JP2014109589A - 表示装置の製造方法 - Google Patents

表示装置の製造方法 Download PDF

Info

Publication number
JP2014109589A
JP2014109589A JP2012262217A JP2012262217A JP2014109589A JP 2014109589 A JP2014109589 A JP 2014109589A JP 2012262217 A JP2012262217 A JP 2012262217A JP 2012262217 A JP2012262217 A JP 2012262217A JP 2014109589 A JP2014109589 A JP 2014109589A
Authority
JP
Japan
Prior art keywords
forming
substrate
manufacturing
oxide semiconductor
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012262217A
Other languages
English (en)
Inventor
Hironori Yasukawa
浩範 安川
Genshiro Kawachi
玄士朗 河内
Tomoya Kato
智也 加藤
Kazuo Kida
和夫 喜田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Original Assignee
Panasonic Liquid Crystal Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Liquid Crystal Display Co Ltd filed Critical Panasonic Liquid Crystal Display Co Ltd
Priority to JP2012262217A priority Critical patent/JP2014109589A/ja
Priority to PCT/JP2013/005302 priority patent/WO2014083731A1/ja
Publication of JP2014109589A publication Critical patent/JP2014109589A/ja
Priority to US14/684,824 priority patent/US9653495B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Abstract

【課題】酸化物半導体を用いたＴＦＴを用いて表示パネルを形成した場合、ＴＦＴ特性の均一性や信頼性を確保することが困難である。
【解決手段】表示装置の製造方法であって、基板上にゲート電極を形成するステップと、ゲート絶縁膜を形成するステップと、酸化物半導体を形成するステップと、ソース及びドレイン電極を形成するステップと、パッシベーション膜を形成するステップと、コモン電極を形成するステップと、層間絶縁膜を形成するステップと、画素電極を形成するステップと、配向膜を形成するステップと、前記酸化物半導体に紫外線を照射するステップと、前記紫外線が照射された酸化物半導体を熱処理するステップと、を含み、前記紫外線を照射するステップは、前記酸化物半導体を形成するステップ後に行い、前記熱処理するステップは、前記パッシベーション膜を形成するステップ後に行う、ことを特徴とする。
【選択図】図８

Description

本発明は、表示装置の製造方法に関する。
近年、酸化物半導体、例えばＩｎＧａＺｎＯを用いたＴＦＴ（Thin Film Transistor）が知られている。具体的には、例えば、下記特許文献１には、活性層に酸化物半導体を用いたＴＦＴが開示されている。また、ＴＦＴ基板に形成される配向膜に光配向を用いることが知られている（下記特許文献２参照）。
特許第４９８２６１９号公報 特開２０１０−２３８８６９号公報
しかしながら、上記酸化物半導体を用いたＴＦＴを用いて表示パネルを形成した場合、ＴＦＴ特性の均一性や信頼性を確保することが困難である。特に、光照射の際のＴＦＴの閾値電圧のシフトが起こり、ＴＦＴ特性が悪化し、信頼性が悪化する。
上記課題に鑑みて、本発明は、酸化物半導体を用いたＴＦＴを含む表示パネルの製造方法であって、ＴＦＴ特性を安定化するとともに、光照射時における閾値電圧のシフトを改善することのできる製造方法を実現することを目的とする。
（１）本発明の表示装置の製造方法は、基板上にゲート電極を形成するステップと、前記ゲート電極が形成された前記基板上にゲート絶縁膜を形成するステップと、前記ゲート絶縁膜が形成された前記基板上に酸化物半導体を形成するステップと、前記酸化物半導体層が形成された前記基板上にソース及びドレイン電極を形成するステップと、前記ソース及びドレイン電極が形成された前記基板上にパッシベーション膜を形成するステップと、前記パッシベーション膜が形成された基板上にコモン電極を形成するステップと、前記コモン電極が形成された基板上に層間絶縁膜を形成するステップと、前記層間絶縁膜が形成された基板上に画素電極を形成するステップと、前記画素電極が形成された基板上に配向膜を形成するステップと、前記酸化物半導体に紫外線を照射するステップと、前記紫外線が照射された酸化物半導体を熱処理するステップと、を含み、前記紫外線を照射するステップは、前記酸化物半導体を形成するステップ後に行い、前記熱処理するステップは、前記パッシベーション膜を形成するステップ後に行う、ことを特徴とする。
（２）上記（１）に記載の表示装置の製造方法は、更に、前記基板と該基板に対向する対向基板とを貼り合わせるステップを含み、前記紫外線を照射するステップと酸化物半導体を熱処理するステップは、前記基板と該基板に対向する対向基板とを貼り合わせるステップより前に行われる、ことを特徴とする。
（３）上記（１）または（２）に記載の表示装置の製造方法において、前記紫外線を照射するステップは、前記配向膜を形成するステップに含まれることを特徴とする。
（４）上記（３）に記載の表示装置の製造方法において、前記配向膜の形成は、光配向により行われることを特徴とする。
（５）上記（１）または（２）に記載の表示装置の製造方法において、前記パッシベーション膜を形成するステップは、前記パッシベーション膜を成膜するステップと、前記成膜されたパッシベーション膜をアニール処理するステップと、を含み、前記紫外線を照射するステップは、前記アニール処理するステップに含まれることを特徴とする。
（６）上記（１）または（２）に記載の表示装置の製造方法において、前記画素電極を形成するステップは、透明導電膜を成膜するステップと、前記透明導電膜をベーク処理するステップと、を含み、酸化物半導体に熱処理するステップは、前記ベーク処理するステップに含まれることを特徴とする。
（７）上記（５）または（６）に記載の表示装置の製造方法において、前記配向膜の形成は、ラビング処理により行われることを特徴とする。
（８）上記（１）乃至（７）のいずれかに記載の表示装置の製造方法において、前記熱処理の温度は、２００℃以上であることを特徴とする。
（９）上記（１）乃至（８）のいずれかに記載の表示装置の製造方法において、前記紫外線が照射された酸化物半導体を熱処理するステップは、前記紫外線を２００乃至４００ｎｍの波長で行うことを特徴とする。
（１０）上記（１）乃至（９）のいずれかに記載の表示装置の製造方法において、前記紫外線が照射された酸化物半導体を熱処理するステップは、積算光量が、５０ｍＪ乃至１０００ｍＪで行うことを特徴とする。
（１１）上記（１）乃至（１０）のいずれかに記載の表示装置の製造方法は、更に、前記酸化物半導体層が形成された前記基板上にチャネル保護膜を形成するステップと、を含む、ことを特徴とする。
本発明の実施の形態に係る表示装置を示す概略図である。 図１に示したＴＦＴ基板上に形成された画素回路の概念図である。 図２に示した画素の構成の一例について説明するための図である。 図３のＩＶ−ＩＶ断面の概略の一例を示す図である。 図１に示したＴＦＴ基板にフィルタ基板が積層された際における断面の概略の一例を示す図である。 ＴＦＴ基板の製造方法のフローの概略の一例を示す図である。 ＴＦＴ基板の製造方法のフローの概略の一例を示す図である。 ＴＦＴ基板の製造方法のフローの概略の一例を示す図である。 ＴＦＴ基板の製造方法のフローの概略の一例を示す図である。 ＴＦＴ基板の製造方法のフローの概略の一例を示す図である。 ＴＦＴ基板の製造方法のフローの概略の一例を示す図である。 ＴＦＴ基板の製造方法のフローの概略の一例を示す図である。 ＴＦＴ基板の製造方法のフローの概略の一例を示す図である。 ＴＦＴ基板の製造方法のフローの概略の一例を示す図である。 ＴＦＴ基板の製造方法のフローの概略の一例を示す図である。 ＴＦＴ基板の製造方法のフローの概略の一例を示す図である。 ＴＦＴ基板の製造方法のフローの概略の一例を示す図である。 ＴＦＴ基板の製造方法のフローの他の一例を示す図である。 ＴＦＴのＩｄＶｇ特性について説明するための図である。 ＴＦＴのＩｄＶｇ特性について説明するための図である。 紫外線照射後のＴＦＴの閾値電圧のシフトと熱処理の温度との関係を示す図である。 アニール温度と閾値電圧のシフトとの関係について示す図である。 アニール温度と閾値電圧のシフトとの関係について示す図である。 ＴＦＴの閾値電圧のシフトと紫外線の積算光量との関係を示す図である。 ＴＦＴの閾値電圧のシフトと紫外線の積算光量との関係を示す図である。 ＴＦＴの閾値電圧のシフトとストレス印加時間との関係を示す図である。 ＴＦＴ基板の製造方法のフローの他の一例を示す図である。 ＴＦＴ基板の製造方法のフローの他の一例を示す図である。 表示装置の構成の他の一例を示す図である。
以下、本発明の実施形態について、図面を参照しつつ説明する。なお、図面については、同一又は同等の要素には同一の符号を付し、重複する説明は省略する。
図１は、本発明の実施の形態に係る表示装置を示す概略図である。図１に示すように、例えば、表示装置１００は、ＴＦＴ（Thin Film Transistor）等（図示せず）が形成されたＴＦＴ基板１０２と、当該ＴＦＴ基板１０２に対向し、カラーフィルタ（図示せず）が設けられたフィルタ基板１０１を有する。また、表示装置１００は、ＴＦＴ基板１０２及びフィルタ基板１０１に挟まれた領域に封入された液晶材料（図示せず）と、ＴＦＴ基板１０２のフィルタ基板１０１側と反対側に接して位置するバックライト１０３を有する。なお、図１に示した表示装置１００の構成は一例であって、本実施の形態はこれに限定されるものではない。
図２は、図１に示したＴＦＴ基板上に形成された画素回路の概念図である。図２に示すように、ＴＦＴ基板１０２は、図２の横方向に略等間隔に配置した複数のゲート線１０５と、図２の縦方向に略等間隔に配置した複数のドレイン線１０７を有する。また、ゲート線１０５は、シフトレジスタ回路１０４に接続され、ドレイン線１０７は、ドライバ１０６に接続される。
シフトレジスタ回路１０４は、複数のゲート線１０５それぞれに対応する複数の基本回路（図示せず）を有する。なお、各基本回路は、複数のＴＦＴや容量を含んで構成され、ドライバ１０６からの制御信号１１５に応じて、１フレーム期間のうち、対応するゲート走査期間（信号ハイ期間）にはハイ電圧となり、それ以外の期間（信号ロー期間）にはロー電圧となるゲート信号を、対応するゲート線１０５に出力する。
ゲート線１０５及びドレイン線１０７によりマトリクス状に区画された各画素１３０は、それぞれ、ＴＦＴ１０９、画素電極１１０、及び、コモン電極１１１を有する。ここで、ＴＦＴ１０９のゲートは、ゲート線１０５に接続され、ソース又はドレインの一方は、ドレイン線１０７に接続され、他方は、画素電極１１０に接続される。また、コモン電極１１１は、コモン信号線１０８に接続される。また、画素電極１１０とコモン電極１１１は、互いに対向するように配置される。また、各画素１３０が集合して画素形成領域１２０を形成する。
次に、上記のように構成された画素回路の動作の概要について説明する。ドライバ１０６は、コモン信号線１０８を介して、コモン電極１１１に、基準電圧を印加する。また、ドライバ１０６により制御されるシフトレジスタ回路１０４は、ゲート線１０５を介して、ＴＦＴ１０９のゲートに、ゲート信号を出力する。更に、ドライバ１０６は、ゲート信号が出力されたＴＦＴ１０９に、ドレイン線１０７を介して、映像信号の電圧を供給し、当該映像信号の電圧は、ＴＦＴ１０９を介して、画素電極１１０に印加される。この際、画素電極１１０とコモン電極１１１との間に電位差が生じる。
そして、ドライバ１０６が、当該電位差を制御することにより、画素電極１１０とコモン電極１１１の間に挿入された液晶材料の液晶分子の配光を制御する。ここで、液晶材料には、バックライト１０３からの光が案内されていることから、上記のように液晶分子の配光等を制御することにより、バックライト１０３からの光の量を調節でき、結果として、画像を表示することができる。
図３は、図２に示した画素の構成の一例について説明するための図である。図３に示すように、図３上方からみて、ゲート線１０５及びドレイン線１０７で囲まれた領域である画素領域内に、コモン電極１１１及び画素電極１１０を配置する。
画素電極１１０は、図３に示すように、櫛歯形状を有する。また、画素電極１１０は、スルーホール２０３を介して、ソース電極２０４に接続されるが、具体的には後述する。なお、画素電極１１０の形状は一例であって、これに限定されるものではない。
ＴＦＴ１０９は、ゲート線１０５の一部の領域に形成する。具体的には、ＴＦＴ１０９のゲート電極を形成するゲート線１０５の一部に酸化物半導体２０１を積層するとともに、当該酸化物半導体層の両端を覆うようにドレイン線１０７及びソース電極２０４を配置する。これにより、ＴＦＴ１０９が形成される。なお、図３に示した画素の構成は、一例であって、本実施の形態は図３に示した画素の構成に限定されるものではない。なお、ＴＦＴや画素の構成の詳細については後述する。
図４は、図３のＩＶ−ＩＶ断面の概略の一例を示す図である。図４に示すように、ＴＦＴ１０９が形成される領域においては、図４の下方から順に基板４００、ゲート電極１０５、ゲート絶縁膜４０１、酸化物半導体２０１、ドレイン電極１０７及びソース電極２０４、パッシベーション膜４０２、層間絶縁膜４０３、配向膜４０４を積層する。
また、ソース電極２０４上部には、スルーホール２０３を形成し、当該スルーホール２０３を介して、ソース電極２０４を画素電極１１０に接続する。
画素電極１１０が形成される領域においては、図４の下方から順に、基板４００、ゲート絶縁膜４０１、パッシベーション膜４０２、コモン電極１１１、層間絶縁膜４０３、画素電極１１０、配向膜４０４を積層する。画素電極１１０とコモン電極１１１は、上述のように、対向するように配置する。
なお、ゲート絶縁膜４０１、パッシベーション膜４０２、層間絶縁膜４０３の材料としては、例えば、ＳｉＯ２を用いる。また、画素電極１１０及びコモン電極１１１の材料としては、例えば、ＩＴＯを用いる。ゲート絶縁膜４０１、パッシベーション膜４０２、層間絶縁膜４０３は波長４００ｎｍ以下の紫外線の透過性が高い酸化物材料で形成され、酸化物半導体２０１の活性層を覆うように形成することが望ましい。
次に、上記のように形成されたＴＦＴ基板１０２にフィルタ基板１０１が積層された際における断面の概略について説明する。なお、下記においては、ＴＦＴ基板１０２の構成については、上記と同じであることから、説明を省略する。
図５に示すように、ＴＦＴ基板１０２とフィルタ基板１０１との間には、スペーサ５０１を介して液晶５０２を封入する。具体的には、図５の下方に向かって、フィルタ基板１０１上にオーバコート膜５０５及び配向膜４０４を配置し、当該配向膜４０４とＴＦＴ基板１０２の配向膜４０４との間に液晶５０２を封入する。
なお、スペーサ５０１の上方にフィルタ基板１０１のブラックマトリクス５０３を配置し、また、画素電極１１０の上方にはカラーフィルタ５０４を配置する。その他の詳細な説明については、周知であることから説明を省略する。なお、図５に示した構成は一例であって、本実施の形態は、これに限定されるものではない。
次に、図６Ａ乃至図６Ｋ及び図７を用いて、ＴＦＴ基板１０２の製造方法のフローの概略の一例について説明する。なお、下記フローは一例であって、本実施の形態はこれに限定されるものではない。
まず、図６Ａに示すように、基板４００上にゲート電極１０５を形成する（Ｓ１０１）。具体的には、例えば、基板４００上にゲート電極１０５を形成するゲート電極層を、スパッタ装置を用いて成膜する。そして、周知のフォトリソグラフィ技術を用いて、ゲート電極１０５層を島状に加工してゲート電極１０５を形成する。なお、ゲート電極層としては、例えば、Ｃｕを用いる。
次に、図６Ｂに示すように、当該ゲート電極１０５が形成された当該基板４００上にゲート絶縁膜４０１を形成する（Ｓ１０２）。具体的には、例えば、プラズマ化学気相成長（ＰＥＣＶＤ）装置を用いて、ゲート絶縁膜４０１を成膜する。当該ゲート絶縁膜４０１の材料としては、例えば、ＳｉＯ２を用いる。
次に、図６Ｃに示すように、当該ゲート絶縁膜４０１が形成された当該基板４００上に酸化物半導体２０１を形成する（Ｓ１０３）。具体的には、例えば、スパッタ装置を用いて、酸化物半導体を成膜する。そして、周知のフォトリソグラフィ技術により、島状に加工する。酸化物半導体としては、ＩｎＧａＺｎＯの他、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｓｎ酸化物等を用いてもよい。
次に、図６Ｄに示すように、当該酸化物半導体２０１が形成された当該基板４００上にソース電極２０４及びドレイン電極１０７を形成する（Ｓ１０４）。なお、ソース電極２０４及びドレイン電極１０７等にフォトリソグラフィ技術を用いる点等は上述と同様である。当該電極層は、例えば、Ｃｕを用いる。
次に、図６Ｅに示すように、当該ソース電極２０４及びドレイン電極１０７が形成された当該基板４００上にパッシベーション膜４０２を形成する（Ｓ１０５）。具体的には、例えば、パッシベーション膜４０２となるシリコン酸化膜をＰＥＣＶＤ装置により成膜する点等は上記と同様であるので以下説明を省略する。また、パッシベーション膜４０２の材料は、例えば、ＳｉＯ２を用いる。
次に、図６Ｆに示すように、当該パッシベーション膜４０２が形成された基板４００上にコモン電極１１１を形成する（Ｓ１０６）。ここで、例えば、コモン電極１１１の材料には透明導電膜（ＩＴＯ）を用いる。
次に、図６Ｇに示すように、当該コモン電極１１１が形成された基板４００上に層間絶縁膜４０３を形成する（Ｓ１０７）。ここで、例えば、層間絶縁膜４０３としてはＳｉＯ２を用いる。また、このとき、ソース電極２０４上方に、エッチングによりスルーホール２０３を形成する。
次に、図６Ｈに示すように、当該層間絶縁膜が形成された基板４００上に画素電極１１０を形成する（Ｓ１０８）。ここで、例えば、画素電極１１０の材料としてはＩＴＯを用いる。また、このとき、スルーホール２０３を介して、画素電極１１０が酸化物半導体２０１に接続される
次に、図６Ｉに示すように、当該画素電極１１０が形成された基板４００上に配向膜４０４を形成する（Ｓ１０９）。ここで、例えば、当該配向膜４０４の形成には、光配向を用いる。
次に、図６Ｊに示すように、当該酸化物半導体２０１に紫外線を照射する（Ｓ１１０）。ここで、当該Ｓ１１０の紫外線照射は、Ｓ１０９の光配向におけるプロセスと一体として行う。
最後に、図６Ｋに示すように、当該紫外線が照射された酸化物半導体２０１を熱処理（アニール処理）する（Ｓ１１１）。これにより、ＴＦＴ基板１０２（ＴＦＴアレイ）が完成する（Ｓ１１２）。その後、周知のように、フィルタ基板１０１とＴＦＴ基板を張り合わせること等を行うことにより、表示装置１００を製造する。
なお、上記ＴＦＴ基板１０２の製造方法のフローは一例であって、本実施の形態はこれに限定されるものではない。具体的には、例えば、図８に示すように、Ｓ１１０の紫外線照射は、酸化物半導体層２０１の形成後であれば、異なる段階で行ってもよい。また、Ｓ１１１の熱処理についても、上記紫外線照射の後であり、かつ、パッシベーション膜４０２の形成後である限り、異なる段階で行ってもよい。
次に、本実施の形態により製造されたＴＦＴ１０９の特性について説明する。図９及び図１０は、当該ＴＦＴのＩｄＶｇ特性について説明するための図である。具体的には、図９は、紫外線照射後のＴＦＴのＩｄＶｇ特性と照射前のＴＦＴの特性を比較するための図であり、図１０は、紫外線照射後のＴＦＴのＩｄＶｇ特性と、紫外線照射後更に熱処理した後のＴＦＴのＩｄＶｇ特性を比較するための図である。
図９に示すように、紫外線照射により、ＴＦＴ１０９の閾値は大幅にシフトし、オフ電流が増加する。なお、紫外線照射後の特性は不可逆であり、時間の経過により回復するｌことはない。また、図８においては、画素電極１１０形成後に紫外線の照射を５００ｍＪ行った場合を示した。
しかしながら、図１０に示すように、上記紫外線照射後、更に熱処理（アニール処理）することにより、ＩｄＶｇ特性は、初期特性と同様となる。つまり、熱処理により、紫外線照射前の特性と同様の特性に回復する。なお、図９においては、２５０℃で熱処理した場合の様子を示した。
次に、図１１を用いて紫外線照射後のＴＦＴの閾値電圧のシフトと、熱処理の温度との関係について説明する。図１１において縦軸は、閾値電圧のシフトを表し、横軸は、熱処理の温度を表す。図１１からわかるように、２００℃以上で熱処理すると急峻にＴＦＴ特性が回復する。したがって、熱処理は、２００℃以上で行うことが望ましい。また、４００℃以上とすると、図１１に示すように、特性の回復が飽和し、また、基板４００が変形するなど表示装置の不良の要因になる場合がある。したがって、当該熱処理は２００℃以上４００℃以下で行うことが望ましい。なお、熱処理時間は、例えば、１０分乃至６０分単にで行う。
次に、図１２Ａ及び図１２Ｂを用いて、本実施の形態における表示装置のアニール温度と閾値電圧のシフトとの関係について更に説明する。図１２Ａ及び図１２Ｂは、測定環境として、６０℃、ゲート印加電圧を±３０Ｖ、ソース・ドレイン印加電圧を０Ｖ、光バイアスストレス印加時間を３６００ｓ、裏面より、１００００ｃｄ／ｃｍ２のバックライトからの光を照射した場合における上記関係を示す。なお、図１２Ａは、ゲート印加電圧が＋３０Ｖの場合を示し、図１２Ｂは、ゲート印加電圧が−３０Ｖの場合を示す。また、図１２Ａ及び図１２Ｂにおいては、画素電極１１０形成後に紫外線の５００ｍＪ行った場合における様子を示す。図１２Ａ及び図１２Ｂに示すように、熱処理を２００℃乃至４００℃で行うと、ＴＦＴ１０９の閾値電圧のシフトが大幅に抑制されることがわかる。
次に、図１３Ａ及び図１３Ｂを用いて、閾値電圧のシフトと紫外線の積算光量との関係を説明する。図１３Ａ及び図１３Ｂは、画素電極１１０形成後２５０℃で熱処理を行った場合における様子を示す。なお、測定環境は、図１２Ａ及び図１２Ｂと同じであるので、説明を省略する。
図１３Ａ及び図１３Ｂに示すように、紫外線積算光量が小さいと閾値電圧のシフトは改善されず、また、紫外線積算光量が大きいと改善効果が飽和する。つまり、紫外線積算光量が、５０ｍＪ乃至１０００ｍＪの範囲で、閾値電圧のシフトが改善される。
次に、図１４を用いてＴＦＴの閾値電圧のシフトと、ストレス印加時間との関係について説明する。図１４は、測定環境として、６０℃、ゲート印加電圧を±３０Ｖ、ソース・ドレイン印加電圧を０Ｖ、裏面より、１００００ｃｄ／ｃｍ２のバックライトからの光を照射した場合における上記関係を示す。また、図１４は、画素電極１１０形成後に紫外線照射後に照射量５００ｍＪを照射し、その後２５０℃で４０ｍｉｎ熱処理を行った場合の様子を示す。図１４に示すように、本実施の形態によれば、紫外線照射せずに熱処理を施したＴＦＴと比較して、閾値電圧のシフトを抑制することができる。
上記のように、本実施の形態によれば、ＴＦＴ特性を安定し、光照射時における閾値電圧のシフトを改善することができる。具体的には、各プロセスで局在化した欠陥準位に加え、更に紫外線照射により酸素欠損を例とする欠陥準位が表面化するが、その後熱処理を施すことで酸化膜（パッシベーション膜４０２、ゲート絶縁膜４０１等）中の酸素が移動し、酸素欠損による欠陥準位を低減する。これにより、光バイアスストレス条件でのＴＦＴの閾値電圧のシフトを改善し、表示装置の信頼性向上、長寿命化を図ることができる。
本発明は、上記実施の形態に限定されるものではなく、種々の変形が可能であり、上記実施の形態で示した構成と実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。
例えば、上記においては、主に、光配向による配向膜４０４形成後に紫外線照射及び熱処理を行う場合について説明したが、図１５に示すように、パッシベーション膜４０２形成後、紫外線照射及び熱処理を行うように構成してもよい。この場合、紫外線照射や熱処理は、パッシベーション膜４０２のアニール処理を利用して上記熱処理が行われる。これにより、独立して熱処理の過程を設ける必要がなく、製造工程を簡略化することができる。
また、図１６に示すように、酸化物半導体２０１層を形成後に紫外線照射を行い、画素電極１１０形成後に熱処理を行うように構成してもよい。この場合、画素電極１１０のベーク処理時の熱処理を利用して熱処理を行う。これにより、独立して熱処理の過程を設ける必要がなく、製造工程を簡略化することができる。
なお、図１５及び図１６に示したプロセスにおいては、上記実施の形態のように光配向処理を利用して紫外線照射を行う構成ではないことから、配向膜４０４の形成については、いわゆるラビング処理を用いる。しかしながら、これらの場合において配向膜４０４の形成に光配向を用いてもよい。ただし、この場合、ＴＦＴ１０９の特性を回復させるため、再度熱処理を行う。
更に、上記においては、図４に示すようにいわゆるチャネルエッジ型のＴＦＴ１０９を設ける場合について説明したが、図１７に示すようなチャネルエッジストッパ型のＴＦＴを設ける場合に適用してもよい。この場合、図１６に示すような酸化物半導体層２０１上にチャネルエッジストッパ膜１６１を形成した後、ソース・ドレイン電極１０７を形成する。なお、チャネルエッジストッパ膜１６１の材料としては、例えば、ＳｉＯ２を用いる。その他の点は、上記実施の形態と同様であるので説明を省略する。
１００ 表示装置、１０１ フィルタ基板、１０２ ＴＦＴ基板、１０３ バックライト、１０４ シフトレジスタ回路、１０５ ゲート線、１０６ ドライバ、１０７ ドレイン線、１１０ 画素電極、１１１ コモン電極、１６１ チャネルエッジストッパ膜、
２０１ 酸化物半導体、２０３ スルーホール、４００ 基板、４０１ ゲート絶縁膜、４０２ パッシベーション膜、４０３ 層間絶縁膜、４０４ 配向膜、５０１ スペーサ、５０２ 液晶、５０３ ブラックマトリクス、５０４ カラーフィルタ、５０５ オーバコート膜。

Claims (11)

  1. 基板上にゲート電極を形成するステップと、
    前記ゲート電極が形成された前記基板上にゲート絶縁膜を形成するステップと、
    前記ゲート絶縁膜が形成された前記基板上に酸化物半導体を形成するステップと、
    前記酸化物半導体層が形成された前記基板上にソース及びドレイン電極を形成するステップと、
    前記ソース及びドレイン電極が形成された前記基板上にパッシベーション膜を形成するステップと、
    前記パッシベーション膜が形成された基板上にコモン電極を形成するステップと、
    前記コモン電極が形成された基板上に層間絶縁膜を形成するステップと、
    前記層間絶縁膜が形成された基板上に画素電極を形成するステップと、
    前記画素電極が形成された基板上に配向膜を形成するステップと、
    前記酸化物半導体に紫外線を照射するステップと、
    前記紫外線が照射された酸化物半導体を熱処理するステップと、
    を含み、
    前記紫外線を照射するステップは、前記酸化物半導体を形成するステップ後に行い、前記熱処理するステップは、前記パッシベーション膜を形成するステップ後に行う、
    ことを特徴とする表示装置の製造方法。
  2. 前記表示装置の製造方法は、更に、前記基板と該基板に対向する対向基板とを貼り合わせるステップを含み、
    前記紫外線を照射するステップと酸化物半導体を熱処理するステップは、前記基板と該基板に対向する対向基板とを貼り合わせるステップより前に行われる、
    ことを特徴とする請求項１記載の表示装置の製造方法。
  3. 前記紫外線を照射するステップは、前記配向膜を形成するステップに含まれることを特徴とする請求項１または２記載の表示パネルの製造方法。
  4. 前記配向膜の形成は、光配向により行われることを特徴とする請求項３記載の表示装置の製造方法。
  5. 前記パッシベーション膜を形成するステップは、
    前記パッシベーション膜を成膜するステップと、
    前記成膜されたパッシベーション膜をアニール処理するステップと、を含み、
    前記紫外線を照射するステップは、前記アニール処理するステップに含まれることを特徴とする請求項１または２記載の表示装置の製造方法。
  6. 前記画素電極を形成するステップは、
    透明導電膜を成膜するステップと、
    前記透明導電膜をベーク処理するステップと、を含み、
    酸化物半導体に熱処理するステップは、前記ベーク処理するステップに含まれることを特徴とする請求項１または２記載の表示装置の製造方法。
  7. 前記配向膜の形成は、ラビング処理により行われることを特徴とする請求項５または６記載の表示装置の製造方法。
  8. 前記熱処理の温度は、２００℃以上であることを特徴とする請求項１乃至７のいずれかに記載の表示装置の製造方法。
  9. 前記紫外線が照射された酸化物半導体を熱処理するステップは、前記紫外線を２００乃至４００ｎｍの波長で行うことを特徴とする請求項１乃至８のいずれかに記載の表示装置の製造方法。
  10. 前記紫外線が照射された酸化物半導体を熱処理するステップは、積算光量が、５０ｍＪ乃至１０００ｍＪで行うことを特徴とする請求項１乃至９のいずれかに記載の表示装置の製造方法。
  11. 前記表示パネルの製造方法は、更に、
    前記酸化物半導体層が形成された前記基板上にチャネル保護膜を形成するステップと、を含む、
    ことを特徴とする請求項１乃至１０のいずれかに記載の表示装置の製造方法。
JP2012262217A 2012-11-30 2012-11-30 表示装置の製造方法 Pending JP2014109589A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012262217A JP2014109589A (ja) 2012-11-30 2012-11-30 表示装置の製造方法
PCT/JP2013/005302 WO2014083731A1 (ja) 2012-11-30 2013-09-06 表示装置の製造方法
US14/684,824 US9653495B2 (en) 2012-11-30 2015-04-13 Method of manufacturing display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012262217A JP2014109589A (ja) 2012-11-30 2012-11-30 表示装置の製造方法

Publications (1)

Publication Number Publication Date
JP2014109589A true JP2014109589A (ja) 2014-06-12

Family

ID=50827397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012262217A Pending JP2014109589A (ja) 2012-11-30 2012-11-30 表示装置の製造方法

Country Status (3)

Country Link
US (1) US9653495B2 (ja)
JP (1) JP2014109589A (ja)
WO (1) WO2014083731A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016084778A1 (ja) * 2014-11-28 2016-06-02 シャープ株式会社 液晶表示装置
WO2016201609A1 (zh) * 2015-06-15 2016-12-22 北京大学深圳研究生院 金属氧化物薄膜晶体管、显示面板及两者的制备方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104952792B (zh) * 2015-07-13 2017-12-29 深圳市华星光电技术有限公司 Tft基板结构的制作方法
CN108183132A (zh) * 2017-12-27 2018-06-19 深圳市华星光电半导体显示技术有限公司 一种igzo薄膜晶体管制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007286086A (ja) * 2006-04-12 2007-11-01 Hitachi Displays Ltd 液晶表示装置
JP2011022323A (ja) * 2009-07-15 2011-02-03 Hitachi Displays Ltd 液晶表示装置の製造方法
JP2011150324A (ja) * 2009-12-25 2011-08-04 Semiconductor Energy Lab Co Ltd 表示装置の作製方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009047879A (ja) * 2007-08-20 2009-03-05 Seiko Epson Corp 有機エレクトロルミネッセンス装置及びその製造方法、電子機器
JP5540543B2 (ja) 2009-03-31 2014-07-02 大日本印刷株式会社 有機トランジスタの製造方法
WO2010116585A1 (ja) * 2009-04-10 2010-10-14 シャープ株式会社 アクティブマトリクス基板及びそれを備えた液晶表示装置並びにアクティブマトリクス基板の製造方法
JP4982619B1 (ja) 2011-07-29 2012-07-25 富士フイルム株式会社 半導体素子の製造方法及び電界効果型トランジスタの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007286086A (ja) * 2006-04-12 2007-11-01 Hitachi Displays Ltd 液晶表示装置
JP2011022323A (ja) * 2009-07-15 2011-02-03 Hitachi Displays Ltd 液晶表示装置の製造方法
JP2011150324A (ja) * 2009-12-25 2011-08-04 Semiconductor Energy Lab Co Ltd 表示装置の作製方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016084778A1 (ja) * 2014-11-28 2016-06-02 シャープ株式会社 液晶表示装置
CN107003572A (zh) * 2014-11-28 2017-08-01 夏普株式会社 液晶显示装置
WO2016201609A1 (zh) * 2015-06-15 2016-12-22 北京大学深圳研究生院 金属氧化物薄膜晶体管、显示面板及两者的制备方法

Also Published As

Publication number Publication date
US20150221675A1 (en) 2015-08-06
US9653495B2 (en) 2017-05-16
WO2014083731A1 (ja) 2014-06-05

Similar Documents

Publication Publication Date Title
JP6101357B2 (ja) 半導体装置およびその製造方法
JP5600255B2 (ja) 表示装置、スイッチング回路および電界効果トランジスタ
US6816221B2 (en) Liquid crystal display device
JP5490314B2 (ja) 薄膜トランジスタ、表示パネル及び薄膜トランジスタの製造方法
TWI546975B (zh) 半導體裝置、液晶顯示裝置及半導體裝置之製造方法
JP4473235B2 (ja) 漏洩電流を減少させる液晶表示素子及びその製造方法
JP2010230744A (ja) 液晶表示装置及びその製造方法
JP2004151546A (ja) アクティブマトリクス基板および表示装置
JP3501793B2 (ja) 薄膜トランジスタ及びその製造方法
WO2016098651A1 (ja) 半導体装置、その製造方法、および半導体装置を備えた表示装置
WO2013099155A1 (ja) アクティブマトリクス基板及びそれを備えた液晶表示パネル
CN107104153B (zh) 非线性元件、阵列基板以及阵列基板的制造方法
WO2012046421A1 (ja) 薄膜トランジスタ基板及びその製造方法
US9653495B2 (en) Method of manufacturing display device
JP2010147351A (ja) 液晶表示装置及びその製造方法
TWI447916B (zh) 顯示裝置
JP5363009B2 (ja) 表示装置およびその製造方法
WO2013171989A1 (ja) アレイ基板及びそれを備えた液晶表示パネル
US20050211983A1 (en) Display device and manufacturing method of the same
JP6375165B2 (ja) 表示装置
KR101174780B1 (ko) 박막트랜지스터의 제조방법 및 이를 적용한 액정표시소자의제조방법
JP7109902B2 (ja) 表示装置及びその製造方法
JP2009130016A (ja) 半導体装置の製造方法及び電子機器
KR20100033710A (ko) 액정표시장치용 어레이 기판의 제조방법
JP2008166597A (ja) 半導体装置の製造方法及び液晶表示装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160816

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161017

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161206