JP2013201436A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013201436A
JP2013201436A JP2013086219A JP2013086219A JP2013201436A JP 2013201436 A JP2013201436 A JP 2013201436A JP 2013086219 A JP2013086219 A JP 2013086219A JP 2013086219 A JP2013086219 A JP 2013086219A JP 2013201436 A JP2013201436 A JP 2013201436A
Authority
JP
Japan
Prior art keywords
layer
film
oxide semiconductor
gate electrode
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013086219A
Other languages
English (en)
Other versions
JP5595553B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Takamasa Abe
貴征 阿部
Hideaki Shishido
英明 宍戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013086219A priority Critical patent/JP5595553B2/ja
Publication of JP2013201436A publication Critical patent/JP2013201436A/ja
Application granted granted Critical
Publication of JP5595553B2 publication Critical patent/JP5595553B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Abstract

【課題】薄膜トランジスタの製造工程における不特定な要因によって、しきい値電圧がマイナス側、或いはプラス側にシフトすることがある。０Ｖからシフトする値が大きい場合には、駆動電圧の増大を招き、結果として半導体装置の消費電力を増加させてしまう。
【解決手段】酸化物半導体層を覆う第１の保護絶縁膜として平坦性のよい樹脂層を形成した後、樹脂層上に第２の保護絶縁膜としてスパッタ法またはプラズマＣＶＤ法を用いて低パワー条件で成膜される第２の保護絶縁膜を形成する。さらに、しきい値電圧を所望の値に制御するため、酸化物半導体層の上下にゲート電極を設ける。
【選択図】図１

Description

薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置および
その作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置や有機発光素
子を有する発光表示装置を部品として搭載した電子機器に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
金属酸化物は多様に存在しさまざまな用途に用いられている。酸化インジウムはよく知ら
れた材料であり、液晶ディスプレイなどで必要とされる透明電極材料として用いられてい
る。
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物としては
、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このよう
な半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタが既に知られ
ている（特許文献１乃至４、非特許文献１）。
ところで、金属酸化物は一元系酸化物のみでなく多元系酸化物も知られている。例えば、
ホモロガス相を有するＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ：自然数）は、Ｉｎ、Ｇａ及びＺｎ
を有する多元系酸化物半導体として知られている（非特許文献２乃至４）。
そして、上記のようなＩｎ−Ｇａ−Ｚｎ系酸化物で構成される酸化物半導体を薄膜トラン
ジスタのチャネル層として適用可能であることが確認されている（特許文献５、非特許文
献５及び６）。
特開昭６０−１９８８６１号公報 特開平８−２６４７９４号公報 特表平１１−５０５３７７号公報 特開２０００−１５０９００号公報 特開２００４−１０３９５７号公報
Ｍ． Ｗ． Ｐｒｉｎｓ， Ｋ． Ｏ． Ｇｒｏｓｓｅ−Ｈｏｌｚ， Ｇ． Ｍｕｌｌｅｒ， Ｊ． Ｆ． Ｍ． Ｃｉｌｌｅｓｓｅｎ， Ｊ． Ｂ． Ｇｉｅｓｂｅｒｓ， Ｒ． Ｐ． Ｗｅｅｎｉｎｇ， ａｎｄ Ｒ． Ｍ． Ｗｏｌｆ、「Ａ ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｔｒａｎｓｐａｒｅｎｔ ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ」、 Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．、１７ Ｊｕｎｅ １９９６、 Ｖｏｌ．６８ ｐ．３６５０−３６５２ Ｍ． Ｎａｋａｍｕｒａ， Ｎ． Ｋｉｍｉｚｕｋａ， ａｎｄ Ｔ． Ｍｏｈｒｉ、「Ｔｈｅ Ｐｈａｓｅ Ｒｅｌａｔｉｏｎｓ ｉｎ ｔｈｅ Ｉｎ２Ｏ３−Ｇａ２ＺｎＯ４−ＺｎＯ Ｓｙｓｔｅｍ ａｔ １３５０℃」、Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９１、Ｖｏｌ．９３， ｐ．２９８−３１５ Ｎ． Ｋｉｍｉｚｕｋａ， Ｍ． Ｉｓｏｂｅ， ａｎｄ Ｍ． Ｎａｋａｍｕｒａ、「Ｓｙｎｔｈｅｓｅｓ ａｎｄ Ｓｉｎｇｌｅ−Ｃｒｙｓｔａｌ Ｄａｔａ ｏｆ Ｈｏｍｏｌｏｇｏｕｓ Ｃｏｍｐｏｕｎｄｓ， Ｉｎ２Ｏ３（ＺｎＯ）ｍ（ｍ＝３，４， ａｎｄ ５）， ＩｎＧａＯ３（ＺｎＯ）３， ａｎｄ Ｇａ２Ｏ３（ＺｎＯ）ｍ（ｍ＝７，８，９， ａｎｄ １６） ｉｎ ｔｈｅ Ｉｎ２Ｏ３−ＺｎＧａ２Ｏ４−ＺｎＯ Ｓｙｓｔｅｍ」、 Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９５、Ｖｏｌ．１１６， ｐ．１７０−１７８ 中村真佐樹、君塚昇、毛利尚彦、磯部光正、「ホモロガス相、ＩｎＦｅＯ３（ＺｎＯ）ｍ（ｍ：自然数）とその同型化合物の合成および結晶構造」、固体物理、１９９３年、Ｖｏｌ．２８、Ｎｏ．５、ｐ．３１７−３２７ Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ｋ． Ｕｅｄａ， Ｔ． Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ、「Ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ ｆａｂｒｉｃａｔｅｄ ｉｎ ｓｉｎｇｌｅ−ｃｒｙｓｔａｌｌｉｎｅ ｔｒａｎｓｐａｒｅｎｔ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ」、ＳＣＩＥＮＣＥ、２００３、Ｖｏｌ．３００、ｐ．１２６９−１２７２ Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ａ． Ｔａｋａｇｉ， Ｔ． Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ、「Ｒｏｏｍ−ｔｅｍｐｅｒａｔｕｒｅ ｆａｂｒｉｃａｔｉｏｎ ｏｆ ｔｒａｎｓｐａｒｅｎｔ ｆｌｅｘｉｂｌｅ ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒｓ ｕｓｉｎｇ ａｍｏｒｐｈｏｕｓ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ」、ＮＡＴＵＲＥ、２００４、Ｖｏｌ．４３２ ｐ．４８８−４９２
薄膜トランジスタは、ある特定の電圧値（しきい値電圧（Ｖｔｈ）と呼ばれる）がゲート
電極に印加されると、オン状態となり、その電圧値未満においてはオフ状態となるスイッ
チング素子である。このしきい値電圧（Ｖｔｈ）は、薄膜トランジスタの電流電圧特性グ
ラフを測定し、得られた曲線の立ち上がり点での電圧値に対応する。しきい値電圧（Ｖｔ
ｈ）は、０Ｖに近ければ近いほど優れており、しきい値電圧（Ｖｔｈ）が０Ｖの薄膜トラ
ンジスタは理想的なスイッチング素子と言える。
薄膜トランジスタの製造工程における不特定な要因によって、しきい値電圧がマイナス側
、或いはプラス側にシフトすることがある。０Ｖからシフトする値が大きい場合には、駆
動電圧の増大を招き、結果として半導体装置の消費電力を増加させてしまう。
チャネルに酸化物半導体層を用いた薄膜トランジスタにおいても、不特定な要因によって
、しきい値電圧がマイナス側、或いはプラス側にシフトすることがある。
本発明の一態様は、チャネルに酸化物半導体層を用い、電気特性の優れた薄膜トランジス
タを備えた半導体装置を提供することを課題の一つとする。特にしきい値電圧の変化やバ
ラツキが低減された薄膜トランジスタを備えた半導体装置を提供する。
また、本発明の一態様は、チャネルに酸化物半導体層を用い、チャネル長の短い薄膜トラ
ンジスタを備えた半導体装置を提供することを課題の一つとする。
また、本発明の一態様は、チャネルに酸化物半導体層を用い、信頼性の高い薄膜トランジ
スタを備えた半導体装置を提供することを課題の一つとする。
しきい値電圧を所望の値に制御するため、酸化物半導体層の上下にゲート電極を設ける。
酸化物半導体層の下方に設けるゲート電極（第１のゲート電極とも呼べる）はゲート配線
と同電位であり、酸化物半導体層の上方に設けるゲート電極（第２のゲート電極、或いは
バックゲート電極とも呼べる）は、薄膜トランジスタのソース電位以下の低電位とする。
また、第１のゲート電極と第２のゲート電極を異なる電位とする場合には、ＴＦＴの電気
特性、例えばしきい値電圧などを制御することができる。例えば、第２のゲート電極の電
位をグラウンド電圧（ＧＮＤ）とすることで静電遮蔽の効果を得ることもできる。また、
第１のゲート電極と第２のゲート電極を電気的に接続し、共通電位とすることで、第１の
ゲート電極と第２のゲート電極の間に配置された酸化物半導体層に上下からゲート電圧を
印加することができる。
また、オーミック性のコンタクトを形成するため、酸化物半導体層とソース電極層（また
はドレイン電極層）の間に酸化物半導体層よりもキャリア濃度の高いバッファ層（ソース
領域及びドレイン領域）を意図的に設ける。なお、バッファ層は、ｎ型の導電型を有し、
ｎ＋領域とも呼べる。また、ソース領域及びドレイン領域をｎ＋領域（Ｎ＋型領域）と呼
ぶ場合、このｎ＋領域に対してチャネル形成領域として機能させるＩＧＺＯ半導体層はｉ
型領域（Ｉ型領域）とも呼べる。バッファ層を設けることにより、ＮＩ接合を形成し、５
μｍ以下のチャネル長の短く、且つ、電界効果移動度の高い薄膜トランジスタを備えた半
導体装置を実現できる。
また、酸化物半導体層は、酸化物半導体層の成膜後のプロセスに行うプラズマ形成時にプ
ラズマ中にイオン、具体的には水素ラジカルなどが含まれる場合、酸化物半導体層のプラ
ズマ暴露面がダメージを受ける恐れがある。また、酸化物半導体層の成膜後のプロセスに
行うプラズマ形成時に電荷チャージによってもダメージを受ける恐れがある。
特に、酸化物半導体層とソース電極層（またはドレイン電極層）の間に酸化物半導体層よ
りもキャリア濃度の高いバッファ層（ソース領域及びドレイン領域）を意図的に設ける場
合、バッファ層もプラズマ形成による電荷チャージによってダメージを受け、抵抗が大き
くなり、バッファ層としての機能を発揮できなくなる恐れがある。
また、酸化物半導体層は水分や、水素イオンや、ＯＨ−などと反応して特性が変化、或い
は信頼性が低下する恐れがある。
そこで、酸化物半導体層を覆う第１の保護絶縁膜として平坦性のよい樹脂層を形成した後
、樹脂層上に第２の保護絶縁膜としてスパッタ法またはプラズマＣＶＤ法を用いて低パワ
ー条件で成膜される第２の保護絶縁膜を形成する。このような異なる保護絶縁膜を積層す
ることによって酸化物半導体層に対するプラズマダメージが少なく、封止性能の格段に高
い長期信頼性を有する半導体装置を実現することができる。
さらに、酸化物半導体層の上方を第２のゲート電極で覆うことにより、第２のゲート電極
は水分や、水素イオンや、ＯＨ−などをブロックする機能も有する。また、第２のゲート
電極として遮光性を有する導電膜を用いる場合、酸化物半導体の光感度による薄膜トラン
ジスタの電気特性の変動を防止し安定化する効果がある。
本明細書で開示する本発明の一態様は、絶縁表面上に第１のゲート電極と、第１のゲート
電極上方に第１の絶縁層と、第１の絶縁層上方に酸化物半導体層と、酸化物半導体層上方
にソース電極層またはドレイン電極層と、酸化物半導体層とソース電極の間に第１のバッ
ファ層と、酸化物半導体層とドレイン電極層の間に第２のバッファ層と、ソース電極層ま
たはドレイン電極層を覆う樹脂層と、樹脂層上に第２のゲート電極とを有し、酸化物半導
体層は、ソース電極層またはドレイン電極層と重なる領域よりも膜厚の薄い領域を有し、
樹脂層は、酸化物半導体層の膜厚の薄い領域と接する半導体装置である。
上記構成は、上記課題の少なくとも一つを解決する。
また、上記構成において第１の保護絶縁膜である樹脂層上に接して第２の保護絶縁膜を形
成し、第２の保護絶縁膜上に第２のゲート電極を形成する構成としてもよい。樹脂層は、
ピンホールのない膜を得ることができ、表面凹凸に関係なく平坦な表面を有する膜形成が
できるため段差被覆性に優れている。
また、上記構成において第２の保護絶縁膜としてはスパッタ法またはプラズマＣＶＤ法を
用いて低パワー条件（または低い基板温度（２００℃未満、好ましくは室温〜１００℃）
）で得られる無機絶縁膜を用い、具体的には窒化シリコン膜、酸化シリコン膜、または窒
化酸化シリコン膜を用いる。これらの膜は、水分や、水素イオンや、ＯＨ−などをブロッ
クする効果を有する。この場合、第２のゲート電極を所望の上面形状とするため選択的に
エッチングする際に、第２の保護絶縁膜はエッチングストッパーとして機能させることが
できる。また、この場合、第１の保護絶縁膜及び第２の保護絶縁膜は、第２のゲート絶縁
層としても機能する。
また、上記構成において第２のゲート電極は、第１の保護絶縁膜である樹脂層上に接して
形成する場合、樹脂層と第２の保護絶縁膜との間に設ける構成としてもよい。樹脂層と第
２の保護絶縁膜との間に設ける構成とする場合、樹脂層とともに第２のゲート電極が酸化
物半導体層へのプラズマダメージを低減する効果を有する。また、この場合、樹脂層が第
２のゲート絶縁層として機能することとなる。
また、上記構成において、酸化物半導体層の膜厚の薄い領域は、第１のゲート電極及び第
２のゲート電極と重なるチャネル形成領域である。酸化物半導体層の膜厚の薄い領域にお
いて、第２のゲート電極側の領域は、バックチャネルと呼ばれる。このバックチャネルに
接して水分や、水素イオンや、ＯＨ−などを含むプラズマを用いた成膜を行うと、電荷が
蓄積され、バッファ層の酸素欠乏型の欠陥の箇所にプラズマのマイナス電荷、或いはＯＨ
−が侵入し、意図的に形成したいＮＩ接合が形成されなくなる恐れがある。酸化物半導体
層において層内に酸素が不足すると、層内においてマイナス電荷と結合しやすいＺｎが増
え、その部分にプラズマのマイナス電荷が侵入するとバッファ層（Ｎ＋型領域）がＮ型領
域、さらにはＮ−領域やＩ型領域に変化し、バッファ層界面に設けたＮＩ接合が消失する
。この原因のため、薄膜トランジスタのＶｇ−Ｉｄ特性も空乏層がなくなり、不安定な値
となる可能性がある。
また、ガラス基板などの絶縁表面上に下地膜を形成することが好ましく、例えば窒化シリ
コン膜、または窒化酸化シリコン膜を設ける。これらの膜は、この場合、第１のゲート電
極を所望の上面形状とするため選択的にエッチングする際に、ガラス基板がエッチングさ
れないようにエッチングストッパーとして機能させることができる。また、下地膜は、水
分や、水素イオンや、ＯＨ−などをブロックする機能を有する。このように水分や、水素
イオンや、ＯＨ−などをブロックする機能を有する膜を酸化半導体層の上下及び周囲を囲
むように設けることによって、さらに封止性能の格段に高い長期信頼性を有する半導体装
置を実現することができる。
また、上記構成は、ボトムゲート型の構造の一つであるチャネルエッチ型の例を示したが
、薄膜トランジスタ構造は、特に限定されない。例えば、薄膜トランジスタ構造は、ボト
ムコンタクト構造としてもよい。ボトムコンタクト構造は、導電膜を選択的にエッチング
してソース電極層またはドレイン電極層を形成した後に酸化物半導体層を形成するため、
チャネルエッチ型のＴＦＴの酸化物半導体層に比べ酸化物半導体層形成後の工程数が少な
く、酸化物半導体層をプラズマに曝す回数も少ない構造と言える。プラズマに曝す回数が
少なければ少ないほど、酸化物半導体層へのプラズマダメージを低減することができる。
薄膜トランジスタ構造をボトムコンタクト構造とする場合の本発明の一態様は、絶縁表面
上に第１のゲート電極と、第１のゲート電極上方に第１の絶縁層と、第１の絶縁層上方に
ソース電極層またはドレイン電極層と、ソース電極層及びドレイン電極層上方に酸化物半
導体層と、酸化物半導体層を覆う樹脂層と、樹脂層上方に第２のゲート電極とを有し、酸
化物半導体層は、第１の絶縁層上方に形成され、第１のゲート電極と重なり、酸化物半導
体層の少なくとも一部は、ソース電極層とドレイン電極層の間に配置され、第２のゲート
電極は、酸化物半導体層及び第１のゲート電極と重なることを特徴とする半導体装置であ
る。
上記ボトムコンタクト構造において、酸化物半導体層とソース電極層の間に第１のバッフ
ァ層、酸化物半導体層とドレイン電極層の間に第２のバッファ層を設けることが好ましい
。第１及び第２のバッファ層を設けることにより、ＮＩ接合を形成し、５μｍ以下のチャ
ネル長の短く、且つ、電界効果移動度の高い薄膜トランジスタを備えた半導体装置を実現
できる。或いは、上記ボトムコンタクト構造において、第１の絶縁層とソース電極層の間
に第１のバッファ層を設け、第１の絶縁層とドレイン電極層の間に第２のバッファ層を設
け、第１及び第２のバッファ層の側面は、酸化物半導体層と接する構成とすることが好ま
しい。第１の絶縁層とソース電極層の間に第１のバッファ層を設け、第１の絶縁層とドレ
イン電極層の間に第２のバッファ層を設ける場合は、ソース電極層（またはドレイン電極
層）の下方に第１のバッファ層（または第２のバッファ層）が設けられ、ソース電極層（
またはドレイン電極層）が第１のバッファ層（または第２のバッファ層）へのプラズマダ
メージを低減する効果を有する。従って、バッファ層へのプラズマダメージを低減するた
めのブロッキング層が、バッファ層上に２層（ソース電極層（またはドレイン電極層）と
第２のゲート電極の２層）形成されることとなり、バッファ層へのプラズマダメージを低
減する。
また、薄膜トランジスタ構造は、ボトムゲート型の構造の一つであるチャネルストップ型
の構造としてもよい。薄膜トランジスタ構造をチャネルストップ型の構造とする場合の本
発明の一態様は、絶縁表面上に第１のゲート電極と、第１のゲート電極上方に第１の絶縁
層と、第１の絶縁層上方に酸化物半導体層と、酸化物半導体層上に接するチャネル保護層
と、酸化物半導体層上方にソース電極層またはドレイン電極層と、ソース電極層またはド
レイン電極層を覆う樹脂層と、樹脂層上方に第２のゲート電極と、樹脂層上方に第２の絶
縁層とを有し、樹脂層は、チャネル保護層と接することを特徴とする半導体装置である。
また、上記チャネルストップ型の構造において、チャネル保護層及び酸化物半導体層上に
接する第１及び第２のバッファ層を有し、第１のバッファ層は、酸化物半導体層とソース
電極層の間に設け、第２のバッファ層は、酸化物半導体層とドレイン電極層の間に設ける
。第１のバッファ層（または第２のバッファ層）を設けることにより、ソース電極層（ま
たはドレイン電極層）と酸化物半導体層との間に形成されるコンタクト抵抗を低減するこ
とができる。
また、上記チャネルストップ型の構造において、第２のゲート電極の幅は、酸化物半導体
層の幅よりも広くすることで酸化物半導体層全体に第２のゲート電極からゲート電圧を印
加することができる。さらに、樹脂層の厚さが１μｍ以上であり寄生容量が問題にならな
いのであれば、駆動回路の複数の薄膜トランジスタを覆う共通の第２のゲート電極とし、
第２のゲート電極の面積を駆動回路とほぼ同じ大きさ、またはそれ以上としてもよい。
また、寄生容量が問題になるのであれば、上記チャネルストップ型の構造において、第２
のゲート電極の幅は、第１のゲート電極の幅よりも狭くすることで、ソース電極層または
ドレイン電極層と重なる面積を縮小して寄生容量を小さくすることが好ましい。さらに、
第１のゲート電極の幅は、チャネル保護層の幅よりも広く、第２のゲート電極の幅よりも
狭くし、ソース電極層またはドレイン電極層と重ならないようにして寄生容量を更に低減
する構成としてもよい。
上記チャネルストップ型の構造において、チャネル保護層は、スパッタ法で形成される無
機絶縁膜または非晶質シリコン膜またはその化合物を用いる。第１のゲート電極と重なる
酸化物半導体層の領域において、第２のゲート電極側の領域は、バックチャネルと呼ばれ
る。チャネル保護層は、バックチャネルと接して設けられる。チャネル保護層に用いる無
機絶縁膜は、酸化シリコン膜、窒化シリコン膜、または酸窒化シリコン膜を用いる。また
、チャネル保護層に用いる非晶質シリコン膜の化合物とは、スパッタ法で形成されるボロ
ンなどのｐ型の不純物元素を含むｐ型非晶質シリコン膜、或いはスパッタ法で形成される
リンなどのｎ型の不純物元素を含むｎ型非晶質シリコン膜を指している。中でも、チャネ
ル保護層にｐ型非晶質シリコン膜を用いる場合、オフ時のリーク電流を低減し、ｐ型非晶
質シリコン膜に接して設けられた酸化物半導体層のバックチャネルで発生したキャリア（
電子）を打ち消す効果がある。また、非晶質シリコン膜からなるチャネル保護層は、水分
や、水素イオンや、ＯＨ−などをブロックする機能を有する。また、非晶質シリコン膜か
らなるチャネル保護層は、酸化物半導体層への光の入射を遮る遮光層としても機能する。
また、上記チャネルエッチタイプの構造においても、酸化物半導体層の膜厚の薄い領域に
接して、ソース電極層及びドレイン電極層を覆う非晶質シリコン膜またはその化合物から
なるチャネル保護層をスパッタ法で形成する構造としてもよい。このチャネル保護層は、
水分や、水素イオンや、ＯＨ−などをブロックする機能を有する。また、非晶質シリコン
膜からなるチャネル保護層は、酸化物半導体層への光の入射を遮る遮光層としても機能す
る。さらに、チャネル保護層にｐ型非晶質シリコン膜を用いる場合、オフ時のリーク電流
を低減し、ｐ型非晶質シリコン膜に接して設けられた酸化物半導体層のバックチャネルで
発生したキャリア（電子）を打ち消す効果がある。
また、上記チャネルエッチタイプの構造においても、第２のゲート電極の幅は、酸化物半
導体層の幅よりも広くすることで酸化物半導体層全体に第２のゲート電極からゲート電圧
を印加することができる。さらに、寄生容量が問題にならないのであれば、駆動回路の複
数の薄膜トランジスタを覆う共通の第２のゲート電極とし、第２のゲート電極の面積を駆
動回路とほぼ同じ大きさ、またはそれ以上としてもよい。また、寄生容量が問題になるの
であれば、第２のゲート電極の幅は、第１のゲート電極の幅よりも狭くすることで、ソー
ス電極層またはドレイン電極層と重なる面積を縮小して寄生容量を小さくすることが好ま
しい。
また、上記ボトムコンタクト構造においても、酸化物半導体層の上面または側面上に接し
て非晶質シリコン膜またはその化合物からなるチャネル保護層をスパッタ法で形成する構
造としてもよい。このチャネル保護層は、水分や、水素イオンや、ＯＨ−などをブロック
する機能を有する。また、非晶質シリコン膜からなるチャネル保護層は、酸化物半導体層
への光の入射を遮る遮光層としても機能する。さらに、チャネル保護層にｐ型非晶質シリ
コン膜を用いる場合、オフ時のリーク電流を低減し、ｐ型非晶質シリコン膜に接して設け
られた酸化物半導体層のバックチャネルで発生したキャリア（電子）を打ち消す効果があ
る。
また、上記ボトムコンタクト構造においても、第２のゲート電極の幅は、第２の酸化物半
導体層の幅よりも広くすることで酸化物半導体層全体に第２のゲート電極からゲート電圧
を印加することができる。さらに、寄生容量が問題にならないのであれば、駆動回路の複
数の薄膜トランジスタを覆う共通の第２のゲート電極とし、第２のゲート電極の面積を駆
動回路とほぼ同じ大きさ、またはそれ以上としてもよい。また、寄生容量が問題になるの
であれば、第２のゲート電極の幅は、第１のゲート電極の幅よりも狭くすることで、ソー
ス電極層またはドレイン電極層と重なる面積を縮小して寄生容量を小さくすることが好ま
しい。
また、上記各構成において用いる樹脂層としては、感光性または非感光性の有機材料（ポ
リイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテ
ン）、またはこれらの積層などを用いることができる。例えば、樹脂層の材料としてポジ
型の感光性アクリルを用いた場合、樹脂層の開口側面に曲率半径を有する曲面を持たせる
ことが好ましい。また、樹脂層として、感光性の光によってエッチャントに不溶解性とな
るネガ型、或いは光によってエッチャントに溶解性となるポジ型のいずれも使用すること
ができる。樹脂層としては、感光性の有機材料を用いる場合、プラズマを用いたエッチン
グや、レジストマスクを形成することなく開口を形成することができるため、工程数を少
なくでき、酸化物半導体層やバッファ層をプラズマに曝す回数も少なくでき、有用である
。
また、上記各構成において用いるソース電極層又はドレイン電極層は、Ａｌ、Ｃｒ、Ｔａ
、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分とする合金か、上述した
元素を組み合わせた合金膜等を用いる。また、ソース電極層又はドレイン電極層は、アル
ミニウムを含む酸化亜鉛（ＡＺＯ：Ａｌｕｍｉｎｉｕｍ ｄｏｐｅｄ Ｚｉｎｃ Ｏｘｉ
ｄｅ）又はガリウムを含む酸化亜鉛（ＧＺＯ：Ｇａｌｌｉｕｍ ｄｏｐｅｄ Ｚｉｎｃ
Ｏｘｉｄｅ）を用いることもできる。酸化亜鉛にＡｌ２Ｏ３やＧａ２Ｏ３など、３価のイ
オンとなる元素を少量（例えば数重量％）添加することでソース電極層又はドレイン電極
層の低抵抗化を図ることができる。
また、上記各構成において用いる薄膜トランジスタのチャネル形成領域を含む酸化物半導
体層は、Ｚｎ−Ｏ系非単結晶膜、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜、Ｉｎ−Ｓｎ−Ｚｎ
−Ｏ系、Ｇａ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−
Ｏ系、又はＧａ−Ｚｎ−Ｏ系の酸化物半導体を用いる。なお、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非
単結晶膜で代表される酸化物半導体は、エネルギーギャップ（Ｅｇ）が広い材料であるた
め、酸化物半導体層の上下に２つのゲート電極を設けてもオフ電流の増大を抑えることが
できる。
また、上記各構成において用いる薄膜トランジスタのチャネル形成領域を含む酸化物半導
体層として、ＳｉＯｘを含む酸化物半導体ターゲットを用いてスパッタ法により得られる
酸化シリコンを含む酸化物半導体層を用いてもよく、代表的にはＳｉＯ２を０．１重量％
以上２０重量％以下、好ましくは１重量％以上６重量％以下含む酸化物半導体ターゲット
を用いて成膜を行い、酸化物半導体層に結晶化を阻害するＳｉＯｘ（Ｘ＞０）を含ませる
ことで、薄膜トランジスタのゲート電圧が０Ｖにできるだけ近い正のしきい値電圧でチャ
ネルが形成される薄膜トランジスタを実現することができる。
また、上記各構成において用いる薄膜トランジスタのバッファ層（Ｎ＋型領域、ｎ＋層、
或いはソース領域またはドレイン領域とも呼ぶ）は、縮退した酸化物半導体を用いること
が好ましい。また、縮退した酸化物半導体は透光性を有することが好ましい。酸化物半導
体層は、Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｚｎ−
Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｏ系酸化物半導体、Ａ
ｌ−Ｚｎ−Ｏ系酸化物半導体またはＧａ−Ｚｎ−Ｏ系酸化物半導体を用いる。また、バッ
ファ層は、窒素を含ませたＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜、即ちＩｎ−Ｇａ−Ｚｎ−
Ｏ−Ｎ系非単結晶膜（ＩＧＺＯＮ膜とも呼ぶ）を用いてもよい。また、バッファ層は、Ｇ
ａ−Ｚｎ−Ｏ系非単結晶膜、または窒素を含ませたＧａ−Ｚｎ−Ｏ系非単結晶膜、即ちＧ
ａ−Ｚｎ−Ｏ−Ｎ系非単結晶膜を用いてもよい。また、バッファ層は、Ａｌ−Ｚｎ−Ｏ系
非単結晶膜、又は窒素を含ませたＡｌ−Ｚｎ−Ｏ系非単結晶膜、即ちＡｌ−Ｚｎ−Ｏ−Ｎ
系非単結晶膜を用いてもよい。なお、Ｇａ−Ｚｎ−Ｏ系酸化物半導体又はＧａ−Ｚｎ−Ｏ
−Ｎ系酸化物半導体に含まれるガリウムは、１重量％以上１０重量％以下であることが好
ましく、Ａｌ−Ｚｎ−Ｏ系酸化物半導体又はＡｌ−Ｚｎ−Ｏ−Ｎ系酸化物半導体に含まれ
るアルミニウムは、１重量％以上１０重量％以下であることが好ましい。また、窒素を含
ませたＺｎ−Ｏ−Ｎ系非単結晶膜や、窒素を含ませたＳｎ−Ｚｎ−Ｏ−Ｎ系非単結晶膜を
用いてもよい。
本明細書において、上、下、側等の方向を表す文言は、基板表面の上にデバイスを配置し
た場合の基板面を基準とする方向を指す。
異なる保護絶縁膜を積層することによって酸化物半導体層に対するプラズマダメージが少
なく、封止性能の格段に高い長期信頼性を有する半導体装置を実現することができる。
また、５μｍ以下のチャネル長の短い薄膜トランジスタを備えた半導体装置を実現できる
。さらに、液晶表示装置に代表される電気光学装置、ＥＬ素子を有する発光装置、電気泳
動表示素子を用いた電子ペーパーとも称される表示装置、ならびに半導体装置において、
今後のさらなる高精細化（画素数の増大）、小型化に伴う各表示画素ピッチの微細化、及
び画素部を駆動する駆動回路の集積化を進めることができる。
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を
示すものではない。また、本明細書において発明を特定するための事項として固有の名称
を示すものではない。
本発明の一態様を示す断面図である。 本発明の一態様を示す断面図である。 本発明の一態様を示す断面図である。 本発明の一態様を示す断面図である。 本発明の一態様を示す断面図である。 本発明の一態様を示す断面図である。 本発明の一態様を示す断面図及び上面図である。 表示装置のブロック図、ＴＦＴについて説明するための図。 表示装置のブロック図を示す図。 電位変化の波形を示す図。 画素のレイアウトについて示す図。 画素のレイアウトについて示す図。 表示装置のブロック図を説明するための図。 電位変化の波形を示す図。 表示装置のブロック図を説明するための図。 画素のレイアウトについて示す図。 画素のレイアウトについて示す図。 ＴＦＴの特性について説明する図。 ＴＦＴの特性について説明する図。 ＴＦＴの特性について説明する図。 本発明の一態様を示す半導体装置の画素等価回路を説明する図である。 本発明の一態様を示す半導体装置を説明する断面図である。 本発明の一態様を示す半導体装置を説明する上面図及び断面図である。 本発明の一態様を示す半導体装置を説明する上面図及び断面図である。 本発明の一態様を示す半導体装置を説明する断面図である。 本発明の一態様を示す半導体装置を説明する断面図及び電子機器の外観図である。 本発明の一態様を示す電子機器を示す図である。 本発明の一態様を示す電子機器を示す図である。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
（実施の形態１）
図１（Ａ）は、上下を２つのゲート電極に挟まれた酸化物半導体層を用いた薄膜トランジ
スタの断面図の一例である。本実施の形態では、絶縁表面を有する基板上に、画素部及び
駆動回路に用いる薄膜トランジスタを設ける作製方法の一例を示す。
まず、絶縁表面を有する基板１０上に第１のゲート電極１１を設ける。絶縁表面を有する
基板１０は、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ
酸ガラスのような電子工業用に使われるガラス基板（「無アルカリガラス基板」とも呼ば
れる）、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用いるこ
とができる。基板１０がマザーガラスの場合、基板の大きさは、第１世代（３２０ｍｍ×
４００ｍｍ）、第２世代（４００ｍｍ×５００ｍｍ）、第３世代（５５０ｍｍ×６５０ｍ
ｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代
（１０００ｍｍ×１２００ｍｍまたは１１００ｍｍ×１２５０ｍｍ）、第６世代１５００
ｍｍ×１８００ｍｍ）、第７世代（１９００ｍｍ×２２００ｍｍ）、第８世代（２１６０
ｍｍ×２４６０ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、２４５０ｍｍ×３０５
０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等を用いることができる。
また、第１のゲート電極１１の材料は、モリブデン、チタン、クロム、タンタル、タング
ステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分と
する合金材料を用いて、単層又は積層して導電層を形成することができる。導電層を基板
１０全面に形成した後、フォトリソグラフィー工程を行い、導電層上にレジストマスクを
形成し、エッチングにより不要な部分を除去して配線及び電極（第１のゲート電極１１を
含むゲート配線、容量配線、及び端子電極など）を形成する。本実施の形態では、膜厚１
００ｎｍのタングステンの単層を用いる。
第１のゲート電極１１を積層構造とする場合、例えば、アルミニウム層上にモリブデン層
が積層された二層の積層構造、または銅層上にモリブデン層を積層した二層構造、または
銅層上に窒化チタン層若しくは窒化タンタルを積層した二層構造、窒化チタン層とモリブ
デン層とを積層した二層構造とすることが好ましい。また、Ｃａを含む銅層上にバリア層
となるＣａを含む酸化銅層の積層や、Ｍｇを含む銅層上にバリア層となるＭｇを含む酸化
銅層の積層もある。また、３層の積層構造としては、タングステン層または窒化タングス
テン層と、アルミニウムとシリコンの合金層またはアルミニウムとチタンの合金層と、窒
化チタン層またはチタン層とを積層した積層とすることが好ましい。
次いで、レジストマスクを除去した後、第１のゲート電極１１上を覆う第１のゲート絶縁
層１３を形成する。第１のゲート絶縁層１３はスパッタ法、ＰＣＶＤ法などを用い、膜厚
を５０〜４００ｎｍとする。第１のゲート絶縁層１３は酸化シリコン膜、酸化窒化シリコ
ン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化タンタル膜などの無機絶縁膜を用い、
これらの材料から成る単層または積層構造として形成する。第１のゲート絶縁層１３とし
て、有機シランガスを用いたＣＶＤ法により酸化シリコン層を形成することも可能である
。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テ
トラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロ
キサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメ
チルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリス
ジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いる
ことができる。
本実施の形態では、高密度プラズマ装置のチャンバーに材料ガスとしてモノシランガス（
ＳｉＨ４）と亜酸化窒素（Ｎ２Ｏ）と希ガスを導入し、１０Ｐａ〜３０Ｐａの圧力下で高
密度プラズマを発生させて第１のゲート電極１１上に膜厚１００ｎｍの第１のゲート絶縁
層１３を形成する。この第１のゲート絶縁層１３は、酸化窒化シリコン膜である。本実施
の形態では、高密度プラズマ装置は、１×１０１１／ｃｍ３以上のプラズマ密度を達成で
きる装置を指している。例えば、３ｋＷ〜６ｋＷのマイクロ波電力を印加してプラズマを
発生させて、絶縁膜の成膜を行う。絶縁膜の形成の際、チャンバーに導入するモノシラン
ガス（ＳｉＨ４）と亜酸化窒素（Ｎ２Ｏ）との流量比は、１：１０から１：２００の範囲
とする。また、チャンバーに導入する希ガスとしては、ヘリウム、アルゴン、クリプトン
、キセノンなどを用いることができるが、中でも安価であるアルゴンを用いることが好ま
しい。
また、高密度プラズマ装置により得られた第１のゲート絶縁層１３は、一定した厚さの膜
形成ができるため段差被覆性に優れている。また、高密度プラズマ装置により得られる絶
縁膜は、薄い膜の厚みを精密に制御することができる。
高密度プラズマ装置により得られる絶縁膜は、従来の平行平板型のＰＣＶＤ装置で得られ
る絶縁膜とは大きく異なっており、同じエッチャントを用いてエッチング速度を比較した
場合において、従来の平行平板型のＰＣＶＤ装置で得られる絶縁膜の１０％以上または２
０％以上遅く、高密度プラズマ装置により得られる絶縁膜は緻密な膜と言える。
次いで、第１のゲート絶縁層１３上に酸化物半導体膜を形成する。酸化物半導体膜の膜厚
は、少なくとも３０ｎｍ以上とし、好ましくは６０ｎｍ以上１５０ｎｍ以下とする。本実
施の形態では酸化物半導体膜として第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜する
。直径８インチのＩｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含む酸化
物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いて、基板と
ターゲットの間との距離を１７０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、
アルゴン又は酸素雰囲気下で成膜する。なお、パルス直流（ＤＣ）電源を用いると、ごみ
が軽減でき、膜厚分布も均一となるために好ましい。
なお、大面積のガラス基板を用いる場合には、一枚の大きなバッキングプレートに一枚の
大きなターゲット材を貼り付けることは製造が困難であり、高価となるため、ターゲット
材を分割して一枚のバッキングプレートにボンディングする。ターゲットはターゲット材
をバッキングプレート（ターゲットを貼り付けるための基板）に貼り付け、真空包装され
る。第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜する上で、良好な薄膜トランジスタ
の電気特性を得るためには、できるだけ大気の水分などに触れさせることなく、ターゲッ
ト材が貼り付けられたバッキングプレートをスパッタ装置に設置することが好ましい。ス
パッタ装置への設置に限らず、ターゲット材製造の際や、ターゲット材をバッキングプレ
ートにボンディングする際や、真空包装するまでの間に極力大気の水分などにターゲット
材が触れないようにすることが好ましい。
スパッタ法によりＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体膜を形成する場合において、Ｉｎ
、Ｇａ、及びＺｎを含む酸化物半導体ターゲットに、酸化シリコンなどの絶縁性の不純物
を含ませておいても良い。酸化物半導体に絶縁性の不純物を含ませることにより、成膜さ
れる酸化物半導体をアモルファス化することが容易となる。また、酸化物半導体層が後の
プロセスで熱処理される場合に、その熱処理によって結晶化してしまうのを抑制すること
ができる。
次いで、大気に曝すことなく、第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜よりも低抵抗の
酸化物半導体膜（本実施の形態では第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）となる膜
をスパッタ法で成膜する。本実施の形態では、窒素ガスを含む雰囲気中でスパッタ法によ
りＩｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含む酸化物半導体ターゲ
ット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いて得たインジウム、ガリウ
ム、及び亜鉛を含む酸窒化物膜を成膜する。この酸窒化物膜は、後に行う熱処理を行うこ
とによって第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜よりも低抵抗の酸化物半導体膜とな
る。
次いで、フォトリソグラフィー工程を行い、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜上
にレジストマスクを形成し、第１及び第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜をエッチ
ングする。なお、ここでのエッチングは、ウェットエッチングに限定されずドライエッチ
ングを用いてもよい。
次いで、レジストマスクを除去した後、第１及び第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶
膜上に金属材料からなる導電膜をスパッタ法や真空蒸着法で形成する。導電膜の材料とし
ては、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分
とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、２００℃〜６
００℃の熱処理を行う場合には、この熱処理に耐える耐熱性を導電膜に持たせることが好
ましい。Ａｌ単体では耐熱性が劣り、また腐蝕しやすい等の問題点があるので耐熱性導電
性材料と組み合わせて形成する。Ａｌと組み合わせる耐熱性導電性材料としては、チタン
（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ
）、Ｎｄ（ネオジム）、Ｓｃ（スカンジウム）から選ばれた元素、または上述した元素を
成分とする合金か、上述した元素を組み合わせた合金膜、または上述した元素を成分とす
る窒化物で形成する。
ここでは、導電膜としてＡｌ膜とＴｉ膜を積層した導電膜とする。また、導電膜は、チタ
ン膜の単層構造としてもよい。また、導電膜としてＴｉ膜と、そのＴｉ膜上に重ねてＮｄ
を含むアルミニウム（Ａｌ−Ｎｄ）膜を積層し、さらにその上にＴｉ膜を成膜する３層構
造としてもよい。導電膜は、シリコンを含むアルミニウム膜の単層構造としてもよい。
次いで、フォトリソグラフィー工程を行い、導電膜上にレジストマスクを形成し、エッチ
ングにより不要な部分を除去してソース電極層１５ａ及びドレイン電極層１５ｂを形成す
る。この際のエッチング方法としてウェットエッチングまたはドライエッチングを用いる
。ここでは、ＳｉＣｌ４とＣｌ２とＢＣｌ３の混合ガスを反応ガスとしたドライエッチン
グにより、Ａｌ膜とＴｉ膜を積層した導電膜をエッチングしてソース電極層１５ａ及びド
レイン電極層１５ｂを形成する。また、ここでのエッチングにより、同じレジストマスク
を用いて、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を選択的にエッチングしてソース領
域１４ａ又はドレイン領域１４ｂを形成し、第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜が
一部露出する。
さらに、同じレジストマスクを用いた上記エッチング工程により、露出している第１のＩ
ｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を選択的にエッチングされ、ソース電極層１５ａ及びド
レイン電極層１５ｂと重なる領域よりも膜厚の薄い領域を有する酸化物半導体層１６とな
る。ソース電極層１５ａ又はドレイン電極層１５ｂ、ソース領域１４ａ又はドレイン領域
１４ｂ、露出している第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜のエッチングを同一工程
で行うため、図１（Ａ）に示すように、ソース電極層１５ａ又はドレイン電極層１５ｂ及
びソース領域１４ａ又はドレイン領域１４ｂの端部は一致し、連続的な構造となっている
。なお、ソース電極層１５ａ又はドレイン電極層１５ｂ、ソース領域１４ａ又はドレイン
領域１４ｂ、露出している第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜のエッチングを同一
工程で行うことに限定されず、複数回のエッチング工程に分けてもよい。
次いで、レジストマスクを除去した後、２００℃〜６００℃、代表的には３００℃〜５０
０℃の熱処理を行うことが好ましい。ここでは炉に入れ、酸素を含む窒素雰囲気下で３５
０℃、１時間の熱処理を行う。この熱処理により第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶
膜の原子レベルの再配列が行われる。この熱処理によりキャリアの移動を阻害する歪が解
放されるため、ここでの熱処理（光アニールも含む）は重要である。また、第２のＩｎ−
Ｇａ−Ｚｎ−Ｏ系非単結晶膜の低抵抗化が行われ、低抵抗なソース領域１４ａ又はドレイ
ン領域１４ｂが形成される。なお、熱処理を行うタイミングは、第２のＩｎ−Ｇａ−Ｚｎ
−Ｏ系非単結晶膜の成膜後であれば特に限定されない。
次いで、ソース電極層１５ａ及びドレイン電極層１５ｂ、及び膜厚の薄い領域を有する酸
化物半導体層１６を覆う樹脂層１７を膜厚０．５μｍ〜３μｍの範囲で形成する。樹脂層
１７に用いる感光性または非感光性の有機材料は、ポリイミド、アクリル、ポリアミド、
ポリイミドアミド、レジストまたはベンゾシクロブテン、またはこれらの積層などを用い
る。ここでは、工程数を削減するため、感光性のポリイミドを塗布法により形成する。露
光及び現像及ぶ焼成を行って、表面が平坦な１．５μｍの厚さのポリイミドからなる樹脂
層１７を形成する。樹脂層１７は、後に行われる第２の保護絶縁層の形成時に、膜厚の薄
い領域を有する酸化物半導体層１６及びソース領域１４ａ又はドレイン領域１４ｂをプラ
ズマダメージから保護する第１の保護絶縁層として機能する。また、露出している酸化物
半導体層１６の膜厚の薄い領域を接して覆い、酸化物半導体層１６への水分や水素などの
侵入をブロックする第１の保護絶縁層としても機能する。
また、樹脂層１７を形成する前に露出している酸化物半導体層１６の膜厚の薄い領域に対
して酸素ラジカル処理を行ってもよい。酸素ラジカル処理を行うことによって、酸化物半
導体層の露出面近傍を改質し、酸素過剰領域とすることができる。酸素ラジカルは、酸素
を含むガスを用いてプラズマ発生装置により供給されてもよいし、又はオゾン発生装置に
より供給されてもよい。供給された酸素ラジカル又は酸素を薄膜に照射することによって
膜表面を改質することができる。また、酸素ラジカル処理に限定されず、アルゴンと酸素
のラジカル処理を行ってもよい。アルゴンと酸素のラジカル処理とは、アルゴンガスと酸
素ガスを導入してプラズマを発生させて薄膜表面の改質を行うことである。
次いで、樹脂層１７上にＰＣＶＤ法またはスパッタ法により低パワー条件（または低い基
板温度（２００℃未満、好ましくは室温〜１００℃））で第２の保護絶縁層１８を膜厚５
０ｎｍ〜４００ｎｍの範囲で形成する。また、低パワー条件で高密度プラズマ装置を用い
て第２の保護絶縁層１８を形成してもよい。高密度プラズマ装置により得られた第２の保
護絶縁層１８は、ＰＣＶＤ法よりも緻密な膜を得ることができる。第２の保護絶縁層１８
は、窒化シリコン膜、酸化窒化シリコン膜または窒化酸化シリコン膜を用い、水分や、水
素イオンや、ＯＨ−などをブロックする。本実施の形態では、ＰＣＶＤ法を用い、シラン
ガスの流量３５ｓｃｃｍとし、アンモニア（ＮＨ３）の流量３００ｓｃｃｍとし、水素ガ
ス８００ｓｃｃｍとし、圧力６０Ｐａとし、ＲＦ電力パワー３００Ｗとし、電源周波数を
１３．５６ＭＨｚとして成膜を行い、膜厚２００ｎｍの窒化シリコン膜を形成する。
次いで、導電層を形成した後、フォトリソグラフィー工程を行い、導電層上にレジストマ
スクを形成し、エッチングにより不要な部分を除去して配線及び電極（第２のゲート電極
１９を含む配線など）を形成する。第２のゲート電極１９を所望の上面形状とするため選
択的にエッチングする際に、第２の保護絶縁層１８はエッチングストッパーとして機能さ
せることができる。
第２の保護絶縁層１８上に形成する導電層としては、金属材料（アルミニウム（Ａｌ）や
銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍ
ｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、Ｓｃ（スカンジウム）から選ばれた元素、ま
たは上述した元素を成分とする合金）を用いることができる。これらの膜は遮光性を有し
ているため、酸化物半導体層への光を遮光することができる。
図１（Ａ）において、断面における第２のゲート電極１９の幅は、第１のゲート電極１１
よりも広く、さらに酸化物半導体層の幅よりも広い。酸化物半導体層の幅よりも広くし、
第２のゲート電極１９の形状を酸化物半導体層の上面形状を覆う形状とすることで遮光す
ることは有用である。酸化物半導体層１６の膜厚の薄い領域は、ソース電極層やドレイン
電極層で覆われていないため、光の照射により薄膜トランジスタの電気特性の変動する恐
れがある。スパッタ法で成膜したＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜は波長４５０ｎｍ以
下に光感度を有するため、波長４５０ｎｍ以下の光を遮断する遮光層となる第２のゲート
電極１９を設けることは有用である。
また、第２の保護絶縁層１８上に形成する導電層として、透光性を有する導電材料、例え
ば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸
化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、イン
ジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加し
たインジウム錫酸化物などの透光性を有する導電性材料を用いることもできる。透光性を
有する導電材料を用いる場合、画素電極と同じ材料とすることで、第２のゲート電極形成
と画素電極形成を同じフォトマスクで形成することもできる。第２のゲート電極と画素電
極を同じ材料とすることで工程数を削減できる。また、第２のゲート電極を透光性を有す
る導電材料とする場合には、膜厚の薄い領域を有する酸化物半導体層１６を遮光するため
の遮光層を酸化物半導体層１６上方の膜厚の薄い領域と重なる位置に別途設けることが好
ましい。遮光層は、少なくとも４００〜４５０ｎｍの波長域で約５０％未満の光透過率、
好ましくは２０％未満の光透過率を示す材料を用いる。例えば、遮光層の材料としては、
クロム、窒化チタンなどの金属膜、または黒色樹脂を用いることができる。光を遮光する
ために黒色樹脂を用いる場合、光が強力であればあるほど黒色樹脂の膜厚が必要となるた
め、遮光層が薄膜であることが必要な場合には、遮光性が高く、精細なエッチング加工及
び薄膜化が可能な金属膜を用いることが好ましい
以上の工程を経ることによって図１（Ａ）に示す薄膜トランジスタ２０を得ることができ
る。
また、上記工程では、通常のフォトマスクをフォトリソグラフィー工程に用いる例を示し
たが、多階調マスクを用いたフォトリソグラフィー工程により形成した複数（代表的には
二種類）の厚さの領域を有するレジストマスクを用いると、レジストマスクの数を減らす
ことができるため、工程簡略化、低コスト化が図れる。なお、本明細書において、グレー
トーン露光用マスクや、ハーフトーン露光用マスクを総称して、便宜上、多階調マスクと
呼ぶ。多階調マスクを用いる場合、第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜と、第２の
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜と、導電膜とを積層成膜した後、複数の厚さの領域を
有するレジストマスクを形成し、そのレジストマスクを用いて膜厚の薄い領域を有する酸
化物半導体層と、ソース電極層及びドレイン電極層を形成する。この場合、ソース電極層
及びドレイン電極層の端部と酸化物半導体層の端部が一致し、酸化物半導体層の側面が露
呈する。従って樹脂層を形成する場合、酸化物半導体層は、ソース電極層及びドレイン電
極層と重ならない領域（膜厚の薄い領域）と側面の両方が樹脂層と接する構成となる。
また、第２のゲート電極１９を第１のゲート電極１１と同電位とするため、電気的に接続
する場合には、第２の保護絶縁層１８上に第２のゲート電極１９を形成する前にフォトリ
ソグラフィー工程を行い、第２の保護絶縁層１８上にレジストマスクを形成し、エッチン
グにより不要な部分を除去して第１のゲート電極１１に達する開口を形成する。
なお、第２のゲート電極１９を第１のゲート電極１１と異なる電位とする場合には、第２
のゲート電極１９と第１のゲート電極１１を電気的に接続するための開口は形成する必要
はない。
また、図１（Ｂ）は、図１（Ａ）と、一部異なる構造を示している。図１（Ｂ）において
、図１（Ａ）と異なる部分以外は、同一の符号を用いて説明する。
図１（Ｂ）は、図１（Ａ）と第２のゲート電極１９と第２の保護絶縁層１８の形成順序が
異なる一例である。
図１（Ｂ）に示すように、薄膜トランジスタ２１の第２のゲート電極１９は、第１の保護
絶縁膜である樹脂層１７上に接して形成し、樹脂層１７と第２の保護絶縁層１８との間に
設ける構成である。図１（Ａ）の薄膜トランジスタ２０の第２のゲート絶縁層は、樹脂層
１７と第２の保護絶縁層１８の積層であるが、薄膜トランジスタ２１の第２のゲート絶縁
層は樹脂層１７のみとなる。樹脂層１７と第２の保護絶縁層１８との間に設ける構成とす
る場合、樹脂層１７とともに第２のゲート電極１９が酸化物半導体層１６へのプラズマダ
メージを低減する効果を有する。
また、図１（Ｂ）においては、第１のゲート電極１１と基板１０の間に下地絶縁層１２を
設ける例を示している。下地絶縁層１２として膜厚５０ｎｍ〜２００ｎｍの酸化窒化シリ
コン膜、窒化酸化シリコン膜、または窒化シリコン膜などを用いる場合、ガラス基板から
の不純物、例えばナトリウムなどが拡散し、後に上方に形成する酸化物半導体に侵入する
ことをブロックすることができる。また、下地絶縁層１２を設ける場合、第１のゲート電
極１１の形成時のエッチング工程で基板１０がエッチングされることを防止することがで
きる。
また、下地絶縁層１２と第２の保護絶縁層１８が基板の周縁で接する構成とし、薄膜トラ
ンジスタ２０を封止することが好ましい。下地絶縁層１２と第２の保護絶縁層１８が基板
の周縁で接する構成とすると、窒化シリコン膜などの保護層で薄膜トランジスタ２０は上
面、側面、及び下面を囲むことにより、外部から侵入する恐れのある水分などの不純物元
素の侵入をブロックすることができる。下地絶縁層１２と第２の保護絶縁層１８が基板の
周縁で接する構成とすると、薄膜トランジスタの信頼性をさらに向上させることができる
。
また、図１（Ｃ）は、図１（Ａ）と、一部異なる構造を示している。図１（Ｃ）において
、図１（Ａ）と異なる部分以外は、同一の符号を用いて説明する。
図１（Ｃ）に示す薄膜トランジスタ３９は、図１（Ａ）とは第１のゲート電極１１と第２
のゲート電極１９の幅の大きさが異なる一例である。図１（Ｃ）においては、第１のゲー
ト電極１１のチャネル長方向の幅が酸化物半導体層１６の幅よりも広い。また、第２のゲ
ート電極１９のチャネル長方向の幅が酸化物半導体層の幅よりも狭い。図１（Ｃ）に示す
ように少なくとも第２のゲート電極１９のチャネル長方向の幅は、酸化物半導体層１６の
膜厚の薄い領域（樹脂層１７と接触している領域）の幅以上として重なる位置に配置すれ
ばよく、寄生容量を低減することができる。
（実施の形態２）
図２（Ａ）は、上下を２つのゲート電極に挟まれた酸化物半導体層を用いた薄膜トランジ
スタの断面図の一例である。本実施の形態では、絶縁表面を有する基板上に、画素部及び
駆動回路に用いる薄膜トランジスタを設ける作製方法の一例を示す。
なお、実施の形態１とは、絶縁表面を有する基板１０上に第１のゲート電極１１を形成し
、第１のゲート電極１１を覆う第１のゲート絶縁層１３を形成する工程までは同一である
ため、ここでは詳細な説明は省略し、図１（Ａ）と同じ箇所には同一の符号を用いて説明
する。
次いで、第１のゲート絶縁層１３上に金属材料からなる導電膜をスパッタ法や真空蒸着法
で形成する。本実施の形態ではスパッタ法により、Ｔｉ膜、Ｎｄを含むアルミニウム膜、
Ｔｉ膜の３層構造とする。導電膜の材料としては、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗか
ら選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた
合金膜等が挙げられる。また、導電膜は、２層構造としてもよく、アルミニウム膜上にチ
タン膜を積層してもよい。また、導電膜は、シリコンを含むアルミニウム膜の単層構造や
、チタン膜の単層構造としてもよい。
次いで、大気に曝すことなく、スパッタ法により低抵抗の酸化物半導体膜（バッファ層）
を形成する。バッファ層は、後に形成する酸化物半導体層２６よりも低抵抗な材料膜であ
れば特に限定されない。バッファ層としては、窒素ガスを含む雰囲気中でスパッタ法によ
りＩｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含む酸化物半導体ターゲ
ット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いて得たインジウム、ガリウ
ム、及び亜鉛を含む酸窒化物膜、或いはＳｉＯ２を５重量％以上５０重量％以下含むＩｎ
−Ｓｎ−Ｏ系酸化物半導体ターゲットを用いたスパッタ法で形成されるＳｉＯｘを含むＩ
ｎ−Ｓｎ−Ｏ系酸化物半導体膜を導電膜上に形成する。本実施の形態では、酸化物半導体
ターゲット（Ｉｎ２Ｏ３：ＳｎＯ２：ＳｉＯ２＝８５：１０：５）、即ちＳｉＯ２を５重
量％含むターゲットを用い、Ａｒ流量を７２ｓｃｃｍ、酸素流量を３ｓｃｃｍ、電力パワ
ーを３．２ｋｗ、圧力を０．１６Ｐａの条件で膜厚１０ｎｍの成膜を行う。なお、バッフ
ァ層へのプラズマダメージを低減するため、電力パワーを１ｋｗに下げて成膜してもよい
。
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法と、ＤＣスパッタ法
があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。ＲＦスパッタ
法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属膜を成膜する場合
に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置
や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ
法を用いるスパッタ装置がある。
また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分
とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に
基板にも電圧をかけるバイアススパッタ法もある。
ターゲットはターゲット材をバッキングプレート（ターゲットを貼り付けるための基板）
に貼り付けて作製されるが、バッキングプレートにターゲット材を貼り付ける際、ターゲ
ット材を分割して一枚のバッキングプレートにボンディングしてもよい。一枚のバッキン
グプレートに４枚のターゲット材を貼り付ける場合は４分割と呼ぶ。また、一枚のバッキ
ングプレートに９枚のターゲット材を貼り付ける場合は９分割と呼ぶ。ターゲットの分割
数は特に限定されない。ターゲット材を分割するとバッキングプレートに貼り付ける際の
ターゲットの反りを緩和することができる。このような分割したターゲット材は、大面積
基板に上記薄膜を成膜する場合、それに伴って大型化するターゲットに特に好適に用いる
ことができる。もちろん、一枚のバッキングプレートに一枚のターゲット材を貼り付けて
もよい。
次に、フォトリソグラフィー工程を行い、バッファ層上にレジストマスクを形成し、エッ
チングにより不要な部分を除去してソース電極層２５ａ又はドレイン電極層２５ｂを形成
する。ソース電極層２５ａ又はドレイン電極層２５ｂ上には同じ上面形状のバッファ層が
残存する。その後、レジストマスクを除去する。
次に、膜厚５ｎｍ〜２００ｎｍの酸化物半導体膜を成膜する。本実施の形態では、Ｉｎ（
インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含む酸化物半導体ターゲット（Ｉ
ｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いたスパッタ法を用い、Ａｒ流量を５
０ｓｃｃｍ、酸素流量を２０ｓｃｃｍ、電力パワーを１ｋｗ、圧力を０．２２Ｐａの成膜
条件で膜厚５０ｎｍの成膜を行う。
また、酸化物半導体膜を成膜する前にソース電極層２５ａ及びドレイン電極層２５ｂの表
面に付着するゴミなどを除去するためのプラズマ処理を行うことが好ましい。プラズマ処
理としては、例えば、アルゴンガスを導入してＲＦ電源によりプラズマを発生させる逆ス
パッタを行い、露出しているゲート絶縁層にもプラズマ処理を行う。
次に、フォトリソグラフィー工程を行い、酸化物半導体膜上にレジストマスクを形成し、
エッチングにより不要な部分を除去して酸化物半導体層２６を形成する。また、同じレジ
ストマスクを用いてバッファ層を選択的にエッチングしてソース領域２４ａ、ドレイン領
域２４ｂを形成する。
次いで、レジストマスクを除去した後、２００℃〜６００℃、代表的には３００℃〜５０
０℃の熱処理を行うことが好ましい。ここでは炉に入れ、酸素を含む窒素雰囲気下で３５
０℃、１時間の熱処理を行う。この熱処理によりＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の原
子レベルの再配列が行われる。この熱処理によりキャリアの移動を阻害する歪が解放され
るため、ここでの熱処理（光アニールも含む）は重要である。
次いで、ソース電極層２５ａ及びドレイン電極層２５ｂ、及び酸化物半導体層２６を覆う
樹脂層１７を膜厚０．５μｍ〜３μｍの範囲で形成する。樹脂層１７に用いる感光性また
は非感光性の有機材料は、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジ
ストまたはベンゾシクロブテン、またはこれらの積層などを用いる。
なお、樹脂層１７の形成以後の工程は、実施の形態１と同一であるため、ここでは簡略に
示す。
次いで、樹脂層１７上にＰＣＶＤ法またはスパッタ法により低パワー条件（または低い基
板温度（２００℃未満、好ましくは室温〜１００℃））で第２の保護絶縁層１８を膜厚５
０ｎｍ〜４００ｎｍの範囲で形成する。また、低パワー条件で高密度プラズマ装置を用い
て第２の保護絶縁層１８を形成してもよい。
次いで、導電層を形成した後、フォトリソグラフィー工程を行い、導電層上にレジストマ
スクを形成し、エッチングにより不要な部分を除去して配線及び電極（第２のゲート電極
１９を含む配線など）を形成する。
以上の工程を経ることによって図２（Ａ）に示す薄膜トランジスタ２２を得ることができ
る。薄膜トランジスタ２２は、ソース電極層２５ａ及びドレイン電極層２５ｂ上に酸化物
半導体層２６が一部重なる領域を有し、重なる領域にはソース領域２４ａ、ドレイン領域
２４ｂが設けられ、ＮＩ接合を形成している。このＮＩ接合を保護するために樹脂層１７
が形成され、その上に低パワー条件でのＰＣＶＤ法により第２の保護絶縁層１８を形成す
る。第２の保護絶縁層１８を形成する際に酸化物半導体層２６、ソース領域２４ａ、及び
ドレイン領域２４ｂの変化を防止できるため、薄膜トランジスタの電気特性の変動を防止
し電気特性が安定化する。
また、図２（Ｂ）は、図２（Ａ）と、一部異なる構造を示している。図２（Ｂ）において
、図２（Ａ）と異なる部分以外は、同一の符号を用いて説明する。
図２（Ｂ）は、図２（Ａ）と第２のゲート電極１９と第２の保護絶縁層１８の形成順序が
異なる例である。
図２（Ｂ）に示すように、薄膜トランジスタ２３の第２のゲート電極１９は、第１の保護
絶縁膜である樹脂層１７上に接して形成し、樹脂層１７と第２の保護絶縁層１８との間に
設ける構成である。樹脂層１７と第２の保護絶縁層１８との間に設ける構成とすると、樹
脂層１７とともに第２のゲート電極１９が酸化物半導体層２６へのプラズマダメージを低
減する効果を有する。
また、図２（Ｃ）は、図２（Ａ）と、一部異なる構造を示している。図２（Ｃ）において
、図２（Ａ）と異なる部分以外は、同一の符号を用いて説明する。
図２（Ｃ）は、図２（Ａ）とはソース領域２７ａ及びドレイン領域２７ｂとソース電極層
２８ａ及びドレイン電極層２８ｂの上下位置関係が異なる例である。ソース電極層２８ａ
（またはドレイン電極層２８ｂ）の下方にソース領域２７ａ（またはドレイン領域２７ｂ
）が設けられ、ソース電極層２８ａ（またはドレイン電極層２８ｂ）がソース領域２７ａ
（またはドレイン領域２７ｂ）へのプラズマダメージを低減する効果を有する。
即ち、ソース領域２７ａ及びドレイン領域２７ｂへのプラズマダメージを低減するための
ブロッキング層として、ソース領域２７ａ及びドレイン領域２７ｂ上に３層（ソース電極
層２８ａ及びドレイン電極層２８ｂと、樹脂層１７と、第２のゲート電極１９）が形成さ
れることとなり、ソース領域２７ａ及びドレイン領域２７ｂへのプラズマダメージがさら
に低減される。
図２（Ｃ）に示す薄膜トランジスタ２９は、第１のゲート絶縁層１３上に接して低抵抗の
酸化物半導体膜を形成し、その上に導電膜を形成した後、導電膜を選択的にエッチングす
るレジストマスクと同じマスクを用いて低抵抗の酸化物半導体膜をエッチングする。従っ
て、低抵抗の酸化物半導体膜をエッチングすることによって形成されるソース領域２７ａ
及びドレイン領域２７ｂは、その上に形成されるソース電極層２８ａ及びドレイン電極層
２８ｂと上面形状がほぼ同一となる。また、ソース電極層２８ａ及びドレイン電極層２８
ｂと上面及び側面は酸化物半導体層２６と接して形成される。
また、図２（Ｄ）は、図２（Ｃ）と、一部異なる構造を示している。図２（Ｄ）において
、図２（Ｃ）と異なる部分以外は、同一の符号を用いて説明する。
図２（Ｄ）は、図２（Ｃ）と第２のゲート電極１９と第２の保護絶縁層１８の形成順序が
異なる例である。
図２（Ｄ）に示すように、薄膜トランジスタ３０の第２のゲート電極１９は、第１の保護
絶縁膜である樹脂層１７上に接して形成し、樹脂層１７と第２の保護絶縁層１８との間に
設ける構成である。樹脂層１７と第２の保護絶縁層１８との間に設ける構成とすると、樹
脂層１７とともに第２のゲート電極１９が酸化物半導体層２６へのプラズマダメージを低
減する効果を有する。
本実施の形態は、実施の形態１に記載した構成と適宜組み合わせて実施することが可能で
ある。
（実施の形態３）
図３（Ａ）は、上下を２つのゲート電極に挟まれた酸化物半導体層を用いた薄膜トランジ
スタの断面図の一例である。本実施の形態では、絶縁表面を有する基板上に、画素部及び
駆動回路に用いる薄膜トランジスタを設ける作製方法の一例を示す。
なお、実施の形態１とは、絶縁表面を有する基板１０上に第１のゲート電極１１を形成し
、第１のゲート電極１１を覆う第１のゲート絶縁層１３を形成し、酸化物半導体膜を成膜
する工程までは同一であるため、ここでは詳細な説明は省略し、図１（Ａ）と同じ箇所に
は同一の符号を用いて説明する。
本実施の形態では、第１のゲート絶縁層１３上に形成する酸化物半導体膜は、ＳｉＯ２を
５重量％以上５０重量％以下、好ましくは１０重量％以上３０重量％以下含むＺｎ−Ｏ系
酸化物半導体ターゲットを用いて成膜を行い、Ｚｎ−Ｏ系酸化物半導体膜に結晶化を阻害
するＳｉＯｘ（Ｘ＞０）を含ませる
次いで、大気に触れることなく、スパッタ法によりＺｎ−Ｏ系酸化物半導体膜上にチャネ
ル保護膜を形成する。チャネル保護膜の材料としては、無機材料（酸化シリコン膜、窒化
シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコン膜など）を用いることができ
る。
なお、酸化窒化シリコン膜とは、その組成として、ラザフォード後方散乱法（ＲＢＳ：Ｒ
ｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び
水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）
を用いて測定した場合に、窒素よりも酸素の含有量が多いものをいう。また、窒化酸化シ
リコン膜とは、その組成として、ＲＢＳ及びＨＦＳを用いて測定した場合に、酸素よりも
窒素の含有量が多いものをいう。
次いで、フォトリソグラフィー工程を行い、チャネル保護膜上にレジストマスクを形成し
、エッチングにより不要な部分を除去してチャネル保護層３４を形成する。なお、第１の
ゲート電極１１は、チャネル保護層３４の幅（チャネル長方向における幅）よりも広い。
また、チャネル保護層３４の材料としては、無機絶縁材料に限らず、スパッタ法で得られ
る非晶質半導体膜またはその化合物、代表的にはアモルファスシリコン膜を用いることも
できる。また、チャネル保護層に用いる非晶質シリコン膜の化合物とは、スパッタ法で形
成されるボロンなどのｐ型の不純物元素を含むｐ型非晶質シリコン膜、或いはスパッタ法
で形成されるリンなどのｎ型の不純物元素を含むｎ型非晶質シリコン膜を指している。中
でも、チャネル保護層３４にｐ型非晶質シリコン膜を用いる場合、オフ時のリーク電流を
低減し、ｐ型非晶質シリコン膜に接して設けられた酸化物半導体層のバックチャネルで発
生したキャリア（電子）を打ち消す効果がある。また、チャネル保護層３４に非晶質シリ
コン膜を用いた場合、非晶質シリコン膜は、水分や、水素イオンや、ＯＨ−などをブロッ
クする機能を有する。また、非晶質シリコン膜は、酸化物半導体への光の入射を遮る遮光
層としても機能する。
本実施の形態では、チャネル保護層３４として、ボロンを含むターゲットを用いたスパッ
タ法で得られるボロンを含むアモルファスシリコン膜を用いる。また、ボロンを含むアモ
ルファスシリコン膜の成膜条件は低パワー条件、または基板温度を２００℃未満とする。
チャネル保護層３４はＺｎ−Ｏ系非単結晶膜と接して形成されるため、チャネル保護層３
４の成膜時及びエッチング時におけるＺｎ−Ｏ系非単結晶膜へのダメージを極力低減する
ことが好ましい。
次いで、Ｚｎ−Ｏ系非単結晶膜及びチャネル保護層３４上に、Ｚｎ−Ｏ系非単結晶膜より
も低抵抗な酸化物半導体膜（本実施の形態ではＩｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ系非単結晶膜）
をスパッタ法で成膜する。本実施の形態では、窒素ガスを含む雰囲気中でスパッタ法によ
りＩｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含む酸化物半導体ターゲ
ット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いて得たインジウム、ガリウ
ム、及び亜鉛を含む酸窒化物膜を成膜する。この酸窒化物膜は、後に行う熱処理を行うこ
とによって低抵抗の酸化物半導体膜となる。
次いで、フォトリソグラフィー工程を行い、Ｉｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ系非単結晶膜上に
レジストマスクを形成し、Ｚｎ−Ｏ系非単結晶膜及びＩｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ系非単結
晶膜をエッチングする。エッチング後は、Ｚｎ−Ｏ系非単結晶膜からなる酸化物半導体層
３３の側面が露出する。なお、ここでのエッチングは、ウェットエッチングに限定されず
ドライエッチングを用いてもよい。
次いで、レジストマスクを除去した後、Ｉｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ系非単結晶膜上に金属
材料からなる導電膜をスパッタ法や真空蒸着法で形成する。導電膜の材料としては、Ａｌ
、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分とする合金
か、上述した元素を組み合わせた合金膜等が挙げられる。また、２００℃〜６００℃の熱
処理を行う場合には、この熱処理に耐える耐熱性を導電膜に持たせることが好ましい。
次いで、フォトリソグラフィー工程を行い、導電膜上にレジストマスクを形成し、エッチ
ングにより不要な部分を除去してソース電極層３６ａ及びドレイン電極層３６ｂを形成す
る。このエッチングにおいて、チャネル保護層３４は酸化物半導体層３３のエッチングス
トッパーとして機能するため、酸化物半導体層３３はエッチングされない。また、ここで
のエッチングにより、同じレジストマスクを用いて、Ｉｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ系非単結
晶膜を選択的にエッチングしてソース領域３５ａ又はドレイン領域３５ｂを形成する。
酸化物半導体層３３のチャネル形成領域上に接してチャネル保護層３４を設ける構造であ
るため、酸化物半導体層３３のチャネル形成領域に対する工程時におけるダメージ（エッ
チング時のプラズマやエッチング材による膜減りや、酸化など）を防ぐことができる。従
って薄膜トランジスタ３１の信頼性を向上させることができる。
次いで、レジストマスクを除去した後、２００℃〜６００℃、代表的には３００℃〜５０
０℃の熱処理を行うことが好ましい。ここでは炉に入れ、窒素雰囲気または酸素を含む窒
素雰囲気下で３５０℃、１時間の熱処理を行う。
次いで、ソース電極層３６ａ及びドレイン電極層３６ｂ、及びチャネル保護層３４を覆う
樹脂層１７を膜厚０．５μｍ〜３μｍの範囲で形成する。樹脂層１７に用いる感光性また
は非感光性の有機材料は、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジ
ストまたはベンゾシクロブテン、またはこれらの積層などを用いる。
なお、樹脂層１７の形成以後の工程は、実施の形態１と同一であるため、ここでは簡略に
示す。
次いで、樹脂層１７上にＰＣＶＤ法またはスパッタ法により低パワー条件（または低い基
板温度（２００℃未満、好ましくは室温〜１００℃））で第２の保護絶縁層１８を膜厚５
０ｎｍ〜４００ｎｍの範囲で形成する。また、低パワー条件で高密度プラズマ装置を用い
て第２の保護絶縁層１８を形成してもよい。
次いで、導電層を形成した後、フォトリソグラフィー工程を行い、導電層上にレジストマ
スクを形成し、エッチングにより不要な部分を除去して配線及び電極（第２のゲート電極
１９を含む配線など）を形成する。
以上の工程を経ることによって図３（Ａ）に示す薄膜トランジスタ３１を得ることができ
る。なお、薄膜トランジスタ３１は、チャネル保護層３４と樹脂層１７と第２の保護絶縁
層１８との積層が第２のゲート絶縁層として機能する。
また、第２のゲート電極１９の幅は、第１のゲート電極１１の幅及び酸化物半導体層３３
の幅よりも広くすることで酸化物半導体層３３全体に第２のゲート電極１９からゲート電
圧を印加することができる。さらに、樹脂層１７と第２の保護絶縁層１８との積層が厚く
、寄生容量が問題にならないのであれば、駆動回路の複数の薄膜トランジスタを覆う共通
の第２のゲート電極とし、第２のゲート電極の面積を駆動回路とほぼ同じ大きさ、または
それ以上としてもよい。
また、樹脂層１７と第２の保護絶縁層１８との積層が薄く、寄生容量が問題になるのであ
れば、図３（Ａ）の構造において、第１のゲート電極１１の幅は、第２のゲート電極１９
の幅よりも狭くすることで、ソース電極層またはドレイン電極層と重なる面積を縮小して
寄生容量を小さくすることが好ましい。さらに、第１のゲート電極１１の幅をチャネル保
護層３４の幅よりも狭くし、第２のゲート電極１９の幅をチャネル保護層３４の幅よりも
狭くすることで、ソース電極層またはドレイン電極層と重ならないようにして寄生容量を
更に低減する構成としてもよい。
また、図３（Ｂ）は、図３（Ａ）と、一部異なる構造を示している。図３（Ｂ）において
、図３（Ａ）と異なる部分以外は、同一の符号を用いて説明する。
図３（Ｂ）は、図３（Ａ）と第２のゲート電極１９と第２の保護絶縁層１８の形成順序が
異なる例である。
図３（Ｂ）に示すように、薄膜トランジスタ３２の第２のゲート電極１９は、第１の保護
絶縁膜である樹脂層１７上に接して形成し、樹脂層１７と第２の保護絶縁層１８との間に
設ける構成である。樹脂層１７と第２の保護絶縁層１８との間に設ける構成とすると、樹
脂層１７とともに第２のゲート電極１９が酸化物半導体層３３へのプラズマダメージを低
減する効果を有する。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態４）
図４（Ａ）は、上下を２つのゲート電極に挟まれた酸化物半導体層を用いた薄膜トランジ
スタの断面図の一例である。本実施の形態では、絶縁表面を有する基板上に、画素部及び
駆動回路に用いる薄膜トランジスタの一例を示す。
なお、実施の形態１とは、酸化物半導体層１６に接して非晶質シリコン膜が設けられてい
る点以外は同一であるため、ここでは詳細な説明は省略し、図１（Ａ）と同じ箇所には同
一の符号を用いて説明する。実施の形態１とは、ソース電極層１５ａ及びドレイン電極層
１５ｂをマスクとして一部エッチングし酸化物半導体層１６に膜厚の薄い部分を形成する
工程までは同一である。
実施の形態１に従って、ソース電極層１５ａ及びドレイン電極層１５ｂと重なる領域より
も膜厚の薄い領域を有する酸化物半導体層１６を形成する。
次いで、レジストマスクを除去した後、スパッタ法で得られる非晶質半導体膜またはその
化合物、代表的にはアモルファスシリコン膜を成膜する。なお、非晶質シリコン膜の化合
物とは、スパッタ法で形成されるボロンなどのｐ型の不純物元素を含むｐ型非晶質シリコ
ン膜、或いはスパッタ法で形成されるリンなどのｎ型の不純物元素を含むｎ型非晶質シリ
コン膜を指している。
ただし、酸化物半導体層１６へのダメージを極力低減するため、成膜条件は低パワー条件
、または基板温度を２００℃未満とする。本実施の形態では、基板温度を室温とし、電力
パワーを１ｋｗとしてアモルファスシリコン膜を成膜する。
また、アモルファスシリコン膜を形成する前に、露出している酸化物半導体層１６の膜厚
の薄い領域に対して酸素ラジカル処理を行ってもよい。酸素ラジカル処理を行うことによ
って、酸化物半導体層の露出面近傍を改質し、酸素過剰領域とすることができる。酸素ラ
ジカル処理を行って酸素過剰領域となった領域にアモルファスシリコン膜を形成すると界
面にＳｉＯｘ（Ｘ＞０）の薄膜が形成され、オフ電流の低減を図ることができる。
酸素ラジカルは、酸素を含むガスを用いてプラズマ発生装置により供給されてもよいし、
又はオゾン発生装置により供給されてもよい。供給された酸素ラジカル又は酸素を薄膜に
照射することによって膜表面を改質することができる。また、酸素ラジカル処理に限定さ
れず、アルゴンと酸素のラジカル処理を行ってもよい。アルゴンと酸素のラジカル処理と
は、アルゴンガスと酸素ガスを導入してプラズマを発生させて薄膜表面の改質を行うこと
である。
次いで、フォトリソグラフィー工程を行い、アモルファスシリコン膜上にレジストマスク
を形成し、エッチングにより不要な部分を除去してチャネル保護層４１を形成する。なお
、本実施の形態では、アモルファスシリコン膜を選択的にエッチングする例を示したが特
に限定されず、フォトマスク数及び工程を低減するため、ここでのフォトリソグラフィー
工程を行わなくてもよい。チャネル保護層４１は、水分や、水素イオンや、ＯＨ−などを
ブロックする層間膜として用いることができる。また、非晶質シリコン膜からなるチャネ
ル保護層４１は、酸化物半導体層への光の入射を遮る遮光層としても機能する。
次いで、ソース電極層１５ａ及びドレイン電極層１５ｂ、及びチャネル保護層４１を覆う
樹脂層１７を膜厚０．５μｍ〜３μｍの範囲で形成する。樹脂層１７に用いる感光性また
は非感光性の有機材料は、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジ
ストまたはベンゾシクロブテン、またはこれらの積層などを用いる。
なお、樹脂層１７の形成以後の工程は、実施の形態１と同一であるため、ここでは簡略に
示す。
次いで、樹脂層１７上にＰＣＶＤ法またはスパッタ法により低パワー条件（または低い基
板温度（２００℃未満、好ましくは室温〜１００℃））で第２の保護絶縁層１８を膜厚５
０ｎｍ〜４００ｎｍの範囲で形成する。また、低パワー条件で高密度プラズマ装置を用い
て第２の保護絶縁層１８を形成してもよい。
次いで、導電層を形成した後、フォトリソグラフィー工程を行い、導電層上にレジストマ
スクを形成し、エッチングにより不要な部分を除去して配線及び電極（第２のゲート電極
１９を含む配線など）を形成する。
以上の工程を経ることによって図４（Ａ）に示す薄膜トランジスタ３７を得ることができ
る。
また、非晶質シリコン膜からなるチャネル保護層４１は、酸化物半導体層への光の入射を
遮る遮光層としても機能する。本実施の形態では、チャネル保護層４１として非晶質シリ
コン膜を用いる例を示したが、チャネル保護層４１としてｐ型非晶質シリコン膜を用いる
場合、オフ時のリーク電流を低減し、ｐ型非晶質シリコン膜に接して設けられた酸化物半
導体層のバックチャネルで発生したキャリア（電子）を打ち消す効果がある。
また、図４（Ｂ）は、図４（Ａ）と、一部異なる構造を示している。図４（Ｂ）において
、図４（Ａ）と異なる部分以外は、同一の符号を用いて説明する。
図４（Ｂ）は、図４（Ａ）と第２のゲート電極１９と第２の保護絶縁層１８の形成順序が
異なる例である。
図４（Ｂ）に示すように、薄膜トランジスタ３８の第２のゲート電極１９は、第１の保護
絶縁膜である樹脂層１７上に接して形成し、樹脂層１７と第２の保護絶縁層１８との間に
設ける構成である。樹脂層１７と第２の保護絶縁層１８との間に設ける構成とすると、チ
ャネル保護層４１及び樹脂層１７とともに第２のゲート電極１９が酸化物半導体層１６へ
のプラズマダメージを低減する効果を有する。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態５）
図５（Ａ）は、上下を２つのゲート電極に挟まれた酸化物半導体層を用いた薄膜トランジ
スタの断面図の一例である。本実施の形態では、絶縁表面を有する基板上に、画素部及び
駆動回路に用いる薄膜トランジスタの一例を示す。
なお、実施の形態２とは、酸化物半導体層２６に接して非晶質シリコン膜が設けられてい
る点以外は同一であるため、ここでは詳細な説明は省略し、図２（Ａ）と同じ箇所には同
一の符号を用いて説明する。実施の形態２とは、第１のゲート絶縁層１３上に一部接して
酸化物半導体膜を形成する工程までは同一である。
実施の形態２に従って、酸化物半導体膜を形成した後、大気に触れることなく、スパッタ
法で得られる非晶質半導体膜またはその化合物、代表的にはアモルファスシリコン膜を成
膜する。なお、非晶質シリコン膜の化合物とは、スパッタ法で形成されるボロンなどのｐ
型の不純物元素を含むｐ型非晶質シリコン膜、或いはスパッタ法で形成されるリンなどの
ｎ型の不純物元素を含むｎ型非晶質シリコン膜を指している。
ただし、酸化物半導体層２６へのダメージを極力低減するため、成膜条件は低パワー条件
、または基板温度を２００℃未満とする。本実施の形態では、基板温度を室温とし、電力
パワーを１ｋｗとしてボロンを含むアモルファスシリコン膜を成膜する。
また、ボロンを含むアモルファスシリコン膜を形成する前に、露出している酸化物半導体
膜に対して酸素ラジカル処理を行ってもよい。酸素ラジカル処理を行うことによって、酸
化物半導体膜の表面近傍を改質し、酸素過剰領域とすることができる。酸素ラジカル処理
を行って酸素過剰領域となった領域にアモルファスシリコン膜を形成すると界面にＳｉＯ
ｘ（Ｘ＞０）の薄膜が形成され、オフ電流の低減を図ることができる。
酸素ラジカルは、酸素を含むガスを用いてプラズマ発生装置により供給されてもよいし、
又はオゾン発生装置により供給されてもよい。供給された酸素ラジカル又は酸素を薄膜に
照射することによって膜表面を改質することができる。また、酸素ラジカル処理に限定さ
れず、アルゴンと酸素のラジカル処理を行ってもよい。アルゴンと酸素のラジカル処理と
は、アルゴンガスと酸素ガスを導入してプラズマを発生させて薄膜表面の改質を行うこと
である。
次いで、フォトリソグラフィー工程を行い、ボロンを含むアモルファスシリコン膜上にレ
ジストマスクを形成し、エッチングにより不要な部分を除去してチャネル保護層４２を形
成する。チャネル保護層４２は、水分や、水素イオンや、ＯＨ−などをブロックする層間
膜として用いることができる。また、非晶質シリコン膜からなるチャネル保護層４２は、
酸化物半導体層への光の入射を遮る遮光層としても機能する。また、同じレジストマスク
を用いて酸化物半導体膜の不要な部分を除去して酸化物半導体層２６を形成する。さらに
、同じマスクを用いてバッファ層を選択的にエッチングしてソース領域２４ａ、ドレイン
領域２４ｂを形成する。
次いで、レジストマスクを除去した後、２００℃〜６００℃、代表的には３００℃〜５０
０℃の熱処理を行うことが好ましい。ここでは炉に入れ、酸素を含む窒素雰囲気下で３５
０℃、１時間の熱処理を行う。
次いで、ソース電極層２５ａ及びドレイン電極層２５ｂ、及び酸化物半導体層２６を覆う
樹脂層１７を膜厚０．５μｍ〜３μｍの範囲で形成する。樹脂層１７に用いる感光性また
は非感光性の有機材料は、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジ
ストまたはベンゾシクロブテン、またはこれらの積層などを用いる。
なお、樹脂層１７の形成以後の工程は、実施の形態２と同一であるため、ここでは簡略に
示す。
次いで、樹脂層１７上にＰＣＶＤ法またはスパッタ法により低パワー条件（または低い基
板温度（２００℃未満、好ましくは室温〜１００℃））で第２の保護絶縁層１８を膜厚５
０ｎｍ〜４００ｎｍの範囲で形成する。また、低パワー条件で高密度プラズマ装置を用い
て第２の保護絶縁層１８を形成してもよい。
次いで、導電層を形成した後、フォトリソグラフィー工程を行い、導電層上にレジストマ
スクを形成し、エッチングにより不要な部分を除去して配線及び電極（第２のゲート電極
１９を含む配線など）を形成する。
以上の工程を経ることによって図５（Ａ）に示す薄膜トランジスタ５３を得ることができ
る。
また、図５（Ｂ）は、図５（Ａ）と、一部異なる構造を示している。図５（Ｂ）において
、図５（Ａ）と異なる部分以外は、同一の符号を用いて説明する。
図５（Ｂ）は、図５（Ａ）と第２のゲート電極１９と第２の保護絶縁層１８の形成順序が
異なる例である。
図５（Ｂ）に示すように、薄膜トランジスタ５４の第２のゲート電極１９は、第１の保護
絶縁膜である樹脂層１７上に接して形成し、樹脂層１７と第２の保護絶縁層１８との間に
設ける構成である。樹脂層１７と第２の保護絶縁層１８との間に設ける構成とすると、チ
ャネル保護層４２及び樹脂層１７とともに第２のゲート電極１９が酸化物半導体層２６へ
のプラズマダメージを低減する効果を有する。
また、図５（Ｃ）は、図５（Ａ）と、一部異なる構造を示している。図５（Ｃ）において
、図５（Ａ）と異なる部分以外は、同一の符号を用いて説明する。
図５（Ｃ）は、図５（Ａ）とはソース領域２７ａ及びドレイン領域２７ｂとソース電極層
２８ａ及びドレイン電極層２８ｂの上下位置関係が異なる例である。ソース電極層２８ａ
（またはドレイン電極層２８ｂ）の下方にソース領域２７ａ（またはドレイン領域２７ｂ
）が設けられ、ソース電極層２８ａ（またはドレイン電極層２８ｂ）がソース領域２７ａ
（またはドレイン領域２７ｂ）へのプラズマダメージを低減する効果を有する。
即ち、ソース領域２７ａ及びドレイン領域２７ｂへのプラズマダメージを低減するための
ブロッキング層として、ソース領域２７ａ及びドレイン領域２７ｂ上に４層（ソース電極
層２８ａ及びドレイン電極層２８ｂと、チャネル保護層４２と、樹脂層１７と、第２のゲ
ート電極１９）が形成されることとなり、ソース領域２７ａ及びドレイン領域２７ｂへの
プラズマダメージがさらに低減される。
図５（Ｃ）に示す薄膜トランジスタ５５は、第１のゲート絶縁層１３上に接して低抵抗の
酸化物半導体膜を形成し、その上に導電膜を形成した後、導電膜を選択的にエッチングす
るレジストマスクと同じマスクを用いて低抵抗の酸化物半導体膜をエッチングする。従っ
て、低抵抗の酸化物半導体膜をエッチングすることによって形成されるソース領域２７ａ
及びドレイン領域２７ｂは、その上に形成されるソース電極層２８ａ及びドレイン電極層
２８ｂと上面形状がほぼ同一となる。また、ソース電極層２８ａ及びドレイン電極層２８
ｂと上面及び側面は酸化物半導体層２６と接して形成される。
また、図５（Ｄ）は、図５（Ｃ）と、一部異なる構造を示している。図５（Ｄ）において
、図５（Ｃ）と異なる部分以外は、同一の符号を用いて説明する。
図５（Ｄ）は、図５（Ｃ）と第２のゲート電極１９と第２の保護絶縁層１８の形成順序が
異なる例である。
図５（Ｄ）に示すように、薄膜トランジスタ５６の第２のゲート電極１９は、第１の保護
絶縁膜である樹脂層１７上に接して形成し、樹脂層１７と第２の保護絶縁層１８との間に
設ける構成である。樹脂層１７と第２の保護絶縁層１８との間に設ける構成とすると、チ
ャネル保護層４２及び樹脂層１７とともに第２のゲート電極１９が酸化物半導体層２６へ
のプラズマダメージを低減する効果を有する。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態６）
図６（Ａ）は、上下を２つのゲート電極に挟まれた酸化物半導体層を用いた薄膜トランジ
スタの断面図の一例である。本実施の形態では、絶縁表面を有する基板上に、画素部及び
駆動回路に用いる薄膜トランジスタの一例を示す。
なお、実施の形態２とは、酸化物半導体層２６に接して非晶質シリコン膜が設けられてい
る点以外は同一であるため、ここでは詳細な説明は省略し、図２（Ａ）と同じ箇所には同
一の符号を用いて説明する。実施の形態２とは、酸化物半導体層２６を形成する工程まで
は同一である。
実施の形態２に従って、酸化物半導体層２６を形成した後、酸化物半導体層２６上に接す
るチャネル保護層４３として、スパッタ法で得られる非晶質半導体膜またはその化合物、
代表的にはアモルファスシリコン膜を成膜する。なお、非晶質シリコン膜の化合物とは、
スパッタ法で形成されるボロンなどのｐ型の不純物元素を含むｐ型非晶質シリコン膜、或
いはスパッタ法で形成されるリンなどのｎ型の不純物元素を含むｎ型非晶質シリコン膜を
指している。
ただし、酸化物半導体層２６へのダメージを極力低減するため、成膜条件は低パワー条件
、または基板温度を２００℃未満とする。本実施の形態では、基板温度を室温とし、電力
パワーを１ｋｗとしてボロンを含むアモルファスシリコン膜を成膜する。
また、ボロンを含むアモルファスシリコン膜を形成する前に、露出している酸化物半導体
層に対して酸素ラジカル処理を行ってもよい。酸素ラジカル処理を行うことによって、酸
化物半導体層の表面近傍を改質し、酸素過剰領域とすることができる。酸素ラジカル処理
を行って酸素過剰領域となった領域にアモルファスシリコン膜を形成すると界面にＳｉＯ
ｘ（Ｘ＞０）の薄膜が形成され、オフ電流の低減を図ることができる。
酸素ラジカルは、酸素を含むガスを用いてプラズマ発生装置により供給されてもよいし、
又はオゾン発生装置により供給されてもよい。供給された酸素ラジカル又は酸素を薄膜に
照射することによって膜表面を改質することができる。また、酸素ラジカル処理に限定さ
れず、アルゴンと酸素のラジカル処理を行ってもよい。アルゴンと酸素のラジカル処理と
は、アルゴンガスと酸素ガスを導入してプラズマを発生させて薄膜表面の改質を行うこと
である。
チャネル保護層４３は、水分や、水素イオンや、ＯＨ−などをブロックする層間膜として
用いることができる。また、非晶質シリコン膜からなるチャネル保護層４３は、酸化物半
導体層への光の入射を遮る遮光層としても機能する。
次いで、２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理を行うことが好ま
しい。ここでは炉に入れ、酸素を含む窒素雰囲気下で３５０℃、１時間の熱処理を行う。
次いで、チャネル保護層４３を覆う樹脂層１７を膜厚０．５μｍ〜３μｍの範囲で形成す
る。樹脂層１７に用いる感光性または非感光性の有機材料は、ポリイミド、アクリル、ポ
リアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン、またはこれらの積層
などを用いる。
なお、樹脂層１７の形成以後の工程は、実施の形態２と同一であるため、ここでは簡略に
示す。
次いで、樹脂層１７上にＰＣＶＤ法またはスパッタ法により低パワー条件（または低い基
板温度（２００℃未満、好ましくは室温〜１００℃））で第２の保護絶縁層１８を膜厚５
０ｎｍ〜４００ｎｍの範囲で形成する。また、低パワー条件で高密度プラズマ装置を用い
て第２の保護絶縁層１８を形成してもよい。
次いで、導電層を形成した後、フォトリソグラフィー工程を行い、導電層上にレジストマ
スクを形成し、エッチングにより不要な部分を除去して配線及び電極（第２のゲート電極
１９を含む配線など）を形成する。
以上の工程を経ることによって図６（Ａ）に示す薄膜トランジスタ５７を得ることができ
る。
また、図６（Ｂ）は、図６（Ａ）と、一部異なる構造を示している。図６（Ｂ）において
、図６（Ａ）と異なる部分以外は、同一の符号を用いて説明する。
図６（Ｂ）は、図６（Ａ）と第２のゲート電極１９と第２の保護絶縁層１８の形成順序が
異なる例である。
図６（Ｂ）に示すように、薄膜トランジスタ５８の第２のゲート電極１９は、第１の保護
絶縁膜である樹脂層１７上に接して形成し、樹脂層１７と第２の保護絶縁層１８との間に
設ける構成である。樹脂層１７と第２の保護絶縁層１８との間に設ける構成とすると、チ
ャネル保護層４３及び樹脂層１７とともに第２のゲート電極１９が酸化物半導体層２６へ
のプラズマダメージを低減する効果を有する。
また、図６（Ｃ）は、図６（Ａ）と、一部異なる構造を示している。図６（Ｃ）において
、図６（Ａ）と異なる部分以外は、同一の符号を用いて説明する。
図６（Ｃ）は、図６（Ａ）とはソース領域２７ａ及びドレイン領域２７ｂとソース電極層
２８ａ及びドレイン電極層２８ｂの上下位置関係が異なる例である。ソース電極層２８ａ
（またはドレイン電極層２８ｂ）の下方にソース領域２７ａ（またはドレイン領域２７ｂ
）が設けられ、ソース電極層２８ａ（またはドレイン電極層２８ｂ）がソース領域２７ａ
（またはドレイン領域２７ｂ）へのプラズマダメージを低減する効果を有する。
即ち、ソース領域２７ａ及びドレイン領域２７ｂへのプラズマダメージを低減するための
ブロッキング層として、ソース領域２７ａ及びドレイン領域２７ｂ上に４層（ソース電極
層２８ａ及びドレイン電極層２８ｂと、チャネル保護層４２と、樹脂層１７と、第２のゲ
ート電極１９）が形成されることとなり、ソース領域２７ａ及びドレイン領域２７ｂへの
プラズマダメージがさらに低減される。
図６（Ｃ）に示す薄膜トランジスタ５９は、第１のゲート絶縁層１３上に接して低抵抗の
酸化物半導体膜を形成し、その上に導電膜を形成した後、導電膜を選択的にエッチングす
るレジストマスクと同じマスクを用いて低抵抗の酸化物半導体膜をエッチングする。従っ
て、低抵抗の酸化物半導体膜をエッチングすることによって形成されるソース領域２７ａ
及びドレイン領域２７ｂは、その上に形成されるソース電極層２８ａ及びドレイン電極層
２８ｂと上面形状がほぼ同一となる。また、ソース電極層２８ａ及びドレイン電極層２８
ｂと上面及び側面は酸化物半導体層２６と接して形成される。
また、図６（Ｄ）は、図６（Ｃ）と、一部異なる構造を示している。図６（Ｄ）において
、図６（Ｃ）と異なる部分以外は、同一の符号を用いて説明する。
図６（Ｄ）は、図６（Ｃ）と第２のゲート電極１９と第２の保護絶縁層１８の形成順序が
異なる例である。
図６（Ｄ）に示すように、薄膜トランジスタ６０の第２のゲート電極１９は、第１の保護
絶縁膜である樹脂層１７上に接して形成し、樹脂層１７と第２の保護絶縁層１８との間に
設ける構成である。樹脂層１７と第２の保護絶縁層１８との間に設ける構成とすると、チ
ャネル保護層４３及び樹脂層１７とともに第２のゲート電極１９が酸化物半導体層２６へ
のプラズマダメージを低減する効果を有する。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態７）
本実施の形態では、２つのｎチャネル型の薄膜トランジスタを用いて駆動回路のインバー
タ回路を構成する例を基に以下に説明する。図７（Ａ）に示す薄膜トランジスタは、実施
の形態１の図１（Ａ）に示した薄膜トランジスタ２０と同一であるため、同じ部分には同
じ符号を用いて説明する。
画素部を駆動するための駆動回路は、インバータ回路、容量、抵抗などを用いて構成する
。２つのｎチャネル型ＴＦＴを組み合わせてインバータ回路を形成する場合、エンハンス
メント型トランジスタとデプレッション型トランジスタとを組み合わせて形成する場合（
以下、ＥＤＭＯＳ回路という）と、エンハンスメント型ＴＦＴ同士で形成する場合（以下
、ＥＥＭＯＳ回路という）がある。
駆動回路のインバータ回路の断面構造を図７（Ａ）に示す。なお、図７に示す薄膜トラン
ジスタ２０、第２の薄膜トランジスタ４３１は、ボトムゲート型薄膜トランジスタであり
、酸化物半導体層上にソース領域又はドレイン領域を介して配線が設けられている薄膜ト
ランジスタの例である。
図７（Ａ）において、基板１０上に第１のゲート電極１１及び第３のゲート電極４０２を
設ける。第１のゲート電極１１及び第３のゲート電極４０２の材料は、モリブデン、チタ
ン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の
金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成すること
ができる。
また、第１のゲート電極１１及び第３のゲート電極４０２を覆う第１のゲート絶縁層１３
上には、酸化物半導体層１６と、第２の酸化物半導体層４０７とを設ける。
酸化物半導体層１６上には第１端子となる電極層（ソース電極層１５ａ）、及び第２端子
となる電極層（ドレイン電極層１５ｂ）を設け、第２端子となる電極層は、第１のゲート
絶縁層１３に形成されたコンタクトホール４０４を介して第３のゲート電極４０２と直接
接続する。また、第２の酸化物半導体層４０７上には第３端子４１１となる電極層を設け
る。
薄膜トランジスタ２０は、第１のゲート電極１１と、第１のゲート絶縁層１３を介して第
１のゲート電極１１と重なる酸化物半導体層１６とを有し、第１端子となる電極層（ソー
ス電極層１５ａ）は、負の電圧ＶＤＬが印加される電源線（負電源線）である。この電源
線は、接地電位の電源線（接地電源線）としてもよい。ただし、インバータ回路において
は、第２端子となる電極層（ドレイン電極層１５ｂ）に接続される配線の電位によっては
、第１端子となる電極層はドレイン電極層となり、第２端子となる電極層がソース電極層
となる場合がある。
また、第２の薄膜トランジスタ４３１は、第３のゲート電極４０２と、第１のゲート絶縁
層１３を介して第３のゲート電極４０２と重なる第２の酸化物半導体層４０７とを有し、
第３端子４１１は、正の電圧ＶＤＨが印加される電源線（正電源線）である。また、イン
バータ回路においては、第２端子となる電極層（ドレイン電極層１５ｂ）に接続される配
線の電位によっては、第２端子となる電極層がソース電極層となり、第３端子４１１とな
る電極層がドレイン電極層となる場合がある。
また、第２の酸化物半導体層４０７とドレイン電極層１５ｂとの間にはバッファ層４０８
ａ（ソース領域またはドレイン領域とも呼ぶ）を設け、第２の酸化物半導体層４０７と第
３端子４１１との間にはバッファ層４０８ｂ（ドレイン領域またはソース領域とも呼ぶ）
を設ける。
また、駆動回路のインバータ回路の上面図を図７（Ｂ）に示す。図７（Ｂ）において、鎖
線Ｚ１−Ｚ２で切断した断面が図７（Ａ）に相当する。
薄膜トランジスタ２０をエンハンスメント型のｎチャネル型トランジスタとするため、本
実施の形態では、酸化物半導体層１６上に第２のゲート絶縁層（樹脂層１７、第２の保護
絶縁層１８の積層）と、該第２のゲート絶縁層上に第２のゲート電極１９を設け、第２の
ゲート電極１９に印加する電圧によって薄膜トランジスタ２０のしきい値制御を行う。
また、本実施の形態では、第２の酸化物半導体層４０７上に第２のゲート絶縁層（樹脂層
１７、第２の保護絶縁層１８の積層）と、該第２のゲート絶縁層上に第４のゲート電極４
７０を設け、第４のゲート電極４７０に印加する電圧によって第２の薄膜トランジスタ４
３１のしきい値制御を行う。
なお、図７（Ａ）及び図７（Ｂ）では、第２端子となる電極層（ドレイン電極層１５ｂ）
は、第１のゲート絶縁層１３に形成されたコンタクトホール４０４を介して第３のゲート
電極４０２と直接接続する例を示したが、特に限定されず、接続電極を別途設けて第２端
子となる電極層（ドレイン電極層１５ｂ）と第３のゲート電極４０２とを電気的に接続さ
せてもよい。
また、本実施の形態は、実施の形態１と自由に組み合わせることができる。
（実施の形態８）
本実施の形態では、表示装置について、ブロック図、回路図、各信号等の電位変化を示す
波形図、上面図（レイアウト図）等を参照して説明する。
図８（Ａ）は、アクティブマトリクス型液晶表示装置のブロック図の一例を示す。図８（
Ａ）に示す液晶表示装置は、基板８００上に表示素子を備えた画素を複数有する画素部８
０１と、各画素のゲート電極に接続された走査線を制御する走査線駆動回路８０２と、選
択された画素へのビデオ信号の入力を制御する信号線駆動回路８０３と、を有する。各画
素には、図８（Ｂ）に示すＴＦＴ８０４（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ。
以下、ＴＦＴという。）が設けられている。ＴＦＴ８０４は、第１の制御信号Ｇ１及び第
２の制御信号Ｇ２によって、Ｉｎ端子とＯｕｔ端子間の電気的な制御を行う素子である。
なお、図８（Ｂ）に示すＴＦＴ８０４のシンボルは、上記実施の形態１乃至６のいずれか
一で説明した４端子によって制御されるＴＦＴを意味し、図面等で以下用いることとする
。
なお、ここでは、走査線駆動回路８０２及び信号線駆動回路８０３を表示装置に作製する
形態を示したが、走査線駆動回路８０２の一部をＩＣ等の半導体装置で実装してもよい。
また、信号線駆動回路８０３の一部をＩＣ等の半導体装置で実装してもよい。走査線駆動
回路８０２を基板８００上に複数設ける構成としてもよい。
図９は、表示装置を構成する、信号入力端子、走査線、信号線、非線形素子を含む保護回
路、及び画素部の位置関係を説明する図である。絶縁表面を有する基板８２０上には走査
線８２３Ａ及び制御線８２３Ｂと信号線８２４が交差して配置され、画素部８２７が構成
されている。なお、画素部８２７は、図８（Ａ）に示す画素部８０１に相当する。なお制
御線８２３Ｂを信号線８２４と平行になるように配置する構成としてもよい。
画素部８２７は複数の画素８２８がマトリクス状に配列して構成されている。画素８２８
は、走査線８２３Ａ、制御線８２３Ｂ、信号線８２４に接続される画素ＴＦＴ８２９（Ｔ
ＦＴともいう）、保持容量部８３０、画素電極８３１を含んで構成されている。
ここで示す画素構成において、保持容量部８３０では、一方の電極と画素ＴＦＴ８２９が
接続され、他方の電極と容量線８３２が接続される場合を示している。また、画素電極８
３１は表示素子（液晶素子、発光素子、コントラスト媒体（電子インク）等）を駆動する
一方の電極を構成する。これらの表示素子の他方の電極（対向電極ともいう）はコモン端
子８３３に接続されている。コモン端子からは共通電位（コモン電位とも呼ぶ）が表示素
子の他方の電極に供給される。
保護回路８３５は、画素部８２７から延びて設けられた配線と、信号線入力端子８２２と
の間に配設されている。また保護回路８３５は、走査線駆動回路８０２と、画素部８２７
の間に配設されている。本実施の形態では、複数の保護回路８３５を配設して、走査線８
２３Ａ、制御線８２３Ｂ、信号線８２４、及び容量線８３２に静電気等によりサージ電圧
が印加され、画素ＴＦＴ８２９等が破壊されないように構成されている。そのため、保護
回路８３５にはサージ電圧が印加されたときに、コモン配線に電荷を逃がすように構成さ
れている。
本実施の形態では、信号線入力端子８２２の近傍に保護回路８３５を配設する例を示して
いる。ただし、保護回路８３５の配設位置、保護回路８３５の有無はこれに限定されない
。
図９の画素ＴＦＴ８２９に、実施の形態１乃至６のいずれか一に示したＴＦＴを用いるこ
とで、以下の利点がある。
実施の形態１乃至６のいずれか一に示したＴＦＴを有する画素を設けることで、ＴＦＴの
閾値電圧の制御、及び／またはＴＦＴのオン電流を大きくすることが可能となる。
ＴＦＴの閾値電圧の制御の具体的な例について、図１８乃至２０に示し説明する。図１８
は、制御線８２３Ｂの電位を浮遊状態（フローティング）にした際の酸化物半導体を半導
体層に用いたｎチャネル型ＴＦＴの、ドレイン電流（Ｉｄ）‐ゲート電圧（Ｖｇ）曲線、
及び移動度に関する曲線である。図１８のｎチャネル型ＴＦＴは実施の形態２と同じ工程
で作製したものであり、ボトムコンタクト型構造をとり、チャネル長は２０μｍ、チャネ
ル幅は２０μｍである。図１８のデータは、ドレイン電圧（Ｖｄ）を１Ｖ（図中の細線）
、及び１０Ｖ（図中の太線）として測定を行うことにより得られたものである。また図１
９は、制御線８２３Ｂの電位を０Ｖにした際の酸化物半導体を半導体層に用いたｎチャネ
ル型ＴＦＴの、Ｉｄ‐Ｖｇ曲線、及び移動度に関する曲線である。図１９のｎチャネル型
ＴＦＴは実施の形態２と同じ条件で作製したものであり、ボトムコンタクト型構造をとり
、チャネル長は２０μｍ、チャネル幅は２０μｍである。図１９のデータは、ドレイン電
圧（Ｖｄ）を１Ｖ（図中の細線）、及び１０Ｖ（図中の太線）として測定を行うことによ
り得られたものである。
図１８、図１９からも分かるように、制御線８２３Ｂの電位を浮遊状態とした条件の図１
８では、ドレイン電圧に対するＩｄ‐Ｖｇ曲線のずれが大きいのに対し、制御線８２３Ｂ
の電位を固定電位である０Ｖ（ＧＮＤ）とした条件の図１９では、ドレイン電圧に対する
Ｉｄ‐Ｖｇ曲線のずれが小さくなっているのがわかる。
図１８、図１９より、制御線８２３Ｂの電位を固定電位としたＴＦＴでは、ドレイン電圧
に対するＩｄ‐Ｖｇ曲線のずれを小さくできることがわかる。
また図２０では、制御線８２３Ｂの電位Ｇ２を固定電位とし、当該固定電位を変化させた
際のＴＦＴのしきい値電圧（Ｖｔｈ）と立ち上がり電圧（Ｓｈｉｆｔ値）の特性について
示している。図２０に示すように、固定電位である制御線８２３Ｂの電位Ｇ２を変動させ
ることで、ＴＦＴの立ち上がり電圧、及びしきい値電圧を制御することができる。なお、
図１８、図１９、図２０は、実施の形態２に示したボトムコンタクト型構造のデータであ
るが、特にＴＦＴ構造に限定されず、固定電位である制御線８２３Ｂの電位Ｇ２を変動さ
せることで、実施の形態１、実施の形態３乃至６のいずれか一に示したＴＦＴでの立ち上
がり電圧、及びしきい値電圧を制御することができる。
なお、立ち上がり電圧（Ｓｈｉｆｔ値）は、Ｉｄ‐Ｖｇ曲線のサブスレッショルド特性に
おいて、傾きが最大になる点に引かれた接線がＩｄ＝１×１０−１２Ａの水平線と交差す
る電圧値として定義される。
次に図１０（Ａ）で、画素８２８に供給される信号の電位変化の概略を表す波形図につい
て示し、画素８２８の動作について説明する。図１０（Ａ）では、任意の画素の接続され
た走査線８２３Ａ、制御線８２３Ｂ、信号線８２４、及び容量線８３２のそれぞれの電位
についての波形について示すものである。図１０（Ａ）は、走査線８２３Ａの電位変化の
概略を表す波形Ｇ１、制御線８２３Ｂの電位変化の概略を表す波形Ｇ２、信号線８２４の
電位変化の概略を表す波形Ｄ、及び容量線８３２の電位変化を表す波形ＣＯＭ、の時間変
化について横軸を時間、縦軸を電位として表したものである。なお、波形Ｇ１の高電源電
位はＶ１と表し、波形Ｇ１の低電源電位はＶ２と表し、波形Ｇ２の電位はＶｃと表し、波
形Ｄの高電源電位はＶＤ１と表し、波形Ｄの低電源電位はＶＤ２と表し、波形ＣＯＭの電
位はＶＣＯＭと表す。なお、図示するように、波形Ｇ１がＶ１になってからＶ２になり、
次にＶ１になるまでの期間が、１フレーム期間の長さに対応するものである。また、図示
するように、波形Ｇ１がＶ１になってからＶ２になるまでの期間が、１ゲート選択期間の
長さに対応するものである。
図１０（Ａ）で１フレーム期間の１ゲート選択期間、すなわち走査線８２３ＡがＶ１にな
ったとき、ＶＤ１からＶＤ２の範囲にある信号線８２４の電位が画素８２８内の保持容量
部８３０で保持される。また図１０（Ａ）で１フレーム期間の１ゲート選択期間以外の期
間、すなわち走査線８２３ＡがＶ２になったとき、ＶＤ１からＶＤ２の範囲にある信号線
８２４の電位に関わらず、画素８２８内の保持容量部８３０は１ゲート選択期間に入力さ
れた電位を保持する。なお制御線８２３Ｂの電位変化の概略を表す波形Ｇ２は、走査線８
２３Ａによる画素ＴＦＴ８２９の導通または非導通の制御が誤動作しない範囲の固定電位
にすることが好ましい。制御線８２３Ｂの電位ＶｃをＶＤ２以下、好ましくはＶ２からＶ
Ｄ２の範囲とすることで、走査線８２３Ａによる画素ＴＦＴ８２９の導通または非導通の
制御が誤動作しないようにすることができる。
また図１０（Ｂ）には、一例として、信号線８２４の電位を一定期間、ＶＤ１となる場合
の電位変化の概略を示す波形図について示している。図１０（Ｂ）で図１０（Ａ）と異な
る点は、信号線８２４の電位変化を示す波形Ｄについて具体的に示した点、画素８２８内
の保持容量部８３０に保持される電位変化の波形Ｃｐｉｘを示した点にある。図１０（Ｂ
）では、波形Ｇ１がＶ１とする前に波形ＤをＶＤ２からＶＤ１にし、その後波形Ｇ１をＶ
１にして画素８２８内の保持容量部８３０の電位、すなわち波形Ｃｐｉｘの電位を上昇さ
せる。また図１０（Ｂ）では、波形Ｇ１がＶ１とする前に波形ＤをＶＤ１からＶＤ２にし
、その後波形Ｇ１をＶ１にして画素８２８内の保持容量部８３０の電位、すなわち波形Ｃ
ｐｉｘの電位を下降させる。波形Ｇ１がＶ１とする前に波形ＤをＶＤ２からＶＤ１、また
はＶＤ１からＶＤ２にしておくことで、信号の遅延等による誤作動を軽減することが出来
る。なお図１０（Ｂ）中、波形Ｄと波形Ｃｐｉｘは同じ電位となる期間があるが、明瞭化
のためにずらして示している。
図１０（Ａ）、（Ｂ）に示すように、制御線８２３Ｂを設けることにより、実施の形態１
乃至６のいずれか一に示したＴＦＴと同様の作用効果を得ることに加え、画素ＴＦＴ８２
９のしきい値電圧の制御を行うことができる。特に制御線８２３Ｂの波形Ｇ２を固定電位
にすることにより、しきい値電圧の安定したＴＦＴを得ることができ好適である。
なお、図１０（Ａ）、（Ｂ）に示す画素８２８に供給される信号の電位変化の概略を表す
波形図は、一例であって、他の駆動方法を組み合わせて用いてもよい。一例としては、一
定期間毎に、共通電極の共通電位（コモン電位）に対して、画素電極に印加される電圧の
極性を反転させる、反転駆動のような駆動方法を用いてもよい。反転駆動を行うことによ
って、画像のちらつき（フリッカ）などの表示ムラ、及び表示素子、例えば液晶素子の劣
化を抑制することができる。なお、反転駆動の例としては、フレーム反転駆動をはじめ、
ソースライン反転駆動、ゲートライン反転駆動、ドット反転駆動などが挙げられる。なお
表示方式として、プログレッシブ方式、インターレース方式等を用いることができる。ま
た画素に複数のサブ画素（副画素ともいう）を設ける構成としてもよい。
次に、図９に示した画素８２８のレイアウト図の一例を図１１に示す。図１１に示す薄膜
トランジスタの構造は、実施の形態１に示すチャネルエッチ型の例である。図１１中の鎖
線Ａ−Ｂで切断した断面が図１（Ｃ）の断面に相当する。なお図１１に示す画素のレイア
ウト図は、走査線８２３Ａの延伸する方向にＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青）の３色に
対応した画素を並べて配設した、いわゆるストライプ配置する例について示している。画
素８２８の配置としては、他にもデルタ配置、またはベイヤー配置したレイアウトとして
もよい。なお、ＲＧＢの三色に限定されず、それ以上でもよく、例えば、ＲＧＢＷ（Ｗは
白）、又はＲＧＢに、イエロー、シアン、マゼンタなどを一色以上追加したものなどがあ
る。なお、ＲＧＢの各色要素の画素毎にその表示領域の大きさが異なっていてもよい。
図１１の画素の回路は、走査線８２３Ａとなる配線及び容量線８３２の一方の電極となる
配線として機能する第１の導電層１１０１、ＴＦＴ８２９のチャネル領域を形成する酸化
物半導体層１１０２、信号線８２４となる配線及び容量線８３２の他方の電極となる配線
として機能する第２の導電層１１０３、画素電極８３１となる画素電極層１１０４、制御
線８２３Ｂとなる配線として機能する第３の導電層１１０５、及び第２の導電層１１０３
と画素電極８３１とのコンタクトをとるための開口部１１０６（コンタクト穴ともいう）
について示すものである。図１１では、第１の導電層１１０１と平行して設けられた第３
の導電層１１０５が、酸化物半導体層１１０２の上に延設する構成について示したが、図
１２に示すように第１の導電層１１０１上及び酸化物半導体層１１０２上を覆って設ける
構成としてもよい。図１２に示す構成とすることで、図１１のレイアウト図に比べ、遮光
性を有する導電材料で第３の導電層１１０５を構成した場合、遮光膜として用いた際の効
果を高めることができる。
なお、図１１及び図１２に示すレイアウト図の一部を変更し、ＴＦＴのソース領域又はド
レイン領域を、Ｕ字状、またはＣ字状の形状とする構成でもよい。また、第１のゲート電
極として機能する第１の導電層１１０１のチャネル長方向の幅は、酸化物半導体層１１０
２の幅よりも広い。また、第２のゲート電極として機能する第３の導電層１１０５の幅（
チャネル長方向の幅）は、第１の導電層１１０１の幅より狭く、酸化物半導体層１１０２
の幅よりも狭い。
また、画素ＴＦＴと走査線との接続が図９とは異なる例について、図１３に示す。図１３
では、実施の形態１乃至６のいずれか一に示したＴＦＴにおいて、酸化物半導体層を挟ん
で設けられる、走査線である第１のゲート電極１１と制御線である第２のゲート電極１９
とが同電位となった例についてである。なお図１３では、図９での説明と同じ箇所に関し
ては、繰り返しの説明を省略する。
図１３は、表示装置を構成する、信号入力端子、走査線、信号線、非線形素子を含む保護
回路、及び画素部の位置関係を説明する図である。図１３が図９と異なる点は、制御線８
２３Ｂがなく、図９での走査線８２３Ａに対応する走査線８２３を有する点にある。図１
３に示すように走査線８２３で画素ＴＦＴを制御することにより、制御線を省略すること
ができ、配線数、及び信号線入力端子８２２の数を削減することができる。
次に図１４で、図１３に示す画素８２８に供給される信号の電位変化の概略を表す波形図
について示し、図１３での画素８２８の動作について説明する。図１４では、任意の画素
の接続された走査線８２３、信号線８２４、及び容量線８３２のそれぞれの電位について
の波形について示すものである。なお図１４では図１０（Ａ）との違いを明瞭化するため
、走査線８２３の電位を、ＴＦＴの酸化物半導体層を挟んで設けられる、第１のゲート電
極と第２のゲート電極とで分けて示すことにする。図１４は、第１のゲート電極の電位変
化の概略を表す波形Ｇ１、第２のゲート電極の電位変化の概略を表す波形Ｇ２、信号線８
２４の電位変化の概略を表す波形Ｄ、及び容量線８３２の電位変化を表す波形ＣＯＭ、の
時間変化について横軸を時間、縦軸を電位として表したものである。なお、波形Ｇ１及び
波形Ｇ２の高電源電位はＶ１と表し、波形Ｇ１及び波形Ｇ２の低電源電位はＶ２と表し、
波形Ｄの高電源電位はＶＤ１と表し、波形Ｄの低電源電位はＶＤ２と表し、波形ＣＯＭの
電位はＶＣＯＭと表す。なお、図示するように、波形Ｇ１がＶ１になってからＶ２になり
、次にＶ１になるまでの期間が、１フレーム期間の長さに対応するものである。また、図
示するように、波形Ｇ１がＶ１になってからＶ２になるまでの期間が、１ゲート選択期間
の長さに対応するものである。
図１４で１フレーム期間の１ゲート選択期間、すなわち波形Ｇ１及び波形Ｇ２がＶ１にな
ったとき、ＶＤ１からＶＤ２の範囲にある信号線８２４の電位が画素８２８内の保持容量
部８３０で保持される。また図１４で１フレーム期間の１ゲート選択期間以外の期間、す
なわち波形Ｇ１及び波形Ｇ２がＶ２になったとき、ＶＤ１からＶＤ２の範囲にある信号線
８２４の電位に関わらず、画素８２８内の保持容量部８３０は１ゲート選択期間に入力さ
れた電位を保持する。なお図１４中、波形Ｇ１と波形Ｇ２は同じ電位となるが、明瞭化の
ためにずらして示している。
図１４に示すように、波形Ｇ１及び波形Ｇ２を同じ電位で駆動することで、ＴＦＴ８２９
のチャネルとなる領域を増やすことができ、画素ＴＦＴ８２９を流れる電流量を増やすこ
とになるため、表示素子の高速応答を図ることができる。また、波形Ｇ１及び波形Ｇ２を
同じ電位で駆動する構成として、図１５に示すように、第１の走査線駆動回路８０２Ａ、
及び第２の走査線駆動回路８０２Ｂを設ける構成が挙げられる。図１５に示す表示装置で
は、第１の走査線駆動回路８０２Ａ、及び第２の走査線駆動回路８０２Ｂから、第１の走
査信号を供給する第１の走査線８２３Ｃ及び第２の走査信号を供給する第２の走査線８２
３Ｄにより、ＴＦＴを制御する構成としてもよい。
なお図１４に示す電位変化の概略を表す波形図は、図１０（Ａ）、（Ｂ）と同様に一例で
あって、他の駆動方法を組み合わせて用いてもよい。一例としては、一定期間毎に、共通
電極の共通電位（コモン電位）に対して、画素電極に印加される電圧の極性を反転させる
、反転駆動のような駆動方法を用いてもよい。反転駆動を行うことによって、画像のちら
つき（フリッカ）などの表示ムラ、及び表示素子、例えば液晶素子の劣化を抑制すること
ができる。なお、反転駆動の例としては、フレーム反転駆動をはじめ、ソースライン反転
駆動、ゲートライン反転駆動、ドット反転駆動などが挙げられる。なお表示方式として、
プログレッシブ方式、インターレース方式等を用いることができる。また画素に複数のサ
ブ画素（副画素ともいう）を設ける構成としてもよい。
次に、図１３に示した画素８２８のレイアウト図の一例を図１６に示す。なお図１６に示
す画素のレイアウト図は、走査線８２３の延伸する方向にＲＧＢ（Ｒは赤、Ｇは緑、Ｂは
青）の３色に対応した画素を並べて配設した、いわゆるストライプ配置する例について示
している。画素８２８の配置としては、他にもデルタ配置、またはベイヤー配置したレイ
アウトとしてもよい。なお、ＲＧＢの三色に限定されず、それ以上でもよく、例えば、Ｒ
ＧＢＷ（Ｗは白）、又はＲＧＢに、イエロー、シアン、マゼンタなどを一色以上追加した
ものなどがある。なお、ＲＧＢの各色要素の画素毎にその表示領域の大きさが異なってい
てもよい。
図１６の画素の回路は、走査線８２３となる配線及び容量線８３２の一方の電極となる配
線として機能する第１の導電層１１０１、ＴＦＴ８２９のチャネル領域を形成する酸化物
半導体層１１０２、信号線８２４となる配線及び容量線８３２の他方の電極となる配線と
して機能する第２の導電層１１０３、画素電極８３１となる画素電極層１１０４、第１の
導電層１１０１に接続された第３の導電層１１０５、及び第２の導電層１１０３と画素電
極８３１とのコンタクトをとるため、または第１の導電層１１０１と第３の導電層１１０
５とのコンタクトをとるための開口部１１０６（コンタクト穴ともいう）について示すも
のである。図１６では、第３の導電層１１０５が、酸化物半導体層１１０２の上にＴＦＴ
８２９毎に設けられる構成について示したが、図１７に示すように第１の導電層１１０１
上及び酸化物半導体層１１０２上を覆って設ける構成としてもよい。図１７に示す構成と
することで、図１６のレイアウト図に比べ、遮光性を有する導電材料で第３の導電層１１
０５を構成した場合、遮光膜として用いた際の効果を高めることができる。
なお、図１６及び図１７に示すレイアウト図の一部を変更し、ＴＦＴのソース領域又はド
レイン領域を、Ｕ字状、またはＣ字状の形状とする構成でもよい。また、図１７において
は、第１のゲート電極として機能する第１の導電層１１０１のチャネル長方向の幅は、酸
化物半導体層１１０２の幅よりも広い。また、第２のゲート電極として機能する第３の導
電層１１０５の幅（チャネル長方向の幅）は、第１の導電層１１０１の幅より広く、酸化
物半導体層１１０２の幅よりも広い。
以上説明したように、上記実施の形態１乃至６のいずれか一のＴＦＴの構成をとることに
より、上記実施の形態で説明した効果に加えて、しきい値電圧の制御を行うことができる
。
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に
対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。
（実施の形態９）
本実施の形態では、上記実施の形態１乃至６のいずれか一で述べたトランジスタを具備す
る表示装置として発光表示装置の一例を示す。表示装置の有する表示素子としては、ここ
ではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセ
ンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによっ
て区別され、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
図２１は、上記実施の形態１乃至６のいずれか一で述べたトランジスタを具備する発光表
示装置の画素の一例を示す図である。
発光表示装置が具備する画素の構成及び画素の動作について説明する。ここでは酸化物半
導体層（代表的には、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）をチャネル形成領域に用いる
ｎチャネル型のトランジスタを１つの画素に２つ用いる例を示す。
画素６４００は、スイッチング用トランジスタ６４０１（第１のトランジスタともいう）
、駆動用トランジスタ６４０２（第２のトランジスタともいう）、発光素子６４０４及び
容量素子６４０３を有している。スイッチング用トランジスタ６４０１は第１のゲート電
極が走査線６４０６Ａに接続され、第２のゲート電極が制御線６４０６Ｂに接続され、第
１電極（ソース電極層及びドレイン電極層の一方）が信号線６４０５に接続され、第２電
極（ソース電極層及びドレイン電極層の他方）が駆動用トランジスタ６４０２のゲートに
接続されている。駆動用トランジスタ６４０２は、第１のゲート電極が容量素子６４０３
を介して電源線６４０７に接続され、第２のゲート電極が制御線６４０６Ｂに接続され、
第１電極が電源線６４０７に接続され、第２電極が発光素子６４０４の第１電極（画素電
極）に接続されている。発光素子６４０４の第２電極は共通電極６４０８に相当する。共
通電極６４０８は、同一基板上に形成される共通電位線と電気的に接続され、その接続部
分を共通接続部とすればよい。
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されてい
る。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源
電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設
定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加
して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位
と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれ
ぞれの電位を設定する。
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略する
ことも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域
とゲート電極との間で容量が形成されていてもよい。
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４
の順方向電圧＋駆動用トランジスタ６４０２のしきい値電圧以上の電圧をかける。発光素
子６４０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順
方向しきい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するよう
なビデオ信号を入力することで、発光素子６４０４に電流を流すことができる。電源線６
４０７の電位は、駆動用トランジスタ６４０２を飽和領域で動作させるため、駆動用トラ
ンジスタ６４０２のゲート電位よりも高くする。ビデオ信号をアナログ値とすることで、
発光素子６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができ
る。
図２１に示すように、制御線６４０６Ｂを設けることにより、実施の形態１乃至６のいず
れか一に示したトランジスタと同様に、スイッチング用トランジスタ６４０１及び駆動用
トランジスタ６４０２のしきい値電圧の制御を行うことができる。特に駆動用トランジス
タ６４０２では、飽和領域で動作するようにビデオ信号を入力することとなる。そのため
、制御線６４０６Ｂの電位によってしきい値電圧の制御を行う構成とすることにより、し
きい値電圧のシフトによる入力するビデオ信号と発光素子の輝度とのずれを小さくするこ
とができる。その結果、表示装置の表示品質の向上を図ることが出来る。
なお、スイッチング用トランジスタ６４０１は、スイッチとして動作させるトランジスタ
であり、制御線６４０６Ｂによる第２のゲートの電位の制御を省略することもできる。
なお、図２１に示す画素構成は、これに限定されない。例えば、図２１に示す画素に新た
にスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
なお、アナログ階調駆動に代えて、デジタル階調駆動を行う場合には、駆動用トランジス
タ６４０２のゲートには、駆動用トランジスタ６４０２が十分にオンするか、オフするか
の二つの状態となるようなビデオ信号を入力する。つまり、駆動用トランジスタ６４０２
は線形領域で動作させる。駆動用トランジスタ６４０２は線形領域で動作させるため、電
源線６４０７の電圧よりも高い電圧を駆動用トランジスタ６４０２のゲートにかける。な
お、信号線６４０５には、（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の
電圧をかける。図２１と同じ画素構成を用いることができる。
次に、発光素子の構成について、図２２を用いて説明する。ここでは、駆動用ＴＦＴがｎ
型の場合を例に挙げて、画素の断面構造について説明する。図２２（Ａ）（Ｂ）（Ｃ）の
半導体装置に用いられる駆動用ＴＦＴであるＴＦＴ７００１、７０１１、７０２１は、実
施の形態１で示す薄膜トランジスタ２０と同様に作製でき、酸化物半導体層をチャネル形
成領域に用いる薄膜トランジスタである。
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そ
して、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取
り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対
側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発
光素子にも適用することができる。
上面射出構造の発光素子について図２２（Ａ）を用いて説明する。
図２２（Ａ）には、実施の形態１に示す薄膜トランジスタの作製方法により形成されるＴ
ＦＴ７００１を画素に配置する駆動ＴＦＴとし、ＴＦＴ７００１と電気的に接続する発光
素子７００２から発せられる光が陽極７００５側に抜ける場合の画素の断面図を示す。Ｔ
ＦＴ７００１は、樹脂層７０１７で覆われ、さらに樹脂層７０１７上に窒化シリコン膜か
らなる第２の保護絶縁層７０１８を有し、酸化物半導体層として、Ｉｎ−Ｚｎ−Ｏ系酸化
物半導体を用いる。図２２（Ａ）では、発光素子７００２の陰極７００３と駆動用ＴＦＴ
であるＴＦＴ７００１が電気的に接続されており、陰極７００３上に発光層７００４、陽
極７００５が順に積層されている。陰極７００３は仕事関数が小さく、なおかつ光を反射
する導電膜であれば様々の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＭｇＡｇ、
ＡｌＬｉ等が望ましい。
また、図２２（Ａ）では、陰極７００３と同じ材料で第２のゲート電極７００９が酸化物
半導体層を覆い、遮光している。また、第２のゲート電極７００９によってＴＦＴ７００
１のしきい値を制御する。陰極７００３と第２のゲート電極７００９とを同じ材料とする
ことで、工程数を低減することができる。
また、第２のゲート電極７００９と陰極７００３の短絡を防止するための絶縁材料からな
る隔壁７００６を有している。この隔壁７００６の一部と露呈している陰極の一部の両方
に重なるように発光層７００４が設けられる。
そして発光層７００４は、単数の層で構成されていても、複数の層が積層されるように構
成されていてもどちらでも良い。複数の層で構成されている場合、陰極７００３上に電子
注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれら
の層を全て設ける必要はない。陽極７００５は光を透過する透光性を有する導電性材料を
用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含
むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジ
ウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、
酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いても良い。
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に
相当する。図２２（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢
印で示すように陽極７００５側に射出する。
次に、下面射出構造の発光素子について図２２（Ｂ）を用いて説明する。実施の形態１に
示す薄膜トランジスタの作製方法により形成されるＴＦＴを画素に配置する駆動用ＴＦＴ
７０１１とし、駆動用ＴＦＴ７０１１と電気的に接続する発光素子７０１２から発せられ
る光が陰極７０１３側に射出する場合の、画素の断面図を示す。ＴＦＴ７０１１は樹脂層
７０１７で覆われ、さらに樹脂層７０１７上に窒化シリコン膜からなる第２の保護絶縁層
７０１８を有し、酸化物半導体層として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いる
。図２２（Ｂ）では、駆動用ＴＦＴ７０１１と電気的に接続された透光性を有する導電膜
７０１０上に、発光素子７０１２の陰極７０１３が成膜されており、陰極７０１３上に発
光層７０１４、陽極７０１５が順に積層されている。なお、陽極７０１５が透光性を有す
る場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽膜７０１６が成膜され
ていてもよい。陰極７０１３は、図２２（Ａ）の場合と同様に、仕事関数が小さい導電性
材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度（
好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウ
ム膜を、陰極７０１３として用いることができる。そして発光層７０１４は、図２２（Ａ
）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていて
もどちらでも良い。陽極７０１５は光を透過する必要はないが、図２２（Ａ）と同様に、
透光性を有する導電性材料を用いて形成することができる。そして遮蔽膜７０１６は、例
えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔
料を添加した樹脂等を用いることもできる。
また、図２２（Ｂ）では、透光性を有する導電膜７０１０と同じ透光性を有する導電性材
料で第２のゲート電極７０１９が酸化物半導体層を覆う構成としている。本実施の形態で
は、第２のゲート電極７０１９の材料として、ＳｉＯｘを含むインジウム錫酸化物を用い
る。また、第２のゲート電極７０１９によってＴＦＴ７０１１のしきい値を制御する。透
光性を有する導電膜７０１０と第２のゲート電極７０１９とを同じ材料とすることで、工
程数を低減することができる。また、ＴＦＴ７０１１の酸化物半導体層は、第２のゲート
電極７０１９上方に形成される遮蔽膜７０１６によって遮光する構成となっている。
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２
に相当する。図２２（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、
矢印で示すように陰極７０１３側に射出する。
次に、両面射出構造の発光素子について、図２２（Ｃ）を用いて説明する。
図２２（Ｃ）には、実施の形態１に示す薄膜トランジスタの作製方法により形成されるＴ
ＦＴ７０２１を画素に配置する駆動ＴＦＴとし、ＴＦＴ７０２１と電気的に接続する発光
素子７０２２から発せられる光が陽極７０２５側と陰極７０２３側の両方に抜ける場合の
画素の断面図を示す。ＴＦＴ７０２１は、樹脂層７０１７で覆われ、さらに樹脂層７０１
７上に窒化シリコン膜からなる第２の保護絶縁層を有し、酸化物半導体層として、Ｚｎ−
Ｏ系酸化物半導体を用いる。
また、ＴＦＴ７０２１と接続電極７０２８を介して電気的に接続された透光性を有する導
電膜７０２７上に、発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上
に発光層７０２４、陽極７０２５が順に積層されている。陰極７０２３は、図２２（Ａ）
の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる
。ただしその膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、
陰極７０２３として用いることができる。そして発光層７０２４は、図２２（Ａ）と同様
に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちら
でも良い。陽極７０２５は、図２２（Ａ）と同様に、光を透過する透光性を有する導電性
材料を用いて形成することができる。
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０
２２に相当する。図２２（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光
は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
また、図２２（Ｃ）では、第２のゲート電極７０２９が酸化物半導体層を覆う構成として
いる。第２のゲート電極７０２９の材料としては、遮光性を有する導電性材料（チタン、
窒化チタン、アルミニウム、タングステンなど）を用いる。本実施の形態では、第２のゲ
ート電極７０２９の材料として、チタン膜を用いる。また、第２のゲート電極７０２９に
よってＴＦＴ７０２１のしきい値を制御する。また、ＴＦＴ７０２１の酸化物半導体層は
、第２のゲート電極７０２９によって遮光する構成となっている。また、ＴＦＴ７０２１
と電気的に接続する接続電極７０２８は、第２のゲート電極７０２９と同じＴｉ膜を用い
る。
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機Ｅ
Ｌ素子を設けることも可能である。
なお本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と
発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流
制御用ＴＦＴが接続されている構成であってもよい。
次に、半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観及び
断面について、図２３を用いて説明する。図２３（Ａ）は、第１の基板上に形成された薄
膜トランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネル
の上面図であり、図２３（Ｂ）は、図２３（Ａ）のＨ−Ｉにおける断面図に相当する。
第１の基板４５００上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０
３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５
が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び
走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よ
って画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５
０４ａ、４５０４ｂは、第１の基板４５００とシール材４５０５と第２の基板４５０６と
によって、充填材４５０７と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィル
ム等）やカバー材でパッケージング（封入）することが好ましい。
また第１の基板４５００上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４
５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有し
ており、図２３（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信
号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
薄膜トランジスタ４５０９、４５１０は、Ｚｎ−Ｏ系酸化物半導体を用いる。本実施の形
態において、薄膜トランジスタ４５０９、４５１０はｎチャネル型薄膜トランジスタであ
る。薄膜トランジスタ４５０９、４５１０は酸化物半導体層と接する樹脂層４５０８と、
樹脂層４５０８上の第２の保護絶縁層４５１４で覆われている。また、窒化シリコン膜か
らなる第２の保護絶縁層４５１４は、樹脂層の上面及び側面を覆って形成され、画素部の
外側で第１のゲート絶縁層４５０１と接して封止している。また、薄膜トランジスタ４５
０９の上方には、第２のゲート電極として機能する導電層４５２２が設けられる。また、
薄膜トランジスタ４５１０の上方にも第２のゲート電極として機能する導電層４５２１が
設けられる。導電層４５２１、及び導電層４５２２は、薄膜トランジスタのしきい値制御
だけでなく酸化物半導体層の保護層としても機能する。
導電層４５２２の幅は、薄膜トランジスタ４５０９のゲート電極の幅よりも広く、酸化物
半導体層全体に第２のゲート電極からゲート電圧を印加することができる。また、導電層
４５２２として遮光性の導電膜を用いる場合、薄膜トランジスタ４５０９の酸化物半導体
層への光を遮断することができる。第２のゲート電極として遮光性を有する導電層４５２
２とする場合、酸化物半導体の光感度による薄膜トランジスタの電気特性の変動を防止し
安定化する効果がある。
また、導電層４５２１の幅は、導電層４５２２の幅と異なっており、導電層４５２１の幅
は、薄膜トランジスタ４５１０のゲート電極の幅よりも狭い。導電層４５２１の幅を薄膜
トランジスタ４５１０のゲート電極の幅よりも狭くすることで、ソース電極層またはドレ
イン電極層と重なる面積を縮小して寄生容量を小さくすることができる。導電層４５２１
の幅は、薄膜トランジスタ４５１０の酸化物半導体層の幅よりも狭く、一部しか遮光して
いないが、さらに上方には第２の電極層４５１３が設けられており、第２の電極層４５１
３が酸化物半導体層全体を遮光する。
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極
層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的
に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層
４５１２、第２の電極層４５１３の積層構造であるが、本実施の形態に示した構成に限定
されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の
構成は適宜変えることができる。
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。
特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁
が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、
窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ
、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８
ｂから供給されている。
本実施の形態では、接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４
５１７と同じ導電膜から形成され、端子電極４５１６は、薄膜トランジスタ４５０９、４
５１０が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介
して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する基板には、第２の基板は透光性でな
ければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまた
はアクリルフィルムのような透光性を有する材料を用いる。
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、
ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶ
Ａ（エチレンビニルアセテート）を用いることができる。本実施の形態は充填材として窒
素を用いた。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは
、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回
路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回
路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図２３の構成に
限定されない。
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製す
ることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態１０）
実施の形態１乃至６のいずれか一に示した酸化物半導体層を用いた薄膜トランジスタを作
製し、該薄膜トランジスタを駆動回路、さらには画素部に用いて表示機能を有する液晶表
示装置を作製することができる。また、薄膜トランジスタを駆動回路の一部または全体を
、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
液晶表示装置は表示素子として液晶素子（液晶表示素子ともいう）を含む。
また、液晶表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントロ
ーラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに、該液晶表示装置を
作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素
子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、
具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極とな
る導電膜を成膜した後であって、エッチングして画素電極を形成する前の状態であっても
良いし、あらゆる形態があてはまる。
なお、本明細書中における液晶表示装置とは、画像表示デバイス、表示デバイス、もしく
は光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ
ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂ
ｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が
取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモ
ジュール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集
積回路）が直接実装されたモジュールも全て液晶表示装置に含むものとする。
液晶表示装置の一形態に相当する液晶表示パネルの外観及び断面について、図２４を用い
て説明する。図２４は、液晶素子４０１３を第１の基板４００１第２の基板４００６との
間にシール材４００５によって封止した、パネルの上面図であり、図２４（Ｂ）は、図２
４（Ａ１）（Ａ２）のＭ−Ｎにおける断面図に相当する。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲む
ようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回
路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査
線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６
とによって、液晶層４００８と共に封止されている。本実施の形態において液晶層４００
８は、特に限定されないが、ブルー相を示す液晶材料を用いる。ブルー相を示す液晶材料
は、電圧無印加状態から電圧印加状態においては、応答速度が１ｍｓｅｃ以下と短く、高
速応答が可能である。ブルー相を示す液晶材料として液晶及びカイラル剤を含む。カイラ
ル剤は、液晶を螺旋構造に配向させ、ブルー相を発現させるために用いる。例えば、５重
量％以上のカイラル剤を混合させた液晶材料を液晶層に用いればよい。液晶は、サーモト
ロピック液晶、低分子液晶、高分子液晶、強誘電性液晶、反強誘電性液晶等を用いる。
また、図２４（Ａ１）は第１の基板４００１上のシール材４００５によって囲まれている
領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形
成された信号線駆動回路４００３が実装されている。なお、図２４（Ａ２）は信号線駆動
回路の一部を第１の基板４００１上に形成する例であり、第１の基板４００１上に信号線
駆動回路４００３ｂが形成され、かつ別途用意された基板上に単結晶半導体膜又は多結晶
半導体膜で形成された信号線駆動回路４００３ａが実装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、
ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図２４（Ａ１）
は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図２４（Ａ２）は、
ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
薄膜トランジスタを複数有しており、図２４（Ｂ）では、画素部４００２に含まれる薄膜
トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１
とを例示している。薄膜トランジスタ４０１０、４０１１上には樹脂層４０２１が設けら
れている。薄膜トランジスタ４０１０、４０１１は、実施の形態１乃至６のいずれか一に
示した薄膜トランジスタを適用することができる。本実施の形態において、薄膜トランジ
スタ４０１０、４０１１は酸化物半導体層をチャネル形成領域に用いるｎチャネル型薄膜
トランジスタである。
薄膜トランジスタ４０１０、４０１１は第１の保護絶縁層である樹脂層４０２１と、第２
の保護絶縁層４０２２で覆われる。第１の保護絶縁層である樹脂層４０２１は、薄膜トラ
ンジスタ４０１０、４０１１の酸化物半導体層及び第１のゲート絶縁層４０２０上に接し
て設けられる。
また、平坦化絶縁膜として用いる樹脂層４０２１は、ポリイミド、アクリル、ベンゾシク
ロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。
また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ
（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これら
の材料で形成される絶縁膜を複数積層させることで、絶縁層を形成してもよい。
積層する絶縁層の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン
印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイ
フコーター等を用いることができる。
なお、第２の保護絶縁層４０２２は、大気中に浮遊する有機物や金属物、水蒸気などの汚
染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。保護膜は、ＰＣＶＤ法や
スパッタ法を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化
アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニ
ウム膜の単層、又は積層で形成すればよい。
樹脂層４０２１は、透光性樹脂層であり、本実施の形態では感光性ポリイミド樹脂を用い
る。また、第２の保護絶縁層４０２２は、ＰＣＶＤ法により低パワー条件で得られる窒化
シリコン膜である。また、窒化シリコン膜である下地絶縁層４００７と第２の保護絶縁層
４０２２は、画素部の外側で接する構造となっており、樹脂層４０２１の側面も封止し、
窒化シリコン膜で薄膜トランジスタ４０１０、４０１１を囲み、薄膜トランジスタ４０１
０、４０１１の信頼性を向上させている。
また、薄膜トランジスタ４０１１の酸化物半導体層と重なる位置に第２のゲート電極４０
２８が第２の保護絶縁層４０２２上に形成される。また、薄膜トランジスタ４０１０の酸
化物半導体層と重なる位置に第２のゲート電極４０２９が第２の保護絶縁層４０２２上に
形成される。
また、第１の基板４００１上に画素電極層４０３０及び共通電極層４０３１が設けられ、
画素電極層４０３０は、薄膜トランジスタ４０１０と電気的に接続されている。また、第
２のゲート電極４０２８、４０２９は、共通電極層４０３１と共通の電位とすることがで
きる。また、第２のゲート電極４０２８、４０２９は、共通電極層４０３１と同一工程で
形成することができる。また、第２のゲート電極４０２８、４０２９は、遮光性の導電膜
を用いれば、薄膜トランジスタ４０１１、４０１０の酸化物半導体層を遮光する遮光層と
しても機能させることができる。
また、第２のゲート電極４０２８、４０２９は、共通電極層４０３１と異なる電位とする
ことができ、その場合には第２のゲート電極４０２８、４０２９と電気的に接続される制
御線を設け、制御線の電位によって薄膜トランジスタ４０１１、４０１０のしきい値電圧
の制御を行う構成とする。
液晶素子４０１３は、画素電極層４０３０、共通電極層４０３１、及び液晶層４００８を
含む。本実施の形態では、基板に概略平行（すなわち水平な方向）な電界を生じさせて、
基板と平行な面内で液晶分子を動かして、階調を制御する方式、を用いる。このような方
式として、ＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モードで用いる電極構成や
、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードで用いる電極構成が
適用できる。なお、第１の基板４００１、第２の基板４００６の外側にはそれぞれ偏光板
４０３２、４０３３が設けられている。
なお、第１の基板４００１、第２の基板４００６としては、透光性を有するガラス、プラ
スチックなどを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａ
ｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド
）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。
また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシー
トを用いることもできる。
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお球状のス
ペーサを用いていても良い。柱状のスペーサ４０３５は、第２のゲート電極４０２９と重
なる位置に配置する。
また、図２４の液晶表示装置では、基板の外側（視認側）に偏光板を設ける例を示すが、
偏光板は基板の内側に設けてもよい。偏光板の材料や作製工程条件によって適宜設定すれ
ばよい。また、ブラックマトリクスとして機能する遮光層を設けてもよい。
図２４においては、薄膜トランジスタ４０１０、４０１１上方を覆うように遮光層４０３
４が第２の基板４００６側に設けられている。遮光層４０３４を設けることにより、さら
にコントラスト向上や薄膜トランジスタの安定化の効果を高めることができる。
遮光層４０３４を設けると、薄膜トランジスタの酸化物半導体層へ入射する光の強度を減
衰させることができ、酸化物半導体の光感度による薄膜トランジスタの電気特性の変動を
防止し安定化する効果を得られる。
画素電極層４０３０、共通電極層４０３１、第２のゲート電極４０２８、４０２９は、酸
化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物
、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウ
ム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したイ
ンジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
また、画素電極層４０３０、共通電極層４０３１、第２のゲート電極４０２８、４０２９
として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成する
ことができる。
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４
００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
また、薄膜トランジスタは静電気などにより破壊されやすいため、ゲート線またはソース
線に対して、駆動回路保護用の保護回路を同一基板上に設けることが好ましい。保護回路
は、酸化物半導体を用いた非線形素子を用いて構成することが好ましい。
図２４では、接続端子電極４０１５が、画素電極層４０３０と同じ導電膜から形成され、
端子電極４０１６は、薄膜トランジスタ４０１０、４０１１のソース電極層及びドレイン
電極層と同じ導電膜で形成されている。
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介し
て電気的に接続されている。
また図２４においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実
装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して
実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成し
て実装しても良い。
図２５は液晶表示装置の断面構造の一例であり、素子基板２６００と対向基板２６０１が
シール材２６０２により固着され、その間にＴＦＴ等を含む素子層２６０３、液晶層２６
０４が設けられる。
カラー表示を行う場合、バックライト部に複数種の発光色を射出する発光ダイオードを配
置する。ＲＧＢ方式の場合は、赤の発光ダイオード２９１０Ｒ、緑の発光ダイオード２９
１０Ｇ、青の発光ダイオード２９１０Ｂを液晶表示装置の表示エリアを複数に分割した分
割領域にそれぞれ配置する。
対向基板２６０１の外側には偏光板２６０６が設けられ、素子基板２６００の外側には偏
光板２６０７、及び光学シート２６１３が配設されている。光源は赤の発光ダイオード２
９１０Ｒ、緑の発光ダイオード２９１０Ｇ、青の発光ダイオード２９１０Ｂと反射板２６
１１により構成され、回路基板２６１２に設けられたＬＥＤ制御回路２９１２は、フレキ
シブル配線基板２６０９により素子基板２６００の配線回路部２６０８と接続され、さら
にコントロール回路や電源回路などの外部回路が組みこまれている。
本実施の形態は、このＬＥＤ制御回路２９１２によって個別にＬＥＤを発光させることに
よって、フィールドシーケンシャル方式の液晶表示装置とする例を示したが特に限定され
ず、バックライトの光源として冷陰極管または白色ＬＥＤを用い、カラーフィルタを設け
てもよい。
また、本実施の形態では、ＩＰＳモードで用いる電極構成の例を示したが特に限定されず
、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ
Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅ
ｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒ
ｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏ
ｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅ
ｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅ
ｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態１１）
本実施の形態では、酸化物半導体層を有する薄膜トランジスタを複数有する半導体装置と
して電子ペーパーの一例を示す。
図２６（Ａ）は、アクティブマトリクス型の電子ペーパーを示す断面図である。半導体装
置に用いられる表示部に配置される薄膜トランジスタ５８１としては、実施の形態１乃至
６のいずれか一に示す薄膜トランジスタを用いる。
図２６（Ａ）の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。
ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極
層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に
電位差を生じさせて球形粒子の向きを制御することにより、表示を行う方法である。
基板５８０と基板５９６との間に封止される薄膜トランジスタ５８１はボトムゲート構造
の薄膜トランジスタであり、第１の電極層５８７は、樹脂層５８５及び第２の保護絶縁層
５８６に形成された開口を介してソース電極層又はドレイン電極層と電気的に接続してい
る。第１の電極層５８７と第２の電極層５８８との間には黒色領域５９０ａ及び白色領域
５９０ｂを有し、周りが液体で満たされているキャビティを含む球形粒子５８９が設けら
れており、球形粒子５８９の周囲は樹脂等の充填材５９５で充填されている（図２６（Ａ
）参照。）。
また、薄膜トランジスタ５８１を覆う樹脂層５８５上には第２のゲート電極５８２が形成
される。そして、第２のゲート電極５８２を覆う第２の保護絶縁層５８６が形成されてい
る。薄膜トランジスタ５８１の酸化物半導体層は、第１の保護絶縁層として機能する樹脂
層５８５と、第２のゲート電極５８２と、第２の保護絶縁層５８６とによって保護される
構成となっている。
本実施の形態においては、第１の電極層５８７が画素電極に相当し、第２の電極層５８８
が共通電極に相当する。第２の電極層５８８は、薄膜トランジスタ５８１と同一の基板５
８０上に設けられる共通電位線と電気的に接続される。共通接続部において、一対の基板
５８０、５９６間に配置される導電性粒子を介して第２の電極層５８８と共通電位線とを
電気的に接続することができる。
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体
と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２０
０μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられ
るマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白
い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この
原理を応用した表示素子が電気泳動表示素子であり、電子ペーパーとよばれている。電気
泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、ま
た消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部
に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため
、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備する半導
体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくことが可能と
なる。
実施の形態１乃至６のいずれか一に示す工程により作製される薄膜トランジスタをスイッ
チング素子に用いることで、半導体装置として製造コストが低減された電子ペーパーを作
製することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子
機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック
）、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける
表示等に適用することができる。電子機器の一例を図２６（Ｂ）に示す。
図２６（Ｂ）は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、
筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐
体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動
作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能
となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図２６（Ｂ）では表示部２７０５）に文章を表示し、左側の
表示部（図２６（Ｂ）では表示部２７０７）に画像を表示することができる。
また、図２６（Ｂ）では、筐体２７０１に操作部などを備えた例を示している。例えば、
筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備え
ている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面
にキーボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の
裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよび
ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備え
る構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構
成としてもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態１２）
実施の形態１乃至６のいずれか一に示す工程により作製される薄膜トランジスタを含む半
導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器と
しては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コ
ンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフ
レーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端
末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
図２７（Ａ）は、テレビジョン装置９６０１の一例を示している。テレビジョン装置９６
０１は、筐体に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示
することが可能である。また、ここでは、壁９６００に固定して筐体の裏側を支持した構
成を示している。
テレビジョン装置９６０１の操作は、筐体が備える操作スイッチや、別体のリモコン操作
機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９
により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を
操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０
から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
なお、テレビジョン装置９６０１は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図２７（Ｂ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成さ
れており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部
９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図
２７（Ｂ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８
６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９
８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備え
ている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも半導体装
置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる
。図２７（Ｂ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータ
を読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有
する機能を有する。なお、図２７（Ｂ）に示す携帯型遊技機が有する機能はこれに限定さ
れず、様々な機能を有することができる。
図２８（Ａ）は、携帯電話機１０００の一例を示している。携帯電話機１０００は、筐体
１００１に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１０
０４、スピーカ１００５、マイク１００６などを備えている。
図２８（Ａ）に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情
報を入力ことができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部
１００２を指などで触れることにより行うことができる。
表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表
示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示
モードと入力モードの２つのモードが混合した表示＋入力モードである。
例えば、電話を掛ける、或いはメールを作成する場合は、表示部１００２を文字の入力を
主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合
、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好
ましい。
また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを
有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表
示部１００２の画面表示を自動的に切り替えるようにすることができる。
また、画面モードの切り替えは、表示部１００２を触れること、又は筐体１００１の操作
ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類に
よって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画の
データであれば表示モード、テキストデータであれば入力モードに切り替える。
また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示
部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。
表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１０
０２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことがで
きる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシ
ング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
図２８（Ｂ）も携帯電話機の一例である。図２８（Ｂ）の携帯電話機は、筐体９４１１に
、表示部９４１２、及び操作ボタン９４１３を含む表示装置９４１０と、筐体９４０１に
操作ボタン９４０２、外部入力端子９４０３、マイク９４０４、スピーカ９４０５、及び
着信時に発光する発光部９４０６を含む通信装置９４００とを有しており、表示機能を有
する表示装置９４１０は電話機能を有する通信装置９４００と矢印の２方向に脱着可能で
ある。よって、表示装置９４１０と通信装置９４００の短軸同士を取り付けることも、表
示装置９４１０と通信装置９４００の長軸同士を取り付けることもできる。また、表示機
能のみを必要とする場合、通信装置９４００より表示装置９４１０を取り外し、表示装置
９４１０を単独で用いることもできる。通信装置９４００と表示装置９４１０とは無線通
信又は有線通信により画像又は入力情報を授受することができ、それぞれ充電可能なバッ
テリーを有する。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
１０ 基板
１１ 第１のゲート電極
１２ 下地絶縁層
１３ 第１のゲート絶縁層
１４ａ ソース領域
１４ｂ ドレイン領域
１５ａ ソース電極層
１５ｂ ドレイン電極層
１６ 酸化物半導体層
１７ 樹脂層
１８ 第２の保護絶縁層
１９ 第２のゲート電極
２０〜２３、２９〜３１、３７〜３９、５３〜６０ 薄膜トランジスタ

Claims (4)

  1. 基板上方に第１の導電膜と、
    前記第１の導電膜上方に第１の絶縁膜と、
    前記第１の絶縁膜上方に酸化物半導体膜と、
    前記半導体膜上方に第２の絶縁膜と、
    前記第２の絶縁膜上方に第２の導電膜と、
    前記第２の導電膜上方に第３の絶縁膜と、
    前記第３の絶縁膜上方に第３の導電膜と、を有する半導体装置であって、
    前記第１の導電膜と、前記第１の絶縁膜と、前記第２の絶縁膜と、前記第２の導電膜と、前記第３の絶縁膜と、前記第３の導電膜と、が重なる領域を有することを特徴とする半導体装置。
  2. 基板上に第１の導電膜と、
    前記第１の導電膜上方に第１の絶縁膜と、
    前記第１の絶縁膜上方に酸化物半導体膜と、
    前記半導体膜上方に第２の絶縁膜と、
    前記第２の絶縁膜上方に第２の導電膜と、
    前記第２の導電膜上方に第３の絶縁膜と、
    前記第３の絶縁膜上方に第３の導電膜と、を有する半導体装置であって、
    前記第１の導電膜と、前記第１の絶縁膜と、前記第２の絶縁膜と、前記第２の導電膜と、前記第３の絶縁膜と、前記第３の導電膜と、が重なる領域を有し、
    前記第３の導電膜は透光性を有する導電層と、遮光性を有する層と、が重なる領域を有することを特徴とする半導体装置。
  3. 基板上方に第１の導電膜と、
    前記第１の導電膜上方に第１の絶縁膜と、
    前記第１の絶縁膜上方に酸化物半導体膜と、
    前記半導体膜上方に第２の絶縁膜と、
    前記第２の絶縁膜上方に第２の導電膜と、
    前記第２の導電膜上方に第３の絶縁膜と、
    前記第３の絶縁膜上方に第３の導電膜と、を有する半導体装置であって、
    前記第１の導電膜と、前記第１の絶縁膜と、前記第２の絶縁膜と、前記第２の導電膜と、前記第３の絶縁膜と、前記第３の導電膜と、が重なる領域に容量素子を有することを特徴とする半導体装置。
  4. 基板上に第１の導電膜と、
    前記第１の導電膜上方に第１の絶縁膜と、
    前記第１の絶縁膜上方に酸化物半導体膜と、
    前記半導体膜上方に第２の絶縁膜と、
    前記第２の絶縁膜上方に第２の導電膜と、
    前記第２の導電膜上方に第３の絶縁膜と、
    前記第３の絶縁膜上方に第３の導電膜と、を有する半導体装置であって、
    前記第１の導電膜と、前記第１の絶縁膜と、前記第２の絶縁膜と、前記第２の導電膜と、前記第３の絶縁膜と、前記第３の導電膜と、が重なる領域に容量素子を有し、
    前記第３の導電膜は透光性を有する導電層と、遮光性を有する層と、が重なる領域を有することを特徴とする半導体装置。
JP2013086219A 2009-03-27 2013-04-17 表示装置 Active JP5595553B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013086219A JP5595553B2 (ja) 2009-03-27 2013-04-17 表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009080202 2009-03-27
JP2009080202 2009-03-27
JP2013086219A JP5595553B2 (ja) 2009-03-27 2013-04-17 表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010069398A Division JP2010251735A (ja) 2009-03-27 2010-03-25 半導体装置およびその作製方法

Publications (2)

Publication Number Publication Date
JP2013201436A true JP2013201436A (ja) 2013-10-03
JP5595553B2 JP5595553B2 (ja) 2014-09-24

Family

ID=42782988

Family Applications (11)

Application Number Title Priority Date Filing Date
JP2010069398A Withdrawn JP2010251735A (ja) 2009-03-27 2010-03-25 半導体装置およびその作製方法
JP2013086219A Active JP5595553B2 (ja) 2009-03-27 2013-04-17 表示装置
JP2013121647A Withdrawn JP2013225683A (ja) 2009-03-27 2013-06-10 表示装置
JP2013121635A Withdrawn JP2013232655A (ja) 2009-03-27 2013-06-10 半導体装置
JP2015035004A Active JP5984982B2 (ja) 2009-03-27 2015-02-25 表示装置
JP2016151932A Active JP6250753B2 (ja) 2009-03-27 2016-08-02 半導体装置
JP2017224253A Active JP6580660B2 (ja) 2009-03-27 2017-11-22 発光装置
JP2019155954A Withdrawn JP2019208076A (ja) 2009-03-27 2019-08-28 発光装置
JP2020116166A Active JP7171659B2 (ja) 2009-03-27 2020-07-06 発光装置
JP2022176137A Active JP7389205B2 (ja) 2009-03-27 2022-11-02 表示装置
JP2023195148A Pending JP2024019185A (ja) 2009-03-27 2023-11-16 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2010069398A Withdrawn JP2010251735A (ja) 2009-03-27 2010-03-25 半導体装置およびその作製方法

Family Applications After (9)

Application Number Title Priority Date Filing Date
JP2013121647A Withdrawn JP2013225683A (ja) 2009-03-27 2013-06-10 表示装置
JP2013121635A Withdrawn JP2013232655A (ja) 2009-03-27 2013-06-10 半導体装置
JP2015035004A Active JP5984982B2 (ja) 2009-03-27 2015-02-25 表示装置
JP2016151932A Active JP6250753B2 (ja) 2009-03-27 2016-08-02 半導体装置
JP2017224253A Active JP6580660B2 (ja) 2009-03-27 2017-11-22 発光装置
JP2019155954A Withdrawn JP2019208076A (ja) 2009-03-27 2019-08-28 発光装置
JP2020116166A Active JP7171659B2 (ja) 2009-03-27 2020-07-06 発光装置
JP2022176137A Active JP7389205B2 (ja) 2009-03-27 2022-11-02 表示装置
JP2023195148A Pending JP2024019185A (ja) 2009-03-27 2023-11-16 半導体装置

Country Status (5)

Country Link
US (2) US9012918B2 (ja)
JP (11) JP2010251735A (ja)
KR (5) KR101763379B1 (ja)
CN (5) CN101853884B (ja)
TW (3) TWI529942B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019165251A (ja) * 2013-11-06 2019-09-26 株式会社半導体エネルギー研究所 半導体装置
KR20190119681A (ko) * 2013-12-27 2019-10-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Families Citing this family (128)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101476817B1 (ko) 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
WO2011046048A1 (en) 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011048923A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. E-book reader
KR102019239B1 (ko) 2009-10-30 2019-09-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102378013B1 (ko) * 2009-11-06 2022-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20190093706A (ko) 2010-01-24 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
JP5776192B2 (ja) * 2010-02-16 2015-09-09 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
JP5453303B2 (ja) * 2010-02-22 2014-03-26 パナソニック株式会社 発光装置とその製造方法
DE112011101069B4 (de) 2010-03-26 2018-05-03 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
WO2011126076A1 (ja) * 2010-04-09 2011-10-13 大日本印刷株式会社 薄膜トランジスタ基板
CN103081092B (zh) 2010-08-27 2016-11-09 株式会社半导体能源研究所 存储器件及半导体器件
TWI423346B (zh) * 2010-10-26 2014-01-11 Au Optronics Corp 薄膜電晶體及其製造方法
US8569754B2 (en) * 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20120063809A (ko) * 2010-12-08 2012-06-18 삼성전자주식회사 박막 트랜지스터 표시판
US9202822B2 (en) * 2010-12-17 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20150108467A1 (en) * 2010-12-20 2015-04-23 Sharp Kabushiki Kaisha Semiconductor device and display device
WO2012086595A1 (ja) * 2010-12-22 2012-06-28 シャープ株式会社 半導体装置、カラーフィルタ基板、カラーフィルタ基板を備える表示装置、および半導体装置の製造方法
US9024317B2 (en) * 2010-12-24 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, method for driving the same, storage device, register circuit, display device, and electronic device
US9443984B2 (en) * 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101604895B1 (ko) * 2011-01-13 2016-03-18 샤프 가부시키가이샤 박막 트랜지스터 기판 및 제조방법
TWI570920B (zh) * 2011-01-26 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9799773B2 (en) * 2011-02-02 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
CN102654705A (zh) * 2011-03-23 2012-09-05 京东方科技集团股份有限公司 一种电泳显示器组件及其制造方法
JP2012204548A (ja) * 2011-03-24 2012-10-22 Sony Corp 表示装置およびその製造方法
TWI545652B (zh) * 2011-03-25 2016-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5318302B2 (ja) 2011-03-25 2013-10-16 シャープ株式会社 表示装置
JP5857432B2 (ja) * 2011-04-11 2016-02-10 大日本印刷株式会社 薄膜トランジスタの製造方法
US8878174B2 (en) * 2011-04-15 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, memory circuit, integrated circuit, and driving method of the integrated circuit
TWI550865B (zh) * 2011-05-05 2016-09-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN107195266B (zh) * 2011-05-13 2021-02-02 株式会社半导体能源研究所 显示装置
US20120299074A1 (en) * 2011-05-24 2012-11-29 Sharp Kabushiki Kaisha Semiconductor device
JP5978625B2 (ja) * 2011-06-07 2016-08-24 ソニー株式会社 放射線撮像装置、放射線撮像表示システムおよびトランジスタ
WO2012172985A1 (ja) * 2011-06-16 2012-12-20 シャープ株式会社 アクティブマトリクス基板の製造方法、アクティブマトリクス基板、表示装置、および、表示装置を備えたテレビジョン受像機
US9385238B2 (en) * 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
TWI450397B (zh) * 2011-09-23 2014-08-21 Hon Hai Prec Ind Co Ltd 薄膜電晶體
US8716708B2 (en) 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI458150B (zh) 2012-01-11 2014-10-21 E Ink Holdings Inc 薄膜電晶體
JPWO2013108301A1 (ja) * 2012-01-20 2015-05-11 パナソニック株式会社 薄膜トランジスタ
WO2013108300A1 (ja) * 2012-01-20 2013-07-25 パナソニック株式会社 薄膜トランジスタ
US8988152B2 (en) * 2012-02-29 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8946714B2 (en) 2012-03-28 2015-02-03 Sony Corporation Semiconductor device and electronic apparatus including multilayer insulation film
US8999773B2 (en) * 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
US9276121B2 (en) * 2012-04-12 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20230157542A (ko) 2012-04-13 2023-11-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6001308B2 (ja) * 2012-04-17 2016-10-05 株式会社半導体エネルギー研究所 半導体装置
US9219164B2 (en) * 2012-04-20 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide semiconductor channel
KR101968115B1 (ko) 2012-04-23 2019-08-13 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
DE102013022449B3 (de) 2012-05-11 2019-11-07 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und elektronisches Gerät
CN107026089B (zh) * 2012-06-29 2021-12-03 株式会社半导体能源研究所 用于制造半导体装置的方法
JP6074585B2 (ja) * 2012-07-31 2017-02-08 株式会社Ｊｏｌｅｄ 表示装置および電子機器、ならびに表示パネルの駆動方法
JP2014045175A (ja) 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
JP6134230B2 (ja) * 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
WO2014042116A1 (ja) 2012-09-11 2014-03-20 シャープ株式会社 半導体装置および表示装置
TWI533457B (zh) 2012-09-11 2016-05-11 元太科技工業股份有限公司 薄膜電晶體
KR101991338B1 (ko) 2012-09-24 2019-06-20 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
JP2014067867A (ja) * 2012-09-26 2014-04-17 Toppan Printing Co Ltd 薄膜トランジスタ及びディスプレイパネル
KR102050434B1 (ko) * 2012-10-31 2019-11-29 엘지디스플레이 주식회사 플렉서블 유기전계 발광소자 및 그 제조방법
US9263531B2 (en) 2012-11-28 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, film formation method thereof, and semiconductor device
KR101949926B1 (ko) * 2012-12-21 2019-02-19 엘지디스플레이 주식회사 유기발광소자 및 그 제조방법
JP2014182333A (ja) * 2013-03-21 2014-09-29 Pixtronix Inc 表示装置
TW201444069A (zh) * 2013-03-25 2014-11-16 Sony Corp 固體攝像裝置及其製造方法、以及電子機器
JP2014239201A (ja) * 2013-05-08 2014-12-18 ソニー株式会社 半導体装置、アンテナスイッチ回路、および無線通信装置
US9312392B2 (en) 2013-05-16 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI690085B (zh) * 2013-05-16 2020-04-01 日商半導體能源研究所股份有限公司 半導體裝置
SG10201601511RA (en) * 2013-05-20 2016-03-30 Semiconductor Energy Lab Semiconductor device
WO2014188983A1 (en) * 2013-05-21 2014-11-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and formation method thereof
KR102081107B1 (ko) 2013-05-30 2020-02-25 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그의 제조방법
JP2015195327A (ja) 2013-06-05 2015-11-05 株式会社半導体エネルギー研究所 半導体装置
KR102078340B1 (ko) * 2013-07-17 2020-02-18 삼성디스플레이 주식회사 정전기 보호 회로 및 이를 구비한 전자 장치
US10529740B2 (en) 2013-07-25 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including semiconductor layer and conductive layer
JP6406926B2 (ja) 2013-09-04 2018-10-17 株式会社半導体エネルギー研究所 半導体装置
CN103474472B (zh) * 2013-09-10 2016-05-11 深圳市华星光电技术有限公司 一种薄膜晶体管、阵列基板及显示面板
TWI688102B (zh) 2013-10-10 2020-03-11 日商半導體能源研究所股份有限公司 半導體裝置
WO2015079756A1 (ja) 2013-11-26 2015-06-04 シャープ株式会社 半導体装置
US9627413B2 (en) * 2013-12-12 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP2015118189A (ja) * 2013-12-17 2015-06-25 株式会社ジャパンディスプレイ 液晶表示装置及び電子機器
JP6105459B2 (ja) 2013-12-17 2017-03-29 株式会社ジャパンディスプレイ 液晶表示装置及び電子機器
KR20220046701A (ko) * 2013-12-27 2022-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
KR20150087647A (ko) 2014-01-22 2015-07-30 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시장치
CN104867980B (zh) 2014-02-24 2018-04-24 清华大学 薄膜晶体管及其阵列
CN104867876B (zh) * 2014-02-24 2017-11-14 清华大学 薄膜晶体管阵列的制备方法
US10199006B2 (en) 2014-04-24 2019-02-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
WO2015189731A1 (en) * 2014-06-13 2015-12-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the semiconductor device
KR102170999B1 (ko) * 2014-07-30 2020-10-29 삼성디스플레이 주식회사 표시장치
KR101636146B1 (ko) * 2014-09-16 2016-07-07 한양대학교 산학협력단 박막 트랜지스터 및 그 제조 방법
JP6586102B2 (ja) * 2014-10-29 2019-10-02 株式会社半導体エネルギー研究所 表示装置、または電子機器
US20170329185A1 (en) * 2014-11-28 2017-11-16 Sharp Kabushiki Kaisha Liquid crystal display device
KR102278875B1 (ko) 2015-01-14 2021-07-20 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시장치
US9954112B2 (en) * 2015-01-26 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2016171282A (ja) * 2015-03-16 2016-09-23 日本放送協会 薄膜トランジスタおよびその製造方法
KR102316458B1 (ko) 2015-03-24 2021-10-25 삼성디스플레이 주식회사 액정 표시장치
KR20230098354A (ko) * 2015-04-13 2023-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2016194753A1 (ja) * 2015-06-01 2016-12-08 シャープ株式会社 表示装置
US10573250B2 (en) * 2015-06-19 2020-02-25 Sharp Kabushiki Kaisha Liquid crystal display device and driving method therefor
KR102402605B1 (ko) * 2015-07-28 2022-05-27 삼성디스플레이 주식회사 유기 발광 표시 장치
US9412590B1 (en) 2015-08-31 2016-08-09 United Microelectronics Corp. Manufacturing method of oxide semiconductor device
JP2017103412A (ja) * 2015-12-04 2017-06-08 株式会社トーキン 固体電解コンデンサ
KR102595042B1 (ko) * 2015-12-28 2023-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 포함하는 표시 장치
CN108780620A (zh) * 2016-03-15 2018-11-09 夏普株式会社 有源矩阵基板
SG10201701689UA (en) 2016-03-18 2017-10-30 Semiconductor Energy Lab Semiconductor device, semiconductor wafer, and electronic device
KR102531650B1 (ko) * 2016-03-24 2023-05-11 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 표시판 및 이의 제조 방법
US20200185527A1 (en) * 2016-04-27 2020-06-11 Sharp Kabushiki Kaisha Thin-film transistor and method of producing thin-film transistor
KR102617379B1 (ko) 2016-05-02 2023-12-27 삼성디스플레이 주식회사 유기발광 표시장치 및 이의 제조 방법
US20170338252A1 (en) * 2016-05-17 2017-11-23 Innolux Corporation Display device
CN112038358A (zh) * 2016-05-17 2020-12-04 群创光电股份有限公司 显示设备
US10242617B2 (en) 2016-06-03 2019-03-26 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and driving method
FR3056292B1 (fr) * 2016-09-22 2020-11-20 Commissariat Energie Atomique Structure de detection de rayonnements electromagnetiques de type bolometre et procede de fabrication d'une telle structure
CN106782373A (zh) * 2016-12-26 2017-05-31 惠科股份有限公司 显示设备及其显示面板
CN106783574A (zh) * 2017-02-14 2017-05-31 上海华虹宏力半导体制造有限公司 一种解决剥离金属制程阈值电压偏移问题的方法
JP6326518B2 (ja) * 2017-03-02 2018-05-16 株式会社ジャパンディスプレイ 液晶表示装置
JP6867832B2 (ja) * 2017-03-09 2021-05-12 三菱電機株式会社 アレイ基板、液晶表示装置、薄膜トランジスタ、およびアレイ基板の製造方法
JP6892577B2 (ja) * 2017-04-28 2021-06-23 天馬微電子有限公司 イメージセンサ及びセンサ装置
TWI694294B (zh) * 2017-07-25 2020-05-21 友達光電股份有限公司 陣列基板
KR101983551B1 (ko) * 2017-12-18 2019-05-29 한밭대학교 산학협력단 토양수분센서 디바이스용 고분자 봉지 산화물 박막 트랜지스터
CN110596974B (zh) * 2018-06-12 2022-04-15 夏普株式会社 显示面板和显示装置
CN110890428B (zh) 2018-09-07 2023-03-24 联华电子股份有限公司 氧化物半导体场效晶体管及其形成方法
JP2020076951A (ja) * 2018-09-19 2020-05-21 シャープ株式会社 表示装置
CN109659370A (zh) * 2018-12-13 2019-04-19 武汉华星光电半导体显示技术有限公司 金属氧化物薄膜晶体管及其制作方法
US11145772B2 (en) 2019-03-11 2021-10-12 At&T Intellectual Property I, L.P. Device for photo spectroscopy having an atomic-scale bilayer
US11888034B2 (en) 2019-06-07 2024-01-30 Intel Corporation Transistors with metal chalcogenide channel materials
US11777029B2 (en) 2019-06-27 2023-10-03 Intel Corporation Vertical transistors for ultra-dense logic and memory applications
US11171243B2 (en) * 2019-06-27 2021-11-09 Intel Corporation Transistor structures with a metal oxide contact buffer
JP2021057461A (ja) * 2019-09-30 2021-04-08 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法
KR20210069835A (ko) * 2019-12-04 2021-06-14 엘지디스플레이 주식회사 디스플레이 장치
CN113451414B (zh) * 2020-06-18 2022-07-29 重庆康佳光电技术研究院有限公司 一种薄膜晶体管器件及其制备方法
KR20230146506A (ko) * 2021-02-22 2023-10-19 재팬 사이언스 앤드 테크놀로지 에이전시 박막 트랜지스터, 표시 장치, 전자기기 및 박막 트랜지스터의 제조 방법
CN113675058B (zh) * 2021-08-31 2022-05-31 重庆大学 一种阈值电压可调的大电流场发射二极管及其加工方法
TWI820855B (zh) * 2022-08-11 2023-11-01 錼創顯示科技股份有限公司 磊晶結構

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296654A (ja) * 2003-03-26 2004-10-21 Canon Inc 放射線撮像装置
JP2006245031A (ja) * 2005-02-28 2006-09-14 Casio Comput Co Ltd 薄膜トランジスタパネル
JP2007115902A (ja) * 2005-10-20 2007-05-10 Canon Inc アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007529119A (ja) * 2004-03-12 2007-10-18 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． 複合金属酸化物を含むチャネルを有する半導体デバイス
JP2008083171A (ja) * 2006-09-26 2008-04-10 Casio Comput Co Ltd 画素駆動回路及び画像表示装置
JP2009033145A (ja) * 2007-06-29 2009-02-12 Semiconductor Energy Lab Co Ltd 半導体装置

Family Cites Families (180)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS6491120A (en) 1987-10-02 1989-04-10 Hitachi Ltd Thin film transistor
JPH02109341A (ja) 1988-10-19 1990-04-23 Fuji Xerox Co Ltd 薄膜トランジスタの製造方法
JPH02188720A (ja) 1989-01-18 1990-07-24 Hitachi Ltd 液晶表示装置
US5079606A (en) 1989-01-26 1992-01-07 Casio Computer Co., Ltd. Thin-film memory element
JPH04111322A (ja) 1990-08-30 1992-04-13 Stanley Electric Co Ltd 薄膜トランジスタの製造方法
JPH04119331A (ja) 1990-09-10 1992-04-20 Stanley Electric Co Ltd 薄膜トランジスタとその製造方法
JPH04139828A (ja) 1990-10-01 1992-05-13 Nec Corp 半導体装置の製造方法
JP2776083B2 (ja) 1991-08-23 1998-07-16 日本電気株式会社 液晶表示装置およびその製造方法
JPH05136419A (ja) 1991-11-13 1993-06-01 Toshiba Corp 薄膜トランジスタ
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2837330B2 (ja) 1992-12-28 1998-12-16 株式会社桜井グラフィックシステムズ 印刷機のインキ洗浄装置
JPH07312426A (ja) 1994-05-18 1995-11-28 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP2770763B2 (ja) 1995-01-31 1998-07-02 日本電気株式会社 アクティブマトリクス液晶表示装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JPH09186335A (ja) 1995-12-27 1997-07-15 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH10135479A (ja) * 1996-09-03 1998-05-22 Toshiba Corp 薄膜トランジスタアレイ、およびこれを用いた画像表示装置
JPH11251427A (ja) 1998-02-27 1999-09-17 Sharp Corp 半導体装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6087236A (en) * 1998-11-24 2000-07-11 Intel Corporation Integrated circuit with multiple gate dielectric structures
JP4202502B2 (ja) * 1998-12-28 2008-12-24 株式会社半導体エネルギー研究所 半導体装置
TW478014B (en) * 1999-08-31 2002-03-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing thereof
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3394483B2 (ja) 1999-11-16 2003-04-07 鹿児島日本電気株式会社 薄膜トランジスタ基板およびその製造方法
US6936900B1 (en) * 2000-05-04 2005-08-30 Osemi, Inc. Integrated transistor devices
JP3719939B2 (ja) 2000-06-02 2005-11-24 シャープ株式会社 アクティブマトリクス基板およびその製造方法ならびに表示装置および撮像装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6740938B2 (en) * 2001-04-16 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Transistor provided with first and second gate electrodes with channel region therebetween
JP3638922B2 (ja) 2001-07-17 2005-04-13 株式会社半導体エネルギー研究所 発光装置
US6952023B2 (en) * 2001-07-17 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2006191127A (ja) 2001-07-17 2006-07-20 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP5028723B2 (ja) * 2001-08-16 2012-09-19 奇美電子股▲ふん▼有限公司 薄膜トランジスタ、該薄膜トランジスタの製造方法、該薄膜トランジスタを含むアレイ基板、表示装置および該表示装置の駆動方式
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP2003218110A (ja) 2002-01-18 2003-07-31 Seiko Epson Corp 半導体装置
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
TWI289926B (en) * 2002-07-31 2007-11-11 Casio Computer Co Ltd Image reading apparatus and its driving method
US7094684B2 (en) * 2002-09-20 2006-08-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP4663224B2 (ja) 2002-09-20 2011-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4045226B2 (ja) * 2002-10-31 2008-02-13 セイコーエプソン株式会社 電気光学装置及び電子機器
CN100411153C (zh) * 2003-01-10 2008-08-13 统宝光电股份有限公司 薄膜晶体管阵列及其驱动电路的制造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4522660B2 (ja) 2003-03-14 2010-08-11 シャープ株式会社 薄膜トランジスタ基板の製造方法
JP4229762B2 (ja) * 2003-06-06 2009-02-25 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP4519532B2 (ja) * 2003-06-16 2010-08-04 株式会社半導体エネルギー研究所 発光装置及び発光装置を用いた電子機器
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP2005045017A (ja) * 2003-07-22 2005-02-17 Sharp Corp アクティブマトリクス基板およびそれを備えた表示装置
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4413573B2 (ja) * 2003-10-16 2010-02-10 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
WO2005057530A1 (ja) 2003-11-28 2005-06-23 Zeon Corporation 薄膜トランジスタ集積回路装置、アクティブマトリクス表示装置及びそれらの製造方法
TWI315162B (en) * 2003-12-08 2009-09-21 Chi Mei Optoelectronics Corporatio Organic electroluminescent device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
TWI246199B (en) * 2004-07-09 2005-12-21 Au Optronics Corp Semiconductor device and LTPS-TFT within and method of making the semiconductor device
JP4877873B2 (ja) * 2004-08-03 2012-02-15 株式会社半導体エネルギー研究所 表示装置及びその作製方法
EP1624333B1 (en) * 2004-08-03 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP4754798B2 (ja) 2004-09-30 2011-08-24 株式会社半導体エネルギー研究所 表示装置の作製方法
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7868326B2 (en) * 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
WO2006051994A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
RU2399989C2 (ru) * 2004-11-10 2010-09-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5126730B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007042852A (ja) * 2005-08-03 2007-02-15 Kansai Paint Co Ltd トランジスタ及びその製造方法
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JPWO2007032128A1 (ja) * 2005-09-16 2009-03-19 シャープ株式会社 薄膜トランジスタ
TWI344317B (en) 2005-09-26 2011-06-21 Chunghwa Picture Tubes Ltd Method of manufacturing an amoled
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
EP1933293A4 (en) 2005-10-05 2009-12-23 Idemitsu Kosan Co TFT SUBSTRATE AND METHOD FOR MANUFACTURING A TFT SUBSTRATE
WO2007052393A1 (ja) * 2005-11-02 2007-05-10 Sharp Kabushiki Kaisha 半導体装置及びその製造方法
JP5089139B2 (ja) 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN101577282A (zh) * 2005-11-15 2009-11-11 株式会社半导体能源研究所 半导体器件及其制造方法
JP5250929B2 (ja) 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
US8212953B2 (en) 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP2007212699A (ja) 2006-02-09 2007-08-23 Idemitsu Kosan Co Ltd 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US7435633B2 (en) 2006-03-14 2008-10-14 Seiko Epson Corporation Electroluminescence device, manufacturing method thereof, and electronic apparatus
JP4930704B2 (ja) * 2006-03-14 2012-05-16 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置及び電子機器
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP5135709B2 (ja) 2006-04-28 2013-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP2008047893A (ja) 2006-08-11 2008-02-28 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
KR20080014386A (ko) 2006-08-11 2008-02-14 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
CN101506985A (zh) * 2006-09-22 2009-08-12 国产大学法人东北大学 半导体装置和半导体装置的制造方法
US20080128685A1 (en) * 2006-09-26 2008-06-05 Hiroyuki Honda Organic semiconductor device, manufacturing method of same, organic transistor array, and display
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP4932415B2 (ja) * 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
JP5186749B2 (ja) * 2006-09-29 2013-04-24 大日本印刷株式会社 有機半導体素子およびその製造方法
US20080087575A1 (en) * 2006-10-06 2008-04-17 Bhan Opinder K Systems and methods for producing a crude product and compositions thereof
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5210594B2 (ja) * 2006-10-31 2013-06-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2008130910A (ja) * 2006-11-22 2008-06-05 Nippon Zeon Co Ltd 有機薄膜トランジスタ
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
KR101425635B1 (ko) 2006-11-29 2014-08-06 삼성디스플레이 주식회사 산화물 박막 트랜지스터 기판의 제조 방법 및 산화물 박막트랜지스터 기판
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
US8143115B2 (en) 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101402189B1 (ko) 2007-06-22 2014-06-02 삼성전자주식회사 Ｚｎ 산화물계 박막 트랜지스터 및 Ｚｎ 산화물의 식각용액
US8566502B2 (en) 2008-05-29 2013-10-22 Vmware, Inc. Offloading storage operations to storage hardware using a switch
KR100889626B1 (ko) * 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US8586979B2 (en) * 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
KR101563138B1 (ko) * 2008-04-25 2015-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
KR101497425B1 (ko) * 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101623958B1 (ko) 2008-10-01 2016-05-25 삼성전자주식회사 인버터 및 그의 동작방법과 인버터를 포함하는 논리회로
KR101579050B1 (ko) * 2008-10-03 2015-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR20180137606A (ko) 2008-10-24 2018-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US8450144B2 (en) 2009-03-26 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296654A (ja) * 2003-03-26 2004-10-21 Canon Inc 放射線撮像装置
JP2007529119A (ja) * 2004-03-12 2007-10-18 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． 複合金属酸化物を含むチャネルを有する半導体デバイス
JP2006245031A (ja) * 2005-02-28 2006-09-14 Casio Comput Co Ltd 薄膜トランジスタパネル
JP2007115902A (ja) * 2005-10-20 2007-05-10 Canon Inc アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2008083171A (ja) * 2006-09-26 2008-04-10 Casio Comput Co Ltd 画素駆動回路及び画像表示装置
JP2009033145A (ja) * 2007-06-29 2009-02-12 Semiconductor Energy Lab Co Ltd 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019165251A (ja) * 2013-11-06 2019-09-26 株式会社半導体エネルギー研究所 半導体装置
KR20190119681A (ko) * 2013-12-27 2019-10-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102279875B1 (ko) 2013-12-27 2021-07-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US11380795B2 (en) 2013-12-27 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor film
US11757041B2 (en) 2013-12-27 2023-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
CN103400862A (zh) 2013-11-20
KR20130091701A (ko) 2013-08-19
TW201347197A (zh) 2013-11-16
JP5984982B2 (ja) 2016-09-06
TW201347196A (zh) 2013-11-16
KR101891258B1 (ko) 2018-09-28
CN103400862B (zh) 2017-08-11
US20150214379A1 (en) 2015-07-30
JP2015144290A (ja) 2015-08-06
JP2018046290A (ja) 2018-03-22
KR101763379B1 (ko) 2017-07-31
JP2019208076A (ja) 2019-12-05
KR101520023B1 (ko) 2015-05-14
KR20130086199A (ko) 2013-07-31
JP2024019185A (ja) 2024-02-08
CN101853884B (zh) 2016-05-11
KR20170069972A (ko) 2017-06-21
JP7171659B2 (ja) 2022-11-15
US9705003B2 (en) 2017-07-11
JP2013225683A (ja) 2013-10-31
TWI529942B (zh) 2016-04-11
TWI511288B (zh) 2015-12-01
CN105789221A (zh) 2016-07-20
JP2023017889A (ja) 2023-02-07
CN105702745A (zh) 2016-06-22
JP2020178131A (ja) 2020-10-29
JP2013232655A (ja) 2013-11-14
KR20150146482A (ko) 2015-12-31
CN101853884A (zh) 2010-10-06
TWI617029B (zh) 2018-03-01
CN103400861B (zh) 2016-12-28
JP7389205B2 (ja) 2023-11-29
KR20100108291A (ko) 2010-10-06
JP2016201566A (ja) 2016-12-01
TW201108416A (en) 2011-03-01
CN103400861A (zh) 2013-11-20
KR101579259B1 (ko) 2015-12-21
JP6580660B2 (ja) 2019-09-25
JP2010251735A (ja) 2010-11-04
US9012918B2 (en) 2015-04-21
US20100244029A1 (en) 2010-09-30
CN105789221B (zh) 2020-10-27
JP5595553B2 (ja) 2014-09-24
CN105702745B (zh) 2019-07-23
JP6250753B2 (ja) 2017-12-20

Similar Documents

Publication Publication Date Title
JP6580660B2 (ja) 発光装置
JP6564505B2 (ja) 半導体装置
JP5539764B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140430

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140729

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140805

R150 Certificate of patent or registration of utility model

Ref document number: 5595553

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250