JP6626927B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6626927B2
JP6626927B2 JP2018117895A JP2018117895A JP6626927B2 JP 6626927 B2 JP6626927 B2 JP 6626927B2 JP 2018117895 A JP2018117895 A JP 2018117895A JP 2018117895 A JP2018117895 A JP 2018117895A JP 6626927 B2 JP6626927 B2 JP 6626927B2
Authority
JP
Japan
Prior art keywords
insulating film
film
oxide semiconductor
transistor
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018117895A
Other languages
English (en)
Other versions
JP2018160686A (ja
Inventor
山崎 舜平
舜平 山崎
俊成 佐々木
俊成 佐々木
貴士 羽持
貴士 羽持
宮本 敏行
敏行 宮本
野村 昌史
昌史 野村
純一 肥塚
純一 肥塚
岡崎 健一
健一 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2018160686A publication Critical patent/JP2018160686A/ja
Application granted granted Critical
Publication of JP6626927B2 publication Critical patent/JP6626927B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306Circuit arrangements or driving methods for the control of single liquid crystal cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit

Description

本明細書などで開示する発明は半導体装置に関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、画像表示装置、半導体回路及び電子機器は全て半導体装置
である。
液晶表示装置及び発光表示装置に代表される画像表示装置には、絶縁表面を有する基板
上に形成された半導体薄膜を用いたトランジスタが利用されている。また、当該トランジ
スタは集積回路(IC)のような電子デバイスにも広く応用されている。当該トランジス
タに適用可能な半導体薄膜としては、広く知られているシリコン系半導体だけではなく、
半導体特性を示す金属酸化物(以下、酸化物半導体と記す。)を用いることができる。
例えば、酸化物半導体として、酸化亜鉛、又は、In−Ga−Zn系酸化物半導体を用
いてトランジスタを作製する技術が開示されている(特許文献1及び特許文献2参照)。
本明細書において、絶縁表面を有する基板上に形成された半導体薄膜として酸化物半導
体薄膜を用いたトランジスタは、酸化物半導体を用いたトランジスタと記す。また、トラ
ンジスタは半導体特性を利用することで機能しうることから、本明細書において、トラン
ジスタは半導体装置である。
特開2007−123861号公報 特開2007−96055号公報
酸化物半導体を用いた半導体装置において、チャネル形成領域を構成する酸化物半導体
膜上に設けられる絶縁膜などから放出された元素が、不純物として当該酸化物半導体膜に
拡散することで、半導体装置の電気特性(代表的にはしきい値電圧)変動を引き起こし、
半導体装置の信頼性を低下させる場合がある。
例えば、酸化物半導体膜上に設けられる絶縁膜に水若しくは水素、又は窒素若しくはア
ンモニアが含まれている場合、これらが酸化物半導体膜に拡散することで半導体装置の電
気特性変動を引き起こし、半導体装置の信頼性を低下させる。
酸化物半導体膜に侵入した水素は、金属原子と結合する酸素と反応して水となると共に
、酸素が脱離した格子(あるいは酸素が脱離した部分)に欠損が形成される。また、水素
の一部が酸素と反応することで、キャリアである電子が生じてしまう。また、酸化物半導
体膜に侵入した窒素は、金属原子又は酸素と反応することで、キャリアである電子が生じ
てしまう。この結果、水素又は窒素を含む酸化物半導体膜を有するトランジスタはノーマ
リーオン特性となりやすい。
そこで、本発明の一態様は、酸化物半導体を用いた半導体装置において、電気特性変動
を抑制した半導体装置、又は信頼性を向上させた半導体装置を提供することを課題の一と
する。
本発明の一態様は、チャネル形成領域を構成する酸化物半導体膜を有する半導体装置に
おいて、当該酸化物半導体膜上に水の侵入(拡散ともいえる。)を抑制する、少なくとも
窒素を含む絶縁膜と、当該絶縁膜から放出された元素、代表的には窒素の侵入(拡散とも
いえる。)を抑制する絶縁膜と、を設けることである。なお、酸化物半導体膜に侵入する
水としては、大気に含まれる水、及び水の侵入を抑制する絶縁膜上に設けられた膜中の水
などがある。また、窒素の供給源としては、窒素及びアンモニアなどがある。
つまり、本発明の一態様に係る半導体装置は、少なくとも、水の侵入を抑制する絶縁膜
と、当該絶縁膜より放出されて酸化物半導体膜に侵入する、当該絶縁膜に含まれる元素か
ら酸化物半導体膜を保護する絶縁膜と、を有する。酸化物半導体膜を保護する絶縁膜は、
窒素の侵入を抑制する効果に比べ、水素の侵入を抑制する効果が弱い。そこで、水の侵入
を抑制する絶縁膜は、水素含有量をできる限り低減した絶縁膜とすることが好ましい。例
えば、水の侵入を抑制する絶縁膜は、加熱による水素分子の放出量が5.0×1021
子/cm未満である絶縁膜とすることが好ましい。
そこで、本発明の一態様は、ゲート電極と、ゲート電極を覆うゲート絶縁膜と、ゲート
絶縁膜を介してゲート電極と重なる酸化物半導体膜と、酸化物半導体膜に接する一対の電
極と、酸化物半導体膜上に設けられた第1の絶縁膜と、第1の絶縁膜に接し、少なくとも
窒素を含む第2の絶縁膜と、を有し、第1の絶縁膜は、第2の絶縁膜より放出され、酸化
物半導体膜に侵入する窒素から酸化物半導体膜を保護し、第2の絶縁膜は、加熱による水
素分子の放出量が5.0×1021分子/cm未満であることを特徴とする半導体装置
である。
また、本発明の一態様に係る半導体装置において、水の侵入を抑制する絶縁膜より放出
された元素から酸化物半導体膜を保護する絶縁膜には、緻密な酸化絶縁膜を適用すること
ができ、水の侵入を抑制する絶縁膜には、加熱による水素分子の放出量が上記範囲内であ
る窒化絶縁膜を適用することができる。
本発明の一態様は、ゲート電極と、ゲート電極を覆うゲート絶縁膜と、ゲート絶縁膜を
介してゲート電極と重なる酸化物半導体膜と、酸化物半導体膜に接する一対の電極と、酸
化物半導体膜上に設けられた第1の絶縁膜と、第1の絶縁膜に接する第2の絶縁膜と、を
有し、第1の絶縁膜は、緻密な酸化絶縁膜であり、第2の絶縁膜は、加熱による水素分子
の放出量が5.0×1021分子/cm未満であることを特徴とする半導体装置である
また、本発明の一態様に係る半導体装置において、緻密な酸化絶縁膜は、25℃におい
て0.5重量%のフッ酸に対するエッチング速度が10nm/分以下である酸化絶縁膜で
ある。
本発明の一態様は、ゲート電極と、ゲート電極を覆うゲート絶縁膜と、ゲート絶縁膜を
介してゲート電極と重なる酸化物半導体膜と、酸化物半導体膜に接する一対の電極と、酸
化物半導体膜上に設けられた第1の絶縁膜と、第1の絶縁膜に接する第2の絶縁膜と、を
有し、第1の絶縁膜は、25℃において0.5重量%のフッ酸に対するエッチング速度が
10nm/分以下である酸化絶縁膜であり、第2の絶縁膜は、加熱による水素分子の放出
量が5.0×1021分子/cm未満である窒化絶縁膜であることを特徴とする半導体
装置である。
上記半導体装置において、第2の絶縁膜に接して有機樹脂膜を設けて、当該有機樹脂膜
を層間絶縁膜又は平坦化絶縁膜とする場合、第2の絶縁膜は、当該有機樹脂膜に含まれる
水及び大気に含まれる水が、当該有機樹脂膜を通過して酸化物半導体膜に拡散することを
抑制することができる。当該有機樹脂膜として、例えばアクリル膜などが挙げられる。
また、本発明の一態様に係る半導体装置は、酸化物半導体膜と、水の侵入を抑制する絶
縁膜より放出された元素から酸化物半導体膜を保護する絶縁膜との間に、酸化物半導体膜
に含まれる酸素欠損を修復することができる絶縁膜を設けた構成とすることができる。具
体的には、酸化物半導体膜に接して酸素を透過させる絶縁膜と、酸素を透過させる絶縁膜
に接して化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁膜と、を設けることで
ある。
上記半導体装置において、酸素を透過させる絶縁膜と、化学量論的組成を満たす酸素よ
りも多くの酸素を含む絶縁膜とが、酸化物半導体膜上に設けられた半導体装置である。従
って、本発明の一態様に係る半導体装置は、異なる機能を有する4種類の絶縁膜が酸化物
半導体膜上に設けられた半導体装置である。
本発明の一態様は、ゲート電極と、ゲート電極を覆うゲート絶縁膜と、ゲート絶縁膜を
介してゲート電極と重なる酸化物半導体膜と、酸化物半導体膜に接する一対の電極と、酸
化物半導体膜に接する第1の絶縁膜と、第1の絶縁膜に接する第2の絶縁膜と、第2の絶
縁膜に接する第3の絶縁膜と、第3の絶縁膜に接し、少なくとも窒素を含む第4の絶縁膜
と、を有し、第1の絶縁膜は、酸素を透過させる絶縁膜であり、第2の絶縁膜は、化学量
論的組成を満たす酸素よりも多くの酸素を含む絶縁膜であり、第3の絶縁膜は、第4の絶
縁膜より放出され、酸化物半導体膜に侵入する窒素から酸化物半導体膜を保護する絶縁膜
であり、第4の絶縁膜は、加熱による水素分子の放出量が5.0×1021分子/cm
未満である絶縁膜であることを特徴とする半導体装置である。
また、上記半導体装置において、第1の絶縁膜には酸素を透過させる酸化絶縁膜を適用
することができ、第2の絶縁膜には化学量論的組成を満たす酸素よりも多くの酸素を含む
酸化絶縁膜を適用することができ、第3の絶縁膜には緻密な酸化絶縁膜を適用することが
でき、第4の絶縁膜には加熱による水素分子の放出量が上記範囲である窒化絶縁膜を適用
することができる。
上記半導体装置において、第3の絶縁膜に適用できる緻密な酸化絶縁膜は、25℃にお
いて0.5重量%のフッ酸に対するエッチング速度が10nm/分以下であり、第2の絶
縁膜より遅い速度である酸化絶縁膜である。
また、上記半導体装置において、第4の絶縁膜に接して有機樹脂膜を設けて、当該有機
樹脂膜を層間絶縁膜又は平坦化絶縁膜とする場合、第4の絶縁膜は、当該有機樹脂膜に含
まれている水及び大気に含まれる水が、当該有機樹脂膜を通過して酸化物半導体膜に拡散
することを抑制することができる。例えば、当該有機樹脂膜としてアクリル膜などが挙げ
られる。
本発明の一態様により、電気特性変動を抑制した半導体装置、又は信頼性を向上させた
半導体装置を提供することができる。なお、本発明の一態様に係る半導体装置により抑制
できる電気特性変動としては、経時変化又は光ゲートBT(Bias−Temperat
ure)ストレス試験によって生じる半導体装置のしきい値電圧の変動などである。
トランジスタの一形態を示す上面図及び断面図。 トランジスタの作製方法の一形態を示す断面図。 トランジスタの一形態を示す断面図。 表示装置の一態様を示す上面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す上面図及び断面図。 表示装置の一態様を示す断面図。 半導体装置の一態様を示す回路図及び断面図。 電子機器を示す図。 電子機器を示す図。 試料の構造を示す図。 昇温脱離ガス分析の結果を示す図。 昇温脱離ガス分析の結果を示す図。 昇温脱離ガス分析の結果を示す図。 昇温脱離ガス分析の結果を示す図。 トランジスタの作製方法を説明する断面図。 トランジスタのVg−Id特性を説明する図。 トランジスタのVg−Id特性を説明する図。 トランジスタのVg−Id特性を説明する図。 窒化シリコン膜の水素分子の放出量及びアンモニア分子の放出量と、トランジスタのVg−Id特性との関係を説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。但し、本発明は
以下の説明に限定されず、その形態及び詳細を様々に変更し得ることは、当業者であれば
容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
以下に説明する本発明の構成において、同一部分又は同様の機能を有する部分には同一
の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機
能を有する部分を指す場合には、ハッチパターンを同じとし、特に符号を付さない場合が
ある。
本明細書で説明する各図において、各構成の大きさ、膜の厚さ、又は領域は、明瞭化の
ために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。また
、本明細書等において、第1、第2等として付される序数詞は、便宜上用いるものであり
、工程順又は積層順を示すものではない。また、本明細書等において発明を特定するため
の事項として固有の名称を示すものではない。
また、本発明における「ソース」及び「ドレイン」の機能は、回路動作において電流の
方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「
ソース」及び「ドレイン」の用語は、入れ替えて用いることができるものとする。
また、電圧とは2点間における電位差のことをいい、電位とはある一点における静電場
の中にある単位電荷が持つ静電エネルギー(電気的な位置エネルギー)のことをいう。た
だし、一般的に、ある一点における電位と基準となる電位(例えば接地電位)との電位差
のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多
い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし
、電圧を電位と読み替えてもよいこととする。
本明細書において、フォトリソグラフィ工程を行った後にエッチング工程を行う場合は
、フォトリソグラフィ工程で形成したマスクは除去するものとする。
(実施の形態1)
本実施の形態では、本発明の一態様に係る半導体装置及びその作製方法について、図面
を用いて説明する。本実施の形態では、半導体装置の一例として、酸化物半導体膜を有す
るトランジスタを示す。
図1(A)乃至図1(C)に、トランジスタ50の上面図及び断面図を示す。図1(A
)はトランジスタ50の上面図であり、図1(B)は、図1(A)の一点鎖線A−B間の
断面図であり、図1(C)は、図1(A)の一点鎖線C−D間の断面図である。なお、図
1(A)では、明瞭化のため、基板11、下地絶縁膜13、トランジスタ50の構成要素
の一部(例えば、ゲート絶縁膜18)、絶縁膜23乃至絶縁膜26などを省略している。
トランジスタ50は、ゲート電極15が基板11上に設けられたボトムゲート型のトラ
ンジスタである。また、トランジスタ50は、基板11及びゲート電極15上にゲート絶
縁膜18が設けられており、ゲート絶縁膜18を介してゲート電極15と重なって酸化物
半導体膜20が設けられており、酸化物半導体膜20に接して一対の電極21が設けられ
ている。そして、トランジスタ50は、ゲート絶縁膜18、酸化物半導体膜20及び一対
の電極21上に、少なくとも絶縁膜25及び絶縁膜26が設けられている。また、トラン
ジスタ50は、絶縁膜25と酸化物半導体膜20との間に設けられる絶縁膜23及び絶縁
膜24、並びに絶縁膜25及び絶縁膜26により保護膜27を有することが好ましい(図
1(B)及び図1(C)参照)。
絶縁膜26は、少なくとも窒素を含む絶縁膜であり、外部の水が酸化物半導体膜20に
侵入することを抑制する機能を有する。絶縁膜25は、絶縁膜26から放出された元素が
酸化物半導体膜20に侵入することを抑制する機能を有する。つまり、絶縁膜25は、絶
縁膜26から放出された元素から酸化物半導体膜20を保護する。また、絶縁膜25は、
酸化物半導体膜20上に設けられる膜(例えば絶縁膜23及び絶縁膜24)などに含まれ
る酸素が、外部に放出されることを抑制できる機能(酸素のブロッキング効果)を有する
。また、絶縁膜26も酸素のブロッキング効果を有していてもよい。なお、絶縁膜26か
ら放出される元素は、主に窒素であり、アンモニアなど窒素源となりうる化合物を含む。
また、本明細書において、外部の水とは、大気に含まれる水、又は絶縁膜26以外の構成
要素(絶縁膜など)のいずれかに含まれる水をいう。
絶縁膜25としては、緻密な酸化絶縁膜を適用することができる。具体的には、25℃
において0.5重量%のフッ酸に対するエッチング速度が10nm/分以下、好ましくは
8nm/分以下である酸化絶縁膜である。
絶縁膜25は、絶縁膜26から放出された元素が酸化物半導体膜20に侵入することを
抑制する機能を発揮できる厚さとする。例えば、絶縁膜25の厚さは、5nm以上150
nm以下、好ましくは5nm以上50nm以下、好ましくは10nm以上30nm以下と
することができる。
上記より、絶縁膜25には、上記エッチング速度を有し、且つ厚さが上記範囲である酸
化シリコン膜又は酸化窒化シリコン膜などを適用できる。
絶縁膜25として適用できる酸化シリコン又は酸化窒化シリコン膜は、以下の形成条件
を用いて形成することができる。当該形成条件は、プラズマCVD装置の真空排気された
処理室内に載置された基板を300℃以上400℃以下、好ましくは320℃以上370
℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を100Pa以上2
50Pa以下とし、好ましくは100Pa以上200Pa以下とし、処理室内に設けられ
た電極に高周波電力を供給する、ことである。
絶縁膜25の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いるこ
とが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシ
ラン、フッ化シランなどがある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二
酸化窒素などがある。
絶縁膜26としては、加熱による水素分子の放出量ができる限り低い窒化絶縁膜を適用
することが好ましい。なぜなら、絶縁膜25は、絶縁膜26から放出される窒素の拡散を
抑制する機能が高いが、絶縁膜26から放出される水素の拡散を抑制する機能が低いため
である。具体的には、加熱による水素分子の放出量が以下の範囲である窒化絶縁膜を適用
することができる。加熱による水素分子の放出量は、5.0×1021分子/cm未満
であり、好ましくは3.0×1021分子/cm未満であり、さらに好ましくは1.0
×1021分子/cm未満である。なお、トランジスタ50は、絶縁膜25によって絶
縁膜26から放出される窒素の侵入を抑制できるが、絶縁膜26において窒素源となりう
るアンモニアもできる限り低いことが好ましい。つまり、絶縁膜26は、加熱によるアン
モニア分子の放出量ができる限り低い窒化絶縁膜であることが好ましい。
ここで、昇温脱離ガス分析(以下、TDS分析とする。)による、水素分子及びアンモ
ニア分子の放出量の測定方法について、以下に説明する。
TDS分析による気体の放出量は、スペクトルの積分値に比例する。このため、絶縁膜
のスペクトルの積分値と、標準試料の基準値に対する比とにより、気体の放出量を計算す
ることができる。標準試料の基準値とは、所定の原子を含む試料の、スペクトルの積分値
に対する原子の密度の割合である。
例えば、標準試料である所定の密度の水素を含むシリコンウェハのTDS分析結果、及
び絶縁膜のTDS分析結果から、絶縁膜の水素分子の放出量(NH2)は、数式1で求め
ることができる。ここで、TDS分析で得られる質量数2で検出されるスペクトルの全て
が水素分子由来と仮定する。また、質量数が1以外の水素原子の同位体は、自然界におけ
る存在比率が極微量であるため考慮しない。
Figure 0006626927
H2は水素分子の放出量である。NH2(s)は、標準試料から放出された水素分子
の量を密度で換算した値である。SH2(s)は、標準試料をTDS分析したときのスペ
クトルの積分値である。ここで、標準試料の基準値を、NH2(s)/SH2(s)とす
る。SH2は、絶縁膜をTDS分析したときのスペクトルの積分値である。αは、TDS
分析におけるスペクトル強度に影響する係数である。数式1の詳細に関しては、特開平6
−275697公報を参照する。なお、上記絶縁膜の水素分子の放出量は、電子科学株式
会社製の昇温脱離分析装置EMD−WA1000S/Wを用い、標準試料として1×10
16atoms/cmの水素原子を含むシリコンウェハを用いて測定する。
また、上記数式1において、絶縁膜のアンモニア分子の放出量をTDS分析したときの
スペクトルの積分値を、SH2に代入することで、アンモニア分子の放出量を求めること
ができる。
絶縁膜26の厚さは、外部からの水の侵入を抑制する機能を発揮できる厚さとする。例
えば、50nm以上200nm以下、好ましくは50nm以上150nm以下、さらに好
ましくは50nm以上100nm以下とすることができる。
また、絶縁膜26としては、加熱による水素分子の放出量が上記範囲であり、且つ厚さ
が上記範囲である窒化シリコン膜などを適用できる。
絶縁膜26として適用できる窒化シリコン膜は、以下の形成条件を用いて形成すること
ができる。当該形成条件は、プラズマCVD装置の真空排気された処理室内に載置された
基板を80℃以上400℃以下、さらに好ましくは200℃以上370℃以下に保持し、
処理室に原料ガスを導入して処理室内における圧力を100Pa以上250Pa以下とし
、好ましくは100Pa以上200Pa以下とし、処理室内に設けられた電極に高周波電
力を供給する、ことである。
絶縁膜26の原料ガスとしては、シリコンを含む堆積性気体、窒素、及びアンモニアを
用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン
、トリシラン、フッ化シランなどがある。また、窒素の流量は、アンモニアの流量に対し
て5倍以上50倍以下、好ましくは10倍以上50倍以下とすることが好ましい。
原料ガスとしてアンモニアを用いることで、シリコンを含む堆積性気体及び窒素の分解
を促すことができる。これは、アンモニアがプラズマエネルギーや熱エネルギーによって
解離し、解離することで生じるエネルギーが、シリコンを含む堆積性気体分子の結合及び
窒素分子の結合の分解に寄与するためである。このようにすることで、水の侵入を抑制で
き、酸素ブロッキング性を有する窒化シリコン膜を形成することができる。
上記より、絶縁膜25及び絶縁膜26を設けることで電気特性変動が抑制されたトラン
ジスタ50を作製できる。
トランジスタ50の電気特性変動として、経時変化又は光ゲートBTストレス試験によ
って生じるトランジスタ50のしきい値電圧の変動などがある。
なお、酸化物半導体を用いたトランジスタはnチャネル型トランジスタであるため、本
明細書において、ゲート電圧が0Vの場合、ドレイン電流が流れていないとみなすことが
できるトランジスタを、ノーマリーオフ特性を有するトランジスタと定義する。また、ゲ
ート電圧が0Vの場合、ドレイン電流が流れているとみなすことができるトランジスタを
、ノーマリーオン特性を有するトランジスタと定義する。
次に、保護膜27について説明する。保護膜27は、絶縁膜23、絶縁膜24、絶縁膜
25及び絶縁膜26を有する。つまり、保護膜27は異なる機能を有する4種類の絶縁膜
で構成されている。
トランジスタ50は、酸化物半導体膜20に接して絶縁膜23が設けられ、絶縁膜23
に接して絶縁膜24が設けられ、絶縁膜24に接して絶縁膜25が設けられ、絶縁膜25
に接して絶縁膜26が設けられている(図1(B)及び図1(C)参照)。
絶縁膜23は、酸素を透過させる絶縁膜である。例えば、絶縁膜23として、酸素を透
過する酸化絶縁膜を適用できる。なお、絶縁膜23において、外部から絶縁膜23に入っ
た酸素は、全て絶縁膜23を通過して移動せず、絶縁膜23にとどまる酸素もある。また
、あらかじめ絶縁膜23に含まれており、絶縁膜23から外部に移動する酸素もある。そ
こで、絶縁膜23は酸素の拡散係数が大きい酸化絶縁膜であることが好ましい。
また、絶縁膜23は酸化物半導体膜20と接することから、酸素を透過させるだけでは
なく、酸化物半導体膜20との界面準位が低くなる酸化絶縁膜であることが好ましい。例
えば、絶縁膜23は絶縁膜24よりも膜中の欠陥密度が低い酸化絶縁膜であることが好ま
しい。具体的には、電子スピン共鳴測定によるg値=2.001(E´−center)
のスピン密度が3.0×1017spins/cm以下、好ましくは5.0×1016
spins/cm以下の酸化絶縁膜である。なお、電子スピン共鳴測定によるg値=2
.001のスピン密度は、絶縁膜23に含まれるダングリングボンドの存在量に対応する
絶縁膜23の厚さは、厚さが5nm以上150nm以下、好ましくは5nm以上50n
m以下、好ましくは10nm以上30nm以下とすることができる。
例えば、絶縁膜23としては、上記スピン密度を有し、且つ厚さが上記範囲である酸化
シリコン又は酸化窒化シリコンなどを適用できる。
絶縁膜23として適用できる酸化シリコン膜又は酸化窒化シリコン膜は、以下の形成条
件を用いて形成することができる。当該形成条件は、プラズマCVD装置の真空排気され
た処理室内に載置された基板を180℃以上400℃以下、さらに好ましくは200℃以
上370℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を30Pa
以上250Pa以下、さらに好ましくは40Pa以上200Pa以下とし、処理室内に設
けられた電極に高周波電力を供給する、ことである。
絶縁膜23の原料ガスとしては、絶縁膜25に適用できる原料ガスとすることができる
なお、シリコンを含む堆積性気体に対する酸化性気体量を100倍以上とすることで、
絶縁膜23に含まれる水素含有量を低減することが可能であると共に、絶縁膜23に含ま
れるダングリングボンドを低減することができる。絶縁膜24から移動する酸素は、絶縁
膜23に含まれるダングリングボンドによって捕獲される場合があるため、絶縁膜23に
含まれるダングリングボンドが低減されていると、絶縁膜24に含まれる酸素を効率よく
酸化物半導体膜20へ移動させ、酸化物半導体膜20に含まれる酸素欠損を補填すること
が可能である。この結果、酸化物半導体膜20に混入する水素量を低減できると共に酸化
物半導体膜20に含まれる酸素欠損を低減させることが可能であるため、トランジスタ5
0の初期特性不良及び電気特性変動を抑制することができる。
絶縁膜24は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁膜である。例
えば、絶縁膜24として、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁
膜を適用できる。
化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜は、加熱により酸素の
一部が脱離する酸化絶縁膜である。このため、加熱により酸素の一部が脱離する酸化絶縁
膜を絶縁膜24として絶縁膜23上に設けることで、酸化物半導体膜20に酸素を移動さ
せ、酸化物半導体膜20に含まれる酸素欠損を補填することができる。又は、加熱しなが
ら絶縁膜24を絶縁膜23上に形成することで、酸化物半導体膜20に酸素を移動させ、
酸化物半導体膜20に含まれる酸素欠損を補填することができる。又は、絶縁膜23上に
絶縁膜24を形成した後、加熱処理することより、酸素を酸化物半導体膜20に移動させ
、酸化物半導体膜20に含まれる酸素欠損を補填することができる。この結果、酸化物半
導体膜に含まれる酸素欠損量を低減することができる。例えば、酸化物半導体膜20にお
いて、磁場の向きを膜面に対して平行に印加した電子スピン共鳴法によるg値=1.93
のスピン密度(酸化物半導体膜20に含まれる酸素欠損密度に相当する。)を検出下限以
下まで低減することができる。
酸化物半導体膜20のバックチャネル領域(酸化物半導体膜20において、ゲート電極
15と対向する面と反対側の面)に、酸素を透過する酸化絶縁膜(絶縁膜23)を介して
、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜(絶縁膜24)を設け
ることで、酸化物半導体膜20のバックチャネル側に酸素を移動させることが可能であり
、当該領域の酸素欠損を低減することができる。
絶縁膜24は、加熱による酸素分子の放出量が、1.0×1018分子/cm以上あ
ることが好ましい。なお、当該放出量の酸化絶縁膜であれば、酸化物半導体膜20に含ま
れる酸素欠損の少なくとも一部を補充することができる。
また、絶縁膜24において、加熱により酸素の一部が脱離する酸化絶縁膜は、トランジ
スタ50の電気特性を低下させるほどに、膜中の欠陥密度が増大する傾向にある。つまり
、絶縁膜24を酸化物半導体膜20に接して設けることはトランジスタ50の電気特性を
低下させることに繋がる。そこで、絶縁膜24よりも膜中の欠陥密度が低い絶縁膜23を
設けることでトランジスタ50の電気特性低下を抑制することができる。なお、絶縁膜2
4においても膜中の欠陥密度はできる限り低いほうが好ましい。例えば、電子スピン共鳴
測定によるg値=2.001のスピン密度が1.0×1018spins/cm以下で
あることが好ましい。
絶縁膜24の厚さは、30nm以上500nm以下、好ましくは150nm以上400
nm以下とすることができる。
例えば、絶縁膜24としては、加熱による酸素分子の放出量が上記範囲であり、上記ス
ピン密度を有し、厚さが上記範囲である酸化シリコン膜又は酸化窒化シリコン膜などを適
用できる。
絶縁膜24として適用できる酸化シリコン膜又は酸化窒化シリコン膜は、以下の形成条
件を用いて形成することができる。当該形成条件は、プラズマCVD装置の真空排気され
た処理室内に載置された基板を180℃以上250℃以下、さらに好ましくは180℃以
上230℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を100P
a以上250Pa以下、さらに好ましくは100Pa以上200Pa以下とし、処理室内
に設けられた電極に0.17W/cm以上0.5W/cm以下、さらに好ましくは0
.26W/cm以上0.35W/cm以下の高周波電力を供給する、ことである。
なお、絶縁膜24の原料ガスとしては、絶縁膜25に適用できる原料ガスとすることが
できる。
絶縁膜24の形成条件として、上記圧力の処理室において上記パワー密度の高周波電力
を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、
原料ガスの酸化が進むため、絶縁膜24中における酸素含有量が化学量論的組成よりも多
くなる。しかしながら、基板温度が、上記温度であると、シリコンと酸素の結合力が弱い
ため、加熱により酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも
多くの酸素を含み、加熱により酸素の一部が脱離する酸化絶縁膜を形成することができる
。また、酸化物半導体膜20上に絶縁膜23が設けられている。このため、絶縁膜24の
形成工程において、絶縁膜23が酸化物半導体膜20の保護膜となる。この結果、酸化物
半導体膜20へのダメージを低減しつつ、パワー密度の高い高周波電力を用いて絶縁膜2
4を形成することができる。
また、絶縁膜24は膜厚を厚くすることで加熱によって脱離する酸素の量を多くするこ
とができることから、絶縁膜24は絶縁膜23より厚く設けることが好ましい。絶縁膜2
3を設けることで絶縁膜24を厚く設ける場合でも被覆性を良好にすることができ、トラ
ンジスタ50の電気特性変動を抑制することができる。
絶縁膜25及び絶縁膜26は上記を参照することができる。なお、絶縁膜25は酸素ブ
ロッキング性を有することから、絶縁膜24から脱離する酸素を酸化物半導体膜20の方
向に移動させることができ、酸化物半導体膜20に含まれる酸素欠損を効率よく十分に補
填することができる。
上記より、トランジスタ50は、保護膜27を有することで、酸化物半導体膜20に含
まれる酸素欠損の含有量を低減させることができる。また、酸化物半導体膜20に侵入し
ようとする不純物(水、水素又は窒素など)を低減させることができる。従って、トラン
ジスタ50の初期特性不良及び電気特性変動を抑制することができる。
なお、トランジスタ50において、絶縁膜23及び絶縁膜24を設けずとも、酸化物半
導体膜20の酸素欠損を補填できれば、絶縁膜25及び絶縁膜26で保護膜27を構成し
てもよい。例えば、酸素雰囲気下で加熱処理を行うことができる。また、絶縁膜24の形
成工程において、酸化物半導体膜20にダメージが入らない場合は、絶縁膜23を設けず
、絶縁膜24、絶縁膜25及び絶縁膜26で保護膜27を構成してもよい。
以下に、トランジスタ50の他の構成の詳細について説明する。
基板11の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の
耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サフ
ァイア基板などを、基板11として用いてもよい。また、シリコンや炭化シリコンなどの
単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、S
OI基板などを適用することも可能であり、これらの基板上に半導体素子が設けられたも
のを、基板11として用いてもよい。
また、基板11として、可撓性基板を用い、可撓性基板上に直接、トランジスタ50を
形成してもよい。又は、基板11とトランジスタ50の間に剥離層を設けてもよい。剥離
層は、その上に半導体装置を一部あるいは全部完成させた後、基板11より分離し、他の
基板に転載するのに用いることができる。その際、トランジスタ50は耐熱性の劣る基板
や可撓性の基板にも転載できる。
なお、基板11及びゲート電極15の間に下地絶縁膜13を設けてもよい。下地絶縁膜
13としては、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸
化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム、酸化窒化アルミニ
ウムなどがある。なお、下地絶縁膜13として、窒化シリコン、酸化ガリウム、酸化ハフ
ニウム、酸化イットリウム、酸化アルミニウムなどを用いることで、基板11から不純物
(代表的にはアルカリ金属、水、水素など)が酸化物半導体膜20に拡散することを抑制
することができる。なお、本明細書中において、酸化窒化シリコン膜とは、その組成とし
て、窒素よりも酸素の含有量が多い膜をいい、窒化酸化シリコン膜とは、その組成として
、酸素よりも窒素の含有量が多い膜をいう。
ゲート電極15は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タン
グステンから選ばれた金属元素、又は上述した金属元素を成分とする合金か、上述した金
属元素を組み合わせた合金などを用いて形成することができる。また、マンガン、ジルコ
ニウムのいずれか一又は複数から選択された金属元素を用いてもよい。また、ゲート電極
15は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアル
ミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜
上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造
、窒化タンタル膜又は窒化タングステン膜上にタングステン膜を積層する二層構造、チタ
ン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する
三層構造などがある。また、アルミニウムに、チタン、タンタル、タングステン、モリブ
デン、クロム、ネオジム、スカンジウムから選ばれた元素の膜、又は複数組み合わせた合
金膜、もしくは窒化膜を用いてもよい。
また、ゲート電極15は、インジウム錫酸化物、酸化タングステンを含むインジウム酸
化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化
物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加
したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、
上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
また、ゲート電極15とゲート絶縁膜18との間に、In−Ga−Zn系酸窒化物半導
体膜、In−Sn系酸窒化物半導体膜、In−Ga系酸窒化物半導体膜、In−Zn系酸
窒化物半導体膜、Sn系酸窒化物半導体膜、In系酸窒化物半導体膜、金属窒化膜(In
N膜、ZnN膜等)などを設けてもよい。これらの膜は5eV以上、好ましくは5.5e
V以上の仕事関数を有し、酸化物半導体の電子親和力よりも大きい値であるため、酸化物
半導体を用いたトランジスタのしきい値電圧をプラスにシフトすることができ、所謂ノー
マリーオフ特性のスイッチング素子を実現できる。例えば、In−Ga−Zn系酸窒化物
半導体膜を用いる場合、少なくとも酸化物半導体膜20より高い窒素濃度、具体的には7
原子%以上のIn−Ga−Zn系酸窒化物半導体膜を用いる。
ゲート絶縁膜18は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒
化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウム又はGa−Zn系金属酸
化物などを用いればよく、積層又は単層で設ける。
ゲート絶縁膜18として、加熱により酸素が脱離する酸化絶縁物を用いてもよい。ゲー
ト絶縁膜18に加熱により酸素が脱離する酸化絶縁膜を用いることで、酸化物半導体膜2
0及びゲート絶縁膜18の界面における界面準位を低減することが可能であり、初期特性
の優れたトランジスタを得ることができる。
ゲート絶縁膜18に、酸素、水素、水などのブロッキング効果を有する絶縁膜を設ける
ことで、酸化物半導体膜20に含まれている酸素の外部への拡散と、外部から酸化物半導
体膜20への水素、水などの侵入を抑制することができる。酸素、水素、水などのブロッ
キング効果を有する絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガ
リウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム
、酸化窒化ハフニウムなどがある。また、水素、水のブロッキング効果を有する絶縁膜で
ある窒化シリコン、窒化酸化シリコンをゲート絶縁膜18に適用することができる。
また、ゲート絶縁膜18に窒化シリコン膜を用いることで、以下の効果を得ることがで
きる。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、同等の静電容量を
得るのに必要な膜厚が大きいため、ゲート絶縁膜を物理的に厚膜化することができる。よ
って、トランジスタ50の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、半導
体装置の静電破壊(Electro−Static Discharge Damage
)を抑制することができる。これにより、トランジスタ50の歩留まりを向上させること
ができる。なお、絶縁膜26に適用できる窒化シリコン膜は水素含有量が低減されている
ことから、絶縁膜26に適用できる窒化シリコン膜をゲート絶縁膜18に用いることがで
き、静電破壊が抑制できると共にゲート絶縁膜18の下方から水素が侵入してくることを
抑制することができる。
また、ゲート電極15として銅を用い、ゲート電極15に接するゲート絶縁膜18に窒
化シリコン膜を用いる場合、加熱によるアンモニア分子の放出量をできる限り低減する窒
化シリコン膜をゲート絶縁膜18に用いることが好ましい。このため、当該窒化シリコン
膜として、窒化絶縁膜25に適用できる窒化シリコン膜を用いることができる。この結果
、銅とアンモニア分子が反応することを抑制することができる。
また、ゲート絶縁膜18として、ハフニウムシリケート(HfSiO)、窒素が添加
されたハフニウムシリケート(HfSi)、窒素が添加されたハフニウムアル
ミネート(HfAl)、酸化ハフニウム、酸化イットリウムなどのhigh−
k材料を用いることでトランジスタのゲートリークを低減できる。
ゲート絶縁膜18の厚さは、5nm以上400nm以下、より好ましくは10nm以上
300nm以下、より好ましくは50nm以上250nm以下とするとよい。
酸化物半導体膜20は、少なくともインジウム(In)若しくは亜鉛(Zn)を含むこ
とが好ましい。又は、InとZnの双方を含むことが好ましい。また、該酸化物半導体膜
を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザ
ーの一又は複数を有することが好ましい。
スタビライザーとしては、ガリウム(Ga)、スズ(Sn)、ハフニウム(Hf)、ア
ルミニウム(Al)、又はジルコニウム(Zr)などがある。また、他のスタビライザー
としては、ランタノイドである、ランタン(La)、セリウム(Ce)、プラセオジム(
Pr)、ネオジム(Nd)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム
(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビ
ウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、ルテチウム(Lu)などが
ある。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属酸化
物であるIn−Zn系金属酸化物、Sn−Zn系金属酸化物、Al−Zn系金属酸化物、
Zn−Mg系金属酸化物、Sn−Mg系金属酸化物、In−Mg系金属酸化物、In−G
a系金属酸化物、In−W系金属酸化物、三元系金属酸化物であるIn−Ga−Zn系金
属酸化物(IGZOとも表記する。)、In−Al−Zn系金属酸化物、In−Sn−Z
n系金属酸化物、Sn−Ga−Zn系金属酸化物、Al−Ga−Zn系金属酸化物、Sn
−Al−Zn系金属酸化物、In−Hf−Zn系金属酸化物、In−La−Zn系金属酸
化物、In−Ce−Zn系金属酸化物、In−Pr−Zn系金属酸化物、In−Nd−Z
n系金属酸化物、In−Sm−Zn系金属酸化物、In−Eu−Zn系金属酸化物、In
−Gd−Zn系金属酸化物、In−Tb−Zn系金属酸化物、In−Dy−Zn系金属酸
化物、In−Ho−Zn系金属酸化物、In−Er−Zn系金属酸化物、In−Tm−Z
n系金属酸化物、In−Yb−Zn系金属酸化物、In−Lu−Zn系金属酸化物、四元
系金属酸化物であるIn−Sn−Ga−Zn系金属酸化物、In−Hf−Ga−Zn系金
属酸化物、In−Al−Ga−Zn系金属酸化物、In−Sn−Al−Zn系金属酸化物
、In−Sn−Hf−Zn系金属酸化物、In−Hf−Al−Zn系金属酸化物を用いる
ことができる。
なお、ここで、例えば、In−Ga−Zn系金属酸化物とは、InとGaとZnを主成
分として有する酸化物という意味であり、InとGaとZnの比率は問わない。また、I
nとGaとZn以外の金属元素が入っていてもよい。
また、酸化物半導体として、InMO(ZnO)(m>0、且つ、mは整数でない
。)で表記される材料を用いてもよい。なお、Mは、Ga、Fe、Mn及びCoから選ば
れた一の金属元素又は複数の金属元素を示す。また、酸化物半導体として、InSnO
(ZnO)(n>0、且つnは整数)で表記される材料を用いてもよい。
例えば、In:Ga:Zn=1:1:1(=1/3:1/3:1/3)、In:Ga:
Zn=2:2:1(=2/5:2/5:1/5)、あるいはIn:Ga:Zn=3:1:
2(=1/2:1/6:1/3)の原子数比のIn−Ga−Zn系金属酸化物やその組成
の近傍の酸化物を用いることができる。あるいは、In:Sn:Zn=1:1:1(=1
/3:1/3:1/3)、In:Sn:Zn=2:1:3(=1/3:1/6:1/2)
あるいはIn:Sn:Zn=2:1:5(=1/4:1/8:5/8)の原子数比のIn
−Sn−Zn系金属酸化物やその組成の近傍の酸化物を用いるとよい。
しかし、これらに限られず、必要とする半導体特性及び電気特性(電界効果移動度、し
きい値電圧、ばらつきなど)に応じて適切な組成のものを用いればよい。また、必要とす
る半導体特性を得るために、キャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原
子数比、原子間距離、密度などを適切なものとすることが好ましい。
例えば、In−Sn−Zn系金属酸化物では比較的容易に高い移動度が得られる。しか
しながら、In−Ga−Zn系金属酸化物でも、バルク内欠陥密度を低くすることにより
移動度を上げることができる。
また、酸化物半導体膜20に適用可能な酸化物半導体は、エネルギーギャップが2eV
以上、好ましくは2.5eV以上、より好ましくは3eV以上の酸化物半導体である。こ
のように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタのオフ
電流を低減することができる。
また、酸化物半導体膜20は、非晶質構造、単結晶構造、又は多結晶構造であってもよ
い。
また、酸化物半導体膜20として、結晶部を有するCAAC−OS(C Axis A
ligned Crystalline Oxide Semiconductorとも
いう。)膜を用いてもよい。
CAAC−OS膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの
結晶部は、一辺が100nm未満の立方体内に収まる大きさである。従って、CAAC−
OS膜に含まれる結晶部は、一辺が10nm未満、5nm未満または3nm未満の立方体
内に収まる大きさの場合も含まれる。CAAC−OS膜は、微結晶酸化物半導体膜よりも
欠陥準位密度が低いという特徴がある。以下、CAAC−OS膜について詳細な説明を行
う。
CAAC−OS膜を透過型電子顕微鏡(TEM:Transmission Elec
tron Microscope)によって観察すると、結晶部同士の明確な境界、即ち
結晶粒界(グレインバウンダリーともいう。)を確認することができない。そのため、C
AAC−OS膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
CAAC−OS膜を、試料面と概略平行な方向からTEMによって観察(断面TEM観
察)すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原
子の各層は、CAAC−OS膜の膜を形成する面(被形成面ともいう。)または上面の凹
凸を反映した形状であり、CAAC−OS膜の被形成面または上面と平行に配列する。
一方、CAAC−OS膜を、試料面と概略垂直な方向からTEMによって観察(平面T
EM観察)すると、結晶部において、金属原子が三角形状または六角形状に配列している
ことを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られ
ない。
断面TEM観察および平面TEM観察より、CAAC−OS膜の結晶部は配向性を有し
ていることがわかる。
CAAC−OS膜に対し、X線回折(XRD:X−Ray Diffraction)
装置を用いて構造解析を行うと、例えばInGaZnOの結晶を有するCAAC−OS
膜のout−of−plane法による解析では、回折角(2θ)が31°近傍にピーク
が現れる場合がある。このピークは、InGaZnOの結晶の(009)面に帰属され
ることから、CAAC−OS膜の結晶がc軸配向性を有し、c軸が被形成面または上面に
概略垂直な方向を向いていることが確認できる。
一方、CAAC−OS膜に対し、c軸に概略垂直な方向からX線を入射させるin−p
lane法による解析では、2θが56°近傍にピークが現れる場合がある。このピーク
は、InGaZnOの結晶の(110)面に帰属される。InGaZnOの単結晶酸
化物半導体膜であれば、2θを56°近傍に固定し、試料面の法線ベクトルを軸(φ軸)
として試料を回転させながら分析(φスキャン)を行うと、(110)面と等価な結晶面
に帰属されるピークが6本観察される。これに対し、CAAC−OS膜の場合は、2θを
56°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、CAAC−OS膜では、異なる結晶部間ではa軸およびb軸の配向は
不規則であるが、c軸配向性を有し、かつc軸が被形成面または上面の法線ベクトルに平
行な方向を向いていることがわかる。従って、前述の断面TEM観察で確認された層状に
配列した金属原子の各層は、結晶のab面に平行な面である。
なお、結晶部は、CAAC−OS膜を成膜した際、または加熱処理などの結晶化処理を
行った際に形成される。上述したように、結晶のc軸は、CAAC−OS膜の被形成面ま
たは上面の法線ベクトルに平行な方向に配向する。従って、例えば、CAAC−OS膜の
形状をエッチングなどによって変化させた場合、結晶のc軸がCAAC−OS膜の被形成
面または上面の法線ベクトルと平行にならないこともある。
また、CAAC−OS膜中の結晶化度が均一でなくてもよい。例えば、CAAC−OS
膜の結晶部が、CAAC−OS膜の上面近傍からの結晶成長によって形成される場合、上
面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、CA
AC−OS膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部
分的に結晶化度の異なる領域が形成されることもある。
なお、InGaZnOの結晶を有するCAAC−OS膜のout−of−plane
法による解析では、2θが31°近傍のピークの他に、2θが36°近傍にもピークが現
れる場合がある。2θが36°近傍のピークは、CAAC−OS膜中の一部に、c軸配向
性を有さない結晶が含まれることを示している。CAAC−OS膜は、2θが31°近傍
にピークを示し、2θが36°近傍にピークを示さないことが好ましい。
CAAC−OS膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変
動が少ない。よって、当該トランジスタは、信頼性が高い。
また、酸化物半導体膜20は、複数の酸化物半導体膜が積層された構造でもよい。例え
ば、酸化物半導体膜20を、第1の酸化物半導体膜と第2の酸化物半導体膜の積層として
、第1の酸化物半導体膜と第2の酸化物半導体膜に、異なる組成の金属酸化物を用いても
よい。例えば、第1の酸化物半導体膜に二元系金属酸化物乃至四元系金属酸化物の一を用
い、第2の酸化物半導体膜に第1の酸化物半導体膜と異なる二元系金属酸化物乃至四元系
金属酸化物を用いてもよい。
また、第1の酸化物半導体膜と第2の酸化物半導体膜の構成元素を同一とし、両者の組
成を異ならせてもよい。例えば、第1の酸化物半導体膜の原子数比をIn:Ga:Zn=
3:1:2とし、第2の酸化物半導体膜の原子数比をIn:Ga:Zn=1:1:1とし
てもよい。また、第1の酸化物半導体膜の原子数比をIn:Ga:Zn=2:1:3とし
、第2の酸化物半導体膜の原子数比をIn:Ga:Zn=1:3:2としてもよい。なお
、各酸化物半導体膜の原子数比は、誤差として上記の原子数比のプラスマイナス20%の
変動を含む。
この時、第1の酸化物半導体膜と第2の酸化物半導体膜のうち、ゲート電極に近い側(
チャネル側)の酸化物半導体膜のInとGaの含有率をIn>Gaとするとよい。またゲ
ート電極から遠い側(バックチャネル側)の酸化物半導体膜のInとGaの含有率をIn
≦Gaとするとよい。
また、酸化物半導体膜20を3層構造とし、第1の酸化物半導体膜乃至第3の酸化物半
導体膜の構成元素を同一とし、且つそれぞれの組成を異ならせてもよい。例えば、第1の
酸化物半導体膜の原子数比をIn:Ga:Zn=1:3:2とし、第2の酸化物半導体膜
の原子数比をIn:Ga:Zn=3:1:2とし、第3の酸化物半導体膜の原子数比をI
n:Ga:Zn=1:1:1としてもよい。
Ga及びZnよりInの原子数比が小さい酸化物半導体膜、代表的には原子数比がIn
:Ga:Zn=1:3:2である第1の酸化物半導体膜は、Ga及びZnよりInの原子
数比が大きい酸化物半導体膜、代表的には第2の酸化物半導体膜、並びにGa、Zn、及
びInの原子数比が同じ酸化物半導体膜、代表的には第3の酸化物半導体膜と比較して、
酸素欠損が生じにくいため、キャリア密度が増加することを抑制することができる。また
、原子数比がIn:Ga:Zn=1:3:2である第1の酸化物半導体膜が非晶質構造で
あると、第2の酸化物半導体膜がCAAC−OS膜となりやすい。
また、第1の酸化物半導体膜乃至第3の酸化物半導体膜の構成元素は同一であるため、
第1の酸化物半導体膜は、第2の酸化物半導体膜との界面における欠陥準位(トラップ準
位)が少ない。このため、酸化物半導体膜20を上記構造とすることで、トランジスタの
経時変化や光BTストレス試験によるしきい値電圧の変動量を低減することができる。
酸化物半導体では主として重金属のs軌道がキャリア伝導に寄与しており、Inの含有
率を多くすることにより、より多くのs軌道が重なるため、In>Gaの組成となる酸化
物はIn≦Gaの組成となる酸化物と比較して高いキャリア移動度を備える。また、Ga
はInと比較して酸素欠損の形成エネルギーが大きく酸素欠損が生じにくいため、In≦
Gaの組成となる酸化物はIn>Gaの組成となる酸化物と比較して安定した特性を備え
る。
チャネル側にIn>Gaの組成となる酸化物半導体を適用し、バックチャネル側にIn
≦Gaの組成となる酸化物半導体を適用することで、トランジスタの電界効果移動度及び
信頼性をさらに高めることが可能となる。
また、第1の酸化物半導体膜乃至第3の酸化物半導体膜に、結晶性の異なる酸化物半導
体を適用してもよい。すなわち、単結晶酸化物半導体、多結晶酸化物半導体、非晶質酸化
物半導体、又はCAAC−OSを適宜組み合わせた構成としてもよい。また、第1の酸化
物半導体膜乃至第2の酸化物半導体膜のいずれか一に非晶質酸化物半導体を適用すると、
酸化物半導体膜20の内部応力や外部からの応力を緩和し、トランジスタの特性ばらつき
が低減され、また、トランジスタの信頼性をさらに高めることが可能となる。
酸化物半導体膜20の厚さは、1nm以上100nm以下、更に好ましくは1nm以上
30nm以下、更に好ましくは1nm以上50nm以下、更に好ましくは3nm以上20
nm以下とすることが好ましい。
酸化物半導体膜20において、二次イオン質量分析法(SIMS:Secondary
Ion Mass Spectrometry)により得られるアルカリ金属又はアル
カリ土類金属の濃度を、1×1018atoms/cm以下、さらに好ましくは2×1
16atoms/cm以下であることが望ましい。アルカリ金属及びアルカリ土類金
属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電
流の上昇の原因となるためである。
酸化物半導体膜20において、二次イオン質量分析法により得られる水素濃度を、5×
1018atoms/cm未満、好ましくは1×1018atoms/cm以下、よ
り好ましくは5×1017atoms/cm以下、さらに好ましくは1×1016at
oms/cm以下とすることが好ましい。
酸化物半導体膜20に含まれる水素は、金属原子と結合する酸素と反応して水となると
共に、酸素が脱離した格子(あるいは酸素が脱理した部分)には欠損が形成されてしまう
。また、水素の一部が酸素と結合することで、キャリアである電子が生じてしまう。これ
らのため、酸化物半導体膜の成膜工程において、水素を含む不純物を極めて減らすことに
より、酸化物半導体膜の水素濃度を低減することが可能である。このため、水素をできる
だけ除去し、高純度化された酸化物半導体膜をチャネル領域とすることにより、しきい値
電圧のマイナスシフトを低減することができ、またトランジスタのソース及びドレインに
おけるリーク電流を、代表的には、オフ電流を低減することが可能であり、トランジスタ
の電気特性を向上させることができる。
なお、高純度化された酸化物半導体膜をチャネル領域に用いたトランジスタのオフ電流
が低いことは、いろいろな実験により証明できる。例えば、チャネル幅が1×10μm
でチャネル長が10μmの素子であっても、ソース電極とドレイン電極間の電圧(ドレイ
ン電圧)が1Vから10Vの範囲において、オフ電流が、半導体パラメータアナライザの
測定限界以下、すなわち1×10−13A以下という特性を得ることができる。この場合
、オフ電流は、100zA/μm以下であることが分かる。また、容量素子とトランジス
タとを接続して、容量素子に流入又は容量素子から流出する電荷を当該トランジスタで制
御する回路を用いて、オフ電流の測定を行った。当該測定では、上記トランジスタに高純
度化された酸化物半導体膜をチャネル領域に用い、容量素子の単位時間あたりの電荷量の
推移から当該トランジスタのオフ電流を測定した。その結果、トランジスタのソース電極
とドレイン電極間の電圧が3Vの場合に、数十yA/μmという、さらに低いオフ電流が
得られることが分かった。従って、高純度化された酸化物半導体膜をチャネル領域に用い
たトランジスタは、オフ電流が著しく小さい。
酸化物半導体膜20の窒素濃度は、5×1018atoms/cm以下にすることが
好ましい。
一対の電極21は、導電材料として、アルミニウム、チタン、クロム、ニッケル、銅、
イットリウム、ジルコニウム、モリブデン、銀、タンタル、又はタングステンからなる単
体金属、又はこれを主成分とする合金を単層構造又は積層構造として用いる。例えば、シ
リコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構
造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム
合金膜上に銅膜を積層する二層構造、チタン膜又は窒化チタン膜と、そのチタン膜又は窒
化チタン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にチタン膜又は窒
化チタン膜を形成する三層構造、モリブデン膜又は窒化モリブデン膜と、そのモリブデン
膜又は窒化モリブデン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にモ
リブデン膜又は窒化モリブデン膜を形成する三層構造などがある。なお、酸化インジウム
、酸化錫又は酸化亜鉛を含む透明導電材料を用いてもよい。
次に、図1に示すトランジスタ50の作製方法について、図2を用いて説明する。
図2(A)に示すように、基板11上にゲート電極15を形成し、ゲート電極15上に
ゲート絶縁膜18を形成する。
ゲート電極15の形成方法を以下に示す。はじめに、スパッタリング法、CVD法、蒸
着法などにより導電膜を形成し、導電膜上にフォトリソグラフィ工程によりマスクを形成
する。次に、該マスクを用いて導電膜の一部をエッチングして、ゲート電極15を形成す
る。この後、マスクを除去する。
なお、ゲート電極15は、上記形成方法の代わりに、電解メッキ法、印刷法又はインク
ジェット法などで形成してもよい。
ここでは、厚さ100nmのタングステン膜をスパッタリング法により形成する。次に
、フォトリソグラフィ工程によりマスクを形成し、当該マスクを用いてタングステン膜を
ドライエッチングして、ゲート電極15を形成する。
ゲート絶縁膜18は、スパッタリング法、CVD法又は蒸着法などで形成する。
ゲート絶縁膜18として酸化シリコン膜、酸化窒化シリコン膜、又は窒化酸化シリコン
膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用い
ることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、ト
リシラン、フッ化シランなどがある。酸化性気体としては、酸素、オゾン、一酸化二窒素
、二酸化窒素などがある。
また、ゲート絶縁膜18として窒化シリコン膜を形成する場合、絶縁膜26に適用でき
る窒化シリコン膜の形成方法の他に、以下の形成方法を用いて形成することが好ましい。
当該形成方法は、2段階の形成方法である。はじめに、シラン、窒素、及びアンモニアの
混合ガスを原料ガスとして用いたプラズマCVD法により、欠陥の少ない第1の窒化シリ
コン膜を形成する。次に、原料ガスを、シラン及び窒素の混合ガスに切り替えて、水素濃
度が少なく、且つ水素をブロッキングすることが可能な第2の窒化シリコン膜を成膜する
。このような形成方法により、ゲート絶縁膜18として、欠陥が少なく、且つ水素のブロ
ッキング効果を有する窒化シリコン膜を形成することができる。
また、ゲート絶縁膜18として酸化ガリウム膜を形成する場合、MOCVD(Meta
l Organic Chemical Vapor Deposition)法を用い
て形成することができる。
次に、図2(B)に示すように、ゲート絶縁膜18上に酸化物半導体膜19を形成する
酸化物半導体膜19の形成方法について以下に説明する。ゲート絶縁膜18上にスパッ
タリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法等により酸化物
半導体膜を形成する。次に、酸化物半導体膜上にフォトリソグラフィ工程によりマスクを
形成した後、該マスクを用いて酸化物半導体膜の一部をエッチングすることで、図2(B
)に示すように、ゲート絶縁膜18上であって、ゲート電極15の一部と重なるように素
子分離された酸化物半導体膜19を形成する。この後、マスクを除去する。
また、酸化物半導体膜19として印刷法を用いることで、素子分離された酸化物半導体
膜19を直接形成することができる。
スパッタリング法で酸化物半導体膜を形成する場合、プラズマを発生させるための電源
装置は、RF電源装置、AC電源装置又はDC電源装置などを適宜用いることができる。
スパッタリングガスは、希ガス(代表的にはアルゴン)雰囲気、酸素雰囲気、希ガス及
び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対し
て酸素のガス比を高めることが好ましい。
また、ターゲットは、形成する酸化物半導体膜の組成にあわせて、適宜選択すればよい
なお、酸化物半導体膜を形成する際に、例えば、スパッタリング法を用いる場合、基板
温度を150℃以上750℃以下、好ましくは150℃以上450℃以下、さらに好まし
くは200℃以上350℃以下として、酸化物半導体膜を成膜することで、CAAC−O
S膜を形成することができる。
なお、CAAC−OS膜は、例えば、多結晶である酸化物半導体スパッタリング用ター
ゲットを用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットに
イオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がa−b面から劈
開し、a−b面に平行な面を有する平板状又はペレット状のスパッタリング粒子として剥
離することがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持した
まま基板に到達することで、CAAC−OS膜を成膜することができる。
また、CAAC−OS膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制で
きる。例えば、成膜室内に存在する不純物濃度(水素、水、二酸化炭素及び窒素など)を
低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が
−80℃以下、好ましくは−100℃以下である成膜ガスを用いる。
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイ
グレーションが起こる。具体的には、基板加熱温度を100℃以上740℃以下、好まし
くは200℃以上500℃以下として成膜する。成膜時の基板加熱温度を高めることで、
平板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり
、スパッタリング粒子の平らな面が基板に付着する。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメー
ジを軽減すると好ましい。成膜ガス中の酸素割合は、30体積%以上、好ましくは100
体積%とする。
スパッタリング用ターゲットの一例として、In−Ga−Zn系金属酸化物ターゲット
について以下に示す。
InO粉末、GaO粉末及びZnO粉末を所定のmol数で混合し、加圧処理後
、1000℃以上1500℃以下の温度で加熱処理をすることで多結晶であるIn−Ga
−Zn系金属酸化物ターゲットとする。なお、当該加圧処理は、冷却しながら行ってもよ
いし、加熱しながら行ってもよい。なお、X、Y及びZは任意の正数である。ここで、所
定のmol数比は、例えば、InO粉末、GaO粉末及びZnO粉末が、2:2:
1、8:4:3、3:1:1、1:1:1、4:2:3又は3:1:2である。なお、粉
末の種類、及びその混合するmol数比は、作製するスパッタリング用ターゲットによっ
て適宜変更すればよい。
また、酸化物半導体膜を形成した後、加熱処理を行い、酸化物半導体膜の脱水素化又は
脱水化をしてもよい。加熱処理の温度は、代表的には、150℃以上基板歪み点未満、好
ましくは200℃以上450℃以下、更に好ましくは300℃以上450℃以下とする。
加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、又は窒
素を含む不活性ガス雰囲気で行う。又は、不活性ガス雰囲気で加熱した後、酸素雰囲気で
加熱してもよい。なお、上記不活性雰囲気及び酸素雰囲気に水素、水などが含まれないこ
とが好ましい。処理時間は3分〜24時間とする。
当該加熱処理は、電気炉、RTA装置などを用いることができる。RTA装置を用いる
ことで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため
加熱処理時間を短縮することができる。
加熱処理は、窒素、酸素、超乾燥空気(水の含有量が20ppm以下、好ましくは1p
pm以下、好ましくは10ppb以下の空気)、又は希ガス(アルゴン、ヘリウム等)の
雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、又は希ガスに水素、水など
が含まれないことが好ましい。
酸化物半導体膜を形成した後、加熱処理を行うことで、酸化物半導体膜20に含まれて
いる水素濃度を5×1018atoms/cm未満、好ましくは1×1018atom
s/cm以下、より好ましくは5×1017atoms/cm以下、さらに好ましく
は1×1016atoms/cm以下とすることができる。
ここでは、スパッタリング法により、厚さ35nmの酸化物半導体膜を形成した後、当
該酸化物半導体膜上にマスクを形成し、酸化物半導体膜の一部を選択的にエッチングする
ことで、酸化物半導体膜19を形成する。
次に、図2(C)に示すように、一対の電極21を形成する。
一対の電極21の形成方法を以下に示す。はじめに、スパッタリング法、CVD法、蒸
着法などで導電膜を形成する。次に、当該導電膜上にフォトリソグラフィ工程によりマス
クを形成する。次に、当該マスクを用いて導電膜をエッチングして、一対の電極21を形
成する。この後、マスクを除去する。
ここでは、厚さ50nmのタングステン膜、厚さ400nmのアルミニウム膜、及び厚
さ100nmのチタン膜を順にスパッタリング法により積層する。次に、チタン膜上にフ
ォトリソグラフィ工程によりマスクを形成し、当該マスクを用いてタングステン膜、アル
ミニウム膜、及びチタン膜をドライエッチングして、一対の電極21を形成する。
なお、一対の電極21を形成した後、エッチング残渣を除去するため、洗浄処理をする
ことが好ましい。この洗浄処理を行うことで、一対の電極21の短絡を抑制することがで
きる。当該洗浄処理は、TMAH(Tetramethylammonium Hydr
oxide)溶液などのアルカリ性の溶液、フッ酸、シュウ酸などの酸性の溶液、又は水
を用いて行うことができる。
次に、図2(C)に示すように、酸化物半導体膜19を酸素雰囲気で発生させたプラズ
マに曝し、酸化物半導体膜19に酸素22を供給して、図2(D)に示す酸化物半導体膜
20を形成してもよい。酸化雰囲気としては、酸素、オゾン、一酸化二窒素、二酸化窒素
などの雰囲気がある。さらに、プラズマ処理において、基板11側にバイアスを印加しな
い状態で発生したプラズマに酸化物半導体膜19を曝すことが好ましい。この結果、酸化
物半導体膜19にダメージを与えず、且つ酸素を供給することが可能であり、酸化物半導
体膜20に含まれる酸素欠損量を低減することができる。
ここでは、プラズマCVD装置の処理室に一酸化二窒素を導入し、処理室に設けられる
上部電極に27.12MHzの高周波電源を用いて150Wの高周波電力を供給して発生
させた酸素プラズマに酸化物半導体膜19を曝し、酸化物半導体膜20を形成する。なお
、プラズマCVD装置は電極面積が6000cmである平行平板型のプラズマCVD装
置であり、供給した電力を単位面積あたりの電力(電力密度)に換算すると2.5×10
−2W/cmである。
酸化物半導体膜19の表面を酸素雰囲気で発生させたプラズマに曝すことで、酸化物半
導体膜19に酸素を供給することが可能であり、酸化物半導体膜に含まれる酸素欠損量を
低減することができる。また、エッチング処理により酸化物半導体膜19の表面に残存す
る不純物、例えば、フッ素、塩素等のハロゲンなどを除去することができる。
なお、酸化物半導体膜19にプラズマ処理を行う前に加熱処理をすることが好ましい。
例えば、当該加熱処理としては酸化物半導体膜19を形成した後に行う加熱処理と同様に
して行うことができる。
次に、酸化物半導体膜20及び一対の電極21上に保護膜27を形成する。具体的には
、酸化物半導体膜20及び一対の電極21上に絶縁膜23、絶縁膜24、絶縁膜25及び
絶縁膜26を順次形成する。このとき、上記プラズマ処理によって酸化物半導体膜20を
形成した後、大気に曝すことなく絶縁膜23を形成することで、酸化物半導体膜20及び
絶縁膜23の界面における不純物濃度を低減することが可能である。
絶縁膜23を形成した後、絶縁膜24乃至絶縁膜26を大気に曝すことなく、連続的に
形成することが好ましい。絶縁膜23を形成した後、大気開放せず、原料ガスの流量、圧
力、高周波電力及び基板温度の一以上を調整して絶縁膜24を連続的に形成することで、
絶縁膜23及び絶縁膜24における界面の不純物濃度を低減することができると共に、絶
縁膜24に含まれる酸素を酸化物半導体膜20に移動させることが可能であり、酸化物半
導体膜20の酸素欠損量を低減することができる。
絶縁膜24を形成した後、大気開放せず、原料ガスの流量、圧力、高周波電力及び基板
温度の一以上を調整して絶縁膜25を連続的に形成することで、絶縁膜24及び絶縁膜2
5における界面の不純物濃度を低減でき、界面準位を低減することができる。
絶縁膜25を形成した後、大気開放せず、原料ガスの流量、圧力、高周波電力及び基板
温度の一以上を調整して絶縁膜26を連続的に形成することで、絶縁膜25及び絶縁膜2
6における界面の不純物濃度を低減でき、界面準位を低減することができる。
絶縁膜23乃至絶縁膜26の形成方法については上記を参照することができる。
ここでは、絶縁膜23として、厚さ50nmの酸化窒化シリコン膜をプラズマCVD法
により形成する。当該プラズマCVD法は、流量20sccmのシラン及び流量3000
sccmの一酸化二窒素を原料ガスとし、処理室の圧力を40Pa、基板温度を220℃
とし、27.12MHzの高周波電源を用いて100Wの高周波電力を平行平板電極に供
給することである。なお、プラズマCVD装置は電極面積が6000cmである平行平
板型のプラズマCVD装置であり、供給した電力を単位面積あたりの電力(電力密度)に
換算すると1.6×10−2W/cmである。
ここでは、絶縁膜24として、厚さ400nmの酸化窒化シリコン膜をプラズマCVD
法により形成する。当該プラズマCVD法は、流量160sccmのシラン及び流量40
00sccmの一酸化二窒素を原料ガスとし、処理室の圧力を200Pa、基板温度を2
20℃とし、27.12MHzの高周波電源を用いて1500Wの高周波電力を平行平板
電極に供給することである。なお、プラズマCVD装置は電極面積が6000cmであ
る平行平板型のプラズマCVD装置であり、供給した電力を単位面積あたりの電力(電力
密度)に換算すると2.5×10−1W/cmである。
ここでは、絶縁膜25として、厚さ10nmの酸化窒化シリコン膜をプラズマCVD法
により形成する。当該プラズマCVD法は、流量20sccmのシラン、及び流量300
0sccmの一酸化二窒素を原料ガスとし、処理室の圧力を200Pa、基板温度を35
0℃とし、27.12MHzの高周波電源を用いて100Wの高周波電力を平行平板電極
に供給することである。なお、プラズマCVD装置は電極面積が6000cmである平
行平板型のプラズマCVD装置であり、供給した電力を単位面積あたりの電力(電力密度
)に換算すると1.6×10−2W/cmである。
ここでは、絶縁膜26として、厚さ50nmの窒化シリコン膜をプラズマCVD法によ
り形成する。当該プラズマCVD法は、流量50sccmのシラン、流量5000scc
mの窒素、及び流量100sccmのアンモニアを原料ガスとし、処理室の圧力を200
Pa、基板温度を220℃とし、27.12MHzの高周波電源を用いて1000Wの高
周波電力を平行平板電極に供給することである。なお、プラズマCVD装置は電極面積が
6000cmである平行平板型のプラズマCVD装置であり、供給した電力を単位面積
あたりの電力(電力密度)に換算すると1.6×10−1W/cmである。
なお、絶縁膜26を形成する前に加熱処理を行う。当該加熱処理によって、絶縁膜23
乃至絶縁膜25に含まれる水(水素を含む)を除去することができると共に少なくとも絶
縁膜24から脱離する酸素を酸化物半導体膜20に移動させ、酸化物半導体膜20の酸素
欠損を補填できる。当該加熱処理は酸化物半導体膜19を形成した後に行う加熱処理、及
びプラズマ処理を行う前の加熱処理と同様にして行うことができる。
ここでは、窒素及び酸素雰囲気で、350℃、1時間の加熱処理を行う。
また、絶縁膜26を形成した後に、絶縁膜26を形成する前に行う加熱処理と同様の加
熱処理を行ってもよい。
以上の工程により、トランジスタ50を作製することができる。
本実施の形態に示す構成、方法などは、他の実施の形態及び実施例に示す構成、方法な
どと適宜組み合わせて用いることができる。
(実施の形態2)
本実施の形態では、実施の形態1と異なる構造のトランジスタについて、図3を用いて
説明する。本実施の形態に示すトランジスタ70は、酸化物半導体膜を介して対向する複
数のゲート電極を有する。
トランジスタ70は、基板11上に設けられるゲート電極15を有する。また、トラン
ジスタ70は、基板11及びゲート電極15上にゲート絶縁膜18が設けられており、ゲ
ート絶縁膜18を介してゲート電極15と重なって酸化物半導体膜20が設けられており
、酸化物半導体膜20に接して一対の電極21が設けられている。そして、トランジスタ
70は、ゲート絶縁膜18、酸化物半導体膜20及び一対の電極21上に、少なくとも絶
縁膜25及び絶縁膜26が設けられている。また、絶縁膜26上に酸化物半導体膜20と
重なってゲート電極61が設けられている。また、トランジスタ70においてもトランジ
スタ50と同様に、絶縁膜25と酸化物半導体膜20との間に設けられる絶縁膜23及び
絶縁膜24、並びに絶縁膜25及び絶縁膜26により保護膜27を有することが好ましい
(図3参照)。
ゲート電極61は、実施の形態1に示すゲート電極15と同様に形成することができる
。なお、トランジスタ70におけるその他の構成は、実施の形態1と同様である。
トランジスタ70は、酸化物半導体膜20を介して対向するゲート電極15及びゲート
電極61を有する。ゲート電極15とゲート電極61に異なる電位を印加することで、ト
ランジスタ70のしきい値電圧を制御することができる。又は、ゲート電極15及びゲー
ト電極61に同電位を印加することで、トランジスタ70のオン電流を増加させることが
できる。また、トランジスタ70は、酸素雰囲気で発生したプラズマに表面が曝された酸
化物半導体膜20と、当該プラズマ処理の後連続的に形成された保護膜27を有すること
で、酸化物半導体膜20及びゲート電極61の間における不純物を低減することが可能で
あり、トランジスタ70の電気特性変動(しきい値電圧のばらつき)を抑制することがで
きる。また、トランジスタ70は、酸素欠損量が低減された酸化物半導体膜20を有する
ことから、初期特性不良が抑制されたトランジスタである。
本実施の形態に示す構成、方法などは、他の実施の形態及び実施例に示す構成、方法な
どと適宜組み合わせて用いることができる。
(実施の形態3)
本発明の一態様に係るトランジスタを用いることで、表示機能を有する半導体装置(表
示装置ともいう。)を作製することができる。また、半導体装置の駆動回路の一部又は全
体を画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
図4(A)において、基板901上に設けられた画素部902を囲むようにして、シー
ル材905が設けられ、基板906によって封止されている。図4(A)においては、基
板901上のシール材905によって囲まれている領域とは異なる領域に、ICチップ、
又は別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動
回路903、走査線駆動回路904が実装されている。また、信号線駆動回路903と走
査線駆動回路904を通して画素部902に与えられる各種信号及び電位は、FPC(F
lexible printed circuit)918a及びFPC918bから供
給されている。
図4(B)及び図4(C)において、基板901上に設けられた画素部902と、走査
線駆動回路904とを囲むようにして、シール材905が設けられている。また画素部9
02と、走査線駆動回路904の上に基板906が設けられている。よって画素部902
と、走査線駆動回路904とは、基板901とシール材905と基板906とによって、
表示素子と共に封止されている。図4(B)及び(C)においては、基板901上のシー
ル材905によって囲まれている領域とは異なる領域に、ICチップ、又は別途用意され
た基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路903が実装
されている。図4(B)及び図4(C)においては、信号線駆動回路903と走査線駆動
回路904を通して画素部902に与えられる各種信号及び電位は、FPC918から供
給されている。
また、図4(B)及び図4(C)においては、信号線駆動回路903を別途形成し、基
板901に実装している例を示しているが、この構成に限定されない。走査線駆動回路を
別途形成して実装してもよいし、信号線駆動回路の一部又は走査線駆動回路の一部のみを
別途形成して実装してもよい。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、COG(C
hip On Glass)方法、ワイヤボンディング方法、或いはTAB(Tape
Automated Bonding)方法などを用いることができる。図4(A)は、
COG方法により信号線駆動回路903、走査線駆動回路904を実装する例であり、図
4(B)は、COG方法により信号線駆動回路903を実装する例であり、図4(C)は
、TAB方法により信号線駆動回路903を実装する例である。
なお、表示装置とは、表示素子が封止された状態にあるパネルと、当該パネルにコント
ローラを含むICなどを実装した状態にあるモジュールとを含む。すなわち、本明細書中
における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源(照明装置含む
)を指す。また、表示素子が封止された状態にあるパネルだけでなく、コネクター、例え
ばFPC若しくはTCPが取り付けられたモジュール、TCPの先にプリント配線板が設
けられたモジュール、又は表示素子にCOG方式によりIC(集積回路)が直接実装され
たモジュールも全て表示装置に含むものとする。
また、基板901上に設けられた画素部902及び走査線駆動回路904は、トランジ
スタを複数有しており、本発明の一態様に係るトランジスタを適用することができる。
表示装置に設けられる表示素子としては液晶素子(液晶表示素子ともいう)、又は発光
素子(発光表示素子ともいう)を用いることができる。発光素子は、電流又は電圧によっ
て輝度が制御される素子をその範疇に含んでおり、具体的には有機EL(Electro
Luminescence)、無機ELなどが含まれる。また、表示素子として、電子
インクのような電気的作用によりコントラストが変化する表示媒体も適用することができ
、当該表示媒体を適用した表示装置としては、電子ペーパーなどが挙げられる。
表示装置の一形態について、図面を用いて説明する。図5(A)及び図5(B)は、図
4(B)のM−Nにおける断面図に相当する。図5では表示素子として液晶素子を用いた
液晶表示装置の例を示す。
液晶表示装置は、縦電界方式、又は横電界方式(斜め電界方式を含む)を適用すること
ができる。図5(A)では、縦電界方式を採用する例を示し、図5(B)では、横電界方
式の一例として、FFS(Fringe Field Switching)モードを採
用する例を示す。
但し、表示パネルは、画素部902に設けられたトランジスタ910が液晶素子と電気
的に接続されている構成であり、当該液晶素子としては、表示を行うことができれば特に
限定されず、様々なモードの液晶素子を用いることができる。
図4(B)及び図5で示すように、表示装置は接続端子電極915及び端子電極916
を有しており、接続端子電極915及び端子電極916はFPC918が有する端子と異
方性導電膜919を介して、電気的に接続されている。
接続端子電極915は、画素電極934の形成工程で形成される導電膜で形成され、端
子電極916は、トランジスタ910及びトランジスタ911のゲート電極の形成工程で
形成される導電膜によって形成されている。
図5に示す液晶表示装置において、基板901上に設けられた画素部902及び走査線
駆動回路904は、トランジスタを複数有しており、図5では画素部902に含まれるト
ランジスタ910と、走査線駆動回路904に含まれるトランジスタ911とを例示して
いる。
トランジスタ910、トランジスタ911としては、本発明の一態様に係るトランジス
タを適用することができる。本実施の形態では、トランジスタ911には実施の形態2で
示したトランジスタ70と同様の構造を有するトランジスタを適用する例を示し、トラン
ジスタ910には実施の形態1で示したトランジスタ50と同様の構造を有するトランジ
スタを適用する例を示す。
つまり、画素部902のトランジスタ910は、チャネル形成領域を構成し、酸素欠損
が十分に補填された酸化物半導体膜と、当該酸化物半導体膜上に水の侵入を抑制し、少な
くとも窒素を含む絶縁膜と、当該絶縁膜から放出される窒素の侵入を抑制する絶縁膜と、
を有するトランジスタである。従って、トランジスタ910は、トランジスタ50と同様
に初期特性不良及び電気特性変動が抑制されたトランジスタである。
走査線駆動回路904のトランジスタ911は、絶縁膜932上の酸化物半導体膜のチ
ャネル形成領域と重なる位置に、ゲート電極(バックゲート電極ともいえる)が設けられ
たトランジスタである。従って、トランジスタ911は、トランジスタ70と同様に初期
特性不良及び電気特性変動が抑制されたトランジスタである。また、当該ゲート電極は外
部の電場を遮蔽する、すなわち外部の電場が内部(トランジスタを含む回路部)に作用し
ないようにする機能(特に静電気に対する静電遮蔽機能)も有する。当該ゲート電極の遮
蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気特性が変動する
ことを防止することができる。また、画素電極934の形成工程で形成される導電膜をト
ランジスタ911(走査線駆動回路904)上に形成し、接地電位などにすることでも静
電遮蔽機能を発揮することができる。
図5に示す液晶表示装置において、トランジスタ910及びトランジスタ911には、
絶縁膜932が設けられている。絶縁膜932は、トランジスタ50及びトランジスタ7
0における保護膜27に相当する。従って、絶縁膜932は、水の侵入を抑制し、少なく
とも窒素を含む絶縁膜(図1及び図4の絶縁膜26)と、当該絶縁膜から放出される窒素
の侵入を抑制する絶縁膜(図1及び図4の絶縁膜25)とを少なくとも有する。
また、絶縁膜932上に平坦化絶縁膜940が設けられている。平坦化絶縁膜940と
しては、アクリル樹脂、ポリイミド、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ
樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、シ
ロキサン系樹脂などの低誘電率材料(low−k材料)を用いることができる。なお、こ
れらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜940を形成して
もよい。
平坦化絶縁膜940の形成方法は、特に限定されず、その材料に応じて、スパッタリン
グ法、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法)、スク
リーン印刷、オフセット印刷などを用いることができる。
一般に、平坦化絶縁膜として、アクリル膜などの有機樹脂膜が汎用されている。しかし
、当該有機樹脂膜は無機絶縁膜に比べて含有する水が多く、外部の水を透過させやすい。
それゆえ、平坦化絶縁膜940にアクリル膜などの有機樹脂膜を用いる場合、当該水によ
って液晶表示装置に含まれるトランジスタの電気特性変動を引き起こし、液晶表示装置の
信頼性を低下させる可能性がある。
そこで、図5に示す液晶表示装置のように、平坦化絶縁膜940上に水の侵入を抑制す
る機能を有する絶縁膜942を設けることが好ましい。例えば、絶縁膜942としては、
窒化シリコン膜などの窒化絶縁膜を用いることができ、トランジスタ50及びトランジス
タ70の絶縁膜26に適用できる窒化絶縁膜を用いることができる。
絶縁膜932は保護膜27に相当することから、絶縁膜932の最表面は窒化シリコン
膜などの窒化絶縁膜である。有機樹脂膜は窒化絶縁膜の方が酸化絶縁膜よりも密着性が高
いため、平坦化絶縁膜940と絶縁膜932との密着性が高い。従って、液晶表示装置に
含まれるトランジスタの電気特性変動が抑制され、液晶表示装置の信頼性を向上させるこ
とができる。
また、図5に示すように、シール材905周辺に位置する平坦化絶縁膜940(特に平
坦化絶縁膜940の端部)は、絶縁膜932と絶縁膜942とで覆われた(挟まれた)構
造であってもよい。換言すると、平坦化絶縁膜940は窒化絶縁膜で覆われる構造であっ
てもよい。
なお、本発明の一態様に係る液晶表示装置は、図5に示す構造に限らない。例えば、図
6に示すように、絶縁膜942を設けず、図5の絶縁膜932を絶縁膜938(図1及び
図4の絶縁膜23乃至絶縁膜25に相当)、及び絶縁膜939(図1及び図4の絶縁膜2
6に相当)のように別々の工程で形成し、水の侵入を抑制する絶縁膜939のみがシール
材905の下に設けられる構造であってもよい。当該構造とするには、絶縁膜938の端
部がシール材905より内側に位置するように形成した後、絶縁膜938上に絶縁膜93
9を形成し、絶縁膜939上に平坦化絶縁膜940及び配向膜935を形成することで実
施できる。そして、水の侵入を抑制する絶縁膜がシール材の下に設けられる構造は、液晶
表示装置だけに関わらず、後述の発光装置など、本発明の一態様に係る表示装置に適用で
きる。
このようにすることで、平坦化絶縁膜940にアクリル膜などの有機樹脂膜を用いる場
合でも、水の侵入を抑制でき、液晶表示装置に含まれるトランジスタの電気特性変動は抑
制され、液晶表示装置の信頼性を向上させることできる。
図5に示す液晶表示装置において、液晶素子913は、画素電極934、対向電極(共
通電極又はコモン電極ともいう。)931、及び液晶908を含み、液晶908を挟持す
るように配向膜935及び配向膜936が設けられている。また、液晶908は、シール
材905によって基板901と基板906との間に充填されている。なお、シール材90
5の基板906側の接合面には対向電極931が設けられている(図5(A)参照)が、
基板906に接合する構成であってもよい(図5(B)参照)。さらに、シール材905
の接合面に配向膜が設けられる構成であってもよい。配向膜はラビング処理による凹凸形
状を有しているため、アンカー効果を誘起し、シール材905の密着性が向上し、液晶表
示装置の信頼性を向上させることができる。
図5(A)に示す液晶表示装置において、対向電極931が基板906に設けられ、対
向電極931にスペーサ926が設けられ、スペーサ926及び対向電極931を覆うよ
うに配向膜936が設けられている。従って、図5(A)に示す液晶表示装置の液晶素子
913は、画素電極934と対向電極931とが、配向膜935、液晶908及び配向膜
936を介して積層する構成となっている。
また、図5(B)に示す液晶表示装置は、基板906にスペーサ926が設けられ、ス
ペーサ926を覆うように配向膜936が設けられている。また、画素電極934上に絶
縁膜943が設けられており、絶縁膜943上に開口パターンを有する対向電極931が
設けられており、対向電極931を覆うように配向膜935が設けられている。対向電極
931の開口パターンは、屈曲部や枝分かれした櫛歯状を含む形状である。画素電極93
4及び対向電極931はその電極間に電界を発生させるため、少なくとも一部が重ならな
いように配置する。従って、図5(B)に示す液晶表示装置の液晶素子913は、液晶9
08の下方に画素電極934及び対向電極931が設けられる構成である。なお、画素電
極934に当該開口パターンを形成し、対向電極931を平板状に形成する構成としても
よい。
また、図5に示す液晶表示装置において、シール材905の基板901側は、少なくと
も絶縁膜923、端子電極916、絶縁膜924、絶縁膜942が設けられている。絶縁
膜923はトランジスタ910及びトランジスタ911の下地絶縁膜(トランジスタ50
及びトランジスタ70の下地絶縁膜13)に相当する。絶縁膜924はトランジスタ91
0及びトランジスタ911のゲート絶縁膜(トランジスタ50及びトランジスタ70のゲ
ート絶縁膜18)に相当する。端子電極916及び絶縁膜942は上記を参照できる。
画素電極934、対向電極931は、酸化タングステンを含むインジウム酸化物、酸化
タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チ
タンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ
素を添加したインジウム錫酸化物、グラフェンなどの透光性を有する導電性材料を用いる
ことができる。
また、画素電極934、対向電極931はタングステン(W)、モリブデン(Mo)、
ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)、ニオブ(Nb)、タン
タル(Ta)、クロム(Cr)、コバルト(Co)、ニッケル(Ni)、チタン(Ti)
、白金(Pt)、アルミニウム(Al)、銅(Cu)、銀(Ag)等の金属、又はその合
金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することができる。
また、画素電極934、対向電極931として、導電性高分子(導電性ポリマーともい
う)を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆ
るπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリン又はその誘導
体、ポリピロール又はその誘導体、ポリチオフェン又はその誘導体、若しくはアニリン、
ピロール及びチオフェンの2種以上からなる共重合体若しくはその誘導体などが挙げられ
る。
シール材905は、スクリーン印刷法、インクジェット装置又はディスペンス装置を用
いて基板901又は基板906上に形成できる。シール材905は、代表的には可視光硬
化性、紫外線硬化性又は熱硬化性の樹脂を含む材料を用いることができる。なお、シール
材905としては、液晶908に溶解しないシール材料を選択することが好ましい。また
、共通接続部(パッド部)をシール材905下に設けるためにシール材905に導電性粒
子を含ませてもよい。
また、スペーサ926は絶縁膜を選択的にエッチングすることで得られる柱状のスペー
サであり、基板901及び基板906間の距離(セルギャップ)を制御するために設けら
れている。なお、スペーサ926は球状のスペーサを用いていてもよい。
液晶908は、サーモトロピック液晶、強誘電性液晶、又は反強誘電性液晶などの液晶
材料を用いることができる。これらの液晶材料は、低分子化合物でも高分子化合物でもよ
い。これらの液晶材料(液晶組成物)は、条件によって、コレステリック相、スメクチッ
ク相、キュービック相、カイラルネマチック相、又は等方相などを示す。
また、液晶908に、配向膜を用いないブルー相を発現する液晶組成物を用いてもよい
。この場合、液晶908と、画素電極934及び対向電極931とは接する構造となる。
ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック
相から等方相へ転移する直前に発現する相である。ブルー相は、液晶及びカイラル剤を混
合させた液晶組成物を用いて発現させることができる。また、ブルー相が発現する温度範
囲を広げるために、ブルー相を発現する液晶組成物に重合性モノマー及び重合開始剤など
を添加し、高分子安定化させる処理を行って液晶層を形成することもできる。ブルー相を
発現する液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要であり
、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となる
ため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中
の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向
上させることができる。
また、液晶材料の固有抵抗は、1×10Ω・cm以上であり、好ましくは1×10
Ω・cm以上であり、さらに好ましくは1×1012Ω・cm以上である。なお、本明
細書における固有抵抗の値は、20℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリ
ーク電流などを考慮して、所定の期間の間電荷を保持できるように設定される。保持容量
の大きさは、トランジスタのオフ電流などを考慮して設定すればよい。本明細書に開示す
る酸化物半導体膜を有するトランジスタを用いることにより、各画素における液晶容量に
対して1/3以下、好ましくは1/5以下の容量の大きさを有する保持容量を設ければ充
分である。
本発明の一態様に係るトランジスタは、酸化物半導体を用いていることからオフ状態に
おける電流値(オフ電流値)を低く制御することができる。よって、画像信号等の電気信
号の保持時間を長くすることができ、書き込み間隔も長く設定できる。よって、リフレッ
シュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。保持
容量は、画素電極934の形成工程で形成される導電膜を一方の電極とし、誘電体として
画素電極934上に絶縁膜(図5(B)の場合は絶縁膜943)を設け、他方の電極とし
て別途導電膜を設けることで形成することができる。
また、本発明の一態様に係るトランジスタは、高い電界効果移動度が得られるため、高
速駆動が可能である。例えば、このようなトランジスタを液晶表示装置に用いることで、
画素部のスイッチング用トランジスタと、駆動回路部に使用するドライバー用トランジス
タを同一基板上に形成することができる。また、画素部においても、このようなトランジ
スタを用いることで、高画質な画像を提供することができる。
本実施の形態に示す液晶表示装置は、TN(Twisted Nematic)モード
、IPS(In−Plane−Switching)モード、FFS(Fringe F
ield Switching)モード、ASM(Axially Symmetric
aligned Micro−cell)モード、OCB(Optical Comp
ensated Birefringence)モード、FLC(Ferroelect
ric Liquid Crystal)モード、AFLC(AntiFerroele
ctric Liquid Crystal)モードなどを用いることができる。
また、本実施の形態に示す液晶表示装置は、ノーマリーブラック型の液晶表示装置、例
えば垂直配向(VA)モードを採用した透過型の液晶表示装置としてもよい。垂直配向モ
ードとしては、いくつか挙げられるが、例えば、MVA(Multi−Domain V
ertical Alignment)モード、PVA(Patterned Vert
ical Alignment)モード、ASV(Advanced Super Vi
ew)モードなどを用いることができる。また、VA型の液晶表示装置にも適用すること
ができる。VA型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式
の一種である。VA型の液晶表示装置は、電圧が印加されていないときにパネル面に対し
て液晶分子が垂直方向を向く方式である。また、画素(ピクセル)をいくつかの領域(サ
ブピクセル)に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン
化あるいはマルチドメイン設計といわれる方法を用いることができる。
また、本実施の形態に示す液晶表示装置において、ブラックマトリクス(遮光層)、偏
光部材、位相差部材、反射防止部材などの光学部材(光学基板)などを適宜設けることが
できる。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源とし
てバックライト、又はサイドライトなどを用いることができる。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式などを用
いることができる。本発明の一態様に係る液晶表示装置は、モノクロ表示の表示装置に限
定されるものではなく、カラー表示の表示装置とすることもできる。例えば、対向電極9
31及び配向膜936の間にカラーフィルタを設けることでカラー表示の液晶表示装置と
することができる。また、カラー表示する際に画素で制御する色要素としては、RGB(
Rは赤、Gは緑、Bは青を表す)の三色に限定されない。例えば、RGBW(Wは白を表
す)、又はRGBに、イエロー、シアン、マゼンタなどを一色以上追加したものがある。
なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。
カラーフィルタとしては、例えば有彩色の透光性樹脂を用いることができる。有彩色の
透光性樹脂としては、感光性、非感光性の有機樹脂を用いることができるが、感光性の有
機樹脂層を用いるとレジストマスク数を削減することができるため、工程が簡略化し好ま
しい。
有彩色は、黒、灰、白などの無彩色を除く色であり、カラーフィルタは、着色された有
彩色の光のみを透過する材料で形成される。有彩色としては、赤色、緑色、青色などを用
いることができる。また、シアン、マゼンダ、イエロー(黄)などを用いてもよい。着色
された有彩色の光のみを透過するとは、カラーフィルタ層における透過光は、その有彩色
の光の波長にピークを有するということである。カラーフィルタ層は、含ませる着色材料
の濃度と光の透過率の関係に考慮して、最適な膜厚を適宜制御するとよい。例えば、カラ
ーフィルタの膜厚は1500nm以上2000nm以下とすればよい。
図7に、図5に示す表示装置において、基板906に設けられた対向電極931と電気
的に接続するための共通接続部(パッド部)を、基板901上に形成する例を示す。
なお、ここでは面積サイズが大きく異なるため、画素部におけるコンタクトホールと、
共通接続部の開口部と使い分けて呼ぶこととする。また、図5及び図7では、画素部90
2と共通接続部とで同じ縮尺で図示しておらず、例えば共通接続部の一点鎖線G1−G2
の長さが500μm程度であるのに対して、画素部902のトランジスタのサイズは50
μm未満であり、実際には10倍以上面積サイズが大きいが、分かりやすくするため、図
5及び図7では、画素部902と共通接続部の縮尺をそれぞれ変えて図示している。
共通接続部は、基板901と基板906とを接着するためのシール材905と重なる位
置に配置され、シール材905に含まれる導電性粒子を介して対向電極931と電気的に
接続される。又は、シール材905と重ならない箇所(但し、画素部を除く)に共通接続
部を設け、共通接続部に重なるように導電性粒子を含むペーストをシール材とは別途設け
て対向電極931と電気的に接続してもよい。
導電粒子として、絶縁性球体に金属薄膜が被覆された導電粒子を用いることができる。
絶縁性球体は、シリカガラス、硬質樹脂などで形成される。金属薄膜は、金、銀、パラジ
ウム、ニッケル、酸化インジウムスズ、及び酸化インジウム亜鉛の単層又は積層構造とす
ることができる。例えば、金属薄膜として金薄膜や、ニッケル薄膜及び金薄膜の積層など
を用いることができる。絶縁性球体を中心に有する導電粒子を用いることで、弾性が高ま
り、外部からの圧力に対する破壊を低減することができる。
導電粒子の周囲には有機樹脂絶縁材料ではなく、導電性ポリマーが充填されてもよい。
導電性ポリマーの代表例としては、導電性ポリアニリン、導電性ポリピロール、導電性ポ
リチオフェン、ポリエチレンジオキシチオフェン(PEDOT)とポリスチレンスルホン
酸(PSS)の錯体等も用いることができる。また、画素電極934に用いることが可能
な導電性ポリマーに列挙したものを適宜用いることができる。導電性ポリマーは、インク
ジェット装置、ディスペンサ装置などで導電性ポリマーを塗布して形成できる。対向電極
又は接続配線に導電性ポリマーが接していることにより、導電粒子と導電性ポリマーが対
向電極又は接続配線と接し、対向電極及び接続配線の接続抵抗を低減することが可能であ
る。
シール材905に導電粒子を含ませる場合は、シール材905と共通接続部が重なるよ
うに一対の基板の位置合わせが行われる。例えば、小型の液晶パネルにおいては、画素部
902の対角などに2個の共通接続部がシール材と重ねて配置される。また、大型の液晶
パネルにおいては、4個以上の共通接続部がシール材と重ねて配置される。
図7(A)は、共通接続部の断面図であり、図7(B)に示す上面図のG1−G2に相
当する。
共通電位線491は、絶縁膜923(トランジスタ910のゲート絶縁膜)上に設けら
れ、図5に示すトランジスタ910、トランジスタ911のソース電極及びドレイン電極
の形成工程で形成される導電膜によって形成される。図7(A)では、共通電位線491
に、トランジスタ910のソース電極及びドレイン電極の形成工程で形成される絶縁膜を
用いた場合について図示する。
共通電位線491上には、絶縁膜932及び絶縁膜942、並びに共通電極492が設
けられている。絶縁膜932及び絶縁膜942は、共通電位線491と重なる位置に複数
の開口部を有しており、共通電極492は、当該開口部を介して共通電位線491と接し
ている。当該開口部は、トランジスタ910のソース電極及びドレイン電極の一方と、画
素電極934とを接続するコンタクトホールと同じ形成工程で形成される。そのため、絶
縁膜942は、当該開口部における絶縁膜932の側面に接して設けられている。
共通電極492は、絶縁膜942上に設けられ、接続端子電極915や、画素部の画素
電極934の形成工程で形成される導電膜によって形成される。
このように、画素部902のスイッチング素子の作製工程と共通させて共通接続部を作
製することができる。
共通電極492は、シール材905に含まれる導電性粒子と接触する電極であり、基板
906の対向電極931と電気的に接続が行われる。
また、図7(C)に示すように、共通接続部は、共通電位線491を、トランジスタ9
10、トランジスタ911のゲート電極の形成工程で形成される導電膜によって形成され
る構成であってもよい。図7(C)では、共通電位線491に、トランジスタ910のゲ
ート電極の形成工程で形成される絶縁膜を用いた場合について図示する。
共通電位線491上には、絶縁膜924、絶縁膜932及び絶縁膜942、並びに共通
電極492が設けられている。絶縁膜924、絶縁膜932及び絶縁膜942は、共通電
位線491と重なる位置に複数の開口部を有しており、共通電極492は、当該開口部を
介して共通電位線491と接している。当該開口部は、トランジスタ910のソース電極
及びドレイン電極の一方と、画素電極934とを接続するコンタクトホールと同じ形成工
程で形成される。そのため、絶縁膜942は、当該開口部における絶縁膜924及び絶縁
膜932の側面に接して設けられている。
また、本発明の一態様に係る表示装置に含まれる表示素子として、エレクトロルミネッ
センスを利用する発光素子を適用することができる。エレクトロルミネッセンスを利用す
る発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、
一般的に、前者は有機EL素子、後者は無機EL素子と呼ばれている。
有機EL素子は、発光素子に電圧を印加することにより、一対の電極から電子及び正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア(電子及び正孔)が再結合することにより、発光性の有機化合物が励起状態を形成し
、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような
発光素子は、電流励起型の発光素子と呼ばれる。本実施の形態では、発光素子として有機
EL素子を用いる例を示す。
無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに
分類される。分散型無機EL素子は、発光材料の粒子をバインダ中に分散させた発光層を
有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−
アクセプター再結合型発光である。薄膜型無機EL素子は、発光層を誘電体層で挟み込み
、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を
利用する局在型発光である。なお、ここでは、発光素子として有機EL素子を用いて説明
する。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。
そして、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り
出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側
の面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用
することができる。
図8に表示素子として発光素子を用いた発光装置の例を示す。図8は、図4(B)のM
−Nにおける断面図に相当する。なお、図8に示す発光装置について、図5に示した液晶
表示装置に用いた符号を適宜用いる。
表示素子である発光素子963は、画素部902に設けられたトランジスタ910と電
気的に接続している。なお、発光素子963の構成は、第1の電極929、発光層961
、第2の電極930の積層構造であるが、示した構成に限定されない。発光素子963か
ら取り出す光の方向などに合わせて、発光素子963の構成は適宜変えることができる。
図8に示す発光装置は、図5に示した液晶表示装置と同じように、平坦化絶縁膜940
をトランジスタ910及びトランジスタ911上に設けることが好ましく、さらには平坦
化絶縁膜940上に絶縁膜942を設けることが好ましい。また、シール材937周辺に
位置する平坦化絶縁膜940(特にその端部)は、絶縁膜932と絶縁膜942とで覆わ
れた(挟まれた)構造であってもよい。絶縁膜942を設けることで、平坦化絶縁膜94
0にアクリル膜などの有機樹脂膜を用いる場合でも、水の侵入を抑制でき、発光装置に含
まれるトランジスタの電気特性変動が抑制され、発光装置の信頼性を向上させることでき
る。
隔壁960は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂
材料を用い、第1の電極929上に開口部を形成し、その開口部の側壁が連続した曲率を
持って形成される傾斜面となるように形成することが好ましい。
発光層961は、単数の層で構成されていても、複数の層が積層されるように構成され
ていてもどちらでも良い。
発光素子963に酸素、水素、水、二酸化炭素などが侵入しないように、第2の電極9
30及び隔壁960上に保護膜を形成してもよい。保護膜としては、窒化シリコン、窒化
酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化
アルミニウム、DLC膜などを形成することができる。また、基板901、基板906、
及びシール材937によって封止された空間には充填材964が設けられ発光素子は密封
されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィ
ルム(貼り合わせフィルム、紫外線硬化樹脂フィルム等)やカバー材でパッケージング(
封入)することが好ましい。
シール材937は、図5に示した液晶表示装置に適用できるシール材905の他に、低
融点ガラスを含むフリットガラスなどを用いることができる。フリットガラスは、水や酸
素などの不純物に対してバリア性が高いため好ましい。また、シール材937としてフリ
ットガラスを用いる場合、図8に示すように、絶縁膜942上にフリットガラスを設ける
ことが好ましい。絶縁膜942は、窒化シリコン膜などの無機絶縁膜であるため、フリッ
トガラスとの密着性を高めることができる。
充填材964としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂又は
熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル樹脂、ポリ
アミド、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)又はEVA(エ
チレンビニルアセテート)を用いることができる。例えば充填材として窒素を用いればよ
い。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板(楕円偏光板を含む)
、位相差板(λ/4板、λ/2板)、カラーフィルタなどの光学フィルムを適宜設けても
よい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸によ
り反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
表示素子に電圧を印加する第1の電極及び第2の電極(画素電極、共通電極、対向電極
などともいう)においては、取り出す光の方向、電極が設けられる場所、及び電極のパタ
ーン構造によって透光性、反射性を選択すればよい。
第1の電極929、第2の電極930は、図5に示した液晶表示装置の画素電極934
及び対向電極931に適用できる導電性材料を用いることができる。また、図5に示した
液晶表示装置の画素電極934及び対向電極931に適用できる金属、その合金、及びそ
の金属窒化物から一以上を第1の電極929及び第2の電極930に用いることができる
。さらに、図5に示した液晶表示装置の画素電極934及び対向電極931に適用できる
導電性高分子を含む導電性組成物を第1の電極929及び第2の電極930に用いること
ができる。
なお、基板901、基板906、トランジスタ910、トランジスタ911、接続端子
電極915、端子電極916、FPC918、異方性導電膜919、絶縁膜923、絶縁
膜924、及び絶縁膜932などその他の構成は、図5に示した液晶表示装置と同様であ
る。従って、発光装置に含まれるトランジスタの電気特性変動は抑制され、発光装置の信
頼性を向上させることできる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回
路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
本発明の一態様に係る発光装置は、赤色の発光素子、緑色の発光素子、青色の発光素子
を積層させることで白色の発光素子を形成し、カラーフィルタを用いてカラー表示させる
構成とすることができる。また、本発明の一態様に係る発光装置は、赤色の発光素子、緑
色の発光素子、青色の発光素子をそれぞれ作り分けることで、カラーフィルタなどを用い
ずともカラー表示させる構成とすることができる。
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能で
ある。電子ペーパーは、電気泳動表示装置(電気泳動ディスプレイ)とも呼ばれており、
紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能
という利点を有している。
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第1の粒子
と、マイナスの電荷を有する第2の粒子とを含むマイクロカプセルが溶媒に複数分散され
たものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の
粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである
。なお、第1の粒子又は第2の粒子は染料を含み、電界がない場合において移動しないも
のである。また、第1の粒子の色と第2の粒子の色は異なるもの(無色を含む)とする。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものである。
この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。カ
ラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
なお、マイクロカプセル中の第1の粒子及び第2の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネッセンス材料、エレ
クトロクロミック材料、磁気泳動材料から選ばれた一種の材料、又はこれらの複合材料を
用いればよい。
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用すること
ができる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に
用いる電極である第1の電極(例えば画素電極)及び第2の電極(例えば共通電極)の間
に配置し、第1の電極及び第2の電極に電位差を生じさせての球形粒子の向きを制御する
ことにより、表示を行う方法である。
本実施の形態に示す構成、方法などは、他の実施の形態及び実施例に示す構成、方法な
どと適宜組み合わせて用いることができる。
(実施の形態4)
本発明の一態様に係るトランジスタを用いて、対象物の情報を読み取るイメージセンサ
機能を有する半導体装置を作製することができる。本実施の形態では、当該イメージセン
サ機能を有する半導体装置について説明する。
図9(A)に、イメージセンサ機能を有する半導体装置の一例を示す。図9(A)はフ
ォトセンサの等価回路であり、図9(B)はフォトセンサの一部を示す断面図である。
フォトダイオード602は、一方の電極がフォトダイオードリセット信号線658に、
他方の電極がトランジスタ640のゲートに電気的に接続されている。トランジスタ64
0は、ソース又はドレインの一方がフォトセンサ基準信号線672に、ソース又はドレイ
ンの他方がトランジスタ656のソース又はドレインの一方に電気的に接続されている。
トランジスタ656は、ゲートがゲート信号線659に、ソース又はドレインの他方がフ
ォトセンサ出力信号線671に電気的に接続されている。
なお、本明細書における回路図において、酸化物半導体膜を用いるトランジスタと明確
に判明できるように、酸化物半導体膜を用いるトランジスタの記号には「OS」と記載し
ている。図9(A)において、トランジスタ640及びトランジスタ656は、本発明の
一態様に係るトランジスタが適用でき、酸化物半導体を用いるトランジスタである。
図9(B)は、フォトセンサにおけるフォトダイオード602及びトランジスタ640
に示す断面図であり、絶縁表面を有する基板601(素子基板)上に、センサとして機能
するフォトダイオード602及びトランジスタ640が設けられている。フォトダイオー
ド602、トランジスタ640の上には接着層608を用いて基板613が設けられてい
る。
トランジスタ640上には絶縁膜632、層間絶縁膜633、層間絶縁膜634が設け
られている。フォトダイオード602は、層間絶縁膜633上に形成された電極641b
と、電極641b上に順に積層された第1の半導体膜606a、第2の半導体膜606b
、及び第3の半導体膜606cと、層間絶縁膜634上に設けられ、第1乃至第3の半導
体膜を介して電極641bと電気的に接続する電極642と、電極641bと同じ層に設
けられ、電極642と電気的に接続する電極641aと、を有している。
なお、絶縁膜632は、トランジスタ640において水の侵入を抑制し、少なくとも窒
素を含む絶縁膜(図1の絶縁膜26に相当)と、当該絶縁膜から放出される窒素の侵入を
抑制する絶縁膜(図1の絶縁膜25に相当)とを含む。
電極641bは、層間絶縁膜634に形成された導電膜643と電気的に接続し、電極
642は電極641aを介して導電膜645と電気的に接続している。導電膜645は、
トランジスタ640のゲート電極と電気的に接続しており、フォトダイオード602はト
ランジスタ640と電気的に接続している。
ここでは、第1の半導体膜606aとしてp型の導電型を有する半導体膜と、第2の半
導体膜606bとして高抵抗な半導体膜(i型半導体膜)、第3の半導体膜606cとし
てn型の導電型を有する半導体膜を積層するpin型のフォトダイオードを例示している
第1の半導体膜606aはp型半導体膜であり、p型を付与する不純物元素を含むアモ
ルファスシリコン膜により形成することができる。第1の半導体膜606aの形成には1
3族の不純物元素(例えばボロン(B))を含む半導体材料ガスを用いて、プラズマCV
D法により形成する。半導体材料ガスとしてはシラン(SiH)を用いればよい。又は
、Si、SiHCl、SiHCl、SiCl、SiFなどを用いてもよ
い。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオ
ン注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入
法等により不純物元素を導入した後に加熱などを行うことで、不純物元素を拡散させると
よい。この場合にアモルファスシリコン膜を形成する方法としては、LPCVD法、気相
成長法、又はスパッタリング法などを用いればよい。第1の半導体膜606aの膜厚は1
0nm以上50nm以下となるよう形成することが好ましい。
第2の半導体膜606bは、i型半導体膜(真性半導体膜)であり、アモルファスシリ
コン膜により形成する。第2の半導体膜606bの形成には、半導体材料ガスを用いて、
アモルファスシリコン膜をプラズマCVD法により形成する。半導体材料ガスとしては、
シラン(SiH)を用いればよい。又は、Si、SiHCl、SiHCl
、SiCl、SiFなどを用いてもよい。第2の半導体膜606bの形成は、LPC
VD法、気相成長法、スパッタリング法等により行ってもよい。第2の半導体膜606b
の膜厚は200nm以上1000nm以下となるように形成することが好ましい。
第3の半導体膜606cは、n型半導体膜であり、n型を付与する不純物元素を含むア
モルファスシリコン膜により形成する。第3の半導体膜606cの形成には、15族の不
純物元素(例えばリン(P))を含む半導体材料ガスを用いて、プラズマCVD法により
形成する。半導体材料ガスとしてはシラン(SiH)を用いればよい。又は、Si
、SiHCl、SiHCl、SiCl、SiFなどを用いてもよい。また、
不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を
用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により
不純物元素を導入した後に加熱などを行うことで、不純物元素を拡散させるとよい。この
場合にアモルファスシリコン膜を形成する方法としては、LPCVD法、気相成長法、又
はスパッタリング法などを用いればよい。第3の半導体膜606cの膜厚は20nm以上
200nm以下となるよう形成することが好ましい。
また、第1の半導体膜606a、第2の半導体膜606b、及び第3の半導体膜606
cは、アモルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶(
セミアモルファス(Semi Amorphous Semiconductor:SA
S))半導体を用いて形成してもよい。
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、pin型
のフォトダイオードはp型の半導体膜側を受光面とする方がよい特性を示す。ここでは、
pin型のフォトダイオードが形成されている基板601の面からフォトダイオード60
2が受ける光を電気信号に変換する例を示す。また、受光面とした半導体膜側とは逆の導
電型を有する半導体膜側からの光は外乱光となるため、電極は遮光性を有する導電膜を用
いるとよい。また、n型の半導体膜側を受光面として用いることもできる。
トランジスタ640は、電流経路(チャネル)として機能する酸化物半導体膜の上に水
の侵入を抑制し、少なくとも窒素を含む絶縁膜と、当該絶縁膜から放出される窒素の侵入
を抑制する絶縁膜と、を有することから、電気特性の変動を抑制することができ、信頼性
の高いトランジスタである。
絶縁膜632は、実施の形態1に記載したトランジスタ50の保護膜27に適用できる
方法を用いて形成できる。
層間絶縁膜633、層間絶縁膜634としては、絶縁性材料を用いて、その材料に応じ
て、スパッタリング法、プラズマCVD法、スピンコート、ディップ、スプレー塗布、液
滴吐出法(インクジェット法)、スクリーン印刷、オフセット印刷などを用いて形成する
ことができる。
層間絶縁膜633、層間絶縁膜634としては、表面凹凸を低減するため平坦化絶縁膜
として機能する絶縁膜が好ましい。層間絶縁膜633、層間絶縁膜634としては、上記
平坦化絶縁膜940に適用できる材料の単層、又は積層とすることができる。
フォトダイオード602に入射する光を検出することによって、被検出物の情報を読み
取ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を用い
ることができる。従って、当該イメージセンサ機能を有する半導体装置を本発明の一態様
に係る表示装置に積層することで、タッチパネルを作製することができる。
本実施の形態に示す構成、方法などは、他の実施の形態及び実施例に示す構成、方法な
どと適宜組み合わせて用いることができる。
(実施の形態5)
本発明の一態様に係る半導体装置は、さまざまな電子機器(遊技機も含む)に適用する
ことができる。電子機器としては、テレビジョン装置(テレビ、又はテレビジョン受信機
ともいう)、コンピュータ用などのモニタ、デジタルカメラやデジタルビデオカメラ等の
カメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再
生装置、遊技機(パチンコ機、スロットマシン等)、ゲーム筐体が挙げられる。これらの
電子機器の具体例を図10に示す。
図10(A)は、表示部を有するテーブル9000を示している。テーブル9000は
、筐体9001に表示部9003が組み込まれており、表示部9003により映像を表示
することが可能である。なお、4本の脚部9002により筐体9001を支持した構成を
示している。また、電力供給のための電源コード9005を筐体9001に有している。
上記実施の形態のいずれかに示す半導体装置は、表示部9003に用いることが可能で
あり、電子機器に高い信頼性を付与することができる。
表示部9003は、タッチ入力機能を有しており、テーブル9000の表示部9003
に表示された表示ボタン9004を指などで触れることで、画面操作や、情報を入力する
ことができ、また他の家電製品との通信を可能とする、又は制御を可能とすることで、画
面操作により他の家電製品をコントロールする制御装置としてもよい。例えば、実施の形
態3に示したイメージセンサ機能を有する半導体装置を用いれば、表示部9003にタッ
チ入力機能を持たせることができる。
また、筐体9001に設けられたヒンジによって、表示部9003の画面を床に対して
垂直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、
大きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブル
に表示部が内蔵されていれば、部屋の空間を有効に利用することができる。
図10(B)は、テレビジョン装置9100を示している。テレビジョン装置9100
は、筐体9101に表示部9103が組み込まれており、表示部9103により映像を表
示することが可能である。なお、ここではスタンド9105により筐体9101を支持し
た構成を示している。
テレビジョン装置9100の操作は、筐体9101が備える操作スイッチや、別体のリ
モコン操作機9110により行うことができる。リモコン操作機9110が備える操作キ
ー9109により、チャンネルや音量の操作を行うことができ、表示部9103に表示さ
れる映像を操作することができる。また、リモコン操作機9110に、当該リモコン操作
機9110から出力する情報を表示する表示部9107を設ける構成としてもよい。
図10(B)に示すテレビジョン装置9100は、受信機やモデムなどを備えている。
テレビジョン装置9100は、受信機により一般のテレビ放送の受信を行うことができ、
さらにモデムを介して有線又は無線による通信ネットワークに接続することにより、一方
向(送信者から受信者)又は双方向(送信者と受信者間、あるいは受信者間同士など)の
情報通信を行うことも可能である。
上記実施の形態のいずれかに示す半導体装置は、表示部9103、9107に用いるこ
とが可能であり、テレビジョン装置、及びリモコン操作機に高い信頼性を付与することが
できる。
図10(C)はコンピュータであり、本体9201、筐体9202、表示部9203、
キーボード9204、外部接続ポート9205、ポインティングデバイス9206などを
含む。
上記実施の形態のいずれかに示す半導体装置は、表示部9203に用いることが可能で
あり、コンピュータに高い信頼性を付与することができる。
図11(A)及び図11(B)は2つ折り可能なタブレット型端末である。図11(A
)は、開いた状態であり、タブレット型端末は、筐体9630、表示部9631a、表示
部9631b、表示モード切り替えスイッチ9034、電源スイッチ9035、省電力モ
ード切り替えスイッチ9036、留め具9033、操作スイッチ9038、を有する。
上記実施の形態のいずれかに示す半導体装置は、表示部9631a、表示部9631b
に用いることが可能であり、信頼性の高いタブレット型端末とすることが可能となる。
表示部9631aは、一部をタッチパネルの領域9632aとすることができ、表示さ
れた操作キー9638にふれることでデータ入力をすることができる。なお、表示部96
31aにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分の領
域がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部96
31aの全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示部9
631aの全面をキーボードボタン表示させてタッチパネルとし、表示部9631bを表
示画面として用いることができる。
また、表示部9631bにおいても表示部9631aと同様に、表示部9631bの一
部をタッチパネルの領域9632bとすることができる。また、タッチパネルのキーボー
ド表示切り替えボタン9639が表示されている位置に指やスタイラスなどでふれること
で表示部9631bにキーボードボタン表示することができる。
また、タッチパネルの領域9632aとタッチパネルの領域9632bに対して同時に
タッチ入力することもできる。
また、表示モード切り替えスイッチ9034は、縦表示又は横表示などの表示の向きを
切り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えス
イッチ9036は、タブレット型端末に内蔵している光センサで検出される使用時の外光
の光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光セン
サだけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置を
内蔵させてもよい。
また、図11(A)では表示部9631bと表示部9631aの表示面積が同じ例を示
しているが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表
示の品質も異なっていてもよい。例えば一方が他方よりも高精細な表示を行える表示パネ
ルとしてもよい。
図11(B)は、閉じた状態であり、タブレット型端末は、筐体9630、太陽電池9
633、充放電制御回路9634を有する。なお、図11(B)では充放電制御回路96
34の一例としてバッテリー9635、DCDCコンバータ9636を有する構成につい
て示している。
なお、タブレット型端末は2つ折り可能なため、未使用時に筐体9630を閉じた状態
にすることができる。従って、表示部9631a、表示部9631bを保護できるため、
耐久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。
また、この他にも図11(A)及び図11(B)に示したタブレット型端末は、様々な
情報(静止画、動画、テキスト画像など)を表示する機能、カレンダー、日付又は時刻な
どを表示部に表示する機能、表示部に表示した情報をタッチ入力操作又は編集するタッチ
入力機能、様々なソフトウェア(プログラム)によって処理を制御する機能、などを有す
ることができる。
タブレット型端末の表面に装着された太陽電池9633によって、電力をタッチパネル
、表示部、又は映像信号処理部等に供給することができる。なお、太陽電池9633は、
筐体9630の片面又は両面に設けることができ、バッテリー9635の充電を効率的に
行うことができる。なお、バッテリー9635としては、リチウムイオン電池を用いると
、小型化を図れる等の利点がある。
また、図11(B)に示す充放電制御回路9634の構成、及び動作について図11(
C)にブロック図を示し説明する。図11(C)には、太陽電池9633、バッテリー9
635、DCDCコンバータ9636、コンバータ9637、スイッチSW1乃至SW3
、表示部9631について示しており、バッテリー9635、DCDCコンバータ963
6、コンバータ9637、スイッチSW1乃至SW3が、図11(B)に示す充放電制御
回路9634に対応する箇所となる。
まず外光により太陽電池9633により発電がされる場合の動作の例について説明する
。太陽電池で発電した電力は、バッテリー9635を充電するための電圧となるようDC
DCコンバータ9636で昇圧又は降圧がなされる。そして、表示部9631の動作に太
陽電池9633からの電力が用いられる際にはスイッチSW1をオンにし、コンバータ9
637で表示部9631に必要な電圧に昇圧又は降圧をすることとなる。また、表示部9
631での表示を行わない際には、SW1をオフにし、SW2をオンにしてバッテリー9
635の充電を行う構成とすればよい。
なお太陽電池9633については、発電手段の一例として示したが、特に限定されず、
圧電素子(ピエゾ素子)や熱電変換素子(ペルティエ素子)などの他の発電手段によるバ
ッテリー9635の充電を行う構成であってもよい。例えば、バッテリー9635は、無
線(非接触)で電力を送受信して充電する無接点電力伝送モジュールや、また他の充電手
段を組み合わせて行う構成としてもよい。
本実施の形態に示す構成、方法などは、他の実施の形態及び実施例に示す構成、方法な
どと適宜組み合わせて用いることができる。
本実施例では、本発明の一態様に係るトランジスタに適用できる、水の侵入を抑制する
絶縁膜を評価した結果について説明する。詳細には、加熱による水素分子の放出量、加熱
によるアンモニア分子の放出量及び加熱による水分子の放出量を評価した結果について説
明する。
始めに、評価した試料の作製方法を説明する。作製した試料は、構造1及び構造2であ
る。
構造1の試料は、シリコンウェハ991上に、実施の形態1に示す絶縁膜26(図1参
照)に適用できる形成条件を用いてプラズマCVD法により窒化シリコン膜993を形成
して、作製された(図12(A)参照)。
窒化シリコン膜993は、条件1乃至条件3の3条件を用いて形成し、それぞれの条件
で形成した試料を試料A1〜試料A3とした。なお、試料A1〜試料A3ともに窒化シリ
コン膜993の厚さを50nmとした。
条件1は、シリコンウェハ991を保持する温度を220℃とし、流量50sccmの
シランと、流量5000sccmの窒素と、流量100sccmのアンモニアとを、原料
ガスとし、処理室内の圧力を200Paとし、平行平板電極に供給する高周波電力を27
.12MHz、1000W(電力密度としては1.6×10−1W/cm)とした。な
お、アンモニアの流量に対する窒素の流量比は50である。
条件2は、条件1の平行平板電極に供給する高周波電力を150W(電力密度としては
、2.5×10−2W/cm)とした条件である。
条件3は、シリコンウェハ991を保持する温度を220℃とし、流量30sccmの
シランと、流量1500sccmの窒素と、流量1500sccmのアンモニアとを、原
料ガスとし、処理室内の圧力を200Paとし、平行平板電極に供給する高周波電力を2
7.12MHz、150W(電力密度としては2.5×10−2W/cm)とした。な
お、アンモニアの流量に対する窒素の流量比は1である。
試料A1〜試料A3についてTDS分析を行った。なお、各試料において、シリコンウ
ェハ991を、65℃以上610℃以下で加熱した。
TDS分析の結果を示す曲線におけるピークは、分析した試料(本実施例では試料A1
〜試料A3)に含まれる原子又は分子が外部に放出されることで現れるピークである。な
お、外部に放出される原子又は分子の総量は、当該ピークの積分値に相当する。それゆえ
、当該ピーク強度の強弱によって窒化シリコン膜に含まれる原子又は分子の総量を評価で
きる。
構造1の試料A1〜試料A3についてのTDS分析結果を図13及び図14に示す。図
13(A)は、基板温度に対するM/z=2である気体、代表的には水素分子の放出量を
示したグラフである。図13(B)は、基板温度に対するM/z=18である気体、代表
的には水分子の放出量を示したグラフである。図13(C)は、図13(A)の曲線のピ
ークの積分値から算出した水素分子の放出量を示したグラフである。図14(A)は、基
板温度に対するM/z=17である気体、代表的にはアンモニア分子の放出量を示したグ
ラフである。図14(B)は、図14(A)の曲線のピークの積分値から算出したアンモ
ニア分子の放出量を示したグラフである。なお、本TDS分析における水素分子の検出下
限は1.0×1021分子/cmであり、アンモニア分子の検出下限は、2.0×10
20分子/cmである。
図13(A)より、水素分子のTDS強度は、試料A2のほうが、試料A1及び試料A
3より高いと確認された。そして、図13(C)より、試料A2の基板温度に対する水素
分子の放出量は、試料A1及び試料A3の5倍程度であると確認された。また、図13(
B)より、試料A1〜試料A3は、基板温度100℃以上200℃以下の範囲に水分子の
放出を示すピークが確認された。なお、試料A3のみ当該範囲に鋭いピークが検出された
一方、図14(A)より、アンモニア分子のTDS強度は、試料A3のほうが、試料A
1及び試料A2より高いことが確認された。そして、図14(B)より、基板温度に対す
るアンモニア分子の放出量は、試料A3が、試料A1及び試料A2の少なくとも約16倍
以上であると確認された。なお、試料A2のアンモニア分子の放出量は検出下限以下であ
った。
次に、作製した試料のうち、構造2について説明する。構造2の試料は、シリコンウェ
ハ991上に絶縁膜24(図1参照)に適用できる形成条件を用いてプラズマCVD法に
より酸化窒化シリコン膜995を形成し、酸化窒化シリコン膜995上に構造1と同様に
して窒化シリコン膜993を形成して、作製された(図12(B)参照)。
構造2の試料について、窒化シリコン膜993における水の移動を抑制する効果を評価
するため、酸化窒化シリコン膜995は、化学量論的組成を満たす酸素よりも多くの酸素
を含む酸化窒化シリコン膜とした。ここで、シリコンウェハ上に厚さ400nmの酸化窒
化シリコン膜995のみを形成した試料についてTDS分析を行った結果を図16に示す
。なお、各試料において、シリコンウェハ991を、70℃以上570℃以下で加熱した
。図16(A)は、基板温度に対するM/z=32である気体、代表的には酸素分子の放
出量を示したグラフであり、図16(B)は、基板温度に対するM/z=18である気体
、代表的には水分子の放出量を示したグラフである。化学量論的組成を満たす酸素よりも
多くの酸素を含む酸化窒化シリコン膜は、膜中に酸素が含まれていると共に(図16(A
)参照)、水も含まれている(図16(B)参照)ため、構造2のA4〜試料A6におい
て、基板温度に対する水分子の放出量を評価することで、窒化シリコン膜993における
水の移動を抑制する効果があるか否か評価できる。なお、図16に示した結果は、シリコ
ンウェハ上に酸化窒化シリコン膜995を400nm成膜した試料についての結果である
酸化窒化シリコン膜995の形成条件は、シリコンウェハ991を保持する温度を22
0℃とし、流量160sccmのシランと、流量4000sccmの一酸化窒素とを、原
料ガスとし、処理室内の圧力を200Paとし、平行平板電極に供給する高周波電力を2
7.12MHz、1500W(電力密度としては2.5×10−1W/cm)とした。
酸化窒化シリコン膜995の厚さは400nmとした。
構造2の試料において、窒化シリコン膜993は、条件1乃至条件3の3条件を用いて
形成し、それぞれの条件で形成した試料を試料A4〜試料A6とした。なお、試料A4〜
試料A6ともに窒化シリコン膜993の厚さは50nmとした。条件1乃至条件3の詳細
は、構造1の場合と同じである。
構造2において、水の移動を抑制する効果を評価するために、試料A4〜試料A6につ
いてTDS分析を行った。なお、各試料において、シリコンウェハ991を、70℃以上
580℃以下で加熱した。
構造2の試料A4〜試料A6についてのTDS分析結果を図15に示す。図15(A)
は、基板温度に対する水素分子の放出量を示したグラフである。図15(B)は、基板温
度に対する水分子の放出量を示したグラフである。
図15(A)より、水素分子のTDS強度は、試料A5のほうが、試料A4及び試料A
6より高いと確認された。また、図15(B)より、水分子のTDS強度は、小さなピー
クが確認できるが、試料A4〜試料A6において大きな差は見られなかった。
構造2において、試料A4〜試料A6は、酸化窒化シリコン膜995があるにも関わら
ず、水分子の放出を示すピークの強度はとても低いことが確認できた。従って、試料A4
〜試料A6の各条件は、窒化シリコン膜993における水の移動を抑制する効果を有する
絶縁膜を形成できる条件であるといえる。
しかしながら、構造1の試料A2は水素分子の放出量が多く、構造1の試料A3はアン
モニア分子の放出量が多い。酸化物半導体を用いたトランジスタにおいて、水素及び窒素
は酸化物半導体膜の導電性を増大させ、当該トランジスタをノーマリーオン特性にするこ
とから、水素分子及び窒素源であるアンモニア分子は共に電気特性を変動させる不純物で
ある。例えば、試料A3のようにアンモニア分子の放出量が多いと言うことは、窒素源が
多いということであり、そのような絶縁膜を用いることは、作製したトランジスタをノー
マリーオン特性にする可能性が高い。そして、本発明の一態様に係るトランジスタは、窒
素の侵入を抑制する絶縁膜(図1の絶縁膜25)を有するが、アンモニア分子の放出量が
少ない方がトランジスタの電気特性をより良好にすることができる。従って、試料A2及
び試料A3の条件で形成される窒化シリコン膜は絶縁膜26に好適とはいえない。
上記より、試料A1の形成条件である条件1を用いて形成する窒化シリコン膜が、絶縁
膜26に最も適していると確認できた。
以上より、本実施例で示した条件を用いることで、水素分子の放出量が少なく、水の侵
入を抑制する絶縁膜を形成することができ、当該絶縁膜を用いることで、電気特性変動を
抑制したトランジスタ、又は信頼性を向上させたトランジスタを作製することができる。
本実施例では、実施例1で記載した条件1乃至条件3を用いて形成した窒化シリコン膜
を有するトランジスタを作製し、Vg−Id特性の測定結果について説明する。本実施例
で作製するトランジスタは、外部の水の侵入を抑制する絶縁膜の効果について評価するた
め、本発明の一態様に係るトランジスタの構造とは一部異なる。具体的には、先の実施の
形態で説明したトランジスタ50及びトランジスタ70において、絶縁膜25が設けられ
ていない構造である。
はじめに、試料B1乃至試料B3に含まれるトランジスタの作製工程について説明する
。本実施例では図17を参照して説明する。
まず、図17(A)に示すように、基板11としてガラス基板を用い、基板11上にゲ
ート電極15を形成した。
スパッタリング法で厚さ100nmのタングステン膜を形成し、フォトリソグラフィ工
程により該タングステン膜上にマスクを形成し、該マスクを用いて該タングステン膜の一
部をエッチングし、ゲート電極15を形成した。
次に、ゲート電極15上にゲート絶縁膜18を形成した。
ゲート絶縁膜18として、厚さ50nmの窒化シリコン膜、及び厚さ200nmの酸化
窒化シリコン膜を積層して形成した。該窒化シリコン膜は、シラン50sccm、窒素5
000sccmをプラズマCVD装置の処理室に供給し、処理室内の圧力を60Paに制
御し、27.12MHzの高周波電源を用いて150Wの電力を供給して形成した。該酸
化窒化シリコン膜は、シラン20sccm、一酸化二窒素3000sccmをプラズマC
VD装置の処理室に供給し、処理室内の圧力を40Paに制御し、27.12MHzの高
周波電源を用いて100Wの電力を供給して形成した。なお、該窒化シリコン膜及び該酸
化窒化シリコン膜は、基板温度を350℃として形成した。
次に、ゲート絶縁膜18を介してゲート電極15に重なる酸化物半導体膜19を形成し
た。
ここでは、ゲート絶縁膜18上にCAAC−OS膜であるIGZO膜をスパッタリング
法で形成し、フォトリソグラフィ工程により該IGZO膜上にマスクを形成し、該マスク
を用いて該IGZO膜の一部をエッチングした。その後、エッチングされたIGZO膜に
加熱処理を行い、酸化物半導体膜19を形成した。なお、本実施例では厚さ35nmのI
GZO膜を形成した。
IGZO膜は、スパッタリングターゲットをIn:Ga:Zn=1:1:1(原子数比
)のターゲットとし、スパッタリングガスとして50sccmのArと50sccmの酸
素をスパッタリング装置の処理室内に供給し、処理室内の圧力を0.6Paに制御し、5
kWの直流電力を供給して形成した。なお、IGZO膜を形成する際の基板温度は170
℃とした。
次に、加熱処理を行い、酸化物半導体膜に含まれる水、水素などを放出させた。ここで
は、窒素雰囲気で、450℃、1時間の加熱処理を行った後、窒素及び酸素雰囲気で、4
50℃、1時間の加熱処理を行った。
ここまでの工程で得られた構成は図17(B)を参照できる。
次に、ゲート絶縁膜18の一部をエッチングしてゲート電極を露出された後(図示しな
い。)、図17(C)に示すように、酸化物半導体膜19に接する一対の電極21を形成
した。
ゲート絶縁膜18及び酸化物半導体膜19上に導電膜を形成し、フォトリソグラフィ工
程により該導電膜上にマスクを形成し、該マスクを用いて該導電膜の一部をエッチングし
、一対の電極21を形成した。なお、該導電膜は、厚さ50nmのタングステン膜上に厚
さ400nmのアルミニウム膜を形成し、該アルミニウム膜上に厚さ100nmのチタン
膜を形成した。
次に、減圧された処理室に基板を移動し、220℃で加熱した後、一酸化二窒素が充填
された処理室に基板を移動させた。次に、処理室に設けられる上部電極に27.12MH
zの高周波電源を用いて150Wの高周波電力を供給して発生させた酸素プラズマに酸化
物半導体膜19を曝して酸素22を供給した。
次に、上記プラズマ処理の後、大気に曝すことなく、連続的に酸化物半導体膜19及び
一対の電極21上に絶縁膜23及び絶縁膜24を形成した。絶縁膜23としては厚さ50
nmの第1の酸化窒化シリコン膜を形成し、絶縁膜24としては厚さ400nmの第2の
酸化窒化シリコン膜を形成した。
第1の酸化窒化シリコン膜としては、流量30sccmのシラン及び流量4000sc
cmの一酸化二窒素を原料ガスとし、処理室の圧力を40Pa、基板温度を220℃とし
、150Wの高周波電力を平行平板電極に供給したプラズマCVD法により形成した。
第2の酸化窒化シリコン膜としては、流量160sccmのシラン及び流量4000s
ccmの一酸化二窒素を原料ガスとし、処理室の圧力を200Pa、基板温度を220℃
とし、1500Wの高周波電力を平行平板電極に供給したプラズマCVD法により形成し
た。当該条件により、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により
酸素の一部が脱離する酸化窒化シリコン膜を形成することができる。
次に、加熱処理を行い、絶縁膜23及び絶縁膜24から水、水素などを放出させた。こ
こでは、窒素及び酸素雰囲気で、350℃、1時間の加熱処理を行った。
次に、図17(D)に示すように、絶縁膜24上に絶縁膜26を形成した。
試料B1おいて、絶縁膜26として、実施例1に示す試料A1の条件1を用いた窒化シ
リコン膜を形成した。
試料B2おいて、絶縁膜26として、実施例1に示す試料A2の条件2を用いた窒化シ
リコン膜を形成した。
試料B3おいて、絶縁膜26として、実施例1に示す試料A3の条件3を用いた窒化シ
リコン膜を形成した。
次に、図示しないが、絶縁膜23、絶縁膜24及び絶縁膜26の一部をエッチングして
、一対の電極の一部を露出する開口部を形成した。
次に、絶縁膜26上に平坦化膜を形成した(図示しない)。ここでは、組成物を絶縁膜
26上に塗布した後、露光及び現像を行って、一対の電極の一部を露出する開口部を有す
る平坦化膜を形成した。なお、平坦化膜として厚さ1.5μmのアクリル樹脂を形成した
。こののち、加熱処理を行った。当該加熱処理は、温度を250℃とし、窒素を含む雰囲
気で1時間行った。
次に、一対の電極の一部に接続する導電膜を形成した(図示しない)。ここでは、スパ
ッタリング法により厚さ100nmの酸化シリコンを含むITOを形成した。
以上の工程により、試料B1乃至試料B3においてトランジスタを作製した。また、各
試料において、基板内に同じ構造の24個のトランジスタを作製した。
次に、試料B1乃至試料B3のトランジスタのVg−Id特性を測定した。
次に、耐湿評価の加速寿命試験として、プレッシャークッカー試験(PCT:Pres
sure Cooker Test)を行った。本実施例ではPCT試験として、温度1
30℃、湿度85%、圧力0.23MPaの条件で、試料B1乃至試料B3を15時間保
持した。
試料B1乃至試料B3である各トランジスタのVg−Id特性の初期特性、及びプレッ
シャークッカー試験後の各トランジスタのVg−Id特性を図18乃至図20に示す。つ
まり、試料B1の結果は図18に示し、試料B2の結果は図19に示し、試料B3の結果
は図20に示した。
なお、各試料において、チャネル長(L)が2μm、チャネル幅(W)が50μmのト
ランジスタ1と、チャネル長(L)が6μm、チャネル幅(W)が50μmのトランジス
タ2それぞれのVg−Id特性を測定した。各試料において、トランジスタ1の初期特性
を各図(A)に示し、トランジスタ2の初期特性を各図(B)に示し、トランジスタ2の
プレッシャークッカー試験後のVg−Id特性を各図(C)に示す。
図19(A)に示すVg−Id特性は、スイッチング特性を有していない。また、図2
0(A)に示すVg−Id特性は、しきい値電圧のばらつきが大きい。しかしながら、図
18(A)に示すVg−Id特性は、良好なスイッチング特性を有し、且つしきい値電圧
のばらつきが小さいことがわかる。
図19(B)に示すVg−Id特性の初期特性と比較して、図18(B)及び図20(
B)に示すVg−Id特性の初期特性は、しきい値電圧のばらつきが小さいことがわかる
図19(C)及び図20(C)に示す、プレッシャークッカー試験後のVg−Id特性
と比較して、図18(C)に示すVg−Id特性は、良好なスイッチング特性が得られて
いる。
以上のことから、水素分子の放出量、及びアンモニア分子の放出量が少ない窒化絶縁膜
をトランジスタ上に形成することで、しきい値電圧のマイナスシフトを低減することが可
能であると共に、トランジスタの信頼性を向上させることができる。
次に、本実施例の試料B1乃至試料B3と同様の工程であって、且つ条件1乃至条件3
以外の条件を用いて絶縁膜26を形成して、複数の試料を作製した。また、各試料におい
て、基板内に同じ構造のトランジスタを24個形成し、各トランジスタのVg−Id特性
の初期特性を比較した。なお、各トランジスタにおいて、チャネル長(L)は2μm、チ
ャネル幅(W)は50μmである。
試料B1乃至試料B3、並びに条件1乃至条件3以外の条件を用いて絶縁膜26を形成
した複数の試料において、絶縁膜26の水素分子の放出量及びアンモニア分子の放出量と
、トランジスタのVg−Id特性の初期特性との関係を図21に示す。
図21において、横軸は絶縁膜26からの水素分子の放出量を示し、縦軸は絶縁膜26
からのアンモニア分子の放出量を示す。また、図21において、丸印は、基板内における
24個のトランジスタにおいて、最大しきい値電圧と、最小しきい値電圧との差(Vth
_max−Vth_min)が1V以下であることを示す。また、三角印は、Vth_m
ax−Vth_minが1Vより大きく3V以下であることを示す。また、バツ印は、V
th_max−Vth_minが3Vより大きいことを示す。
図21では、絶縁膜26において、水素分子の放出量が5.0×1021分子/cm
未満の領域において、トランジスタのしきい値電圧の変動が抑制されていることが確認で
きる。このことから、水素分子の放出量が5.0×1021分子/cm未満の窒化絶縁
膜をトランジスタ上に設けることで、トランジスタのしきい値電圧の変動が抑制されると
いえる。また、しきい値電圧のマイナスシフトを抑制できるといえる。
さらに、本発明の一態様に係るトランジスタのように絶縁膜26と酸化物半導体膜20
との間に、窒素の侵入を抑制する絶縁膜(絶縁膜25)を設けることで、絶縁膜26の形
成条件が図21におけるバツ印の条件や三角印の条件であっても、トランジスタのしきい
値電圧の変動を抑制することができる。

Claims (6)

  1. ゲート電極と、
    前記ゲート電極上の、ゲート絶縁膜と、
    前記ゲート絶縁膜を介して、前記ゲート電極と重なる領域を有する酸化物半導体膜と、
    前記酸化物半導体膜と電気的に接続されたソース電極と、
    前記酸化物半導体膜と電気的に接続されたドレイン電極と、
    前記酸化物半導体膜上、前記ソース電極上、及び前記ドレイン電極上の、第1の絶縁膜と、
    前記第1の絶縁膜上の、第2の絶縁膜と、
    前記第2の絶縁膜上の、第3の絶縁膜と、を有し、
    前記第1の絶縁膜は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化シリコン膜であり、
    前記第2の絶縁膜は、酸化シリコン膜であり、
    25℃における0.5重量%のフッ酸に対するエッチング速度について、前記第2の絶縁膜は前記第1の絶縁膜より遅く、
    前記第3の絶縁膜は、加熱による水素分子の放出量が5.0×1021分子/cm未満である窒化シリコンを有することを特徴とする半導体装置。
  2. ゲート電極と、
    前記ゲート電極上の、ゲート絶縁膜と、
    前記ゲート絶縁膜を介して、前記ゲート電極と重なる領域を有する酸化物半導体膜と、
    前記酸化物半導体膜と電気的に接続されたソース電極と、
    前記酸化物半導体膜と電気的に接続されたドレイン電極と、
    前記酸化物半導体膜上、前記ソース電極上、及び前記ドレイン電極上の、第1の絶縁膜と、
    前記第1の絶縁膜上の、第2の絶縁膜と、
    前記第2の絶縁膜上の、第3の絶縁膜と、を有し、
    前記第1の絶縁膜は、酸化シリコン膜であり、
    前記第2の絶縁膜は、酸化シリコン膜であり、
    25℃における0.5重量%のフッ酸に対するエッチング速度について、前記第2の絶縁膜は前記第1の絶縁膜より遅く、
    前記第3の絶縁膜は、加熱による水素分子の放出量が5.0×1021分子/cm未満である窒化シリコンを有することを特徴とする半導体装置。
  3. ゲート電極と、
    前記ゲート電極上の、ゲート絶縁膜と、
    前記ゲート絶縁膜を介して、前記ゲート電極と重なる領域を有する酸化物半導体膜と、
    前記酸化物半導体膜と電気的に接続されたソース電極と、
    前記酸化物半導体膜と電気的に接続されたドレイン電極と、
    前記酸化物半導体膜上、前記ソース電極上、及び前記ドレイン電極上の、第1の絶縁膜と、
    前記第1の絶縁膜上の、第2の絶縁膜と、
    前記第2の絶縁膜上の、第3の絶縁膜と、を有し、
    前記第1の絶縁膜は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化窒化シリコン膜であり、
    前記第2の絶縁膜は、酸化窒化シリコン膜であり、
    25℃における0.5重量%のフッ酸に対するエッチング速度について、前記第2の絶縁膜は前記第1の絶縁膜より遅く、
    前記第3の絶縁膜は、加熱による水素分子の放出量が5.0×10 21 分子/cm 未満である窒化シリコンを有することを特徴とする半導体装置。
  4. ゲート電極と、
    前記ゲート電極上の、ゲート絶縁膜と、
    前記ゲート絶縁膜を介して、前記ゲート電極と重なる領域を有する酸化物半導体膜と、
    前記酸化物半導体膜と電気的に接続されたソース電極と、
    前記酸化物半導体膜と電気的に接続されたドレイン電極と、
    前記酸化物半導体膜上、前記ソース電極上、及び前記ドレイン電極上の、第1の絶縁膜と、
    前記第1の絶縁膜上の、第2の絶縁膜と、
    前記第2の絶縁膜上の、第3の絶縁膜と、を有し、
    前記第1の絶縁膜は、酸化窒化シリコン膜であり、
    前記第2の絶縁膜は、酸化窒化シリコン膜であり、
    25℃における0.5重量%のフッ酸に対するエッチング速度について、前記第2の絶縁膜は前記第1の絶縁膜より遅く、
    前記第3の絶縁膜は、加熱による水素分子の放出量が5.0×10 21 分子/cm 未満である窒化シリコンを有することを特徴とする半導体装置。
  5. 請求項1乃至請求項のいずれか一において、
    前記第3の絶縁膜上に、有機樹脂膜を有することを特徴とする半導体装置。
  6. 請求項において、
    前記有機樹脂膜は、アクリルを有することを特徴とする半導体装置。
JP2018117895A 2012-06-29 2018-06-21 半導体装置 Active JP6626927B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012147783 2012-06-29
JP2012147783 2012-06-29

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017074985A Division JP6360223B2 (ja) 2012-06-29 2017-04-05 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019218069A Division JP6811301B2 (ja) 2012-06-29 2019-12-02 半導体装置

Publications (2)

Publication Number Publication Date
JP2018160686A JP2018160686A (ja) 2018-10-11
JP6626927B2 true JP6626927B2 (ja) 2019-12-25

Family

ID=49777167

Family Applications (8)

Application Number Title Priority Date Filing Date
JP2013135377A Active JP6283176B2 (ja) 2012-06-29 2013-06-27 半導体装置
JP2016232336A Active JP6182255B2 (ja) 2012-06-29 2016-11-30 半導体装置の作製方法
JP2017074985A Active JP6360223B2 (ja) 2012-06-29 2017-04-05 半導体装置
JP2018117895A Active JP6626927B2 (ja) 2012-06-29 2018-06-21 半導体装置
JP2019218069A Active JP6811301B2 (ja) 2012-06-29 2019-12-02 半導体装置
JP2019219330A Withdrawn JP2020074400A (ja) 2012-06-29 2019-12-04 半導体装置の作製方法
JP2021034450A Withdrawn JP2021097242A (ja) 2012-06-29 2021-03-04 液晶表示装置
JP2021145866A Withdrawn JP2022002320A (ja) 2012-06-29 2021-09-08 半導体装置の作製方法

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2013135377A Active JP6283176B2 (ja) 2012-06-29 2013-06-27 半導体装置
JP2016232336A Active JP6182255B2 (ja) 2012-06-29 2016-11-30 半導体装置の作製方法
JP2017074985A Active JP6360223B2 (ja) 2012-06-29 2017-04-05 半導体装置

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2019218069A Active JP6811301B2 (ja) 2012-06-29 2019-12-02 半導体装置
JP2019219330A Withdrawn JP2020074400A (ja) 2012-06-29 2019-12-04 半導体装置の作製方法
JP2021034450A Withdrawn JP2021097242A (ja) 2012-06-29 2021-03-04 液晶表示装置
JP2021145866A Withdrawn JP2022002320A (ja) 2012-06-29 2021-09-08 半導体装置の作製方法

Country Status (6)

Country Link
US (2) US20140001467A1 (ja)
JP (8) JP6283176B2 (ja)
KR (4) KR20220013471A (ja)
CN (3) CN107123688B (ja)
TW (6) TWI755895B (ja)
WO (1) WO2014003086A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6300489B2 (ja) 2012-10-24 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6320009B2 (ja) 2012-12-03 2018-05-09 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9394614B2 (en) 2013-04-19 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Method for forming projections and depressions, sealing structure, and light-emitting device
WO2015128774A1 (en) * 2014-02-28 2015-09-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US9564535B2 (en) * 2014-02-28 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
TWI657488B (zh) 2014-03-20 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置
TWI669761B (zh) * 2014-05-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置、包括該半導體裝置的顯示裝置
TWI666776B (zh) 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
CN104155812A (zh) * 2014-07-29 2014-11-19 京东方科技集团股份有限公司 一种阵列基板及其制备方法、液晶显示装置
JP6676316B2 (ja) 2014-09-12 2020-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9704704B2 (en) 2014-10-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
KR20160053001A (ko) * 2014-10-30 2016-05-13 삼성디스플레이 주식회사 투명 표시 기판, 투명 표시 장치 및 투명 표시 장치의 제조 방법
JP6801969B2 (ja) * 2015-03-03 2020-12-16 株式会社半導体エネルギー研究所 半導体装置、表示装置、および電子機器
WO2016206593A1 (zh) * 2015-06-23 2016-12-29 深圳华大基因研究院 微孔电极及分析化学物质的方法
WO2017064590A1 (en) 2015-10-12 2017-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20180124874A (ko) * 2016-03-04 2018-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
US11302717B2 (en) * 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
CN106992189A (zh) * 2017-04-20 2017-07-28 深圳市华星光电技术有限公司 氧化物半导体tft基板结构及氧化物半导体tft基板的制作方法
TWI652606B (zh) * 2017-06-29 2019-03-01 日商阿爾普士電氣股份有限公司 Input device
JP2020096220A (ja) 2018-12-10 2020-06-18 株式会社村田製作所 弾性波装置、高周波フロントエンド回路及び通信装置
CN110223600B (zh) * 2019-05-14 2020-11-10 深圳市华星光电技术有限公司 覆晶薄膜的绑定结构

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3607480A (en) * 1968-12-30 1971-09-21 Texas Instruments Inc Process for etching composite layered structures including a layer of fluoride-etchable silicon nitride and a layer of silicon dioxide
JPS6010644A (ja) * 1983-06-30 1985-01-19 Toshiba Corp 半導体装置の製造方法
KR100803770B1 (ko) * 2000-03-07 2008-02-15 에이에스엠 인터내셔널 엔.브이. 구배(graded)박막
TWI288443B (en) * 2002-05-17 2007-10-11 Semiconductor Energy Lab SiN film, semiconductor device, and the manufacturing method thereof
JP2005033023A (ja) 2003-07-07 2005-02-03 Sony Corp 半導体装置の製造方法および半導体装置
CN101483180B (zh) * 2003-07-14 2011-11-16 株式会社半导体能源研究所 液晶显示器件
KR100524809B1 (ko) * 2003-12-19 2005-11-01 주식회사 하이닉스반도체 반도체 소자의 이중게이트 절연막 형성방법
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
CN101454892B (zh) * 2006-05-26 2011-12-14 株式会社半导体能源研究所 半导体器件及其制造方法
JP5235333B2 (ja) * 2006-05-26 2013-07-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4404084B2 (ja) * 2006-10-31 2010-01-27 エプソンイメージングデバイス株式会社 アクティブマトリクス型液晶表示装置
JP5121254B2 (ja) * 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
TWI500159B (zh) * 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI469354B (zh) * 2008-07-31 2015-01-11 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI508282B (zh) * 2008-08-08 2015-11-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4752967B2 (ja) * 2009-01-27 2011-08-17 カシオ計算機株式会社 多層膜の形成方法及び表示パネルの製造方法
TWI556323B (zh) * 2009-03-13 2016-11-01 半導體能源研究所股份有限公司 半導體裝置及該半導體裝置的製造方法
TWI511288B (zh) * 2009-03-27 2015-12-01 Semiconductor Energy Lab 半導體裝置
WO2011001822A1 (en) * 2009-07-03 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101476817B1 (ko) * 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
WO2011010545A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101506124B1 (ko) * 2009-09-04 2015-03-25 가부시끼가이샤 도시바 박막 트랜지스터 및 그 제조 방법
KR20170116246A (ko) * 2009-09-16 2017-10-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011036981A1 (en) * 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102549757A (zh) * 2009-09-30 2012-07-04 佳能株式会社 薄膜晶体管
EP2486595B1 (en) * 2009-10-09 2019-10-23 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
WO2011043194A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011091110A (ja) * 2009-10-20 2011-05-06 Canon Inc 酸化物半導体素子を用いた回路及びその製造方法、並びに表示装置
WO2011052384A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101073272B1 (ko) * 2009-11-04 2011-10-12 삼성모바일디스플레이주식회사 유기전계발광 표시 장치의 제조 방법
WO2011055769A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor element and semiconductor device, and deposition apparatus
JP5437776B2 (ja) * 2009-11-18 2014-03-12 三井金属鉱業株式会社 酸化物半導体を用いた薄膜トランジスタおよびその製造方法
WO2011074409A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102480794B1 (ko) * 2009-12-28 2022-12-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치와 반도체 장치
KR20190000365A (ko) * 2010-02-26 2019-01-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
KR101921047B1 (ko) * 2010-03-26 2018-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
JP5727832B2 (ja) * 2010-03-31 2015-06-03 株式会社半導体エネルギー研究所 トランジスタ
KR20130055607A (ko) * 2010-04-23 2013-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US8588000B2 (en) * 2010-05-20 2013-11-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device having a reading transistor with a back-gate electrode
US8629438B2 (en) * 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8552425B2 (en) * 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012028481A (ja) * 2010-07-22 2012-02-09 Fujifilm Corp 電界効果型トランジスタ及びその製造方法
CN103140920B (zh) * 2010-09-28 2016-05-04 凸版印刷株式会社 薄膜晶体管、其制造方法以及装备有该薄膜晶体管的图像显示装置
JP5624628B2 (ja) 2010-11-10 2014-11-12 株式会社日立製作所 半導体装置

Also Published As

Publication number Publication date
TW202013736A (zh) 2020-04-01
JP2022002320A (ja) 2022-01-06
KR20200119897A (ko) 2020-10-20
JP6811301B2 (ja) 2021-01-13
TWI710139B (zh) 2020-11-11
US20140001467A1 (en) 2014-01-02
TWI596772B (zh) 2017-08-21
JP2017055138A (ja) 2017-03-16
TWI673878B (zh) 2019-10-01
KR20150029000A (ko) 2015-03-17
JP2021097242A (ja) 2021-06-24
CN107026089A (zh) 2017-08-08
JP2014030003A (ja) 2014-02-13
TW201842674A (zh) 2018-12-01
JP6360223B2 (ja) 2018-07-18
JP2017135403A (ja) 2017-08-03
US20190067486A1 (en) 2019-02-28
JP2020074400A (ja) 2020-05-14
TW201739053A (zh) 2017-11-01
CN107123688B (zh) 2021-04-09
CN107026089B (zh) 2021-12-03
CN107123688A (zh) 2017-09-01
KR102213518B1 (ko) 2021-02-08
CN104395991B (zh) 2017-06-20
JP6182255B2 (ja) 2017-08-16
KR20210014760A (ko) 2021-02-09
KR20220013471A (ko) 2022-02-04
JP6283176B2 (ja) 2018-02-21
KR102358093B1 (ko) 2022-02-08
TW201407783A (zh) 2014-02-16
TWI631713B (zh) 2018-08-01
TW202221931A (zh) 2022-06-01
TWI755895B (zh) 2022-02-21
JP2018160686A (ja) 2018-10-11
JP2020047935A (ja) 2020-03-26
WO2014003086A1 (en) 2014-01-03
CN104395991A (zh) 2015-03-04
TW202107715A (zh) 2021-02-16

Similar Documents

Publication Publication Date Title
JP6626927B2 (ja) 半導体装置
US10453927B2 (en) Semiconductor device including nitride insulating layer and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191202

R150 Certificate of patent or registration of utility model

Ref document number: 6626927

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250