JP6333377B2 - トランジスタ、表示装置および電子機器 - Google Patents

トランジスタ、表示装置および電子機器 Download PDF

Info

Publication number
JP6333377B2
JP6333377B2 JP2016534309A JP2016534309A JP6333377B2 JP 6333377 B2 JP6333377 B2 JP 6333377B2 JP 2016534309 A JP2016534309 A JP 2016534309A JP 2016534309 A JP2016534309 A JP 2016534309A JP 6333377 B2 JP6333377 B2 JP 6333377B2
Authority
JP
Japan
Prior art keywords
region
film
metal
gate electrode
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016534309A
Other languages
English (en)
Other versions
JPWO2016009715A1 (ja
Inventor
宜浩 大島
宜浩 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Publication of JPWO2016009715A1 publication Critical patent/JPWO2016009715A1/ja
Application granted granted Critical
Publication of JP6333377B2 publication Critical patent/JP6333377B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L2029/42388—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor characterised by the shape of the insulating material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)

Description

本技術は、酸化物半導体膜を用いたトランジスタ、そのトランジスタを備えた表示装置および電子機器に関する。
アクティブ駆動方式の液晶表示装置や有機ＥＬ（Electroluminescence）表示装置は、薄膜トランジスタ（ＴＦＴ:Thin Film Transistor）を駆動素子として用いている。近年では、ディスプレイの大画面化および高速駆動化に伴い、薄膜トランジスタの特性に対する要求が非常に高まっている。酸化亜鉛（ＺｎＯ）または酸化インジウムガリウム亜鉛（ＩＧＺＯ）等の酸化物半導体を薄膜トランジスタに用いることにより、高い移動度が得られ、また、大面積化も可能である。このため、酸化物半導体を用いた薄膜トランジスタの開発が活発に行われている（例えば、特許文献１参照）。
ディスプレイの高速駆動化には、薄膜トランジスタに流すことのできる電流量を大きくする、即ち移動度を向上させることに加え、薄膜トランジスタに発生する寄生容量を低減することが望ましい。薄膜トランジスタに生じる寄生容量を低減することにより、信号の遅延などを防止することができる。
例えば非特許文献１には、セルフアライン構造を有するトップゲート型の薄膜トランジスタが示されている。この薄膜トランジスタは、酸化物半導体膜のチャネル領域上に、ゲート電極およびゲート絶縁膜を平面視で同位置に設けた後、酸化物半導体膜のゲート電極およびゲート絶縁膜から露出された領域を低抵抗化してソース・ドレイン領域（低抵抗領域）を形成するものである。例えば、酸化物半導体膜の低抵抗領域には、アルミニウム（Ａｌ）が含まれている。このようなセルフアライン構造を有する薄膜トランジスタでは、ゲート電極とソース・ドレイン電極との交差領域に形成される寄生容量が抑えられる。
特開２０１２−３３８３６号公報
N.Morosawa et al, Journal of SID Vol.20 Issue 1,2012 pp47-52
しかしながら、例えば薄膜トランジスタを製造する際に行うアニール工程等により、低抵抗領域以外の部分にアルミニウム等が拡散する（拡散領域）。この拡散領域では、酸化物半導体膜の抵抗値が低くなる。したがって、ゲート電極と平面視で重なる位置、即ちチャネル領域の一部に拡散領域が形成されると、ゲート電極と拡散領域との間に寄生容量が発生する。
従って、寄生容量の低減が可能なトランジスタ、表示装置および電子機器を提供することが望ましい。
本技術の一実施の形態による第１のトランジスタは、ゲート電極と、ゲート電極に対向するチャネル領域と、チャネル領域の抵抗値よりも低い抵抗値を有し、金属を含む低抵抗領域と、チャネル領域と低抵抗領域との間の低抵抗領域に隣接する位置に配置され、低抵抗領域の金属の濃度よりも低い濃度で金属を含む拡散領域とを含む酸化物半導体膜と、酸化物半導体膜とゲート電極との間に設けられ、より酸化物半導体膜に近い位置の第１面と、よりゲート電極に近い位置の第２面とを有するゲート絶縁膜と、低抵抗領域に接して設けられ、低抵抗領域および拡散領域の金属と同じ金属の酸化物を含む高抵抗膜とを備え、ゲート絶縁膜の第１面のチャネル長方向の長さが、ゲート電極のチャネル長方向の最大長さよりも大きくなっており、拡散領域の金属の濃度は、低抵抗領域に近い位置からチャネル領域に近い位置に向かうに連れて、低くなっているものである。
本技術の一実施の形態による第１の表示装置は、表示素子と、表示素子を駆動するためのトランジスタとを備え、トランジスタに上記本技術の一実施の形態の第１のトランジスタを用いたものである。
本技術の一実施の形態による第１の電子機器は、上記本技術の一実施の形態の第１の表示装置を備えたものである。
本技術の一実施の形態の第１のトランジスタ、表示装置または電子機器では、ゲート絶縁膜において、第１面のチャネル長方向の長さがゲート電極のチャネル長方向の最大長さよりも大きくなっているので、チャネル領域と低抵抗領域とが離間して設けられる。したがって、低抵抗領域のアルミニウム等が酸化物半導体膜中に拡散してもチャネル領域に到達しにくくなる。
本技術の一実施の形態による第２のトランジスタは、ゲート電極と、ゲート電極に対向するチャネル領域と、チャネル領域から離間して設けられるとともにチャネル領域の抵抗値よりも低い抵抗値を有し、金属を含む低抵抗領域と、チャネル領域と低抵抗領域との間の低抵抗領域に隣接する位置に配置され、低抵抗領域の金属の濃度よりも低い濃度で金属を含む拡散領域とを含む酸化物半導体膜と、低抵抗領域に接して設けられ、低抵抗領域および拡散領域の金属と同じ金属の酸化物を含む高抵抗膜とを備え、拡散領域の金属の濃度は、低抵抗領域に近い位置からチャネル領域に近い位置に向かうに連れて、低くなっているものである。
本技術の一実施の形態による第２の表示装置は、表示素子と、表示素子を駆動するためのトランジスタとを備え、トランジスタに上記本技術の一実施の形態の第２のトランジスタを用いたものである。
本技術の一実施の形態による第２の電子機器は、上記本技術の一実施の形態の第２の表示装置を備えたものである。
本技術の一実施の形態の第２のトランジスタ、表示装置または電子機器では、低抵抗領域がチャネル領域から離間して設けられているので、低抵抗領域のアルミニウム等はチャネル領域に到達しにくくなる。
本技術の一実施の形態の第１のトランジスタ、表示装置および電子機器によれば、ゲート絶縁膜の第１面のチャネル長方向の長さを、ゲート電極のチャネル長方向の最大長さよりも大きくなようにしたので、また、本技術の一実施の形態の第２のトランジスタによれば、酸化物半導体膜の低抵抗領域をチャネル領域から離間して設けるようにしたので、チャネル領域の低抵抗化を防ぐことができる。よって、寄生容量を低減すること可能となる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果であってもよい。
本技術の第１の実施の形態に係るトランジスタの構成を表す断面図である。 図１に示したゲート絶縁膜の平面構成を表す図である。 図１に示したトランジスタの製造方法の一工程を表す断面図である。 図３Ａに続く工程を表す断面図である。 図３Ｂに続く工程を表す断面図である。 図３Ｃに続く工程を表す断面図である。 図４Ａに続く工程を表す断面図である。 図４Ｂに続く工程を表す断面図である。 図４Ｃに続く工程を表す断面図である。 図５Ａに続く工程を表す断面図である。 図５Ｂに続く工程を表す断面図である。 比較例に係る半導体装置の構成を表す断面図である。 変形例１に係るトランジスタの構成を表す断面図である。 変形例２に係るトランジスタの構成を表す断面図である。 変形例３に係るトランジスタの構成を表す断面図である。 本技術の第２の実施の形態に係る半導体装置の構成を表す断面図である。 図１に示した半導体装置を含む表示装置の構成の一例を表す断面図である。 図１１に示した表示装置の全体構成を表す図である。 図１２に示した画素の回路構成の一例を表すである。 図１１に示した表示装置の他の例を表す断面図である。 図１１に示した表示装置のその他の例を表す断面図である。 図１１に示した表示装置の適用例を表す斜視図である。
以下、本技術の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（トランジスタ：トップゲート型構造を有する例）
２．変形例１（ゲート電極およびゲート絶縁膜がテーパ形状を有する例）
３．変形例２（断面形状が矩形状のゲート絶縁膜を有する例）
４．変形例３（積層構造のゲート絶縁膜を有する例）
５．第２の実施の形態（トランジスタ：ボトムゲート型構造を有する例）
６．適用例（表示装置）
＜第１の実施の形態＞
図１は本技術の第１の実施の形態に係るトランジスタ（トランジスタ１）の断面構成を表したものである。このトランジスタ１では基板１１上に酸化物半導体膜１２が設けられており、トランジスタ１はスタガ構造（トップゲート型構造）を有している。酸化物半導体膜１２上の選択的な領域に、ゲート絶縁膜１３およびゲート電極１４がこの順に配設されている。これらの酸化物半導体膜１２、ゲート絶縁膜１３およびゲート電極１４を覆って、高抵抗膜１５および層間絶縁膜１６が設けられている。層間絶縁膜１６上にはソース・ドレイン電極１７Ａ，１７Ｂが設けられている。高抵抗膜１５および層間絶縁膜１６には、これらを貫通する接続孔Ｈ１，Ｈ２が設けられており、ソース・ドレイン電極１７Ａは接続孔Ｈ１を介して、ソース・ドレイン電極１７Ｂは接続孔Ｈ２を介してそれぞれ酸化物半導体膜１２の後述する低抵抗領域１２Ｃに電気的に接続されている。このようなスタガ構造のＴＦＴを含むトランジスタ１は、基板１１上に酸化物半導体膜１２を直接成膜することができ、また、酸化物半導体膜１２がゲート電極１４で覆われるので、酸化物半導体膜１２を例えば発光層を含む有機層（後述の図１１の有機層５３）等の上層から保護することができる。よって、ディスプレイ駆動デバイスとして好適に用いることができる。
基板１１は、例えば、石英，ガラス，シリコンまたは樹脂（プラスチック）フィルムなどの板材により構成されている。後述のスパッタ法において、基板１１を加熱することなく酸化物半導体膜１２を成膜するため、安価な樹脂フィルムを用いることができる。樹脂材料としては、例えば、ＰＥＴ（ポリエチレンテレフタレート），ＰＩ（ポリイミド），ＰＣ（ポリカーボネート）またはＰＥＮ（ポリエチレンナフタレート）などが挙げられる。樹脂材料からなる基板１１上に、シリコン酸化膜（ＳｉＯｘ）、シリコン窒化膜（ＳｉＮｘ）および酸化アルミニウム膜（ＡｌＯｘ）等のバリア膜を設けるようにしてもよい。バリア膜は積層膜であってもよい。この他にも、目的に応じて、ステンレス鋼（ＳＵＳ）などの金属基板に絶縁材料を成膜して用いるようにしてもよい。
酸化物半導体膜１２は、基板１１上の選択的な領域に設けられ、ＴＦＴの活性層としての機能を有するものである。酸化物半導体膜１２は、例えば、インジウム（Ｉｎ），ガリウム（Ｇａ），亜鉛（Ｚｎ），スズ（Ｓｎ），チタン（Ｔｉ）およびニオブ（Ｎｂ）のうちの少なくとも１種の元素の酸化物を主成分として含むものである。具体的には、非晶質のものとして、酸化インジウムスズ亜鉛（ＩＴＺＯ）または酸化インジウムガリウム亜鉛（ＩＧＺＯ: ＩｎＧａＺｎＯ）等、結晶性のものとして酸化亜鉛（ＺｎＯ），酸化インジウム亜鉛（ＩＺＯ（登録商標）），酸化インジウムガリウム（ＩＧＯ），酸化インジウムスズ（ＩＴＯ）または酸化インジウム（ＩｎＯ）等がそれぞれ挙げられる。インジウムを含む酸化物半導体膜１２を用いることが好ましい。非晶質あるいは結晶性の酸化物半導体材料のどちらを用いてもよいが、容易にゲート絶縁膜１３とのエッチング選択性を確保することができるため、結晶性の酸化物半導体材料を用いることが好ましい。酸化物半導体膜１２の厚み（積層方向の厚み、以下単に厚みという。）は、例えば５０ｎｍ程度である。
この酸化物半導体膜１２では、ゲート電極１４に対向し、平面視でゲート電極１４に重なる領域が、チャネル領域１２Ａとなっている。一方、酸化物半導体膜１２のチャネル領域１２Ａ以外の領域の表面（上面）から厚み方向の一部は、チャネル領域１２Ａよりも低い抵抗値を有する拡散領域１２Ｂおよび低抵抗領域１２Ｃとなっている。低抵抗領域１２Ｃは、例えば、酸化物半導体材料にアルミニウム（Ａｌ）等の金属を反応させて金属（ドーパント）を拡散させることにより形成されたものである。トランジスタ１では、この低抵抗領域１２Ｃによりセルフアライン（自己整合）構造が実現され、ゲート電極１４とソース・ドレイン電極１７Ａ，１７Ｂとの交差領域に形成される寄生容量を低減することができる。また、低抵抗領域１２ＣはＴＦＴの特性を安定化させる役割をも有するものである。拡散領域１２Ｂは、低抵抗領域１２Ｃに含まれるアルミニウム等の金属が拡散することにより生じた領域であり、低抵抗領域１２Ｃとチャネル領域１２Ａとの間の低抵抗領域１２Ｃと隣接する位置に形成されている。この拡散領域１２Ｂの金属の濃度は、低抵抗領域１２Ｃの金属の濃度よりも低く、低抵抗領域１２Ｃに近い位置からチャネル領域１２Ａに近い位置に向かうに連れて徐々に低くなっている。この拡散領域１２Ｂの抵抗値は、チャネル領域１２Ａの抵抗値よりも低く、かつ、低抵抗領域１２Ｃの抵抗値よりも高い。詳細は後述するが、トランジスタ１では、低抵抗領域１２Ｃがチャネル領域１２Ａから離間して設けられており、低抵抗領域１２Ｃからチャネル領域１２Ａに向かって拡散領域１２Ｂが形成されている。拡散領域１２Ｂは、ゲート電極１４とは平面視で重ならず、かつ、ゲート絶縁膜１３の下面（後述の下面Ｓ１）と重なる位置に設けられている。
ゲート絶縁膜１３は、酸化物半導体膜１２とゲート電極１４との間に設けられ、より酸化物半導体膜１２に近い下面Ｓ１と、よりゲート電極１４に近い上面Ｓ２とを有している。例えば、ゲート絶縁膜１３の下面Ｓ１は酸化物半導体膜１２に、上面Ｓ２はゲート電極１４にそれぞれ接している。本実施の形態では、このゲート絶縁膜１３の下面Ｓ１のチャネル長方向（Ｘ方向）の長さ（長さ１３Ｌ）が、ゲート電極１４のチャネル長方向の最大の長さ（長さ１４Ｌ）よりも大きくなっている。詳細は後述するが、これにより、酸化物半導体膜１２の低抵抗領域１２Ｃがチャネル領域１２Ａから離間して形成され、チャネル領域１２Ａに低抵抗領域１２Ｃに含まれるアルミニウム等の金属が到達しにくくなる。
図２は、ゲート絶縁膜１３の平面構成を、酸化物半導体膜１２およびゲート電極１４とともに表したものである。平面視でゲート電極１４の両側（ソース・ドレイン電極１７Ａ，１７Ｂ側）にゲート絶縁膜１３の下面Ｓ１が拡幅している。ゲート電極１４の長さ１４Ｌは例えば３μｍ〜１００μｍ程度であり、必要な電流量により４μｍ〜１６μｍ程度で調整することが好ましい。ゲート絶縁膜１３の長さ１３Ｌは、このゲート電極１４の長さ１４Ｌよりも例えば０．２μｍ〜４μｍ程度大きくなっている。詳細には、ゲート絶縁膜１３は、ゲート電極１４よりもソース・ドレイン電極１７Ａ、ソース・ドレイン電極１７Ｂそれぞれの方向に０．１μｍ〜２μｍ程度拡幅している。このゲート電極１４の長さ１４Ｌとゲート絶縁膜１３の長さ１３Ｌとの差によって、酸化物半導体膜１２のチャネル領域１２Ａと低抵抗領域１２Ｃとの離間距離が決定する（図１）。ゲート絶縁膜１３のチャネル幅方向（Ｙ方向）の長さは、例えばゲート電極１４のチャネル幅方向の長さと同じである。
ゲート絶縁膜１３は、例えばテーパ形状を有しており、ゲート絶縁膜１３の断面形状は台形状となっている。即ち、ゲート絶縁膜１３の上面Ｓ２のチャネル長方向の長さは、長さ１３Ｌよりも小さく、例えばゲート電極１４の長さ１４Ｌと同じである。
このようなゲート絶縁膜１３は、例えばシリコン酸化膜（ＳｉＯｘ）、シリコン窒化膜（ＳｉＮｘ）、シリコン窒化酸化膜（ＳｉＯＮ）および酸化アルミニウム膜（ＡｌＯｘ）のうちの１種よりなる単層膜、またはそれらのうちの２種以上よりなる積層膜により構成されている。これらのうち、シリコン酸化膜または酸化アルミニウム膜は、酸化物半導体を還元させにくいので好ましい。ゲート絶縁膜１３の厚みは、例えば３００ｎｍである。
ゲート電極１４は、ＴＦＴに印加されるゲート電圧（Ｖｇ）によって酸化物半導体膜１２中のキャリア密度を制御すると共に、電位を供給する配線としての機能を有するものである。ゲート電極１４の断面形状は、例えば矩形状であり、ゲート電極１４の下面と上面とは互いに略同一の平面形状を有している。即ち、ゲート電極１４のチャネル長方向の最大長さ１４Ｌは、ゲート電極１４の下面および上面のチャネル長方向の長さである。このゲート電極１４は、例えばモリブデン（Ｍｏ），チタン（Ｔｉ），アルミニウム，銀（Ａｇ），ネオジウム（Ｎｄ）および銅（Ｃｕ）のうちの１種からなる単体もしくは合金、もしくはこれらのうちの２種以上からなる積層膜である。具体的には、アルミニウムや銀などの低抵抗金属をモリブデンまたはチタンにより挟み込んだ積層構造や、アルミニウムとネオジウムとの合金（Ａｌ−Ｎｄ合金）が挙げられる。ゲート絶縁膜１３に近い位置に、ウェットエッチングに耐性を有する材料を用い、これに、ゲート絶縁膜１３に対して選択比ウェットエッチャントで加工可能な材料を積層してゲート電極１４を構成することが好ましい。例えば、このようなゲート電極１４として、ゲート絶縁膜１３に近い位置から、チタン、アルミニウムおよびモリブデンの順に積層された積層膜を用いることができる。ゲート電極１４は、ＩＴＯ等の透明導電膜から構成されていてもよい。ゲート電極１４の厚みは、例えば１０ｎｍ〜５００ｎｍである。
高抵抗膜１５は、後述する製造工程において酸化物半導体膜１２の低抵抗領域１２Ｃに拡散される金属の供給源となる金属膜が、酸化膜となって残存したものである。高抵抗膜１５は、例えば、厚みが２０ｎｍ以下であり、酸化チタン，酸化アルミニウム，酸化インジウムまたは酸化スズ等により構成されている。このような高抵抗膜１５は、外気に対して良好なバリア性を有しているため、上記のようなプロセス上の役割の他、トランジスタ１における酸化物半導体膜１２の電気的特性を変化させる酸素や水分の影響を低減する機能をも有している。高抵抗膜１５を設けることにより、トランジスタ１の電気特性を安定化させることが可能となり、層間絶縁膜１６の効果をより高めることが可能となる。
バリア機能を高めるため、高抵抗膜１５に例えば、厚み３０ｎｍ〜５０ｎｍ程度の酸化アルミニウムまたは窒化シリコンからなる保護膜を積層させるようにしてもよい。これにより、トランジスタ１における酸化物半導体膜１２の電気特性がより安定する。
層間絶縁膜１６は、高抵抗膜１５上に積層され、例えば、アクリル系樹脂、ポリイミド、ノボラック系樹脂、フェノール系樹脂、エポキシ系樹脂または塩化ビニル系樹脂等の有機材料により構成されている。層間絶縁膜１６にシリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜または酸化アルミニウム等の無機材料を用いるようにしてもよく、あるいは、有機材料と無機材料とを積層して用いるようにしてもよい。有機材料を含有する層間絶縁膜１６は、容易にその厚みを例えば１〜２μｍ程度に厚膜化することが可能となる。このように厚膜化された層間絶縁膜１６は、ゲート電極１４の加工後に形成される段差を十分に被覆して絶縁性を確保することができる。シリコン酸化膜および酸化アルミニウム膜を積層した層間絶縁膜１６は、酸化物半導体膜１２への水分の混入および拡散を抑えることができる。これにより、トランジスタ１の電気特性が安定すると共に信頼性も向上する。
ソース・ドレイン電極１７Ａ，１７Ｂは、例えば、厚みが２００ｎｍ程度であり、上記ゲート電極１４において列挙したものと同様の金属または透明導電膜により構成されている。ソース・ドレイン電極１７Ａ，１７Ｂは、例えば、アルミニウムまたは銅などの低抵抗金属により構成されていることが好ましく、このような低抵抗金属を、チタンまたはモリブデンよりなるバリア層により挟み込んでなる積層膜であることがより好ましい。このような積層膜を用いることにより、配線遅延の少ない駆動が可能となる。また、ソース・ドレイン電極１７Ａ，１７Ｂは、ゲート電極１４の直上の領域を回避して設けられていることが望ましい。ゲート電極１４とソース・ドレイン電極１７Ａ，１７Ｂとの交差領域に寄生容量が形成されることを防ぐためである。
このトランジスタ１は、例えば次のようにして製造することができる（図３Ａ〜図５Ｃ）。
まず、図３Ａに示したように、基板１１上に上述した材料よりなる酸化物半導体膜１２を形成する。具体的には、まず基板１１の全面にわたって、例えばスパッタリング法により、酸化物半導体材料膜（図示せず）を例えば５０ｎｍ程度の厚みで成膜する。この際、ターゲットとしては、成膜対象の酸化物半導体と同一組成のセラミックを用いる。また、酸化物半導体中のキャリア濃度は、スパッタリングの際の酸素分圧に大きく依存するので、所望のトランジスタ特性が得られるように酸素分圧を制御する。酸化物半導体材料膜は、電子ビーム蒸着法，パルスレーザ（ＰＬＤ）法，イオンプレーティング法およびゾルゲル法等の方法を用いて成膜するようにしてもよい。酸化物半導体膜１２を上述の結晶性材料により構成しておくと、後述のゲート絶縁膜１３のエッチング工程において、容易にエッチング選択性を向上させることができる。次いで、例えばフォトリソグラフィおよびエッチングにより、成膜した酸化物半導体材料膜を所定の形状にパターニングする。その際、リン酸、硝酸および酢酸の混合液を用いたウェットエッチングにより加工することが好ましい。リン酸、硝酸および酢酸の混合液は、下地との選択比を十分に大きくすることが可能であり、比較的容易に加工が可能となる。
酸化物半導体膜１２を設けた後、基板１１の全面に渡って例えば厚み１００ｎｍのシリコン酸化膜または酸化アルミニウム膜よりなる絶縁材料膜１３Ｍを成膜する。絶縁材料膜１３Ｍは、ゲート絶縁膜１３を形成するためのものである。絶縁材料膜１３Ｍの成膜には、例えばプラズマＣＶＤ（Chemical Vapor Deposition ；化学気相成長）法を用いることができる。シリコン酸化膜はプラズマＣＶＤ法のほか、反応性スパッタリング法により形成することも可能である。また、酸化アルミニウム膜を成膜する場合には、これらの反応性スパッタリング法，ＣＶＤ法に加え、原子層堆積法（ＡＬＤ）を用いることも可能である。
次いで、絶縁材料膜１３Ｍ上に導電材料膜１４Ｍを成膜する（図３Ｂ）。導電材料膜１４Ｍは、ゲート電極１４を形成するためのものである。導電材料膜１４Ｍは、例えば絶縁材料膜１３Ｍに近い位置から、チタンからなる導電膜１４Ｍ−１、アルミニウムからなる導電膜１４Ｍ−２およびモリブデンからなる導電膜１４Ｍ−３をこの順に積層したものである。導電材料膜１４Ｍは、例えばスパッタリング法，熱蒸着法あるいは電子ビーム蒸着法等を用いて成膜することができる。
導電材料膜１４Ｍを成膜した後、図３Ｃに示したように、導電材料膜１４Ｍ（導電膜１４Ｍ−３）上の選択的な領域（ゲート電極１４を形成する領域）にレジストパターン１８を形成する。次いで、このレジストパターン１８をマスクにして、導電膜１４Ｍ−２，１４Ｍ−３のウェットエッチングを行う（図４Ａ）。このとき、このウェットエッチングの工程では、サイドエッチングが発生する。このサイドエッチング（ＣＤロス）部分を適切な大きさに制御して、レジストパターン１８がウェットエッチング後の導電膜１４−２，１４−３を庇状に覆うようにする。具体的には、レジストパターン１８のチャネル長方向の長さが、ウェットエッチング後の導電膜１４−２，１４−３のチャネル長方向の長さよりも大きくなるようにする。
導電膜１４Ｍ−２，１４Ｍ−３のウェットエッチングを行った後、例えば、導電膜１４Ｍ−１および絶縁材料膜１３Ｍのドライエッチングを行う（図４Ｂ）。この工程では、ドライエッチングのバイアスを制御することにより、まず、庇状のレジストパターン１８の下部にある導電膜１４Ｍ−１がテーパ状に加工され、更に、このテーパ状の導電膜１４Ｍ−１がマスクの役割をしながら絶縁材料膜１３Ｍが徐々に加工されていく。これにより、導電膜１４−１，１４−２，１４−３からなるゲート電極１４およびテーパ状のゲート絶縁膜１３が形成される。ゲート電極１４およびテーパ状のゲート絶縁膜１３を形成した後、レジストパターン１８を除去する（図４Ｃ）。
続いて、図５Ａに示したように、基板１１上の全面に渡って、例えばスパッタリング法または原子層成膜法によりチタン，アルミニウム，スズまたはインジウム等からなる金属膜１５Ｍを例えば５ｎｍ以上１０ｎｍ以下の厚みで成膜する。
次いで、図５Ｂに示したように、例えば３００℃程度の温度で熱処理を行うことにより金属膜１５Ｍが酸化され、これによって高抵抗膜１５が形成される。この際、酸化物半導体膜１２のうち高抵抗膜１５が接する部分、即ち、酸化物半導体膜１２のうちゲート絶縁膜１３の下面Ｓ１が設けられた領域以外の部分に低抵抗領域１２Ｃが形成される。低抵抗領域１２Ｃは、例えば酸化物半導体膜１２の厚み方向の一部（高抵抗膜１５側）に設けられる。この金属膜１５Ｍの酸化反応には、酸化物半導体膜１２に含まれる酸素の一部が利用されるため、金属膜１５Ｍの酸化の進行に伴って、酸化物半導体膜１２では、その金属膜１５Ｍと接する表面（上面）側から酸素濃度が低下していく。一方、金属膜１５Ｍからアルミニウム等の金属が酸化物半導体膜１２中に拡散する。この金属元素がドーパントとして機能し、金属膜１５Ｍと接する酸化物半導体膜１２の上面側の領域が低抵抗化される。これにより、チャネル領域１２Ａよりも電気抵抗の低い低抵抗領域１２Ｃが自己整合的に形成される。
金属膜１５Ｍの熱処理としては、上述のように３００℃程度の温度でアニールすることが好ましい。その際、酸素等を含む酸化性のガス雰囲気でアニールを行うことで、低抵抗領域１２Ｃの酸素濃度が低くなりすぎるのを抑え、酸化物半導体膜１２に十分な酸素を供給することが可能となる。これにより、後工程で行うアニール工程を削減して工程の簡略化を行うことが可能となる。
高抵抗膜１５は、上記アニール工程に代えて、例えば、基板１１上に金属膜１５Ｍを形成する際の基板１１の温度を比較的高めに設定することにより形成するようにしてもよい。例えば、図５Ａの工程で、基板１１の温度を３００℃程度に保ちつつ金属膜１５Ｍを成膜すると、熱処理を行わずに酸化物半導体膜１２の所定の領域を低抵抗化することができる。この場合には、酸化物半導体膜１２のキャリア濃度をトランジスタとして必要なレベルに低減することが可能である。
金属膜１５Ｍは、上述のように１０ｎｍ以下の厚みで成膜することが好ましい。金属膜１５Ｍの厚みを１０ｎｍ以下とすれば、熱処理によって金属膜１５Ｍを完全に酸化させる（高抵抗膜１５を形成する）ことができるからである。金属膜１５Ｍが完全に酸化されていない場合には、この未酸化の金属膜１５Ｍをエッチングにより除去する工程が望ましい。十分に酸化されていない金属膜１５Ｍがゲート電極１４上などに残存しているとリーク電流が発生する虞があるためである。金属膜１５Ｍが完全に酸化され、高抵抗膜１５が形成された場合には、そのような除去工程が不要となり、製造工程の簡略化が可能となる。つまり、エッチングによる除去工程を行わなくとも、リーク電流の発生を防止できる。なお、金属膜１５Ｍを１０ｎｍ以下の厚みで成膜した場合、熱処理後の高抵抗膜１５の厚みは、２０ｎｍ以下程度となる。
金属膜１５Ｍを酸化させる方法としては、上記のような熱処理のほか、水蒸気雰囲気での酸化またはプラズマ酸化などの方法を用いることも可能である。特にプラズマ酸化の場合、次のような利点がある。高抵抗膜１５の形成後、層間絶縁膜１６をプラズマＣＶＤ法により形成するが、金属膜１５Ｍに対してプラズマ酸化処理を施した後、続けて（連続的に）、層間絶縁膜１６を成膜可能である。従って、工程を増やす必要がないという利点がある。プラズマ酸化は例えば、基板１１の温度を２００℃〜４００℃程度にし、酸素および二窒化酸素の混合ガス等の酸素を含むガス雰囲気中でプラズマを発生させて処理することが望ましい。これにより、上述したような外気に対して良好なバリア性を有する高抵抗膜１５を形成することができるからである。
高抵抗膜１５を形成した後、図５Ｃに示したように、高抵抗膜１５上の全面にわたって、層間絶縁膜１６を形成する。層間絶縁膜１６が無機絶縁材料を含む場合には、例えばプラズマＣＶＤ法，スパッタリング法あるいは原子層堆積法を用い、層間絶縁膜１６が有機絶縁材料を含む場合には、例えばスピンコート法やスリットコート法などの塗布法を用いることができる。塗布法により、厚膜化された層間絶縁膜１６を容易に形成することができる。酸化アルミニウムにより層間絶縁膜１６を形成する際には、例えばアルミニウムをターゲットにしたＤＣまたはＡＣ電源による反応性スパッタリング法を用いることが可能である。層間絶縁膜１６を設けた後、フォトリソグラフィおよびエッチングを行って、層間絶縁膜１６および高抵抗膜１５の所定の箇所に接続孔Ｈ１，Ｈ２を形成する。
続いて、層間絶縁膜１６上に、例えばスパッタリング法により、上述のソース・ドレイン電極１７Ａ，１７Ｂの構成材料からなる導電膜（図示せず）を形成し、この導電膜により接続孔Ｈ１，Ｈ２を埋め込む。そののち、この導電膜を例えばフォトリソグラフィおよびエッチングにより所定の形状にパターニングする。これにより、層間絶縁膜１６上にソース・ドレイン電極１７Ａ，１７Ｂが形成され、このソース・ドレイン電極１７Ａ，１７Ｂは酸化物半導体膜１２の低抵抗領域１２Ｃに接続される。以上の工程により、図１に示したトランジスタ１が完成する。
トランジスタ１では、ゲート電極１４に閾値電圧以上の電圧（ゲート電圧）が印加されると、酸化物半導体膜１２のチャネル領域１２Ａにキャリアが流れる。これにより、ソース・ドレイン電極１７Ａとソース・ドレイン電極１７Ｂとの間に電流が流れるようになっている。
酸化物半導体膜１２のうち、高抵抗膜１５が接する領域、即ち低抵抗領域１２Ｃは、ゲート絶縁膜１３の下面Ｓ１が接する領域以外の領域である。一方、酸化物半導体膜１２のチャネル領域１２Ａは、ゲート電極１４に平面視で重なる領域である。ここでは、ゲート絶縁膜１３の下面Ｓ１のチャネル長方向の長さ１３Ｌが、ゲート電極１４のチャネル長方向の最大の長さ１４Ｌよりも大きくなっているので、低抵抗領域１２Ｃはチャネル領域１２Ａから離間して設けられる。このため、トランジスタ１では、低抵抗領域１２Ｃに含まれるアルミニウム等の金属が、チャネル領域１２Ａに到達しにくくなる。以下、これについて説明する。
図６は、比較例に係るトランジスタ（トランジスタ１００）の断面構成を表したものである。このトランジスタ１００では、ゲート絶縁膜１３０の下面Ｓ１のチャネル長方向の長さ１３０Ｌが、ゲート電極１４のチャネル長方向の最大長さ１４Ｌと同じであり、ゲート絶縁膜１３０とゲート電極１４０とは、互いに平面視で重なる位置に設けられている。このようなトランジスタ１００では、酸化物半導体膜１２のうち、チャネル領域１２Ａ（酸化物半導体膜１２のうち、ゲート電極１４と平面視で重なる領域）以外の領域に高抵抗膜１５が接するので、チャネル領域１２Ａと隣接する位置に低抵抗領域１２Ｃが設けられる。したがって、低抵抗領域１２Ｃに含まれるアルミニウム等の金属は、チャネル領域１２Ａに拡散しやすく、チャネル領域１２Ａの一部が拡散領域１２Ｂとなる虞がある。金属の拡散長は例えば０．８μｍであるが、アニール条件により変化する。チャネル領域１２Ａの一部に形成された拡散領域１２Ｂとゲート電極１４との間には、寄生容量が発生し、例えばディスプレイの駆動速度に影響を及ぼす。また、チャネル領域１２Ａ全域にわたって、拡散領域１２Ｂが形成されると、トランジスタ１００はスイッチング素子として機能しなくなる。
これに対しトランジスタ１では、ゲート絶縁膜１３の下面Ｓ１のチャネル長方向の長さ１３Ｌが、ゲート電極１４のチャネル長方向の最大の長さ１４Ｌよりも大きくなっており、低抵抗領域１２Ｃはチャネル領域１２Ａから離間して形成される。したがって、低抵抗領域１２Ｃに含まれるアルミニウム等の金属は、まず低抵抗領域１２Ｃとチャネル領域１２Ａとの間の間隙に拡散され、チャネル領域１２Ａには到達しにくい。即ち、拡散領域１２Ｂは、低抵抗領域１２Ｃとチャネル領域１２Ａとの間に設けられ、チャネル領域１２Ａの一部には形成されにくくなる。金属の拡散長が、チャネル領域１２Ａと低抵抗領域１２Ｃとの離間距離をこえないよう、ゲート絶縁膜１３の長さ１３Ｌはアニール条件等に応じて適宜調整すればよい。よって、寄生容量の発生を防ぐことができる。また、スイッチング素子としての機能を維持することができる。
このように、本実施の形態では、ゲート絶縁膜１３の下面Ｓ１のチャネル長方向の長さ１３Ｌが、ゲート電極１４のチャネル長方向の最大の長さ１４Ｌよりも大きくなるようにしたので、チャネル領域１２Ａの低抵抗化を防ぎ、寄生容量を低減することが可能となる。
また、酸化物半導体膜１２のチャネル領域１２Ａと低抵抗領域１２Ｃとの間の拡散領域１２Ｂでは、その抵抗値がチャネル領域１２Ａの抵抗値よりも低く、かつ、低抵抗領域１２Ｃの抵抗値よりも高くなっている。これにより、ゲート電極１４と低抵抗領域１２Ｃ（ソース・ドレイン電極１７Ａ，１７Ｂ）との間に高い電圧が印加されても、チャネル領域１２Ａと低抵抗領域１２Ｃとの間の領域に生じる電界が緩和され、トランジスタ１の信頼性を向上させることが可能となる。
以下、本実施の形態の変形例および他の実施の形態について説明するが、以降の説明において上記実施の形態と同一構成部分については同一符号を付してその説明は適宜省略する。
＜変形例１＞
図７は、上記第１の実施の形態の変形例１に係るトランジスタ（トランジスタ１Ａ）の断面構成を表したものである。このトランジスタ１Ａでは、ゲート電極（ゲート電極２４）がテーパ形状を有している。この点を除き、トランジスタ１Ａは上記実施の形態のトランジスタ１と同様の構成を有し、その作用および効果も同様である。
ゲート電極２４の断面形状は、例えば台形状となっている。ゲート電極２４のチャネル長方向の最大長さ２４Ｌは、ゲート電極２４の下面（ゲート絶縁膜１３との接触面）のチャネル長方向の長さである。トランジスタ１Ａでは、ゲート絶縁膜１３の下面Ｓ１のチャネル長方向の長さ１３Ｌが、このゲート電極２４の長さ２４Ｌよりも大きくなっている。
＜変形例２＞
図８は、上記第１の実施の形態の変形例２に係るトランジスタ（トランジスタ１Ｂ）の断面構成を表したものである。このトランジスタ１Ｂのゲート絶縁膜（ゲート絶縁膜２３）では、上面Ｓ２のチャネル長方向の長さが下面Ｓ１のチャネル長方向の長さ（長さ２３Ｌ）と同じになっている。この点を除き、トランジスタ１Ｂは上記実施の形態のトランジスタ１と同様の構成を有し、その作用および効果も同様である。
ゲート絶縁膜２３の断面形状は、例えば矩形状である。平面視で、ゲート絶縁膜２３の下面Ｓ１および上面Ｓ２はともに、ゲート電極１４から拡幅している。このトランジスタ１Ｂでは、ゲート絶縁膜２３の下面Ｓ１および上面Ｓ２のチャネル長方向の長さ２３Ｌが、ゲート電極１４のチャネル長方向の最大長さ１４Ｌよりも大きくなっている。ゲート電極１４の断面形状は矩形状であってもよく（図８）、台形状であってもよい（図７）。
このようなトランジスタ１Ｂは、例えば、以下のようにして形成する。
まず、トランジスタ１と同様にして基板１１上に酸化物半導体膜１２を形成した後（図３Ａ）、酸化物半導体膜１２上に絶縁材料膜１３Ｍおよび導電材料膜１４Ｍをこの順に成膜する（図３Ｂ）。次いで、導電材料膜１４Ｍをフォトリソグラフィおよびエッチングによりパターニングして、ゲート電極１４を形成する。その後、絶縁材料膜１３Ｍをフォトリソグラフィおよびエッチングによりパターニングして、ゲート絶縁膜２３を形成する。
このゲート絶縁膜２３およびゲート電極１４は、以下のようにして形成することも可能である。まず、酸化物半導体膜１２上に、絶縁材料膜１３Ｍを成膜した後、これをフォトリソグラフィおよびエッチングによりパターニングしてゲート絶縁膜２３を形成する。次いで、ゲート絶縁膜２３上に導電材料膜１４Ｍを成膜した後、これをフォトリソグラフィおよびエッチングによりパターニングしてゲート電極１４を形成する。
ゲート絶縁膜２３およびゲート電極１４を設けた後、トランジスタ１と同様の方法を用いてトランジスタ１Ｂを完成させることができる。トランジスタ１Ｂを形成する際には、ゲート電極１４を形成する際のウェットエッチングに起因した酸化物半導体膜１２のエッチングを防ぐため、酸化物半導体膜１２は耐ウェットエッチング性の材料を用いて形成することが好ましい。
＜変形例３＞
図９は、上記第１の実施の形態の変形例３に係るトランジスタ（トランジスタ１Ｃ）の断面構成を表したものである。このトランジスタ１Ｃのゲート絶縁膜（ゲート絶縁膜３３）は、積層構造を有するものである。この点を除き、トランジスタ１Ｃは上記実施の形態のトランジスタ１と同様の構成を有し、その作用および効果も同様である。
ゲート絶縁膜３３では、例えば、酸化物半導体膜１２に近い位置から、ゲート絶縁膜３３−１およびゲート絶縁膜３３−２がこの順に積層されている。ゲート絶縁膜３３−１，３３−２の断面形状は、例えば矩形状である。このような積層構造を有するゲート絶縁膜３３では、その下面Ｓ１は最下層（ゲート絶縁膜３３−１）の下面となり、その上面Ｓ２は最上層（ゲート絶縁膜３３−２）の上面となる。即ち、ゲート絶縁膜３３の下面Ｓ１のチャネル長方向の長さ３３Ｌは、ゲート絶縁膜３３−１の下面のチャネル長方向の長さである。トランジスタ１Ｃでは、このゲート絶縁膜３３の長さ３３Ｌが、ゲート電極１４のチャネル長方向の最大長さ１４Ｌよりも大きくなっている。
ゲート絶縁膜３３−２の上面および下面のチャネル長方向の長さは、例えばゲート電極１４の長さ１４Ｌと同じであり、長さ３３Ｌよりも小さくなっている。ゲート絶縁膜３３−１，３３−２に互いに異なるエッチング速度を有する材料を用いることにより、このようなゲート絶縁膜３３を容易に形成することができる。具体的には、ゲート絶縁膜３３−１にはエッチング速度のより遅い材料を用い、ゲート絶縁膜３３−２にはエッチング速度のより早い材料を用いる。例えば、ゲート絶縁膜３３−１には酸化アルミニウム（Ａｌ2Ｏ3）、ゲート絶縁膜３３−２には酸化シリコン（ＳｉＯ2）を用いることができる。ゲート絶縁膜３３−２のチャネル長方向の長さが、ゲート絶縁膜３３−１のチャネル長方向の長さと同じであってもよく（図８）、ゲート絶縁膜３３がテーパ形状を有していてもよい（図１）。ゲート絶縁膜３３は、３層以上の積層構造を有していてもよい。
＜第２の実施の形態＞
図１０は、本技術の第２の実施の形態に係るトランジスタ（トランジスタ２）の断面構成を表したものである。このトランジスタ２は、逆スタガ構造（ボトムゲート構造）を有している。この点を除き、トランジスタ２は上記第１の実施の形態のトランジスタ１と同様の構成を有し、その作用および効果も同様である。
トランジスタ２では、基板１１上に、ゲート電極１４、ゲート絶縁膜１３、酸化物半導体膜１２およびストッパ膜４１がこの順に設けられている。これらゲート電極１４、ゲート絶縁膜１３、酸化物半導体膜１２およびストッパ膜４１を高抵抗膜１５が覆っている。酸化物半導体膜１２のうち、ゲート電極１４に対向し、平面視でゲート電極１４に重なる領域がチャネル領域１２Ａとなっている。一方、酸化物半導体膜１２のチャネル領域１２Ａ以外の領域の表面（上面）から厚み方向の一部は、トランジスタ１と同様に、チャネル領域１２Ａよりも低い抵抗値を有する拡散領域１２Ｂおよび低抵抗領域１２Ｃとなっている。低抵抗領域１２Ｃは、例えば、酸化物半導体材料にアルミニウム（Ａｌ）等の金属を反応させて金属（ドーパント）を拡散させることにより形成されたものである。金属に代えて、水素を拡散させることにより低抵抗領域１２Ｃが形成されていてもよい。拡散領域１２Ｂは、低抵抗領域１２Ｃのアルミニウム等の金属あるいは水素が拡散することにより生じた領域であり、チャネル領域１２Ａと低抵抗領域１２Ｃとの間の低抵抗領域１２Ｃと隣接する位置に形成されている。
ストッパ膜４１は、例えばテーパ形状を有しており、ストッパ膜４１の断面形状は台形状となっている。ストッパ膜４１は、例えばシリコン酸化膜（ＳｉＯｘ）および酸化アルミニウム膜（ＡｌＯｘ）等の無機絶縁膜により構成されている。このストッパ膜４１は、チャネル領域１２Ａを覆うように酸化物半導体膜１２上の選択的な領域に設けられている。ストッパ膜４１は、より酸化物半導体膜１２に近い下面Ｓ３と、下面Ｓ３に対向する上面Ｓ４とを有しており、例えば下面Ｓ３は酸化物半導体膜１２に接している。本実施の形態では、このストッパ膜４１の下面Ｓ３のチャネル長方向（Ｘ方向）の長さ（長さ４１Ｌ）が、ゲート電極１４のチャネル長方向の最大の長さ１４Ｌよりも大きくなっている。即ち、平面視でゲート電極１４の両側（ソース・ドレイン電極１７Ａ，１７Ｂ側）にストッパ膜４１の下面Ｓ３が拡幅している。
このストッパ膜４１上の高抵抗膜１５は、酸化物半導体膜１２のうち、ストッパ膜４１の下面Ｓ３が接する領域以外の領域に接している。即ち、低抵抗領域１２Ｃはストッパ膜４１の下面Ｓ３が接する領域以外の部分に設けられている。一方、酸化物半導体膜１２のチャネル領域１２Ａは、ゲート電極１４に平面視で重なる領域である。ここでは、ストッパ膜４１の下面Ｓ３のチャネル長方向の長さ４１Ｌが、ゲート電極１４のチャネル長方向の最大の長さ１４Ｌよりも大きくなっているので、低抵抗領域１２Ｃはチャネル領域１２Ａから離間して設けられる。このため、上記トランジスタ１で説明したのと同様に、トランジスタ２でも、低抵抗領域１２Ｃに含まれるアルミニウム等の金属が、チャネル領域１２Ａに到達しにくくなる。よって、チャネル領域１２Ａの低抵抗化を防ぎ、寄生容量を低減することが可能となる。
＜適用例＞
図１１は、上記トランジスタ１を駆動素子として備えた表示装置（表示装置５）の断面構成を表すものである。この表示装置５はアクティブマトリクス型の有機ＥＬ（Electroluminescence）表示装置であり、トランジスタ１とトランジスタ１により駆動される有機ＥＬ素子５０Ａをそれぞれ複数有している。図１１には、一のトランジスタ１および有機ＥＬ素子５０Ａに対応する領域（サブピクセル）を示す。図１１には、トランジスタ１を有する表示装置５を示したが、半導体装置５は、トランジスタ１に代えて、上記トランジスタ１Ａ，１Ｂ，１Ｃ，２を備えていてもよい。
有機ＥＬ素子５０Ａは、トランジスタ１上に、平坦化膜１９を間にして設けられている。この有機ＥＬ素子５０Ａは平坦化膜１９側から第１電極５１、画素間絶縁膜５２、有機層５３および第２電極５４をこの順に有しており、保護層５５により封止されている。保護層５５上には熱硬化樹脂または紫外線硬化樹脂からなる接着層５６を間にして封止用基板５７が貼り合わされている。表示装置５は、有機層５３で発生した光を基板１１側から取り出すボトムエミッション方式（下面発光方式）であってもよく、封止用基板５７側から取り出すトップエミッション方式（上面発光方式）であってもよい。
平坦化膜１９は、ソース・ドレイン電極１７Ａ，１７Ｂ上および層間絶縁膜１６上に、基板１１の表示領域（後述の図１２の表示領域６０）全体に渡り設けられ、接続孔Ｈ３を有している。この接続孔Ｈ３は、トランジスタ１のソース・ドレイン電極１７Ａと有機ＥＬ素子５０Ａの第１電極５１とを接続するためのものである。平坦化膜１９は、例えばポリイミドまたはアクリル系樹脂により構成されている。
第１電極５１は、接続孔Ｈ３を埋め込むように平坦化膜１９上に設けられている。この第１電極５１は、例えばアノードとして機能するものであり、素子毎に設けられている。表示装置５がボトムエミッション方式である場合には、第１電極５１を透明導電膜、例えば、酸化インジウムスズ（ＩＴＯ），酸化インジウム亜鉛（ＩＺＯ）またはインジウム亜鉛オキシド（ＩｎＺｎＯ）等のいずれかよりなる単層膜またはこれらのうちの２種以上からなる積層膜により構成する。一方、表示装置５がトップエミッション方式である場合には、第１電極５１を、反射性の金属、例えば、アルミニウム，マグネシウム（Ｍｇ），カルシウム（Ｃａ）およびナトリウム（Ｎａ）のうちの少なくとも１種からなる単体金属、またはこれらのうちの少なくとも１種を含む合金よりなる単層膜、あるいは単体金属または合金を積層した多層膜により構成する。
第１電極５１をソース・ドレイン電極１７Ａの表面（有機ＥＬ素子５０Ａ側の面）に接して設けるようにしてもよい。これにより、平坦化膜１９を省略し、工程数を減らして表示装置５を製造することが可能となる。
画素分離膜５２は第１電極５１と第２電極５４との間の絶縁性を確保すると共に各素子の発光領域を区画分離するためのものであり、各素子の発光領域に対向して開口を有している。この画素分離膜５２は例えば、ポリイミド，アクリル樹脂またはノボラック系樹脂などの感光性樹脂により構成されている。
有機層５３は、画素分離膜５２の開口を覆うように設けられている。この有機層５３は有機電界発光層（有機ＥＬ層）を含み、駆動電流の印加によって発光を生じるものである。有機層５３は、例えば基板１１（第１電極５１）側から、正孔注入層、正孔輸送層、有機ＥＬ層および電子輸送層をこの順に有しており、電子と正孔との再結合が有機ＥＬ層で生じて光が発生する。有機ＥＬ層の構成材料は、一般的な低分子または高分子の有機材料であればよく、特に限定されない。例えば赤、緑および青色を発光する有機ＥＬ層が素子毎に塗り分けられていてもよく、あるいは、白色を発光する有機ＥＬ層（例えば、赤、緑および青色の有機ＥＬ層を積層したもの）が基板１１の全面に渡り設けられていてもよい。正孔注入層は、正孔注入効率を高めると共にリークを防止するためのものであり、正孔輸送層は、有機ＥＬ層への正孔輸送効率を高めるためのものである。正孔注入層、正孔輸送層あるいは電子輸送層等の有機ＥＬ層以外の層は、必要に応じて設けるようにすればよい。
第２電極５４は、例えば、カソードとして機能するものであり、金属導電膜により構成されている。表示装置５がボトムエミッション方式である場合には、この第２電極５４を反射性の金属、例えば、アルミニウム，マグネシウム（Ｍｇ），カルシウム（Ｃａ）およびナトリウム（Ｎａ）のうちの少なくとも１種からなる単体金属、またはこれらのうちの少なくとも１種を含む合金よりなる単層膜、あるいは単体金属または合金を積層した多層膜により構成する。一方、表示装置５がトップエミッション方式である場合には、第２電極５４にＩＴＯやＩＺＯなどの透明導電膜を用いる。この第２電極５４は、第１電極５１と絶縁された状態で例えば各素子に共通して設けられている。
保護層５５は、絶縁性材料または導電性材料のいずれにより構成されていてもよい。絶縁性材料としては、例えば、アモルファスシリコン（ａ−Ｓｉ），アモルファス炭化シリコン（ａ−ＳｉＣ），アモルファス窒化シリコン（ａ−Ｓｉ(1-X)ＮX）またはアモルファスカーボン（ａ−Ｃ）等が挙げられる。
封止用基板５７は、トランジスタ１および有機ＥＬ素子５０Ａを間にして基板１１と対向するよう、配置されている。封止用基板５７には、上記基板１１と同様の材料を用いることができる。表示装置５がトップエミッション方式である場合には、封止用基板５７に透明材料を用い、封止用基板５７側にカラーフィルタや遮光膜を設けるようにしてもよい。表示装置５がボトムエミッション方式である場合には、基板１１を透明材料により構成し、例えばカラーフィルタや遮光膜を基板１１側に設けておく。
図１２に示したように、表示装置５はこのような有機ＥＬ素子５０Ａを含む画素ＰＸＬＣを複数有しており、画素ＰＸＬＣは基板１１上の表示領域６０に例えばマトリクス状に配置されている。表示領域６０の周辺には信号線駆動回路としての水平セレクタ（ＨＳＥＬ）６１、走査線駆動回路としてのライトスキャナ（ＷＳＣＮ）６２および電源線駆動回路としての電源スキャナ６３が設けられている。
表示領域６０では、列方向に複数（整数ｎ個）の信号線ＤＴＬ１〜ＤＴＬｎが、行方向に複数（整数ｍ個）の走査線ＷＳＬ１〜ＷＳＬｍがそれぞれ配置されている。これら信号線ＤＴＬと走査線ＷＳＬとの各交差点に、画素ＰＸＬＣ（Ｒ，Ｇ，Ｂに対応する画素のいずれか１つ）が設けられている。各信号線ＤＴＬは、水平セレクタ６１に電気的に接続され、水平セレクタ６１から信号線ＤＴＬを介して各画素ＰＸＬＣに映像信号が供給される。一方、各走査線ＷＳＬは、ライトスキャナ６２に電気的に接続され、ライトスキャナ６２から走査線ＷＳＬを介して各画素ＰＸＬＣに走査信号（選択パルス）が供給される。各電源線ＤＳＬは電源スキャナ６３に接続され、電源スキャナ６３から電源線ＤＳＬを介して各画素ＰＸＬＣに電源信号（制御パルス）が供給される。
図１３は、画素ＰＸＬＣにおける具体的な回路構成例を表したものである。各画素ＰＸＬＣは、有機ＥＬ素子５０Ａを含む画素回路６０Ａを有している。この画素回路６０Ａは、サンプリング用トランジスタＴｒ１および駆動用トランジスタＴｒ２と、容量素子Ｃと、有機ＥＬ素子５０Ａとを有するアクティブ型の駆動回路である。なお、サンプリング用トランジスタＴｒ１および駆動用トランジスタＴｒ２のうち少なくともいずれか１つが、上記トランジスタ１に相当する。
サンプリング用トランジスタＴｒ１は、そのゲートが対応する走査線ＷＳＬに接続され、そのソースおよびドレインのうちの一方が対応する信号線ＤＴＬに接続され、他方が駆動用トランジスタＴｒ２のゲートに接続されている。駆動用トランジスタＴｒ２は、そのドレインが対応する電源線ＤＳＬに接続され、ソースが有機ＥＬ素子５０Ａのアノードに接続されている。また、この有機ＥＬ素子５０Ａのカソードは、接地配線５Ｈに接続されている。なお、この接地配線５Ｈは、全ての画素ＰＸＬＣに対して共通に配線されている。容量素子Ｃは、駆動用トランジスタＴｒ２のソースとゲートとの間に配置されている。
サンプリング用トランジスタＴｒ１は、走査線ＷＳＬから供給される走査信号（選択パルス）に応じて導通することにより、信号線ＤＴＬから供給される映像信号の信号電位をサンプリングし、容量素子Ｃに保持するものである。駆動用トランジスタＴｒ２は、所定の第１電位（図示せず）に設定された電源線ＤＳＬから電流の供給を受け、容量素子Ｃに保持された信号電位に応じて、駆動電流を有機ＥＬ素子５０Ａへ供給するものである。有機ＥＬ素子５０Ａは、この駆動用トランジスタＴｒ２から供給された駆動電流により、映像信号の信号電位に応じた輝度で発光するようになっている。
このような回路構成では、走査線ＷＳＬから供給される走査信号（選択パルス）に応じてサンプリング用トランジスタＴｒ１が導通することにより、信号線ＤＴＬから供給された映像信号の信号電位がサンプリングされ、容量素子Ｃに保持される。また、上記第１電位に設定された電源線ＤＳＬから駆動用トランジスタＴｒ２へ電流が供給され、容量素子Ｃに保持された信号電位に応じて、駆動電流が有機ＥＬ素子５０Ａ（赤色、緑色および青色の各有機ＥＬ素子）へ供給される。そして、各有機ＥＬ素子５０Ａは、供給された駆動電流により、映像信号の信号電位に応じた輝度で発光する。これにより、表示装置５において、映像信号に基づく映像表示がなされる。
このような表示装置５は、例えば以下のようにして形成する。
まず、上述のようにして、トランジスタ１を形成する。次いで、層間絶縁膜１６、ソース・ドレイン電極１７Ａ，１７Ｂを覆うように、上述した材料よりなる平坦化膜１９を、例えばスピンコート法やスリットコート法により成膜し、ソース電極１７Ｓに対向する領域の一部に接続孔Ｈ３を形成する。
次いで、この平坦化膜１９上に、有機ＥＬ素子５０Ａを形成する。具体的には、平坦化膜１９上に、接続孔Ｈ３を埋め込むように、上述した材料よりなる第１電極５１を例えばスパッタリング法により成膜した後、フォトリソグラフィおよびエッチングによりパターニングする。この後、第１電極５１上に開口を有する画素分離膜５２を形成した後、有機層５３を例えば真空蒸着法により成膜する。続いて、有機層５３上に、上述した材料よりなる第２電極５４を例えばスパッタリング法により形成する。次いで、この第２電極５４上に保護層を例えばＣＶＤ法により成膜した後、この保護層上に、接着層５６を用いて封止用基板５７を貼り合わせる。以上により、図１１に示した表示装置５を完成する。
この表示装置５では、例えばＲ，Ｇ，Ｂのいずれかに対応する各画素ＰＸＬＣに、各色の映像信号に応じた駆動電流が印加されると、第１電極５１および第２電極５４を通じて、有機層５３に電子および正孔が注入される。これらの電子および正孔は、有機層５３に含まれる有機ＥＬ層においてそれぞれ再結合され、発光を生じる。このようにして、表示装置５では、例えばＲ，Ｇ，Ｂのフルカラーの映像表示がなされる。また、この映像表示動作の際に容量素子Ｃの一端に、映像信号に対応する電位が印加されることにより、容量素子Ｃには、映像信号に対応する電荷が蓄積される。
ここでは、寄生容量が低減されたトランジスタ１を備えているので、表示装置５の駆動速度が向上する。
図１４に示したように、トランジスタ１（もしくはトランジスタ１Ａ，１Ｂ，１Ｃ，２）を、液晶表示素子（液晶表示素子６０Ａ）を有する表示装置（表示装置６）に適用するようにしてもよい。表示装置６は、トランジスタ１の上層に液晶表示素子６０Ａを有している。
液晶表示素子６０Ａは、例えば、画素電極６１Ｅと対向電極６２Ｅとの間に液晶層６３Ｃを封止したものであり、画素電極６１Ｅおよび対向電極６２Ｅの液晶層６３Ｃ側の各面には、配向膜６４Ａ，６４Ｂが形成されている。画素電極６１Ｅは、画素毎に配設されており、例えばトランジスタ１のソース・ドレイン電極１７Ａに電気的に接続されている。対向電極６２Ｅは、対向基板６５上に複数の画素に共通の電極として設けられ、例えばコモン電位に保持されている。液晶層６３Ｃは、例えばＶＡ（Vertical Alignment：垂直配向）モード，ＴＮ（Twisted Nematic）モードあるいはＩＰＳ（In Plane Switching）モード等により駆動される液晶により構成されている。
また、基板１１の下方には、バックライト６６が備えられており、基板１１のバックライト６６側および対向基板６５上には、偏光板６７Ａ，６７Ｂが貼り合わせられている。
バックライト６６は、液晶層６３Ｃへ向けて光を照射する光源であり、例えばＬＥＤ（Light Emitting Diode）やＣＣＦＬ（Cold Cathode Fluorescent Lamp ）等を複数含むものである。このバックライト６６は、図示しないバックライト駆動部によって、点灯状態および消灯状態が制御されるようになっている。
偏光板６７Ａ，６７Ｂ（偏光子，検光子）は、例えば互いにクロスニコルの状態で配置されており、これにより、例えばバックライト６６からの照明光を電圧無印加状態（オフ状態）では遮断、電圧印加状態（オン状態）では透過させるようになっている。
この表示装置６は、上記表示装置５と同様に、寄生容量が低減されたトランジスタ１を備えているので、駆動速度が向上する。
図１５に示したように、トランジスタ１（もしくはトランジスタ１Ａ，１Ｂ，１Ｃ，２）を、電気泳動型表示素子（電気泳動型表示素子７０Ａ）を有する表示装置（表示装置７）に適用するようにしてもよい。表示装置７は、トランジスタ１の上層に電気泳動型表示素子７０Ａを有している。
電気泳動型表示素子７０Ａは、例えば、画素電極７１と共通電極７２との間に電気泳動型表示体よりなる表示層７３を封止したものである。画素電極７１は、画素毎に配設されており、例えばトランジスタ１のソース・ドレイン電極１７Ａに電気的に接続されている。共通電極７２は、対向基板７４上に複数の画素に共通の電極として設けられている。
この表示装置７は、上記表示装置５と同様に、寄生容量が低減されたトランジスタ１を備えているので、駆動速度が向上する。
表示装置５，６，７は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。電子機器としては、例えばテレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラ等が挙げられる。
図１６は、上記表示装置５，６，７が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、上記表示装置５，６，７により構成されている。
以上、実施の形態および変形例を挙げて本技術を説明したが、本技術はこれら実施の形態等に限定されず、種々の変形が可能である。例えば、上記実施の形態等では、高抵抗膜１５を設けた構造を例に挙げて説明したが、この高抵抗膜１５は、低抵抗領域１２Ｃを形成したのちに除去することも可能である。ただし、上述のように、高抵抗膜１５を設けた場合の方が、トランジスタの電気特性を安定的に保持することができるため望ましい。
また、上記実施の形態等では、低抵抗領域１２Ｃが、酸化物半導体膜１２の表面（上面）から厚み方向の一部に設けられている場合について説明したが、低抵抗領域１２Ｃを酸化物半導体膜１２の表面（上面）から厚み方向の全部に設けることも可能である。
更に、上記実施の形態等において説明した各層の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。
加えて、上記実施の形態等では、トランジスタの適用例として表示装置を例に挙げて説明したが、画像検出器等に適用させるようにしてもよい。
なお、本明細書に記載された効果はあくまで例示であってこれに限定されるものではなく、また他の効果があってもよい。
なお、本技術の一実施の形態は以下のような構成を取ることも可能である。
（１）ゲート電極と、前記ゲート電極に対向するチャネル領域と、前記チャネル領域の抵抗値よりも低い抵抗値を有する低抵抗領域とを含む酸化物半導体膜と、前記酸化物半導体膜と前記ゲート電極との間に設けられ、より前記酸化物半導体膜に近い位置の第１面と、より前記ゲート電極に近い位置の第２面とを有するゲート絶縁膜とを備え、前記ゲート絶縁膜の前記第１面のチャネル長方向の長さが、前記ゲート電極のチャネル長方向の最大長さよりも大きくなっているトランジスタ。
（２）基板上に、前記酸化物半導体膜、前記ゲート絶縁膜および前記ゲート電極をこの順に有し、前記ゲート絶縁膜の前記第１面は、前記酸化物半導体膜に接している前記（１）記載のトランジスタ。
（３）前記酸化物半導体膜の前記低抵抗領域には、金属が含まれている前記（１）または（２）記載のトランジスタ。
（４）前記酸化物半導体膜は、前記チャネル領域と前記低抵抗領域との間の前記低抵抗領域に隣接する位置に拡散領域を有する前記（３）記載のトランジスタ。
（５）前記拡散領域は、前記低抵抗領域の前記金属の濃度よりも低い濃度で前記金属を含む前記（４）記載のトランジスタ。
（６）前記拡散領域の前記金属の濃度は、前記低抵抗領域に近い位置から前記チャネル領域に近い位置に向かうに連れて、低くなっている前記（５）記載のトランジスタ。
（７）前記酸化物半導体膜のうち、前記ゲート絶縁膜と平面視で重なる領域の一部に前記拡散領域が設けられている前記（４）乃至（６）のうちいずれか１つに記載のトランジスタ。
（８）更に、前記酸化物半導体膜の前記低抵抗領域に電気的に接続されたソース・ドレイン電極を有する前記（１）乃至（７）のうちいずれか１つに記載のトランジスタ。
（９）更に、前記低抵抗領域に接する高抵抗膜を有する前記（１）乃至（８）のうちいずれか１つに記載のトランジスタ。
（１０）前記高抵抗膜は金属酸化物を含む前記（９）記載のトランジスタ。
（１１）前記酸化物半導体膜はインジウムを含む前記（１）乃至（１０）のうちいずれか１つに記載のトランジスタ。
（１２）前記ゲート絶縁膜では、前記第２面のチャネル長方向の長さが前記第１面のチャネル長方向の長さよりも小さい前記（１）乃至（１１）のうちいずれか１つに記載のトランジスタ。
（１３）前記ゲート絶縁膜では、前記第２面のチャネル長方向の長さが前記第１面のチャネル長方向の長さと同じである前記（１）乃至（１１）のうちいずれか１つに記載のトランジスタ。
（１４）前記ゲート絶縁膜は積層構造を有する前記（１）乃至（１３）のうちいずれか１つに記載のトランジスタ。
（１５）前記ゲート電極はテーパ形状を有する前記（１）乃至（１４）のうちいずれか１つに記載のトランジスタ。
（１６）ゲート電極と、前記ゲート電極に対向するチャネル領域と、前記チャネル領域から離間して設けられるとともに前記チャネル領域の抵抗値よりも低い抵抗値を有する低抵抗領域とを含む酸化物半導体膜とを備えたトランジスタ。
（１７）更に、前記ゲート電極と前記酸化物半導体膜との間にゲート絶縁膜が設けられ、基板上に、前記ゲート電極、前記ゲート絶縁膜、前記酸化物半導体膜およびストッパ膜をこの順に有し、前記ストッパ膜のうち、より前記酸化物半導体膜に近い面のチャネル長方向の長さが、前記ゲート電極のチャネル長方向の最大長さよりも大きくなっている前記（１６）記載のトランジスタ。
（１８）前記酸化物半導体膜は、前記チャネル領域と前記低抵抗領域との間の前記低抵抗領域に隣接する位置に拡散領域を有する前記（１６）または（１７）記載のトランジスタ。
（１９）表示素子および前記表示素子を駆動するトランジスタを備え、前記トランジスタは、ゲート電極と、前記ゲート電極に対向するチャネル領域と、前記チャネル領域の抵抗値よりも低い抵抗値を有する低抵抗領域とを含む酸化物半導体膜と、前記酸化物半導体膜と前記ゲート電極との間に設けられ、より前記酸化物半導体膜に近い位置の第１面と、より前記ゲート電極に近い位置の第２面とを有するゲート絶縁膜とを備え、前記ゲート絶縁膜の前記第１面のチャネル長方向の長さが、前記ゲート電極のチャネル長方向の最大長さよりも大きくなっている表示装置。
（２０）表示素子および前記表示素子を駆動するトランジスタを含む表示装置を備え、前記トランジスタは、ゲート電極と、前記ゲート電極に対向するチャネル領域と、前記チャネル領域の抵抗値よりも低い抵抗値を有する低抵抗領域とを含む酸化物半導体膜と、前記酸化物半導体膜と前記ゲート電極との間に設けられ、より前記酸化物半導体膜に近い位置の第１面と、より前記ゲート電極に近い位置の第２面とを有するゲート絶縁膜とを備え、前記ゲート絶縁膜の前記第１面のチャネル長方向の長さが、前記ゲート電極のチャネル長方向の最大長さよりも大きくなっている電子機器。
本出願は、日本国特許庁において２０１４年７月１６日に出願された日本特許出願番号第２０１４−１４５８０９号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (19)

  1. ゲート電極と、
    前記ゲート電極に対向するチャネル領域と、前記チャネル領域の抵抗値よりも低い抵抗値を有し、金属を含む低抵抗領域と、前記チャネル領域と前記低抵抗領域との間の前記低抵抗領域に隣接する位置に配置され、前記低抵抗領域の前記金属の濃度よりも低い濃度で前記金属を含む拡散領域とを含む酸化物半導体膜と、
    前記酸化物半導体膜と前記ゲート電極との間に設けられ、より前記酸化物半導体膜に近い位置の第１面と、より前記ゲート電極に近い位置の第２面とを有するゲート絶縁膜と、
    前記低抵抗領域に接して設けられ、前記低抵抗領域および前記拡散領域の前記金属と同じ金属の酸化物を含む高抵抗膜と
    を備え、
    前記ゲート絶縁膜の前記第１面のチャネル長方向の長さが、前記ゲート電極のチャネル長方向の最大長さよりも大きくなっており、
    前記拡散領域の前記金属の濃度は、前記低抵抗領域に近い位置から前記チャネル領域に近い位置に向かうに連れて、低くなっている
    トランジスタ。
  2. 基板上に、前記酸化物半導体膜、前記ゲート絶縁膜および前記ゲート電極をこの順に有し、
    前記ゲート絶縁膜の前記第１面は、前記酸化物半導体膜に接している
    請求項１記載のトランジスタ。
  3. 前記高抵抗膜の厚みは２０ｎｍ以下である
    請求項１または請求項２に記載のトランジスタ。
  4. 前記高抵抗膜は、酸化チタン，酸化アルミニウム，酸化インジウムまたは酸化スズを含む
    請求項１ないし請求項３のうちいずれか１項に記載のトランジスタ。
  5. 前記酸化物半導体膜のうち、前記ゲート絶縁膜と平面視で重なる領域の一部に前記拡散領域が設けられている
    請求項１ないし請求項４のうちいずれか１項に記載のトランジスタ。
  6. 更に、前記酸化物半導体膜の前記低抵抗領域に電気的に接続されたソース・ドレイン電極を有する
    請求項１ないし請求項５のうちいずれか１項に記載のトランジスタ。
  7. 更に、前記高抵抗膜と前記ソース・ドレイン電極との間に設けられ、有機材料を含む層間絶縁膜を有する
    請求項６記載のトランジスタ。
  8. 前記酸化物半導体膜はインジウムを含む
    請求項１ないし請求項７のうちいずれか１項に記載のトランジスタ。
  9. 前記ゲート絶縁膜では、前記第２面のチャネル長方向の長さが前記第１面のチャネル長方向の長さよりも小さい
    請求項１ないし請求項８のうちいずれか１項に記載のトランジスタ。
  10. 前記ゲート絶縁膜は、前記第１面を構成する第１ゲート絶縁膜と、前記第２面を構成する第２ゲート絶縁膜とを含む積層構造を有する
    請求項９記載のトランジスタ。
  11. 前記ゲート電極の断面形状は、矩形状である
    請求項９に記載のトランジスタ。
  12. 前記ゲート絶縁膜では、前記第２面のチャネル長方向の長さが前記第１面のチャネル長方向の長さと同じである
    請求項１ないし請求項８のうちいずれか１項に記載のトランジスタ。
  13. 前記ゲート電極はテーパ形状を有する
    請求項１ないし請求項９のうちいずれか１項に記載のトランジスタ。
  14. ゲート電極と、
    前記ゲート電極に対向するチャネル領域と、前記チャネル領域から離間して設けられるとともに前記チャネル領域の抵抗値よりも低い抵抗値を有し、金属を含む低抵抗領域と、前記チャネル領域と前記低抵抗領域との間の前記低抵抗領域に隣接する位置に配置され、前記低抵抗領域の前記金属の濃度よりも低い濃度で前記金属を含む拡散領域とを含む酸化物半導体膜と、
    前記低抵抗領域に接して設けられ、前記低抵抗領域および前記拡散領域の前記金属と同じ金属の酸化物を含む高抵抗膜と
    を備え、
    前記拡散領域の前記金属の濃度は、前記低抵抗領域に近い位置から前記チャネル領域に近い位置に向かうに連れて、低くなっている
    トランジスタ。
  15. 更に、前記ゲート電極と前記酸化物半導体膜との間にゲート絶縁膜が設けられ、
    基板上に、前記ゲート電極、前記ゲート絶縁膜、前記酸化物半導体膜およびストッパ膜をこの順に有し、
    前記ストッパ膜のうち、より前記酸化物半導体膜に近い面のチャネル長方向の長さが、前記ゲート電極のチャネル長方向の最大長さよりも大きくなっている
    請求項１４記載のトランジスタ。
  16. 表示素子および前記表示素子を駆動するトランジスタを備え、
    前記トランジスタは、
    ゲート電極と、
    前記ゲート電極に対向するチャネル領域と、前記チャネル領域の抵抗値よりも低い抵抗値を有し、金属を含む低抵抗領域と、前記チャネル領域と前記低抵抗領域との間の前記低抵抗領域に隣接する位置に配置され、前記低抵抗領域の前記金属の濃度よりも低い濃度で前記金属を含む拡散領域とを含む酸化物半導体膜と、
    前記酸化物半導体膜と前記ゲート電極との間に設けられ、より前記酸化物半導体膜に近い位置の第１面と、より前記ゲート電極に近い位置の第２面とを有するゲート絶縁膜と、
    前記低抵抗領域に接して設けられ、前記低抵抗領域および前記拡散領域の前記金属と同じ金属の酸化物を含む高抵抗膜と
    を備え、
    前記ゲート絶縁膜の前記第１面のチャネル長方向の長さが、前記ゲート電極のチャネル長方向の最大長さよりも大きくなっており、
    前記拡散領域の前記金属の濃度は、前記低抵抗領域に近い位置から前記チャネル領域に近い位置に向かうに連れて、低くなっている
    表示装置。
  17. 表示素子および前記表示素子を駆動するトランジスタを備え、
    前記トランジスタは、
    ゲート電極と、
    前記ゲート電極に対向するチャネル領域と、前記チャネル領域から離間して設けられるとともに前記チャネル領域の抵抗値よりも低い抵抗値を有し、金属を含む低抵抗領域と、前記チャネル領域と前記低抵抗領域との間の前記低抵抗領域に隣接する位置に配置され、前記低抵抗領域の前記金属の濃度よりも低い濃度で前記金属を含む拡散領域とを含む酸化物半導体膜と、
    前記低抵抗領域に接して設けられ、前記低抵抗領域および前記拡散領域の前記金属と同じ金属の酸化物を含む高抵抗膜と
    を備え、
    前記拡散領域の前記金属の濃度は、前記低抵抗領域に近い位置から前記チャネル領域に近い位置に向かうに連れて、低くなっている
    表示装置。
  18. 表示素子および前記表示素子を駆動するトランジスタを含む表示装置を備え、
    前記トランジスタは、
    ゲート電極と、
    前記ゲート電極に対向するチャネル領域と、前記チャネル領域の抵抗値よりも低い抵抗値を有し、金属を含む低抵抗領域と、前記チャネル領域と前記低抵抗領域との間の前記低抵抗領域に隣接する位置に配置され、前記低抵抗領域の前記金属の濃度よりも低い濃度で前記金属を含む拡散領域とを含む酸化物半導体膜と、
    前記酸化物半導体膜と前記ゲート電極との間に設けられ、より前記酸化物半導体膜に近い位置の第１面と、より前記ゲート電極に近い位置の第２面とを有するゲート絶縁膜と、
    前記低抵抗領域に接して設けられ、前記低抵抗領域および前記拡散領域の前記金属と同じ金属の酸化物を含む高抵抗膜と
    を備え、
    前記ゲート絶縁膜の前記第１面のチャネル長方向の長さが、前記ゲート電極のチャネル長方向の最大長さよりも大きくなっており、
    前記拡散領域の前記金属の濃度は、前記低抵抗領域に近い位置から前記チャネル領域に近い位置に向かうに連れて、低くなっている
    電子機器。
  19. 表示素子および前記表示素子を駆動するトランジスタを含む表示装置を備え、
    前記トランジスタは、
    ゲート電極と、
    前記ゲート電極に対向するチャネル領域と、前記チャネル領域から離間して設けられるとともに前記チャネル領域の抵抗値よりも低い抵抗値を有し、金属を含む低抵抗領域と、前記チャネル領域と前記低抵抗領域との間の前記低抵抗領域に隣接する位置に配置され、前記低抵抗領域の前記金属の濃度よりも低い濃度で前記金属を含む拡散領域とを含む酸化物半導体膜と、
    前記低抵抗領域に接して設けられ、前記低抵抗領域および前記拡散領域の前記金属と同じ金属の酸化物を含む高抵抗膜と
    を備え、
    前記拡散領域の前記金属の濃度は、前記低抵抗領域に近い位置から前記チャネル領域に近い位置に向かうに連れて、低くなっている
    電子機器。
JP2016534309A 2014-07-16 2015-05-19 トランジスタ、表示装置および電子機器 Active JP6333377B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014145809 2014-07-16
JP2014145809 2014-07-16
PCT/JP2015/064345 WO2016009715A1 (ja) 2014-07-16 2015-05-19 トランジスタ、表示装置および電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018082745A Division JP6561386B2 (ja) 2014-07-16 2018-04-24 トランジスタ、表示装置および電子機器

Publications (2)

Publication Number Publication Date
JPWO2016009715A1 JPWO2016009715A1 (ja) 2017-04-27
JP6333377B2 true JP6333377B2 (ja) 2018-05-30

Family

ID=55078219

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016534309A Active JP6333377B2 (ja) 2014-07-16 2015-05-19 トランジスタ、表示装置および電子機器
JP2018082745A Active JP6561386B2 (ja) 2014-07-16 2018-04-24 トランジスタ、表示装置および電子機器

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018082745A Active JP6561386B2 (ja) 2014-07-16 2018-04-24 トランジスタ、表示装置および電子機器

Country Status (4)

Country Link
US (2) US20170125604A1 (ja)
JP (2) JP6333377B2 (ja)
CN (1) CN106537567B (ja)
WO (1) WO2016009715A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108780619A (zh) * 2016-03-04 2018-11-09 夏普株式会社 薄膜晶体管基板和显示面板
US11532497B2 (en) 2016-06-07 2022-12-20 Applied Materials, Inc. High power electrostatic chuck design with radio frequency coupling
CN106057828A (zh) * 2016-08-12 2016-10-26 京东方科技集团股份有限公司 一种基板及其制备方法、显示面板
CN106340457A (zh) * 2016-09-30 2017-01-18 京东方科技集团股份有限公司 薄膜晶体管及制作方法、显示面板
JP6793035B2 (ja) * 2016-12-28 2020-12-02 ルネサスエレクトロニクス株式会社 記憶素子の動作シミュレーション方法
CN107195583B (zh) * 2017-05-02 2019-08-02 深圳市华星光电技术有限公司 一种oled显示面板及其制备方法
CN107623040A (zh) * 2017-09-05 2018-01-23 华南理工大学 一种铟镓锌氧化物薄膜晶体管及其制造方法
JP2019049595A (ja) 2017-09-08 2019-03-28 株式会社Ｊｏｌｅｄ 表示装置
US10529749B2 (en) * 2017-09-30 2020-01-07 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method for thin film transistor array substrate
JP7475282B2 (ja) 2018-11-02 2024-04-26 株式会社半導体エネルギー研究所 半導体装置
KR102666776B1 (ko) * 2019-05-10 2024-05-21 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법, 표시 장치의 제조 방법 및 박막 트랜지스터 기판
GB2610886B (en) * 2019-08-21 2023-09-13 Pragmatic Printing Ltd Resistor geometry
JP7356899B2 (ja) * 2019-12-26 2023-10-05 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 液晶光偏向素子及び液晶光偏向素子の製造方法
CN112002763A (zh) * 2020-08-10 2020-11-27 深圳市华星光电半导体显示技术有限公司 一种tft基板及其制造方法、显示面板
KR20220048250A (ko) * 2020-10-12 2022-04-19 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조방법 및 이를 포함하는 표시장치
CN113437018B (zh) * 2021-06-02 2023-02-24 深圳市华星光电半导体显示技术有限公司 阵列基板的制造方法、阵列基板以及显示面板

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3437863B2 (ja) * 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
TW367564B (en) * 1995-09-25 1999-08-21 Toshiba Corp Forming method for polycrystalline silicon, thin film transistor containing the polycrystalline silicon and manufacturing method thereof, and the liquid crystal display containing the thin film transistor
JPH1079513A (ja) * 1996-09-05 1998-03-24 Toshiba Electron Eng Corp 薄膜トランジスタ装置およびその製造方法
JPH11354800A (ja) * 1998-06-04 1999-12-24 Hitachi Ltd 薄膜トランジスタ及びその形成方法並びに液晶表示装置
EP1890322A3 (en) * 2006-08-15 2012-02-15 Kovio, Inc. Printed dopant layers
JP5704790B2 (ja) * 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
JP5708910B2 (ja) * 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2012015436A (ja) * 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
US9443984B2 (en) * 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9490372B2 (en) * 2011-01-21 2016-11-08 Semiconductor Components Industries, Llc Method of forming a semiconductor device termination and structure therefor
US8716073B2 (en) * 2011-07-22 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Method for processing oxide semiconductor film and method for manufacturing semiconductor device
JP6111398B2 (ja) * 2011-12-20 2017-04-12 株式会社Ｊｏｌｅｄ 表示装置および電子機器
US9040981B2 (en) * 2012-01-20 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6142136B2 (ja) * 2012-02-28 2017-06-07 株式会社Ｊｏｌｅｄ トランジスタの製造方法、表示装置の製造方法および電子機器の製造方法
CN102646632B (zh) * 2012-03-08 2014-04-02 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
JP6168795B2 (ja) * 2012-03-14 2017-07-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN203085533U (zh) * 2012-10-26 2013-07-24 京东方科技集团股份有限公司 阵列基板和显示装置
JP2014123670A (ja) * 2012-12-21 2014-07-03 Panasonic Corp 薄膜トランジスタおよびその製造方法
JP2015038925A (ja) * 2013-08-19 2015-02-26 株式会社東芝 半導体装置
JP6559444B2 (ja) * 2014-03-14 2019-08-14 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
CN106537567B (zh) 2019-08-27
JP6561386B2 (ja) 2019-08-21
US20170125604A1 (en) 2017-05-04
JPWO2016009715A1 (ja) 2017-04-27
JP2018164087A (ja) 2018-10-18
WO2016009715A1 (ja) 2016-01-21
US20190115476A1 (en) 2019-04-18
CN106537567A (zh) 2017-03-22

Similar Documents

Publication Publication Date Title
JP6561386B2 (ja) トランジスタ、表示装置および電子機器
US9721977B2 (en) Display device and electronic unit
JP6111398B2 (ja) 表示装置および電子機器
JP5766481B2 (ja) 表示装置および電子機器
KR102543577B1 (ko) 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
JP6111458B2 (ja) 半導体装置、表示装置および電子機器
US9276120B2 (en) Transistor, method of manufacturing the transistor, semiconductor unit, method of manufacturing the semiconductor unit, display, and electronic apparatus
US20150162399A1 (en) Semiconductor device, method of manufacturing the same, display unit, and electronic apparatus
JP2014093433A (ja) 半導体装置、表示装置および電子機器
JP6142136B2 (ja) トランジスタの製造方法、表示装置の製造方法および電子機器の製造方法
US20150179681A1 (en) Semiconductor device, method of manufacturing the same, display unit, and electronic apparatus
JP2016025100A (ja) 半導体装置、表示装置および電子機器
JP6019331B2 (ja) トランジスタ、半導体装置、表示装置および電子機器、並びに半導体装置の製造方法
JP2016100585A (ja) 半導体装置およびその製造方法、ならびに表示装置および電子機器
JP2013207015A (ja) 半導体装置、表示装置および電子機器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180327

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180424

R150 Certificate of patent or registration of utility model

Ref document number: 6333377

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113