JP2015053444A - フレキシブル半導体装置およびその製造方法ならびに画像表示装置 - Google Patents

フレキシブル半導体装置およびその製造方法ならびに画像表示装置 Download PDF

Info

Publication number
JP2015053444A
JP2015053444A JP2013186451A JP2013186451A JP2015053444A JP 2015053444 A JP2015053444 A JP 2015053444A JP 2013186451 A JP2013186451 A JP 2013186451A JP 2013186451 A JP2013186451 A JP 2013186451A JP 2015053444 A JP2015053444 A JP 2015053444A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor device
thick
flexible semiconductor
thick wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013186451A
Other languages
English (en)
Inventor
武 鈴木
Takeshi Suzuki
武 鈴木
佳宏 冨田
Yoshihiro Tomita
佳宏 冨田
平野　浩一
Koichi Hirano
浩一 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2013186451A priority Critical patent/JP2015053444A/ja
Priority to CN201410377532.7A priority patent/CN104425516A/zh
Priority to US14/455,446 priority patent/US20150069403A1/en
Publication of JP2015053444A publication Critical patent/JP2015053444A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】大面積化に好適なフレキシブル半導体装置を生産性高く実現すること。
【解決手段】可撓性を有する配線埋設層、配線埋設層の一方の主面と略面一状態で埋設された肉厚配線、および、肉厚配線と電気的に接続されたＴＦＴ素子を有して成り、配線埋設層の前記一方の主面上にてＴＦＴ素子が設けられているフレキシブル半導体装置。
【選択図】図１

Description

本発明は、フレキシブル半導体装置およびその製造方法に関する。より詳細には、本発明はＴＦＴ素子を有して成るフレキシブル半導体装置およびその製造方法に関すると共に、フレキシブル半導体装置を用いた画像表示装置にも関する。
近年、様々なフラットパネルディスプレイが開発されている。一般に、フラットパネルディスプレイにおいては、液晶、有機ＥＬ、電気泳動等を利用した素子による表示媒体が設けられている。このようなディスプレイ（特にアクティブ型ディスプレイ）は、画像駆動のための半導体装置を通常有している。
半導体装置を備えた画像表示装置の製造に際しては、ガラスなどの絶縁性基板上に真空プロセス（例えばスパッタリング）およびフォトリソグラフィによって薄膜配線を形成し、続いて薄膜配線が形成された基板上にＬＣＤなどの画像表示部を形成する。
特開２００３−１０８０２９号公報
半導体装置としてフレキシブルな装置（即ち、フレキシブル半導体装置）が開発されているが、本願発明者らは、かかるフレキシブル半導体装置の製造に起因した幾つかの課題を見出した。具体的には以下の課題を見出した。

・フレキシブル半導体装置は大型化（大面積化）すればするほど配線抵抗に起因した電圧降下が無視できなくなる。電圧降下を減じるには、配線を厚く形成すればよいものの、真空プロセスで厚い配線を形成するには長時間のプロセス時間が必要となり、結果的に生産性が低下する。

・厚い配線を形成すると基板が凹凸になる。かかる凹凸を有する基板（特に大きい凹凸を有する基板）上にＬＣＤなどを形成するには平坦化層を厚く形成する必要があり、結果的に生産性が低下する。

・凹凸問題を回避するために、ガラス基板に形成した溝に金属を埋め込んで構成された配線構造が提案されているものの（例えば、特開２００３−１０８０２９号参照）、溝を形成するためにＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ：反応性イオンエッチング）など高価で長時間のプロセスが新たに必要となる。また、配線形成のために長時間の真空薄膜形成プロセスも必要となる（そもそも特開２００３−１０８０２９号の提案では、ガラス基板を用いるのでフレキシブル性に乏しく、フレキシブル半導体装置として利用すること自体が極めて困難である）。
本発明はかかる事情に鑑みて為されたものである。本発明の主たる目的は、上記課題に好適に対処できるフレキシブル半導体装置を提供することである。より具体的には、本発明の主たる目的は、大型化に伴った種々の上記課題に対処できるフレキシブル半導体装置およびその製造方法を提供することである（換言すれば、大面積化に好適なフレキシブル半導体装置を生産性高く実現することが主たる目的といえる）。
本願発明者らは、従来技術の延長線上で対応するのではなく、新たな方向で対処することによって上記目的の達成を試みた。その結果、かかる目的が達成されたフレキシブル半導体装置の発明に至った。
具体的には、本発明のフレキシブル半導体装置は、
可撓性を有する配線埋設層、
配線埋設層に埋設された肉厚配線（特に好ましくは、配線埋設層の一方の主面と略面一状態で埋設された肉厚配線）、および
肉厚配線と電気的に接続されたＴＦＴ素子
を有して成り、
配線埋設層の一方の主面（即ち、肉厚配線と略面一状態となっている主面）上にてＴＦＴ素子が設けられていることを特徴とする。
かかる本発明のフレキシブル半導体装置の特徴の１つは、可撓性を有する配線埋設層に厚みの大きい配線が埋め込まれていることである。つまり、従来技術で常套的に用いられている配線よりも厚い配線が「可撓性を有する層」に埋め込まれている（特に、かかる厚い配線が「可撓性を有する層」と略面一の状態で埋め込まれている）。
本明細書で用いる“フレキシブル半導体装置”の「フレキシブル」という用語は、半導体装置が全体として屈曲可能な可撓性を有していることを実質的に意味している。そして、本発明にいう“フレキシブル半導体装置”とは、その有する構成などに鑑みると、“フレキシブル半導体デバイス”あるいは“フレキシブル半導体素子”と称すことができるものである。
本発明では、上記フレキシブル半導体装置を用いた画像表示装置も提供される。具体的には、本発明の画像表示装置は、
フレキシブル半導体装置；および
フレキシブル半導体装置上に形成されている複数の画素より構成された画像表示部
を有して成り、
フレキシブル半導体装置の可撓性を有する配線埋設層は、その一方の主面と略面一状態で埋設された肉厚配線を有している。
かかる画像表示装置の特徴の１つは、その構成要素としてフレキシブル半導体装置が可撓性を有する配線埋設層を有しており、かつ、配線埋設層が、その一方の主面と略面一状態で埋設された肉厚配線を有していることである。つまり、本発明の画像表示装置では、上記フレキシブル半導体装置の発明と同様、従来技術で常套的に用いられている配線よりも厚い配線が「可撓性を有する層」に埋め込まれている（特に、かかる厚い配線が「可撓性を有する層」と略面一の状態で埋め込まれている）。
更に本発明では、フレキシブル半導体装置の製造方法も提供される。本発明の製造方法は、
（ｉ）肉厚配線および可撓性を有する配線埋設部材を用意する工程、
（ｉｉ）肉厚配線を配線埋設部材の一方の主面に押し付ける操作を施し、肉厚配線を配線埋設部材に埋め込む工程（特に好ましくは、配線埋設部材の一方の主面と略面一状態となるように肉厚配線を配線埋設部材に埋め込む工程）、ならびに
（ｉｉｉ）配線埋設部材の前記一方の主面（肉厚配線が略面一状態で埋設された主面）上にＴＦＴ素子を形成する工程
を含んで成る。
かかる製造方法の特徴の１つは、可撓性を有する配線埋設部材に厚みの大きい配線を埋め込むプロセスを有していることである。つまり、本発明の製造方法では、従来技術で常套的に用いられている配線よりも厚い配線を「可撓性を有する部材」に埋め込む工程が実施される（特に、かかる厚い配線を「可撓性を有する部材」に略面一の状態で埋め込む操作を実施する）。
本発明では、大型化に伴った種々の課題に対処可能なフレキシブル半導体装置および画像表示装置が実現されている。具体的には、“肉厚配線”ゆえ、電気抵抗が低い配線がもたらされているだけでなく、“配線埋設層”ゆえ、“肉厚配線”に伴った凹凸の影響が効果的に減じられている。つまり、本発明に従えば、大面積化にとって好適なフレキシブル半導体装置および画像表示装置を得ることができる。
また、製造方法の観点からいえば、肉厚配線を配線埋設部材の主面に押し付けるといった比較的簡便なプロセスであるので、大面積化に好適なフレキシブル半導体装置を生産性良く得ることができる。
図１は、本発明のフレキシブル半導体装置の構成を模式的に示した断面図である（図１（ａ）：肉厚配線と配線埋設層とが“完全な面一状態”となっている態様、図１（ｂ）：肉厚配線が配線埋設層から僅かに突出している態様、図１（ｃ）：肉厚配線が配線埋設層から僅かに窪んで埋設された態様）。 図２は、本発明のフレキシブル半導体装置（２層構造の配線埋設層を有するフレキシブル半導体装置）の構成を模式的に示した断面図である。 図３は、本発明のフレキシブル半導体装置の構成を模式的に示した断面図（ＴＦＴ素子の積層構成を示した断面図）である。 図４は、本発明のフレキシブル半導体装置（層間接続ビアを有するフレキシブル半導体装置）の構成を模式的に示した断面図である。 図５は、本発明のフレキシブル半導体装置（バリア層を有するフレキシブル半導体装置）の構成を模式的に示した断面図である。 図６は、本発明の画像表示装置の駆動回路を説明するための回路図である。 図７は、画像表示装置に搭載されるフレキシブル半導体装置の構成（実際の態様により近い構成）を模式的に示した平面図および断面図である。 図８は、画像表示装置に搭載されるフレキシブル半導体装置の構成（実際の態様により近い構成）を模式的に示した平面図および断面図である。 図９は、本発明の画像表示装置の態様を模式的に示した断面図である。 図１０は、カラーフィルターを備えた本発明の画像表示装置の態様を模式的に示した断面図である。 図１１（ａ）〜（ｄ）は、本発明のフレキシブル半導体装置の製造方法を模式的に示した工程断面図である。 図１２は、本発明の製造方法の工程（ｉ）を説明するための模式的断面図である。 図１３（ａ）〜（ｆ）は、本発明のフレキシブル半導体装置の製造方法（層間接続ビアを設ける態様）を模式的に示した工程断面図である。 図１４（ａ）〜（ｆ）は、本発明のフレキシブル半導体装置の製造方法（バリア層を設ける態様）を模式的に示した工程断面図である。
以下、図面を参照しながら、本発明の実施形態を説明する。以下の図面においては、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。また、各図における寸法関係（長さ、幅、厚さ等）は実際の寸法関係を反映するものではない。
本明細書で説明される“方向”は、配線埋設層１０とＴＦＴ素子３０との位置関係を基準とした方向であり、便宜上、図中の上下方向にて説明する。具体的には、各図の上下方向に対応しており、配線埋設層１０を基準としてＴＦＴ素子３０が形成される側を「上方向」とし、その反対側を「下方向」としている。
≪フレキシブル半導体装置≫
図１を参照しながら、本発明の実施形態に係るフレキシブル半導体装置１００について説明する。図１（ａ）〜（ｃ）は、それぞれ、本発明のフレキシブル半導体装置１００の構成を模式的に示す断面図である。
本発明のフレキシブル半導体装置１００は、配線埋設層１０と、肉厚配線２０と、ＴＦＴ素子３０とを有して成る。配線埋設層１０は、可撓性を有する層であって、少なくとも肉厚配線が埋設されるための層である。肉厚配線２０は、その名の通り、配線として特に厚さが大きいものを指している。かかる肉厚配線２０は、配線埋設層１０の一方の主面と略面一状態となって埋設されている。つまり、図示されるように、配線埋設層１０の一方の主面（即ち、上側主面Ａ）と、肉厚配線２０の上面とが全体として略面一となっている。そして、ＴＦＴ素子３０は、配線埋設層の一方の主面（即ち、肉厚配線と面一状態を成す上側主面Ａ）上に設けられている。
本発明のフレキシブル半導体装置１００は、厚みの大きい配線、即ち、肉厚配線２０が用いられている。よって、フレキシブル半導体装置１００の電気抵抗は効果的に減じられたものとなっている。一方、厚みの大きい配線２０が用いられているといえども、それは配線埋設層１０に好適に埋め込まれている。よって、フレキシブル半導体装置１００では“肉厚配線”に伴った凹凸の影響が効果的に減じられており、全体として平坦化に優れている。従って、本発明においては、配線抵抗が低く大面積に好適なフレキシブル半導体装置が実現されている（肉厚配線は、低抵抗化に寄与するだけでなく、機械的な高強度化にも寄与し得るので、曲げなどの外力に対しても信頼性が高い）。
また、そもそも配線埋設層１０は“可撓性を有する層”となっている。つまり、後述するように配線埋設層１０をフィルムから構成することができるので、軽量なフレキシブル半導体装置にもなっている。
本発明のフレキシブル半導体装置１００では、「配線埋設層１０の一方の主面（上側主面Ａ）」と「肉厚配線２０の上面」とが略面一となっているが、これは、半導体装置１００を全体として大きく捉えた場合に、肉厚配線２０が配線埋設層１０に面一状態に近い状態で埋設されていることを意味している。つまり、本発明でいう「略面一」とは、図１（ａ）のように、配線埋設層１０の一方の主面（上側主面Ａ）と、肉厚配線２０の上面とが完全面一となっている態様のみならず、図１（ｂ）のように、肉厚配線２０の上面が配線埋設層１０の一方の主面（上側主面Ａ）から僅かに上側に位置する態様、及び、図１（ｃ）のように、肉厚配線２０の上面が配線埋設層１０の一方の主面（上側主面Ａ）から僅かに下側に位置する態様をも包含している。
図１（ａ）〜図１（ｃ）の各態様の相違について説明する。図１（ａ）では、配線埋設層１０の上側主面Ａと肉厚配線２０の上面とが“完全な面一状態”となっている。つまり、「配線埋設層１０の上側主面Ａ」と「肉厚配線２０の上面」とが正確に同一平面上に位置付けられている。かかる場合、装置全体として平坦化がより優れたものとなり、その点で有利である。図１（ｂ）では、肉厚配線２０の上面が配線埋設層１０の上側主面Ａよりも僅かに上側に位置する態様となっている。つまり、肉厚配線２０の上面が配線埋設層１０の一方の主面（上側主面Ａ）から突出した形態で肉厚配線２０が配線埋設層１０に埋設されている。かかる形態では、全体して略平坦化が実現されているといえども、“僅かな突出形態”に起因して肉厚配線とＴＦＴ素子との電気的接続がより確実に実現できる（尚、後述するバリア層などを利用することによって、図１（ａ）と同様の“完全面一”も実現することも可能である）。図１（ｃ）では、肉厚配線２０の上面が配線埋設層１０の上側主面Ａよりも僅かに下側に位置する態様となっている。つまり、肉厚配線２０の上面が配線埋設層１０の一方の主面（上側主面Ａ）から窪んだ形態で肉厚配線２０が配線埋設層１０に埋設されている。かかる形態では、全体して略平坦化が実現されているといえども、“僅かな窪み形態”に起因して肉厚配線とＴＦＴ素子との電気的接続のためのスペースがより多く確保されている。
図１（ｂ）および図１（ｃ）の態様につき詳述する。図１（ｂ）では、肉厚配線２０の上面が配線埋設層１０の上側主面Ａから僅かに突出した形態となっている。より具体的には、「肉厚配線２０の上面」が「配線埋設層１０の上側主面Ａ」から０（０を含まず）〜約１μｍ上側に位置しており、好ましくは０（０を含まず）〜約２００ｎｍ上側に位置している。一方、図１（ｃ）では、肉厚配線２０の上面が配線埋設層１０の上側主面Ａから僅かに窪んだ形態となっている。より具体的には、「肉厚配線２０の上面」が「配線埋設層１０の上側主面Ａ」から０（０を含まず）〜約１μｍ下側に位置しており、好ましくは０（０を含まず）〜約２００ｎｍ下側に位置している。かかる説明から分かるように、本明細書でいう『略面一状態で埋設された』といった表現は、完全な面一状態から±１μｍ上下方向にシフトした態様まで包含することを意味している。つまり、本発明では、肉厚配線２０の上面と配線埋設層１０の上側主面Ａとのレベル差が±１μｍの範囲内に収まる形態を『略面一状態で埋設された』と称している。
本発明のフレキシブル半導体装置１００に用いられている肉厚配線２０は、導電性を有し且つ融点が比較的高い金属が好ましく、例えば、銅（Ｃｕ、融点：１０８３℃）、ニッケル（Ｎｉ、融点：１４５３℃）、アルミニウム（Ａｌ、融点：６６０℃）、ステンレス（ＳＵＳ）などを使用することができる。例えば、肉厚配線２０は金属箔から成るものであってよい。つまり、金属箔を加工したものであってもよい。金属箔としては、配線として電気抵抗が低く安価な銅箔やアルミ箔が好ましい。肉厚配線２０の厚さ寸法は、１００ｎｍ〜１００μｍ程度であってよいが、好ましくは従来技術で常套的に用いられている配線よりも厚くなっている。この観点でいうと、肉厚配線２０は、例えば好ましくは５００ｎｍ〜１００μｍの厚さ寸法、より好ましくは１μｍ〜７０μｍの厚さ寸法、更に好ましくは２μｍ〜５μｍの厚さ寸法を有している。本発明における肉厚配線は、このように総じて厚みが大きいので、その断面積（厚み方向に切り取った場合の断面積）が従来技術よりも大きくなった配線といえる。一方、肉厚配線２０の幅寸法（後述の“テーパー状”の肉厚配線の場合は、最小幅寸法と最大幅寸法との平均値）は、５μｍ〜１ｍｍ程度となり得る。ここで、本発明はあくまでも“肉厚配線”となっているので、幅寸法が小さくても所望の低抵抗を達成できる。換言すれば、本発明では低抵抗を実現しつつも配線２０を細い形態にすることができる。あくまでも例示にすぎないが、肉厚配線２０の幅寸法は４μｍ〜２０μｍ、好ましくは４μｍ〜１８μｍ、より好ましくは４μｍ〜１０μｍとすることができる。このような細い配線形態では、フレキシブル半導体装置における他の構成要件のためのスペースを比較的多く確保することができ、その点で有利である。また、従来技術と同様の幅寸法であっても本発明における配線は、そもそも“肉厚”ゆえ、不都合な電圧降下を回避でき、画面サイズの大型化に有効に寄与し得る。
本発明で用いられる配線２０はあくまでも“肉厚配線”であるがゆえ、好ましくは、配線埋設層１０内で埋設されている部分の割合は比較的大きなものとなっている。具体的には、“突出した形態”であれ“窪んだ形態”であれ、いずれの場合であっても、配線埋設層１０の厚みの少なくとも５０％以上、より好ましくは配線埋設層厚みの６０％以上、更に好ましくは配線埋設層厚みの７０％以上までが肉厚配線２０で埋め込まれた形態となっている（かかる値の上限は特に制限はないものの例えば９０％である）。尚、配線埋設層１０が、後述するように可撓性フィルム１４と接着剤層１６とから成る２層構造を有している場合では（図２参照）、接着剤層１６の厚みの少なくとも５０％以上、より好ましくは接着剤層厚みの６０％以上、更に好ましくは接着剤層厚みの７０％以上までが肉厚配線２０で埋め込まれた形態となっている（同様にして、上限値は特に制限はないものの例えば９０％である）。
肉厚配線２０は、図示されるように、テーパ状に設けられていることが好ましい。つまり、肉厚配線２０は、装置厚み方向に切り取った断面がテーパ形状を有していることが好ましい。より具体的には、本発明における肉厚配線２０は、配線埋設層１０の一方の主面（上側主面Ａ）から他方の主面の方向に向かって幅寸法を漸次小さくするテーパ形状を有している。このようなテーパ形状であると、肉厚配線２０を容易に配線埋設層１０に埋め込むことができる。また、“テーパ形状”では、埋め込みの程度・度合いを好適に調整することができるので、その点でも有利である。つまり、肉厚配線２０を相対的に浅く埋め込んで、肉厚配線２０の上面が配線埋設層１０の上側主面Ａから僅かに突出した形態をより容易に得ることができたり（図１（ｂ）参照）、あるいは、肉厚配線２０を相対的に深く埋め込んで、肉厚配線２０の上面が配線埋設層１０の上側主面Ａから僅かに窪んだ形態をより容易に得ることができたりする（図１（ｃ）参照）。あくまでも例示にすぎないが、図１（ａ）に示される肉厚配線２０のテーパ角度αは、約１５°〜約７０°、例えば約２０°〜約４５°であってよい。
フレキシブル半導体装置１００に用いられている配線埋設層１０は、単層構造に限らず、複数層構造（例えば、２層構造）を有するものであってよい。“２層構造”の場合、配線埋設層１０は、図２に示されるように、可撓性フィルム１４と、その可撓性フィルム上に設けられた接着剤層１６とから構成されていることが好ましい。接着剤層１６は、肉厚配線の埋め込み時に圧力が加えられると流動化し得るので、その接着剤層１６に配線埋め込み機能を好適にもたせることができる。一方、可撓性フィルム１４は、流動性が無くとも熱的安定性が高く、機械的強度に優れているので、芯材としての機能をもたせることができる。このように２層構造の配線埋設層１０は、機能をそれぞれ分担できるので材料選択の幅が広がるといった効果を奏する。
配線埋設層１０の可撓性フィルム１４は、例えば、有機フィルムまたは有機・無機ハイブリッド・フィルムであってよい。有機フィルムの材質としては、ＰＥＴ、ＰＥＮ、ＰＩ、液晶ポリマーなどを挙げることができる。有機・無機ハイブリッド・フィルムの材質としてはシルセスキオキサンを挙げることができる。別の表現でいえば、可撓性フィルム１４として樹脂シートを用いることができる。例えば、エポキシ・シートやＰＰＥシートなどであってよい。さらに、補強材を組み込む観点から、ガラスファイバーやアラミドファイバーの織布や不織布に樹脂を含浸させて得られるシートを用いてもよい。可撓性フィルム１４の厚みは、例えば約１μｍ〜約５００μｍ程度であってよい。
配線埋設層１０の接着剤層１６は、例えば、エポキシ系、ポリイミド系、ＰＰＥ系接着剤から成る層であってよい。接着剤層１６の厚みは、埋設される肉厚配線厚みに鑑みて決められる。即ち、接着剤層が薄すぎると肉厚配線を充分に埋設することができない一方、厚すぎると接着剤流れが発生して、所望の位置に肉厚配線を埋設できない。従って、例えば肉厚配線２０の厚みが仮に０．１μｍ〜１０μｍである場合を想定すると、接着剤層１６の厚みは１μｍ〜３０μｍであることが好ましい。
フレキシブル半導体装置１００に用いられているＴＦＴ素子３０は、薄膜トランジスタ素子であるが、それが配線埋設層１０の一方の主面、即ち、上側主面Ａ上に設けられている。ＴＦＴ素子３０は、図３に示されるように、半導体層３１、ソース電極３３、ドレイン電極３４、ゲート電極３５およびゲート絶縁膜３６を少なくとも有して成る。あくまでも例示にすぎないが、図示されるように、配線埋設層１０の上側主面Ａ上にゲート電極３３が形成され、そのゲート電極３３上にゲート絶縁膜３６を介して半導体層３１が形成されている。ソース電極３３およびドレイン電極３４は、それぞれ半導体層３１に電気的に接続するように設けられている。かかるＴＦＴ素子の構成要素自体（それらの材質や厚みなど）は、特に制限はなく、例えば常套のＴＦＴ素子のものと同様であってよい。
図３に示されるように、本発明のフレキシブル半導体装置１００では、肉厚配線２０とＴＦＴ素子３０のソース電極３３とが相互に接続されている。つまり、肉厚配線２０とソース電極３３との接合によって、肉厚配線２０とＴＦＴ素子３０とが電気的に接続されている。ソース電極３３は、肉厚配線２０の上面の少なくとも一部に位置付けられていることが好ましい。つまり、「配線埋設層１０に略面一状態で埋め込まれた肉厚配線２０」の上面の少なくとも一部を覆うようにソース電極３３が設けられている。これは、ＴＦＴ素子３０の取り出し電極が肉厚配線の上面から直接取り出されている態様に相当する。このような態様においては、取り出し電極が肉厚配線の上面から直接取り出された形態となっており、別の取り出し電極などに起因した“余分の接触抵抗”を生じることなく、また、余分の製造工程をはさむことなく生産性の高いフレキシブル半導体装置を実現できる。
本発明のフレキシブル半導体装置１００は、図示されるように、好ましくは肉厚配線２０上を回避した領域にＴＦＴ素子３０が設けられている。つまり、例えば図３に示されるように、配線埋設層１０の上側主面Ａ上のＴＦＴ素子３０は、肉厚配線２０上の領域からずれる形態で設けられている。より具体的には、ソース電極３３のみが肉厚配線２０上の領域に部分的に位置するものの、その他のＴＦＴ素子の構成要素は肉厚配線２０上に位置していない。このような態様から分かるように、本発明でいう『肉厚配線上を回避した領域にＴＦＴ素子が設けられている』とは、ソース電極を除くＴＦＴ素子の上記構成要素（半導体層、ドレイン電極、ゲート電極およびゲート絶縁膜）が肉厚配線２０上の領域に位置していない、即ち、それらの構成要素（半導体層、ドレイン電極、ゲート電極およびゲート絶縁膜）と肉厚配線２０とが上下方向にオーバーラップした位置関係になっていないことを意味している。かかる態様においては、「肉厚配線と配線埋設層との境界部」からＴＦＴ素子を好適に離隔させることができる。つまり、「肉厚配線２０が配線埋設層１０から僅かに突出している態様（図３（ｂ））」あるいは「肉厚配線２０が配線埋設層１０から僅かに窪んで埋設されている態様（図３（ｃ））」であっても、肉厚配線２０と配線埋設層１０との境界部に生じる“段差”の影響を好適に回避し、フラットな形態でＴＦＴ素子を設けることができる（特にＴＦＴ素子の半導体層３１を好適にフラットに設けることができる）。
本発明のフレキシブル半導体装置１００は、層間接続ビアを有して成るものであってよい。図４に示すように、層間接続ビア５０は、配線埋設層１０の厚み方向に沿って延在するように配線埋設層内に設けられている。層間接続ビア５０は、例えば配線埋設層１０上に設けられた配線層などと接続されていてよい。このように層間接続ビア５０が設けられていると、配線層の電気信号を短距離かつ配線密度高く裏面などに伝送できるので好ましい。更には、金属から成る層間接続ビアの場合では、その熱抵抗が低いので半導体層で発生した熱を放熱するように層間接続ビアを利用することができ、半導体層の寿命や信頼性の向上に寄与し得る。
層間接続ビア５０は、テーパ状に設けられていることが好ましい。つまり、かかる層間接続ビア５０は、装置厚み方向に切り取った断面がテーパ形状を有している。より具体的には、本発明における層間接続ビア５０は、配線埋設層１０の一方の主面（上側主面Ａ）から他方の主面の方向に向かって幅寸法を漸次大きくするテーパ形状を有していることが好ましい。このように層間接続ビアがテーパ状であると、画素の形成される主面側Ａはビアの占有面積が小さいので高密度配線を実現でき、一方、裏面側はビアが大きいのでビアランドや他の回路要素、例えば配線との相対位置のアライメン精度がゆるくなって製造が容易となる。尚、かかる層間接続ビア５０につき、図４に示すようなテーパ角度βは約１５°〜約７０°、例えば約２０°〜約４５°である。
本発明のフレキシブル半導体装置１００では、層間接続ビアと肉厚配線とが逆テーパの関係を有していることが好ましい。つまり、図４に示すように、層間接続ビア５０の幅寸法Ｗａが漸次減少する方向ａと肉厚配線２０の幅寸法Ｗｂが漸次減少する方向ｂとが相互に逆となっている。これは、本発明における層間接続ビアは、主面側Ａの断面積が小さい逆テーパの円錐台形状となっていることを意味している。このような形態を有するフレキシブル半導体装置１００においては、上述した“肉厚配線のテーパ効果”と“層間接続ビアのテーパ効果”とが相乗的に奏されることになる。
本発明のフレキシブル半導体装置１００は、“バリア層”なるものを更に有して成るものであってよい。具体的には、図５に示すように、配線埋設層１０の一方の主面（上側主面Ａ）を直接的に覆うように設けられたバリア層７０が設けられていてよい。かかるバリア層７０においては肉厚配線上の局所的領域に開口部７２が形成されていることが好ましく、かかる開口部７２を介して肉厚配線２０とＴＦＴ素子のソース電極３３とが相互に接続されている。ここでいう「バリア層」とは、水分・水蒸気などの透過を阻止する層を実質的に意味している。かかるバリア層７０が設けられると、水分や水蒸気に弱い半導体層の寿命や信頼性を向上させることができる。“開口部７２”が設けられ、そこで肉厚配線とソース電極との接続が供されている点に鑑みると、本発明におけるバリア層７０は水分や水蒸気に対するバリア効果を供するだけでなく、電気的な接続も同時にかつ簡便に実現できるといった効果も有している（ちなみに、金属や酸化物から成るソース電極は水分や水蒸気を透過させないので、バリア層開口部から水分や水蒸気が透過することを防ぐことができる）。尚、バリア層７０としては、ＳｉＯ２やＳｉＮなどの無機膜や無機膜とポリマーの多層膜を用いることができる。
《画像表示装置》
次に本発明の画像表示装置について説明する。本発明の画像表示装置は、上記フレキシブル半導体装置を搭載した画像表示装置である。
（２Ｔｒ1Ｃ）
図６は、画像表示装置の駆動回路９０を説明するための回路図である。図６に示した回路９０は、画像表示装置（例えば有機ＥＬディスプレイ）に搭載される駆動回路であり、ここでは画像表示装置の一画素の構成を表している。この例の画像表示装置の各画素は、２つのトランジスタ（１００Ａ、１００Ｂ）と、１つのコンデンサ８５との組み合わせの回路から構成されている。この駆動回路には、スイッチ用トランジスタ（以下、「Ｓｗ−Ｔｒ」とも称する）１００Ａと、駆動用トランジスタ（以下、「Ｄｒ−Ｔｒ」とも称する）１００Ｂとが含まれている。両方のトランジスタ（１００Ａ、１００Ｂ）とも、本発明に係るフレキシブル半導体装置１００から構成することができる。なお、フレキシブル半導体装置１００の構造体の一部に、コンデンサを形成することも可能である。さらに説明すると、Ｓｗ−Ｔｒ１００Ａのゲート電極は、選択ライン９４に接続されている。また、Ｓｗ−Ｔｒ１００Ａのソース電極およびドレイン電極は、それぞれ、一方がデータライン９２に接続され、他方がＤｒ−Ｔｒ１００Ｂのゲート電極に接続されている。さらに、Ｄｒ−Ｔｒ１００Ｂのソース電極およびドレイン電極は、それぞれ、一方が電源ライン９３に接続され、他方が表示部（例えば有機ＥＬ素子）８０に接続されている。なお、コンデンサ８５は、Ｄｒ−Ｔｒ１００Ｂのソース電極とゲート電極との間に接続されている。
上記構成の画素回路において、選択ライン９４の作動時に、Ｓｗ−Ｔｒ１００Ａのスイッチがオンになると、駆動電圧がデータライン９２から入力される。そして、それがＳｗ−Ｔｒ１００Ａによって選択されることにより、Ｄｒ−Ｔｒ１００Ｂのゲート電極に電圧が印加される。その電圧に応じたドレイン電流が表示部８０に供給され、それによって表示部（有機ＥＬ素子）８０を発光させるようになっている。Ｄｒ−Ｔｒ１００Ｂのゲート電極に電圧が印加されると同時に、コンデンサ８５には電荷が蓄積される。この電荷はＳｗ−Ｔｒ１００Ａの選択が解除された後においても、一定時間にわたりＤｒ−Ｔｒ１００Ｂのゲート電極に電圧を印加し続ける役割（保持容量）を果たす。
図７および図８には、画像表示装置に搭載されるフレキシブル半導体装置の構成が示されている。図示される態様から分かるように、かかるフレキシブル半導体装置では、厚みの大きい肉厚配線が配線埋設層に面一状態で埋設されており、かつ、かかる配線埋設層上にＴＦＴ素子が設けられている。また、このような画像表示装置に搭載されるフレキシブル半導体装置は、画素電極１５０を備えた構成となっている。
（画像表示装置の積層態様）
次に、図９および図１０を参照して、トランジスタあるいはトランジスタより構成された回路上に画像表示部が形成される態様（特に、フレキシブル半導体装置上に形成されている複数の画素より構成された画像表示部の態様）を説明する。
図９および図１０に示される態様の画像表示装置は、フレキシブル半導体装置、および、フレキシブル半導体装置上に形成されている複数の画素より構成された画像表示部を有して成る。そして、フレキシブル半導体装置１００は、上記説明した構成を有しており、それゆえ、可撓性を有する配線埋設層が、その一方の主面と略面一状態で埋設された肉厚配線を含有して成る。より具体的には、図９および図１０に示される画像表示装置２００は、
画像表示部が、
フレキシブル半導体装置１００上に形成されている画素電極１５０；
前記画素電極上に形成されている発光層１７０；および
前記発光層上に形成されている透明電極層１８０
を有して成る。
図９は本発明のフレキシブル半導体装置上にＲ(赤)Ｇ(緑)Ｂ(青)の３色を３つの画素に配置したＯＬＥＤ(有機ＥＬ)画像表示装置２００の断面図である。Ｒ，Ｇ，Ｂの各画素の画素電極１５０上にはそれぞれの色に対応した発光材料から成る発光層１７０が配置されている。隣接する各画素の間には画素規制部１６０が形成されており、発光材料が混ざり合うのを防止すると同時にＥＬ材料配置の際の位置決めを容易にしている。発光層１７０の上面には各画素全体を覆うように透明電極層(陽極層)１８０が形成されている。
画素電極１５０に用いる材料は前述した様にＣｕなどの金属が挙げられる。発光層１７０への電荷注入効率を向上させるための電荷注入層と発光層からの光を反射して上側への光取り出し効率を上げるために、表面を０．１ｕｍのＡｌとの積層構造として(例えばＡｌ／Ｃｕ)反射電極としてもよい。
発光層１７０に用いる材料は特に限定は無いが、一例を挙げるとポリフルオレン系発光材料、樹木状多分岐構造を持つ物質はいわゆるデンドリマのデンドロン骨格の中心部にＩｒやＰｔ等の重金属を使用したデンドリマ系発光材料を用いることが出来る。発光層１７０は単層構造としてよいが、電荷注入を容易にするため正孔注入層としてＭｏＯ３や電子注入層としてＬｉＦを用いて電子注入層／発光層／正孔注入層のように積層構造としてもよい。陽極の透明電極にはＩＴＯを用いることが出来る。
画素規制部１６０は絶縁材料であればよいが、例えばポリイミドを主成分とする感光性樹脂やＳｉＮを用いることが出来る。
尚、画像表示装置は、図１０に示すようなカラーフィルターを有する構成であってもかまわない。図示する画像表示装置２００’では、フレキシブル半導体装置１００、フレキシブル半導体装置１００上に形成されている複数の画素電極１５０、その画素電極１５０を全体的に覆うように形成されている発光層１７０、および、発光層１７０上に形成されている透明電極層１８０、更には、透明電極層１８０上に形成されているカラーフィルター１９０が設けられている。かかる画像表示装置２００’では、カラーフィルター１９０が発光層１７０からの光を赤・緑・青の３色に変換する機能を有しているので、それによって、Ｒ(赤)Ｇ(青)Ｂ(青)の３つの画素を構成することができる。つまり、図９に示す画像表示装置２００では、画素規制部によって分けられた各発光層が別個に赤・緑・青の発光をするのに対して、図１０の画像表示装置２００’においては、発光層から発せられる光自体には色の区別はないものの（例えば白色の光となっており）、かかる光がカラーフィルター１９０を通過することによって赤・緑・青の光が生じるようになっている。
《フレキシブル半導体装置の製造方法》
次に、図１１を参照して、本発明に係るフレキシブル半導体装置１００の製造方法について説明する。図１１（ａ）〜（ｄ）は、フレキシブル半導体装置１００の製造方法を説明するための工程断面図である。
本発明の製造方法の実施に際しては、まず、工程（ｉ）を実施する。つまり、図１１（ａ）に示すように、肉厚配線２０および可撓性を有する配線埋設部材１０’を用意する。
肉厚配線２０は、金属箔を加工して得ることができる。これは、厚さが大きく断面積の大きな低抵抗の肉厚配線を真空プロセスで形成する場合よりも生産性高く得ることができることを意味している。金属箔としては、配線として電気抵抗が低く安価な銅箔やアルミ箔が好ましい。また、単体の肉厚配線２０の態様のみならず、それをキャリア２２上に設けた“キャリア付き肉厚配線”として用意してもよい（図１２の「Ａ」参照）。キャリア付き肉厚配線は、製造時の取り扱いが容易となる点で好ましい。例えば、ＰＥＴや銅箔より形成されるキャリア上に離型層を介して配線形成用の銅箔が形成された“キャリア付き銅箔”を用いてよい（キャリア２２としては、ＰＥＴなどのプラスティック・フィルムや銅箔などの金属箔といった“フレキシブルな基板”に限定されず、ガラス基板などの“硬質の基板”であってもよい。いずれの場合であっても、必要に応じて離型層を介してキャリア上に肉厚配線材料を設ける）。
キャリア付き銅箔の一例としては、厚さが約１００μｍのＰＥＴフィルムをキャリア２２として用い、そのキャリア上に有機の離型層を介して銅箔厚さが２μｍで積層したものを挙げることができる。銅箔自体の厚みは必要とされる配線抵抗に鑑みて決定してよい。例えば、電圧降下を小さくして信号遅延を少なくする観点からは配線抵抗が低いほど好ましく、それゆえ、厚みが大きい方が好ましいものの、あまりに厚いと埋め込み難くなる。従って、かかる観点でいえば、キャリア付き銅箔における銅箔厚さは１００ｎｍ〜１００μｍの範囲であることが好ましい。
上述したように、肉厚配線２０は、金属箔を加工して形成することができるが、好ましくは肉厚配線をテーパ状に加工する（即ち、幅寸法が漸次小さくなるように金属箔を加工する）。図１２に示すようなテーパ角度α’は、例えば約１５°〜約７０°、より好ましくは約２０°〜約４５°である。テーパ状の肉厚配線は、例えば、金属箔のエッチング処理を通じて形成してよい（図１２の「Ａ」参照）。より具体的には、金属箔に対してフォトリソグラフィなどを通じで部分的にエッチングを施すことによって、テーパ状の肉厚配線２０を形成してよい。
キャリア付き肉厚配線は、フォトリソグラフィおよびエッチングを施すことによって得ることができる。このようなフォトリソグラフィ／エッチングは、常套的な回路基板製造で一般に用いられているものを採用できる。例えば、銅箔（キャリア付き銅箔に用いられることになる銅箔）にドライフィルムレジストを貼り付けて、所望のパターンのフォトマスクを積層して、露光・現像に付し、次いで、塩化鉄−塩酸系や硫酸−過酸化水素系のエッチング液で銅箔の不要部分を除去することによって所望の配線パターン（例えば、テーパ状断面を有する配線パターン）を得ることができる。
工程（ｉ）の配線埋設部材１０’は、可撓性を有する部材であって、後刻の工程（ｉｉ）で肉厚配線２０が埋め込まれることになる部材である。例えば、未硬化または半硬化状態の部材であってよく、肉厚配線２０の埋め込み時またはその後の加熱および／または光照射などに起因して硬化するものが好ましい。
配線埋設部材１０’は２層構造を有するものであってよい。例えば、配線埋設部材１０’は、図１２の「Ｂ」に示されるように、可撓性フィルム１４と、その可撓性フィルム上に設けられた接着剤層１６（例えば未硬化または半硬化状態にある接着剤層）とから構成されたものであってよい。接着剤層１６は、工程（ｉｉ）の肉厚配線の埋め込み時に圧力が加えられると流動化し得るので、その接着剤層１６に配線埋め込み機能を好適にもたせることができる。一方、可撓性フィルム１４は、流動性が無くとも熱的安定性が高く、機械的強度に優れているので、芯材としての機能をもたせることができる。可撓性フィルム１４および接着剤層１６の具体的材質・厚さなどについては、上記≪フレキシブル半導体装置≫で例示した通りである（あくまでも例示にすぎないが、保護フィルムと接着剤とを付与した可撓性を有したカプトン基材を配線埋設部材１０’として用いることができる）。
工程（ｉ）に引き続いて工程（ｉｉ）を実施する。つまり、図１１（ｂ）に示すように肉厚配線２０を配線埋設部材１０’の一方の主面Ａ’に押し付ける操作を施し、配線埋設部材１０’の主面Ａ’と略面一状態となるように肉厚配線２０を配線埋設部材１０’に埋め込む。
例えば、所望の肉厚配線パターン形状を有するキャリア付き銅箔を、その肉厚配線パターンが配線埋設部材側と直接対向するように積層して、熱プレスやロールラミネータなどで熱と圧力を加えることによって、肉厚配線２０を配線埋設部材１０’に埋め込むことができる（かかる埋め込みに際しては“熱”に起因して未硬化または半硬化状態の配線埋設部材を硬化させることができ、特に接着剤層を硬化させることができる）。埋め込み条件は、肉厚配線厚み、配線埋設部材の硬化温度・流動性などにより決定されるが、一例を挙げると、厚さ１０μｍのポリイミドフィルム（カプトンＥＮ）に配線埋設部材として１０μｍの厚みで半硬化状態のエポキシ系接着剤を塗布した基板に対して、キャリア（厚さ１００μｍのＰＥＴフィルム）上の厚さ５μｍのＣｕ箔をパターニングし肉厚配線としたものを埋め込む場合には、温度１６０℃／圧力３ＭＰａ／３０分間の条件で熱プレスを実施すればよい。
肉厚配線を埋設した後においては、図１１（ｃ）に示すようにキャリア２２を除去する。キャリア除去はキャリアの一部を固定して機械的に引き剥がして行う。このとき、キャリア付き銅箔には離型層が設けられているので肉厚配線を埋設させたままでキャリアのみを除去することができる。
工程（ｉｉ）では、配線埋設層１０の上側主面Ａと肉厚配線２０の上面とが完全面一となるように埋め込んでよいものの（図１１（ｂ−１）参照）、それから相対的に“浅く”または“深く”埋め込んでもよい。例えば、図１１（ｂ−２）に示すように、肉厚配線２０の上面が配線埋設部材１０’の主面よりも上方に位置するように肉厚配線２０を配線埋設部材１０’に浅く埋め込んでよい。かかる場合、肉厚配線の上面が配線埋設層の一方の主面（上側主面Ａ）から突出した形態で肉厚配線が配線埋設層に埋設されることになる。より具体的には、肉厚配線２０の上面が配線埋設部材１０’（またはそれから得られる配線埋設層）の上側主面から０（０を含まず）〜約１μｍ上側に位置することになるように、好ましくは０（０を含まず）〜約２００ｎｍ上側に位置することになるように肉厚配線２０を配線埋設部材１０’に浅く埋め込んでよい。また、図１１（ｂ−３）に示すように、肉厚配線２０の上面が配線埋設部材１０’の主面よりも下方に位置するまで肉厚配線２０を配線埋設部材１０’に深く埋め込んでよい。かかる場合、肉厚配線の上面が配線埋設層の一方の主面（上側主面Ａ）から窪んだ形態で肉厚配線が配線埋設層に埋設されることになる。より具体的には、肉厚配線２０の上面が配線埋設部材１０’（またはそれから得られる配線埋設層）の上側主面から０（０を含まず）〜約１μｍ下側に位置することになるように、好ましくは０（０を含まず）〜約２００ｎｍ下側に位置することになるように肉厚配線を配線埋設部材１０’に深く埋め込んでよい。
工程（ｉ）における肉厚配線として、幅寸法が漸次小さくなるテーパ形状を有する肉厚配線を用意した場合、図１１（ｂ）に示されるように、肉厚配線２０の相対的に幅が小さい面を配線埋設部材１０’の上側主面Ａ’に押し付け、それによって、肉厚配線２０を配線埋設部材１０’（またはそれから得られる配線埋設層）に埋め込むことが好ましい。かかる場合、肉厚配線２０は、得られるフレキシブル半導体装置１００において配線埋設層１０の一方の主面（上側主面Ａ）からその対向する他方の主面の方向に向かって幅寸法を漸次小さくするテーパ形状を有することになる。肉厚配線２０の相対的に幅が小さい面を配線埋設部材１０’の主面Ａ’に押し付ける場合では、肉厚配線２０を容易に配線埋設層１０に埋め込むことができ、特にはその埋め込み度合いを好適に調整できる。つまり、肉厚配線２０を相対的に僅かに浅く埋め込んで、肉厚配線２０の上面が配線埋設部材１０’（またはそれから得られる配線埋設層）の上側主面から僅かに突出した形態をより容易に得ることができたり、あるいは、肉厚配線２０を相対的に僅かに深く埋め込んで、肉厚配線２０の上面が配線埋設部材１０’（またはそれから得られる配線埋設層）の上側主面から僅かに窪んだ形態をより容易に得ることができたりする。
工程（ｉｉ）に引き続いて工程（ｉｉｉ）を実施する。つまり、図１１（ｄ）に示すように、配線埋設部材の主面Ａ上にＴＦＴ素子３０を形成する。具体的には、図１１（ｄ）に示されるように、半導体層３１、ソース電極３３、ドレイン電極３４、ゲート電極３５およびゲート絶縁膜３６を少なくとも有して成るＴＦＴ素子３０を形成する。
より具体的には、配線埋設層１０の上側主面Ａ上にゲート電極３３を形成し、そのゲート電極３５上にゲート絶縁膜３６を介して半導体層３１を形成する。ソース電極３３およびドレイン電極３４は、それぞれ半導体層３１に電気的に接続するように形成する。このようなＴＦＴ素子３０の形成は、常套のＴＦＴ素子形成方法と同様であってよく、それゆえ、半導体層、ソース電極、ドレイン電極、ゲート電極およびゲート絶縁膜の形成方法も、それらの常套的な方法を利用してよい。
好ましくは、ソース電極３３は、肉厚配線２０と接続されるように、かかる肉厚配線２０の上面の少なくとも一部に位置付けられるように形成する。また、ＴＦＴ素子３０は、図示されるように、肉厚配線２０上を回避した領域に形成することが好ましい。つまり、図１１（ｄ）に示されるように、配線埋設層１０の上側主面Ａ上に設けられるＴＦＴ素子３０は、肉厚配線２０上の領域からずれた位置に設けることが好ましい。より具体的には、ソース電極３３のみが肉厚配線２０上の領域に位置するものの、その他のＴＦＴ素子の構成要素は肉厚配線２０上に位置付けられないように、ＴＦＴ素子３０を形成することが好ましい。
以上のような工程（ｉ）〜（ｉｉｉ）を通じることによって、最終的には、「可撓性を有する配線埋設層」に「厚みの大きい肉厚配線」が略面一状態で埋め込まれたフレキシブル半導体装置１００を構築することができる。
（層間接続ビアを設ける態様）
本発明の製造方法は、層間接続ビアの形成工程を更に有して成るものであってよい。つまり、図１３（ａ）〜（ｆ）に示すように、配線埋設部材の厚み方向に延在する層間接続ビア５０を配線埋設層（より具体的には、配線埋設部材から得られた配線埋設層）に形成する工程が更に設けられていてよい。図示される態様から分かるように、層間接続ビア５０の形成工程は、本発明の製造方法の工程（ｉｉ）の後（かつ、好ましくは工程（ｉｉｉ）の前）に実施され得る。
層間接続ビア５０は、肉厚配線２０の埋設処理後に実施されるブラインドビア形成を通じて得ることができる。具体的には、肉厚配線２０の埋設処理後（かつ、加熱および／または光照射などに起因して配線埋設部材１０’から配線埋設層を得た後）、配線埋設層の他方の主面側（即ち、肉圧配線が埋設されている主面Ａと対向する主面Ｂ）からレーザ照射を施してブラインドビアを形成する（図１３（ｄ）参照）。次いで、得られたブラインドビアに導電材を充填すると、層間接続ビアを得ることができる（図１３（ｅ）参照）。導電材の充填では、銅めっき、ＡｇペーストやＣｕペーストなどの導電ペーストを充填してよい。層間接続ビア５０の大きさは、必要とする電気抵抗と配線密度から決定してよい。すなわち、大きなビアほど電気抵抗が小さく大電流が流せるが、単位面積当たりで取り出せるビア数が減ってしまう。また、小さなビアは形成の難易度が高い。一例を挙げると、ビア直径を５μｍ〜３００μｍとしてよい。
ちなみに、ブラインドビアの形成自体はフォトリソグラフィによって実施してもよい。この場合、可撓性フィルムは、フォトパターン可能な材料であることが好ましい。例えば、感光性エポキシ・シートや感光性ＰＰＥシートなどを用いてよい。
本発明では、層間接続ビアの幅寸法Ｗａの漸次減少する方向ａと肉厚配線の幅寸法Ｗｂが漸次減少する方向ｂとが相互に逆となるように層間接続ビアを肉厚配線と逆テーパの関係で形成することが好ましい（図１３（ｅ）参照）。つまり、層間接続ビア５０を、主面側Ａの断面積が小さい逆テーパの円錐台形状で形成することが好ましい。かかる場合、フレキシブル半導体装置１００においては“肉厚配線のテーパ効果”と“層間接続ビアのテーパ効果”とが相乗的に奏されることになる。
（バリア層を設ける態様）
本発明の製造方法は、バリアの形成工程を更に有して成るものであってよい。つまり、図１４（ａ）〜（ｆ）に示すように、配線埋設部材（より具体的には、配線埋設部材から得られた配線埋設層）の一方の主面を直接的に覆うバリア層７０を形成する工程が更に設けられていてよい（特に図１４（ｄ）参照）。
バリア層７０は、水分の透過を阻止するバリア機能を発揮するためＳｉＯ２やＳｉＮなどの無機膜や無機膜とポリマーとの多層膜として形成してよい。一例を挙げるとＣＶＤにより形成したＳｉＯ２（約１００ｎｍ）とシロキサン（約１００ｎｍ）とを１組とし、これを複数組で積層して用いてよい。積層する組数を多くするとバリア性能が向上するものの、同時に成膜コストが増加し得る。したがって、組数は、所望のバリア性能とコストとを勘案して決定すればよい。これにつき例示すると２組〜１０組程度で積層してよい。
バリア層７０を形成に際しては肉厚配線２０上の領域に開口部７２を形成し（図１４（ｅ）参照）、かかる開口部を介して肉厚配線２０とＴＦＴ素子のソース電極３３とを相互に接続させることが好ましい。開口部７２の形成は、バリア層にレーザ照射を施すことによって形成してよいし、あるいは、フォトリソグラフィ／エッチングなどを通じて形成してもよい。
このようなバリア層は更なる平坦化に寄与するように利用することもできる。例えば、肉厚配線が配線埋設層の主面から僅かに突出した形態を有する場合、その突出部の最上面と完全面一となるようにバリア層を配線埋設層の主面上に形成することによって、更なる平坦化を達成することができる。
以上、本発明の好適な実施形態を中心に説明してきたが、本発明はこれに限定されず、種々の改変がなされ得ることを当業者は容易に理解されよう。
例えば、上記説明では、肉厚配線とＴＦＴ素子との接続は、肉厚配線とソース電極との接続を前提としてきたが、本発明は特にこれに制限されるものではない。フレキシブル半導体装置の積層構成などによっては、肉厚配線とドレイン電極とが相互に接続される態様であっても構わない（つまり、肉厚配線から直接取り出されるような形態でドレイン電極が肉厚配線と接続される形態も考えられる）。
本発明に係るフレキシブル半導体装置は、各種画像表示部（即ち、画像表示装置）に用いることができる。例えば、スマートフォンの画像表示部、タブレット端末の画像表示部、テレビの画像表示部、携帯電話の画像表示部、モバイル・パソコンまたはノート・パソコンの画像表示部、デジタルスチルカメラおよびカムコーダーの画像表示部、ならびに、電子ペーパーの画像表示部などに用いることができる。更には、印刷エレクトロニクスで適用が検討されている各種用途（例えば、ＲＦ−ＩＤ、メモリ、ＭＰＵ、太陽電池およびセンサなど）にも適応することができる。
１０ 配線埋設層
１０’ 配線埋設部材
１４ 可撓性フィルム
１６ 接着剤層
２０ 肉厚配線
２２ キャリア
３０ ＴＦＴ素子
３１ 半導体層
３３ ソース電極
３４ ドレイン電極
３５ ゲート電極
３６ ゲート絶縁膜
５０ 層間接続ビア
７０ バリア層
８０ 表示部
８５ コンデンサ
９０ 駆動回路
９２ データライン
９３ 電源ライン
９４ 選択ライン
１００ フレキシブル半導体装置
１５０ 画素電極
１６０ 画素規制部
１７０ 発光層
１８０ 透明電極層
１９０ カラーフィルター
２００ 画像表示装置
２００’ 画像表示装置

Claims (25)

  1. フレキシブル半導体装置であって、
    可撓性を有する配線埋設層、
    前記配線埋設層の一方の主面と略面一状態で埋設された肉厚配線、および
    前記肉厚配線と電気的に接続されたＴＦＴ素子
    を有して成り、
    前記配線埋設層の前記一方の主面上にて前記ＴＦＴ素子が設けられている、フレキシブル半導体装置。
  2. 前記肉厚配線の上面が前記一方の主面から突出した形態となるように該肉厚配線が前記配線埋設層に埋設されていることを特徴とする、請求項１に記載のフレキシブル半導体装置。
  3. 前記肉厚配線の上面が前記一方の主面から窪んだ形態となるように該肉厚配線が前記配線埋設層に埋設されていることを特徴とする、請求項１に記載のフレキシブル半導体装置。
  4. 前記肉厚配線が、前記配線埋設層の前記一方の主面から他方の主面の方向に向かって幅寸法を漸次小さくするテーパ形状を有していることを特徴とする、請求項１〜３のいずれかに記載のフレキシブル半導体装置。
  5. 前記肉厚配線上を回避した領域に前記ＴＦＴ素子が設けられていることを特徴とする、請求項１〜４のいずれかに記載のフレキシブル半導体装置。
  6. 前記肉厚配線と前記ＴＦＴ素子のソース電極とが相互に接続されることによって、該肉厚配線と該ＴＦＴ素子とが相互に電気的に接続されており、
    前記ソース電極が前記肉厚配線の上面の少なくとも一部に位置付けられていることを特徴とする、請求項１〜５のいずれかに記載のフレキシブル半導体装置。
  7. 前記配線埋設層が、可撓性フィルムと該可撓性フィルム上に設けられた接着剤層とから構成されており、
    前記接着剤層に前記肉厚配線が埋設されていることを特徴とする、請求項１〜６のいずれかに記載のフレキシブル半導体装置。
  8. 前記配線埋設層の厚み方向に沿って延在するように層間接続ビアが該配線埋設層に設けられていることを特徴とする、請求項１〜７のいずれかに記載のフレキシブル半導体装置。
  9. 前記層間接続ビアが、前記配線埋設層の前記一方の主面から他方の主面の方向に向かって幅寸法を漸次大きくするテーパ形状を有していることを特徴とする、請求項１〜８のいずれかに記載のフレキシブル半導体装置。
  10. 前記層間接続ビアと前記肉厚配線とが逆テーパの関係を有しており、該層間接続ビアの幅寸法Ｗａが漸次減少する方向と該肉厚配線の幅寸法Ｗｂが漸次減少する方向とが相互に逆となっていることを特徴とする、請求項４に従属する請求項９に記載のフレキシブル半導体装置。
  11. 前記肉厚配線が金属箔から成ることを特徴とする、請求項１〜１０のいずれかに記載のフレキシブル半導体装置。
  12. 前記配線埋設層の一方の主面を直接的に覆うように設けられたバリア層を更に有して成り、
    前記バリア層においては前記肉厚配線上の局所的領域に開口部が形成されており、該開口部を介して前記肉厚配線と前記ＴＦＴ素子の前記ソース電極とが相互に接続されていることを特徴とする、請求項６に従属する請求項７〜１１のいずれかに記載のフレキシブル半導体装置。
  13. 請求項１〜１２のいずれかに記載のフレキシブル半導体装置を用いた画像表示装置であって、
    前記フレキシブル半導体装置；および
    前記フレキシブル半導体装置上に形成されている複数の画素より構成された画像表示部
    を有して成り、
    前記フレキシブル半導体装置の可撓性を有する配線埋設層は、その一方の主面と略面一状態で埋設された肉厚配線を有している、画像表示装置。
  14. 前記画像表示部が、
    前記フレキシブル半導体装置上に形成されている画素電極；
    前記画素電極上に形成されている発光層；および
    前記発光層上に形成されている透明電極層
    を有して成ることを特徴とする、請求項１３に記載の画像表示装置。
  15. フレキシブル半導体装置を製造する方法であって、
    （ｉ）肉厚配線および可撓性を有する配線埋設部材を用意する工程、
    （ｉｉ）前記肉厚配線を前記配線埋設部材の一方の主面に押し付ける操作を施し、該一方の主面と略面一状態となるように該肉厚配線を該配線埋設部材に埋め込む工程、ならびに
    （ｉｉｉ）前記配線埋設部材の前記一方の主面上にてＴＦＴ素子を形成する工程
    を含んで成る、フレキシブル半導体装置の製造方法。
  16. 前記工程（ｉｉ）では、前記肉厚配線の上面が前記配線埋設部材の主面よりも上方に位置するように該肉厚配線を該配線埋設部材に浅く埋め込むことを特徴とする、請求項１５に記載のフレキシブル半導体装置の製造方法。
  17. 前記工程（ｉｉ）では、前記肉厚配線の上面が前記配線埋設部材の主面よりも下方に位置するまで該肉厚配線を該配線埋設部材に深く埋め込むことを特徴とする、請求項１５に記載のフレキシブル半導体装置の製造方法。
  18. 前記工程（ｉ）の前記肉厚配線を金属箔の加工によって形成することを特徴とする、請求項１５〜１７のいずれかに記載のフレキシブル半導体装置の製造方法。
  19. 前記工程（ｉ）の前記肉厚配線は、それをキャリア上に設けたキャリア付き肉厚配線として用意することを特徴とする、請求項１５〜１８のいずれかに記載のフレキシブル半導体装置の製造方法。
  20. 前記工程（ｉ）の配線埋設部材として、可撓性フィルムと該可撓性フィルム上に設けられた接着剤層とから構成された２層構造の配線埋設部材を用意することを特徴とする、請求項１５〜１９のいずれかに記載のフレキシブル半導体装置の製造方法。
  21. 前記工程（ｉ）における前記肉厚配線として、幅寸法が漸次小さくなるテーパ形状を有する肉厚配線を用意し、
    前記工程（ｉｉ）では、前記肉厚配線の相対的に幅が小さい面を前記配線埋設部材の前記一方の主面に押し付け、それによって、該肉厚配線を該配線埋設部材に埋め込むことを特徴とする、請求項１５〜２０のいずれかに記載のフレキシブル半導体装置の製造方法。
  22. 前記配線埋設部材の厚み方向に延在する層間接続ビアを形成する工程を更に有して成ることを特徴とする、請求項１５〜２１のいずれかに記載のフレキシブル半導体装置の製造方法。
  23. 前記層間接続ビアの幅寸法Ｗａの漸次減少する方向と前記肉厚配線の幅寸法Ｗｂが漸次減少する方向とが相互に逆となるように前記層間接続ビアと前記肉厚配線とを逆テーパの関係で形成することを特徴とする、請求項２１に従属する請求項２２に記載のフレキシブル半導体装置の製造方法。
  24. 前記工程（ｉｉｉ）では、前記肉厚配線上を回避した領域に前記ＴＦＴ素子を形成することを特徴とする、請求項１５〜２３のいずれかに記載のフレキシブル半導体装置の製造方法。
  25. 前記配線埋設部材の一方の主面を直接的に覆うバリア層を形成する工程を更に有して成り、
    前記バリア層には前記肉厚配線上の領域に開口部を形成し、該開口部を介して該肉厚配線と前記ＴＦＴ素子のソース電極とを相互に接続させることを特徴とする、請求項１５〜２４のいずれかに記載のフレキシブル半導体装置の製造方法。
JP2013186451A 2013-09-09 2013-09-09 フレキシブル半導体装置およびその製造方法ならびに画像表示装置 Pending JP2015053444A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013186451A JP2015053444A (ja) 2013-09-09 2013-09-09 フレキシブル半導体装置およびその製造方法ならびに画像表示装置
CN201410377532.7A CN104425516A (zh) 2013-09-09 2014-08-01 柔性半导体装置及其制造方法以及图像显示装置
US14/455,446 US20150069403A1 (en) 2013-09-09 2014-08-08 Flexible semiconductor device, method for manufacturing the same, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013186451A JP2015053444A (ja) 2013-09-09 2013-09-09 フレキシブル半導体装置およびその製造方法ならびに画像表示装置

Publications (1)

Publication Number Publication Date
JP2015053444A true JP2015053444A (ja) 2015-03-19

Family

ID=52624671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013186451A Pending JP2015053444A (ja) 2013-09-09 2013-09-09 フレキシブル半導体装置およびその製造方法ならびに画像表示装置

Country Status (3)

Country Link
US (1) US20150069403A1 (ja)
JP (1) JP2015053444A (ja)
CN (1) CN104425516A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102107456B1 (ko) * 2013-12-10 2020-05-08 삼성디스플레이 주식회사 플렉시블 표시 장치 및 이의 제조 방법
CN109585462A (zh) * 2019-01-23 2019-04-05 京东方科技集团股份有限公司 一种阵列基板及其制作方法、柔性显示面板、拼接屏

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340367A (ja) * 1998-05-29 1999-12-10 Kyocera Corp 多層配線基板およびその製造方法
JP2004004663A (ja) * 2002-03-26 2004-01-08 Semiconductor Energy Lab Co Ltd 発光装置、液晶表示装置およびそれらの作製方法
JP2004079780A (ja) * 2002-08-19 2004-03-11 Shin Kobe Electric Mach Co Ltd リジッドフレキシブル多層プリント配線板の製造法
JP2004356564A (ja) * 2003-05-30 2004-12-16 Murata Mfg Co Ltd セラミック多層回路基板及びその製造方法
WO2010016207A1 (ja) * 2008-08-04 2010-02-11 パナソニック株式会社 フレキシブル半導体装置およびその製造方法
WO2010058541A1 (ja) * 2008-11-18 2010-05-27 パナソニック株式会社 フレキシブル半導体装置およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7045861B2 (en) * 2002-03-26 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, liquid-crystal display device and method for manufacturing same
US20070024800A1 (en) * 2003-06-04 2007-02-01 Tadahiro Ohmi Substrate and process for producing the same
JP4266901B2 (ja) * 2003-09-30 2009-05-27 三洋電機株式会社 半導体装置およびその製造方法
US7696625B2 (en) * 2004-11-30 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340367A (ja) * 1998-05-29 1999-12-10 Kyocera Corp 多層配線基板およびその製造方法
JP2004004663A (ja) * 2002-03-26 2004-01-08 Semiconductor Energy Lab Co Ltd 発光装置、液晶表示装置およびそれらの作製方法
JP2004079780A (ja) * 2002-08-19 2004-03-11 Shin Kobe Electric Mach Co Ltd リジッドフレキシブル多層プリント配線板の製造法
JP2004356564A (ja) * 2003-05-30 2004-12-16 Murata Mfg Co Ltd セラミック多層回路基板及びその製造方法
WO2010016207A1 (ja) * 2008-08-04 2010-02-11 パナソニック株式会社 フレキシブル半導体装置およびその製造方法
WO2010058541A1 (ja) * 2008-11-18 2010-05-27 パナソニック株式会社 フレキシブル半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN104425516A (zh) 2015-03-18
US20150069403A1 (en) 2015-03-12

Similar Documents

Publication Publication Date Title
US20210296394A1 (en) Array substrate and preparation method therefor, and display panel and display device
KR102541445B1 (ko) 디스플레이 장치
CN108336077A (zh) 像素阵列基板及其制造方法
KR101772142B1 (ko) 유기 발광 표시 장치와 유기 발광 표시 장치용 밀봉 기판의 제조 방법
WO2021147082A1 (zh) 显示基板及其制备方法
KR102566090B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
TW201508968A (zh) 有機發光顯示設備及其製造方法
US20150382459A1 (en) Printed Circuit Board And Method For Fabricating The Same, And Apparatus For Fabricating Printed Circuit Borad
JP6113633B2 (ja) 有機ｅｌ表示装置及びその製造方法
WO2018179728A1 (ja) タッチセンサ内蔵表示装置
TW201227951A (en) Organic light emitting diode display
TW201225728A (en) Organic light emitting diode display and manufacturing method thereof
JP2010165612A (ja) 有機ｅｌ装置、有機ｅｌ装置の製造方法、及び電子機器
CN106711181B (zh) 一种邦定电极及其制备方法和应用
JP2005338419A (ja) 面発光装置用封止体及び面発光装置
JP2015052742A (ja) 画像表示装置およびその製造方法
JP7464541B2 (ja) 表示バックプレート及びその製作方法、表示パネル及びその製作方法、表示装置
WO2015039493A1 (zh) 电致发光装置及其制备方法
US20220393087A1 (en) Led display substrate and method for manufacturing the same, display panel
JP2015053444A (ja) フレキシブル半導体装置およびその製造方法ならびに画像表示装置
JP2010238873A (ja) フレキシブル半導体装置およびその製造方法
JP5169688B2 (ja) 発光装置及び発光装置の製造方法
JP6282428B2 (ja) 有機エレクトロルミネッセンス表示装置及びその製造方法
JP2009288540A (ja) 有機ｅｌパネルの製造方法及び有機ｅｌパネル
JP2016046215A (ja) 有機エレクトロルミネッセンス表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170404

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171010