CN108336077A - 像素阵列基板及其制造方法 - Google Patents

像素阵列基板及其制造方法 Download PDF

Info

Publication number
CN108336077A
CN108336077A CN201810112681.9A CN201810112681A CN108336077A CN 108336077 A CN108336077 A CN 108336077A CN 201810112681 A CN201810112681 A CN 201810112681A CN 108336077 A CN108336077 A CN 108336077A
Authority
CN
China
Prior art keywords
layer
connection pad
electrode
image element
element array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810112681.9A
Other languages
English (en)
Inventor
俞方正
蔡正晔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN108336077A publication Critical patent/CN108336077A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)

Abstract

本发明公开一种像素阵列基板及其制造方法，该像素阵列基板具有多个子像素区，其中单一个子像素区内的一像素结构包括第一信号线、第二信号线、一第一信号线、第一接垫、第二接垫、发光二极管、第一导电结构以及助焊结构层。第一接垫与第二接垫分别电连接至第一信号线与第二信号线。发光二极管位于第一接垫上。第一导电结构至少部分位于第一接垫与发光二极管的第一电极之间。助焊结构层至少部分环绕第一导电结构与发光二极管。助焊结构层的顶部高于第一电极的顶面且低于发光二极管的发光层的底面。

Description

像素阵列基板及其制造方法
技术领域
本发明涉及一种像素阵列基板，且特别是涉及一种具有助焊结构层的像素阵列基板。
背景技术
目前，在一般常见的液晶显示器中，发光二极管扮演着提供背光光源的角色，并能用液晶作为光线的开关。随着科技的进展，显示技术逐渐由背光形态转成自发光型态。微型发光二极管显示器还具有高亮度、低能耗、高分辨率与高色彩饱和度等优点。
然而，微型发光二极管显示器的发展还有许多技术瓶颈待克服，其中又以「巨量转移」(Mass Transfer)技术最为关键。巨量转移技术是将微型发光二极管自生长基板上转移至像素阵列基板上的技术。由于要同时转移大量的微型发光二极管，微型发光二极管对位的准确性格外的重要。在现有技术中，微型发光二极管时常在转置的过程中偏移，导致像素阵列基板上的微型发光二极管不能正常运作。因此，目前亟需一种可以解决前述问题的方法。
发明内容
本发明提供一种像素阵列基板，可以增加微型发光二极管正确电连接至接垫的机率。
本发明提供一种像素阵列基板的制造方法，可以增加微型发光二极管正确电连接至接垫的机率。
本发明的一种像素阵列基板，具有多个子像素区，其中单一个子像素区内的一像素结构包括第一信号线、第二信号线、第一接垫、第二接垫、发光二极管、第一导电结构以及助焊结构层。第一信号线以及第二信号线位于基板上。第一接垫与第二接垫分别电连接至第一信号线与第二信号线。发光二极管位于第一接垫上。发光二极管包括第一半导体层、第二半导体层、发光层以及第一电极。发光层位于第一半导体层与第二半导体层之间。第一电极位于第一半导体层与第一接垫之间。第一导电结构至少部分位于第一接垫与第一电极之间。助焊结构层，在基板垂直投影方向上至少部分环绕第一导电结构与发光二极管。助焊结构层具有顶部，顶部高于第一电极的顶面且低于发光层的底面。
本发明的一种像素阵列基板的制造方法，包括：提供基板，具有多个子像素区，其中各子像素区上具有第一接垫与第二接垫。分别形成第一导电材料于各第一接垫上。在基板上形成助焊材料层，助焊材料层至少部分覆盖各第一导电材料，其中助焊材料层具有一软化温度，软化温度低于第一导电材料的熔点温度。设置多个发光二极管于助焊材料层上，其中发光二极管分别对应于各第一接垫上的各第一导电材料。加热基板以使助焊材料层达到软化温度。加热基板，使各该第一导电材料达到该熔点温度，以形成一第一导电结构，各第一导电结构与对应的发光二极管的第一电极电连接，其中各第一导电结构电连接对应的第一接垫。
本发明的目的之一为增加发光二极管正确电连接至接垫的机率。
本发明的目的之一为降低像素区域的反光问题，进而提升显示品质。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
附图说明
图1为本发明的一实施例的像素阵列基板的上视示意图；
图2A～图2G为本发明的一实施例的像素阵列基板的制造流程的剖面示意图；
图3为本发明的一实施例的像素阵列基板的上视示意图；
图4A～图4F为本发明的一实施例的像素阵列基板的制造流程的剖面示意图。
符号说明
10、20、30：像素阵列基板
100：基板
110：第一信号线
120：第二导电结构
130、360：绝缘层
140、140A：第一导电结构
140B：第二导电结构
140a、140Aa：第一导电材料
140Ba：第二导电材料
150：助焊结构层
150a、150b：助焊材料层
200：拾取阵列
310：第一电极
320：第一半导体层
330：发光层
340：第二半导体层
350：第二电极
BS：底面
CL：第二信号线
D：漏极
DL：数据线
G：栅极
L：发光二极管
M：通道层
n：最短距离
OP：开口
P1：第一接垫
P2：第二接垫
PD：方向
PX：子像素区
S：源极
TP：顶部
TS：顶面
X：高度差
具体实施方式
图1是依照本发明的一实施例的像素阵列基板10的上视示意图。图2A～图2G是本发明的一实施例的像素阵列基板的制造流程的剖面示意图。举例来说，图2A～图2G是图1剖线AA’的剖面的制造流程的示意图。其中图1省略绘示了部分构件。
请参考图1，像素阵列基板10包括基板100。基板100具有子像素区PX，子像素区PX内设置有像素结构。虽然图1仅绘示一个子像素区PX，但本发明不以此为限。基板100实际上包括多个子像素区PX。单一个子像素区PX的范围是由相邻的两条具有相同作用的传输线与相邻的两条具有相同作用的导线所定义，传输线与导线分别沿不同方向延伸。在本实施例中，单一个子像素区PX的范围是由相邻的两条扫描线SL以及相邻的两条数据线DL所定义出来的。
请同时参考图1与图2G，子像素区PX上的像素结构包括开关元件T、第一信号线110、第二信号线CL、第一接垫P1(绘于图2G)、第二接垫P2、发光二极管L、第一导电结构140(绘于图2G)以及助焊结构层150。
开关元件T位于基板100上，开关元件T包括栅极G、通道层M、源极S以及漏极D。栅极G与通道层M之间夹有栅极绝缘层(未绘出)，且栅极G与扫描线SL电连接，在本实施例中，栅极G与对应的扫描线SL一体成形，但本发明不以此为限。源极S以及漏极D与通道层M电连接。源极S与数据线DL电连接。虽然在本实施例中，开关元件T是以栅极G位于通道层M与基板100之间的底部栅极型薄膜晶体管为例，但本发明不以此为限。开关元件T也可以是通道层M位于栅极G与基板100之间的顶部栅极型薄膜晶体管或是其他类型的开关元件。
第一信号线110以及第二信号线CL位于基板100上。在本实施例中，第二信号线CL与扫描线SL可以是相同的膜层，且在相同的图案化制作工艺下形成，但本发明不以此为限。第二信号线CL也可以是其他额外的导电膜层。第一信号线110与漏极D电连接；在一些实施例中，第一信号线110与漏极D也可以是相同的膜层，且在相同的图案化制作工艺下形成。第一接垫P1(绘于图2G)与第二接垫P2分别电连接至第一信号线110与第二信号线CL。第一接垫P1与第二接垫P2可以于相同或不同的图案化制作工艺下形成。
请参考图2G，发光二极管L位于第一接垫P1上。发光二极管L包括第一半导体层320、第二半导体层340、发光层330、第一电极310以及第二电极350。
请先参考图2A，第一信号线110与第二信号线CL位于基板100上，绝缘层130覆盖第一信号线110与第二信号线CL。第一信号线110与第二信号线CL通过绝缘层130中的开口而分别电连接至第一接垫P1与第二接垫P2。在一些实施例中，第一信号线110与基板100之间及/或第二信号线CL与基板100之间可以有其他绝缘层，本发明并未限定第一信号线110与第二信号线CL直接与基板100接触。在一些实施例中，第一信号线110与绝缘层130之间及/或第二信号线CL与绝缘层130之间可以有其他绝缘层，本发明并未限定第一信号线110与第二信号线CL直接与绝缘层130接触。在一些实施例中，第一信号线110与第二信号线CL可以于不同的制作工艺中形成，意即第一信号线110与第二信号线CL可以分别属于不同的导电膜层。
分别形成第一导电材料140a于每个第一接垫P1上。形成第一导电材料140a的方式例如包括镀焊(Solder plating)、印刷或其他合适的方法。
请参考图2B，在基板100上形成助焊材料层150a，助焊材料层150a至少部分覆盖第一导电材料140a，其中助焊材料层150a的软化温度低于第一导电材料140a的熔点温度。
请参考图2C，对助焊材料层150a进行图案化制作工艺，留下来的助焊材料层150b与第二接垫P2不重叠。在一些实施例中，对助焊材料层150a进行图案化制作工艺的方法包括光刻制作工艺与蚀刻制作工艺，但本发明不以此为限。在一些实施例中，助焊材料层150a包括感光型高分子材料，不需要额外的蚀刻制作工艺就可以图案化助焊材料层150a。
请参考图2D与图2E，设置多个发光二极管L于助焊材料层150b上。发光二极管L分别对应于第一接垫P1上的第一导电材料140a。
发光二极管L包括第一电极310、第一半导体层320、发光层330、第二半导体层340以及第二电极350。在本实施例中，第一电极310、第一半导体层320、发光层330、第二半导体层340以及第二电极350依序堆叠。第一电极310位于第一半导体层320上。发光层330位于第一半导体层320与第二半导体层340之间。第二电极350位于第二半导体层340相对于发光层330的另一侧，且第二半导体层340位于第二电极350与发光层330之间。绝缘层360覆盖于第一电极310、第一半导体层320、发光层330、第二半导体层340以及第二电极350的侧面。
在本实施例中，发光二极管L例如是形成于生长基板(未绘出)上，接着用拾取阵列200将发光二极管L自生长基板提起，再将发光二极管L置于第一接垫P1上，在一些实施例中，将发光二极管L自生长基板提起之后，且于将发光二极管L转置于第一接垫P1之前，可以先将发光二极管L转置于其他过渡的基板后，再将发光二极管L转置于第一接垫P1上。在一些实施例中，拾取阵列200将发光二极管L自生长基板提起的方法包括利用静电、凡德瓦力或真空吸引力。在一些实施例中，拾取阵列200通过凡德瓦力将发光二极管L自生长基板提起，拾取阵列200的材质包括聚二甲基硅氧烷(Polydimethylsiloxane)。
在一些实施例中，助焊材料层150b具有黏性，可以辅助发光二极管L固定并使发光二极管L和第一导电材料140a的接触较佳。在一些实施例中，助焊材料层150b在低温(例如摄氏0至60度)即具有黏性，因此，不需要对助焊材料层150b加热就可以将发光二极管L黏在第一导电材料140a上。由于不需要额外的进行加热，因此，拾取阵列200不会在放置发光二极管L时受热膨胀，发光二极管L不会因为拾取阵列200的热膨胀系数与基板100的热膨胀系数不匹配而对位失败。
请参考图2F，加热基板100以使助焊材料层150b达到软化温度。加热基板100以使第一导电材料140a达到熔点温度。冷却后形成第一导电结构140以及助焊结构层150。在一些实施例中，助焊结构层150包括树脂酸、松香类树脂以及感光型高分子或热固化型高分子材料。在一些实施例中，助焊结构层150于基板100的垂直投影面积略小于助焊材料层150b于基板100的垂直投影面积。在一些实施例中，助焊材料层150b在加热后会衍生出多种树脂酸或松香酸(Abietic acid)等有机酸，此类有机酸在高温中具有活性可溶除金属氧化物，且在常温常湿中呈现为不具活性的固体酸，具有相当好的安全性与可靠度。
第一导电结构140与对应的发光二极管L的第一电极310电连接。第一导电结构140电连接对应的第一接垫P1。
第一电极310位于第一半导体层320与第一接垫P1之间。第一导电结构140至少部分位于第一接垫P1与第一电极310之间。助焊结构层150于基板100垂直投影方向上至少部分环绕第一导电结构140与发光二极管L。换句话说，助焊结构层150于基板100上的正投影至少部分环绕第一导电结构140与发光二极管L于基板100上的正投影。在本实施例中，发光二极管L的发光层330的底面BS例如与第一半导体层320的第一面接触，第一电极310的顶面TS例如与第一半导体层320的第二面接触。助焊结构层150具有顶部TP，助焊结构层150的顶部TP高于第一电极310的顶面TS且低于发光层330的底面BS。在一些实施例中，助焊结构层150的顶部TP与发光层330的底面BS之间相对于基板100的高度差X大于0.2微米，换句话说，助焊结构层150的顶部TP与发光层330的底面BS在垂直于基板100的方向PD上的高度差X大于0.2微米，使发光二极管L的固定粘着效果较佳且发光二极管L的出光效率又可不受助焊结构层150的影响，因而使发光二极管L有较佳的出光效率。
请参考图2G，在基板100上形成第二导电结构120。第二电极350与第二导电结构120相连接，且第二电极350通过第二导电结构120而电连接至第二接垫P2。在本实施例中，助焊结构层150于基板100垂直投影方向上与第二接垫P2不重叠。换句话说，助焊结构层150于基板100上的正投影与第二接垫P2于基板100上的正投影不重叠。因此，可防止助焊材料残留至第二接垫P2进而导致第二导电结构120无法与第二接垫P2电性相连的问题。
图3是依照本发明的一实施例的像素阵列基板的上视示意图。在此必须说明的是，图3的实施例沿用图1的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
图3的实施例与图1的实施例的差异在于，图3的像素阵列基板20中，单一个子像素区PX内的助焊结构层150的面积较大，此加大面积的助焊结构层150可降低像素区域的反光问题,进而提升显示品质也可以作为下方元件的保护层。
在本实施中，助焊结构层150具有开口OP以使其于基板100垂直投影方向上与第二接垫P2不重叠，第二接垫P2具有第一外轮廓，助焊结构层150的开口OP具有第二外轮廓。第一外轮廓与第二外轮廓之间的最短距离n至少需大于1微米，因此能避免因制作工艺误差而造成第二接垫P2与助焊结构层150重叠的问题。
根据图3的实施例与图1的实施例，单一个子像素区PX于基板100的垂直投影面积为B，单一个子像素区PX内的助焊结构层150于基板100的垂直投影面积为A，其中若助焊结构层150的面积A大于0.05B时，可达到助焊结构层150基本的辅助固定的特性，而助焊结构层150的面积愈大，其降低像素区域的反光问题的效果愈好，进而提升显示品质也可以作为下方元件的保护层，但由于需避免制作工艺误差而造成第二接垫P2与助焊结构层150重叠的问题等，故助焊结构层150的面积A小于0.916B时整体效益较佳。
图4A～图4F是依照本发明的一实施例的像素阵列基板30的制造流程的剖面示意图。图4A～图4F的实施例沿用图2A～图2G的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
请先参考图4A，第一信号线110与第二信号线CL位于于基板100上，绝缘层130覆盖第一信号线110与第二信号线CL。第一信号线110与第二信号线CL通过绝缘层130中的开口而分别电连接至第一接垫P1与第二接垫P2。
分别形成第一导电材料140Aa于每个第一接垫P1上，且分别形成第二导电材料140Ba于每个第二接垫P2上。在一些实施例中，第二导电材料140Ba的厚度大于第一导电材料140Aa的厚度。形成第一导电材料140Aa与第二导电材料140Ba的方式例如包括镀焊(Solder plating)、印刷或其他合适的方法。在一些实施例中，形成第一导电材料140Aa以及形成第二导电材料140Ba是于同一步骤进行，第一导电材料140Aa以及第二导电材料140Ba例如包括相同的材质。
请参考图4B，在基板100上形成助焊材料层150a，助焊材料层150a至少部分覆盖第一导电材料140Aa。在本实施例中，助焊材料层150a围绕第二导电材料140Ba的侧面，并暴露出第二导电材料140Ba的至少部分上表面。此外，在一些实施例中，助焊材料层150也可以紧邻第二导电材料140Ba而不覆盖第二导电材料140Ba。其中助焊材料层150a的软化温度低于第一导电材料140a以及第二导电材料140Ba的熔点温度。在本实施例中，助焊材料层150a的厚度小于第二导电材料140Ba的厚度，但本发明不以此为限。在一些实施例中，助焊材料层150a的厚度大于第二导电材料140Ba的厚度。
请参考图4C，对助焊材料层150a进行图案化制作工艺。在一些实施例中，对助焊材料层150a进行图案化制作工艺的方法包括光刻制作工艺与蚀刻制作工艺，但本发明不以此为限。在一些实施例中，助焊材料层150a包括感光型高分子材料，只需光刻制作工艺就可以图案化焊材料层150a。
请参考图4D与图4E，设置多个发光二极管L于助焊材料层150b上。发光二极管L包括第一电极310、第一半导体层320、发光层330、第二半导体层340以及第二电极350。第一电极310位于第一半导体层320上。发光层330位于第一半导体层320与第二半导体层340之间。第二电极350位于第二半导体层340上，第二电极350与发光层330位于第二半导体层340的同一表面且彼此分隔。因此，在本实施例中，第一电极310与第二电极350位于发光二极管L的同一侧且彼此分隔。绝缘层360覆盖第一半导体层320、发光层330以及第二半导体层340的侧面。发光二极管L的第一电极310以及第二电极350分别对应于第一接垫P1上的第一导电材料140Aa以及第二接垫P2上的第二导电材料140Ba。
在本实施例中，发光二极管L例如是形成于生长基板(未绘出)上，接着用拾取阵列200将发光二极管L自生长基板提起，再转置于第一接垫P1上。在一些实施例中，将发光二极管L自生长基板提起之后，且于将发光二极管L转置于第一接垫P1之前，可以先将发光二极管L转置于其他过渡的基板后，再将发光二极管L转置于第一接垫P1上。在一些实施例中，拾取阵列200将发光二极管L自生长基板提起的方法包括利用静电、凡德瓦力或真空吸引力。在一些实施例中，拾取阵列200通过凡德瓦力将发光二极管L自生长基板提起，拾取阵列200的材质包括聚二甲基硅氧烷(Polydimethylsiloxane)。
在一些实施例中，助焊材料层150b具有黏性，可以辅助发光二极管L固定并使发光二极管L和第一导电材料140Aa的接着较佳，换句话说也可先将发光二极管L暂时黏着固定在第一导电材料140Aa上方，其中固定不限定为完全固定，也可指相对更不容易滑动的状态。
请参考图4F，加热基板100以使助焊材料层150b达到软化温度。加热基板100以使第一导电材料140Aa及第二导电结构140Ba达到熔点温度。冷却后形成第一导电结构140A、第二导电结构140B以及助焊结构层150。在一些实施例中，助焊结构层150包括树脂酸、松香类树脂以及感光型高分子或热固化型高分子材料。在一些实施例中，助焊结构层150的面积略小于助焊材料层150b的面积。部分助焊结构层150形成于第一导电材料140Aa(或第一导电结构140A)与第二导电材料140Ba(或第二导电结构140B)之间，还可防止连接第一接垫P1的第一导电结构140A与连接第二接垫P2的第二导电结构140B短路。
第一导电结构140A与对应的发光二极管L的第一电极310以及第一接垫P1电连接，第一导电结构140A例如与第一电极310直接连接。第二导电结构140B与对应的发光二极管L的第二电极350以及第二接垫P2电连接，第二导电结构140B例如与第二电极350直接连接。
第一电极310位于第一半导体层320与第一接垫P1之间。第二电极350位于第二半导体层340与第二接垫P2之间。第一导电结构140A至少部分位于第一接垫P1与第一电极310之间。第二导电结构140B至少部分位于第二接垫P2与第二电极350之间。
助焊结构层150于基板100垂直投影方向上至少部分环绕第一导电结构140A、第二导电结构140B与发光二极管L。换句话说，助焊结构层150于基板100上的正投影至少部分环绕第一导电结构140A、第二导电结构140B与发光二极管L于基板100上的正投影。在本实施例中，发光二极管L的发光层330的底面BS例如与第一半导体层320的第一面接触，第一电极310的顶面TS例如与第一半导体层320的第二面接触。助焊结构层150具有顶部TP，顶部TP高于第一电极310的顶面TS且低于发光层330的底面BS。在一些实施例中，助焊结构层150的顶部TP与发光层330的底面BS之间相对于基板100的高度差X大于0.2微米，换句话说，助焊结构层150的顶部TP与发光层330的底面BS在垂直于基板100的方向PD上的高度差X大于0.2微米，使发光二极管L的固定粘着效果较佳且发光二极管L的出光效率又可不受助焊结构层150的影响，因而使发光二极管L有较佳的出光效率。
综上所述，本发明一些实施例中的像素阵列基板可以增加发光二极管正确电连接至接垫的机率并且维持良好的出光效率。本发明一些实施例中的像素阵列基板可以降低像素区域的反光问题，进而提升显示品质。
本发明一些实施例中的像素阵列基板可以防止助焊材料层残留至接垫进而导致无法与导电结构电性相连的问题。本发明一些实施例中的像素阵列基板不需要额外的蚀刻制作工艺就可以图案化焊材料层。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。

Claims (18)

1.一种像素阵列基板，其特征在于，具有多个子像素区，其中单一个子像素区内的一像素结构包括：
第一信号线以及第二信号线，位于一基板上；
第一接垫与第二接垫，分别电连接至该第一信号线与该第二信号线；
发光二极管，位于该第一接垫上，该发光二极管包括：
第一半导体层与第二半导体层；
发光层，位于该第一半导体层与该第二半导体层之间；以及
第一电极，位于该第一半导体层与该第一接垫之间，
第一导电结构，至少部分位于该第一接垫与该第一电极之间；以及
助焊结构层，在该基板垂直投影方向上至少部分环绕该第一导电结构与该发光二极管，其中该助焊结构层具有顶部，该顶部高于该第一电极的顶面且低于该发光层的底面。
2.如权利要求1所述的像素阵列基板，其中该助焊结构层的该顶部与该发光层的该底面之间相对于该基板具有一高度差，该高度差大于0.2微米。
3.如权利要求1所述的像素阵列基板，其中该助焊结构层于该基板垂直投影方向上与该第二接垫不重叠。
4.如权利要求3所述的像素阵列基板，其中该助焊结构层具有开口，对应于该第二接垫，该第二接垫具有第一外轮廓，该助焊结构层的该开口具有第二外轮廓，且该第一外轮廓与该第二外轮廓之间具有一最短距离，该最短距离大于1微米。
5.如权利要求1所述的像素阵列基板，其中该多个子像素区中的该单一个子像素区的范围是由相邻的两条具有相同作用的传输线与相邻的两条具有相同作用的导线所构成，该传输线与该导线分别沿不同方向延伸。
6.如权利要求5所述的像素阵列基板，其中该单一个子像素区于该基板的垂直投影面积为B，该单一个子像素区内的该助焊结构层于该基板的垂直投影面积为A，0.05B<A<0.916B。
7.如权利要求1所述的像素阵列基板，其中各该发光二极管另包括：
第二电极，位于该第二半导体层相对于该发光层的另一侧，且该第二半导体层位于该第二电极与该发光层之间，其中该第二电极电连接至该第二接垫。
8.如权利要求1所述的像素阵列基板，其中各该发光二极管另包括：
第二电极，位于该第二半导体层上，其中该第二电极与一第二导电结构相连接，且该第二电极电连接至该第二接垫，其中该第一导电结构与该第二导电结构位于该发光二极管的同一侧且彼此分隔。
9.如权利要求8所述的像素阵列基板，其中该助焊结构层至少部分环绕该第二导电结构，以使部分该助焊结构层位于该第一导电结构与该第二导电结构之间。
10.如权利要求1所述的像素阵列基板，其中该助焊结构层包括树脂酸、松香类树脂以及感光型高分子或热固化型高分子材料。
11.一种像素阵列基板的制造方法，其特征在于，包括：
提供一基板，具有多个子像素区，其中各该子像素区上具有第一接垫与第二接垫；
分别形成一第一导电材料于各该第一接垫上；
在该基板上形成一助焊材料层，该助焊材料层至少部分覆盖各该第一导电材料，其中该助焊材料层具有一软化温度，该软化温度低于该些第一导电材料的一熔点温度；
设置多个发光二极管于该助焊材料层上，其中该些发光二极管分别对应于各该第一接垫上的各该第一导电材料；
加热该基板以使该助焊材料层达到该软化温度；以及
加热该基板，使各该第一导电材料达到该熔点温度，以形成一第一导电结构，各该第一导电结构与对应的该发光二极管的一第一电极电连接，其中各该第一导电结构电连接对应的该第一接垫。
12.如权利要求11所述的像素阵列基板的制造方法，其中各该发光二极管包括:
第一半导体层与第二半导体层，该第一电极位于该第一半导体层与该第一接垫之间；
发光层，该发光层设置于该第一半导体层与该第二半导体层之间；以及
第二电极，该第二电极位于该第二半导体层与该第二接垫之间。
13.如权利要求11所述的像素阵列基板的制造方法，其中上述设置该些发光二极管的步骤中，该助焊材料层将各该发光二极管固定在各该第一导电材料上。
14.如权利要求11所述的像素阵列基板的制造方法，其中于该基板上形成该助焊材料层的方法包括图案化该助焊材料层。
15.如权利要求12所述的像素阵列基板的制造方法，还包括：
分别形成一第二导电材料于各该第二电极上，以电连接该些第二电极至该些第二接垫。
16.如权利要求12所述的像素阵列基板的制造方法，其中各该发光二极管的该第二电极位于该第二半导体层上，且各该发光二极管的该第一电极与该第二电极位于该第二半导体层的同一侧且彼此分隔，其中
该像素阵列基板的制造方法，还包括：
分别形成一第二导电材料于各该第二接垫上，以电连接该些第二电极至该些第二接垫。
17.如权利要求16所述的像素阵列基板的制造方法，其中形成该些第一导电材料以及形成该些第二导电材料是同一步骤进行。
18.如权利要求16所述的像素阵列基板的制造方法，其中部分该助焊结构层形成于该些第一导电材料与该些第二导电材料之间。
CN201810112681.9A 2017-12-13 2018-02-05 像素阵列基板及其制造方法 Pending CN108336077A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106143799 2017-12-13
TW106143799A TWI706554B (zh) 2017-12-13 2017-12-13 畫素陣列基板及其製造方法

Publications (1)

Publication Number Publication Date
CN108336077A true CN108336077A (zh) 2018-07-27

Family

ID=62928589

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810112681.9A Pending CN108336077A (zh) 2017-12-13 2018-02-05 像素阵列基板及其制造方法

Country Status (3)

Country Link
US (2) US10811580B2 (zh)
CN (1) CN108336077A (zh)
TW (1) TWI706554B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110444558A (zh) * 2019-01-04 2019-11-12 友达光电股份有限公司 发光装置及其制造方法
CN110707198A (zh) * 2019-09-20 2020-01-17 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法
CN110880288A (zh) * 2019-03-29 2020-03-13 友达光电股份有限公司 显示装置及其制造方法
CN110931627A (zh) * 2019-11-27 2020-03-27 南京中电熊猫平板显示科技有限公司 一种微型发光二极管显示背板及其制造方法
WO2020101277A1 (en) 2018-11-12 2020-05-22 Samsung Electronics Co., Ltd. Display module, display apparatus including the same and method of manufacturing display module
CN111211143A (zh) * 2020-01-13 2020-05-29 南京中电熊猫平板显示科技有限公司 一种微型发光二极管显示背板及其制造方法
WO2020113385A1 (zh) * 2018-12-03 2020-06-11 深圳市柔宇科技有限公司 显示面板以及显示模组
WO2020211808A1 (zh) * 2019-04-19 2020-10-22 京东方科技集团股份有限公司 显示基板、显示面板、显示装置及制作方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807265B (zh) * 2018-07-09 2020-01-31 厦门乾照光电股份有限公司 Micro-LED巨量转移方法、显示装置及制作方法
KR20200052044A (ko) * 2018-11-06 2020-05-14 삼성전자주식회사 디스플레이 장치
CN110164901B (zh) * 2019-06-25 2021-10-22 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板和显示装置
TWI719838B (zh) * 2019-08-20 2021-02-21 友達光電股份有限公司 顯示裝置
TWI726648B (zh) * 2020-03-09 2021-05-01 友達光電股份有限公司 畫素陣列基板及其製造方法
TWI731712B (zh) * 2020-06-12 2021-06-21 友達光電股份有限公司 發光裝置及發光裝置的製造方法
TWI743899B (zh) * 2020-07-22 2021-10-21 友達光電股份有限公司 元件陣列基板及其製作方法
TWI773322B (zh) * 2021-05-14 2022-08-01 友達光電股份有限公司 發光二極體
CN113421892B (zh) * 2021-06-17 2023-11-24 上海天马微电子有限公司 显示面板及其制作方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4016202B2 (ja) * 2003-04-30 2007-12-05 澁谷工業株式会社 微小ワーク搭載方法及び装置
CN105493298A (zh) * 2015-07-14 2016-04-13 歌尔声学股份有限公司 微发光二极管的转移方法、制造方法、装置和电子设备
CN106887188A (zh) * 2015-12-15 2017-06-23 优显科技股份有限公司 光电装置及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3797990B2 (ja) 2003-08-08 2006-07-19 株式会社東芝 熱硬化性フラックス及びはんだペースト
US9147812B2 (en) 2008-06-24 2015-09-29 Cree, Inc. Methods of assembly for a semiconductor light emitting device package
US8518204B2 (en) 2011-11-18 2013-08-27 LuxVue Technology Corporation Method of fabricating and transferring a micro device and an array of micro devices utilizing an intermediate electrically conductive bonding layer
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
KR101596386B1 (ko) 2011-11-18 2016-02-22 애플 인크. 전기 절연 층을 갖는 마이크로 led 구조체 및 마이크로 led 구조체들의 어레이를 형성하는 방법
US8573469B2 (en) 2011-11-18 2013-11-05 LuxVue Technology Corporation Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer
JP5985414B2 (ja) * 2013-02-19 2016-09-06 デクセリアルズ株式会社 異方性導電接着剤、発光装置及び異方性導電接着剤の製造方法
TWI534993B (zh) 2013-09-25 2016-05-21 友達光電股份有限公司 無機發光二極體之畫素結構
CN105320373B (zh) 2014-07-30 2019-04-16 Lg伊诺特有限公司 触摸板
EP3235347B1 (en) * 2014-12-19 2020-05-13 Glo Ab Method of making a light emitting diode array on a backplane
CN104593298A (zh) 2015-01-04 2015-05-06 中国石油天然气股份有限公司 一株新型嗜热耐盐降解原油产乳化剂的菌株及其应用
EP3271951B1 (en) * 2015-05-21 2019-03-20 Goertek Inc. Transferring method, manufacturing method of micro-led
US10217678B2 (en) * 2016-06-14 2019-02-26 Innolux Corporation Display device and method of manufacturing the display device
US20180190614A1 (en) * 2016-12-05 2018-07-05 Ananda H. Kumar Massively parallel transfer of microLED devices
US10483434B2 (en) * 2017-01-03 2019-11-19 Innolux Corporation Display devices and methods for forming display devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4016202B2 (ja) * 2003-04-30 2007-12-05 澁谷工業株式会社 微小ワーク搭載方法及び装置
CN105493298A (zh) * 2015-07-14 2016-04-13 歌尔声学股份有限公司 微发光二极管的转移方法、制造方法、装置和电子设备
CN106887188A (zh) * 2015-12-15 2017-06-23 优显科技股份有限公司 光电装置及其制造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020101277A1 (en) 2018-11-12 2020-05-22 Samsung Electronics Co., Ltd. Display module, display apparatus including the same and method of manufacturing display module
US11189675B2 (en) 2018-11-12 2021-11-30 Samsung Electronics Co., Ltd. Display module, display apparatus including the same and method of manufacturing display module
EP3834231A4 (en) * 2018-11-12 2021-10-13 Samsung Electronics Co., Ltd. DISPLAY MODULE, DISPLAY APPARATUS INCLUDING IT, AND PROCESS FOR MANUFACTURING THE DISPLAY MODULE
CN113169147A (zh) * 2018-12-03 2021-07-23 深圳市柔宇科技股份有限公司 显示面板以及显示模组
WO2020113385A1 (zh) * 2018-12-03 2020-06-11 深圳市柔宇科技有限公司 显示面板以及显示模组
CN110444558A (zh) * 2019-01-04 2019-11-12 友达光电股份有限公司 发光装置及其制造方法
CN110444558B (zh) * 2019-01-04 2021-11-16 友达光电股份有限公司 发光装置及其制造方法
CN110880288A (zh) * 2019-03-29 2020-03-13 友达光电股份有限公司 显示装置及其制造方法
WO2020211808A1 (zh) * 2019-04-19 2020-10-22 京东方科技集团股份有限公司 显示基板、显示面板、显示装置及制作方法
CN110707198A (zh) * 2019-09-20 2020-01-17 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法
US11309470B2 (en) 2019-09-20 2022-04-19 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and fabrication method thereof
CN110931627A (zh) * 2019-11-27 2020-03-27 南京中电熊猫平板显示科技有限公司 一种微型发光二极管显示背板及其制造方法
CN111211143A (zh) * 2020-01-13 2020-05-29 南京中电熊猫平板显示科技有限公司 一种微型发光二极管显示背板及其制造方法
WO2021142960A1 (zh) * 2020-01-13 2021-07-22 南京中电熊猫液晶显示科技有限公司 一种微型发光二极管显示背板及其制造方法

Also Published As

Publication number Publication date
US11322670B2 (en) 2022-05-03
US20190181317A1 (en) 2019-06-13
TWI706554B (zh) 2020-10-01
US10811580B2 (en) 2020-10-20
US20210013389A1 (en) 2021-01-14
TW201929212A (zh) 2019-07-16

Similar Documents

Publication Publication Date Title
CN108336077A (zh) 像素阵列基板及其制造方法
CN108987412B (zh) 显示设备及其形成方法
US10833220B2 (en) Micro light emitting diode device
CN106058001B (zh) 半导体发光装置、其转移头及转移半导体发光装置的方法
CN105870265A (zh) 发光二极管基板及其制备方法、显示装置
CN111508989B (zh) 显示基板及其制备方法、显示面板及其制备方法
JP2016522585A (ja) 反射バンク構造及び発光デバイスを組み込むための方法
CN108615741A (zh) 发光装置及其制造方法
EP4002469A1 (en) Display device using micro led, and manufacturing method therefor
US20160172562A1 (en) Method for forming Circuit-on-Wire
CN101855733A (zh) 发光器件及其制造方法
JP6745836B2 (ja) 電子装置及びその製造方法
CN110416231A (zh) 像素结构及其修补方法
KR101793542B1 (ko) 반도체 발광소자의 이송 헤드, 이송 시스템 및 반도체 발광소자를 이송하는 방법
CN107210292A (zh) 使用半导体发光器件的显示装置及其制造方法
US9299725B2 (en) Fabrication process using circuit-on-wire
CN112531091B (zh) 发光装置
CN109461755B (zh) 软性基板及线路结构及其制造方法
TWI684053B (zh) 顯示裝置及其製造方法
KR101777610B1 (ko) 반도체 발광소자의 이송 헤드 및 반도체 발광소자를 이송하는 방법
TWI817287B (zh) 顯示裝置
JP2015053444A (ja) フレキシブル半導体装置およびその製造方法ならびに画像表示装置
JP5096230B2 (ja) 有機ｅｌ表示装置およびその製造方法
CN116565070A (zh) 一种微型发光二极管芯片结构以及制备方法
CN113161328A (zh) 发光装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180727