KR101596386B1 - 전기 절연 층을 갖는 마이크로 led 구조체 및 마이크로 led 구조체들의 어레이를 형성하는 방법 - Google Patents

전기 절연 층을 갖는 마이크로 led 구조체 및 마이크로 led 구조체들의 어레이를 형성하는 방법 Download PDF

Info

Publication number
KR101596386B1
KR101596386B1 KR1020147016725A KR20147016725A KR101596386B1 KR 101596386 B1 KR101596386 B1 KR 101596386B1 KR 1020147016725 A KR1020147016725 A KR 1020147016725A KR 20147016725 A KR20147016725 A KR 20147016725A KR 101596386 B1 KR101596386 B1 KR 101596386B1
Authority
KR
South Korea
Prior art keywords
layer
bonding layer
bonding
micro
substrate
Prior art date
Application number
KR1020147016725A
Other languages
English (en)
Other versions
KR20140112486A (ko
Inventor
신-후아 후
안드레아스 비블
존 에이. 히긴슨
훙-파이 스티븐 로우
Original Assignee
애플 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/372,422 external-priority patent/US8349116B1/en
Priority claimed from US13/436,260 external-priority patent/US8573469B2/en
Priority claimed from US13/436,314 external-priority patent/US8518204B2/en
Application filed by 애플 인크. filed Critical 애플 인크.
Publication of KR20140112486A publication Critical patent/KR20140112486A/ko
Application granted granted Critical
Publication of KR101596386B1 publication Critical patent/KR101596386B1/ko

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V7/00—Reflectors for light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/28—Materials of the light emitting region containing only elements of group II and group VI of the periodic system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials

Abstract

마이크로 디바이스 및 마이크로 디바이스들의 어레이를 제조하고 수용 기판으로 이송하는 방법이 기술된다. 일 실시예에서, 전기 절연 층이 복수의 마이크로 p-n 다이오드들을 형성하기 위한 p-n 다이오드 층의 에칭 동안에 에칭 정지 층으로서 이용된다. 일 실시예에서, 마이크로 디바이스들의 형성 및 수용 기판으로의 이송 동안에 전기 전도성 중간 접합 층이 사용된다.

Description

전기 절연 층을 갖는 마이크로 LED 구조체 및 마이크로 LED 구조체들의 어레이를 형성하는 방법{METHOD OF FORMING A MICRO LED STRUCTURE AND ARRAY OF MICRO LED STRUCTURES WITH AN ELECTRICALLY INSULATING LAYER}
관련 출원
본 출원은, 그 전체 개시 내용이 본 명세서에 참고로 포함된, 2011년 11월 18일자로 출원된 미국 가특허 출원 제61/561,706호, 2012년 2월 3일자로 출원된 미국 가특허 출원 제61/594,919호, 2012년 2월 9일자로 출원된 미국 가특허 출원 제61/597,109호, 및 2012년 2월 10일자로 출원된 미국 가특허 출원 제61/597,658호의 우선권의 이익을 주장하는, 2012년 2월 13일자로 출원된 미국 특허 출원 제13/372,422호의 일부 계속 출원이다.
본 발명은 마이크로 반도체 디바이스에 관한 것이다. 특히, 본 발명의 실시예는 발광 다이오드(LED)와 같은 마이크로 디바이스들의 어레이를 형성하고 상이한 기판으로 이송하는 방법에 관한 것이다.
질화 갈륨(GaN)에 기반하는 발광 다이오드(LED)가 향후의 고효율 조명 응용에 사용되어 백열 및 형광 조명 램프들을 대체할 것으로 예상된다. 현재의 GaN-기반 LED 디바이스는 이질 기판(foreign substrate) 재료 상에서의 헤테로에피택셜 성장(heteroepitaxial growth) 기술에 의해 제조된다. 전형적인 웨이퍼 레벨 LED 디바이스 구조체는 사파이어 성장 기판 위에 형성되는 하부 n-도핑된 GaN 층, 단일 양자 우물(single quantum well, SQW) 또는 다중 양자 우물(multiple quantum well, MWQ), 및 상부 p-도핑된 GaN 층을 포함할 수 있다.
일 구현예에서, 웨이퍼 레벨 LED 디바이스 구조체는 상부 p-도핑된 GaN 층, 양자 우물 층을 통해 n-도핑된 GaN 층 내로 에칭함으로써 사파이어 성장 기판 상의 메사(mesa)들의 어레이로 패턴화된다. 상부 p-전극이 메사들의 어레이의 상부 p-도핑된 GaN 표면들 상에 형성되고, n-전극이 메사들의 어레이와 접촉하고 있는 n-도핑된 GaN 층의 일부분 상에 형성된다. 메사 LED 디바이스들이 최종 제품에서 사파이어 성장 기판 상에 남는다.
다른 구현예에서, 웨이퍼 레벨 LED 디바이스 구조체는 성장 기판으로부터 규소와 같은 수용기 기판으로 이송되는데, 이는 개별 칩들을 형성하기 위해 GaN/사파이어 복합 구조체보다 더 쉽게 다이싱(dicing)되는 이점을 갖는다. 이 구현예에서, 웨이퍼 레벨 LED 디바이스 구조체는 영구 접합 층을 사용하여 수용기(규소) 기판에 영구적으로 접합된다. 예를 들어, 메사들의 어레이의 p-도핑된 GaN 표면 상에 형성된 p-전극이 영구 접합 층을 사용하여 수용기(규소) 기판에 접합될 수 있다. 이어서, 사파이어 성장 기판이 제거되어 반전된 웨이퍼 레벨 LED 디바이스 구조체를 노출시키며, 이는 이어서 메사들의 어레이를 노출시키기 위해 박화된다. 이어서, 노출된 n-도핑된 GaN으로 N-접점들이 만들어지고, p-전극과 전기 접촉하는 규소 표면 상에 p-접점들이 형성된다. 메사 LED 디바이스들이 최종 제품에서 수용기 기판 상에 남는다. GaN/규소 복합체는 또한 다이싱되어 개별 칩들을 형성할 수 있다.
마이크로 발광 다이오드(LED), 및 수용 기판으로의 이송을 위해 마이크로 LED들의 어레이를 형성하는 방법이 기술된다. 예를 들어, 수용 기판은 디스플레이 기판, 조명 기판, 트랜지스터 또는 집적 회로(IC)와 같은 기능 디바이스를 갖는 기판, 또는 금속 재배선 라인(redistribution line)들을 갖는 기판일 수 있지만 이로 한정되지 않는다. 일 실시예에서, 마이크로 LED 구조체는 마이크로 p-n 다이오드, 마이크로 p-n 다이오드의 저부 표면 아래의 반사성 금속화 스택(reflective metallization stack), 및 반사성 금속화 스택의 측벽들의 일부분에 걸쳐 이어지고(span) 반사성 금속화 스택을 측방향으로 둘러싸는 전기 절연 스페이서(spacer)를 포함하며, 여기서 반사성 금속화 스택은 기판 상에 형성되는 접합 층과 마이크로 p-n 다이오드 사이에 있다. 일 실시예에서, 접합 층은 대략 350℃ 이하, 더 구체적으로는 대략 200℃ 이하의 액상선 온도(liquidus temperature)를 갖는다. 일 실시예에서, 접합 층은 합금 접합 층이다. 예를 들어, 접합 층은 인듐-은(InAg) 합금일 수 있다. 형성 방식에 따라, 접합 층은 균일한 농도 또는 구배형(gradient) 농도를 가질 수 있다.
전기 절연 스페이서는 금속화 스택의 저부 표면의 일부분에 걸쳐 이어질 수 있다. 전기 절연 스페이서는 마이크로 p-n 다이오드의 저부 표면의 일부분에 걸쳐 이어질 수 있다. 컨포멀(conformal) 유전체 장벽 층이 마이크로 p-n 다이오드의 측벽들에 걸쳐 이어지고 마이크로 p-n 다이오드의 저부 표면에 부분적으로 걸쳐 이어질 수 있다.
일 실시예에서, 마이크로 LED 어레이를 형성하는 방법은 제1 기판 스택을 제2 기판 스택 상의 접합 층에 접합시키는 단계를 포함한다. 제1 기판 스택은 성장 기판 상에 형성되는 p-n 다이오드 층, p-n 다이오드 층 상의 복수의 개별적인 반사성 금속화 스택, 및 p-n 다이오드 층 상의 복수의 개별적인 반사성 금속화 스택들의 측방향 사이에서의 패턴화된 전기 절연 층을 포함할 수 있다. 일 실시예에서, p-n 다이오드 층 상의 복수의 개별적인 반사성 금속화 스택들은 패턴화되고, 뒤이어 전기 절연 층을 침착시키고 나서 제1 기판 스택을 제2 기판 스택 상의 접합 층에 접합시킬 수 있다. 또한, 전기 절연 층이 복수의 개별적인 반사성 금속화 스택들을 노출시키는 복수의 개구들을 형성하도록 패턴화되고, 뒤이어 패턴화된 전기 절연 층과 복수의 개별적인 반사성 금속화 스택들 위에 제1 전기 전도성 접합 층을 침착시킬 수 있다.
제1 기판 스택은 패턴화된 전기 절연 층과 복수의 개별적인 반사성 금속화 스택들 위에 제1 전기 전도성 접합 층을 포함할 수 있다. 제1 기판 스택을 제2 기판 스택에 접합시키는 단계는 제1 전기 전도성 접합 층을 제2 전기 전도성 접합 층에 접합시키는 단계를 포함할 수 있다. 일 실시예에서, 제1 전기 전도성 접합 층과 제2 전기 전도성 접합 층은 동일한 재료로 형성되고, 함께 융해 접합된다. 예를 들어, 2개의 접합 층들의 재료는 대략 350℃ 이하, 또는 보다 구체적으로는 대략 200℃ 이하의 액상선 온도를 가질 수 있다. 일 실시예에서, 제1 및 제2 전기 전도성 접합 층들은 인듐으로 형성된다.
일 실시예에서, 제1 전기 전도성 접합 층과 제2 전기 전도성 접합 층을 접합시키는 단계는 합금 접합 층을 형성한다. 합금 접합 층을 형성하는 2개의 접합 층들은 대략 350℃ 이하, 또는 보다 구체적으로는 대략 200℃ 이하의 액상선 온도를 갖는 합금을 형성할 수 있다. 일례로서, 제1 전기 전도성 접합 층은 은을 포함할 수 있고, 제2 전기 전도성 접합 층은 인듐을 포함할 수 있다. 대안적으로, 제1 전기 전도성 접합 층은 인듐을 포함할 수 있고, 제2 전기 전도성 접합 층은 은을 포함할 수 있다. 접합 층들의 상대 두께는 합금 접합 층의 액상선 온도를 가용 범위 내에서 유지하도록 제어될 수 있다. 일 실시예에서, 제1 및 제2 전기 전도성 접합 층들 중 하나는 제1 및 제2 전기 전도성 접합 층들 중 다른 하나의 두께의 5% 이하인 두께를 갖는다. 2개의 접합 층들을 함께 접합시키는 단계는 전기 전도성 접합 층들이 서로 접촉하는 위치들에서 전기 전도성 접합 층들 중 하나 또는 둘 모두가 생성된 합금 접합 층에서 완전히 소비되는 결과를 가져올 수 있다.
이어서, 제1 기판이 제거된 다음에, p-n 다이오드들이 관통 에칭되어 복수의 개별적인 반사성 금속화 스택들 위에 복수의 마이크로 p-n 다이오드들을 형성하여 복수의 마이크로 p-n 다이오드들의 측방향 사이에서 패턴화된 전기 절연 층을 노출시킨다. 일 실시예에서, p-n 다이오드 층을 통해 에칭하여 복수의 마이크로 p-n 다이오드들을 형성하는 단계는 플라즈마 에칭 기술을 이용하여 수행된다. 복수의 마이크로 p-n 다이오드들은 상부 표면, 저부 표면, 및 테이퍼 형성된 측벽들을 포함할 수 있으며, 여기서 저부 표면은 상부 표면보다 더 넓다. 복수의 마이크로 p-n 다이오드들의 형성 후에, 패턴화된 전기 절연 층이 에칭되어 복수의 마이크로 p-n 다이오드들 각각의 저부 표면을 노출시킬 수 있다. 이어서, 복수의 마이크로 p-n 다이오드들 각각의 저부 표면의 일부분과 측부 표면들 상에 컨포멀 유전체 장벽 층이 형성될 수 있다. 컨포멀 유전체 층은 복수의 마이크로 p-n 다이오드들 각각 내의 양자 우물 층의 측부 표면들을 덮을 수 있다.
일 실시예에서, 하나 이상의 마이크로 LED들을 수용 기판으로 이송하는 방법은 마이크로 LED 구조체들의 어레이가 상부에 배치된 캐리어 기판 위에 이송 헤드를 위치시키는 단계를 포함한다. 각각의 마이크로 LED 구조체는 마이크로 p-n 다이오드, 마이크로 p-n 다이오드의 저부 표면 아래의 반사성 금속화 스택, 및 반사성 금속화 스택의 측벽들의 일부분에 걸쳐 이어지고 반사성 금속화 스택을 측방향으로 둘러싸는 전기 절연 스페이서를 포함하며, 이때 반사성 금속화 스택은 마이크로 p-n 다이오드와 캐리어 기판 상의 접합 층 사이에 있다. 마이크로 LED 구조체들 중 적어도 하나에 대해 접합 층에서 상 변화를 생성하기 위한 작업이 수행된다. 예를 들어, 이러한 작업은 접합 층을 접합 층의 액상선 온도 위로 가열하는 단계를 포함할 수 있으며, 이때 액상선 온도는 350℃ 이하, 또는 보다 구체적으로는 200℃ 이하이다. 접합 층은 또한 Ag-In 합금 접합 층과 같은 합금 접합 층, 또는 In-In 접합 층과 같은 융해 접합된 접합 층일 수 있다.
마이크로 LED 구조체들 중 적어도 하나에 대한 마이크로 p-n 다이오드, 반사성 금속화 스택 및 전기 절연 스페이서는 이송 헤드를 사용하여 픽업된다. 몇몇 실시예들에서, 접합 층의 두께의 대략 절반과 같은 상당한 부분이 또한 픽업된다. 몇몇 실시예들에서, 측벽들에 걸쳐 이어지는 컨포멀 유전체 장벽 층, 및 마이크로 p-n 다이오드의 저부 표면이 또한 픽업된다. 이어서, 이송 헤드를 사용하여 픽업된 마이크로 LED 구조체가 수용 기판 상에 배치된다. 이송 헤드는 정전기 원리에 따라 마이크로 LED 구조체에 픽업 압력을 가하는 이송 헤드를 비롯한 다양한 원리들에 따라 작동할 수 있다. 또한, 국소 열 전달, 캐리어 기판을 통한 열 전달, 및 이송 헤드를 통한 열 전달과 이들의 조합을 비롯한 다양한 소스들로부터 상 변화를 생성하기 위해, 접합 층에 열이 인가될 수 있다.
일 실시예에서, 마이크로 LED 디바이스와 같은 마이크로 디바이스를 제조하는 방법은 제1 기판 스택을 350℃ 이하, 또는 보다 구체적으로는 200℃ 이하의 액상선 온도를 갖는 중간 전기 전도성 접합 층을 사용하여 제2 기판 스택에 접합시키는 단계를 포함한다. 이어서, 제1 기판 스택 내의, 양자 우물 층을 포함할 수 있는 p-n 다이오드 층과 같은 능동 디바이스 층이 패턴화되어 복수의 마이크로 디바이스들을 형성한다. 이어서, 중간 전기 전도성 접합 층의 소정 영역이 그의 액상선 온도 이상으로 가열되고, 복수의 마이크로 디바이스들 중 적어도 하나가 중간 전기 전도성 접합 층의 일부분과 함께 이송 헤드를 사용하여 픽업된다. 이어서, 마이크로 디바이스 및 중간 전기 전도성 접합 층의 상기 부분이 수용 기판 상의 전기 전도성 수용 접합 층 상에 배치되고, 중간 전기 전도성 접합 층과 전기 전도성 수용 접합 층이 함께 접합되어 150℃ 초과, 또는 보다 구체적으로는 200℃ 초과 또는 250℃ 초과의 액상선 온도를 갖는 영구적인 합금 접합 층을 형성한다. 예를 들어, 중간 전기 전도성 접합 층은 순 금속 층, 합금 접합 층, 또는 융해 접합된 층일 수 있다.
<도 1a>
도 1a는 본 발명의 일 실시예에 따른 벌크 LED 기판의 측단면도.
<도 1b>
도 1b는 본 발명의 일 실시예에 따른 패턴화된 반사성 금속화 스택 층의 측단면도.
<도 1c>
도 1c는 본 발명의 일 실시예에 따른 복수의 개별적인 반사성 금속화 스택들 위에 그리고 이 반사성 금속화 스택들의 측방향 사이에 형성된 전기 절연 층의 측단면도.
<도 1d 내지 도 1f>
도 1d 내지 도 1f는 본 발명의 일 실시예에 따른 복수의 개별적인 반사성 금속화 스택들의 측방향 사이에서의 패턴화된 전기 절연 층의 평면도 및 측단면도.
<도 1g 내지 도 1i>
도 1g 내지 도 1i는 본 발명의 일 실시예에 따른 패턴화된 전기 절연 층과 복수의 개별적인 반사성 금속화 스택들 위에 형성된 점착 층 및 전기 전도성 접합 층의 측단면도.
<도 1j 내지 도 1l>
도 1j 내지 도 1l은 본 발명의 일 실시예에 따른 패턴화된 점착 층과 전기 전도성 접합 층의 측단면도.
<도 2a 내지 도 2e>
도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 접합 층을 갖는 캐리어 기판의 측단면도.
<도 3a 및 도 3b>
도 3a 및 도 3b는 본 발명의 일 실시예에 따른, 성장 기판과 캐리어 기판을 함께 접합시키는 것의 측단면도.
<도 4a>
도 4a는 본 발명의 일 실시예에 따른 Ag-In 2원 상태도(binary phase diagram).
<도 4b>
도 4b는 본 발명의 일 실시예에 따른 Au-In 2원 상태도.
<도 4c>
도 4c는 본 발명의 일 실시예에 따른 Al-In 2원 상태도.
<도 5a>
도 5a는 본 발명의 일 실시예에 따른, 함께 접합시키기 전에 성장 기판과 캐리어 기판에 대한 다양한 가능한 구조들의 측단면도.
<도 5b>
도 5b는 본 발명의 일 실시예에 따른 성장 기판과 캐리어 기판을 함께 접합시킨 후의 다양한 가능한 구조들의 측단면도.
<도 6>
도 6은 본 발명의 일 실시예에 따른 접합된 구조체로부터 제거된 성장 기판의 측단면도.
<도 7>
도 7은 본 발명의 일 실시예에 따른 박화된 p-n 다이오드 층의 측단면도.
<도 8a 및 도 8b>
도 8a 및 도 8b는 본 발명의 일 실시예에 따른, 마이크로 p-n 다이오드들을 형성하기 위한 p-n 다이오드 층의 에칭의 측단면도.
<도 8c>
도 8c는 본 발명의 일 실시예에 따른, 복수의 마이크로 p-n 다이오드들 각각의 저부 표면을 노출시키기 위해 패턴화된 전기 절연 층을 에칭하는 것의 측단면도.
<도 9a 및 도 9b>
도 9a 및 도 9b는 본 발명의 일 실시예에 따른 마이크로 LED 어레이 내의 접촉 개구들의 형성의 측단면도.
<도 10a 내지 도 10c>
도 10a 내지 도 10c는 본 발명의 일 실시예에 따른 마이크로 LED 어레이 내의 접촉 개구의 형성의 측단면도.
<도 11>
도 11은 본 발명의 일 실시예에 따른 캐리어 기판 상의 마이크로 LED 구조체들의 어레이의 측단면도.
<도 12a 및 도 12b>
도 12a 및 도 12b는 본 발명의 일 실시예에 따른 마이크로 p-n 다이오드들을 포함한 마이크로 LED 구조체들의 어레이와 캐리어 웨이퍼의 평면도 및 측단면도.
<도 13>
도 13은 본 발명의 일 실시예에 따른, 캐리어 기판으로부터 마이크로 LED 구조체를 픽업하여 수용 기판으로 이송하는 방법을 예시하는 도면.
<도 14>
도 14는 본 발명의 일 실시예에 따른 캐리어 기판으로부터 마이크로 LED 구조체를 픽업한 이송 헤드의 측단면도.
<도 15>
도 15는 본 발명의 일 실시예에 따른 마이크로 LED 구조체를 갖는 수용 기판의 측단면도.
<도 16>
도 16은 본 발명의 일 실시예에 따른 마이크로 디바이스들의 어레이를 제조하는 방법을 예시한 플로우차트.
<도 17>
도 17은 본 발명의 일 실시예에 따른 전기 전도성 접합 층을 갖는 수용 기판의 측단면도.
<도 18>
도 18은 본 발명의 일 실시예에 따른, 수용 기판에 접합된 마이크로 LED 구조체의 측단면도.
<도 19a>
도 19a는 본 발명의 일 실시예에 따른 다양한 치수들의 마이크로 디바이스를 픽업하기 위해 표면 장력의 힘을 극복하는 데 요구되는 압력을 도시한 그래프.
<도 19b>
도 19b는 본 발명의 일 실시예에 따른, 픽업 작업 동안에 생성된 증가하는 간극 거리와 표면 장력 사이의 관계의 그래프.
<도 19c>
도 19c는 본 발명의 일 실시예에 따른, 다양한 견인 속도들에서의 픽업 작업 동안에 생성된 증가하는 간극 거리와 점성력 압력 사이의 관계의 그래프.
<도 19d>
도 19d는 본 발명의 일 실시예에 따른, 이송 헤드가 마이크로 디바이스로부터 후퇴될 때 이송 헤드에 의해 마이크로 디바이스에 가해지는 파지(grip) 압력을 나타내는, 모델링 분석에 의해 얻어진 그래프.
<도 20>
도 20은 본 발명의 일 실시예에 따른 2극 마이크로 디바이스 이송 헤드의 측단면도.
<도 21>
도 21은 본 발명의 일 실시예에 따른, 캐리어 기판으로부터 마이크로 디바이스를 픽업하여 수용 기판으로 이송하는 방법을 예시하는 플로우차트.
<도 22>
도 22는 본 발명의 일 실시예에 따른, 캐리어 기판으로부터 마이크로 디바이스들의 어레이를 픽업하여 적어도 하나의 수용 기판으로 이송하는 방법을 예시하는 플로우차트.
<도 23>
도 23은 본 발명의 일 실시예에 따른 마이크로 LED 디바이스들의 어레이와 접촉하고 있는 마이크로 디바이스 이송 헤드들의 어레이의 측단면도.
<도 24>
도 24는 본 발명의 일 실시예에 따른 마이크로 LED 디바이스들의 어레이와 접촉하고 있는 마이크로 디바이스 이송 헤드들의 어레이의 측단면도.
<도 25>
도 25는 본 발명의 일 실시예에 따른 마이크로 LED 디바이스들의 어레이를 픽업한 마이크로 디바이스 이송 헤드들의 어레이의 측단면도.
<도 26>
도 26은 본 발명의 일 실시예에 따른 마이크로 LED 디바이스들의 어레이의 일부분을 픽업한 마이크로 디바이스 이송 헤드들의 어레이의 측단면도.
<도 27>
도 27은 본 발명의 일 실시예에 따른 수용 기판 위에 위치된, 마이크로 LED 디바이스들의 어레이를 갖는 마이크로 디바이스 이송 헤드들의 어레이의 측단면도.
<도 28>
도 28은 본 발명의 일 실시예에 따른 수용 기판 상으로 선택적으로 해제된 마이크로 디바이스의 측단면도.
<도 29>
도 29는 본 발명의 일 실시예에 따른, 캐리어 기판으로부터 마이크로 디바이스를 픽업하여 수용 기판으로 이송하는 방법을 예시하는 플로우차트.
<도 30a>
도 30a는 본 발명의 일 실시예에 따른 측방향으로 연속적인 접합 층의 적어도 부분적으로 용융된 위치의 측단면도.
<도 30b>
도 30b는 본 발명의 일 실시예에 따른 측방향으로 연속적인 접합 층의 적어도 부분적으로 용융된 위치들의 측단면도.
<도 31a>
도 31a는 본 발명의 일 실시예에 따른 접합 층의 적어도 부분적으로 용융된 측방향으로 개별적인 위치의 측단면도.
<도 31b>
도 31b는 본 발명의 일 실시예에 따른 접합 층의 적어도 부분적으로 용융된 측방향으로 개별적인 위치들의 측단면도.
<도 32a>
도 32a는 본 발명의 일 실시예에 따른 지주(post) 상의 접합 층의 적어도 부분적으로 용융된 측방향으로 개별적인 위치의 측단면도.
<도 32b>
도 32b는 본 발명의 일 실시예에 따른 지주 상의 접합 층의 적어도 부분적으로 용융된 측방향으로 개별적인 위치들의 측단면도.
<도 33>
도 33은 본 발명의 일 실시예에 따른, 캐리어 기판으로부터 마이크로 디바이스들의 어레이를 픽업하여 적어도 하나의 수용 기판으로 이송하는 방법을 예시하는 플로우차트.
<도 34>
도 34는 본 발명의 일 실시예에 따른 마이크로 LED 디바이스들의 어레이와 접촉하고 있는 마이크로 디바이스 이송 헤드들의 어레이의 측단면도.
<도 35>
도 35는 본 발명의 일 실시예에 따른 마이크로 LED 디바이스들의 어레이를 픽업한 마이크로 디바이스 이송 헤드들의 어레이의 측단면도.
<도 36>
도 36은 본 발명의 일 실시예에 따른 수용 기판 위에 위치된, 마이크로 LED 디바이스들의 어레이를 갖는 마이크로 디바이스 이송 헤드들의 어레이의 측면도.
<도 37>
도 37은 본 발명의 일 실시예에 따른 수용 기판 상으로 선택적으로 해제된 마이크로 LED 디바이스들의 어레이의 측면도.
본 발명의 실시예들은 마이크로 반도체 디바이스, 및 수용 기판으로의 이송을 위해 마이크로 발광 다이오드(LED)와 같은 마이크로 반도체 디바이스들의 어레이를 형성하는 방법을 기술한다. 예를 들어, 수용 기판은 디스플레이 기판, 조명 기판, 트랜지스터 또는 집적 회로(IC)와 같은 기능 디바이스를 갖는 기판, 또는 금속 재배선 라인들을 갖는 기판일 수 있지만 이로 한정되지 않는다. 본 발명의 실시예가 특히 p-n 다이오드를 포함하는 마이크로 LED에 관하여 기술되지만, 본 발명의 실시예들이 그렇게 제한되지 않는다는 것과, 소정 실시예들이 또한 사전결정된 전자 기능(예컨대, 다이오드, 트랜지스터, 집적 회로) 또는 광자 기능(LED, 레이저)을 제어된 방식으로 수행하도록 하는 방식으로 설계되는 다른 마이크로 반도체 디바이스들에 적용가능할 수 있다는 것이 인식될 것이다.
다양한 실시예들에서, 도면을 참조하여 설명이 이루어진다. 그러나, 소정 실시예들은 이들 특정 상세 사항들 중 하나 이상 없이, 또는 다른 알려진 방법들 및 구성들과 조합되어 실시될 수 있다. 하기의 설명에서, 본 발명의 완전한 이해를 제공하기 위해 특정 구성, 치수 및 공정 등과 같은 많은 특정 상세 사항들이 기재된다. 다른 경우에, 잘 알려진 반도체 공정 및 제조 기술은 본 발명을 불필요하게 불명료하게 하지 않기 위해 특별히 상세하게 기술되지는 않았다. 본 명세서 전반에 걸친 "하나의 실시예", "일 실시예" 등의 언급은 실시예와 관련되어 설명된 특정 특징, 구조, 구성 또는 특성이 본 발명의 적어도 하나의 실시예에 포함된다는 것을 의미한다. 따라서, 본 명세서 전반에 걸쳐 다양한 곳에서 문구 "하나의 실시예에서", "일 실시예에서" 등의 출현이 반드시 본 발명의 동일한 실시예를 지칭하는 것은 아니다. 또한, 특정 특징, 구조, 구성 또는 특성은 하나 이상의 실시예들에서 임의의 적합한 방식으로 조합될 수 있다.
본 명세서에 사용되는 바와 같은 용어 "걸쳐 이어지는", "위에", "~에", "사이에" 및 "상에"는 하나의 층의 다른 층에 대한 상대 위치를 가리킬 수 있다. 다른 층에 "걸쳐 이어지는", 그 "위에" 또는 그 "상에" 또는 다른 층"에" 접합되는 하나의 층은 다른 층과 직접 접촉할 수 있거나, 하나 이상의 개재하는 층들을 구비할 수 있다. 층들 "사이의" 하나의 층들은 그러한 층들과 직접 접촉할 수 있거나, 하나 이상의 개재하는 층을 구비할 수 있다.
본 명세서에 사용되는 바와 같은 용어 "마이크로" 디바이스, "마이크로" p-n 다이오드 또는 "마이크로" LED 구조체는 본 발명의 실시예들에 따른 소정의 디바이스 또는 구조체의 서술적인 크기를 지칭할 수 있다. 본 명세서에 사용되는 바와 같이, 용어 "마이크로" 디바이스 또는 구조체는 1 내지 100 ㎛의 스케일을 지칭하도록 의도된다. 그러나, 본 발명의 실시예들이 반드시 그렇게 제한되는 것은 아니며, 실시예들의 소정의 태양들이 보다 큰 그리고 가능하게는 보다 작은 크기 스케일로 적용가능할 수 있다는 것이 인식될 것이다.
일 태양에서, 본 발명의 실시예들은 벌크 LED 기판을, 픽업 및 수용 기판으로의 이송을 위한 태세를 갖춘 마이크로 LED 구조체들의 어레이로 가공하는 방법을 기술한다. 이 방식으로, 마이크로 LED 구조체들을 이종 집적 시스템(heterogeneously integrated system) 내로 통합 및 조립하는 것이 가능하다. 마이크로 LED 구조체들은 개별적으로, 그룹으로, 또는 전체 어레이로서 픽업 및 이송될 수 있다. 따라서, 마이크로 LED 구조체들의 어레이 내의 마이크로 LED 구조체들은 픽업 그리고 마이크로 디스플레이로부터 대면적 디스플레이에 이르는 임의의 크기의 디스플레이 기판과 같은 수용 기판으로의 높은 이송 속도로의 이송을 위한 태세를 갖추고 있다. 몇몇 실시예들에서, 픽업을 위한 태세를 갖춘 마이크로 LED 구조체들의 어레이는 10 ㎛ × 10 ㎛ 피치, 또는 5 ㎛ × 5 ㎛ 피치를 갖는 것으로 기술된다. 이들 밀도에서, 예를 들어 15.2 cm(6 인치) 기판은 10 ㎛ × 10 ㎛ 피치를 갖는 대략 1억6천5백만개의 마이크로 LED 구조체들, 또는 5 ㎛ × 5 ㎛ 피치를 갖는 대략 6억6천만개의 마이크로 LED 구조체들을 수용할 수 있다. 따라서, 특정 기능을 갖는 고밀도의 사전제작된 마이크로 디바이스 구조체들이 픽업 및 수용 기판으로의 이송을 위한 태세를 갖춘 방식으로 생성될 수 있다. 본 명세서에 설명된 기술은 마이크로 LED 구조체들로 제한되지 않고, 다른 마이크로 디바이스들의 제조에 또한 사용될 수 있다.
다른 태양에서, 본 발명의 실시예들은 각각의 마이크로 p-n 다이오드가 접합 층의 각자의 위치 위에 형성되는 마이크로 LED 구조체 및 마이크로 LED 어레이를 설명한다. 접합 층의 각자의 위치들은 측방향으로 개별적인 위치들일 수 있거나 그렇지 않을 수 있다. 마이크로 LED 픽업 공정 동안에 마이크로 LED에 대응하는 접합 층의 각자의 위치에서 작업이 수행될 수 있는데, 여기서 접합 층의 각자의 위치는 픽업 공정을 돕는 상 변화(phase change)를 겪는다. 예를 들어, 접합 층의 각자의 위치는 온도 사이클에 응답하여 고체로부터 액체로 변할 수 있다. 액체 상태에서, 접합 층의 각자의 위치는 표면 장력을 통해 마이크로 p-n 다이오드를 캐리어 기판 상의 제위치에서 유지하면서, 또한 마이크로 p-n 다이오드가 쉽게 해제가능하게 나오게 하는 매체를 제공할 수 있다. 게다가, 액체 상태는 픽업 공정 동안에 이송 헤드가 마이크로 LED 구조체와 접촉하는 경우에 이송 헤드에 의해 가해지는 힘을 흡수하기 위한 쿠션 또는 충격 흡수기로서 작용할 수 있다. 이 방식으로, 액체 상태는 이송 헤드에 의해 가해지는 압축력에 응답하여 하부의 표면 위에서 평활해짐으로써 마이크로 LED 어레이 또는 이송 헤드 어레이 내의 토포그래피(topography)에서의 불균일성을 보상할 수 있다. 다른 실시예들에서, 접합 층의 각자의 위치는 완전한 상 변환을 겪지 않을 수 있다. 예를 들어, 접합 층의 각자의 위치는 부분적으로 고체 상태로 남아 있으면서 온도 사이클에 응답하여 실질적으로 더 가단성이 될 수 있다. 다른 실시예에서, 접합 층의 각자의 위치는 온도 사이클과 같은 작업에 응답하여 결정 상 변환(crystal phase transformation)을 겪을 수 있다.
다른 태양에서, 본 발명의 실시예들은 전기 절연 층이 복수의 마이크로 p-n 다이오드들을 형성하기 위한 p-n 다이오드 층의 에칭 동안에 에칭 정지 층으로서 작용하는 마이크로 LED 구조체 및 마이크로 LED 구조체들의 어레이를 형성하는 방식을 기술한다. 결과적으로, 전기 절연 층은, 마이크로 p-n 다이오드들의 측벽들 및 마이크로 p-n 다이오드들 내에 위치되는 양자 우물 층을, 마이크로 LED 디바이스들의 기능을 열화시킬 수 있는 전기 전도성 오염으로부터 보호하도록 기능할 수 있다. 일 실시예에서, 전기 절연 층은 캐리어 기판에 대한 성장 기판의 접합 동안에 p-n 다이오드 층을 따른 접합 층의 위킹(wicking)에 대한 물리적 장벽으로서 작용한다. 일 실시예에서, 전기 절연 층은 복수의 마이크로 p-n 다이오드들을 형성하기 위한 p-n 다이오드 층의 에칭 동안에 전기 전도성 접합 층과 같은 하부의 전기 전도성 층들의 재배선 또는 재스퍼터링에 대한 물리적 장벽으로서 작용한다.
본 발명의 실시예들에 따르면, 전기 절연 층은 p-n 다이오드 층의 에칭 후 패턴화되어, 반사성 금속화 스택들의 측벽들의 일부분에 걸쳐 이어지는 그리고 마이크로 LED 구조체들의 어레이의 반사성 금속화 스택들을 측방향으로 둘러싸는 전기 절연 스페이서들을 형성하도록 한다. 전기 절연 스페이서들은 반사성 금속화 스택들 내의 층을 산화로부터 보호할 수 있다. 예를 들어, 은(Ag) 층이 반사성 금속화 스택들 내에서 반사 미러로서 이용될 수 있다. 전기 절연 스페이서들은 반사 미러 층을 포함하는 반사성 금속화 스택들의 측벽들의 일부분에 걸쳐 이어질 수 있고, 잠재적으로 반사 미러 층들의 색상을 변화시키고 반사 미러 층들의 반사 특성에 영향을 미칠 수 있는 산화로부터 반사 미러 층들을 보호할 수 있다.
다른 태양에서, 본 발명의 실시예들은 성장 기판과 캐리어 기판을 함께 접합시키기 전에 접합 층이 성장 기판 및 캐리어 기판 중 어느 하나 또는 둘 모두 상에 형성되는 하나 이상의 계면 접합 층들로 캐리어 기판에 접합되는 성장 기판 사이의 점착력을 증가시키는 방식을 기술한다. 접합 층(들)은 열가소성 중합체, 금속 및 땜납과 같은 다양한 재료들로 형성될 수 있다. 접합 층이 성장 기판 및 캐리어 기판 각각 상에 형성되는 경우에, 접합 층들은 동일하거나 상이한 재료로 형성될 수 있다. 일 실시예에서, 동일한 재료의 전기 전도성 접합 층들이 성장 기판과 캐리어 기판 상에 형성되고 함께 융해 접합된다. 예를 들어, 2개의 인듐(또는 대안적으로 인듐 합금) 접합 층들이 함께 융해 접합될 수 있다. 다른 실시예에서, 제1 및 제2 접합 층들이 상이한 재료들로 형성된 상태에서, 성장 기판 상에 형성된 제1 전기 전도성 접합 층을 캐리어 기판 상에 형성된 제2 전기 전도성 접합 층에 접합시킴으로써 전기 전도성 합금 접합 층이 형성된다. 본 발명의 실시예들에 따르면, 생성된 접합 층은 단층이든, 융해 접합된 층이든, 또는 합금 접합된 층이든 간에, 350℃ 이하의, 또는 더 상세하게는 200℃ 이하의 용융 또는 액상선 온도를 갖는다. 액체 상태에서, 접합 층은 표면 장력을 통해 마이크로 LED 구조체를 캐리어 기판 상의 제위치에서 유지하면서, 또한 마이크로 LED 구조체가 쉽게 해제가능하게 나오게 하는 매체를 제공할 수 있다. 따라서, 접합 층은 성장 기판 또는 캐리어 기판 중 어느 기판 상의 단층으로서 형성되든, 융해 접합에 의해 형성되든, 합금 접합에 의해 형성되든 간에, 마이크로 LED 구조체들의 형성 동안에 점착력을 제공하면서, 마이크로 LED 구조체들이 제거되어 나올 수 있게 하는 임시 매체로서 채용되기에 충분히 낮은 액상선 또는 용융 온도를 보유할 수 있다.
이제 도 1을 참조하면, 반도체 디바이스 층(110)이 기판(101) 상에 형성될 수 있다. 일 실시예에서, 반도체 디바이스 층(110)은 하나 이상의 층들을 포함할 수 있고, 사전결정된 전자 기능(예컨대, 다이오드, 트랜지스터, 집적 회로) 또는 광자 기능(LED, 레이저)을 제어된 방식으로 수행하도록 하는 방식으로 설계된다. 반도체 디바이스 층(110)이 사전결정된 기능을 제어된 방식으로 수행하도록 하는 방식으로 설계될 수 있지만, 반도체 디바이스 층(110)이 완전히 기능화되지 않을 수 있다는 것이 인식될 것이다. 예를 들어, 애노드(anode) 또는 캐소드(cathode)와 같은 접촉부들이 형성되지 않을 수 있다. 간결함을 위해 그리고 본 발명의 실시예들을 불명료하게 하지 않기 위해, 하기의 설명은 종래의 이종 성장 조건들에 따라 성장 기판(101) 상에서 성장되는 p-n 다이오드 층(110)으로서의 반도체 디바이스 층(110)에 관하여 이루어진다.
p-n 다이오드 층(110)은 스펙트럼 내의 특정 영역에 대응하는 밴드간극을 갖는 화합물 반도체를 포함할 수 있다. 예를 들어, p-n 다이오드 층(110)은 II-VI 재료(예컨대, ZnSe), 또는 III-V 질화물 재료(예컨대, GaN, AlN, InN, InGaN, 및 이들의 합금) 및 III-V 인화물 재료(예컨대, GaP, AlGaInP, 및 이들의 합금)를 비롯한 III-V 재료에 기반하는 하나 이상의 층들을 포함할 수 있다. 성장 기판(101)은 규소, SiC, GaAs, GaN 및 사파이어(Al2O3)와 같은 그러나 이로 한정되지 않는 임의의 적합한 기판을 포함할 수 있다.
특정 실시예에서, 성장 기판(101)은 사파이어이고, p-n 다이오드 층(110)은 GaN으로 형성된다. 사파이어가 GaN에 대해 보다 큰 격자 상수 및 열팽창 계수 부정합을 갖는다는 사실에도 불구하고, 사파이어는 합리적으로 비용이 낮고, 널리 입수가능하며, 그 투명도가 엑시머 레이저-기반 리프트-오프(lift-off)(LLO) 기술에 적합하다. 다른 실시예에서, SiC와 같은 다른 재료가 GaN p-n 다이오드 층(110)을 위한 성장 기판(101)으로서 사용될 수 있다. 사파이어처럼, SiC 기판은 투과성일 수 있다. 유기 금속 화학 증착(MOCVD)과 같은 여러 가지 성장 기술들이 p-n 다이오드 층(110)의 성장을 위해 사용될 수 있다. 사파이어 성장 기판(101)이 800℃ 내지 1,000℃와 같은 고온으로 가열되는 상태에서, 트라이메틸갈륨(TMGa) 및 암모니아(NH3) 전구체들을 반응 챔버 내로 동시에 도입함으로써, 예를 들어 GaN이 성장될 수 있다. 도 1a에 예시된 특정 실시예에서, p-n 다이오드 층(110)은 벌크 GaN 층(112), n-도핑된 층(114), 양자 우물(116) 및 p-도핑된 층(118)을 포함할 수 있다. 벌크 GaN 층(112)은 규소 또는 산소 오염으로 인해 n-도핑될 수 있거나, 규소와 같은 공여체(donor)로 의도적으로 도핑될 수 있다. n-도핑된 GaN 층(114)은 마찬가지로 규소와 같은 공여체로 도핑될 수 있는 반면, p-도핑된 층(118)은 마그네슘과 같은 수용체(acceptor)로 도핑될 수 있다. 다양한 대안적인 p-n 다이오드 구성들이 p-n 다이오드 층(110)을 형성하기 위해 이용될 수 있다. 마찬가지로, 다양한 단일 양자 우물(SQW) 또는 다중 양자 우물(MQW) 구성이 양자 우물(116)을 형성하기 위해 이용될 수 있다. 게다가, 다양한 버퍼 층들이 적절한 대로 포함될 수 있다. 일 실시예에서, 사파이어 성장 기판(101)은 대략 200 ㎛의 두께를 갖고, 벌크 GaN 층(112)은 대략 0.5 ㎛ 내지 5 ㎛의 두께를 가지며, n-도핑된 층(114)은 대략 0.1 ㎛ 내지 3 ㎛의 두께를 갖고, 양자 우물 층(116)은 대략 0.3 ㎛ 미만의 두께를 가지며, p-도핑된 층(118)은 대략 0.1 ㎛ 내지 1 ㎛의 두께를 갖는다.
이어서 반사성 금속화 스택 층(123)이 p-n 다이오드 층(110) 위에 형성될 수 있다. 도 1a에 예시된 바와 같이, 반사성 금속화 스택 층(123)은 전극 층(122) 및 선택적으로 장벽 층(124)을 포함할 수 있지만, 다른 층들이 포함될 수 있다. 전극 층(122) 및 장벽 층(124)은 또한 다수의 층들을 포함할 수 있다. 일 실시예에서, 반사성 금속화 스택 층은 대략 0.1 ㎛ 내지 2 ㎛의 두께를 갖는다. 전극 층(122)은 p-도핑된 GaN 층(118)에 대해 오믹 접촉(ohmic contact)할 수 있고, Ni, Au, Ag, Pd 및 Pt와 같은 높은 일-함수 금속으로 형성될 수 있다. 일 실시예에서, 전극 층(122)은 광 방출에 대해 반사성일 수 있고, 광을 다시 p-n 다이오드 층(110)을 향해 반사하는 미러로서 기능할 수 있다. 예를 들어, 전극 층(122)의 반사 특성을 위해 전극 층 내에 Ag 또는 Ni 층이 포함될 수 있다. Ag와 같은 전극 층들은 또한 산화에 취약할 수 있다. 장벽 층(124)은 산화로부터 하부의 전극 층(122)을 보호하는 것 및 전극 층(122) 또는 p-n 다이오드(110) 내로의 불순물의 확산을 방지하는 것을 비롯한 다양한 이유들로 인해 반사성 금속화 스택 층(123) 내에 선택적으로 포함될 수 있다. 예를 들어, 장벽 층(124)은 Pd, Pt, Ni, Ta, Ti 및 TiW를 포함할 수 있지만 이로 한정되지 않는다. 소정 실시예들에서, 장벽 층(124)은 접합 층으로부터의 성분들이 p-n 다이오드 층(110) 내로 확산하는 것을 방지할 수 있다. 장벽 층(124)은 또한 예를 들어 후술되는 접합 층들로부터의 성분들이 전극 층(122) 내로 확산하는 것을 방지할 수 있다.
본 발명의 소정 실시예들에 따르면, p-n 다이오드 층(110) 및 반사성 금속화 스택 층(123)은 성장 기판(101) 상에서 성장되고, 후속적으로 도 2a 내지 도 2e에 예시되고 하기의 설명에서 더 상세히 설명되는 것과 같은 캐리어 기판(201)으로 이송된다. 하기의 도면과 설명에서 더 상세히 설명되는 바와 같이, 반사성 금속화 스택 층(123)은 캐리어 기판(201)으로 이송되기 전에 패턴화될 수 있다. 캐리어 기판(201)과 접합 층(210)은 또한 p-n 다이오드 층(110)과 반사성 금속화 스택 층(123)을 캐리어 기판(201)으로 이송하기 전에 패턴화될 수 있다. 따라서, 본 발명의 실시예들은 수용 기판으로의 후속적인 이송을 위해 마이크로 LED들의 어레이를 형성하는 동안에 다수의 변형들로 구현될 수 있다.
이제 도 1b를 참조하면, 반사성 금속화 스택 층(123)은 캐리어 기판(201)으로 이송되기 전에 패턴화될 수 있다. 일 실시예에서, 도 1b의 구조는 p-n 다이오드 층(110) 위에 패턴화된 포토레지스트 층을 형성하고, 뒤이어 반사성 금속화 스택 층(123)을 침착시킴으로써 달성될 수 있다. 이어서, 포토레지스트 층은 (포토레지스트 층 상의 반사성 금속화 스택 층의 일부분과 함께) 리프트-오프되어, 도 1b에 예시된 측방향으로 개별적인 반사성 금속화 스택(120)들을 남긴다. 소정 실시예들에서, 측방향으로 개별적인 반사성 금속화 스택(120)들의 피치는 마이크로 LED들의 어레이의 피치에 대응하는 5 ㎛, 10 ㎛ 또는 그 이상일 수 있다. 예를 들어, 5 ㎛ 피치가 2 ㎛ 간격만큼 분리된 3 ㎛ 폭의 측방향으로 개별적인 반사성 금속화 스택(120)으로 형성될 수 있다. 10 ㎛ 피치가 2 ㎛ 간격만큼 분리된 8 ㎛ 폭의 개별적인 반사성 금속화 스택(120)으로 형성될 수 있다. 그렇지만, 이들 치수는 예시적인 것으로 의도되고, 본 발명의 실시예들은 그렇게 한정되지 않는다. 몇몇 실시예들에서, 측방향으로 개별적인 반사성 금속화 스택(120)들의 폭은 하기의 설명과 도면에서 더 상세히 논의되는 바와 같이 마이크로 p-n 다이오드(150)들의 어레이의 저부 표면의 폭보다 작거나 이와 동일하다.
이제 도 1c를 참조하면, 전기 절연 층(126)이 복수의 개별적인 반사성 금속화 스택(120)들 위에 그리고 이들의 측방향 사이에 침착된다. 일 실시예에서, 전기 절연 층(126)은 0.1 ㎛ 내지 1.0 ㎛의 두께를 갖는 이산화규소(SiO2), 산화알루미늄(Al2O3), 질화규소 및 폴리이미드와 같은 재료로 형성될 수 있다. 전기 절연 층(126)은 또한 픽업 작업 동안에 용융되는 접합 층 또는 합금 접합 층의 액상선 온도보다 더 높은 온도에서 침착될 수 있다. 예를 들어, 전기 절연 층(126)은 전기 절연 층(126)이 접합 층 또는 합금 접합 층의 용융 동안에 p-n 다이오드 층(예컨대, GaN)과 장벽 층(124)(예컨대, TiW)에 부착되도록 350℃ 초과의 온도에서 침착될 수 있다.
이어서, 전기 절연 층(126)이 도 1d의 평면도와 측단면도에 예시된 바와 같이 복수의 개별적인 반사성 금속화 스택(120)들을 노출시키는 복수의 개구(125)들을 형성하도록 패턴화된다. 예시된 특정 실시예에서, 개구(125)들은 전기 절연 층(126)의 일부분이 각자의 반사성 금속화 스택(120)의 상부에 립(lip)을 형성하도록 복수의 개별적인 반사성 금속화 스택(120)들의 폭보다 더 작은 폭을 갖는다.
전기 절연 층(126)은 또한 도 1e에 예시된 바와 같이 각자의 금속화 스택(120)의 상부에 립이 형성되지 않도록 패턴화될 수 있다. 예를 들어, 리소그래피 패턴화 기술 또는 화학 기계 폴리싱(chemical mechanical polishing, CMP)이 복수의 개별적인 반사성 금속화 스택(120)들과 대략 동일한 폭인 폭을 갖는 개구(125)들을 패턴화하기 위해 사용될 수 있다.
전기 절연 층(126)은 또한 도 1f에 예시된 바와 같이 반사성 금속화 층(120)들이 마스킹되면서 전기 절연 층(126)이 개별적인 반사성 금속화 스택(120)들의 측방향 사이에 등방성으로 침착되는 자가-정렬식 침착 공정으로 패턴화될 수 있다. 도 1e 및 도 1f에 예시된 실시예들 각각에서, 패턴화된 전기 절연 층(126)은 복수의 개별적인 반사성 금속화 스택(120)들의 측방향 사이에 있고, 전극 층(122)을 비롯한 복수의 개별적인 반사성 금속화 스택(120)들의 측벽들에 부분적으로 걸쳐 이어진다.
몇몇 실시예들에 따르면, 도 1e 및 도 1f에 예시된 성장 기판(101) 스택들은 캐리어 기판(201) 스택에 접합될 준비가 되어 있다. 예를 들어, 성장 기판(101) 스택은 도 2a 내지 도 2e에 관하여 후술되는 바와 같이 접합 층(210)을 포함하는 캐리어 기판(201) 스택에 접합될 수 있다. 다른 실시예들에서, 추가의 층 또는 층들이 패턴화된 전기 절연 층(126)과 복수의 개별적인 반사성 금속화 스택(120)들 위에 형성될 수 있다. 예를 들어, 점착 촉진 층 및/또는 접합 층과 같은 추가의 층이 형성될 수 있다. 도 1g 내지 도 1i를 참조하면, 접합 층(128)이 각각 도 1e 및 도 1f의 패턴화된 전기 절연 층(126)과 복수의 개별적인 반사성 금속화 스택(120)들 위에 형성된다. 접합 층(128)은 하기의 표 1과 표 2에 관하여 기술되는 재료들 중 임의의 재료로 형성될 수 있으며, 이들 중 일부는 융해 접합된 층 또는 합금 접합 층의 형성을 위해 접합 층(210)(존재하는 경우)의 조성에 의존할 수 있다. 예를 들어, 접합 층(128)이 접합 층(210)과 합금 접합되는 경우에, 접합 층(128)은 표 1에 제공된 화학 조성에 기여하는 순 금속 또는 금속 합금일 수 있다. 일 실시예에서, 접합 층(128)은 전기 전도성이고, 대략 500 내지 2,000 옹스트롬 두께이다. 전기 전도성 접합 층(128)을 침착시키기 전에, 선택적으로 점착 층(129)이 전기 절연 층(126)(예컨대, SiO2)에 대한 전기 전도성 접합 층(128)의 점착력을 증가시키기 위해 형성될 수 있다. 예를 들어, 점착 층(129)은 100 내지 1,000 옹스트롬, 보다 구체적으로는 대략 300 옹스트롬 이하의 두께를 갖고서 Ti, TiW, Cr 또는 Ni로부터 형성될 수 있다.
이제 도 1j 내지 도 1l을 참조하면, 도 1g 내지 도 1i의 접합 층(128)과 점착 층(129)이 각각 패턴화될 수 있다. 예시된 특정 실시예들에서, 접합 층(128)과 점착 층(129)은 접합 층(128)이 캐리어 기판 상의 대응하는 접합 층과 접촉하지 않을 영역들에서 전기 절연 층(126) 위로부터 제거된다.
도 2a 내지 도 2e는 성장 기판(101) 스택에 대한 접합을 위한 접합 층(210)을 갖는 캐리어 기판(201)의 다양한 실시예들의 측단면도 예시들이다. 접합 층(210)은 하기의 표 1과 표 2에 관하여 기술되는 재료들 중 임의의 재료로 형성될 수 있으며, 이들 중 일부는 융해 접합된 층 또는 합금 접합 층의 형성을 위해 접합 층(128)(존재하는 경우)의 조성에 의존할 수 있다. 예를 들어, 접합 층(210)이 접합 층(128)과 합금 접합되는 경우에, 접합 층(210)은 표 1에 제공된 화학 조성에 기여하는 순 금속 또는 금속 합금일 수 있다. 선택적으로 점착 층(208)이 접합 층(210) 전에 형성될 수 있다. 예를 들어, 점착 층(208)은 100 내지 1,000 옹스트롬, 보다 구체적으로는 대략 300 옹스트롬 이하의 두께를 갖고서 Ti, TiW, Cr 또는 Ni로부터 형성될 수 있다. 도 2a는 접합 전에 패턴화되지 않은 캐리어 기판(201) 및 접합 층(210)과 점착 층(208)을 예시한다. 도 2b 내지 도 2d는 측벽(204)들을 갖고 트렌치(trench)(206)들에 의해 분리된 복수의 지주(202)들을 형성하도록 패턴화된 캐리어 기판(201)을 예시한다. 지주(202)들은 다양한 재료들 및 기술들로부터 형성될 수 있다. 일 실시예에서, 지주(202)들은 캐리어 기판(201)을 에칭 또는 엠보싱 공정에 의해 패턴화함으로써 캐리어 기판(201)과 일체로 형성될 수 있다. 예를 들어, 캐리어 기판(201)은 일체로 형성된 지주(202)들을 갖는 규소 기판일 수 있다. 다른 실시예에서, 지주들은 캐리어 기판(201)의 상부에 형성될 수 있다. 예를 들어, 지주(202)들은 플레이트 상승 및 포토레지스트 리프트-오프(plate up and photoresist lift off) 기술에 의해 형성될 수 있다. 지주들은 반도체, 금속, 중합체, 유전체 등을 비롯한 임의의 적합한 재료로부터 형성될 수 있다.
지주(202)들은 하기의 설명과 도면에서 더 명백해지는 바와 같이 마이크로 p-n 다이오드(150)들의 폭 이하인 최대 폭을 가질 수 있다. 일 실시예에서, 트렌치 지주(202)들은 접합 층(210)의 두께의 적어도 2배만큼 높다. 일 실시예에서, 접합 층(210)은 대략 0.1 ㎛ 내지 2 ㎛의 두께를 가질 수 있고, 트렌치 지주들은 적어도 0.2 ㎛ 내지 4 ㎛의 높이를 갖는다. 도 2b에 예시된 특정 실시예에서, 컨포멀 접합 층(210)이 지주(202)들 위에 그리고 측벽(204)들 상에 그리고 트렌치(206)들 내에 형성된다. 도 2c에 예시된 특정 실시예에서, 접합 층(210)과 점착 층(208)은, 상당한 양이 측벽(204)들 상에 침착됨이 없이, 지주(202)들의 상부 표면 상에 그리고 트렌치(206)들 내에만 형성되도록 이방성으로 침착된다. 도 2d에 예시된 특정 실시예에서, 접합 층(210)과 점착 층(208)은 지주(202)들의 상부 표면 상에만 형성된다. 그러한 구성은 지주(202)들, 점착 층(208) 및 접합 층(210)을 동일한 패턴화된 포토레지스트로 패턴화함으로써 형성될 수 있다. 도 2e에 예시된 특정 실시예에서, 접합 층(210)의 측방향으로 개별적인 위치들은, 점착 층 및 접합 층의 블랭킷 층(blanket layer)들이 패턴화된 포토레지스트 층 위에 침착되고 이어서 패턴화된 포토레지스트 층이 (포토레지스트 층 상의 점착 층 및 접합 층의 부분과 함께) 리프트-오프되어, 도 2e에 예시된 접합 층(210)의 측방향으로 개별적인 위치들을 남기는 포토레지스트 리프트-오프 기술을 이용하여 형성될 수 있지만, 다른 처리 기술이 사용될 수 있다.
도 2b 내지 도 2e 및 도 1b 내지 도 1l에 관하여 전술된 바와 같이, 본 발명의 소정 실시예들은 측방향으로 개별적인 반사성 금속화 스택(120)들 및/또는 접합 층(128, 210)들의 측방향으로 개별적인 위치들을 포함한다. 컨포멀 접합 층(210)이 지주(202)들 위에 그리고 측벽(204)들 상에 그리고 트렌치(206)들 내에 형성되는 도 2b에 관하여, 지주(202)들의 상부에서의 접합 층의 특정 위치들은 트렌치(206)들에 의해 측방향으로 분리된다. 따라서, 컨포멀 접합 층(210)이 연속적일지라도, 지주(202)들의 상부에서 접합 층(210)의 위치들은 측방향으로 개별적인 위치들이다. 마찬가지로, 도 2e에서 접합 층(210)의 개개의 이산된 위치들은 그들 사이의 공간에 의해 측방향으로 분리된다. 지주(202)들이 존재하는 경우에, 지주(202) 높이에 대한 접합 층(210) 두께의 관계가 접합 층(210)의 위치들의 측방향 분리에 고려될 수 있다.
전술된 접합 층(128, 210)들은 열가소성 중합체, 금속 및 땜납과 같은 다양한 적합한 재료들로부터 형성될 수 있다. 접합 층들은, 단일 접합 층으로서 또는 융해 접합 또는 합금 접합을 통해 함께 접합될 때, 마이크로 LED 구조체를 캐리어 기판에 부착시킬 수 있다. 일 실시예에서, 생성된 접합 층은 대략 350℃ 미만, 또는 보다 구체적으로는 대략 200℃ 미만인 액상선 온도 또는 용융 온도를 가질 수 있다. 그러한 온도에서, 생성된 접합 층은 마이크로 LED 구조체의 다른 구성요소들에 실질적으로 영향을 미침이 없이 상 변화를 겪을 수 있다. 일 실시예에서, 생성된 접합 층은 전기 전도성일 수 있다. 예를 들어, 생성된 접합 층이 온도의 변화에 응답하여 고체로부터 액체로 상 변화를 겪는 경우에, 하기의 설명에서 더 상세히 설명되는 바와 같이 픽업 작업 동안에, 생성된 접합 층의 일부분이 마이크로 LED 구조체 상에 남을 수 있다. 그러한 실시예에서, 생성된 접합 층이 후속하여 수용 기판으로 이송될 때, 생성된 접합 층이 마이크로 LED 구조체에 불리하게 영향을 미치지 않도록, 생성된 접합 층이 전기 전도성 재료로 형성되는 것이 이로울 수 있다. 이 경우에, 이송 작업 동안에 마이크로 LED 구조체 상에 남아 있는 생성된 접합 층의 부분은 마이크로 LED 구조체를 수용 기판 상의 전기 전도성 패드에 접합시키는 데 도움을 줄 수 있다.
땜납들은, 많은 땜납들이 그들의 고체 상태에서 대체로 연성 재료이고 반도체 및 금속 표면들과 양호한 습윤(wetting)을 보이기 때문에, 접합 층(128, 210)들에 적합한 재료들일 수 있다. 전형적인 합금은 단일 온도가 아니라 온도 범위에 걸쳐 용융된다. 따라서, 땜납 합금은 흔히, 합금이 액체 상태로 유지되는 최저 온도에 대응하는 액상선 온도와, 합금이 고체 상태로 유지되는 최고 온도에 해당하는 고상선 온도(solidus temperature)에 의해 특징지어진다. 본 발명의 실시예들과 함께 이용될 수 있는 저 융점 땜납 재료의 예시적인 목록이 표 1에 제공되어 있는데, 여기서 화학 조성들은 중량%의 성분들로 열거된다. 전술된 바와 같이, 접합 층(128, 210)들이 함께 접합되어 합금 접합 층을 형성하는 경우에, 접합 층(128, 210)들은 표 1에 제공된 화학 조성들에 기여하는 순 금속 또는 금속 합금일 수 있다.
Figure 112014056952578-pct00001
본 발명의 실시예들과 함께 사용될 수 있는 열가소성 중합체들의 예시적인 목록이 표 2에 제공된다.
Figure 112014056952578-pct00002
본 발명의 실시예들에 따르면, 접합 층(128, 210)들은 균일한 두께로 형성되고, 특정 조성에 따라 다양한 적합한 방법들에 의해 침착될 수 있다. 예를 들어, 땜납 조성물들은 균일한 두께를 얻기 위해 스퍼터링되거나, 전자 빔(E-빔) 증발에 의해 침착되거나, 시드(seed) 층으로 도금될 수 있다.
이제 도 3a 및 도 3b를 참조하면, 성장 기판(101)과 캐리어 기판(201)은 열 및/또는 압력 하에서 함께 접합될 수 있다. 도 3b가 도 1i의 패턴화된 구조와 도 2a의 비패턴화된 구조의 접합을 예시하지만, 이들 예시가 예시적이고, 본 발명의 실시예들에 따라 도 1a 내지 도 1l 및 도 2a 내지 도 2e의 임의의 조합이 고려된다는 것이 인식될 것이다. 게다가, 성장 기판(101)과 캐리어 기판(201)은 단일의 접합 층(128 또는 210)만을 사용하여 함께 접합될 수 있다.
일 실시예에서, 도 3a 및 도 3b에 예시된 기판의 접합 동안에, 전기 전도성 접합 층(128)이 전기 전도성 접합 층(210) 내로 또는 그 반대로 확산되어, 층(128, 210)을 합금 접합 층으로 변환시킬 수 있다. 전술된 바와 같이, 생성된 접합 층의 하나의 기능은 마이크로 p-n 다이오드를 포함하는 마이크로 LED 구조체를 캐리어 기판 상의 제위치에 유지시키면서, 또한 마이크로 LED 구조체가 쉽게 해제가능하게 나오게 하는 매체를 제공하는 것이다. 몇몇 실시예들에서, 전기 전도성 접합 층(128, 210)들 중 하나가 350℃ 초과, 또는 특히 200℃ 초과의 용융 또는 액상선 온도를 갖는 재료로 형성되지만, 생성된 합금 접합 층은 마이크로 LED가 픽업되어 나올 수 있게 하는 매체를 제공하도록 350℃ 이하, 또는 특히 200℃ 이하의 용융 또는 액상선 온도에 의해 특징지어진다. 따라서, 전기 전도성 접합 층(128, 210)들은 접합 층(128)과 접합 층(210)의 상호확산 시 원하는 합금 농도를 달성하기 위해 특정 조성과 두께로 형성된다. 일 실시예에서, 접합 층(128)과 접합 층(210)의 조성과 두께는 공융(eutectic) 합금이 액체 및 고체 상태의 2상 평형을 통과함이 없이 특정 조성 및 온도에서 고체로부터 액체 상태로 직접 변태되는 공융 합금 접합을 달성하도록 선택된다.
본 발명의 실시예들에 따르면, 접합 층(128, 210)들을 사용하여 생성된 접합 계면은 접합 층(210)만을 사용한 접합 계면보다 더 강할 수 있다. 증가된 접합 계면 강도는 예를 들어 아래에서 더 상세히 기술되는 성장 기판(101)의 제거 동안에 시스템에 추가의 구조적 완전성을 제공할 수 있다. 예를 들어, 레이저 리프트-오프 기술이 성장 기판을 제거하기 위해 사용되는 경우에, 시스템은 성장 기판(101)과 캐리어 기판(201) 사이의 층의 박리와 p-n 다이오드 층(110)의 균열을 잠재적으로 초래할 수 있는 열과 기계적 충격파를 받는다. 본 발명의 실시예들에 따르면, 접합 층(128, 210)들의 공융 접합은 그러한 박리로부터 보호함으로써 p-n 다이오드 층(110)의 완전성을 보존하는 강한 접합 계면을 생성할 수 있다.
도 4a는 본 발명의 일 실시예에 따른 몰량으로 표시된 은-인듐(Ag-In) 2원 상태도이다. 중첩된 수직선과 수평선은 200℃(473°K)의 액상선 온도를 갖는 예시적인 Ag-In 합금 접합 층에 대해, 합금이 0.07 몰 Ag에 대해 0.93 몰 In을 함유하는 것을 나타낸다. Ag에 대해 107.8682 g/몰의 분자량 및 10.49 g/cc의 밀도와, In에 대해 114.818 g/몰의 분자량 및 7.31 g/cc의 밀도를 가정할 때, 전기 전도성 접합 층(128, 210)들의 상대 두께가 합금 접합 층에서의 Ag-In의 완전한 상호확산을 가정하여 판정될 수 있다. 예를 들어, 1.5 ㎛ 두께의 In 전기 전도성 접합 층(210)이 최대 740 옹스트롬 두께의 Ag 전기 전도성 접합 층(128)과 상호 확산되어, 200℃의 용융 온도를 갖는 합금 접합 층을 형성할 수 있다. 다른 예로서, 2.0 ㎛ 두께의 In 전기 전도성 접합 층(210)이 최대 986 옹스트롬 두께의 Ag 전기 전도성 접합 층(128)과 상호 확산되어, 200℃의 용융 온도를 갖는 합금 접합 층을 형성할 수 있다. 따라서, 이 예에서, 전기 전도성 접합 층(128)은 전기 전도성 접합 층(210)의 두께의 5% 이하인 두께를 갖는다. 이들 특정 실시예가 접합 층(210)이 보다 낮은 용융 온도 재료(In, 156.7℃)를 포함하고 접합 층(128)이 보다 높은 용융 온도 재료(Ag, 962℃)를 포함하는 것으로 설명되었지만, 접합 층(210)이 보다 높은 용융 온도 재료를 포함하고 접합 층(128)이 보다 낮은 용융 온도 재료를 포함하는 반대 배열이 또한 가능하다.
전기 전도성 접합 층(210) 재료(예컨대, In) 내에서 전기 전도성 접합 층(128) 재료(예컨대, Ag)의 균일한 확산 프로파일을 달성하는 것은 실온과 생성된 합금의 액상선 온도 사이의 온도 프로파일을 이용하여 접합 작업 동안에 달성될 수 있다. 상호확산으로 인해, 접합 작업은 접합 층(128, 210)들의 보다 낮은 액상선 온도보다 높은 온도에서 수행될 수 있다. 예를 들어, 전기 전도성 접합 층(128)이 Ag로 형성되고 전기 전도성 접합 층(210)이 In(156.7℃ 액상선 온도)으로 형성되는 경우에, 접합 온도 프로파일은 합금 접합 층 내에 일정한 농도의 공융 농도를 생성하기에 충분한 긴 기간 동안에 적층된 구조체를 대략 160℃로 유지시키는 것을 포함할 수 있다. 일정한 농도가 필요하지 않을 수 있고, 접합 층(접합 층(128)의 이전의 위치)의 상부 표면이 합금 접합 층의 저부 표면에서보다 높은 Ag 농도를 갖는 농도 구배가 합금 접합 층 내에 남을 수 있다.
2원 Ag-In 합금 접합 층 시스템의 특정 예가 설명되었지만, 본 발명의 실시예들이 단지 Ag-In 합금 접합 시스템만으로 제한되지 않고, 표 1에 제공된 조성에 기초한 것과 같은 그러나 이로 한정되지 않는 다른 적합한 시스템들이 도출될 수 있다는 것이 이해된다. 예를 들어, 표 1에 열거된 합금 접합 시스템에 더하여, 본 발명의 일 실시예에 따른 도 4b 및 도 4c에 예시된 몰량으로 표시된 2원 상태도에 기초하여 Au-In 및 Al-In 합금 접합 시스템들이 도출될 수 있다.
도 5a는 접합 전 나란히 제공되는 성장 기판(101)과 캐리어 기판(201)의 다양한 비-제한적인 가능한 구조들의 측단면도이다. 도 5b는 성장 기판(101)과 캐리어 기판(201)의 접합 후 나란히 제공되는 다양한 비-제한적인 가능한 구조들의 측단면도이다. 기판의 특정 조합들이 표 3에서 설명되어 있다. 예를 들어, 도 5a에 예시된 특정 실시예인 예 A는 도 1g에 예시된 성장 기판에 대한 도 2a에 예시된 캐리어 기판의 접합을 나타낸다. 하기의 설명은 전기 전도성 접합 층(128)과 전기 전도성 접합 층(210)을 합금 접합하여 합금 접합 층(211)을 형성하는 것에 관하여 이루어진다. 그러나, 본 발명의 실시예들이 합금 접합으로 제한되지 않으며, 대표적인 접합 층이 융해 접합된 층 또는 전술된 바와 같은 다른 접합 층일 수 있는 것이 인식될 것이다.
Figure 112014056952578-pct00003
여전히 도 5b를 참조하면, 예시된 실시예들의 하나의 특징은 캐리어 기판(201) 스택에 접합된 성장 기판(101) 스택의 토포그래피가 접합 작업 동안에 합금 접합 층(211) 내로 내재된다(embeded)(또는 엠보싱된다)는 것이다. 예를 들어, 반사성 금속화 스택(120) 아래에 전기 절연 층(126)을 포함하는 토포그래피가 합금 접합 층(211) 내로 내재(또는 엠보싱)된다. 이는 균일한 높이를 갖는 마이크로 LED 구조체들의 어레이의 형성을 도울 수 있다. 그러나, 본 발명의 실시예들은 그러한 것을 요구하지 않으며, 접합 공정 동안에 토포그래피가 합금 접합 층(211) 내로 내재(또는 엠보싱)되는 것이 요구되지 않는다.
예시된 실시예들의 다른 특징은 전기 절연 층(126)이 p-n 다이오드 층(110)과 하부의 금속 층(예컨대, 점착 층(129), 합금 접합 층(211), 점착 층(208)) 사이의 물리적 장벽이라는 것이다. 따라서, 전기 절연 층(126)은, 후속하여 p-n 다이오드 층(110)으로부터 형성되는 마이크로 p-n 다이오드들의 저부 표면을 따라 금속 오염에 대한 장벽을 제공한다. 도 5b의 예 B, C, G 및 H를 참조하면, 다른 주목할 만한 특징인, 접합 작업 동안에 전기 전도성 접합 층(128)과 접촉하지 않는 전기 전도성 접합 층(210)의 부분들이 합금 접합 층(211) 내에 포함되지 않는다. 또한, 요구되지는 않지만 다른 주목할 만한 특징은 접합 층(128) 및 점착 층(129)뿐만 아니라 접합 층(210)이 그들이 함께 접합될 위치들에만 존재하도록 접합 전에 패턴화될 수 있다는 것이다.
이제 도 6을 참조하면, 성장 기판(101)이 접합된 구조체로부터 제거되었다. 성장 기판(101)은 적합한 방법, 예를 들어 화학 에칭 또는 엑시머 레이저-기반 리프트-오프(LLO)(성장 기판이 투과성인 경우)에 의해 제거될 수 있다. 일 실시예에서, 투과성 사파이어 성장 기판(101)으로부터의 GaN p-n 다이오드 층(110)의 LLO는 Nd-YAG 레이저 또는 KrF 엑시머 레이저와 같은 자외선 레이저로부터의 짧은 펄스(예컨대, 수십 나노초)로 투과성 사파이어 성장 기판(101)을 통해 101/110 층 계면을 조사함으로써 달성된다. 계면에서 GaN p-n 다이오드 층(110) 내에서의 흡수는 계면의 국소화된 가열을 유발하여, 계면 GaN에서의 액체 Ga 금속 및 질소 가스로의 분해를 유발한다. 일단 원하는 영역이 조사되었으면, Ga를 핫플레이트(hotplate) 상에서 재용융시킴으로써 투과성 사파이어 성장 기판(101)이 제거될 수 있다.
본 발명의 실시예들에 따르면, 접합 층(128)과 접합 층(210)의 공융 합금 접합은 성장 기판(101)의 제거 동안에, 예를 들어 성장 기판이 열과 기계적 충격파를 받는 레이저 리프트-오프 기술 동안에 시스템에 추가의 구조적 완전성을 제공하는 증가된 접합 계면 강도를 달성할 수 있다. 증가된 접합 계면 강도는 성장 기판의 제거 동안에 박리에 대해 보호함으로써, p-n 다이오드 층(110)의 완전성을 보존할 수 있다.
이제 도 7을 참조하면, p-n 다이오드 층(110)이 바람직한 두께로 박화된다. 다시 도 1a의 확대된 p-n 다이오드 층(110)을 참조하면, 박화 후 작동가능한 p-n 다이오드가 남도록 벌크 GaN 층(112)(n형일 수 있음)의 사전결정된 양 또는 n형 GaN 층(114)의 일부분이 제거된다. 하부의 구조체에 따라, 박화 공정은 폴리싱, 습식 에칭 또는 건식 에칭과 같은 적합한 기술을 이용하여 수행될 수 있다. 예를 들어, 원하는 두께로의 폴리싱 및/또는 시간 설정된 에칭(timed etch)의 조합이 수행될 수 있다. 필라(pillar)와 같은 하부의 패턴화된 구조체들이 있는 상황에서, 패턴화된 구조체의 손상을 피하기 위해 원하는 두께로의 시간 설정된 에칭이 수행될 수 있다.
이제 도 8a를 참조하면, 복수의 개별적인 마이크로 p-n 다이오드(150)들을 형성하도록 p-n 다이오드 층(110)의 에칭을 위해 박화된 p-n 다이오드 층(110) 위에 패턴화된 마스크 층(140)이 형성될 수 있다. 마스크 층(140)은 포토레지스트 또는 포토레지스트보다 GaN 에칭 조건에 더 내성이 있는 금속(예컨대, 크롬, 니켈) 또는 유전체(질화규소, 산화규소)와 같은 다양한 재료들로부터 형성될 수 있다. GaN p-n 다이오드 층(110)의 에칭은 반응성 이온 에칭(reactive ion etching, RIE), 전자-사이클로트론 공명(electro-cyclotron resonance, ECR), 유도 결합 플라즈마 반응성 이온 에칭(inductively coupled plasma reactive ion etching, ICP-RIE), 및 화학 보조 이온-빔 에칭(chemically assisted ion-beam etching, CAIBE)과 같은 건식 플라즈마 에칭 기술을 이용하여 수행될 수 있다. 에칭 화학적 작용은 Cl2, BCl3 또는 SiCl4와 같은 화학종을 함유하는 할로겐-기반일 수 있다.
예시된 바와 같이, 전기 절연 층(126)은 GaN p-n 다이오드 층(110)의 에칭 동안에 에칭 정지 층으로서의 작용한다. 결과적으로, 전기 절연 층은 마이크로 p-n 다이오드(150)의 측벽(153)들 및 내부에 위치되는 양자 우물 구조체를 하부의 전기 전도성 합금 접합 층(211) 및 점착 층(129, 208)들(존재하는 경우)에 의한 오염으로부터 보호한다. 예를 들어, 건식 플라즈마 에칭 화학적 작용은 덮인 전기 전도성 합금 접합 층(211) 또는 점착 층(129, 208)들로부터의 금속 대신에 전기 절연 층(126)(예컨대, SiO2)과 마주치므로, p-n 다이오드(150) 측벽들 상으로의 금속 재스퍼터링이 없어진다.
도 8a에 예시된 특정 실시예에서, 마이크로 p-n 다이오드(150)는 최대 15도로 (마이크로 p-n 다이오드(150)의 상부로부터 하부로) 외향으로 테이퍼 형성된 측벽(153)들을 구비할 수 있다. 예를 들어, 염소-기반의 에칭 화학적 작용을 갖는 RIE가 이용될 수 있다. 대안적으로, 측벽(153)들은 수직일 수 있다. 예를 들어, 수직 측벽들을 얻기 위해 염소-기반의 에칭 화학적 작용이 이용될 수 있는 ICP-RIE. 도 15의 설명에서 명백하게 되는 바와 같이, 외향으로 테이퍼 형성된 측벽들은 픽업되어 수용 기판으로 이송되어 있는 일련의 마이크로 LED 구조체들 위에 공통 접촉부를 형성할 때 몇몇 실시예들에서 유리할 수 있다. 소정 실시예들에서, 마이크로 p-n 다이오드(150)들 사이의 피치는 5 ㎛, 10 ㎛, 또는 그 이상일 수 있다. 예를 들어, 5 ㎛ 피치를 갖는 마이크로 p-n 다이오드(150) 어레이가 2 ㎛ 간격만큼 이격된 3 ㎛ 폭의 마이크로 p-n 다이오드들로 형성될 수 있다. 10 ㎛ 피치를 갖는 마이크로 p-n 다이오드(150) 어레이가 2 ㎛ 간격만큼 이격된 8 ㎛ 폭의 마이크로 p-n 다이오드로 형성될 수 있다. 복수의 개별적인 마이크로 p-n 다이오드(150)들을 형성하기 위하여 p-n 다이오드 층(110)의 에칭의 완료 시, 도 8b에 예시된 바와 같이 패턴화된 마스크 층(140)이 제거되어 복수의 마이크로 p-n 다이오드(150)들의 상부 표면(152)들을 노출시킬 수 있다. 대안적으로, 패턴화된 마스크 층(140)은 나중에 제거될 수 있다.
이제 도 8c를 참조하면, 전기 절연 층(126)이 패턴화되어 마이크로 LED 구조체들의 어레이의 반사성 금속화 스택(120)들을 측방향으로 둘러싸는 전기 절연 스페이서(127)들을 형성한다. 전기 절연 스페이서(127)들은 또한 개별적인 반사성 금속화 스택(120)들의 측벽들의 일부분에 걸쳐 이어져, 개별적인 반사성 금속화 스택들 내의 반사 미러 층을, 잠재적으로 반사 미러 층들의 색상을 변화시키고 반사 미러 층들의 반사 특성에 영향을 미칠 수 있는 산화로부터 보호할 수 있다. 예를 들어, 은(Ag) 층이 반사성 금속화 스택들 내에서 반사 미러 층으로서 이용될 수 있다.
일 실시예에서, 아직 제거되지 않았다면, 패턴화된 마스크 층(140)은 전기 절연 층(126)을 에칭 백(etching back)하는 동일한 작업으로 제거되어, 측방향으로 개별적인 전기 절연 스페이서(127)들을 형성할 수 있다. 대안적으로, 에칭 용액이 전기 절연 층(126) 및 패턴화된 마스크 층(140)에 대해 상이한 선택도를 갖는 경우에, 패턴화된 마스크 층(140)이 p-n 다이오드(150) 상에 남을 수 있고, 도 9a 및 도 9b에 관하여 설명되는 바와 같이 컨포멀 유전체 장벽 층 내에 접촉 개구를 형성하기 위해 이용될 수 있다.
여전히 도 8c를 참조하면, 마이크로 LED 어레이는 캐리어 기판(201), 캐리어 기판 상의 합금 접합 층(211)의 복수의 위치들(측방향으로 개별적이거나 개별적이지 않을 수 있음), 및 합금 접합 층(211)의 복수의 위치들 위의 각각의 복수의 개별적인 마이크로 p-n 다이오드(150)들을 포함한다. 복수의 개별적인 반사성 금속화 스택(120)들이 각각의 복수의 개별적인 마이크로 p-n 다이오드(150)들과 합금 접합 층(211)의 복수의 위치들 사이에 형성된다. 복수의 전기 절연 스페이서(127)들이 복수의 개별적인 반사성 금속화 스택(120)들의 측벽들을 측방향으로 둘러싸고 이들에 걸쳐 이어진다. 복수의 전기 절연 스페이서(127)들은 또한 각자의 복수의 반사성 금속화 스택(120)들의 저부 표면의 일부분에 걸쳐 이어질 수 있다. 복수의 전기 절연 스페이서(127)들은 또한 각자의 복수의 마이크로 p-n 다이오드(150)들의 저부 표면의 일부분에 걸쳐 이어질 수 있다. 몇몇 실시예들에서, 캐리어 기판은 예 B 내지 예 D 및 예 G 내지 예 I에 예시된 바와 같이 합금 접합 층(211)의 복수의 측방향으로 개별적인 위치들이 상부에 형성되는 각자의 복수의 필라(202)들을 포함한다.
몇몇 실시예들에서, 마이크로 p-n 다이오드(150)들은 상부 표면(152)과 저부 표면(151)을 포함하고, 반사성 금속화 스택(120)은 상부 표면과 저부 표면을 포함하며, 마이크로 p-n 다이오드(150)의 저부 표면(151)은 반사성 금속화 스택(120)의 상부 표면보다 더 넓다. 몇몇 실시예들에서, 복수의 마이크로 p-n 다이오드(150)들 각각은 각자의 복수의 필라(202)들 각각의 상부 표면과 대략 동일한 폭을 갖는 저부 표면(151)을 포함한다. 다른 실시예들에서, 복수의 마이크로 p-n 다이오드(150)들 각각은 각자의 복수의 필라(202)들 각각의 상부 표면보다 더 넓은 저부 표면(151)을 포함한다. 마이크로 p-n 다이오드(150) 저부 폭과 하부의 필라(202) 상부 표면의 관계는 픽업 공정에 영향을 미칠 수 있다. 예를 들어, 픽업 공정 동안에 합금 접합 층(211)이 고체로부터 액체로 상 변화를 보이면, 마이크로 p-n 다이오드(150)는 본질적으로 액체 층 상에서 부유한다. 액체 합금 접합 층(211) 내의 표면 장력 힘이 마이크로 p-n 다이오드(150)를 필라(202)의 상부의 제위치에서 유지할 수 있다. 특히, 필라(202)의 상부 표면의 에지와 연관된 표면 장력 힘이 마이크로 p-n 다이오드(150)를 필라(202) 상부 표면 폭이 p-n 다이오드(150) 저부 폭보다 작거나 그와 대략 동일한 장소에서 유지시키는 것을 추가로 도울 수 있다.
몇몇 실시예들에서, 복수의 마이크로 p-n 다이오드(150)들은 비패턴화된 합금 접합 층(211) 위에 위치된다. 예를 들어, 예 A 및 예 F에 예시된 바와 같이, 합금 접합 층(211)은 캐리어 기판 상의 균일한 층일 수 있고, 합금 접합 층(211)의 대응하는 복수의 위치들은 서로 측방향으로 개별적이지 않다. 다른 실시예들에서, 복수의 마이크로 p-n 다이오드(150)들은 패턴화된 합금 접합 층(211) 위에 위치된다. 예를 들어, 예 B 내지 예 E 및 예 G 내지 예 J에 예시된 바와 같이, 패턴화된 합금 접합 층은 합금 접합 층(211)의 복수의 측방향으로 개별적인 위치들을 포함할 수 있다. 일 실시예에서, 복수의 마이크로 p-n 다이오드(150)들 각각은 합금 접합 층(211)의 복수의 측방향으로 개별적인 위치들에 대해 대응하는 상부 표면과 대략 동일하거나 그보다 더 큰 폭을 갖는 저부 표면(151)을 포함한다.
이전에 설명된 바와 같이, 합금 접합 층은 픽업 공정 동안에 마이크로 LED 구조체를 이송 헤드와 접촉시키는 것과 연관된 압축력을 흡수할 수 있다. 결과적으로, 합금 접합 층은 압축력을 흡수하여 측방향으로 불룩해질 수 있다. 각각의 마이크로 LED 구조체가 예를 들어 2 ㎛의 작은 이격 거리를 갖도록 패턴화되는 경우에, 각각의 마이크로 LED구조체로부터 측방향으로 돌출되는 합금 접합 층의 양은 픽업 공정 동안에 인접 마이크로 LED 구조체와 간섭하지 않도록 최소화되어야 한다. 트렌치(206)들이 지주(202)들 사이에 존재하는 소정 실시예들에서, 트렌치들은 용융된 (합금) 접합 층이 인접한 마이크로 LED 구조체와 간섭함이 없이 유동하여 들어갈 수 있는 (합금) 접합 층 저장소로서 작용할 수 있다.
몇몇 실시예들에서, 도 8c의 마이크로 LED 구조체들은 예를 들어 도 20에 관하여 더 상세히 설명되는 이송 헤드(300)를 사용하여 픽업 및 수용 기판으로 이송될 준비가 되어 있다. 다른 실시예들에서, 얇은 컨포멀 유전체 장벽 층이 픽업 및 수용 기판으로의 이송 전에 마이크로 p-n 다이오드(150)들 중 임의의 것들의 어레이로 형성될 수 있다. 이제 도 9a 내지 도 10c를 참조하면, 얇은 컨포멀 유전체 장벽 층(160)이 도 8c의 마이크로 p-n 다이오드(150)들 중 임의의 것들의 어레이 위에 형성될 수 있다. 일 실시예에서, 얇은 컨포멀 유전체 장벽 층(160)은 픽업 공정 동안에 인접한 마이크로 p-n 다이오드(150)들 사이의 전하 아킹(charge arcing)을 방지하며, 이에 의해 픽업 공정 동안에 인접한 마이크로 p-n 다이오드(150)들이 함께 고착되는 것을 방지할 수 있다. 얇은 컨포멀 유전체 장벽 층(160)은 또한 마이크로 p-n 다이오드(150)들의 측벽(153)들, 양자 우물 층(116) 및 저부 표면(151)을 마이크로 p-n 다이오드(150)들의 완전성에 영향을 미칠 수 있는 오염으로부터 보호할 수 있다. 예를 들어, 얇은 컨포멀 유전체 장벽 층(160)은 후속의 온도 사이클 동안에(특히 접합 층 재료(210/211)의 액상선 또는 용융 온도 초과의 온도에서), 예를 들어 캐리어 기판으로부터 마이크로 디바이스를 픽업하고 마이크로 디바이스를 수용 기판 상으로 해제하는 동안에 마이크로 p-n 다이오드(150)들의 측벽들 및 양자 층(116) 위로의 접합 층 재료(210)(또는 합금 접합 층(211))의 위킹(wicking)에 대한 물리적 장벽으로서 기능할 수 있다. 얇은 컨포멀 유전체 장벽 층(160)은 또한 마이크로 p-n 다이오드(150)들을 일단 수용 기판 상에 배치되면 절연시킬 수 있다. 일 실시예에서, 얇은 컨포멀 유전체 장벽 층(160)은 대략 50 내지 600 옹스트롬 두께의 산화알루미늄(Al2O3)이다. 컨포멀 유전체 장벽 층(160)은 원자 층 침착(atomic layer deposition, ALD)과 같은 그러나 이로 한정되지 않는 다양한 적합한 기술들에 의해 침착될 수 있다.
이제 도 9a 및 도 9b를 참조하면, 패턴화된 마스크 층(140)이 아직 제거되지 않은 도 8c의 마이크로 p-n 다이오드(150)들 중 임의의 것들의 어레이 위에 얇은 컨포멀 유전체 장벽 층(160)이 형성될 수 있다. 얇은 컨포멀 유전체 장벽 층(160)은 마이크로 p-n 다이오드(150)들 중 임의의 것들의 어레이 위에 형성될 수 있고, 마스크 층(140)의 노출된 표면들과 p-n 다이오드(150)의 측벽(153)들 및 저부 표면(151)과 공형이고 이들에 걸쳐 이어진다. 컨포멀 유전체 장벽 층(160)은 또한 전기 절연 스페이서(127), 합금 접합 층(211)뿐만 아니라 점착 층(129)(존재하는 경우)의 노출된 표면들에 걸쳐 이어질 수 있다. 이어서, 마스크 층(140)은, 마스크 층 상에 형성된 얇은 컨포멀 유전체 장벽 층(160)의 부분을 리프트-오프하여 접촉 개구(162)들을 포함하는 도 9b에 예시된 구조체를 초래하는 리프트-오프 기술에 의해 제거된다. 도 9b에 예시된 특정 실시예에서, 컨포멀 유전체 장벽 층(160)은 마이크로 p-n 다이오드(150)들의 상부 표면(152) 상에 형성되지 않는다.
도 10a 내지 도 10c를 참조하면, 얇은 컨포멀 유전체 층은 또한 도 8c의 마이크로 p-n 다이오드(150)들의 어레이 위에 형성되고, 뒤이어 접촉 개구(162)들을 생성하도록 패턴화될 수 있다. 도 10a에 예시된 바와 같이, 얇은 컨포멀 유전체 장벽 층(160)은 마이크로 p-n 다이오드(150)들 중 임의의 것들의 어레이 위에 형성될 수 있고, p-n 다이오드(150)들의 노출된 상부 표면 및 측벽들과 공형이고 이들에 걸쳐 이어진다. 유전체 장벽 층(160)은 또한 p-n 다이오드(150)들의 노출된 저부 표면(151)들과 전기 절연 스페이서(127), 합금 접합 층(211)뿐만 아니라 점착 층(129)(존재하는 경우)의 노출된 표면들에 걸쳐 이어질 수 있다. 이어서, 블랭킷 포토레지스트 층이 p-n 다이오드 어레이 및 캐리어 기판(201) 위에 형성된 다음에 각각의 마이크로 p-n 다이오드(150) 위에 개구들을 형성하도록 패턴화될 수 있다. 이어서, 얇은 컨포멀 유전체 장벽 층(160)이 각각의 마이크로 p-n 다이오드(150)의 상부 표면 상에 접촉 개구(162)들을 형성하도록 에칭될 수 있다. 패턴화된 포토레지스트의 제거 후의 접촉 개구(162)들이 도 10b 및 도 10c에 예시되어 있다. 도 10b에 예시된 바와 같이, 접촉 개구(162)들은 마이크로 p-n 다이오드(150)들의 상부 표면보다 약간 더 큰 폭을 가질 수 있다. 도 10b에 예시된 실시예에서, 접촉 개구(162)들은 마이크로 p-n 다이오드(150)들의 상부 표면들과 마이크로 p-n 다이오드(150)들의 측벽들의 상부 부분을 노출시키는 반면, 유전체 장벽 층(160)은 양자 우물 층(116)들을 덮고 절연시킨다. 도 10c에 예시된 바와 같이, 접촉 개구(162)들은 마이크로 p-n 다이오드(150)들의 상부 표면보다 약간 더 작은 폭을 가질 수 있다. 이러한 폭의 차이는 포토레지스트를 패턴화함에 있어 정렬 허용 오차를 조절한 결과일 수 있다. 결과적으로, 컨포멀 유전체 장벽 층(160)은 마이크로 p-n 다이오드(150)들의 상부 표면과 측벽들 주위에 립을 형성할 수 있다. 도 10c의 예 A로부터의 마이크로 LED 구조체들의 예시적인 어레이가 도 11에 예시되어 있다.
도 12a 및 도 12b는 본 발명의 일 실시예에 따른 마이크로 LED 구조체들의 어레이 및 캐리어 기판(201)의 평면도 및 측단면도를 포함한다. 예시된 특정 실시예들에서, 어레이들은 도 11의 마이크로 LED 구조체들로부터 생성된다. 그러나, 도 12a 및 도 12b가 예시적인 것으로 의도되고, 마이크로 LED 구조체들의 어레이가 이전에 설명된 마이크로 LED 구조체들 중 임의의 것으로부터 형성될 수 있는 것이 인식될 것이다. 도 12a에 예시된 실시예에서, 각각의 개별 마이크로 p-n 다이오드(150)는 마이크로 p-n 다이오드(150)의 상부 및 저부 표면들의 상이한 폭들 및 상부 표면과 저부 표면 사이에 걸쳐 이어지는 대응하는 테이퍼 형성된 측벽들에 대응하는 상이한 직경들 또는 폭들을 갖는 한 쌍의 동심 원들로서 예시된다. 도 12b에 예시된 실시예에서, 각각의 개별 마이크로 p-n 다이오드(150)는 테이퍼 형성되거나 둥근 코너들을 갖는 한 쌍의 동심 정사각형들로 예시되어 있는데 이때 각각의 정사각형은 마이크로 p-n 다이오드(150)의 상부 및 저부 표면들의 상이한 폭들 및 상부 표면과 저부 표면으로부터 이어지는 대응하는 테이퍼 형성된 측벽들에 대응하는 상이한 폭을 갖는다. 그러나, 본 발명의 실시예들은 테이퍼 형성된 측벽들을 요구하지 않으며, 마이크로 p-n 다이오드(150)의 상부 및 저부 표면들은 동일한 직경 또는 폭과 수직 측벽들을 구비할 수 있다. 도 12a 및 도 12b에 예시된 바와 같이, 마이크로 LED 구조체들의 어레이는 피치(P), 각각의 마이크로 LED 구조체 사이의 간격(S), 및 각각의 마이크로 LED 구조체의 최대 폭(W)을 갖는 것으로 설명된다. 명확함과 간결함을 위해, 단지 x-치수만이 평면도에 점선으로 예시되지만, 유사한 y-치수가 존재할 수 있고 동일하거나 상이한 치수 값을 가질 수 있다는 것이 이해된다. 도 12a 및 도 12b에 예시된 특정 실시예들에서, x-치수 값과 y-치수 값은 평면도에서 동일하다. 일 실시예에서, 마이크로 LED 구조체들의 어레이는 10 ㎛의 피치(P)를 가질 수 있는데, 이때 각각의 마이크로 LED 구조체는 2 ㎛의 간격(S)과 8 ㎛의 최대 폭(W)을 갖는다. 다른 실시예에서, 마이크로 LED 구조체들의 어레이는 5 ㎛의 피치(P)를 가질 수 있는데, 이때 각각의 마이크로 LED 구조체는 2 ㎛의 간격(S)과 3 ㎛의 최대 폭(W)을 갖는다. 그러나, 본 발명의 실시예들은 이들 특정 치수로 한정되지 않고, 임의의 적합한 치수가 이용될 수 있다.
마이크로 LED 구조체를 수용 기판으로 이송하는 방법의 일 실시예가 도 13에서 설명된다. 그러한 실시예에서, 마이크로 LED 구조체들의 어레이가 상부에 배치된 캐리어 기판이 제공된다. 전술된 바와 같이, 각각의 마이크로 LED 구조체는 마이크로 p-n 다이오드, 마이크로 p-n 다이오드의 저부 표면 아래의 반사성 금속화 스택, 및 반사성 금속화 스택의 측벽들의 일부분에 걸쳐 이어지고 이를 측방향으로 둘러싸는 전기 절연 스페이서를 포함하며, 이때 반사성 금속화 스택은 마이크로 p-n 다이오드와 캐리어 기판 상의 접합 층 사이에 있다. 전술된 바와 같이, 접합 층은 단일의 접합 층, 합금 접합 층, 또는 융해 접합된 접합 층일 수 있다. 전기 절연 스페이서는 선택적으로 반사성 금속화 스택의 저부 표면의 일부분 및/또는 마이크로 p-n 다이오드의 저부 표면의 일부분에 걸쳐 이어질 수 있다. 컨포멀 유전체 장벽 층이 선택적으로 마이크로 p-n 다이오드의 측벽들에 걸쳐 이어질 수 있다. 컨포멀 유전체 장벽 층은 추가적으로 마이크로 p-n 다이오드의 저부 표면의 일부분에 걸쳐 이어질 수 있다. 작업(1310)에서, 마이크로 LED 구조체들 중 적어도 하나에 대해 접합 층에서 상 변화가 생성된다. 예를 들어, 상 변화는 접합 층을 접합 층을 형성하는 재료의 용융 온도 또는 액상선 온도 위로 가열하는 것과 연관될 수 있다. 이어서, 마이크로 p-n 다이오드, 반사성 금속화 스택 및 전기 절연 스페이서와, 선택적으로 마이크로 LED 구조체들 중 적어도 하나에 대한 컨포멀 유전체 장벽 층의 일부분과, 선택적으로 접합 층의 일부분이 작업(1320)에서 이송 헤드를 사용하여 픽업된 다음에 작업(1330)에서 수용 기판 상에 놓일 수 있다.
일 실시예에 따른 작업(1320)의 전반적인 예시가 도 14에 제공되어 있으며, 여기서 이송 헤드(300)가 마이크로 p-n 다이오드(150), 반사성 금속화 스택(120), 전기 절연 스페이서(127), 마이크로 LED 구조체들 중 적어도 하나에 대한 컨포멀 유전체 장벽 층(160)의 일부분, 및 합금 접합 층(211)의 일부분을 픽업한다. 픽업된 예 A의 마이크로 LED 구조체는 도면에서 다른 예시적인 마이크로 LED 구조체에 비해 약간 확대되어 있다. 예시된 특정 실시예에서, 컨포멀 유전체 장벽 층(260)이 형성되었지만, 다른 실시예들에서는 컨포멀 유전체 장벽 층이 존재하지 않을 수 있다. 몇몇 실시예들에서, 대략 절반과 같은, 합금 접합 층(211)의 일부분이 마이크로 LED 구조체와 함께 리프트-오프될 수 있다. 예 A의 마이크로 p-n 다이오드(150)를 포함한 특정 마이크로 LED 구조체가 예시되었지만, 본 명세서에 기술된 마이크로 p-n 다이오드(150)들 중 임의의 것을 포함하는 마이크로 LED 구조체들 중 임의의 것이 픽업될 수 있다는 것이 이해된다. 게다가, 도 14에 예시된 실시예는 단일의 마이크로 LED 구조체를 픽업하는 이송 헤드(300)를 도시하지만, 다른 실시예들에서 이송 헤드(300) 또는 복수의 이송 헤드(300)들이 일군의 마이크로 LED 구조체들을 픽업할 수 있다.
여전히 도 14를 참조하면, 예시된 특정 실시예에서, 마이크로 p-n 다이오드(150)의 저부 표면은 반사성 금속화 스택(120)의 상부 표면보다 더 넓고, 컨포멀 유전체 장벽 층(160)은 마이크로 p-n 다이오드(150)의 측벽들과, 마이크로 p-n 다이오드(150)의 저부 표면의 일부분에 걸쳐 이어진다. 일 태양에서, 마이크로 p-n 다이오드(150) 아래에서 감싸는 컨포멀 유전체 장벽 층(160)의 부분은 이송 헤드(300)에 의한 픽업 작업 동안에 마이크로 p-n 다이오드(150)의 측벽들 상의 컨포멀 유전체 장벽 층(160)을 부서지거나 파손되는 것으로부터 보호한다. 전기 절연 스페이서(127)들 또는 합금 접합 층(211)에 인접하여, 특히 예각을 갖는 코너들 및 위치들에서 컨포멀 유전체 장벽 층(160) 내에 응력점들이 생성될 수 있다. 마이크로 LED 구조체를 이송 헤드(300)와 접촉시키고/시키거나 합금 접합 층에서의 상 변화를 생성할 때, 이들 응력점은 컨포멀 유전체 층이 쪼개질 수 있는 컨포멀 유전체 장벽 층(160)에서 자연적인 파단점들이 된다. 일 실시예에서, 컨포멀 유전체 장벽 층(160)은 마이크로 p-n 다이오드 및 반사성 금속화 스택을 픽업하기 전이거나 픽업하는 동안일 수 있는, 마이크로 LED 구조체를 이송 헤드와 접촉시키고/시키거나 합금 접합 층에서의 상 변화를 생성시킨 후에 자연적인 파단점들에서 쪼개진다. 이전에 설명된 바와 같이, 액체 상태에서, 합금 접합 층은 마이크로 LED 구조체를 이송 헤드와 접촉시키는 것과 연관된 압축력에 응답하여 하부의 구조체 위에서 평활해질 수 있다. 일 실시예에서, 마이크로 LED 구조체를 이송 헤드와 접촉시킨 후, 이송 헤드는 합금 접합 층에서의 상 변화를 생성하기 전에 마이크로 LED 구조체의 상부 표면을 가로질러 문질러진다. 문지름은 이송 헤드 또는 마이크로 LED 구조체의 접촉 표면 상에 존재할 수 있는 임의의 입자들을 제거할 수 있다. 문지름은 또한 압력을 컨포멀 유전체 장벽 층에 전달할 수 있다. 따라서, 이송 헤드(300)로부터 컨포멀 유전체 장벽 층(160)에 압력을 전달하는 것과 합금 접합 층을 합금 접합 층의 액상선 온도 위로 가열하는 것 둘 모두는 마이크로 p-n 다이오드(150) 아래의 위치에서 컨포멀 유전체 장벽 층(160)을 쪼개는 데 기여할 수 있고, 마이크로 LED 구조체 및 양자 우물 층(116)의 완전성을 보존할 수 있다.
일 실시예에서, 마이크로 p-n 다이오드(150)의 저부 표면은 반사성 금속화 스택(120)의 상부 표면보다 더 넓고, 전기 절연 스페이서(127)는 컨포멀 유전체 장벽 층(160)이 마이크로 p-n 다이오드(150)의 저부 표면 상에 형성되고 파단점을 생성할 여지가 있을 정도로 마이크로 p-n 다이오드의 저부 표면 아래에서 에칭 백되지만, 이러한 거리는 또한 리소그래피 허용 오차들에 의해 결정될 수 있다. 일 실시예에서, 마이크로 p-n 다이오드(150)의 각각의 측부에서의 0.25 ㎛ 내지 1 ㎛ 거리가 50 옹스트롬 내지 600 옹스트롬 두께의 컨포멀 유전체 장벽 층(160)을 수용한다.
도 14에 예시된 특정 실시예인 예 A에서, 비패턴화된 얇은 점착 층(129)이 또한 쪼개지는데, 이때 점착 층(129)의 일부분이 마이크로 LED 구조체와 함께 픽업된다. 응력점들이 또한 전기 절연 스페이서(129)들 또는 합금 접합 층(211)에 인접하여 점착 층(129) 내에 생성될 수 있다. 마이크로 LED 구조체를 이송 헤드(300)와 접촉시키고/시키거나 합금 접합 층에서의 상 변화를 생성할 때, 이들 응력점은 점착 층이 쪼개질 수 있는 점착 층(129) 내의 자연적인 파단점들이 된다. 일 실시예에서, 점착 층(129)은 마이크로 p-n 다이오드 및 반사성 금속화 스택을 픽업하기 전이거나 픽업하는 동안일 수 있는, 마이크로 LED 구조체를 이송 헤드와 접촉시키고/시키거나 합금 접합 층에서의 상 변화를 생성시킨 후에 자연적인 파단점들에서 쪼개진다. 예 C 내지 예 E 및 예 H 내지 예 J와 같은 다른 실시예들에서, 패턴화된 점착 층(129)들은 쪼개짐 없이 마이크로 LED 구조체들과 함께 픽업될 수 있다.
본 발명의 실시예들에 따른 픽업 및 배치 작업(1320, 1330)들을 돕기 위해 다양한 적합한 이송 헤드들이 이용될 수 있다. 예를 들어, 이송 헤드(300)는 마이크로 LED 구조체를 픽업하기 위해 진공, 자기, 접착 또는 정전기 원리에 따라 마이크로 LED 구조체에 픽업 압력을 가할 수 있다.
도 15는 복수의 마이크로 LED 구조체들이 본 발명의 일 실시예에 따라 상부에 배치되어 있는 수용 기판(400)의 예시이다. 예를 들어, 수용 기판은 디스플레이 기판, 조명 기판, 트랜지스터와 같은 기능 디바이스를 갖는 기판, 또는 금속 재배선 라인들을 갖는 기판일 수 있지만 이로 한정되지 않는다. 예시된 특정 실시예에서, 각각의 마이크로 LED 구조체는 드라이버 접촉부(410) 위에 배치될 수 있다. 이어서, 공통 접촉 라인(420)이 일련의 마이크로 p-n 다이오드(150)들 위에 형성될 수 있다. 예시된 바와 같이, 마이크로 p-n 다이오드(150)의 테이퍼 형성된 측벽은 연속 접촉 라인의 형성을 용이하게 하는 토포그래피를 제공할 수 있다. 일 실시예에서, 공통 접촉 라인(420)은 일련의 적색-방출, 녹색-방출 또는 청색-방출 마이크로 LED들 위에 형성될 수 있다. 소정 실시예들에서, 공통 접촉 라인(420)은 인듐 주석 산화물(ITO)과 같은 투과성 접촉 재료로부터 형성될 것이다. 일 실시예에서, 복수의 마이크로 LED들은 적색-방출 마이크로 LED, 녹색-방출 마이크로 LED 및 청색-방출 마이크로 LED를 포함하는 3개의 마이크로 LED들의 픽셀 군들로 배열될 수 있다.
일 실시예에서, p-n 다이오드(150)는 대략 0.1 ㎛ 내지 3 ㎛의 두께를 갖는 상부 n-도핑된 층(114), 대략 0.3 ㎛ 미만의 두께를 갖는 양자 우물 층(116)(SQW 또는 MQW일 수 있음), 및 대략 0.1 ㎛ 내지 1 ㎛의 두께를 갖는 하부 p-도핑된 층(118)을 포함할 수 있다. 일 실시예에서, 상부 n-도핑된 층(114)은 0.1 ㎛ 내지 6 ㎛ 두께일 수 있다(이전에 설명된 벌크 층(112)을 포함하거나 이를 대체할 수 있음). 특정 실시예에서, p-n 다이오드(150)들은 3 ㎛ 미만의 두께이고 10 ㎛ 미만의 폭일 수 있다.
도 16은 본 발명의 일 실시예에 따른 마이크로 디바이스들의 어레이를 제조하는 방법을 예시한 플로우차트이다. 작업(1600)에서, 제1 기판 스택이 350℃ 이하, 또는 보다 구체적으로는 200℃ 이하의 액상선 온도를 갖는 중간 전기 전도성 접합 층을 사용하여 제2 기판 스택에 접합된다. 중간 접합 층은 상기 표 1에 열거된 재료들 중 임의의 재료뿐만 아니라 도 4c와 관련되는 바와 같은 알루미늄으로부터 형성될 수 있다. 예를 들어, 중간 접합 층은 순 금속 층 또는 합금 금속 층일 수 있다. 일 실시예에서, 중간 접합 층은 인듐 또는 주석을 포함하고, 인듐계 또는 주석계 땜납 재료일 수 있다. 중간 전기 전도성 접합 층은 비스무트, 은, 금, 갈륨, 아연, 구리, 알루미늄, 납 및 카드뮴과 같은 성분을 추가로 포함할 수 있다.
일 실시예에서, 중간 전기 전도성 접합 층은 제1 기판 스택의 제1 전기 전도성 접합 층을 제2 기판 스택의 제2 전기 전도성 접합 층에 접합시킴으로써 형성된다. 예를 들어, 이는 제1 및 제2 전기 전도성 접합 층들을, 동일한 재료로 형성된 때, 융해 접합시킴으로써 달성될 수 있다. 중간 전기 전도성 접합 층은 또한 제1 전기 전도성 접합 층을 상이한 재료로 형성된 제2 전기 전도성 접합 층에 합금 접합시킴으로써 형성될 수 있다. 그러한 경우에, 접합 층들의 조성들과 두께들은 중간 전기 전도성 접합 층의 원하는 액상선 온도를 달성하기 위해 제어될 수 있다. 제1 전기 전도성 접합 층을 제2 전기 전도성 접합 층에 접합시키는 것은 2개의 전기 전도성 접합 층들을 2개의 전기 전도성 접합 층들 중 하나의 액상선 온도보다 높은 고온에서 유지시키는 것을 포함할 수 있다.
이어서, 작업(1610)에서, 제1 기판 스택의 능동 디바이스 층이 패턴화되어 복수의 마이크로 디바이스들을 형성한다. 능동 디바이스 층은 도 1a 내지 도 12b에 관하여 설명된 바와 같은 마이크로 LED 디바이스들의 형성을 위한 양자 우물 층뿐만 아니라 p-n 다이오드 층을 포함할 수 있다. 복수의 마이크로 디바이스들의 형성에 뒤이어, 작업(1620)에서 중간 전기 전도성 접합 층의 소정 영역이 그의 액상선 온도 이상으로 가열된다. 예를 들어, 가열은 하부의 기판 및/또는 이송 헤드로부터 열을 전달하는 것을 포함할 수 있다. 이어서, 복수의 마이크로 디바이스들 중 적어도 하나가 중간 전기 전도성 접합 층의 일부분과 함께 이송 헤드를 사용하여 픽업된다. 일 실시예에서, 중간 전기 전도성 접합 층의 상당 부분이 픽업된다.
도 17은 본 발명의 일 실시예에 따른 전기 전도성 수용 접합 층(412) 및 접촉 패드(410)를 갖는 수용 기판(400)의 측단면도이다. 예시된 바와 같이, 이송 헤드(300)는 마이크로 디바이스 및 합금 접합 층(211)으로 예시된 중간 전기 전도성 접합 층의 상당 부분을 픽업하였다. 이어서, 작업(1640)에서 마이크로 디바이스 및 중간 전기 전도성 접합 층(211)의 상기 부분은 수용 기판 상의 전기 전도성 수용 접합 층(412) 상에 배치된다. 이제 도 18을 참조하면, 작업(1650)에서 중간 전기 전도성 접합 층이 전기 전도성 수용 접합 층에 접합되어 150℃ 초과의 액상선 온도를 갖는 영구적인 합금 접합 층(420)을 형성한다. 이어서, 마이크로 디바이스가 예시된 바와 같이 이송 헤드(300)에 의해 해제될 수 있다. 본 발명의 실시예들에 따르면, 영구적인 합금 접합 층(420)의 액상선 온도는 보호 밀봉 또는 제어기 회로의 플립 칩(flip chip) 접합과 같은 후처리 패키징 작업들을 견디기에 충분하다. 그러한 처리들은 최대 200℃ 또는 심지어 250℃의 온도에서 수행될 수 있다. 따라서, 일 실시예에서, 영구적인 합금 접합 층(420)의 액상선 온도는 200℃ 또는 심지어 250℃보다 크다.
전기 전도성 수용 접합 층(412)은 중간 전기 전도성 접합 층(211)보다 더 높은 액상선 온도를 가질 수 있다. 일 실시예에서, 중간 전기 전도성 접합 층(211)은 인듐계 또는 주석계 재료이고, 전기 전도성 수용 접합 층(412)은 은 또는 금과 같은 더 높은 액상선 온도의 재료이다. 일 실시예에서, 영구적인 합금 접합 층(420)은 후처리 패키징 작업들을 견디기 위해 그리고 디바이스 내구성을 제공하기 위해 중간 전기 전도성 접합 층(211)보다 더 높은 액상선 온도를 갖는다.
마이크로 디바이스와 함께 픽업되는 중간 전기 전도성 접합 층(211)의 부분 및 전기 전도성 수용 접합 층(412)의 두께들 및 조성들은 영구적인 합금 접합 층(420) 내의 원하는 합금 농도를 달성하도록 제어된다. 본 발명의 실시예들에 따르면, 접합 층(211, 412)들을 사용하여 생성된 접합 계면은 단일의 접합 층을 사용한 접합 계면보다 더 강할 수 있다. 증가된 접합 계면 강도는 후처리 동안에 그리고 원하는 사용 동안에 마이크로 디바이스에 추가의 구조적 완전성을 제공할 수 있다.
본 발명의 실시예들이 별개의 전기 전도성 수용 접합 층(412)으로부터 영구적인 합금 접합 층(420)을 형성하는 것을 설명하지만, 실시예들은 그러한 것으로 한정되지 않는다. 일 실시예에서, 중간 전기 전도성 접합 층(211)은 금속성일 수 있는 접촉부(410)의 일부분과 함께 영구적인 합금 접합 층(420)을 형성한다. 다른 실시예에서, 접촉부(410)는 인듐 주석 산화물과 같은 전기 전도성 비금속 재료이다. 예를 들어, 인듐 또는 인듐 합금 중간 전기 전도성 접합 층(211)이 인듐 주석 산화물 접촉부(410)와 점착 접합을 형성하고 인듐 주석 산화물 내로 확산될 수 있다.
일 실시예에서, 중간 전기 전도성 접합 층(211)을 전기 전도성 수용 접합 층(412)에 접합시키는 것은 중간 전기 전도성 접합 층(211)과 전기 전도성 수용 접합 층(412)을 중간 전기 전도성 접합 층(211)의 액상선 온도 초과의 고온에서 유지시키는 것을 포함할 수 있다. 중간 전기 전도성 접합 층(211)을 전기 전도성 수용 접합 층(412)에 접합시키는 것은 또한 이송 헤드(300)를 사용하여 중간 전기 전도성 접합 층에 열을 전달하는 것을 포함할 수 있다.
소정 실시예들에서, 중간 전기 전도성 접합 층의 상당 부분이 대응하는 마이크로 디바이스와 함께 수용 기판 상으로 해제된다. 그러한 실시예들에서, 상당 부분은 영구적인 합금 접합 층을 형성할 때 전기 전도성 수용 접합 층의 액상선 온도를 변화시키기에 충분한 양의 중간 전기 전도성 접합 층에 대응할 수 있다. 다른 실시예들에서, 상당 부분은 수용 기판에 대한 접합에 영향을 미칠 수 있는 유의한 양(significant quantity)에 대응할 수 있다.
도 16 내지 도 18은 단일 마이크로 디바이스의 이송을 설명하지만, 이 방법은 또한 마이크로 디바이스들의 어레이의 이송에 적용가능하다. 예를 들어, 작업(1620)은 중간 전기 전도성 접합 층의 복수의 영역들을 그의 액상선 온도 이상으로 가열하는 것을 포함할 수 있다. 작업(1630)은 대응하는 복수의 마이크로 디바이스들 및 중간 전기 전도성 접합 층의 대응하는 복수의 부분들을 대응하는 복수의 이송 헤드들을 사용하여 픽업하는 것을 포함할 수 있다. 작업(1640)은 복수의 마이크로 디바이스들 및 중간 접합 층의 복수의 부분들을 수용 기판 상의 전기 전도성 수용 접합 층의 대응하는 복수의 위치들 상에 배치하는 것을 포함할 수 있다. 작업(1650)은 중간 전기 전도성 접합 층의 복수의 부분들을 전기 전도성 수용 접합 층의 대응하는 복수의 위치들에 접합시켜 150℃ 초과, 또는 보다 구체적으로는 200℃ 초과 또는 250℃ 초과의 액상선 온도를 갖는 대응하는 복수의 영구적인 합금 접합 층들을 형성하는 것을 포함할 수 있다.
다른 태양에서, 본 발명의 실시예들은 이송 헤드들의 어레이에 의한, 사전제조된 마이크로 디바이스들의 어레이의 대량 이송(mass transfer)을 위한 방식을 설명한다. 대응하는 마이크로 LED 디바이스들의 어레이의 피치의 정수배와 부합하는 이송 헤드들의 어레이를 포함하는 이송 도구가 사용되어 마이크로 LED 디바이스들의 어레이를 픽업하여 수용 기판으로 이송할 수 있다. 이러한 방식으로, 마이크로 LED 디바이스들을 마이크로 디스플레이로부터 대면적 디스플레이에 이르는 임의의 크기의 기판들을 비롯한 이종 집적 시스템들 내로 높은 이송 속도로 통합 및 조립하는 것이 가능하다. 예를 들어, 마이크로 디바이스 이송 헤드들의 1 cm × 1 cm 어레이가 100,000개 초과의 마이크로 디바이스들을 픽업 및 이송할 수 있는데, 이때 마이크로 디바이스 이송 헤드들의 보다 큰 어레이가 보다 많은 마이크로 디바이스들을 이송할 수 있다. 이송 헤드들의 어레이 내의 각각의 이송 헤드는 또한 독립적으로 제어가능할 수 있으며, 이는 마이크로 디바이스들의 선택적인 픽업 및 해제를 가능하게 한다.
특정 이론으로 제한됨이 없이, 본 발명의 실시예들은 마이크로 디바이스들을 픽업하기 위해 반대 전하들의 인력을 사용하는 정전기 그리퍼(gripper)들의 원리에 따라 작동하는 마이크로 디바이스 이송 헤드들 및 헤드 어레이들을 설명한다. 본 발명의 실시예들에 따르면, 마이크로 디바이스에서 파지력을 생성하고 마이크로 디바이스를 픽업하기 위해 마이크로 디바이스 이송 헤드에 풀인 전압(pull-in voltage)이 인가된다. 파지력은 하전된 판 면적에 비례하여서, 압력으로서 계산된다. 이상적인 정전기 이론에 따르면, 단극 전극과 전기 전도성 기판 사이의 비-전기 전도성 유전체 층은 하기의 수학식 1에서의 파스칼(Pa) 단위의 파지 압력을 산출한다:
[수학식 1]
P = [εo /2] [V εr /d]2
여기서, εo = 8.85.10-12, V = 볼트(V) 단위의 전극-기판 전압, εr = 유전 상수, 및 d = 미터(m) 단위의 유전체 두께. 2개의 파지 전극들을 사용하는 2극 그리퍼의 경우에, 상기 수학식에서의 전압(V)은 전극 A와 전극 B 사이의 전압의 절반, 즉 [VA - VB]/2이다. 기판 전위는 평균 전위, 즉 [VA = VB]/2에 중심을 둔다. 이러한 평균은 VA = [-VB]인 경우에 대체로 0이다.
다른 태양에서, 본 발명의 실시예들은, 소정 처리 및 취급 작업들 동안에 마이크로 디바이스를 캐리어 기판 상에 유지할 수 있고, 상 변화를 겪을 때 마이크로 디바이스가 상부에 보유될 수 있지만 또한 픽업 작업 동안에 쉽게 해제가능하게 나오게 하는 매체를 제공하는 접합 층을 설명한다. 예를 들어, 접합 층은 접합 층이 픽업 작업 전에 또는 작업 동안에 고체로부터 액체 상태로 상 변화를 겪도록 재용융가능하거나 재유동가능할 수 있다. 액체 상태에서, 접합 층은 마이크로 디바이스를 캐리어 기판 상의 제위치에서 유지하면서 또한 마이크로 디바이스가 쉽게 해제가능하게 나오게 하는 매체를 제공할 수 있다. 특정 이론으로 제한됨이 없이, 캐리어 기판으로부터 마이크로 디바이스를 픽업하는 데 필요한 파지 압력을 결정함에 있어서, 파지 압력은 표면 장력 힘, 모세관력, 점성 효과, 탄성 복원력, 반데르발스 힘, 정지 마찰 및 중력을 포함할 수 있지만 이로 한정되지 않는, 마이크로 디바이스를 캐리어 기판에 유지시키는 힘을 초과하여야 한다.
본 발명의 실시예들에 따르면, 마이크로 디바이스의 치수들이 소정 범위 아래로 감소될 때, 마이크로 디바이스를 캐리어 기판에 유지시키는 액체 접합 층의 표면 장력 힘이 마이크로 디바이스를 유지시키는 다른 힘들에 비해 우세해질 수 있다. 도 19a는 156.7℃의 용융 온도에서 560 mN/m의 표면 장력을 갖는 액체 인듐(In) 접합 층을 가정할 때, 다양한 치수들의 마이크로 디바이스를 픽업하기 위해 표면 장력의 힘을 극복하는 데 요구되는 압력을 나타내는, 모델링 분석에 의해 얻어진 일 실시예의 그래프이다. 예를 들어, 도 19a를 참조하면, 예시적인 10 ㎛ × 10 ㎛ 폭의 마이크로 디바이스가 156.7℃의 용융 온도에서 560 mN/m의 액체 표면 장력을 갖는 인듐 접합 층을 사용하여 대략 0.22 MPa(2.2 기압(atm))의 표면 장력 압력으로 캐리어 기판 상에 보유된다. 이는 질화갈륨(GaN)의 예시적인 10 ㎛ x 10 ㎛ 폭 x 3 ㎛ 높이의 단편(piece)에 대해 대략 0.18 Pa (1.8 x 10-6 atm)인, 중력으로 인한 압력보다 상당히 더 크다.
표면 장력 압력과 점성 효과는 또한 픽업 작업 동안에 동적일 수 있다. 도 19b는 용융된 인듐(In) 접합 층을 사용하여 캐리어 기판 상에 보유된 예시적인 10 ㎛ × 10 ㎛ 폭의 마이크로 디바이스의 픽업 작업 동안에 생성된 증가하는 간극 거리와 표면 장력의 관계를 도시한, 모델링 분석에 의해 얻어진 일 실시예의 그래프이다. 도 19b에서 지칭된 x-축을 따른 간극 거리는 마이크로 디바이스의 저부와 캐리어 기판 사이의 거리이고, In 접합 층의 비용융 두께에 대응하는 2 ㎛에서 시작된다. 도 19b에 예시된 바와 같이, y-축을 따른 0.22 MPa(2.2 atm)의 표면 장력 압력이 초기에, 픽업 작업 시작 시의 파지 압력에 의해 극복된다. 이어서, 마이크로 디바이스가 캐리어 기판으로부터 들어올려질 때, 표면 장력이 급속히 하락하는데, 이때 마이크로 디바이스가 캐리어 기판으로부터 더욱 멀리 들어올려질 때 압력이 고르게 된다.
도 19c는 용융된 인듐(In) 접합 층을 사용하여 캐리어 기판 상에 보유된 예시적인 10 ㎛ × 10 ㎛ 마이크로 디바이스에 대한 다양한 견인 속도들에서의 픽업 작업 동안에 생성된 증가하는 간극 거리(㎛)와 점성력 압력(atm)의 관계를 도시한, 모델링 분석에 의해 얻어진 일 실시예의 그래프이다. 도 19c에서 지칭된 간극 거리는 마이크로 디바이스의 저부와 캐리어 기판 사이의 거리이고, In 접합 층의 비용융 두께에 대응하는 2 ㎛에서 시작된다. 예시된 바와 같이, 점성력 압력은 0.1 mm/s와 같은 보다 느린 들어올림 속도보다 1,000 mm/s와 같은 보다 빠른 들어올림 속도 동안에 더 뚜렷하다. 그러나, 도 19c에 예시된 예시적인 들어올림 속도를 사용하여 점성 효과로부터 생성된 압력은 도 19b에 예시된 생성된 표면 장력 압력보다 상당히 작은데, 이는 표면 장력 압력이 픽업 작업 동안에 파지 압력에 의해 극복되어야 하는 지배적인 압력임을 말한다.
소정 크기(g)의 공기 간극이 마이크로 디바이스 이송 헤드의 유전체 층과 마이크로 디바이스의 상부 전기 전도성 표면 사이에 존재하면, 수학식 2에서의 파지 압력은 다음과 같다:
[수학식 2]
P = [εo /2] [V εr / (d+ εr g)]2
공기 간극이 미립자 오염, 뒤틀림, 및 이송 헤드 또는 마이크로 디바이스의 표면의 오정렬, 또는 마이크로 디바이스의 상부 전기 전도성 표면 주위의 컨포멀 유전체 장벽 층의 립과 같은, 이송 헤드 또는 마이크로 디바이스 상의 추가의 층의 존재를 포함하지만 이로 한정되지 않는 다양한 원인들로 인해 존재할 수 있다는 것이 고려된다. 일 실시예에서, 컨포멀 유전체 장벽 층의 립이, 접촉 개구가 형성되는 공기 간극을 생성할 수 있고, 립이 존재하는 이송 헤드의 유전체 층의 유효 두께를 증가시킬 수 있다.
상기 수학식 1 및 수학식 2로부터 볼 수 있는 바와 같이, 픽업될 마이크로 디바이스와 마이크로 디바이스 이송 헤드 사이에 공기 간극이 존재하지 않는 경우에 보다 낮은 전압이 이용될 수 있다. 그러나, 공기 간극이 존재할 때, 이는 공기 커패시턴스가 유전체 층 커패시턴스와 경합할 수 있는 직렬 커패시턴스를 제공한다. 픽업될 마이크로 디바이스들의 대응하는 어레이 위의 마이크로 디바이스 이송 헤드들의 어레이 중 임의의 것 사이의 공기 커패시턴스의 가능성을 보상하기 위해서, 보다 높은 작동 전압, 유전체 재료에 대한 보다 높은 유전 상수, 또는 보다 얇은 유전체 재료가 전기장을 최대화시키기 위해 사용될 수 있다. 그러나, 보다 높은 전기장의 사용은 있을 수 있는 유전 파괴와 아킹으로 인해 한계를 갖는다.
도 19d는 증가하는 공기 간극 크기에 대응하는, 이송 헤드가 마이크로 디바이스의 상부 전기 전도성 표면으로부터 후퇴될 때 이송 헤드에 의해 마이크로 디바이스에 가해지는 파지 압력을 도시한, 모델링 분석에 의해 얻어진 일 실시예의 그래프이다. 상이한 선들은 이송 헤드 상의 0.5 ㎛ 내지 2.0 ㎛의 상이한 Ta2O5 유전체 층 두께들에 대응하며, 이때 전기장은 일정하게 유지된다. 예시된 바와 같이, 이들 조건에서, 대략 1 nm(0.001 ㎛) 그리고 심지어 몇몇 조건들에 대해 10 nm(0.01 ㎛)만큼 큰 공기 간극 크기들 하에서 파지 압력에 대한 어떠한 주목할 만한 영향도 관찰되지 않는다. 그러나, 허용가능한 공기 간극이 조건들을 변화시킴으로써 증가되거나 감소될 수 있다는 것이 인식될 것이다. 따라서, 본 발명의 몇몇 실시예들에 따르면, 픽업 작업 동안에 소정량의 공기 간극 허용 오차가 가능하고, 마이크로 디바이스 이송 헤드 및 마이크로 디바이스의 상부 전기 전도성 표면과의 실제 접촉이 필요하지 않을 수 있다.
이제 캐리어 기판으로부터 마이크로 디바이스를 픽업하는 데 요구되는 파지 압력이 마이크로 디바이스를 캐리어 기판 상에 유지시키는 압력의 합(뿐만 아니라 공기 간극으로 인한 임의의 압력 감소)을 초과하여야 한다고 가정하면, 작동 전압, 유전 상수 및 마이크로 디바이스 이송 헤드 내의 유전체 재료의 유전체 두께의 상호 관계를 파지 압력 수학식을 풂으로써 도출하는 것이 가능하다. 명확함을 위해, 공기 간극 거리가 0이라고 가정하면, 단극 전극에 대해 이는 다음과 같이 된다:
[수학식 3]
sqrt (P*2/εo) = Vεr/d
계산된 유전체 두께 값들의 예시적인 범위들이 본 발명의 일 실시예에 따른 파지 압력, 전압, 유전 상수 및 유전체 두께의 상호 의존성을 예시하기 위해 25 V 내지 300 V의 작동 전압들 사이에서 Al2O3 및 Ta2O5 유전체 재료들에 대하여 0.20 MPa(2 atm) 및 2.03 MPa(20 atm)의 원하는 파지 압력들에 대해 표 4에 제공되어 있다. 제공된 유전 상수들은 근사치이며, 형성 방법에 따라 값들이 변할 수 있다는 것이 이해된다.
Figure 112014056952578-pct00004
파지 압력이 유전체 두께의 역제곱에 비례하기 때문에, 표 4의 계산된 유전체 두께는 설정 작동 전압으로 필요한 파지 압력을 달성하도록 형성될 수 있는 최대 두께들을 나타낸다. 표 4에 제공된 것들보다 작은 두께들은 설정 작동 전압에서 보다 높은 파지 압력을 생성할 수 있지만, 보다 작은 두께는 유전체 층을 가로질러 인가 전기장을 증가시키며, 이는 유전체 재료가 단락 없이 인가 전기장을 견디기에 충분한 유전 강도를 가질 것을 요구한다. 표 4에 제공된 파지 압력, 전압, 유전 상수 및 유전체 두께 값들이 사실상 예시적이고, 본 발명의 실시예들에 따른 마이크로 디바이스 이송 헤드의 작동 범위들에 대한 기초를 제공하기 위해 제공된다는 것이 인식될 것이다. 표 4에 제공된 파지 압력, 전압, 유전 상수 및 유전체 두께 값들 사이의 관계가 이상적인 정전기 이론에 따라 예시되었으며, 본 발명의 실시예들은 그에 의해 제한되지 않는다.
도 20은 본 발명의 일 실시예에 따른 마이크로 LED 구조체를 픽업하기 위해 정전기 원리에 따라 작동하는 2극 마이크로 디바이스 이송 헤드 및 헤드 어레이의 측단면도이다. 예시된 바와 같이, 마이크로 디바이스 이송 헤드(300)는 기부 기판(302), 상부 표면(308)과 측벽(306)들을 포함하는 메사 구조체(304), 메사 구조체(304) 위에 형성되고 상부 표면(309)과 측벽(307)들을 포함하는 선택적인 패시베이션 층(310), 메사 구조체(304)(그리고 선택적인 패시베이션 층(310)) 위에 형성되는 한 쌍의 전극(316A, 316B)들, 및 전극(316A, 316B)들을 덮는 상부 표면(321)을 갖는 유전체 층(320)을 포함할 수 있다. 기부 기판(302)은 구조적 지지를 제공할 수 있는 규소, 세라믹 및 중합체와 같은 다양한 재료들로부터 형성될 수 있다. 일 실시예에서, 기부 기판은 103 내지 1018 ohm-cm의 전도율을 갖는다. 기부 기판(302)은 마이크로 디바이스 이송 헤드(300)를 정전기 그리퍼 조립체의 작동 전자 장치에 연결하기 위해 배선(도시되지 않음)을 추가로 포함할 수 있다.
메사 구조체(304)들은 픽업 작업 동안에 특정 마이크로 디바이스를 픽업하기 위한 국소화된 접촉점을 제공하도록 기부 기판으로부터 멀리 돌출되는 프로파일을 생성한다. 일 실시예에서, 메사 구조체(304)들은 대략 1 ㎛ 내지 5 ㎛, 또는 보다 구체적으로는 대략 2 ㎛의 높이를 갖는다. 메사 구조체(304)들의 구체적인 치수들은 픽업될 마이크로 디바이스들의 구체적인 치수들뿐만 아니라 메사 구조체들 위에 형성되는 임의의 층들의 두께에 의존할 수 있다. 일 실시예에서, 기부 기판(302) 상의 메사 구조체(304)들의 어레이의 높이, 폭 및 평탄도는 픽업 작업 동안에 각각의 마이크로 디바이스 이송 헤드(300)가 각각의 대응하는 마이크로 디바이스와 접촉할 수 있도록 기부 기판을 가로질러 균일하다. 일 실시예에서, 각각의 마이크로 디바이스 이송 헤드의 상부 표면(321)을 가로지른 폭은 픽업 작업 동안에 이송 헤드가 의도된 대응하는 마이크로 디바이스에 인접한 마이크로 디바이스와 의도하지 않게 접촉하지 않도록 대응하는 마이크로 디바이스 어레이 내의 각각의 마이크로 디바이스의 상부 표면의 폭보다 약간 크거나 그와 대략 동일하거나 그보다 작다.
메사 구조체(304)는 평탄할 수 있는 상부 표면(308)과 측벽(306)들을 구비한다. 일 실시예에서, 측벽(306)들은 예를 들어 최대 10도만큼 테이퍼 형성될 수 있다. 측벽(306)들의 테이퍼 형성은 전극(316)들 및 전극 리드(lead)(314)들을 형성하는 데 이로울 수 있다. 패시베이션 층(310)은 화학 증착(CVD), 스퍼터링, 또는 원자 층 침착(ALD)과 같은 다양한 적합한 기술들에 의해 침착될 수 있다. 일 실시예에서, 패시베이션 층(310)은 산화규소(SiO2), 산화알루미늄(Al2O3) 또는 산화탄탈륨(Ta2O5)과 같은 그러나 이로 한정되지 않는 0.5 ㎛ 내지 2.0 ㎛ 두께의 산화물일 수 있다. 전극(316A, 316B)들은 단층 또는 다층일 수 있다. 금속, 금속 합금, 내화 금속 및 내화 금속 합금을 비롯한 다양한 전기 전도성 재료들이 전극(316A, 316B)들을 형성하기 위해 채용될 수 있다. 일 실시예에서, 전극(316A, 316B)들은 최대 5,000 옹스트롬(0.5 ㎛)의 두께를 갖는다. 일 실시예에서, 전극(316A, 316B)들은 백금 또는 내화 금속 또는 내화 금속 합금과 같은 고 용융 온도 금속을 포함한다. 예를 들어, 전극(316A, 316B)들은 백금, 티타늄, 바나듐, 크롬, 지르코늄, 니오븀, 몰리브덴, 루테늄, 로듐, 하프늄, 탄탈륨, 텅스텐, 레늄, 오스뮴, 이리듐 및 이들의 합금을 포함할 수 있다. 내화 금속과 내화 금속 합금은 일반적으로 다른 금속들보다 열과 마모에 대한 더 높은 저항을 나타낸다. 일 실시예에서, 전극(316A, 316B)들은 대략 500 옹스트롬(0.05 ㎛) 두께의 티타늄텅스텐(TiW) 내화 금속 합금이다.
유전체 층(320)은 마이크로 디바이스 이송 헤드(300)의 요구되는 파지 압력을 달성하기에 적합한 두께 및 유전 상수, 및 작동 전압에서 파괴되지 않기에 충분한 유전 강도를 갖는다. 유전체 층은 단층 또는 다층일 수 있다. 일 실시예에서, 유전체 층은 0.5 ㎛ 내지 2.0 ㎛ 두께이지만, 두께는 이송 헤드(300)와 하부의 메사 구조체(304)의 특정 토포그래피에 따라 더 크거나 더 작을 수 있다. 적합한 유전체 재료들은 산화알루미늄(Al2O3)과 산화탄탈륨(Ta2O5)을 포함할 수 있지만, 이로 한정되지 않는다. 다시 상기 표 4를 참조하면, 22 V/㎛ 내지 71 V/㎛의 인가 전기장(전압을 유전체 두께로 나누어 결정됨)을 갖는 Al2O3 유전체 층 및 9 V/㎛ 내지 28 V/㎛의 인가 전기장을 갖는 Ta2O5 유전체 층의 실시예들이 제공되어 있다. 본 발명의 실시예들에 따르면, 유전체 층(320)은 작업 동안에 이송 헤드의 단락을 피하기 위해 인가 전기장보다 큰 유전 강도를 갖는다. 유전체 층(320)은 화학 증착(CVD), 원자 층 침착(ALD) 및 물리 증착(PVD), 예를 들어 스퍼터링과 같은 다양한 적합한 기술들에 의해 침착될 수 있다. 유전체 층(320)은 침착에 뒤이어 추가적으로 어닐링될 수 있다. 일 실시예에서, 유전체 층(320)은 적어도 400 V/㎛의 유전 강도를 갖는다. 그러한 높은 유전 강도는 예시적인 표 4에 제공된 계산된 두께보다 얇은 유전체 층의 사용을 허용할 수 있다. ALD와 같은 기술들이 우수한 유전 강도를 갖는 균일한, 컨포멀의, 치밀한, 그리고/또는 핀홀 없는 유전체 층을 침착하기 위해 이용될 수 있다. 다수의 층들이 또한 그러한 핀홀 없는 유전체 층(320)을 달성하기 위해 이용될 수 있다. 상이한 유전체 재료들의 다수의 층들이 또한 유전체 층(320)을 형성하기 위해 사용될 수 있다. 일 실시예에서, 하부의 전극(316A, 316B)들은 유전체 층의 침착 온도 선택시 제한 인자이지 않도록 유전체 층 재료(들)의 침착 온도 초과의 용융 온도를 갖는 백금 또는 내화 금속 또는 내화 금속 합금을 포함한다.
도 21 내지 도 37에 대응하는 하기의 설명은 마이크로 LED 디바이스 및 마이크로 LED 디바이스들의 어레이를 픽업하기 위한 다양한 방식들을 설명한다. 소정 마이크로 LED 디바이스들이 도 21 내지 도 37에 설명되고 예시되지만, 마이크로 LED 디바이스들이 이전에 도 1 내지 도 15에 관하여 예시되고 전술된 마이크로 LED 구조체들 중 임의의 것일 수 있다는 것이 인식될 것이다. 또한, 도 21 내지 도 37에 대응하는 하기의 설명에서 접합 층(220)이 참조된다. 하기의 설명과 도 21 내지 도 37의 접합 층(220)이 도 1 내지 도 18에 관하여 전술된 바와 같은 접합 층(210), 융해 접합된 접합 층, 합금 접합 층(211) 및 중간 접합 층을 지칭할 수 있다는 것이 인식될 것이다.
도 21은 본 발명의 일 실시예에 따른, 캐리어 기판으로부터 마이크로 디바이스를 픽업하여 수용 기판으로 이송하는 방법을 예시하는 플로우차트이다. 작업(2110)에서, 이송 헤드가 캐리어 기판에 연결된 마이크로 디바이스 위에 위치된다. 이송 헤드는 위의 실시예들에서 설명된 바와 같이 메사 구조체, 메사 구조체 위의 전극, 및 전극을 덮는 유전체 층을 포함할 수 있다. 이어서, 작업(2120)에서 마이크로 디바이스가 이송 헤드와 접촉된다. 일 실시예에서, 마이크로 디바이스는 이송 헤드의 유전체 층(320)과 접촉된다. 대안적인 실시예에서, 이송 헤드는 마이크로 디바이스 위에 위치되되, 파지 압력에 현저히 영향을 미치지 않는, 예를 들어 1 nm(0.001 ㎛) 또는 10 nm(0.01 ㎛)인, 이들을 분리하는 적합한 공기 간극을 갖고서 위치된다. 작업(2130)에서 마이크로 디바이스에 대한 파지 압력을 생성하기 위해 전극에 전압이 인가되고, 작업(2140)에서 마이크로 디바이스가 이송 헤드를 사용하여 픽업된다. 이어서, 작업(2150)에서 마이크로 디바이스가 수용 기판 상으로 해제된다.
작업(2110 내지 2150)들이 도 21에 순차적으로 예시되었지만, 실시예들이 그렇게 제한되지 않으며, 추가의 작업들이 수행될 수 있고, 소정 작업들이 상이한 순서로 수행될 수 있다는 것이 인식될 것이다. 예를 들어, 일 실시예에서, 마이크로 디바이스를 이송 헤드와 접촉시킨 후에, 이송 헤드 또는 마이크로 디바이스의 접촉 표면 상에 존재할 수 있는 임의의 입자들을 제거하기 위해 이송 헤드가 마이크로 디바이스의 상부 표면을 가로질러 문질러진다. 다른 실시예에서, 마이크로 디바이스를 픽업하기 전이나 픽업하는 동안에, 마이크로 디바이스를 캐리어 기판에 연결하는 접합 층에서의 상 변화를 생성하기 위한 작업이 수행된다. 접합 층의 일부분이 마이크로 디바이스와 함께 픽업되면, 후속 처리 동안에 접합 층의 상기 부분의 상을 제어하기 위한 추가의 작업들이 수행될 수 있다.
마이크로 디바이스에서 파지 압력을 생성하기 위해 전극에 전압을 인가하는 작업(2130)은 다양한 순서들로 수행될 수 있다. 예를 들어, 전압은 마이크로 디바이스를 이송 헤드와 접촉시키기 전에, 마이크로 디바이스를 이송 헤드와 접촉시키는 동안에, 또는 마이크로 디바이스를 이송 헤드와 접촉시킨 후에 인가될 수 있다. 전압은 또한 접합 층에서의 상 변화를 생성하기 전에, 생성하는 동안에, 또는 생성한 후에 인가될 수 있다.
이송 헤드가 2극 전극을 포함하는 경우에, 픽업 압력을 생성하기 위해 음 전압이 전극(316A)에 인가되는 특정 시점에서 양 전압이 전극(316B)에 인가되고 그 반대로도 그러하도록 교류 전압이 한 쌍의 전극(316A, 316B)들을 가로질러 인가된다. 이송 헤드로부터 마이크로 디바이스를 해제하는 것은 전압원을 끄는 것, 한 쌍의 전극들을 가로지른 전압을 낮추는 것, AC 전압의 파형을 변화시키는 것, 및 전압원을 접지시키는 것을 비롯한 다양한 방법들에 의해 달성될 수 있다.
도 22는 본 발명의 일 실시예에 따른, 캐리어 기판으로부터 마이크로 디바이스들의 어레이를 픽업하여 적어도 하나의 수용 기판으로 이송하는 방법을 예시하는 플로우차트이다. 작업(2210)에서, 이송 헤드들의 어레이가 마이크로 디바이스들의 어레이 위에 위치되며, 이때 각각의 이송 헤드는 메사 구조체, 메사 구조체 위의 전극, 및 전극을 덮는 유전체 층을 구비한다. 작업(2220)에서, 마이크로 디바이스들의 어레이가 이송 헤드들의 어레이와 접촉된다. 대안적인 실시예에서, 이송 헤드들의 어레이는 마이크로 디바이스들의 어레이 위에 위치되되, 파지 압력에 현저히 영향을 미치지 않는, 예를 들어 1 nm(0.001 ㎛) 또는 10 nm(0.01 ㎛)인, 이들을 분리하는 적합한 공기 간극을 갖고서 위치된다. 도 23은 본 발명의 일 실시예에 따른 마이크로 LED 디바이스(100)들의 어레이와 접촉하는 마이크로 디바이스 이송 헤드(300)들의 어레이의 측면도이다. 도 23에 예시된 바와 같이, 이송 헤드(300)들의 어레이의 피치(P)는 마이크로 LED 디바이스(100)들의 피치와 부합하는데, 이때 이송 헤드들의 어레이의 피치(P)는 이송 헤드들 사이의 간격(S)과 이송 헤드의 폭(W)의 합이다.
일 실시예에서, 마이크로 LED 디바이스(100)들의 어레이는 10 ㎛의 피치를 가지는데, 이때 각각의 마이크로 LED 디바이스는 2 ㎛의 간격과 8 ㎛의 최대 폭을 갖는다. 예시적인 실시예에서, 곧은 측벽들을 갖는 마이크로 p-n 다이오드(150)를 가정하면, 각각의 마이크로 LED 디바이스(100)의 상부 표면은 대략 8 ㎛의 폭을 갖는다. 그러한 예시적인 실시예에서, 대응하는 이송 헤드(300)의 상부 표면(321)(도 20 참조)의 폭은 인접한 마이크로 LED 디바이스와의 의도하지 않은 접촉을 피하도록 대략 8 ㎛ 이하이다. 다른 실시예에서, 마이크로 LED 디바이스(100)들의 어레이는 5 ㎛의 피치를 가지는데, 이때 각각의 마이크로 LED 디바이스는 2 ㎛의 간격과 3 ㎛의 최대 폭을 갖는다. 예시적인 실시예에서, 각각의 마이크로 LED 디바이스(100)의 상부 표면은 대략 3 ㎛의 폭을 갖는다. 그러한 예시적인 실시예에서, 대응하는 이송 헤드(300)의 상부 표면(321)의 폭은 인접한 마이크로 LED 디바이스(100)와의 의도하지 않은 접촉을 피하도록 대략 3 ㎛ 이하이다. 그러나, 본 발명의 실시예들은 이들 특정 치수로 한정되지 않고, 임의의 적합한 치수일 수 있다. 예를 들어, 이송 헤드(300)의 상부 표면(321)은 마이크로 LED 디바이스(100)의 상부 표면보다 약간 더 클 수 있고, 도 12a 및 도 12b에 관하여 기술된 마이크로 LED 어레이의 피치(P)보다 더 작을 수 있다.
도 24는 본 발명의 일 실시예에 따른 마이크로 LED 디바이스(100)들의 어레이와 접촉하는 마이크로 디바이스 이송 헤드들의 어레이의 측면도이다. 도 24에 예시된 실시예에서, 이송 헤드들의 피치(P)는 마이크로 디바이스들의 어레이의 피치의 정수배이다. 예시된 특정 실시예에서, 이송 헤드들의 피치(P)는 마이크로 LED 디바이스들의 어레이의 피치의 3배이다. 그러한 실시예에서, 보다 큰 이송 헤드 피치를 갖는 것은 이송 헤드들 사이에서의 아킹을 막을 수 있다.
다시 도 22를 참조하면, 작업(2230)에서, 전압이 선택적으로 이송 헤드(100)들의 어레이의 일부분에 인가된다. 따라서, 각각의 이송 헤드(300)는 독립적으로 작동될 수 있다. 작업(2240)에서, 전압이 선택적으로 인가되어 있는 이송 헤드들의 어레이의 상기 부분을 사용하여 마이크 디바이스들의 어레이의 대응하는 부분이 픽업된다. 일 실시예에서, 전압을 이송 헤드들의 어레이의 일부분에 선택적으로 인가하는 것은 전압을 이송 헤드들의 어레이 내의 모든 이송 헤드에 인가하는 것을 의미한다. 도 25는 본 발명의 일 실시예에 따른 마이크로 LED 디바이스(100)들의 어레이를 픽업한 마이크로 디바이스 이송 헤드들의 어레이 내의 모든 이송 헤드의 측면도이다. 다른 실시예에서, 전압을 이송 헤드들의 어레이의 일부분에 선택적으로 인가하는 것은 전압을 이송 헤드들의 어레이 내의 모든 이송 헤드보다 더 적은 이송 헤드들(예컨대, 이송 헤드들의 서브세트(subset))에 인가하는 것을 의미한다. 도 26은 본 발명의 일 실시예에 따른 마이크로 LED 디바이스(100)들의 어레이의 일부분을 픽업하는 마이크로 디바이스 이송 헤드들의 어레이의 서브세트의 측면도이다. 도 25 및 도 26에 예시된 특정 실시예에서, 픽업 작업은 마이크로 p-n 다이오드(150), 반사성 금속화 스택(120), 전기 절연 스페이서(127), 및 마이크로 LED 디바이스(100)에 대한 컨포멀 유전체 장벽 층(160)의 일부분을 픽업하는 것을 포함한다. 도 25 및 도 26에 예시된 특정 실시예에서, 픽업 작업은 접합 층(220)의 상당 부분을 픽업하는 것을 포함한다. 따라서, 도 23 내지 도 28에 관하여 설명된 임의의 실시예가 또한 접합 층(220)의 상기 부분의 온도를 제어하는 것을 동반할 수 있다. 예를 들어, 도 23 내지 도 28에 관하여 설명된 실시예들은 마이크로 디바이스들의 어레이를 픽업하기 전에 마이크로 디바이스들의 어레이를 캐리어 기판(201)에 연결하는 접합 층의 복수의 위치들에서 고체로부터 액체 상태로의 상 변화를 생성하기 위한 작업을 수행하는 것을 포함할 수 있다. 일 실시예에서, 접합 층의 복수의 위치들은 동일한 접합 층의 영역들일 수 있다. 일 실시예에서, 접합 층의 복수의 위치들은 접합 층의 측방향으로 개별적인 위치들일 수 있다.
이어서, 작업(2250)에서, 마이크로 디바이스들의 어레이의 상기 부분이 적어도 하나의 수용 기판 상으로 해제된다. 따라서, 마이크로 LED들의 어레이가 모두 단일 수용 기판 상으로 해제되거나 다수의 기판들 상으로 선택적으로 해제될 수 있다. 예를 들어, 수용 기판은 디스플레이 기판, 조명 기판, 트랜지스터 또는 IC와 같은 기능 디바이스를 갖는 기판, 또는 금속 재배선 라인을 갖는 기판일 수 있지만 이로 한정되지 않는다. 해제는 앞서 설명된 바와 같이 인가 전압에 영향을 줌으로써 달성될 수 있다.
몇몇 실시예들에 따르면, 해제는 또한 도 16 내지 도 18에 관하여 설명된 바와 유사하게 접합 층(220)을 전기 전도성 수용 접합 층과 합금 접합시켜 영구적인 합금 접합 층을 형성하는 것을 동반할 수 있다. 소정 실시예들에서, 접합 층(220)의 상당 부분이 대응하는 마이크로 LED 디바이스와 함께 수용 기판 상으로 해제된다. 그러한 실시예들에서, 상당 부분은 영구적인 합금 접합 층을 형성할 때 전기 전도성 수용 접합 층의 액상선 온도를 변화시키기에 충분한 양의 접합 층에 대응할 수 있다. 다른 실시예들에서, 상당 부분은 수용 기판에 대한 접합에 영향을 미칠 수 있는 유의한 양에 대응할 수 있다.
도 27은 복수의 드라이버 접촉부(410)들을 포함하는 수용 기판(400) 위에 마이크로 LED 디바이스(100)들의 대응하는 어레이를 유지시키는 마이크로 디바이스 이송 헤드들의 어레이의 측면도이다. 이어서, 마이크로 LED 디바이스(100)들의 어레이가 수용 기판과 접촉하도록 배치된 다음에 선택적으로 해제될 수 있다. 도 28은 본 발명의 일 실시예에 따른 드라이버 접촉부(410) 위에서 수용 기판(400) 상으로 선택적으로 해제된 단일 마이크로 LED 디바이스(100)의 측면도이다. 다른 실시예에서, 하나 초과의 마이크로 LED 디바이스(100)가 해제되거나, 마이크로 LED 디바이스(100)들의 전체 어레이가 해제된다.
도 29는 본 발명의 일 실시예에 따른, 캐리어 기판으로부터 마이크로 디바이스를 픽업하여 수용 기판으로 이송하는 방법을 예시하는 플로우차트이다. 명확함을 위해, 도 29는 도 30a 내지 도 32b에 예시된 다양한 구조적 구성들에 관하여 설명되지만, 본 발명의 실시예들은 그렇게 제한되지 않으며, 본 명세서에 언급된 다른 구조적 구성들로 실시될 수 있다. 작업(2910)에서, 접합 층에 연결된 마이크로 디바이스를 지지하는 캐리어 기판이 선택적으로 접합 층의 액상선 온도 미만의 온도로 가열된다. 일 실시예에서, 캐리어 기판은 접합 층의 액상선 온도보다 1℃ 내지 10℃ 낮은 온도로 가열되지만, 보다 낮거나 보다 높은 온도가 사용될 수 있다. 캐리어 기판으로부터의 열은 또한 접합 층을 대략 동일한 온도로 유지시키기 위해 캐리어 기판으로부터 접합 층으로 전달될 수 있다. 작업(2920)에서, 이송 헤드가 접합 층의 액상선 온도 초과의 온도로 가열된다. 예를 들어, 이송 헤드는 접합 층의 액상선 온도보다 1℃ 내지 150℃, 그리고 보다 구체적으로는 1℃ 내지 50℃ 높은 온도로 가열될 수 있지만, 보다 높은 온도가 사용될 수 있다. 이어서, 작업(2925)에서 마이크로 디바이스가 이송 헤드와 접촉되고, 작업(2930)에서 접합 층을 적어도 부분적으로 용융시키기 위해 이송 헤드(300)로부터 접합 층(220)으로 열이 전달된다. 대안적으로, 작업(2925)에서 마이크로 디바이스가 이송 헤드와 접촉되고, 뒤이어 작업(2920)에서 이송 헤드를 접합 층의 액상선 온도 초과의 온도로 가열하여 이송 헤드(300)로부터 접합 층(220) 내로 열이 전달되게 하여 작업(2930)에서 접합 층을 적어도 부분적으로 용융시키게 할 수 있다. 따라서, 도 29 및 도 33에 예시된 플로우차트들의 작업들의 순서가 순차적으로 번호가 부여된 작업들과는 상이한 순서들로 수행될 수 있다는 것이 이해될 것이다. 일 실시예에서, 이송 헤드와 캐리어 기판은 마이크로 디바이스를 액상선 온도 위로 가열되는 이송 헤드와 접촉시킬 때 접합 층의 충분한 부분이 급속히 용융되도록 하는 온도로 가열되어, 마이크로 디바이스를 캐리어 기판에 유지시키는 표면 장력 힘을 극복하는 파지 압력의 생성 시 마이크로 디바이스가 이송 헤드에 의해 픽업될 수 있게 한다. 마이크로 디바이스의 크기, 픽업 속도 및 시스템의 열 전도율이 온도를 결정하는 데 있어서의 요인들이다.
도 30a는 본 발명의 일 실시예에 따른 마이크로 LED 디바이스(100) 바로 아래의 측방향으로 연속적인 접합 층의 적어도 부분적으로 용융된 위치(215)의 측면도이다. 예시된 바와 같이, 마이크로 디바이스(200) 바로 아래에 위치된 접합 층(220)의 위치(215) 내의 영역(209)은 영역(211)이 액체 상태에 있음을 나타내는 보다 어두운 음영으로 예시되는 반면, 접합 층(220)의 보다 밝은 음영 부분(213)은 고체 상태에 있다. 도 33a에 예시된 특정 실시예에서, 접합 층(220)의 영역(209)의 국소화된 용융은 마이크로 디바이스(100)를 지지하는 기판(201)과 이송 헤드(300)를 지지하는 이송 헤드 조립체를 별개로 가열함으로써 달성될 수 있다. 예를 들어, 캐리어 기판(201)은 선택적인 가열 요소(602)(점선으로 표시됨)와 열 분배 판(600)을 사용하여 접합 층의 액상선 온도보다 1℃ 내지 10℃ 낮은 온도로 전역적으로 가열될 수 있고, 이송 헤드는 가열 요소(502)와 열 분배 판(500)을 사용하여 접합 층의 액상선 온도보다 1℃ 내지 150℃, 그리고 보다 구체적으로는 1℃ 내지 150℃ 높은 온도로 가열될 수 있다. 열은 무엇보다도 IR 열 램프, 레이저, 저항 가열 요소와 같은 다른 방식들로 인가될 수 있다. 기판(201)은 또한 국소적으로 가열될 수 있다.
도 30b는 본 발명의 일 실시예에 따른 마이크로 LED 디바이스(100) 바로 아래의 측방향으로 연속적인 접합 층의 적어도 부분적으로 용융된 위치들의 측면도이다. 예시된 바와 같이, 마이크로 디바이스(200) 바로 아래에 위치된 접합 층(220)의 위치는 영역(209)이 액체 상태에 있음을 나타내는 보다 어두운 음영으로 예시된다. 도 30b에 예시된 특정 실시예에서, 측방향으로 연속적인 접합 층(220)의 실질적으로 전부가 액체 상태(209)에 있으며, 이는 이송 헤드(300)의 별도의 가열을 요구함이 없이, 마이크로 디바이스(100)를 지지하는 기판(201)을 예를 들어 가열 요소(602)와 열 분배 판(600)을 사용하여 접합 층(220)의 액상선 온도로 또는 그 위로 전역적으로 가열함으로써 달성될 수 있다.
도 31a는 본 발명의 다른 실시예에 따른 마이크로 LED 디바이스(100) 바로 아래의 접합 층의 적어도 부분적으로 용융된 측방향으로 개별적인 위치(215)의 측면도이다. 예시된 바와 같이, 마이크로 디바이스(100) 바로 아래의 접합 층(220)의 위치(215)들은 측방향으로 개별적인 위치들인데, 이때 이송 헤드(300)와 접촉하고 있는 마이크로 디바이스(100) 바로 아래에 위치된 접합 층의 측방향으로 개별적인 위치(215)들은 영역(209)의 음영으로 표시된 적어도 부분적으로 용융된 상태이다. 도 30a와 유사하게, 접합 층(220)의 측방향으로 개별적인 위치의 영역(209)의 국소화된 용융은 마이크로 디바이스(100)를 지지하는 기판(201)과 이송 헤드(300)를 지지하는 이송 헤드 조립체를 별개로 가열함으로써 달성될 수 있다. 점선으로 표시된 가열 요소(602)는 국소화된 가열을 위해 선택적일 수 있다. 캐리어 기판(201)은 또한 국소적으로 가열될 수 있다.
도 31b는 본 발명의 일 실시예에 따른 접합 층의 적어도 부분적으로 용융된 측방향으로 개별적인 위치들의 측면도이다. 예시된 바와 같이, 마이크로 디바이스(100)들 아래에 위치된 접합 층(220)의 측방향으로 개별적인 위치(215)들은 영역(209)들이 액체 상태에 있음을 나타내는 보다 어두운 음영으로 예시된다. 도 31b에 예시된 특정 실시예에서, 접합 층(220)의 각각의 측방향으로 개별적인 위치(215)의 실질적으로 전부가 용융되며, 이는 이송 헤드(300)의 별도의 가열을 필요로 함이 없이, 마이크로 디바이스(100)를 지지하는 기판(201)을 예를 들어 가열 요소(602)와 열 분배 판(600)을 사용하여 접합 층(220)의 액상선 온도로 또는 그 위로 전역적으로 가열함으로써 달성될 수 있다.
도 32a는 본 발명의 일 실시예에 따른 지주(202) 상의 접합 층의 적어도 부분적으로 용융된 측방향으로 개별적인 위치(215)의 측면도이다. 예시된 바와 같이, 마이크로 디바이스(100) 아래에 위치된 접합 층(220)의 위치(215)들은 측방향으로 개별적인 위치들인데, 이때 이송 헤드(300)와 접촉하고 있는 마이크로 디바이스(100) 아래에 위치된 접합 층의 측방향으로 개별적인 위치(215)들은 영역(209)의 음영으로 표시된 적어도 부분적으로 용융된 상태이다. 접합 층(220)은 또한 도 10c의 예 B와 유사하게 합금 접합 층(211)의 영역들과 접합 층(210)의 영역들을 포함할 수 있다. 도 30a와 유사하게, 접합 층(220)의 측방향으로 개별적인 위치(215)의 영역(209)의 국소화된 용융은 마이크로 디바이스(100)를 지지하는 기판(201)과 이송 헤드(300)를 지지하는 이송 헤드 조립체를 별개로 가열함으로써 달성될 수 있다. 점선으로 표시된 가열 요소(602)는 국소화된 가열을 위해 선택적일 수 있다. 캐리어 기판(201)은 또한 국소적으로 가열될 수 있다.
도 32b는 본 발명의 일 실시예에 따른 지주(202) 상의 접합 층의 적어도 부분적으로 용융된 측방향으로 개별적인 위치(215)들의 측면도이다. 예시된 바와 같이, 마이크로 디바이스(100)들 아래에 위치된 접합 층(220)의 측방향으로 개별적인 위치들은 영역(209)들이 액체 상태에 있음을 나타내는 보다 어두운 음영으로 예시된다. 도 32b에 예시된 특정 실시예에서, 접합 층(220)의 각각의 측방향으로 개별적인 위치(215)가 용융되며, 이는 이송 헤드(300)의 별도의 가열을 필요로 함이 없이, 마이크로 디바이스(100)를 지지하는 기판(201)을 예를 들어 가열 요소(602)와 열 분배 판(600)을 사용하여 접합 층(220)의 액상선 온도로 또는 그 위로 전역적으로 가열함으로써 달성될 수 있다.
다시 도 29를 참조하면, 작업(2940)에서 마이크로 디바이스(100)에서 파지 압력을 생성하기 위해 이송 헤드(300) 내의 전극(들)(316)에 전압이 인가되고, 작업(2950)에서 마이크로 디바이스가 이송 헤드를 사용하여 픽업된다. 전술된 바와 같이, 도 29 및 도 33에 예시된 플로우차트들의 작업들의 순서는 순차적으로 번호가 부여된 작업들과는 상이한 순서들로 수행될 수 있다. 예를 들어, 마이크로 디바이스에서 파지 압력을 생성하기 위해 이송 헤드에 전압을 인가하는 작업(2940)은 작업들의 순서에서 보다 일찍 수행될 수 있다. 일 실시예에서, 작업(2945)에서 접합 층(220)의 상당 부분이 이송 헤드(300)를 사용하여 픽업된다. 예를 들어, 접합 층(220)의 대략 절반이 마이크로 디바이스(100)와 함께 픽업될 수 있다. 대안적인 실시예에서, 접합 층(220)의 어떠한 것도 이송 헤드를 사용하여 픽업되지 않는다. 작업(2950)에서, 마이크로 디바이스 및 선택적으로 접합 층(220)의 일부분이 수용 기판과 접촉하여 배치된다. 이어서, 작업(2960)에서, 마이크로 디바이스 및 선택적으로 접합 층(220)과 컨포멀 유전체 장벽 층(160)의 일부분이 수용 기판 상으로 해제된다.
마이크로 디바이스 및 접합 층(220)(또는 합금 접합 층(211))의 일부분을 픽업하고 이송하며 수용 기판과 접촉시키고 수용 기판 상으로 해제할 때 접합 층의 상기 부분의 상을 제어하도록 다양한 작업들이 수행될 수 있다. 예를 들어, 마이크로 디바이스와 함께 픽업되는 접합 층의 부분은 접촉 작업(2950) 동안에 그리고 해제 작업(2960) 동안에 액체 상태로 유지될 수 있다. 다른 실시예에서, 접합 층의 상기 부분은 픽업된 후에 고상으로 냉각되게 될 수 있다. 예를 들어, 접합 층의 상기 부분은 접촉 작업(2950) 동안에 고상일 수 있고, 해제 작업(2960) 전에 또는 그 동안에 액체 상태로 다시 용융될 수 있다. 본 발명의 실시예들에 따라 다양한 온도 및 재료 상 사이클이 수행될 수 있다.
도 30a의 마이크로 디바이스를 픽업하고 이송하며 수용 기판과 접촉시키고 해제할 때 접합 층(또는 합금 접합 층)의 상기 부분의 상을 제어하는 것을 예시하는 예시적인 실시예가 도 33에 예시된 하기의 방법 및 도 34 내지 도 37에 예시된 구조적 구성들에서 추가로 상세히 설명되지만, 본 발명의 실시예들은 그렇게 제한되지 않으며, 다른 구조적 구성들로 실시될 수 있다. 작업(3310)에서, 접합 층의 복수의 위치들에 연결된 마이크로 디바이스들의 어레이를 지지하는 기판이 선택적으로 접합 층의 액상선 온도 미만의 온도로 가열된다. 캐리어 기판으로부터의 열은 또한 접합 층을 대략 동일한 온도로 유지시키기 위해 캐리어 기판으로부터 접합 층으로 전달될 수 있다. 작업(3320)에서, 이송 헤드가 접합 층의 액상선 온도 초과의 온도로 가열된다. 이어서, 작업(3325)에서 마이크로 디바이스들의 어레이가 이송 헤드들의 어레이와 접촉되고, 작업(3330)에서 이송 헤드(300)들의 어레이로부터 접합 층(220)의 복수의 위치들로 열이 전달되어 접합 층의 복수의 위치들의 부분들을 적어도 부분적으로 용융시킨다. 대안적으로, 작업(3325)에서 마이크로 디바이스들의 어레이가 이송 헤드들의 어레이와 접촉되고, 뒤이어 작업(3320)에서 이송 헤드들의 어레이를 접합 층의 액상선 온도 초과의 온도로 가열하여, 작업(3330)에서 이송 헤드(300)들의 어레이로부터 접합 층(220)의 복수의 위치들로 열이 전달되어 접합 층의 복수의 위치들의 상기 부분들을 적어도 부분적으로 용융시킬 수 있다. 따라서, 도 29 및 도 33에 예시된 플로우차트들의 작업들의 순서가 순차적으로 번호가 부여된 작업들과는 상이한 순서들로 수행될 수 있다는 것이 이해될 것이다.
도 34는 본 발명의 일 실시예에 따른, 어두운 음역 영역(209)들로 표시된, 접합 층(220)(또는 합금 접합 층(211))의 복수의 위치들이 적어도 부분적으로 용융된, 도 30a의 마이크로 LED 디바이스들의 어레이와 접촉하고 있는 마이크로 디바이스 이송 헤드들의 어레이의 측면도이다. 도 34에 예시된 특정 실시예에서, 접합 층(220)의 영역(209)의 국소화된 용융은 마이크로 디바이스(100)를 지지하는 캐리어 기판(201)과 이송 헤드(300)들의 어레이를 별개로 가열함으로써 달성될 수 있다. 예를 들어, 도 30a에 관하여 설명된 바와 같이, 캐리어 기판(201)은 가열 요소(602)와 열 분배 판(600)을 사용하여 접합 층의 액상선 온도보다 1℃ 내지 10℃ 낮은 온도로 가열될 수 있고, 이송 헤드(300)들의 기본 어레이는 가열 요소(502)와 열 분배 판(500)을 사용하여 접합 층의 액상선 온도보다 1℃ 내지 150℃, 그리고 보다 구체적으로는 1℃ 내지 150℃ 높은 온도로 가열될 수 있다. 열은 무엇보다도 IR 열 램프, 레이저, 저항 가열 요소와 같은 다른 방식들로 인가될 수 있다. 캐리어 기판(201)은 또한 국소적으로 가열될 수 있다.
다시 도 33을 참조하면, 이어서, 작업(3340)에서 마이크로 디바이스(100)들의 대응하는 어레이에서 파지 압력을 생성하기 위해 이송 헤드(300)들의 어레이의 일부분 내의 전극(들)(116)에 전압이 선택적으로 인가되고, 작업(3345)에서 마이크로 디바이스(100)들의 어레이의 대응하는 부분이 이송 헤드(300)들의 어레이의 상기 부분을 사용하여 픽업된다. 전술된 바와 같이, 도 29 및 도 33에 예시된 플로우차트들의 작업들의 순서는 순차적으로 번호가 부여된 작업들과는 상이한 순서들로 수행될 수 있다. 예를 들어, 마이크로 디바이스에서 파지 압력을 생성하기 위해 이송 헤드에 전압을 인가하는 작업(3340)은 작업들의 순서에서 보다 일찍 수행될 수 있다. 일 실시예에서, 작업(3345)에서 접합 층(220)의 복수의 위치들의 상당 부분이 마이크로 디바이스(100)들의 어레이와 함께 픽업된다. 예를 들어, 접합 층(220)의 복수의 위치들의 대략 절반이 마이크로 디바이스(100)들의 어레이와 함께 픽업될 수 있다. 대안적인 실시예에서, 접합 층(220)의 어느 것도 마이크로 디바이스(100)들의 어레이와 함께 픽업되지 않는다. 도 35는 접합 층의 복수의 위치들의 상당 부분이 마이크로 LED 디바이스(100)들의 어레이와 함께 액체 상태(209)로 픽업된, 본 발명의 일 실시예에 따른 마이크로 LED 디바이스(100)들의 어레이를 픽업한 마이크로 디바이스 이송 헤드(300)들의 어레이의 측면도이다.
작업(3350)에서, 픽업된 마이크로 디바이스(100)들의 어레이의 대응하는 부분 및 선택적으로 접합 층(220)의 상기 부분은 수용 기판과 접촉하여 배치된다. 접합 층(220)은 기판과 접촉할 때 고체 상태(213)이거나 액체 상태(209)일 수 있다. 이어서, 작업(3360)에서, 마이크로 디바이스들의 어레이의 상기 부분 및 선택적으로 접합 층(220)의 상기 부분은 적어도 하나의 수용 기판 상으로 선택적으로 해제된다. 따라서, 마이크로 디바이스들의 어레이가 모두 단일 수용 기판 상으로 해제되거나 다수의 기판들 상으로 선택적으로 해제될 수 있다. 수용 기판은 디스플레이 기판, 조명 기판, 트랜지스터 또는 IC와 같은 기능 디바이스를 갖는 기판, 또는 금속 재배선 라인들을 갖는 기판일 수 있지만 이로 한정되지 않는다. 해제는 전압원을 끄거나, 전압원을 접지시키거나, 정전압의 극성을 역전시킴으로써 달성될 수 있다.
몇몇 실시예들에 따르면, 해제는 또한 도 16 내지 도 18에 관하여 설명된 바와 유사하게 접합 층(220)을 전기 전도성 수용 접합 층과 합금 접합시켜 영구적인 합금 접합 층을 형성하는 것을 동반할 수 있다. 소정 실시예들에서, 접합 층(220)의 상당 부분이 대응하는 마이크로 LED 디바이스와 함께 수용 기판 상으로 해제된다. 그러한 실시예들에서, 상당 부분은 영구적인 합금 접합 층을 형성할 때 전기 전도성 수용 접합 층의 액상선 온도를 변화시키기에 충분한 양의 접합 층에 대응할 수 있다. 다른 실시예들에서, 상당 부분은 수용 기판에 대한 접합에 영향을 미칠 수 있는 유의한 양에 대응할 수 있다.
도 36은 픽업된 접합 층의 부분들이 액체 상태(209)에 있는, 본 발명의 일 실시예에 따른 마이크로 LED 디바이스들의 어레이가 복수의 드라이버 접촉부(410)들을 포함한 수용 기판(400) 위에 위치된 상태에서의 마이크로 디바이스 이송 헤드들의 어레이의 측면도이다. 도 37은 본 발명의 일 실시예에 따른 드라이버 접촉부(410) 위에서 수용 기판(400) 상으로 선택적으로 해제된 마이크로 LED 디바이스들의 어레이의 측면도이다. 다른 실시예에서, 단일 마이크로 LED 디바이스(100) 또는 마이크로 LED 디바이스(100)들의 일부분이 해제된다. 마이크로 디바이스(100)들을 수용 기판(400) 상으로 해제할 때, 접합 층의 대응하는 부분들이 고체 상태(213)로 냉각되게 된다.
일 실시예에서, 수용 기판(400)은 이송 공정을 돕기 위해 접합 층(220)의 액상선 온도 초과 또는 미만의 온도로 가열될 수 있다. 수용 기판(400)은 또한 국소적으로 또는 전역적으로 가열될 수 있다. 일 실시예에서, 수용 기판은 캐리어 기판과 유사하게 가열 요소(702)와 열 분배 판(700)을 사용하여 전역적으로 가열된다. 열은 무엇보다도 IR 열 램프, 레이저, 저항 가열 요소와 같은 다른 방식들로 인가될 수 있다. 일 실시예에서, 접합 층 또는 수용 기판에 국소화된 가열을 제공하기 위해 수용 기판(400)의 상부 표면 위에 국소화된 레이저가 제공될 수 있다. 다른 실시예에서, 접합 층 또는 수용 기판이 배면으로부터 국소적으로 가열되도록, 국소화된 레이저가 수용 기판(400)의 저부 표면 아래에 제공될 수 있다. 수용 기판(400)의 국소화된 가열이 예를 들어 레이저에 의해 이용되는 경우에, 접합 층의 액상선 온도 미만 또는 초과의 온도가 달성될 수 있다. 예를 들어, 접촉부(410)에 인접한 수용 기판(400)의 국소 영역이, 접합 및 뒤이은 접합부의 고화를 위한 냉각을 용이하게 하기 위해, 접합 층의 액상선 온도로 또는 그 위로 국소적으로 가열될 수 있다. 마찬가지로, 수용 기판(400)은 국소적으로 또는 전역적으로 접합 층의 액상선 온도 미만의 고온으로 유지되거나 실온으로 유지되게 될 수 있다.
마이크로 디바이스 및 접합 층(220)의 일부분을 픽업하고 이송하며 수용 기판과 접촉시키고 수용 기판 상으로 해제할 때 접합 층의 상기 부분의 상을 제어하도록 다양한 작업들이 수행될 수 있다. 예를 들어, 마이크로 디바이스와 함께 픽업되는 접합 층의 부분은 접촉 작업(3350) 동안에 그리고 해제 작업(3360) 동안에 액체 상태로 유지될 수 있다. 다른 실시예에서, 접합 층의 상기 부분은 픽업된 후에 고상으로 냉각되게 될 수 있다. 예를 들어, 접합 층의 상기 부분은 접촉 작업(3350) 동안에 고상일 수 있고, 해제 작업(3360) 전에 또는 그 동안에 액체 상태로 다시 용융될 수 있다. 본 발명의 실시예들에 따라 다양한 온도 및 재료 상 사이클이 수행될 수 있다.
본 발명의 다양한 태양들을 이용함에 있어서, 픽업 및 수용 기판으로의 이송이 준비가 되어 있는 마이크로 LED 구조체들의 어레이를 형성하기 위해 위의 실시예들의 조합 또는 변형들이 가능하다는 것이 당업자에게 명백해질 것이다. 본 발명이 구조적 특징들 및/또는 방법론적 작용들에 특정한 표현으로 설명되었지만, 첨부된 특허청구범위에서 한정된 발명이 설명된 특정 특징들 또는 작용들로 반드시 제한되는 것이 아니라는 것이 이해될 것이다. 대신에, 개시된 특정 특징들 및 작용들은 본 발명을 예시하는 데 유용한 청구된 발명의 특히 세련된 구현예들로서 이해될 것이다.

Claims (30)

  1. 마이크로 LED 어레이를 형성하는 방법으로서,
    제1 기판 스택(substrate stack)을 접합 층(bonding layer)을 사용하여 제2 기판 스택에 접합시키는 단계 - 상기 제1 기판 스택은,
    상기 제1 기판 상에 형성되는 p-n 다이오드 층,
    상기 p-n 다이오드 층 상의 복수의 개별적인 반사성 금속화(reflective metallization) 스택들,
    상기 p-n 다이오드 층 상의 상기 복수의 개별적인 반사성 금속화 스택들의 측방향 사이에서의 패턴화된 전기 절연 층을 포함함 - ;
    상기 제1 기판을 제거하는 단계; 및
    상기 p-n 다이오드 층을 통하여 에칭하여 상기 복수의 개별적인 반사성 금속화 스택들 위에 복수의 마이크로 p-n 다이오드들을 형성하는 단계와 상기 복수의 마이크로 p-n 다이오드들의 측방향 사이에서의 상기 패턴화된 전기 절연 층을 노출시키는 단계를 포함하고,
    상기 제1 기판 스택을 상기 접합 층을 사용하여 상기 제2 기판 스택에 접합시키는 단계는 상기 패턴화된 전기 절연 층의 토포그래피(topography)를 상기 접합 층 내로 내재시키는(embedding) 단계를 포함하는 방법.
  2. 제1항에 있어서,
    상기 제1 기판 스택은 상기 패턴화된 전기 절연 층과 상기 복수의 개별적인 반사성 금속화 스택들 위에 제1 전기 전도성 접합 층을 포함하고, 상기 제2 기판 스택은 제2 전기 전도성 접합 층을 포함하며,
    상기 제1 기판 스택을 상기 제2 기판 스택에 접합시키는 단계는 상기 제1 전기 전도성 접합 층을 상기 제2 전기 전도성 접합 층에 접합시켜 합금 접합 층을 형성하는 단계를 추가로 포함하는, 방법.
  3. 제2항에 있어서,
    상기 제1 및 제2 전기 전도성 접합 층들 중 하나는 350℃ 미만의 액상선 온도(liquidus temperature)를 갖고 상기 합금 접합 층은 350℃ 미만의 액상선 온도를 갖거나,
    상기 제1 및 제2 전기 전도성 접합 층들 중 하나는 200℃ 미만의 액상선 온도를 갖고 상기 합금 접합 층은 200℃ 미만의 액상선 온도를 갖는, 방법.
  4. 제3항에 있어서, 상기 제1 및 제2 전기 전도성 접합 층들 중 하나는 인듐과 주석으로 이루어진 군으로부터 선택되는 재료를 포함하는, 방법.
  5. 제4항에 있어서, 상기 제1 및 제2 전기 전도성 접합 층들 중 하나는 상기 제1 및 제2 전기 전도성 접합 층들 중 다른 하나의 두께의 5% 이하인 두께를 갖는, 방법.
  6. 제1항에 있어서, 상기 p-n 다이오드 층 상의 반사성 금속화 스택 층을 패턴화하여 상기 p-n 다이오드 층 상에 상기 복수의 개별적인 반사성 금속화 스택들을 형성하는 단계를 추가로 포함하는 방법.
  7. 제6항에 있어서, 상기 복수의 개별적인 반사성 금속화 스택들 위에 상기 전기 절연 층을 침착(deposit)시키는 단계를 추가로 포함하는 방법.
  8. 제7항에 있어서, 상기 전기 절연 층을 패턴화하여, 상기 복수의 개별적인 반사성 금속화 스택들을 노출시키는 복수의 개구들을 형성하는 단계를 추가로 포함하는 방법.
  9. 제8항에 있어서, 상기 패턴화된 전기 절연 층과 상기 복수의 개별적인 반사성 금속화 스택들 위에 제1 전기 전도성 접합 층을 침착시키는 단계를 추가로 포함하는 방법.
  10. 제1항에 있어서, 상기 p-n 다이오드 층의 에칭을 중지한 후에 상기 패턴화된 전기 절연 층을 에칭하여 상기 복수의 마이크로 p-n 다이오드들 각각의 저부 표면을 노출시키는 단계를 추가로 포함하는 방법.
  11. 제10항에 있어서, 상기 복수의 마이크로 p-n 다이오드들 각각의 상기 저부 표면과 측부 표면들 상에 컨포멀(conformal) 유전체 장벽 층을 침착시키는 단계를 추가로 포함하는 방법.
  12. 제11항에 있어서, 상기 컨포멀 유전체 장벽 층은 상기 마이크로 p-n 다이오드 내의 양자 우물(quantum well) 층의 측부 표면을 덮는, 방법.
  13. 제1항에 있어서, 상기 p-n 다이오드 층을 에칭하여 상기 복수의 마이크로 p-n 다이오드들을 형성하는 단계는 플라즈마 에칭을 포함하는, 방법.
  14. 제1항에 있어서, 상기 접합 층은 중합체, 금속 또는 금속 합금을 포함하는, 방법.
  15. 제1항에 있어서, 상기 p-n 다이오드 층의 에칭 후에 상기 패턴화된 전기 절연 층을 에칭하여 상기 복수의 마이크로 p-n 다이오드들 각각의 저부 표면 아래로부터 상기 패턴화된 전기 절연 층을 제거하는 단계를 추가로 포함하는 방법.
  16. 삭제
  17. 제1항에 있어서, 상기 복수의 개별적인 반사성 금속화 스택들 위에 상기 전기 절연 층을 침착시키는 단계, 및 상기 전기 절연 층을 패턴화하여, 상기 복수의 개별적인 반사성 금속화 스택들을 노출시키는 복수의 개구들을 포함하는 상기 패턴화된 전기 절연 층을 형성하는 단계를 추가로 포함하는 방법.
  18. 제17항에 있어서, 상기 복수의 개별적인 반사성 금속화 스택들은 상기 복수의 개별적인 반사성 금속화 스택들을 노출시키는 상기 복수의 개구들보다 더 넓은, 방법.
  19. 제18항에 있어서, 상기 p-n 다이오드 층의 에칭 후에 상기 패턴화된 전기 절연 층을 에칭하여 상기 복수의 마이크로 p-n 다이오드들 각각의 저부 표면 아래로부터 상기 패턴화된 전기 절연 층을 제거하는 단계를 추가로 포함하는 방법.
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
KR1020147016725A 2011-11-18 2012-11-08 전기 절연 층을 갖는 마이크로 led 구조체 및 마이크로 led 구조체들의 어레이를 형성하는 방법 KR101596386B1 (ko)

Applications Claiming Priority (15)

Application Number Priority Date Filing Date Title
US201161561706P 2011-11-18 2011-11-18
US61/561,706 2011-11-18
US201261594919P 2012-02-03 2012-02-03
US61/594,919 2012-02-03
US201261597109P 2012-02-09 2012-02-09
US61/597,109 2012-02-09
US201261597658P 2012-02-10 2012-02-10
US61/597,658 2012-02-10
US13/372,422 US8349116B1 (en) 2011-11-18 2012-02-13 Micro device transfer head heater assembly and method of transferring a micro device
US13/372,422 2012-02-13
US13/436,260 2012-03-30
US13/436,260 US8573469B2 (en) 2011-11-18 2012-03-30 Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer
US13/436,314 2012-03-30
US13/436,314 US8518204B2 (en) 2011-11-18 2012-03-30 Method of fabricating and transferring a micro device and an array of micro devices utilizing an intermediate electrically conductive bonding layer
PCT/US2012/064215 WO2013074370A1 (en) 2011-11-18 2012-11-08 Method of forming a micro led structure and array of micro led structures with an electrically insulating layer

Publications (2)

Publication Number Publication Date
KR20140112486A KR20140112486A (ko) 2014-09-23
KR101596386B1 true KR101596386B1 (ko) 2016-02-22

Family

ID=48430052

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147016725A KR101596386B1 (ko) 2011-11-18 2012-11-08 전기 절연 층을 갖는 마이크로 led 구조체 및 마이크로 led 구조체들의 어레이를 형성하는 방법

Country Status (9)

Country Link
EP (1) EP2780954B1 (ko)
JP (1) JP6100275B2 (ko)
KR (1) KR101596386B1 (ko)
AU (1) AU2012339938B2 (ko)
BR (1) BR112014011807A2 (ko)
IN (1) IN2014CN03711A (ko)
MX (1) MX336453B (ko)
TW (2) TWI559572B (ko)
WO (2) WO2013074370A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11069726B2 (en) 2018-02-06 2021-07-20 Samsung Display Co., Ltd. Method of manufacturing display device

Families Citing this family (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160329173A1 (en) 2013-06-12 2016-11-10 Rohinni, LLC Keyboard backlighting with deposited light-generating sources
US9583533B2 (en) 2014-03-13 2017-02-28 Apple Inc. LED device with embedded nanowire LEDs
US9105813B1 (en) * 2014-05-30 2015-08-11 Mikro Mesa Technology Co., Ltd. Micro-light-emitting diode
CN110010750B (zh) * 2014-06-18 2021-11-09 艾克斯展示公司技术有限公司 微组装led显示器
US9607907B2 (en) 2014-12-01 2017-03-28 Industrial Technology Research Institute Electric-programmable magnetic module and picking-up and placement process for electronic devices
US9773711B2 (en) 2014-12-01 2017-09-26 Industrial Technology Research Institute Picking-up and placing process for electronic devices and electronic module
KR102032158B1 (ko) * 2014-12-19 2019-10-15 글로 에이비 백플레인 상의 발광 다이오드 어레이 및 그의 제조 방법
KR102402999B1 (ko) 2015-08-31 2022-05-30 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
GB2544335A (en) * 2015-11-13 2017-05-17 Oculus Vr Llc A method and apparatus for use in the manufacture of a display element
WO2017124109A1 (en) 2016-01-15 2017-07-20 Rohinni, LLC Apparatus and method of backlighting through a cover on the apparatus
US10032827B2 (en) * 2016-06-29 2018-07-24 Applied Materials, Inc. Systems and methods for transfer of micro-devices
DE102016112584A1 (de) 2016-07-08 2018-01-11 Osram Opto Semiconductors Gmbh Halbleiterchip, Verfahren zur Herstellung eines Halbleiterchips und Vorrichtung mit einer Mehrzahl von Halbleiterchips
US10854779B2 (en) 2016-11-07 2020-12-01 Goertek. Inc Micro-LED transfer method and manufacturing method
JP6850112B2 (ja) * 2016-11-28 2021-03-31 株式会社ディスコ Ｌｅｄ組み立て方法
JP6918537B2 (ja) * 2017-03-24 2021-08-11 東レエンジニアリング株式会社 ピックアップ方法、ピックアップ装置、及び実装装置
TWI633646B (zh) * 2017-04-06 2018-08-21 優顯科技股份有限公司 用於批量移轉微半導體結構之方法
CN106990519A (zh) * 2017-05-12 2017-07-28 中国科学院苏州生物医学工程技术研究所 结构光照明显微成像系统
TWI661533B (zh) * 2017-06-07 2019-06-01 台灣愛司帝科技股份有限公司 晶片安裝系統以及晶片安裝方法
TWI636587B (zh) * 2017-07-28 2018-09-21 泰谷光電科技股份有限公司 Light-emitting diode structure for avoiding light leakage on side and back sides and manufacturing method thereof
TWI647810B (zh) * 2017-10-13 2019-01-11 行家光電股份有限公司 微元件之巨量排列方法及系統
EP3471134A1 (en) 2017-10-13 2019-04-17 Maven Optronics Co., Ltd. Method and system for mass arrangement of micro-component devices
CN107887331B (zh) * 2017-11-11 2020-04-10 福州大学 一种Micro-LED发光显示器件的制备方法
TWI706554B (zh) 2017-12-13 2020-10-01 友達光電股份有限公司 畫素陣列基板及其製造方法
KR102428029B1 (ko) 2017-12-20 2022-08-02 (주)포인트엔지니어링 마이크로 led 전사헤드
US20190206306A1 (en) * 2017-12-28 2019-07-04 X Development Llc Dual-mode micro-led display
WO2019176409A1 (ja) 2018-03-13 2019-09-19 富士フイルム株式会社 硬化膜の製造方法、固体撮像素子の製造方法
KR20190114330A (ko) 2018-03-29 2019-10-10 (주)포인트엔지니어링 마이크로 led 전사헤드
KR102481434B1 (ko) 2018-03-30 2022-12-26 (주)포인트엔지니어링 전사헤드 및 이를 이용한 마이크로 led 흡착방법
KR20190114372A (ko) 2018-03-30 2019-10-10 (주)포인트엔지니어링 마이크로 led 전사 시스템
KR102424246B1 (ko) 2018-03-30 2022-07-25 (주)포인트엔지니어링 전사헤드를 구비한 마이크로 led 전사 시스템
KR20190117180A (ko) 2018-04-06 2019-10-16 (주)포인트엔지니어링 마이크로 led 흡착체 및 이를 이용한 마이크로 led 검사시스템
KR102471585B1 (ko) 2018-04-06 2022-11-28 (주)포인트엔지니어링 마이크로 led 흡착체 및 이를 이용한 마이크로 led 검사시스템
CN110349899A (zh) 2018-04-06 2019-10-18 普因特工程有限公司 微发光二极管吸附体
KR102498037B1 (ko) 2018-04-20 2023-02-10 (주)포인트엔지니어링 마이크로 led 흡착체
TWI672466B (zh) * 2018-04-11 2019-09-21 台灣愛司帝科技股份有限公司 微型發光二極體顯示器及其製作方法
KR20190120598A (ko) 2018-04-16 2019-10-24 (주)포인트엔지니어링 마이크로 led 흡착체를 포함하는 마이크로 led 전사 시스템
KR102471583B1 (ko) 2018-04-16 2022-11-28 (주)포인트엔지니어링 마이크로 led 흡착체를 포함하는 마이크로 led 전사 시스템
KR102498109B1 (ko) 2018-04-20 2023-02-09 (주)포인트엔지니어링 마이크로 led 전사 시스템
KR102498112B1 (ko) 2018-04-27 2023-02-09 (주)포인트엔지니어링 마이크로 led 전사 헤드
KR20190124920A (ko) 2018-04-27 2019-11-06 (주)포인트엔지니어링 소자 전사 헤드
TWI658612B (zh) * 2018-05-02 2019-05-01 態金材料科技股份有限公司 Light-emitting diode structure capable of gaining light output performance
KR20190131311A (ko) 2018-05-16 2019-11-26 (주)포인트엔지니어링 마이크로 led 흡착체
KR102517784B1 (ko) 2018-05-16 2023-04-04 (주)포인트엔지니어링 마이크로 led 흡착체
KR102457191B1 (ko) 2018-05-16 2022-10-20 (주)포인트엔지니어링 마이크로 led 전사 시스템
KR102527138B1 (ko) 2018-05-16 2023-04-28 (주)포인트엔지니어링 마이크로 led 전사 시스템
KR102457193B1 (ko) 2018-05-29 2022-10-20 (주)포인트엔지니어링 마이크로 led 흡착체
CN110544661A (zh) 2018-05-29 2019-12-06 普因特工程有限公司 微led转印头及利用其的微led转印系统
KR20190135862A (ko) 2018-05-29 2019-12-09 (주)포인트엔지니어링 마이크로 led 전사 시스템
KR102540859B1 (ko) 2018-05-29 2023-06-07 (주)포인트엔지니어링 마이크로 led 전사헤드 및 이를 이용한 마이크로 led 전사 시스템
KR102540860B1 (ko) 2018-05-29 2023-06-07 (주)포인트엔지니어링 마이크로 led 전사헤드 및 이를 이용한 마이크로 led 전사 시스템
KR20190136562A (ko) 2018-05-31 2019-12-10 (주)포인트엔지니어링 마이크로 led 전사헤드
KR102527139B1 (ko) 2018-06-15 2023-04-28 (주)포인트엔지니어링 마이크로 led 전사헤드 및 마이크로 led 전사 스테이지
KR102643764B1 (ko) 2018-06-27 2024-03-06 (주)포인트엔지니어링 마이크로 led 전사헤드
CN110648956A (zh) 2018-06-27 2020-01-03 普因特工程有限公司 微发光二极管转印头
KR102541195B1 (ko) 2018-06-27 2023-06-09 (주)포인트엔지니어링 마이크로 led 전사헤드
KR20200005235A (ko) 2018-07-06 2020-01-15 (주)포인트엔지니어링 마이크로 led 전사헤드
KR20200005234A (ko) 2018-07-06 2020-01-15 (주)포인트엔지니어링 마이크로 led 전사헤드
KR20200005237A (ko) 2018-07-06 2020-01-15 (주)포인트엔지니어링 마이크로 led 전사 헤드 및 이를 이용한 마이크로 led 전사 시스템
KR20200015073A (ko) 2018-08-02 2020-02-12 (주)포인트엔지니어링 마이크로 led 전사 시스템
KR20200015071A (ko) 2018-08-02 2020-02-12 (주)포인트엔지니어링 마이크로 led 전사헤드
KR20200015076A (ko) 2018-08-02 2020-02-12 (주)포인트엔지니어링 마이크로 led 전사를 위한 열풍헤드 및 이를 이용한 마이크로led 전사 시스템
KR20200015081A (ko) 2018-08-02 2020-02-12 (주)포인트엔지니어링 마이크로 led 전사헤드
KR20200015082A (ko) 2018-08-02 2020-02-12 (주)포인트엔지니어링 마이크로 led 구조체 및 이의 제조방법
KR20200020207A (ko) 2018-08-16 2020-02-26 (주)포인트엔지니어링 마이크로 led 전사헤드
KR20200020208A (ko) 2018-08-16 2020-02-26 (주)포인트엔지니어링 마이크로 led 전사 시스템
KR20200025079A (ko) 2018-08-29 2020-03-10 (주)포인트엔지니어링 전사헤드
JP6652999B1 (ja) * 2018-09-04 2020-02-26 国立大学法人東京農工大学 食品検査装置及び食品検査方法
KR102102058B1 (ko) 2018-11-07 2020-04-17 한국광기술원 마이크로 led용 칩 이송장치 및 이송방법
KR20200053841A (ko) 2018-11-09 2020-05-19 (주)포인트엔지니어링 마이크로 led 위치 오차 보정 캐리어 및 마이크로 led 전사시스템
KR20200085507A (ko) 2019-01-07 2020-07-15 (주)포인트엔지니어링 마이크로 led 전사헤드
KR20200095909A (ko) 2019-02-01 2020-08-11 (주)포인트엔지니어링 마이크로 led 전사헤드
KR20200099019A (ko) 2019-02-13 2020-08-21 (주)포인트엔지니어링 마이크로 led 흡착체
TWI698964B (zh) * 2019-03-15 2020-07-11 台灣愛司帝科技股份有限公司 晶片固接結構及晶片固接設備
CN111033737B (zh) * 2019-03-25 2024-02-06 湖北三安光电有限公司 微发光组件、微发光二极管及微发光二极管转印方法
JP2019140400A (ja) * 2019-04-08 2019-08-22 ゴルテック．インク マイクロ発光ダイオードの事前排除方法、製造方法、装置及び電子機器
KR20200129751A (ko) 2019-05-10 2020-11-18 (주)포인트엔지니어링 마이크로 led 흡착체 및 이를 이용한 마이크로 led 디스플레이 제작 방법 및 마이크로 led 디스플레이
KR20200135069A (ko) 2019-05-24 2020-12-02 (주)포인트엔지니어링 마이크로 led 디스플레이 제작 방법 및 이를 이용한 마이크로 led 디스플레이
KR102313606B1 (ko) * 2019-09-02 2021-10-19 주식회사 에이맵플러스 도전성 캐리어 및 디스플레이 패널의 제조방법
US11152534B2 (en) 2019-08-07 2021-10-19 Point Engineering Co., Ltd. Transfer head and method of manufacturing micro LED display using same
KR20210020425A (ko) 2019-08-14 2021-02-24 (주)포인트엔지니어링 마이크로 led 전사헤드
KR20210020421A (ko) 2019-08-14 2021-02-24 (주)포인트엔지니어링 마이크로 소자 디스플레이 제조 방법
KR20210025216A (ko) 2019-08-27 2021-03-09 (주)포인트엔지니어링 마이크로 led 리페어 장치 및 이를 이용한 마이크로 led 디스플레이 제조방법
KR102168570B1 (ko) 2020-03-03 2020-10-21 오재열 마이크로 led 전사 기판
CN112204758B (zh) * 2020-03-09 2022-06-17 天津三安光电有限公司 一种微发光二极管外延结构及其制备方法
TWI740486B (zh) * 2020-05-05 2021-09-21 達邁科技股份有限公司 微型ｌｅｄ巨量轉移至顯示器面板之方法
KR20220014750A (ko) 2020-07-29 2022-02-07 (주)포인트엔지니어링 미소 소자 이송체 및 이를 이용한 미소 소자 정렬 방법
KR20220021173A (ko) 2020-08-13 2022-02-22 (주)포인트엔지니어링 미소 소자 이송체 및 이를 포함하는 미소 소자 전사 시스템 및 미소 소자가 실장되는 전자 제품의 제조 방법
US11367745B2 (en) 2020-08-20 2022-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and methods for sensing long wavelength light
JPWO2022210175A1 (ko) 2021-03-29 2022-10-06
WO2023048148A1 (ja) 2021-09-22 2023-03-30 デクセリアルズ株式会社 接続構造体の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100176415A1 (en) * 2009-01-14 2010-07-15 Samsung Electronics Co., Ltd. Light emitting device with improved light extraction efficiency

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06334217A (ja) * 1993-05-25 1994-12-02 Victor Co Of Japan Ltd Ｌｅｄアレイ装置
US6080650A (en) * 1998-02-04 2000-06-27 Texas Instruments Incorporated Method and apparatus for attaching particles to a substrate
JP5965095B2 (ja) * 1999-12-03 2016-08-10 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 内部および外部光学要素による光取出しを向上させた発光ダイオード
DE10245631B4 (de) * 2002-09-30 2022-01-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement
KR100493031B1 (ko) * 2002-11-08 2005-06-07 삼성전자주식회사 액정 표시 장치를 구동하는 반응 시간 가속 장치 및 그 방법
US20060226419A1 (en) * 2003-01-21 2006-10-12 Jan Birnstock Encapsulation for an organic electronics component and production method therefor
JP4580633B2 (ja) * 2003-11-14 2010-11-17 スタンレー電気株式会社 半導体装置及びその製造方法
JP3994980B2 (ja) * 2004-03-29 2007-10-24 株式会社日立製作所 素子搭載用基板及びその製造方法並びに半導体素子実装方法
JP4632690B2 (ja) * 2004-05-11 2011-02-16 スタンレー電気株式会社 半導体発光装置とその製造方法
US7195944B2 (en) * 2005-01-11 2007-03-27 Semileds Corporation Systems and methods for producing white-light emitting diodes
JP4848638B2 (ja) * 2005-01-13 2011-12-28 ソニー株式会社 半導体素子の形成方法および半導体素子のマウント方法
KR100707955B1 (ko) * 2005-02-07 2007-04-16 (주) 비앤피 사이언스 발광 다이오드 및 이의 제조 방법
KR20070042214A (ko) * 2005-10-18 2007-04-23 김성진 질화물 반도체 발광 다이오드 및 그 제조방법
KR100778820B1 (ko) * 2006-04-25 2007-11-22 포항공과대학교 산학협력단 금속 전극 형성 방법 및 반도체 발광 소자의 제조 방법 및질화물계 화합물 반도체 발광 소자
JP5126875B2 (ja) * 2006-08-11 2013-01-23 シャープ株式会社 窒化物半導体発光素子の製造方法
JP4835409B2 (ja) * 2006-11-30 2011-12-14 豊田合成株式会社 Ｉｉｉ−ｖ族半導体素子、およびその製造方法
US7795054B2 (en) * 2006-12-08 2010-09-14 Samsung Led Co., Ltd. Vertical structure LED device and method of manufacturing the same
US7568795B2 (en) * 2006-12-22 2009-08-04 Xerox Corporation Heated ink delivery system
JP2008186959A (ja) * 2007-01-29 2008-08-14 Toyoda Gosei Co Ltd Ｉｉｉ−ｖ族半導体素子、およびその製造方法
TW200834962A (en) * 2007-02-08 2008-08-16 Touch Micro System Tech LED array package structure having Si-substrate and method of making the same
JP4290745B2 (ja) * 2007-03-16 2009-07-08 豊田合成株式会社 Ｉｉｉ−ｖ族半導体素子の製造方法
JP4844506B2 (ja) * 2007-08-28 2011-12-28 パナソニック電工株式会社 発光装置
JP4809308B2 (ja) * 2007-09-21 2011-11-09 新光電気工業株式会社 基板の製造方法
WO2009117848A1 (en) * 2008-03-26 2009-10-01 Lattice Power (Jiangxi) Corporation Method for fabricating robust light-emitting diodes
JP5123269B2 (ja) * 2008-09-30 2013-01-23 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法
US7854365B2 (en) * 2008-10-27 2010-12-21 Asm Assembly Automation Ltd Direct die attach utilizing heated bond head
JP2010186829A (ja) * 2009-02-10 2010-08-26 Toshiba Corp 発光素子の製造方法
US8937327B2 (en) * 2009-03-31 2015-01-20 Seoul Semiconductor Co., Ltd. Light emitting device having plurality of light emitting cells and method of fabricating the same
TWI485879B (zh) * 2009-04-09 2015-05-21 Lextar Electronics Corp 發光二極體晶片及其製造方法
US8173456B2 (en) * 2009-07-05 2012-05-08 Industrial Technology Research Institute Method of manufacturing a light emitting diode element
KR100973928B1 (ko) * 2009-12-10 2010-08-03 (주)옵토니카 Ｌｅｄ 다이본딩 방법
TWI467798B (zh) * 2009-12-28 2015-01-01 Hon Hai Prec Ind Co Ltd 發光二極體晶片之製備方法
KR20110123118A (ko) * 2010-05-06 2011-11-14 삼성전자주식회사 패터닝된 발광부를 구비한 수직형 발광소자
JP2010263251A (ja) * 2010-08-25 2010-11-18 Sanyo Electric Co Ltd 発光素子およびその製造方法
JP4778107B1 (ja) * 2010-10-19 2011-09-21 有限会社ナプラ 発光デバイス、及び、その製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100176415A1 (en) * 2009-01-14 2010-07-15 Samsung Electronics Co., Ltd. Light emitting device with improved light extraction efficiency

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11069726B2 (en) 2018-02-06 2021-07-20 Samsung Display Co., Ltd. Method of manufacturing display device
US11776973B2 (en) 2018-02-06 2023-10-03 Samsung Display Co., Ltd. Method of manufacturing display device

Also Published As

Publication number Publication date
TW201327910A (zh) 2013-07-01
WO2013074370A1 (en) 2013-05-23
TW201330320A (zh) 2013-07-16
AU2012339938A1 (en) 2014-06-05
AU2012339938B2 (en) 2015-02-19
KR20140112486A (ko) 2014-09-23
EP2780954B1 (en) 2019-10-16
EP2780954A1 (en) 2014-09-24
MX2014006031A (es) 2015-01-16
TWI559572B (zh) 2016-11-21
EP2780954A4 (en) 2015-07-22
IN2014CN03711A (ko) 2015-10-09
WO2013074372A1 (en) 2013-05-23
TWI568021B (zh) 2017-01-21
CN104106149A (zh) 2014-10-15
MX336453B (es) 2016-01-20
JP6100275B2 (ja) 2017-03-22
BR112014011807A2 (pt) 2017-05-16
JP2014533890A (ja) 2014-12-15

Similar Documents

Publication Publication Date Title
KR101596386B1 (ko) 전기 절연 층을 갖는 마이크로 led 구조체 및 마이크로 led 구조체들의 어레이를 형성하는 방법
KR101638274B1 (ko) 자가-정렬 금속화 스택을 구비한 마이크로 led 디바이스를 형성하는 방법
US8573469B2 (en) Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer
US8518204B2 (en) Method of fabricating and transferring a micro device and an array of micro devices utilizing an intermediate electrically conductive bonding layer
KR101704152B1 (ko) 마이크로 발광 다이오드

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190116

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200115

Year of fee payment: 5