KR101638274B1 - 자가-정렬 금속화 스택을 구비한 마이크로 led 디바이스를 형성하는 방법 - Google Patents

자가-정렬 금속화 스택을 구비한 마이크로 led 디바이스를 형성하는 방법 Download PDF

Info

Publication number
KR101638274B1
KR101638274B1 KR1020147033058A KR20147033058A KR101638274B1 KR 101638274 B1 KR101638274 B1 KR 101638274B1 KR 1020147033058 A KR1020147033058 A KR 1020147033058A KR 20147033058 A KR20147033058 A KR 20147033058A KR 101638274 B1 KR101638274 B1 KR 101638274B1
Authority
KR
South Korea
Prior art keywords
layer
diode
micro led
micro
substrate
Prior art date
Application number
KR1020147033058A
Other languages
English (en)
Other versions
KR20150013603A (ko
Inventor
신-후아 후
안드레아스 비블
Original Assignee
애플 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 애플 인크. filed Critical 애플 인크.
Publication of KR20150013603A publication Critical patent/KR20150013603A/ko
Application granted granted Critical
Publication of KR101638274B1 publication Critical patent/KR101638274B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Abstract

마이크로 디바이스 및 마이크로 디바이스들의 어레이를 제조하고 수용 기판으로 이송하는 방법이 기술된다. 실시예에서, 패턴화된 희생 층이 자가-정렬 금속화 스택을 형성하기 위해 이용되고, 복수의 마이크로 p-n 다이오드들을 형성하기 위해 p-n 다이오드 층의 에칭 동안 에칭 정지 층으로서 이용된다.

Description

자가-정렬 금속화 스택을 구비한 마이크로 LED 디바이스를 형성하는 방법{METHOD OF FORMING A MICRO LED DEVICE WITH SELF-ALIGNED METALLIZATION STACK}
본 발명은 마이크로 디바이스(micro device)들에 관한 것이다. 더욱 특정하게는, 본 발명의 실시예들은 발광 다이오드(light emitting diode, LED)들과 같은 마이크로 디바이스들의 어레이를 형성하고 상이한 기판으로 이송하는 방법에 관한 것이다.
질화갈륨(GaN)에 기반한 발광 다이오드(LED)들이 향후의 고효율 조명 응용들에 사용되어 백열 및 형광 조명 램프들을 대체할 것으로 예상된다. 현재의 GaN-기반 LED 디바이스들은 이질 기판(foreign substrate) 재료 상에서의 헤테로에피택셜 성장(heteroepitaxial growth) 기술들에 의해 제조된다. 전형적인 웨이퍼 레벨 LED 디바이스 구조체는 사파이어 성장 기판(growth substrate) 위에 형성되는 하부 n-도핑된 GaN 층, 단일 양자 우물(single quantum well, SQW) 또는 다중 양자 우물(multiple quantum well, MWQ), 및 상부 p-도핑된 GaN 층을 포함할 수 있다.
일 구현에서, 웨이퍼 레벨 LED 디바이스 구조체는 상부 p-도핑된 GaN 층, 양자 우물 층을 통해, 그리고 n-도핑된 GaN 층으로 에칭함으로써 사파이어 성장 기판 상에 메사(mesa)들의 어레이로 패턴화된다. 상부 p-전극이 메사들의 어레이의 상부 p-도핑된 GaN 표면들 상에 형성되고, n-전극이 메사들의 어레이와 접촉하는 n-도핑된 GaN 층의 일부분 상에 형성된다. 메사 LED 디바이스들이 최종 제품에서 사파이어 성장 기판 상에 남는다.
다른 구현에서, 웨이퍼 레벨 LED 디바이스 구조체는 성장 기판으로부터 규소와 같은 수용체(acceptor) 기판으로 이송되고, 이는 개별 칩들을 형성하기 위해 GaN/사파이어 복합 구조체보다 더 쉽게 다이싱(dicing)되는 이점을 갖는다. 이러한 구현에서, 웨이퍼 레벨 LED 디바이스 구조체는 영구 접합 층으로 수용체(규소) 기판에 영구적으로 접합된다. 예를 들어, 메사들의 어레이의 p-도핑된 GaN 표면들 상에 형성된 p-전극이 영구 접합 층으로 수용체(규소) 기판에 접합될 수 있다. 이어서, 사파이어 성장 기판이 제거되어 반전된 웨이퍼 레벨 LED 디바이스 구조체를 노출시키며, 이는 이어서 메사들의 어레이를 노출시키도록 박화된다. 이어서, 노출된 n-도핑된 GaN으로 N-접점들이 형성되고, p-전극과 전기 접촉하는 규소 표면 상에 p-접점들이 형성된다. 메사 LED 디바이스들이 최종 제품에서 수용체 기판 상에 남는다. GaN/규소 복합체는 또한 다이싱되어 개별 칩들을 형성할 수 있다.
마이크로 발광 다이오드(LED) 및 수용 기판(receiving substrate)으로의 이송을 위한 마이크로 LED들의 어레이를 형성하는 방법이 기술된다. 예를 들어, 수용 기판은 디스플레이 기판, 조명 기판, 트랜지스터들 또는 집적 회로(integrated circuit, IC)들과 같은 기능 디바이스들을 가진 기판, 또는 금속 재배선 라인(redistribution line)들을 가진 기판일 수 있지만, 이로 제한되지 않는다. 실시예에서, 마이크로 LED 디바이스는 마이크로 p-n 다이오드, 및 마이크로 p-n 다이오드의 저부 표면 아래의 금속화 스택(metallization stack)을 포함하고, 금속화 스택은 마이크로 p-n 다이오드의 저부 표면 상의 전극 층(electrode layer), 및 전극 층의 저부 표면 및 측벽들을 덮는 장벽 층(barrier layer)을 포함한다. 마이크로 p-n 다이오드의 저부 표면은 금속화 스택보다 넓을 수 있다. 컨포멀 유전체 장벽 층(conformal dielectric barrier layer)이 마이크로 p-n 다이오드의 측벽들에 걸쳐 이어지고, 마이크로 p-n 다이오드의 저부 표면에 부분적으로 걸쳐 이어질 수 있다. 금속화 스택은 기판 상에 형성된 접합 층과 마이크로 p-n 다이오드 사이에 있을 수 있다. 실시예에서, 접합 층은 대략 350℃ 이하, 그리고 더욱 구체적으로는 대략 200℃ 이하의 액상선 온도(liquidus temperature)를 갖는다. 실시예에서, 접합 층은 합금 접합 층(alloy bonding layer)이다.
실시예에서, 마이크로 LED 어레이를 형성하는 방법은 p-n 다이오드 층 상에 형성된 패턴화된 희생 층(patterned sacrificial layer) 내의 대응하는 복수의 개구들 내에서 복수의 측방향으로 분리된 자가-정렬 금속화 스택(self-aligned metallization stack)들을 형성하는 단계를 포함한다. 복수의 분리된 자가-정렬 금속화 스택들, 패턴화된 희생 층 및 p-n 다이오드 층을 포함하는 제1 기판 스택이 접합 층을 가진 제2 기판에 접합된다. p-n 다이오드 층이, 복수의 분리된 금속화 스택들 위에 복수의 마이크로 p-n 다이오드들을 형성하고 복수의 분리된 금속화 스택들 사이에서 측방향으로 패턴화된 희생 층을 노출시키도록, 그를 통해 에칭된다. 이어서, 패턴화된 희생 층이 제거된다.
실시예에서, p-n 다이오드 층 상에 형성된 패턴화된 희생 층 내의 대응하는 복수의 개구들 내에서 복수의 측방향으로 분리된 자가-정렬 금속화 스택들을 형성하는 단계는 p-n 다이오드 층 위에 희생 층을 침착시키는 단계, 및 희생 층 위에 패턴화된 마스크 층(mask layer)을 형성하는 단계를 포함하고, 여기서 패턴화된 마스크 층은 희생 층을 노출시키는 복수의 개구들을 포함한다. 이어서, 희생 층이 복수의 개구들 내에서 노출된 희생 층을 제거하도록 그리고 패턴화된 마스크 층 밑의 희생 층의 일부분을 제거하도록 마스크 층에 대해 선택적으로 에칭된다. 이어서, 금속화 스택 층이 패턴화된 마스크 층 및 p-n 다이오드 층 위에 침착된다. 이어서, 패턴화된 마스크 층이 p-n 다이오드 층 위에 복수의 금속화 스택들 및 패턴화된 희생 층을 남기는 리프트-오프(lift-off) 기술을 이용하여 리프트 오프될 수 있다.
실시예에서, 제1 기판 스택은 대략 350℃ 이하, 또는 더욱 구체적으로는 대략 200℃ 이하의 액상선 온도를 갖는 접합 층을 가진 제2 기판에 접합된다. 예를 들어, 접합 층은 인듐(In)을 포함할 수 있다. 실시예에서, 제1 기판 스택 상의 제1 접합 층이 제2 기판 상의 접합 층과 접합된다. 예를 들어, 접합은 제1 및 제2 접합 층들이 상이한 재료들로 형성되는 합금 접합(alloy bonding), 또는 제1 및 제2 접합 층들이 동일한 재료로 형성되는 융해 접합(fusion bonding)을 포함할 수 있다.
실시예에서, 복수의 자가-정렬 금속화 스택들은 전극 층 및 장벽 층을 포함한다. 장벽 층은, 또한 반사성일 수 있는 전극 층의 융기된 표면 및 측벽들을 덮을 수 있다. 예를 들어, 전극 층은, 가시 스펙트럼에 대해 반사성인 은 및 니켈의 군으로부터 선택되는 재료를 포함할 수 있다. 일 실시예에서, 장벽 층은 전극 층보다 높은 전력 및/또는 그보다 낮은 압력에서 장벽 층을 침착시킴으로써 전극 층의 융기된 표면 및 측벽들을 덮도록 형성될 수 있다. 예를 들어, 증발(evaporation) 또는 스퍼터링(sputtering) 기술을 이용하여 침착시킬 때, 더 높은 전력 및/또는 더 낮은 압력은 패턴화된 마스크 층 밑의 침착된 재료의 추가적인 이동을 허용하고 침착된 장벽 층이 전극 층의 측벽들을 덮게 할 수 있다.
실시예에서, 패턴화된 희생 층은 복수의 측방향으로 분리된 자가-정렬 금속화 스택들보다 두껍다. 예를 들어, 패턴화된 희생 층은 복수의 측방향 자가-정렬 금속화 스택들의 대략 2배만큼 두꺼울 수 있다. 패턴화된 희생 층은 또한 이산화규소(SiO2)와 같은 비-금속 재료로부터 형성될 수 있다. 비-금속 재료는 p-n 다이오드 층과 상이한 에칭 특성들을 가질 수 있다. 실시예에서, p-n 다이오드 층은 복수의 마이크로 p-n 다이오드들을 형성하도록 플라즈마 에칭되고(plasma etched), 희생 층은 에칭 정지 층으로 작용한다. 희생 층의 제거에 의해 마이크로 p-n 다이오드들의 저부 표면의 일부분이 노출될 수 있다. 실시예에서, 이어서, 컨포멀 유전체 장벽 층이 복수의 마이크로 p-n 다이오드들 각각의 저부 표면의 일부분 및 측면 표면들 상에 침착된다.
실시예에서, 하나 이상의 마이크로 LED들을 수용 기판으로 이송하는 방법은 마이크로 LED 디바이스들의 어레이가 그 상에 배치된 캐리어 기판(carrier substrate) 위에 이송 헤드(transfer head)를 위치시키는 단계를 포함한다. 각각의 마이크로 LED 디바이스는 마이크로 p-n 다이오드, 캐리어 기판 상의 접합 층과 마이크로 p-n 다이오드 사이의 반사성 금속화 스택을 포함한다. 마이크로 LED 디바이스들 중 적어도 하나에 대해 접합 층에서 상 변화를 생성하기 위한 작업이 수행된다. 예를 들어, 작업은 접합 층을 접합 층의 액상선 온도 초과로 가열하는 단계를 포함할 수 있고, 이때 액상선 온도는 350℃ 이하, 또는 더욱 구체적으로는 200℃ 이하이다. 접합 층은 또한 Ag-In 합금 접합 층과 같은 합금 접합 층, 또는 In-In 접합 층과 같은 융해 접합된 접합 층일 수 있다.
마이크로 p-n 다이오드 및 반사성 금속화 스택은 이송 헤드로 픽업된다(picked up). 일부 실시예들에서, 접합 층의 두께의 대략 절반과 같은 상당한 부분이 또한 픽업된다. 일부 실시예들에서, 측벽들에 걸쳐 이어지는 컨포멀 유전체 장벽 층, 및 마이크로 p-n 다이오드의 저부 표면의 일부분이 또한 픽업된다. 이어서, 이송 헤드에 의해 픽업된 마이크로 LED 디바이스가 수용 기판 상에 배치된다. 이송 헤드는 정전기 원리(electrostatic principles)에 따라 마이크로 LED 디바이스에 픽업 압력을 가하는 이송 헤드를 비롯한 다양한 원리들에 따라 동작할 수 있다. 또한, 국소 열 전달, 캐리어 기판을 통한 열 전달, 및 이송 헤드를 통한 열 전달과 이들의 조합을 비롯한 다양한 공급원들로부터 상 변화를 생성하기 위해 접합 층에 열이 가해질 수 있다.
<도 1a>
도 1a는 본 발명의 실시예에 따른 벌크 LED 기판 상에 형성된 희생 층의 측단면도 예시.
<도 1b>
도 1b는 본 발명의 실시예에 따른 패턴화된 마스크 층의 측단면도 예시.
<도 1c>
도 1c는 본 발명의 실시예에 따른 패턴화된 희생 층의 측단면도 예시.
<도 1d>
도 1d는 본 발명의 실시예에 따른 침착된 금속화 스택 층의 측단면도 예시.
<도 1e>
도 1e는 본 발명의 실시예에 따른 복수의 분리된 금속화 스택들 사이에서의 측방향으로 패턴화된 희생 층의 평면도 및 측단면도를 포함하는 예시.
<도 1f>
도 1f는 본 발명의 실시예에 따른 복수의 분리된 금속화 스택들 및 측방향으로 패턴화된 희생 층 위에 형성된 접합 층의 측단면도 예시.
<도 2a 내지 도 2e>
도 2a 내지 도 2e는 본 발명의 실시예에 따른 접합 층을 가진 캐리어 기판의 측단면도 예시.
<도 3a 및 도 3b>
도 3a 및 도 3b는 본 발명의 실시예에 따른 성장 기판 및 캐리어 기판을 함께 접합하는 측단면도 예시.
<도 4>
도 4는 본 발명의 실시예에 따라 함께 접합하기 전에 성장 기판 및 캐리어 기판을 위한 다양한 가능한 구조들의 측단면도 예시.
<도 5>
도 5는 본 발명의 실시예에 따라 성장 기판 및 캐리어 기판을 함께 접합시킨 후의 다양한 가능한 구조들의 측단면도 예시.
<도 6>
도 6은 본 발명의 실시예에 따른 접합된 구조체로부터 제거된 성장 기판의 측단면도 예시.
<도 7>
도 7은 본 발명의 실시예에 따른 박화된 p-n 다이오드 층의 측단면도 예시.
<도 8 및 도 8'>
도 8 및 도 8'는 본 발명의 실시예에 따른 마이크로 p-n 다이오들을 형성하기 위해 p-n 다이오드 층을 에칭하는 측단면도 예시.
<도 8">
도 8"는 본 발명의 실시예에 따라 패턴화된 희생 층을 에칭하는 측단면도 예시.
<도 9 및 도 9'>
도 9 및 도 9'는 본 발명의 실시예에 따른 마이크로 LED 어레이 내의 접촉 개구들의 형성의 측단면도 예시.
<도 10 내지 도 10">
도 10 내지 도 10"는 본 발명의 실시예에 따른 마이크로 LED 어레이 내의 접촉 개구들의 형성의 측단면도 예시.
<도 11a 및 도 11b>
도 11a 및 도 11b는 본 발명의 실시예에 따른 캐리어 기판 상의 마이크로 LED 디바이스들의 어레이의 측단면도 예시.
<도 12a 및 도 12b>
도 12a 및 도 12b는 본 발명의 실시예에 따른 마이크로 p-n 다이오드들을 포함하는 마이크로 LED 디바이스들의 어레이 및 캐리어 웨이퍼의 평면도 및 측단면도를 포함하는 예시.
<도 13>
도 13은 본 발명의 실시예에 따라 마이크로 LED 디바이스를 캐리어 기판으로부터 픽업하여 수용 기판으로 이송하는 방법을 예시하는 흐름도.
<도 14>
도 14는 본 발명의 실시예에 따라 캐리어 기판으로부터 마이크로 LED 디바이스를 픽업한 이송 헤드의 측단면도 예시.
<도 15>
도 15는 본 발명의 실시예에 따른 마이크로 LED 디바이스를 가진 수용 기판의 측단면도 예시.
<도 16>
도 16은 본 발명의 실시예에 따른 양극 마이크로 디바이스 이송 헤드의 측단면도 예시.
<도 17>
도 17은 본 발명의 실시예에 따라 마이크로 LED 디바이스를 캐리어 기판으로부터 픽업하여 수용 기판으로 이송하는 방법을 예시하는 흐름도.
<도 18>
도 18은 본 발명의 실시예에 따라 마이크로 LED 디바이스들의 어레이를 캐리어 기판으로부터 픽업하여 수용 기판으로 이송하는 방법을 예시하는 흐름도.
<도 19>
도 19는 본 발명의 실시예에 따른 마이크로 LED 디바이스들의 어레이와 접촉하는 마이크로 디바이스 이송 헤드들의 어레이의 측단면도 예시.
<도 20>
도 20은 본 발명의 실시예에 따른 마이크로 LED 디바이스들의 어레이와 접촉하는 마이크로 디바이스 이송 헤드들의 어레이의 측단면도 예시.
<도 21a>
도 21a는 본 발명의 실시예에 따른 마이크로 LED 디바이스들의 어레이를 픽업하는 마이크로 디바이스 이송 헤드들의 어레이의 측단면도 예시.
<도 21b>
도 21b는 본 발명의 실시예에 따른 마이크로 LED 디바이스들의 어레이의 일부분을 픽업하는 마이크로 디바이스 이송 헤드들의 어레이의 측단면도 예시.
<도 22>
도 22는 본 발명의 실시예에 따라 수용 기판 위에 위치된 마이크로 LED 디바이스들의 어레이를 가진 마이크로 디바이스 이송 헤드들의 어레이의 측단면도 예시.
<도 23a>
도 23a는 본 발명의 실시예에 따라 수용 기판 상으로 선택적으로 해제된 마이크로 LED 디바이스의 측단면도 예시.
<도 23b>
도 23b는 본 발명의 실시예에 따라 수용 기판 상으로 해제된 마이크로 LED 디바이스들의 어레이의 측단면도 예시.
본 발명의 실시예들은 마이크로 디바이스들 및 수용 기판으로 이송하기 위한 마이크로 발광 다이오드(LED)들과 같은 마이크로 디바이스들의 어레이를 형성하는 방법을 기술한다. 예를 들어, 수용 기판은 디스플레이 기판, 조명 기판, 트랜지스터들 또는 집적 회로(IC)들과 같은 기능 디바이스들을 가진 기판, 또는 금속 재배선 라인들을 가진 기판일 수 있지만 이로 제한되지 않는다. 본 발명의 실시예들이 특히 p-n 다이오드들을 포함하는 마이크로 LED들에 관하여 기술되지만, 본 발명의 실시예들이 그렇게 제한되지 않는다는 것과, 소정 실시예들이 또한 사전결정된 전자 기능(예컨대, 다이오드, 트랜지스터, 집적 회로) 또는 광자 기능(LED, 레이저)을 제어된 방식으로 수행하도록 하는 방식으로 설계되는 다른 마이크로 반도체 디바이스들에 적용가능할 수 있다는 것이 이해되어야 한다.
다양한 실시예들에서, 설명이 도면들을 참조하여 이루어진다. 그러나, 소정 실시예들은 이들 구체적 상세 사항들 중 하나 이상 없이, 또는 다른 공지된 방법들 및 구성들과 조합하여 실시될 수 있다. 하기의 설명에서, 본 발명의 완전한 이해를 제공하기 위해 구체적 구성들, 치수들 및 공정들 등과 같은 많은 구체적 상세 사항들이 기재된다. 다른 경우에, 주지된 반도체 공정들 및 제조 기술들은 본 발명을 불필요하게 불명료하게 하지 않도록 특별히 상세히 기술되지 않았다. 본 명세서 전반에 걸친 "일 실시예", "실시예" 등의 언급은 실시예와 관련되어 기술된 특정 특징, 구조, 구성 또는 특성이 본 발명의 적어도 하나의 실시예에 포함된다는 것을 의미한다. 따라서, 본 명세서 전반에 걸쳐 다양한 곳에서 문구 "일 실시예에서", "실시예에서" 등의 출현이 반드시 본 발명의 동일한 실시예를 지칭하는 것은 아니다. 또한, 특정 특징들, 구조들, 구성들 또는 특성들은 하나 이상의 실시예들에서 임의의 적합한 방식으로 조합될 수 있다.
본 명세서에 사용되는 바와 같은 용어 "걸쳐 이어지는", "위에", "에", "사이의" 및 "상의"는 하나의 층의 다른 층들에 대한 상대 위치를 지칭할 수 있다. 다른 층에 "걸쳐 이어지는", 그 "위에" 또는 그 "상에" 또는 다른 층"에" 접합되는 하나의 층은 다른 층과 직접 접촉할 수 있거나, 하나 이상의 개재하는 층들을 가질 수 있다. 층들 "사이의" 하나의 층은 그러한 층들과 직접 접촉할 수 있거나, 하나 이상의 개재하는 층들을 가질 수 있다.
본 명세서에 사용되는 바와 같은 용어 "마이크로" 디바이스, "마이크로" p-n 다이오드 또는 "마이크로" LED 디바이스는 본 발명의 실시예들에 따른 소정의 디바이스들 또는 구조체들의 서술적인 크기를 지칭할 수 있다. 본 명세서에 사용되는 바와 같이, 용어 "마이크로" 디바이스들 또는 구조체들은 1 내지 100 μm의 스케일을 지칭하도록 의도된다. 그러나, 본 발명의 실시예들이 반드시 그렇게 제한되지 않는다는 것과, 실시예들의 소정의 태양들이 더 큰 그리고 가능하게는 더 작은 크기 스케일들로 적용가능할 수 있다는 것이 이해되어야 한다.
일 태양에서, 본 발명의 실시예들은 벌크 LED 기판을, 픽업되어 수용 기판으로 이송될 준비가 된 마이크로 LED 디바이스들의 어레이로 처리하는 방법을 기술한다. 이러한 방식으로, 마이크로 LED 디바이스들을 이종 집적 시스템 내에 통합하고 조립하는 것이 가능하다. 마이크로 LED 디바이스들은 개별적으로, 그룹들로, 또는 전체 어레이로서 픽업되고 이송될 수 있다. 따라서, 마이크로 LED 디바이스들의 어레이 내의 마이크로 LED 디바이스들은 픽업되어, 마이크로 디스플레이들로부터 대면적 디스플레이들에 이르는 임의의 크기의 디스플레이 기판과 같은 수용 기판으로 높은 이송 속도로 이송될 준비가 된다. 일부 실시예들에서, 픽업될 준비가 된 마이크로 LED 디바이스들의 어레이는 10 μm × 10 μm 피치, 또는 5 μm × 5 μm 피치를 갖는 것으로서 기술된다. 이들 밀도에서, 6 인치 기판은 예를 들어 10 μm × 10 μm 피치를 가진 대략 1억6천5백만 개의 마이크로 LED 디바이스들, 또는 5 μm × 5 μm 피치를 가진 대략 6억6천만 개의 마이크로 LED 디바이스들을 수용할 수 있다. 따라서, 특정 기능성을 가진 고밀도의 사전-제조된 마이크로 디바이스들이 그들이 픽업되어 수용 기판으로 이송될 준비가 된 방식으로 생성될 수 있다. 본 명세서에 설명된 기술은 마이크로 LED 디바이스들로 제한되지 않고, 다른 마이크로 디바이스들의 제조에 또한 사용될 수 있다.
다른 태양에서, 본 발명의 실시예들은 자가-정렬 금속화 스택들을 가진 복수의 분리된 마이크로 p-n 다이오드들을 포함하는 마이크로 LED 어레이를 형성하는 방식을 기술한다. 실시예에서, 자가-정렬은 희생 층 위에 복수의 개구들을 가진 패턴화된 마스크 층을 형성하고, 패턴화된 마스크 층 내의 개구들 내에서 노출된 희생 층을 제거할 뿐만 아니라 복수의 개구들에 측방향으로 인접한 패턴화된 마스크 층 밑의 희생 층의 일부분을 제거하여, 패턴화된 마스크 층을 언더커팅(undercutting)함으로써 달성될 수 있다. 이어서, 금속화 스택 층이 증발 및 스퍼터링과 같은 적합한 기술을 사용하여 침착될 수 있다. 패턴화된 마스크 층 및 패턴 마스크 층 상의 금속화 스택 층의 임의의 부분이 이어서, 예를 들어 복수의 자가-정렬 금속화 스택들을 남기는 리프트-오프 기술을 이용하여 제거될 수 있다. 이러한 방식으로, 금속화 스택 층은 측방향으로 분리된 금속화 스택들의 위치들과, 금속화 스택 층이 패턴화된 마스크 층 상에 형성된 영역들 사이에서 불연속적일 수 있다. 이러한 불연속성은 리프트-오프 작업 동안 측방향으로 분리된 금속화 스택들이 박리되는 것으로부터 보호할 수 있다. 실시예에서, 불연속성은 금속화 스택 층보다 두꺼운 패턴화된 희생 층을 형성한 결과일 수 있다.
다른 태양에서, 본 발명의 실시예들은 복수의 자가-정렬 금속화 스택들이 전극 층의 융기된 표면 및 측벽들 위에 형성된 장벽 층을 포함하는 마이크로 LED 어레이를 형성하는 방식을 기술한다. 하기의 설명에서 더욱 명백해질 바와 같이, 융기된 표면은 성장 기판 위에 형성될 때 전극 층의 노출된 상부 표면, 또는 마이크로 LED 디바이스로 통합될 때 전극 층의 저부 표면일 수 있다. 실시예에서, 전극 층 및 장벽 층이 증발 또는 스퍼터링과 같은 적합한 기술을 이용하여 형성될 수 있다. 전극 층을 침착시킨 후, 장벽 층은 장벽 층이 언더커팅된 패턴화된 마스크 층 밑에 침착되도록 전극 층보다 높은 전력 및/또는 그보다 낮은 압력에서 침착될 수 있다. 따라서, 챔버 내의 전력을 증가시키거나 압력을 감소시킴으로써, 침착된 장벽 층은 침착된 전극 층보다 넓을 수 있으며, 이는 장벽 층이 전극 층의 측벽들을 덮게 할 수 있다. 일부 실시예들에서, 전극 층은 반사성 미러 층으로서 기능하도록 전극 층으로 통합될 수 있는 은(Ag) 층과 같은 산화에 민감한 재료를 포함한다. 본 발명의 실시예에 따르면, 장벽 층은, 잠재적으로 반사성 미러 층의 색상을 변경할 수 있고 반사성 미러 층의 반사 특성들에 영향을 미칠 수 있는 산화로부터 반사성 미러 층을 보호할 수 있다.
다른 태양에서, 본 발명의 실시예들은 패턴화된 희생 층이 복수의 측방향으로 분리된 마이크로 p-n 다이오드들에 대응하는 복수의 측방향으로 분리된 위치들로 접합 층을 측방향으로 분리하는 데 이용될 수 있는 마이크로 LED 어레이를 형성하는 방식을 기술한다. 실시예에서, 복수의 자가-정렬 금속화 스택들, 패턴화된 희생 층 및 p-n 다이오드 층을 포함하는 제1 기판 스택이 접합 층을 가진 제2 기판에 접합된다. 접합 층은 연속적인 접합 층일 수 있다. 본 발명의 실시예에 따르면, 열 및 압력 하에서 접합할 때, 패턴화된 희생 층은 접합 층이 복수의 금속화 스택들을 포함하는 패턴화된 희생 층 내에서 저장소들 또는 복수의 개구들 내로 유동하도록 접합 층 내로 엠보싱될 수 있다. 실시예에서, 패턴화된 희생 층은 아래에 놓인 제2 기판과 접촉하여 접합 층을 복수의 측방향으로 분리된 위치들로 측방향으로 분리하도록 접합 층을 통해 완전히 엠보싱된다.
다른 태양에서, 본 발명의 실시예들은 패턴화된 희생 층이 복수의 마이크로 p-n 다이오드들을 형성하기 위한 p-n 다이오드 층의 에칭 동안에 에칭 정지 층으로서 작용하는 마이크로 LED 디바이스 및 마이크로 LED 디바이스들의 어레이를 형성하는 방식을 기술한다. 결과적으로, 패턴화된 희생 층은, 마이크로 p-n 다이오드들의 측벽들 및 마이크로 p-n 다이오드들 내에 위치되는 양자 우물 층을, 마이크로 LED 디바이스들의 기능성을 저하시킬 수 있는 전기 전도성 오염물로부터 보호하도록 기능할 수 있다. 실시예에서, 패턴화된 희생 층은 캐리어 기판에 대한 성장 기판의 접합 동안에 p-n 다이오드 층을 따른 접합 층의 위킹(wicking)에 대한 물리적 장벽으로서 작용한다. 실시예에서, 전기 절연 층은 복수의 마이크로 p-n 다이오드들을 형성하기 위한 p-n 다이오드 층의 에칭 동안 전기 전도성 접합 층과 같은 아래에 놓인 전기 전도성 층들의 재배선 또는 재스퍼터링에 대한 물리적 장벽으로서 작용한다.
다른 태양에서, 본 발명의 실시예들은 패턴화된 희생 층이, 마이크로 p-n 다이오드의 양 측면 표면들에 걸쳐 이어질 뿐만 아니라 마이크로 p-n 다이오드의 저부 표면에 부분적으로 걸쳐 이어지는 컨포멀 유전체 장벽 층의 형성을 허용하는, 마이크로 p-n 다이오드의 저부 표면을 부분적으로 노출시키도록 제거되는, 마이크로 LED 디바이스 및 마이크로 LED 디바이스들의 어레이를 형성하는 방식을 기술한다. 컨포멀 유전체 장벽 층은 픽업 작업 동안 마이크로 LED 디바이스가 이송 헤드와 접촉한 후에 그리고/또는 접합 층 내에서 상 변화가 생성된 후에 자연적인 파단점들에서 쪼개진다. 이러한 방식으로, 마이크로 p-n 다이오드 밑에서 감싸는 컨포멀 유전체 장벽 층의 부분은 이송 헤드에 의한 픽업 작업 동안 마이크로 p-n 다이오드의 측벽들 상의 컨포멀 유전체 장벽 층을 칩핑(chipping)되거나 파단되는 것으로부터 보호한다.
다양한 태양들에 따르면, 본 발명의 실시예들은 패턴화된 희생 층이, 전극 층을 덮는 장벽 층을 포함할 수 있는 자가-정렬 금속화 스택들을 형성하기 위해 이용될 수 있는, 마이크로 LED 디바이스 및 마이크로 LED 디바이스들의 어레이를 형성하는 방식을 기술하였다. 패턴화된 희생 층은 또한 p-n 다이오드 층의 에칭 동안과 같이, 전도성 오염물로부터 마이크로 LED 디바이스들의 측벽들을 보호하기 위해 이용될 수 있다. 패턴화된 희생 층은 또한 접합 층의 복수의 측방향으로 분리된 위치들을 형성하기 위해 이용될 수 있다. 또한, 패턴화된 희생 층은 컨포멀 유전체 장벽 층의 형성을 위해 마이크로 p-n 다이오드의 저부 표면을 노출시키기 위해 이용될 수 있다. 하기의 설명에서 명백해질 바와 같이, 앞서 언급한 태양들 각각은 단일 실시예로 조합될 수 있지만, 본 발명의 그러한 실시예들은 그렇게 제한되지 않으며 임의의 태양 또는 태양들의 조합이 본 발명의 실시예들에 따라 조합되거나 또는 조합되지 않을 수 있다.
이제 도 1a를 참조하면, 반도체 디바이스 층(110)이 기판(101) 상에 형성될 수 있다. 실시예에서, 반도체 디바이스 층(110)은 하나 이상의 층들을 포함할 수 있고, 사전결정된 전자 기능(예컨대, 다이오드, 트랜지스터, 집적 회로) 또는 광자 기능(LED, 레이저)을 제어된 방식으로 수행하도록 하는 방식으로 설계된다. 반도체 디바이스 층(110)이 사전결정된 기능을 제어된 방식으로 수행하도록 하는 방식으로 설계될 수 있지만, 반도체 디바이스 층(110)이 완전히 기능화되지 않을 수 있다는 것이 이해되어야 한다. 예를 들어, 애노드(anode) 또는 캐소드(cathode)와 같은 접점들이 아직 형성되지 않을 수 있다. 간결함을 위해 그리고 본 발명의 실시예들을 불명료하게 하지 않기 위해, 하기의 설명은 종래의 이종 성장 조건들에 따라 성장 기판(101) 상에서 성장되는 p-n 다이오드 층(110)으로서의 반도체 디바이스 층(110)에 관하여 이루어진다.
p-n 다이오드 층(110)은 스펙트럼 내의 특정 영역에 대응하는 밴드갭을 갖는 화합물 반도체를 포함할 수 있다. 예를 들어, p-n 다이오드 층(110)은 II-VI족 재료(예컨대, ZnSe), 또는 III-V족 질화물 재료(예컨대, GaN, AlN, InN, InGaN, 및 이들의 합금) 및 III-V족 인화물 재료(예컨대, GaP, AlGaInP, 및 이들의 합금)를 비롯한 III-V족 재료에 기반한 하나 이상의 층들을 포함할 수 있다. 성장 기판(101)은 규소, SiC, GaAs, GaN 및 사파이어(Al2O3)와 같은, 하지만 이로 제한되지 않는 임의의 적합한 기판을 포함할 수 있다.
특정 실시예에서, 성장 기판(101)은 사파이어이고, p-n 다이오드 층(110)은 GaN으로 형성된다. 사파이어가 GaN에 대해 더 큰 격자 상수 및 열팽창 계수 부정합을 갖는다는 사실에도 불구하고, 사파이어는 합리적으로 비용이 낮고, 널리 입수가능하며, 그 투명도가 엑시머 레이저-기반 리프트-오프(LLO) 기술과 양립할 수 있다. 다른 실시예에서, SiC와 같은 다른 재료가 GaN p-n 다이오드 층(110)을 위한 성장 기판(101)으로서 사용될 수 있다. 사파이어처럼, SiC 기판은 투명할 수 있다. 유기금속 화학 증착(metalorganic chemical vapor deposition, MOCVD)과 같은 몇몇 성장 기술들이 p-n 다이오드 층(110)의 성장을 위해 사용될 수 있다. GaN은, 예를 들어, 사파이어 성장 기판(101)이 800℃ 내지 1,000℃와 같은 승온으로 가열되는 상태에서 반응 챔버 내에 트라이메틸갈륨(TMGa) 및 암모니아(NH3) 전구체를 동시에 도입함으로써 성장될 수 있다. 도 1a에 예시된 특정 실시예에서, p-n 다이오드 층(110)은 벌크 GaN 층(112), n-도핑된 층(114), 양자 우물(116) 및 p-도핑된 층(118)을 포함할 수 있다. 벌크 GaN 층(112)은 규소 또는 산소 오염으로 인해 n-도핑될 수 있거나, 규소와 같은 공여체(donor)로 의도적으로 도핑될 수 있다. n-도핑된 GaN 층(114)은 마찬가지로 규소와 같은 공여체로 도핑될 수 있는 반면, p-도핑된 층(118)은 마그네슘과 같은 수용체로 도핑될 수 있다. 다양한 대안적인 p-n 다이오드 구성들이 p-n 다이오드 층(110)을 형성하기 위해 이용될 수 있다. 마찬가지로, 다양한 단일 양자 우물(SQW) 또는 다중 양자 우물(MQW) 구성이 양자 우물(116)을 형성하기 위해 이용될 수 있다. 또한, 다양한 버퍼 층들이 적절한 대로 포함될 수 있다. 일 실시예에서, 사파이어 성장 기판(101)은 대략 200 μm의 두께를 갖고, 벌크 GaN 층(112)은 대략 0.5 μm 내지 5 μm의 두께를 가지며, n-도핑된 층(114)은 대략 0.1 μm 내지 3 μm의 두께를 갖고, 양자 우물 층(116)은 대략 0.3 μm 미만의 두께를 가지며, p-도핑된 층(118)은 대략 0.1 μm 내지 1 μm의 두께를 갖는다.
이어서, 희생 층(170)이 p-n 다이오드 층(110) 위에 형성될 수 있다. 실시예에서, 희생 층(170)은 p-n 다이오드 층(110)과 상이한 에칭 특성들을 갖는 비-금속 재료로 형성된다. 예를 들어, 희생 층(170)은 이산화규소(SiO2), 질화규소(SiNx), 포스포실리케이트 유리(PSG), 및 폴리이미드와 같은, 하지만 이로 제한되지 않는 유전체 재료일 수 있다. 실시예에서, 희생 층(170)은 대략 0.2 μm 내지 4 μm의 두께를 갖는다. 실시예에서, 희생 층(170)은 대략 0.5 μm의 두께를 가진 SiO2로 형성된다.
이제 도 1b를 참조하면, 패턴화된 마스크 층(180)이 희생 층(170) 위에 형성된다. 예를 들어, 패턴화된 마스크 층(180)은, 비록 희생 층(170)이 패턴화된 마스크 층(180)에 대해 선택적으로 에칭될 수 있는 다른 재료들이 사용될 수 있지만, 포토레지스트일 수 있다. 또한 p-n 다이오드들(150)이 최종적으로 형성될 윤곽들이 도 1b에 점선으로 예시되어 있다. 예시된 바와 같이, 패턴화된 마스크 층(180) 내의 개구들(181)은 최종적으로 p-n 다이오드들(150)의 저부 표면(151)이 될 것보다 작은 폭을 갖는다(예를 들어, 도 11a 및 도 11b 참조).
이제 도 1c를 참조하면, 희생 층(170)은 복수의 개구들(181) 내에서 노출된 희생 층(170)을 제거하기 위해 그리고 복수의 개구들(181)에 인접한 패턴화된 마스크 층(180) 밑의 희생 층의 일부분을 제거하기 위해 패턴화된 마스크 층에 대해 선택적으로 에칭되어, 패턴화된 마스크 층(180)을 언더커팅한다. 실시예에서, 선택적 에칭은 적합한 액체 에칭 용액으로 수행된다. 예를 들어, 희생 층(170)이 SiO2로 형성되고 패턴화된 마스크 층(180)이 포토레지스트로 형성된 경우, 에칭은 완충 플루오르화 수소산(buffered hydrofluoric acid, BHF)으로 수행될 수 있다. 예시된 특정 실시예에서, 습식 에칭이 또한 테이퍼 형성된 측벽들(171)을 생성할 수 있다. 예시된 특정 실시예에서, 희생 층(170)은 희생 층이 두꺼운(t) 것과 대략 동일한 거리(d)로 패턴화된 마스크 층을 언더커팅할 수 있다. 예시된 바와 같이, 패턴화된 희생 층 내의 개구들은 최종적으로 p-n 다이오드들(150)의 저부 표면(151)이 될 것보다 작은 폭을 가질 수 있다.
이어서, 금속화 스택 층(123)이 침착될 수 있다. 도 1d에 예시된 바와 같이, 금속화 스택 층(123)은, 비록 다른 층들이 포함될 수 있지만, 전극 층(122) 및 선택적으로 장벽 층(124)을 포함할 수 있다. 전극 층(122) 및 장벽 층(124)은 또한 다수의 층들을 포함할 수 있다. 실시예에서, 반사성 금속화 스택 층은 대략 0.1 μm 내지 2 μm의 두께를 갖는다. 실시예에서, 반사성 금속화 스택 층은 대략 0.25 μm의 두께를 갖는다. 전극 층(122)은 p-도핑된 GaN 층(118)에 대해 옴 접촉(ohmic contact)을 형성할 수 있고, Ni, Au, Ag, Pd 및 Pt와 같은 높은 일-함수(work-function) 금속으로 형성될 수 있다. 실시예에서, 전극 층(122)은 광 방출에 대해 반사성일 수 있고, 광을 다시 p-n 다이오드 층(110)을 향해 반사하는 미러로서 기능할 수 있다. 예를 들어, 전극 층(122) 내에, 그의 반사 특성들을 위해 Ag 또는 Ni 층이 포함될 수 있다. Ag와 같은 전극 층들은 또한 산화에 민감할 수 있다. 장벽 층(124)이 산화로부터 아래에 놓인 전극 층(122)을 보호하는 것 및 전극 층(122) 또는 p-n 다이오드(110) 내로의 불순물의 확산을 방지하는 것을 비롯한 다양한 이유들을 위해 반사성 금속화 스택 층(123) 내에 선택적으로 포함될 수 있다. 예를 들어, 장벽 층(124)은 Pd, Pt, Ni, Ta, Ti 및 TiW를 포함할 수 있지만 이로 제한되지 않는다. 소정 실시예들에서, 장벽 층(124)은 접합 층으로부터의 성분들이 p-n 다이오드 층(110) 내로 확산하는 것을 방지할 수 있다. 장벽 층(124)은 또한 예를 들어 후술되는 접합 층들로부터의 성분들이 전극 층(122) 내로 확산하는 것을 방지할 수 있다.
도 1d에 예시된 바와 같이, 패턴화된 희생 층(170)은 금속화 스택 층(123)보다 두껍다. 실시예에서, 패턴화된 희생 층은 p-n 다이오드 층(110) 상에 형성된 금속화 스택 층(123)의 대략 2배만큼 두껍다. 실시예에서, 패턴화된 희생 층은 대략 0.5 μm의 두께를 갖고, 금속화 스택 층(123)은 p-n 다이오드 층(110) 상에서 0.25 μm의 두께를 갖는다. 이제 도 1d와 조합하여 도 1e를 참조하면, 패턴화된 마스크 층(180) 및 패턴 마스크 층(180) 상의 금속화 스택 층(123)의 임의의 부분이 이어서, 예를 들어 복수의 자가-정렬 금속화 스택들(120)을 남기는 리프트-오프 기술을 이용하여 제거될 수 있다. 이러한 방식으로, 금속화 스택 층(123)은 측방향으로 분리된 금속화 스택들(120)로 될 위치들과, 금속화 스택 층(123)이 패턴화된 마스크 층(180) 상에 형성된 영역들 사이에서 불연속적일 수 있다. 이러한 불연속성은 리프트-오프 작업 동안 측방향으로 분리된 금속화 스택들(120)이 박리되는 것으로부터 보호한다. 불연속성은 금속화 스택 층(123)보다 두꺼운 패턴화된 희생 층(180)을 형성한 결과일 수 있다.
여전히 도 1d를 참조하면, 전극 층(122) 및 장벽 층(124)이 증발 및 스퍼터링과 같은 적합한 기술을 이용하여 침착될 수 있다. 예시된 바와 같이, 장벽 층(124)은 전극 층(122)의 융기된 표면 및 측벽들 위에 형성된다. 하기의 설명에서 더욱 명백해질 바와 같이, 예시적인 도 11a 및 도 11b에 예시된 바와 같이, 융기된 표면은 도 1d에 예시된 바와 같이 성장 기판(101) 위에 형성될 때 전극 층의 노출된 상부 표면, 또는 마이크로 LED 디바이스로 통합될 때 전극 층(122)의 저부 표면일 수 있다. 전극 층은 증발 또는 스퍼터링과 같은 적합한 기술을 이용하여 형성된다. 실시예에서, p-n 다이오드 층(110) 상에 형성된 전극 층(122)의 부분은 희생 층(170)과 접촉하지 않는다. 예를 들어, 전극 층(122)은 패턴화된 마스크 층(180) 내의 개구(181)와 대략 동일한 폭과 패턴화된 희생 층(170) 내의 개구들보다 작은 폭 사이의 폭을 가질 수 있다. 전극 층(122)을 침착시킨 후, 장벽 층(124)은 장벽 층(124)이 언더커팅된 패턴화된 마스크 층(180)의 더 밑에 침착되도록 전극 층(122)보다 높은 전력에서 동일한 기술을 이용하여 침착될 수 있다. 따라서, 전력을 증가시킴으로써, 침착된 장벽 층(124)은 침착된 전극 층(122)보다 넓을 수 있으며, 이는 장벽 층(124)이 전극 층(122)의 측벽들을 덮게 할 수 있다. 더 넓은 침착된 장벽 층(124)은 또한 전극 층(122)에 대한 것보다 낮은 압력, 또는 더 낮은 압력과 더 높은 전력의 조합에서 침착시킴으로써 달성될 수 있다. 일부 실시예들에서, 전극 층은 반사성 미러 층으로서 기능하도록 전극 층(122)으로 통합될 수 있는 은(Ag) 층과 같은 산화에 민감한 재료를 포함한다. 본 발명의 실시예에 따르면, 장벽 층(124)은, 잠재적으로 반사성 미러 층의 색상을 변경할 수 있고 반사성 미러 층의 반사 특성들에 영향을 미칠 수 있는 산화로부터 반사성 미러 층(또는 다른 층)을 보호할 수 있다.
소정 실시예들에서, 측방향으로 분리된 반사성 금속화 스택들(120)의 피치는 마이크로 LED들(150)의 어레이의 피치에 대응하여 5 μm, 10 μm 또는 그보다 클 수 있다. 예를 들어, 5 μm 피치는 2 μm 간격만큼 분리된 3 μm 폭의 측방향으로 분리된 반사성 금속화 스택들(120)로 형성될 수 있다. 10 μm 피치는 2 μm 간격만큼 분리된 8 μm 폭의 분리된 반사성 금속화 스택들(120)로 형성될 수 있다. 그렇더라도, 이들 치수는 예시적인 것으로 의도되고, 본 발명의 실시예들은 그렇게 제한되지 않는다. 일부 실시예들에서, 측방향으로 분리된 반사성 금속화 스택들(120)의 폭은 하기의 설명과 도면들에서 더욱 상세히 논의되는 바와 같이 마이크로 p-n 다이오드들(150)의 어레이의 저부 표면의 폭보다 작거나 그와 동일하다.
일부 실시예들에 따르면, 도 1e에 예시된 성장 기판(101) 스택은 캐리어 기판에 접합할 준비가 되어 있다. 예를 들어, 성장 기판(101) 스택은 도 2a 내지 도 2e에 관하여 후술되는 바와 같이 접합 층(210)을 포함하는 캐리어 기판(201) 스택에 접합될 수 있다. 다른 실시예들에서, 추가적인 층 또는 층들이 패턴화된 희생 층(170) 및 복수의 분리된 반사성 금속화 스택들(120) 위에 형성될 수 있다. 도 1f를 참조하면, 실시예에서, 접합 층(128)이 접합을 용이하게 하도록 도 1e의 기판 스택으로 선택적으로 형성될 수 있다. 접합 층(128)은 아래의 표 1 및 표 2에 관하여 기술되는 재료들 중 임의의 재료로 형성될 수 있으며, 이들 중 일부는, 존재할 경우, 융해 접합된 층 또는 합금 접합 층의 형성을 위해 접합 층(210)의 조성에 좌우될 수 있다. 예를 들어, 접합 층(128)이 접합 층(210)과 합금 접합되는 경우에, 접합 층(128)은 표 1에 제공된 화학 조성에 기여하는 순금속 또는 금속 합금일 수 있다. 실시예에서, 접합 층(128)은 전기 전도성이고, 대략 500 내지 2,000 옹스트롬 두께이다. 전기 전도성 접합 층(128)을 침착시키기 전에, 접착 층이 패턴화된 희생 층(170)(예컨대, SiO2)에 대한 전기 전도성 접합 층(128)의 접착을 증가시키도록 선택적으로 형성될 수 있다. 예를 들어, 접착 층은 100 내지 1,000 옹스트롬, 그리고 더욱 구체적으로 대략 300 옹스트롬 이하의 두께를 갖고서 Ti, TiW, Cr 또는 Ni로부터 형성될 수 있다. 접합 층(128) 및 접착 층은, 예를 들어 접합 층(128)이 캐리어 기판 상의 대응하는 접합 층과 접촉하지 않을 영역들에 개구들을 생성하기 위해 선택적으로 패턴화될 수 있다.
도 2a 내지 도 2e는 성장 기판(101) 스택에 대한 접합을 위한 접합 층(210)을 가진 캐리어 기판(201)의 다양한 실시예들의 측단면도 예시들이다. 접합 층(210)은 아래의 표 1 및 표 2에 관하여 기술되는 재료들 중 임의의 재료로 형성될 수 있으며, 이들 중 일부는, 존재할 경우, 융해 접합된 층 또는 합금 접합 층의 형성을 위해 접합 층(128)의 조성에 좌우될 수 있다. 예를 들어, 접합 층(210)이 접합 층(128)과 합금 접합되는 경우에, 접합 층(210)은 표 1에 제공된 화학 조성에 기여하는 순금속 또는 금속 합금일 수 있다. 접착 층(208)이 접합 층(210) 전에 선택적으로 형성될 수 있다. 예를 들어, 접착 층(208)은 100 내지 1,000 옹스트롬, 그리고 더욱 구체적으로 대략 300 옹스트롬 이하의 두께를 갖고서 Ti, TiW, Cr 또는 Ni로부터 형성될 수 있다. 도 2a는 접합 전에 패턴화되지 않은 캐리어 기판(201) 및 접합 층(210)과 접착 층(208)을 예시한다. 도 2b 내지 도 2d는, 측벽들(204)을 갖고 트렌치(trench)들(206)에 의해 분리된 복수의 포스트(post)들(202)을 형성하도록 패턴화된 캐리어 기판(201)을 예시한다. 포스트들(202)은 다양한 재료들 및 기술들로부터 형성될 수 있다. 실시예에서, 포스트들(202)은 캐리어 기판(201)을 에칭 또는 엠보싱 공정에 의해 패턴화함으로써 캐리어 기판(201)과 일체로 형성될 수 있다. 예를 들어, 캐리어 기판(201)은 일체로 형성된 포스트들(202)을 가진 규소 기판일 수 있다. 다른 실시예에서, 포스트들은 캐리어 기판(201)의 상부 상에 형성될 수 있다. 예를 들어, 포스트들(202)은 플레이트 업 및 포토레지스트 리프트 오프(plate up and photoresist lift off) 기술에 의해 형성될 수 있다. 포스트들은 반도체, 금속, 중합체, 유전체 등을 비롯한 임의의 적합한 재료로부터 형성될 수 있다.
포스트들(202)은 하기의 설명과 도면들에서 더욱 명백해질 바와 같이, 마이크로 p-n 다이오드들(150)의 폭과 동일하거나 그보다 작은 최대 폭을 가질 수 있다. 실시예에서, 트렌치 포스트들(202)은 접합 층(210)의 두께의 적어도 2배만큼 높다. 실시예에서, 접합 층(210)은 대략 0.1 μm 내지 2 μm의 두께를 가질 수 있고, 트렌치 포스트들은 적어도 0.2 μm 내지 4 μm의 높이를 갖는다. 도 2b에 예시된 특정 실시예에서, 컨포멀 접합 층(210)이 포스트들(202) 위에 그리고 측벽들(204) 상에 그리고 트렌치들(206) 내에 형성된다. 도 2c에 예시된 특정 실시예에서, 접합 층(210)과 접착 층(208)은, 유의한 양이 측벽들(204) 상에 침착됨이 없이, 이들이 포스트들(202)의 상부 표면 상에 그리고 트렌치들(206) 내에만 형성되도록 이방성으로 침착된다. 도 2d에 예시된 특정 실시예에서, 접합 층(210) 및 접착 층(208)은 포스트들(202)의 상부 표면 상에만 형성된다. 그러한 구성은 포스트들(202), 접착 층(208) 및 접합 층(210)을 동일한 패턴화된 포토레지스트로 패턴화함으로써 형성될 수 있다. 도 2e에 예시된 특정 실시예에서, 접합 층(210)의 측방향으로 분리된 위치들은, 비록 다른 처리 기술이 사용될 수 있지만, 접착 층 및 접합 층의 블랭킷 층(blanket layer)들이 패턴화된 포토레지스트 층 위에 침착되고 이것이 이어서 (포토레지스트 층 상의 접착 층 및 접합 층의 부분과 함께) 리프트-오프되어, 도 2e에 예시된 접합 층(210)의 측방향으로 분리된 위치들을 남기는 포토레지스트 리프트 오프 기술로 형성될 수 있다.
도 2b 내지 도 2e 및 도 1e 및 도 1f에 관하여 전술된 바와 같이, 본 발명의 소정 실시예들은 측방향으로 분리된 반사성 금속화 스택들(120) 및/또는 접합 층들(128, 210)의 측방향으로 분리된 위치들을 포함한다. 컨포멀 접합 층(210)이 포스트들(202) 위에 그리고 측벽들(204) 상에 그리고 트렌치들(206) 내에 형성되는 도 2b에 관하여, 포스트들(202)의 상부 상의 접합 층의 특정 위치들은 트렌치들(206)에 의해 측방향으로 분리된다. 따라서, 컨포멀 접합 층(210)이 연속적일지라도, 포스트들(202)의 상부 상의 접합 층(210)의 위치들은 측방향으로 분리된 위치들이다. 마찬가지로, 도 2e에서 접합 층(210)의 개별 이산된 위치들은 그들 사이의 공간에 의해 측방향으로 분리된다. 포스트들(202)이 존재하는 경우에, 포스트(202) 높이에 대한 접합 층(210) 두께의 관계가 접합 층(210)의 위치들의 측방향 분리에 고려될 수 있다.
전술된 접합 층들(128, 210)은 열가소성 중합체, 금속, 및 솔더(solder)와 같은 다양한 적합한 재료들로부터 형성될 수 있다. 단일 접합 층으로서 또는 융해 접합 또는 합금 접합을 통해 함께 접합될 때 접합 층들은 마이크로 LED 디바이스를 캐리어 기판에 접착시킬 수 있다. 실시예에서, 결과적인 접합 층은 대략 350℃ 이하 또는 더욱 구체적으로 대략 200℃ 이하의 액상선 온도 또는 용융 온도를 가질 수 있다. 그러한 온도들에서, 결과적인 접합 층은 마이크로 LED 디바이스의 다른 구성요소들에 실질적으로 영향을 미치지 않고서 상 변화를 겪을 수 있다. 실시예에서, 결과적인 접합 층은 전기 전도성일 수 있다. 예를 들어, 결과적인 접합 층이 온도의 변화에 응답하여 고체로부터 액체로 상 변화를 겪는 경우에, 결과적인 접합 층의 일부분은 하기의 설명에서 더욱 상세히 기술되는 바와 같이 픽업 작업 동안 마이크로 LED 디바이스 상에 남을 수 있다. 그러한 실시예에서, 결과적인 접합 층은, 그것이 후속하여 수용 기판으로 이송될 때 그것이 마이크로 LED 디바이스에 불리하게 영향을 미치지 않도록 전기 전도성 재료로 형성되는 것이 유리할 수 있다. 이러한 경우에, 이송 작업 동안 마이크로 LED 디바이스에 남아 있는 결과적인 접합 층의 부분은 마이크로 LED 디바이스를 수용 기판 상의 전기 전도성 패드에 접합시키는 것을 보조할 수 있다.
솔더들은, 많은 것이 일반적으로 그들의 고체 상태에서 연성 재료이고 반도체 및 금속 표면들과 양호한 습윤을 보이기 때문에, 접합 층들(128, 210)에 적합한 재료들일 수 있다. 전형적인 합금은 단일 온도가 아니라 온도 범위에 걸쳐 용융된다. 따라서, 솔더 합금은 흔히, 합금이 액체로 유지되는 최저 온도에 대응하는 액상선 온도, 및 합금이 고체로 유지되는 최고 온도에 대응하는 고상선(solidus) 온도에 의해 특징지어진다. 본 발명의 실시예들과 함께 이용될 수 있는 저융점 솔더 재료들의 예시적인 목록이 표 1에 제공되어 있고, 여기서 화학 조성은 성분들의 중량 백분율로 나열되어 있다. 전술된 바와 같이, 접합 층들(128, 210)이 함께 접합되어 합금 접합 층을 형성하는 경우에, 접합 층들(128, 210)은 표 1에 제공된 화학 조성에 기여하는 순금속 또는 금속 합금일 수 있다.
Figure 112014113840343-pct00001
본 발명의 실시예들과 함께 이용될 수 있는 열가소성 중합체들의 예시적인 목록이 표 2에 제공되어 있다.
Figure 112014113840343-pct00002
본 발명의 실시예들에 따르면, 접합 층들(128, 210)은 균일한 두께로 형성되고, 특정 조성에 따라 다양한 적합한 방법들에 의해 침착될 수 있다. 예를 들어, 솔더 조성물들은 균일한 두께를 얻기 위해 스퍼터링되거나, 전자 빔(E-빔) 증발에 의해 침착되거나, 시드(seed) 층으로 도금될 수 있다.
이제 도 3a 및 도 3b를 참조하면, 성장 기판(101) 및 캐리어 기판(201)이 열 및/또는 압력 하에서 함께 접합될 수 있다. 도 3a는 도 1e의 구조체가 도 2a의 패턴화되지 않은 구조체에 접합되는 실시예의 예시이다. 도 3b는 도 1f의 구조체가 도 2a의 패턴화되지 않은 구조체에 접합되는 실시예의 예시이다. 이들 예시가 예시적이며, 도 2a 내지 도 2e와의 다른 조합들이 본 발명의 실시예들에 따라 고려된다는 것이 이해되어야 한다. 또한, 성장 기판(101) 및 캐리어 기판(201)은 단일 접합 층(128 또는 210)만을 이용하여 함께 접합될 수 있다.
실시예에서, 도 3b에 예시된 기판들의 접합 동안, 전기 전도성 접합 층(128)이 전기 전도성 접합 층(210) 내로 또는 그 반대로 확산되어, 층들(128, 210)을 합금 접합 층으로 변형시킬 수 있다. 결과적인 접합 층의 하나의 기능은 마이크로 p-n 다이오드를 포함하는 마이크로 LED 디바이스를 캐리어 기판 상의 제위치에 유지시키면서, 또한 마이크로 LED 디바이스가 그로부터 용이하게 해제가능한 매체를 제공하는 것이다. 일부 실시예들에서, 전기 전도성 접합 층들(128, 210) 중 하나가 350℃ 초과, 또는 더욱 특정하게는 200℃ 초과의 용융 또는 액상선 온도를 가진 재료로 형성되지만, 결과적인 합금 접합 층은 마이크로 LED가 그로부터 픽업될 수 있는 매체를 제공하도록 350℃ 이하, 또는 더욱 특정하게는 200℃ 이하의 용융 또는 액상선 온도에 의해 특징지어진다. 따라서, 전기 전도성 접합 층들(128, 210)은 접합 층(128)과 접합 층(210)의 상호확산 시에 원하는 합금 농도를 달성하도록 특정 조성 및 두께로 형성된다. 실시예에서, 접합 층(128)과 접합 층(210)의 조성 및 두께는 공융(eutectic) 합금이 액체 및 고체 상태의 2상 평형을 통과함이 없이 특정 조성 및 온도에서 고체로부터 액체 상태로 직접 변형되는 공융 합금 접합을 달성하도록 선택된다.
본 발명의 실시예들에 따르면, 접합 층들(128, 210)에 의해 생성된 접합 계면은 접합 층(210)만을 사용한 접합 계면보다 강할 수 있다. 증가된 접합 계면 강도는 예를 들어 아래에서 더욱 상세히 기술되는 성장 기판(101)의 제거 동안 시스템에 추가적인 구조적 완전성을 제공할 수 있다. 예를 들어, 레이저 리프트-오프 기술이 성장 기판을 제거하기 위해 사용되는 경우에, 시스템은 잠재적으로 성장 기판(101)과 캐리어 기판(201) 사이의 층들의 탈층과 p-n 다이오드 층(110)의 균열형성을 야기할 수 있는 열 및 기계적 충격파를 받는다. 본 발명의 실시예들에 따르면, 접합 층들(128, 210)의 공융 접합은 그러한 탈층에 대항하여 보호함으로써 p-n 다이오드 층(110)의 완전성을 보존하는 강한 접합 계면을 생성할 수 있다.
도 4는 성장 기판(101)과 캐리어 기판(201)을 접합하기 전에 나란히 제공된 성장 기판(101)과 캐리어 기판(201)의 다양한 비제한적인 가능한 구조들의 측단면도 예시이다. 도 5는 성장 기판(101)과 캐리어 기판(201)을 접합한 후에 나란히 제공된 성장 기판(101)과 캐리어 기판(201)의 다양한 비제한적인 가능한 구조들의 측단면도 예시이다. 기판들의 특정 조합들이 표 3에 기술되어 있다. 예를 들어, 도 4에 예시된 특정 실시예인 예 A는 도 1e에 예시된 성장 기판에 대한 도 2a에 예시된 캐리어 기판의 접합을 나타낸다. 예시되지 않았지만, 전술된 바와 같이, 일부 실시예들에 따르면, 접합 층(128)이 합금 또는 융해 접합을 위한 접합 층(210)에 더하여 또는 접합 층(210)의 대안으로 선택적으로 포함될 수 있다.
Figure 112014113840343-pct00003
여전히 도 5를 참조하면, 예시된 실시예들의 하나의 특징은 캐리어 기판(201) 스택에 접합된 성장 기판(101) 스택의 토포그래피가 접합 작업 동안 접합 층(210) 내로 매립된다(embedded)(또는 엠보싱된다(embossed))는 것이다. 예를 들어, 패턴화된 희생 층(170) 및 반사성 금속화 스택(120)을 포함하는 토포그래피가 접합 층(210) 내로 매립된다(또는 엠보싱된다). 예시적인 도 5의 예 A를 참조하면, 열 및 압력 하에서 접합할 때의 실시예에서, 패턴화된 희생 층(170)은 접합 층(210)이 복수의 금속화 스택들(120)을 포함하는 패턴화된 희생 층(170) 내에서 복수의 개구들에 의해 생성된 저장소들 내로 유동하도록 접합 층(210) 내로 엠보싱된다. 실시예에서, 패턴화된 희생 층(170)은 아래에 놓인 제2 기판(201)(또는 존재할 경우 접착 층(208))과 접촉하여 접합 층(210)을 복수의 측방향으로 분리된 위치들로 측방향으로 분리하도록 접합 층(210)을 통해 완전히 엠보싱된다. 접합 층(210)을 각각의 개별 마이크로 LED 디바이스에 대응하는 측방향으로 분리된 위치들로 측방향으로 분리하는 것은, 접합 층의 하나의 측방향으로 분리된 위치에서의 상 변화의 생성이 접합 층의 인접한 측방향으로 분리된 위치에 영향을 미치지 않는 픽업 작업을 보조할 수 있는 것으로 고려된다. 그러나, 본 발명의 실시예들은 그렇게 제한되지 않으며, 패턴화된 희생 층(170)이 접합 층(210)을 통해 완전히 매립되는 것(또는 엠보싱되는 것을) 필요로 하지 않는다.
예시된 실시예들의 또 다른 특징은 패턴화된 희생 층(170)이 p-n 다이오드 층(110)과 아래에 놓인 금속 층들(예컨대, 접합 층(210), 접착 층(208)) 사이의 물리적 장벽이라는 것이다. 따라서, 패턴화된 희생 층(170)은, 후속하여 p-n 다이오드 층(110)으로부터 형성된 마이크로 p-n 다이오드들(150)의 저부 표면을 따라 금속 오염에 대한 장벽을 제공한다.
이제 도 6을 참조하면, 성장 기판(101)은 접합된 구조체로부터 제거되었다. 성장 기판(101)은 성장 기판이 투명한 경우 엑시머 레이저-기반 리프트-오프(LLO) 또는 화학 에칭과 같은 적합한 방법에 의해 제거될 수 있다. 실시예에서, 투명한 사파이어 성장 기판(101)으로부터의 GaN p-n 다이오드 층(110)의 LLO는 Nd-YAG 레이저 또는 KrF 엑시머 레이저와 같은 자외선 레이저로부터의 짧은 펄스(예컨대, 수십 나노초)로 투명한 사파이어 성장 기판(101)을 통해 101/110 층 계면을 조사함으로써 달성된다. 계면에서의 GaN p-n 다이오드 층(110) 내의 흡수는 계면의 국소화된 가열을 유발하여, 계면 GaN에서의 액체 Ga 금속 및 질소 기체로의 분해를 유발한다. 일단 원하는 면적이 조사되었으면, Ga를 핫플레이트(hotplate) 상에서 재용융시킴으로써 투명한 사파이어 성장 기판(101)이 제거될 수 있다.
이제 도 7을 참조하면, p-n 다이오드 층(110)은 바람직한 두께로 박화된다. 다시 도 1a의 확대된 p-n 다이오드 층(110)을 참조하면, 박화 후 작업가능한 p-n 다이오드가 남도록 벌크 GaN 층(112)(이는 n형일 수 있음)의 사전결정된 양 또는 n형 GaN 층(114)의 일부분이 제거된다. 아래에 놓인 구조체에 따라, 박화 공정은 폴리싱, 습식 에칭 또는 건식 에칭과 같은 적합한 기술을 이용하여 수행될 수 있다. 예를 들어, 원하는 두께로의 폴리싱 및/또는 시간설정된(timed) 에칭의 조합이 수행될 수 있다. 필라(pillar)와 같은 아래에 놓인 패턴화된 구조체들이 있는 상황에서, 패턴화된 구조체의 손상을 방지하기 위해 원하는 두께로의 시간설정된 에칭이 수행될 수 있다.
이제 도 8을 참조하면, 패턴화된 마스크 층(140)이 복수의 분리된 마이크로 p-n 다이오드들(150)을 형성하도록 p-n 다이오드 층(110)의 에칭을 위해 박화된 p-n 다이오드 층(110) 위에 형성될 수 있다. 마스크 층(140)은 포토레지스트, 또는 포토레지스트가 그러한 것보다 GaN 에칭 조건에 대해 더욱 저항성이 있는 금속(예컨대, 크롬, 니켈) 또는 유전체(질화규소, 산화규소)와 같은 다양한 재료들로부터 형성될 수 있다. GaN p-n 다이오드 층(110)의 에칭은 반응성 이온 에칭(reactive ion etching, RIE), 전자-사이클로트론 공명(electro-cyclotron resonance, ECR), 유도 결합 플라즈마 반응성 이온 에칭(inductively coupled plasma reactive ion etching, ICP-RIE), 및 화학 보조 이온-빔 에칭(chemically assisted ion-beam etching, CAIBE)과 같은 건식 플라즈마 에칭 기술을 이용하여 수행될 수 있다. 에칭 화학 작용은 Cl2, BCl3 또는 SiCl4와 같은 화학종을 함유하는 할로겐-기반일 수 있다.
예시된 바와 같이, 패턴화된 희생 층(170)은 GaN p-n 다이오드 층(110)의 에칭 동안 에칭 정지 층으로서 작용한다. 그 결과, 패턴화된 희생 층(170)은 마이크로 p-n 다이오드들(150)의 측벽들(153), 및 내부에 위치된 양자 우물 구조체(116)를 아래에 놓인 전기 전도성 접합 층(210), 및 존재할 경우 접착 층(208)에 의한 오염으로부터 보호한다. 예를 들어, 건식 플라즈마 에칭 화학 작용은 덮인 전기 전도성 접합 층(210) 또는 접착 층(208)으로부터의 금속 대신에 패턴화된 희생 층(170)(예컨대, SiO2)과 마주치므로, p-n 다이오드(150) 측벽들 상으로의 금속 재스퍼터링이 제거된다.
도 8에 예시된 특정 실시예에서, 마이크로 p-n 다이오드들(150)은 (마이크로 p-n 다이오드들(150)의 상부로부터 저부로) 최대 15도로 외향으로 테이퍼 형성된 측벽들(153)을 가질 수 있다. 예를 들어, 염소-기반의 에칭 화학 작용을 갖는 RIE가 이용될 수 있다. 대안적으로, 측벽들(153)은 수직일 수 있다. 예를 들어, 염소-기반의 에칭 화학 작용을 갖는 ICP-RIE가 수직 측벽들을 얻기 위해 이용될 수 있다. 도 15의 설명에서 명백해질 바와 같이, 외향으로 테이퍼 형성된 측벽들은 일부 실시예에서, 픽업되어 수용 기판으로 이송된 일련의 마이크로 LED 디바이스들 위에 공통 접점을 형성할 때 유리할 수 있다. 소정 실시예들에서, 마이크로 p-n 다이오드들(150) 사이의 피치는 5 μm, 10 μm 또는 그보다 클 수 있다. 예를 들어, 5 μm 피치를 가진 마이크로 p-n 다이오드(150) 어레이는 2 μm 간격만큼 분리된 3 μm 폭의 마이크로 p-n 다이오드들로 형성될 수 있다. 10 μm 피치를 가진 마이크로 p-n 다이오드(150) 어레이는 2 μm 간격만큼 분리된 8 μm 폭의 마이크로 p-n 다이오드들로 형성될 수 있다. 복수의 분리된 마이크로 p-n 다이오드들(150)을 형성하기 위한 p-n 다이오드 층(110)의 에칭의 완료 시에, 도 8'에 예시된 바와 같이 패턴화된 마스크 층(140)이 제거되어 복수의 마이크로 p-n 다이오드들(150)의 상부 표면들(152)을 노출시킬 수 있다. 대안적으로, 패턴화된 마스크 층(140)은 후속 시간에 제거될 수 있다.
이제 도 8"를 참조하면, 패턴화된 희생 층(170)이 선택적으로 제거된다. 예시된 특정 실시예들에서, 패턴화된 희생 층(170)의 제거는 마이크로 p-n 다이오드들(150)의 저부 표면(151)의 일부분을 노출시킨다. 또한, 예시된 특정 실시예에서, 패턴화된 희생 층(170)은 완전히 제거된다. 제거는 액체, 증기, 또는 기체 상 에칭제로 수행될 수 있다. 실시예에서, 패턴화된 희생 층(170)이 SiO2로 형성되는 경우에, 에칭제는 액체, 증기, 또는 기체 상 플루오르화 수소산(HF) 또는 완충 플루오르화 수소산(BHF)을 포함할 수 있다.
실시예에서, 이미 제거되지 않은 경우, 패턴화된 마스크 층(140)은 패턴화된 희생 층(170)을 제거하는 것과 동일한 작업에서 제거될 수 있다. 대안적으로, 에칭 용액이 패턴화된 희생 층(170) 및 패턴화된 마스크 층(140)에 대해 상이한 선택성을 갖는 경우에, 패턴화된 마스크 층(140)은 p-n 다이오드(150) 상에 남을 수 있고, 도 9 및 도 9'에 관하여 기술되는 바와 같이 컨포멀 유전체 장벽 층 내에 접촉 개구를 형성하기 위해 이용될 수 있다.
여전히 도 8"를 참조하면, 마이크로 LED 어레이는 캐리어 기판(201), 캐리어 기판 상의 접합 층(210)의 복수의 위치들(합금 접합 층이거나 그렇지 않을 수 있고, 측방향으로 분리되거나 그렇지 않을 수 있음), 및 접합 층(210)의 복수의 위치들 위의 각각의 복수의 분리된 마이크로 p-n 다이오드들(150)을 포함한다. 복수의 분리된 반사성 금속화 스택들(120)이 각각의 복수의 분리된 마이크로 p-n 다이오드들(150)과 접합 층(201)의 복수의 위치들 사이에 형성된다. 일부 실시예들에서, 캐리어 기판은 예 B 내지 예 D에 예시된 바와 같이, 접합 층(210)의 복수의 측방향으로 분리된 위치들이 그 상에 형성되는 각각의 복수의 필라들(202)을 포함한다.
일부 실시예들에서, 마이크로 p-n 다이오드들(150)은 상부 표면(152)과 저부 표면(151)을 포함하고, 반사성 금속화 스택(120)은 상부 표면과 저부 표면을 포함하며, 마이크로 p-n 다이오드(150)의 저부 표면(151)은 반사성 금속화 스택(120)의 상부 표면보다 넓다. 일부 실시예들에서, 복수의 마이크로 p-n 다이오드들(150)은 각각의 복수의 필라들(202) 각각의 상부 표면과 대략 동일한 폭을 갖는 저부 표면(151)을 각각 포함한다. 다른 실시예들에서, 복수의 마이크로 p-n 다이오드들(150)은 각각의 복수의 필라들(202) 각각의 상부 표면보다 넓은 저부 표면(151)을 각각 포함한다. 마이크로 p-n 다이오드(150) 저부 폭과 아래에 놓인 필라(202) 상부 표면의 관계는 픽업 공정에 영향을 미칠 수 있다. 예를 들어, 접합 층(210)이 픽업 공정 동안 고체로부터 액체로 상 변화를 나타내는 경우, 마이크로 p-n 다이오드(150)는 액체 층 상에서 본질적으로 부유한다(float). 액체 접합 층(210)의 표면 장력은 필라(202)의 상부 상의 제위치에 마이크로 p-n 다이오드(150)를 유지시킬 수 있다. 특히, 필라(202)의 상부 표면의 에지들과 연관된 표면 장력이 마이크로 p-n 다이오드(150)를, 필라(202) 상부 표면 폭이 p-n 다이오드(150) 저부 폭보다 작거나 그와 대략 동일한 곳에서 제위치에 유지시키는 것을 추가로 보조할 수 있다.
일부 실시예들에 따르면, 복수의 마이크로 p-n 다이오드들(150)은 접합 층(210)의 측방향으로 분리된 위치들 위에 위치된다. 실시예에서, 예 A에 예시된 바와 같이, 접합 층(210)의 측방향으로 분리된 위치들은 접합 층(210)을 통해 패턴화된 희생 층을 엠보싱함으로써 생성될 수 있다. 실시예에서, 접합 층(210)의 측방향으로 분리된 위치들은 예 E에 예시된 바와 같이 캐리어 기판에 대해 성장 기판을 접합하기 전에 접합 층(210)을 패턴화함으로써, 또는 예 B 내지 예 D에 예시된 바와 같이 포스트들의 형성에 의해 달성될 수 있다. 트렌치들(206)이 포스트들(202) 사이에 존재하는 소정 실시예들에서, 트렌치들은 용융된 접합 층이 인접한 마이크로 LED 디바이스와 간섭하지 않고서 그 내로 유동할 수 있는 접합 층 저장소들로서 작용할 수 있다. 실시예에서, 복수의 마이크로 p-n 다이오드들(150)은 합금 접합 층(211)의 복수의 측방향으로 분리된 위치들에 대해 대응하는 상부 표면과 대략 동일하거나 그보다 큰 폭을 갖는 저부 표면(151)을 각각 포함한다.
일부 실시예들에서, 도 8"의 마이크로 LED 디바이스들은 예를 들어 이송 헤드에 의해 픽업되어 수용 기판으로 이송될 준비가 된다. 다른 실시예들에서, 얇은 컨포멀 유전체 장벽 층이 픽업 및 수용 기판으로의 이송 전에 마이크로 p-n 다이오드들(150) 중 임의의 것의 어레이로 형성될 수 있다. 이제 도 9 내지 도 10"를 참조하면, 얇은 컨포멀 유전체 장벽 층(160)이 도 8"의 마이크로 p-n 다이오드들(150) 중 임의의 것의 어레이 위에 형성될 수 있다. 일 실시예에서, 얇은 컨포멀 유전체 장벽 층(160)은 픽업 공정 동안 인접한 마이크로 p-n 다이오드들(150) 사이의 전하 아킹(charge arcing)에 대항하여 보호하여, 픽업 공정 동안 인접한 마이크로 p-n 다이오드들(150)이 함께 고착되는 것에 대항하여 보호할 수 있다. 얇은 컨포멀 유전체 장벽 층(160)은 또한 마이크로 p-n 다이오드들(150)의 측벽들(153), 양자 우물 층(116) 및 저부 표면(151)을, 마이크로 p-n 다이오드들(150)의 완전성에 영향을 미칠 수 있는 오염으로부터 보호할 수 있다. 예를 들어, 얇은 컨포멀 유전체 장벽 층(160)은 마이크로 디바이스를 캐리어 기판으로부터 픽업하고 마이크로 디바이스를 수용 기판 상으로 해제하는 동안과 같이, 후속 온도 사이클 동안(특히 접합 층 재료(210)의 액상선 또는 용융 온도 초과의 온도에서) 마이크로 p-n 다이오드들(150)의 측벽들 및 양자 층(116) 위로의 접합 층 재료(210)(또는 합금 접합 층)의 위킹에 대한 물리적 장벽으로서 기능할 수 있다. 얇은 컨포멀 유전체 장벽 층(160)은 또한 마이크로 p-n 다이오드들(150)을, 일단 수용 기판 상에 배치되면, 절연시킬 수 있다. 실시예에서, 얇은 컨포멀 유전체 장벽 층(160)은 대략 50 내지 600 옹스트롬 두께의 산화알루미늄(Al2O3)이다. 컨포멀 유전체 장벽 층(160)은 원자 층 침착(atomic layer deposition, ALD)과 같은, 하지만 이로 제한되지 않는 다양한 적합한 기술들에 의해 침착될 수 있다.
이제 도 9 및 도 9'를 참조하면, 패턴화된 마스크 층(140)이 아직 제거되지 않은 도 8"의 마이크로 p-n 다이오드들(150) 중 임의의 것의 어레이 위에 얇은 컨포멀 유전체 장벽 층(160)이 형성될 수 있다. 얇은 컨포멀 유전체 장벽 층(160)은 마이크로 p-n 다이오드들(150) 중 임의의 것의 어레이 위에 형성될 수 있고, 마스크 층(140)의 노출된 표면들과 p-n 다이오드(150)의 측벽들(153) 및 저부 표면(151)의 일부분에 컨포멀하고 이들에 걸쳐 이어진다. 컨포멀 유전체 장벽 층(160)은 또한 접합 층(210)의 노출된 표면들에 걸쳐 이어질 수 있다. 이어서, 마스크 층(140)은, 그 상에 형성된 얇은 컨포멀 유전체 장벽 층(160)의 부분을 리프트 오프하여 접촉 개구들(162)을 포함하는 도 9'에 예시된 구조체를 생성하는 리프트 오프 기술에 의해 제거된다. 도 9'에 예시된 특정 실시예에서, 컨포멀 유전체 장벽 층(160)은 마이크로 p-n 다이오드들(150)의 상부 표면(152) 상에 형성되지 않는다.
도 10 내지 도 10"를 참조하면, 얇은 컨포멀 유전체 층은 또한 도 8"의 마이크로 p-n 다이오드들(150)의 어레이 위에 형성되고 나서 접촉 개구들(162)을 생성하도록 패턴화될 수 있다. 도 10에 예시된 바와 같이, 얇은 컨포멀 유전체 장벽 층(160)은 마이크로 p-n 다이오드들(150) 중 임의의 것의 어레이 위에 형성될 수 있고, p-n 다이오드들(150)의 노출된 상부 표면(152) 및 측벽들(153)에 컨포멀하고 이들에 걸쳐 이어진다. 유전체 장벽 층(160)은 또한 p-n다이오드들(150)의 노출된 저부 표면(151) 및 접합 층(210)에 걸쳐 이어질 수 있다. 이어서, 블랭킷 포토레지스트 층이 p-n 다이오드 어레이 및 캐리어 기판(201) 위에 형성된 다음에 각각의 마이크로 p-n 다이오드(150) 위에 개구들을 형성하도록 패턴화될 수 있다. 이어서, 얇은 컨포멀 유전체 장벽 층(160)은 각각의 마이크로 p-n 다이오드(150)의 상부 표면(152) 상에 접촉 개구들(162)을 형성하도록 에칭될 수 있다. 패턴화된 포토레지스트의 제거 후의 접촉 개구들(162)이 도 10' 및 도 10"에 예시되어 있다. 도 10'에 예시된 바와 같이, 접촉 개구들(162)은 마이크로 p-n 다이오드들(150)의 상부 표면(152)보다 약간 큰 폭을 가질 수 있다. 도 10'에 예시된 실시예에서, 접촉 개구들(162)은 마이크로 p-n 다이오드들(150)의 상부 표면들 및 마이크로 p-n 다이오드들(150)의 측벽들의 상부 부분을 노출시키는 반면, 유전체 장벽 층(160)은 양자 우물 층들(116)을 덮고 절연시킨다. 도 10"에 예시된 바와 같이, 접촉 개구들(162)은 마이크로 p-n 다이오드들(150)의 상부 표면(152)보다 약간 작은 폭을 가질 수 있다. 이러한 폭의 차이는 포토레지스트를 패턴화함에 있어서 정렬 허용 오차를 조절한 결과일 수 있다. 결과적으로, 컨포멀 유전체 장벽 층(160)은 마이크로 p-n 다이오드들(150)의 상부 표면 및 측벽들 둘레에 립(lip)을 형성할 수 있다.
도 10"의 예 A로부터의 마이크로 LED 디바이스들의 예시적인 어레이가 도 11a에 예시되어 있다. 도 11a에 예시된 특정 실시예에서, 패턴화된 희생 층은 접합 층(210)의 복수의 측방향으로 분리된 위치들을 생성하기 위해 접합 층(210)을 통해 완전히 엠보싱되었다. 이제 도 11b를 참조하면, 예시된 특정 실시예에서, 패턴화된 희생 층은 접합 층(210)을 통해 완전히 엠보싱되지 않았고, 접합 층(210)의 분리된 위치들은 측방향으로 분리되지 않는다.
도 12a 및 도 12b는 본 발명의 실시예에 따른 캐리어 기판(201) 및 마이크로 LED 디바이스들의 어레이의 평면도 및 측단면도 예시들을 포함한다. 예시된 특정 실시예들에서, 어레이들은 도 11a의 마이크로 LED 디바이스들로부터 생성된다. 그러나, 도 12a 및 도 12b는 예시적인 것으로 의도되고, 마이크로 LED 디바이스들의 어레이는 전술된 임의의 마이크로 LED 디바이스들로부터 형성될 수 있다는 것이 이해되어야 한다. 도 12a에 예시된 실시예에서, 각각의 개별 마이크로 p-n 다이오드(150)는 마이크로 p-n 다이오드(150)의 상부 및 저부 표면들의 상이한 폭들 및 상부 표면과 저부 표면 사이에 걸쳐 이어지는 대응하는 테이퍼 형성된 측벽들에 대응하는 상이한 직경들 또는 폭들을 갖는 한 쌍의 동심 원들로서 예시된다. 도 12b에 예시된 실시예에서, 각각의 개별 마이크로 p-n 다이오드(150)는 테이퍼 형성되거나 둥근 코너들을 가진 한 쌍의 동심 정사각형들로 예시되고, 이때 각각의 정사각형은 마이크로 p-n 다이오드(150)의 상부 및 저부 표면들의 상이한 폭들 및 상부 및 저부 표면들로부터 이어지는 대응하는 테이퍼 형성된 측벽들에 대응하는 상이한 폭을 갖는다. 그러나, 본 발명의 실시예들은 테이퍼 형성된 측벽들을 필요로 하지 않으며, 마이크로 p-n 다이오드(150)의 상부 및 저부 표면들은 동일한 직경 또는 폭과 수직 측벽들을 가질 수 있다. 도 12a 및 도 12b에 예시된 바와 같이, 마이크로 LED 디바이스들의 어레이는 피치(P), 각각의 마이크로 LED 디바이스 사이의 간격(S) 및 각각의 마이크로 LED 디바이스의 최대 폭(W)을 갖는 것으로 기술된다. 명확함 및 간결함을 위해, x-치수만이 평면도 예시에 점선에 의해 예시되지만, 유사한 y-치수가 존재할 수 있고, 동일하거나 상이한 치수 값을 가질 수 있다는 것이 이해되어야 한다. 도 12a 및 도 12b에 예시된 특정 실시예들에서, x-치수 값 및 y-치수 값은 평면도 예시에서 동일하다. 일 실시예에서, 마이크로 LED 디바이스들의 어레이는 10 μm의 피치(P)를 가질 수 있고, 이때 각각의 마이크로 LED 디바이스는 2 μm의 간격(S) 및 8 μm의 최대 폭(W)을 갖는다. 다른 실시예에서, 마이크로 LED 디바이스들의 어레이는 5 μm의 피치(P)를 가질 수 있고, 이때 각각의 마이크로 LED 디바이스는 2 μm의 간격(S) 및 3 μm의 최대 폭(W)을 갖는다. 그러나, 본 발명의 실시예들은 이들 특정 치수로 제한되지 않고, 임의의 적합한 치수가 이용될 수 있다.
마이크로 LED 디바이스를 수용 기판으로 이송하는 방법의 실시예가 도 13에서 기술되어 있다. 그러한 실시예에서, 마이크로 LED 디바이스들의 어레이가 그 상에 배치된 캐리어 기판이 제공된다. 전술된 바와 같이, 각각의 마이크로 LED 디바이스는 마이크로 p-n 다이오드 및 마이크로 p-n 다이오드의 저부 표면 아래의 반사성 금속화 스택을 포함할 수 있고, 이때 금속화 스택은 마이크로 p-n 다이오드와 캐리어 기판 상의 접합 층 사이에 있다. 컨포멀 유전체 장벽 층이 선택적으로 마이크로 p-n 다이오드의 측벽들에 걸쳐 이어질 수 있다. 컨포멀 유전체 장벽 층은 추가적으로 마이크로 p-n 다이오드의 저부 표면의 일부분에 걸쳐 이어질 수 있다. 작업(1310)에서, 마이크로 LED 디바이스들 중 적어도 하나에 대해 접합 층에서 상 변화가 생성된다. 예를 들어, 상 변화는 접합 층을, 접합 층을 형성하는 재료의 용융 온도 또는 액상선 온도 초과로 가열하는 것과 연관될 수 있다. 국소 열 전달, 캐리어 기판을 통한 열 전달, 이송 헤드를 통한 열 전달, 및 이들의 조합을 비롯한 다양한 공급원들로부터 상 변화를 생성하기 위해 접합 층에 열이 가해질 수 있다. 이어서, 마이크로 p-n 다이오드, 금속화 스택, 및 선택적으로 마이크로 LED 디바이스들 중 적어도 하나에 대한 컨포멀 유전체 장벽 층의 일부분과, 선택적으로 접합 층의 일부분이 작업(1320)에서 이송 헤드에 의해 픽업되고 이어서 작업(1330)에서 수용 기판 상에 배치될 수 있다. 열이 배치 작업 동안 접합 층에 가해질 수 있고, 국소 열 전달, 수용 기판을 통한 열 전달, 이송 헤드를 통한 열 전달, 및 이들의 조합을 비롯한 다양한 공급원들로부터 제공될 수 있다.
실시예에 따른 작업(1320)의 전반적인 예시가 도 14에 제공되어 있고, 여기서 이송 헤드(300)가 마이크로 p-n 다이오드(150), 금속화 스택(120), 마이크로 LED 디바이스들 중 적어도 하나에 대한 컨포멀 유전체 장벽 층(160)의 일부분, 및 접합 층(210)의 일부분을 픽업한다. 예시된 특정 실시예에서, 컨포멀 유전체 장벽 층(160)이 형성되었지만, 다른 실시예들에서 컨포멀 유전체 장벽 층이 존재하지 않을 수 있다. 일부 실시예에서, 대략 절반과 같은 접합 층(210)의 일부분이 마이크로 LED 디바이스와 함께 리프트 오프될 수 있다. 예 A의 마이크로 p-n 다이오드(150)를 포함한 특정 마이크로 LED 디바이스가 예시되지만, 본 명세서에 기술된 마이크로 p-n 다이오드들(150) 중 임의의 것을 포함하는 마이크로 LED 디바이스들 중 임의의 것이 픽업될 수 있다는 것이 이해되어야 한다. 또한, 도 14에 예시된 실시예는 단일 마이크로 LED 디바이스를 픽업하는 이송 헤드(300)를 도시하지만, 다른 실시예들에서 이송 헤드(300) 또는 복수의 이송 헤드들(300)이 일 그룹의 마이크로 LED 디바이스들을 픽업할 수 있다.
여전히 도 14를 참조하면, 예시된 특정 실시예에서, 마이크로 p-n 다이오드(150)의 저부 표면(151)은 저부 표면(151)과 접촉하는 반사성 금속화 스택(120)의 상부 표면보다 넓고, 컨포멀 유전체 장벽 층(160)은 마이크로 p-n 다이오드(150)의 측벽들, 마이크로 p-n다이오드(150)의 저부 표면(151)의 일부분에 걸쳐 이어진다. 일 태양에서, 마이크로 p-n 다이오드(150) 밑에서 감싸는 컨포멀 유전체 장벽 층(160)의 부분은 이송 헤드(300)에 의한 픽업 작업 동안 마이크로 p-n 다이오드(150)의 측벽들 상의 컨포멀 유전체 장벽 층(160)을 칩핑되거나 파단되는 것으로부터 보호한다. 특히, 예리한 각도를 가진 코너들 및 위치들에서 컨포멀 유전체 장벽 층(160) 접합 층(210) 내에 응력점들이 생성될 수 있다. 마이크로 LED 디바이스가 이송 헤드(300)와 접촉할 시에 그리고/또는 접합 층 내에서 상 변화가 생성될 시에, 이들 응력점은 컨포멀 유전체 장벽 층(160) 내의 자연적인 파단점이 되고, 이들 파단점에서 컨포멀 유전체 층이 쪼개질 수 있다. 실시예에서, 컨포멀 유전체 장벽 층(160)은 마이크로 p-n 다이오드 및 반사성 금속화 스택을 픽업하기 전 또는 픽업하는 동안일 수 있는, 마이크로 LED 디바이스가 이송 헤드와 접촉한 후에 그리고/또는 합금 접합 층 내에서 상 변화가 생성된 후에 자연적인 파단점들에서 쪼개진다. 액체 상태에서, 접합 층은 마이크로 LED 디바이스를 이송 헤드와 접촉시키는 것과 연관된 압축력에 응답하여 아래에 놓인 구조체 위에서 평활해질 수 있다. 실시예에서, 마이크로 LED 디바이스가 이송 헤드와 접촉한 후, 합금 접합 층 내에서 상 변화를 생성하기 전에 마이크로 LED 디바이스의 상부 표면을 가로질러 이송 헤드가 문질러진다. 문지름은 이송 헤드 또는 마이크로 LED 디바이스 중 어느 하나의 접촉 표면 상에 존재할 수 있는 임의의 입자를 제거할 수 있다. 문지름은 또한 압력을 컨포멀 유전체 장벽 층으로 전달할 수 있다. 따라서, 이송 헤드(300)로부터 컨포멀 유전체 장벽 층(160)으로 압력을 전달하는 것과 합금 접합 층을 합금 접합 층의 액상선 온도 초과로 가열하는 것 둘 모두는 마이크로 p-n 다이오드(150) 밑의 위치에서 컨포멀 유전체 장벽 층(160)을 쪼개는 데 기여할 수 있고, 마이크로 LED 디바이스 및 양자 우물 층(116)의 완전성을 보존할 수 있다.
실시예에서, 마이크로 p-n 다이오드(150)의 저부 표면은 금속화 스택(120)의 상부 표면보다 넓고, 컨포멀 유전체 장벽 층(160)은 마이크로 p-n 다이오드(150)의 저부 표면의 일부분 상에 형성된다. 실시예에서, 금속화 스택(120)의 각각의 면 상에서 저부 표면 마이크로 p-n 다이오드(150)를 따른 0.25 μm 내지 1 μm 거리는 50 옹스트롬 내지 600 옹스트롬 두께의 컨포멀 유전체 장벽 층(160)을 수용한다.
다양한 적합한 이송 헤드들이 본 발명의 실시예들에 따라 픽업 및 배치 작업들(1320, 1330)을 보조하도록 이용될 수 있다. 예를 들어, 이송 헤드(300)는 마이크로 LED 디바이스를 픽업하기 위해 진공, 자기, 접착, 또는 정전기 원리에 따라 마이크로 LED 디바이스에 픽업 압력을 가할 수 있다. 특정 실시예에서, 이송 헤드는 정전기 원리에 따라 동작한다. 이송 헤드(300)는 또한 이송 공정과 연관된 픽업 및 배치 작업들 동안 접합 층의 상을 제어하기 위해 마이크로 LED 디바이스로 열을 전달하도록 구성될 수 있다.
도 15는 복수의 마이크로 LED 디바이스들이 본 발명의 실시예에 따라 그 상에 위치된 수용 기판(400)의 예시이다. 예를 들어, 수용 기판은 디스플레이 기판, 조명 기판, 트랜지스터와 같은 기능 디바이스를 가진 기판, 또는 금속 재배선 라인들을 가진 기판일 수 있지만 이로 제한되지 않는다. 예시된 특정 실시예에서, 각각의 마이크로 LED 디바이스는 드라이버 접점(410) 위에 배치될 수 있다. 이어서, 공통 접촉 라인(420)이 일련의 마이크로 p-n 다이오드들(150) 위에 형성될 수 있다. 예시된 바와 같이, 마이크로 p-n 다이오드들(150)의 테이퍼 형성된 측벽들은 연속적인 접촉 라인의 형성을 용이하게 하는 토포그래피를 제공할 수 있다. 실시예에서, 공통 접촉 라인(420)은 일련의 적색-방출, 녹색-방출 또는 청색-방출 마이크로 LED들 위에 형성될 수 있다. 소정 실시예들에서, 공통 접촉 라인(420)은 산화인듐주석(ITO)과 같은 투명한 접촉 재료로부터 형성될 것이다. 일 실시예에서, 복수의 마이크로 LED들은 적색-방출 마이크로 LED, 녹색-방출 마이크로 LED 및 청색-방출 마이크로 LED를 포함하는 3개의 픽셀 그룹들로 배열될 수 있다.
일 실시예에서, p-n 다이오드(150)는 대략 0.1 μm 내지 3 μm의 두께를 가진 상부 n-도핑된 층(114), 대략 0.3 μm 미만의 두께를 가진 양자 우물 층(116)(이는 SQW 또는 MQW일 수 있음), 및 대략 0.1 μm 내지 1 μm의 두께를 가진 하부 p-도핑된 층(118)을 포함할 수 있다. 실시예에서, 상부 n-도핑된 층(114)은 0.1 μm 내지 6 μm 두께일 수 있다(전술된 벌크 층(112)을 포함하거나 이를 대체할 수 있음). 특정 실시예에서, p-n 다이오드들(150)은 3 μm 미만의 두께이고 10 μm 미만의 폭일 수 있다.
다른 태양에서, 본 발명의 실시예들은 이송 헤드들의 어레이에 의한, 사전제조된 마이크로 디바이스들의 어레이의 대량 이송(mass transfer)을 위한 방식을 기술한다. 대응하는 마이크로 LED 디바이스들의 어레이의 피치의 정수배와 정합하는 이송 헤드들의 어레이를 포함하는 이송 도구가 사용되어 마이크로 LED 디바이스들의 어레이를 픽업하여 수용 기판으로 이송하도록 사용될 수 있다. 이러한 방식으로, 마이크로 LED 디바이스들을, 마이크로 디스플레이들로부터 대면적 디스플레이들에 이르는 임의의 크기의 기판들을 포함하는 이종 집적 시스템들 내로 높은 이송 속도로 통합 및 조립하는 것이 가능하다. 예를 들어, 마이크로 디바이스 이송 헤드들의 1 cm × 1 cm 어레이가 100,000개 초과의 마이크로 디바이스들을 픽업 및 이송할 수 있고, 이때 마이크로 디바이스 이송 헤드들의 더 큰 어레이들이 더 많은 마이크로 디바이스들을 이송할 수 있다. 이송 헤드들의 어레이 내의 각각의 이송 헤드는 또한 독립적으로 제어가능할 수 있고, 이는 마이크로 디바이스들의 선택적인 픽업 및 해제를 가능하게 한다.
특정 이론으로 제한됨이 없이, 본 발명의 실시예들은 마이크로 디바이스들을 픽업하기 위해 반대 전하들의 인력을 사용하는 정전기 그립퍼(gripper)들의 원리에 따라 동작하는 마이크로 디바이스 이송 헤드들 및 헤드 어레이들을 기술한다. 본 발명의 실시예들에 따르면, 마이크로 디바이스에서 파지력을 생성하고 마이크로 디바이스를 픽업하기 위해 마이크로 디바이스 이송 헤드에 풀인 전압(pull-in voltage)이 인가된다. 파지력은 대전된 플레이트 면적에 비례하여, 압력으로서 계산된다.
다른 태양에서, 본 발명의 실시예들은 소정 처리 및 취급 작업들 동안 캐리어 기판 상에 마이크로 디바이스를 유지할 수 있는 접합 층을 기술하고, 상 변화를 겪을 시에, 픽업 작업 동안 마이크로 디바이스가 그 상에 유지될 수 있지만 또한 그로부터 용이하게 해제가능한 매체를 제공한다. 예를 들어, 접합 층은 접합 층이 픽업 작업 전에 또는 작업 동안에 고체로부터 액체 상태로 상 변화를 겪도록 재용융가능하거나 재유동가능할 수 있다. 액체 상태에서, 접합 층은 마이크로 디바이스를 캐리어 기판 상에서 제위치에 유지하면서 또한 마이크로 디바이스가 그로부터 용이하게 해제가능한 매체를 제공할 수 있다. 특정 이론으로 한정됨이 없이, 캐리어 기판으로부터 마이크로 디바이스를 픽업하는 데 필요한 파지 압력을 결정함에 있어서, 파지 압력은 마이크로 디바이스를 캐리어 기판에 유지시키는 힘을 초과해야 하고, 이는 표면 장력, 모세관력, 점성 효과, 탄성 복원력, 반-데르-발스 힘(van-der-Waals force), 정지 마찰력(stiction) 및 중력을 포함할 수 있지만 이로 제한되지 않는다.
본 발명의 실시예들에 따르면, 마이크로 디바이스의 치수가 소정 범위 미만으로 감소될 때, 마이크로 디바이스를 캐리어 기판에 유지시키는 액체 접합 층의 표면 장력이 마이크로 디바이스를 유지시키는 다른 힘에 비해 우세해질 수 있다. 예를 들어, 예시적인 10 μm × 10 μm 폭 마이크로 디바이스는 156.7℃의 그의 용융 온도에서 560 mN/m의 액체 표면 장력을 가진 인듐 접합 층에 의해 대략 2.2 기압(atm)의 표면 장력 압력으로 캐리어 기판 상에 보유된다. 이는 예시적인 10 μm × 10 μm 폭 × 3 μm 높이 피스의 질화 갈륨(GaN)에 대해 대략 1.8 × 10-6 atm인, 중력으로 인한 압력보다 유의하게 크다.
도 16은 본 발명의 실시예에 따른 마이크로 LED 디바이스를 픽업하기 위해 정전기 원리에 따라 동작하는 양극 마이크로 디바이스 이송 헤드 및 헤드 어레이의 측단면도 예시이다. 예시된 바와 같이, 마이크로 디바이스 이송 헤드(300)는 기부 기판(302), 상부 표면(308)과 측벽들(306)을 포함하는 메사 구조체(304), 메사 구조체(304) 위에 형성되고 상부 표면(309)과 측벽들(307)을 포함하는 선택적인 패시베이션(passivation) 층(310), 메사 구조체(304)(그리고 선택적인 패시베이션 층(310)) 위에 형성된 한 쌍의 전극들(316A, 316B), 및 전극들(316A, 316B)을 덮는 상부 표면(321)을 가진 유전체 층(320)을 포함할 수 있다. 기부 기판(302)은 구조적 지지를 제공할 수 있는 규소, 세라믹 및 중합체와 같은 다양한 재료들로부터 형성될 수 있다. 실시예에서, 기부 기판은 103 내지 1018 ohm-cm의 전도율을 갖는다. 기부 기판(302)은 마이크로 디바이스 이송 헤드(300)를 정전기 그립퍼 조립체의 작동 전자 장치에 연결하기 위해 배선(도시되지 않음)을 추가로 포함할 수 있다.
메사 구조체들(304)은 픽업 작업 동안 특정 마이크로 디바이스를 픽업하기 위한 국소화된 접촉점을 제공하도록 기부 기판으로부터 멀리 돌출되는 프로파일을 생성한다. 실시예에서, 메사 구조체들(304)은 대략 1 μm 내지 5 μm, 또는 더욱 구체적으로는 대략 2 μm의 높이를 갖는다. 메사 구조체들(304)의 특정 치수들은 픽업될 마이크로 디바이스들의 특정 치수들뿐만 아니라 메사 구조체들 위에 형성되는 임의의 층들의 두께에 좌우될 수 있다. 실시예에서, 기부 기판(302) 상의 메사 구조체들(304)의 어레이의 높이, 폭 및 평탄도는 픽업 작업 동안 각각의 마이크로 디바이스 이송 헤드(300)가 각각의 대응하는 마이크로 디바이스와 접촉할 수 있도록 기부 기판에 걸쳐 균일하다. 실시예에서, 각각의 마이크로 디바이스 이송 헤드의 상부 표면(321)에 걸친 폭은 픽업 작업 동안 이송 헤드가 의도된 대응하는 마이크로 디바이스에 인접한 마이크로 디바이스와 의도하지 않게 접촉하지 않도록 대응하는 마이크로 디바이스 어레이 내의 각각의 마이크로 디바이스의 상부 표면의 폭보다 약간 크거나 그와 대략 동일하거나 그보다 작다.
메사 구조체(304)는 평탄할 수 있는 상부 표면(308)과 측벽들(306)을 갖는다. 실시예에서, 측벽들(306)은 예를 들어 최대 10도만큼 테이퍼 형성될 수 있다. 측벽들(306)의 테이퍼 형성은 전극들(316) 및 전극 리드(lead)들(314)을 형성하는 데 유리할 수 있다. 패시베이션 층(310)은 화학 증착(CVD), 스퍼터링, 또는 원자 층 침착(ALD)과 같은 다양한 적합한 기술들에 의해 침착될 수 있다. 실시예에서, 패시베이션 층(310)은 산화규소(SiO2), 산화알루미늄(Al2O3) 또는 산화탄탈륨(Ta2O5)과 같은, 하지만 이로 제한되지 않는 0.5 μm 내지 2.0 μm 두께의 산화물일 수 있다. 전극들(316A, 316B)은 단일 층 또는 다수의 층일 수 있다. 금속, 금속 합금, 내화 금속 및 내화 금속 합금을 비롯한 다양한 전기 전도성 재료들이 전극들(316A, 316B)을 형성하기 위해 채용될 수 있다. 실시예에서, 전극들(316A, 316B)은 최대 5,000 옹스트롬(0.5 μm)의 두께를 갖는다. 실시예에서, 전극들(316A, 316B)은 백금 또는 내화 금속 또는 내화 금속 합금과 같은 고 용융 온도 금속을 포함한다. 예를 들어, 전극들(316A, 316B)은 백금, 티타늄, 바나듐, 크롬, 지르코늄, 니오븀, 몰리브덴, 루테늄, 로듐, 하프늄, 탄탈륨, 텅스텐, 레늄, 오스뮴, 이리듐 및 이들의 합금을 포함할 수 있다. 내화 금속 및 내화 금속 합금은 일반적으로 다른 금속보다 열과 마모에 대한 더 높은 저항을 나타낸다. 실시예에서, 전극들(316A, 316B)은 대략 500 옹스트롬(0.05 μm) 두께의 티타늄 텅스텐(TiW) 내화 금속 합금이다.
유전체 층(320)은 마이크로 디바이스 이송 헤드(300)의 요구되는 파지 압력을 달성하기에 적합한 두께 및 유전 상수, 및 동작 전압에서 파단되지 않기에 충분한 유전 강도를 갖는다. 유전체 층은 단일 층 또는 다수의 층일 수 있다. 실시예에서, 유전체 층은 0.5 μm 내지 2.0 μm 두께이지만, 두께는 이송 헤드(300)와 아래에 놓인 메사 구조체(304)의 특정 토포그래피에 따라 더 크거나 더 작을 수 있다. 적합한 유전체 재료들은 산화알루미늄(Al2O3)과 산화탄탈륨(Ta2O5)을 포함할 수 있지만, 이로 제한되지 않는다. 본 발명의 실시예들에 따르면, 유전체 층(320)은 작업 동안 이송 헤드의 단락을 방지하기 위해 인가된 전기장보다 큰 유전 강도를 가진다. 유전체 층(320)은 화학 증착(CVD), 원자 층 침착(ALD) 및 물리 증착(PVD), 예컨대 스퍼터링과 같은 다양한 적합한 기술들에 의해 침착될 수 있다. 유전체 층(320)은 침착에 뒤이어 추가적으로 어닐링될 수 있다. 일 실시예에서, 유전체 층(320)은 적어도 400 V/μm의 유전 강도를 가진다. ALD와 같은 기술들이 우수한 유전 강도를 가진 균일한, 컨포멀의, 치밀한, 그리고/또는 핀홀 없는 유전체 층을 침착하기 위해 이용될 수 있다. 다수의 층이 또한 그러한 핀홀 없는 유전체 층(320)을 달성하기 위해 이용될 수 있다. 상이한 유전체 재료들의 다수의 층이 또한 유전체 층(320)을 형성하기 위해 이용될 수 있다. 실시예에서, 아래에 놓인 전극들(316A, 316B)은 유전체 층의 침착 온도를 선택할 시에 제한 인자이지 않도록 유전체 층 재료(들)의 침착 온도 초과의 용융 온도를 가진 백금 또는 내화 금속 또는 내화 금속 합금을 포함한다.
도 17 내지 도 23b에 대응하는 하기의 설명은 마이크로 LED 디바이스 및 마이크로 LED 디바이스들의 어레이를 픽업하기 위한 다양한 방식들을 기술한다. 소정 마이크로 LED 디바이스들이 도 17 내지 도 23b에 기술되고 예시되지만, 마이크로 LED 디바이스들이 이전에 도 1 내지 도 15에 관하여 예시되고 전술된 마이크로 LED 디바이스 구조체들 중 임의의 것일 수 있다는 것이 이해되어야 한다.
도 17은 본 발명의 실시예에 따라 마이크로 LED 디바이스를 캐리어 기판으로부터 픽업하여 수용 기판으로 이송하는 방법을 예시하는 흐름도이다. 작업(1710)에서, 이송 헤드가 캐리어 기판에 연결된 마이크로 LED 디바이스 위에 위치된다. 이송 헤드는 상기 실시예들에서 기술된 바와 같이, 메사 구조체, 메사 구조체 위의 전극, 및 전극을 덮는 유전체 층을 포함할 수 있다. 이어서, 마이크로 LED 디바이스는 작업(1720)에서 이송 헤드와 접촉된다. 실시예에서, 마이크로 LED 디바이스는 이송 헤드의 유전체 층(320)과 접촉된다. 대안적인 실시예에서, 이송 헤드는 마이크로 LED 디바이스 위에 위치되고, 이때 파지 압력에 유의하게 영향을 미치지 않는, 예를 들어 1 nm(0.001 μm) 또는 10 nm(0.01 μm)인 적합한 공기 간극이 이들을 분리한다. 작업(1730)에서, 전압이 마이크로 LED 디바이스에 파지 압력을 생성하기 위해 전극에 인가되고, 마이크로 LED 디바이스는 작업(1740)에서 이송 헤드에 의해 픽업된다. 이어서, 마이크로 LED 디바이스는 작업(1750)에서 수용 기판 상으로 해제된다.
작업들(2110 내지 2150)이 도 17에 순차적으로 예시되었지만, 실시예들은 그렇게 제한되지 않으며, 추가적인 작업들이 수행될 수 있고 소정 작업들이 상이한 순서로 수행될 수 있다는 것이 이해되어야 한다. 예를 들어, 일 실시예에서, 마이크로 LED 디바이스를 이송 헤드와 접촉시킨 후에, 이송 헤드 또는 마이크로 LED 디바이스 중 어느 하나의 접촉 표면 상에 존재할 수 있는 임의의 입자를 제거하기 위해 마이크로 LED 디바이스의 상부 표면을 가로질러 이송 헤드가 문질러진다. 다른 실시예에서, 마이크로 디바이스를 픽업하기 전 또는 픽업하는 동안, 마이크로 LED 디바이스를 캐리어 기판에 연결하는 접합 층 내의 상 변화를 생성하기 위한 작업이 수행된다. 접합 층의 일부분이 마이크로 LED 디바이스와 함께 픽업되면, 후속 처리 동안 접합 층의 이러한 일부분의 상을 제어하기 위해 추가적인 작업들이 수행될 수 있다.
마이크로 LED 디바이스에 파지 압력을 생성하기 위해 전극에 전압을 인가하는 작업(1730)이 다양한 순서들로 수행될 수 있다. 예를 들어, 전압은 마이크로 LED 디바이스를 이송 헤드와 접촉시키기 전에, 마이크로 LED 디바이스를 이송 헤드와 접촉시키는 동안, 또는 마이크로 LED 디바이스를 이송 헤드와 접촉시킨 후에 인가될 수 있다. 전압은 또한 접합 층 내의 상 변화를 생성하기 전에, 생성하는 동안, 또는 생성한 후에 인가될 수 있다.
이송 헤드가 양극 전극을 포함하는 경우, 픽업 압력을 생성하기 위해 음 전압이 전극(316A)에 인가되는 특정 시점에서 양 전압이 전극(316B)에 그리고 그 반대로 인가되도록 교류 전압이 한 쌍의 전극들(316A, 316B)에 걸쳐 인가된다. 이송 헤드로부터 마이크로 LED 디바이스를 해제하는 것은 전압 공급원을 끄는 것, 한 쌍의 전극들에 걸쳐 전압을 낮추는 것, AC 전압의 파형을 변화시키는 것, 및 전압 공급원을 접지시키는 것을 비롯한 다양한 방법들로 달성될 수 있다.
도 18은 본 발명의 실시예에 따라 마이크로 LED 디바이스들의 어레이를 캐리어 기판으로부터 픽업하여 적어도 하나의 수용 기판으로 이송하는 방법을 예시하는 흐름도이다. 작업(1810)에서, 이송 헤드들의 어레이가 마이크로 LED 디바이스들의 어레이 위에 위치되며, 이때 각각의 이송 헤드는 메사 구조체, 메사 구조체 위의 전극, 및 전극을 덮는 유전체 층을 갖는다. 작업(1820)에서, 마이크로 LED 디바이스들의 어레이가 이송 헤드들의 어레이와 접촉된다. 대안적인 실시예에서, 이송 헤드들의 어레이는 마이크로 LED 디바이스들의 어레이 위에 위치되고, 이때 파지 압력에 유의하게 영향을 미치지 않는, 예를 들어 1 nm(0.001 μm) 또는 10 nm(0.01 μm)인 적합한 공기 간극이 이들을 분리한다. 도 19는 본 발명의 실시예에 따라 마이크로 LED 디바이스들(100)의 어레이와 접촉하는 마이크로 디바이스 이송 헤드들(300)의 어레이의 측면도 예시이다. 도 19에 예시된 바와 같이, 이송 헤드들(300)의 어레이의 피치(P)는 마이크로 LED 디바이스들(100)의 피치와 정합되고, 이때 이송 헤드들의 어레이의 피치(P)는 이송 헤드들 사이의 간격(S) 및 이송 헤드의 폭(W)의 합이다.
일 실시예에서, 마이크로 LED 디바이스들(100)의 어레이는 10 μm의 피치를 갖고, 이때 각각의 마이크로 LED 디바이스는 2 μm의 간격 및 8 μm의 최대 폭을 갖는다. 예시적인 실시예에서, 직선형 측벽들을 가진 마이크로 p-n 다이오드(150)를 가정하면, 각각의 마이크로 LED 디바이스(100)의 상부 표면은 대략 8 μm의 폭을 갖는다. 그러한 예시적인 실시예에서, 대응하는 이송 헤드(300)의 상부 표면(321)(도 16 참조)의 폭은 인접한 마이크로 LED 디바이스와의 의도하지 않은 접촉을 방지하도록 대략 8 μm 이하이다. 다른 실시예에서, 마이크로 LED 디바이스들(100)의 어레이는 5 μm의 피치를 가질 수 있고, 이때 각각의 마이크로 LED 디바이스는 2 μm의 간격 및 3 μm의 최대 폭을 갖는다. 예시적인 실시예에서, 각각의 마이크로 LED 디바이스(100)의 상부 표면은 대략 3 μm의 폭을 갖는다. 그러한 예시적인 실시예에서, 대응하는 이송 헤드(300)의 상부 표면(321)의 폭은 인접한 마이크로 LED 디바이스(100)와의 의도하지 않은 접촉을 방지하도록 대략 3 μm 이하이다. 그러나, 본 발명의 실시예들은 이들 특정 치수들로 제한되지 않고, 임의의 적합한 치수일 수 있다. 예를 들어, 이송 헤드(300)의 상부 표면(321)은 마이크로 LED 디바이스(100)의 상부 표면보다 약간 더 클 수 있고, 도 12a 및 도 12b에 관하여 기술된 마이크로 LED 어레이의 피치(P)보다 작을 수 있다.
도 20은 본 발명의 실시예에 따른 마이크로 LED 디바이스들(100)의 어레이와 접촉하는 마이크로 디바이스 이송 헤드들의 어레이의 측면도 예시이다. 도 20에 예시된 실시예에서, 이송 헤드들의 피치(P)는 마이크로 디바이스들의 어레이의 피치의 정수배이다. 예시된 특정 실시예에서, 이송 헤드들의 피치(P)는 마이크로 LED 디바이스들의 어레이의 피치의 3배이다. 그러한 실시예에서, 더 큰 이송 헤드 피치를 갖는 것은 이송 헤드들 사이의 아킹에 대항하여 보호할 수 있다.
다시 도 18을 참조하면, 작업(1830)에서, 전압이 선택적으로 이송 헤드들(100)의 어레이의 일부분에 인가된다. 각각의 이송 헤드(300)는 독립적으로 동작될 수 있거나, 각각의 이송 헤드(300)가 함께 동작될 수 있다. 작업(1840)에서, 전압이 선택적으로 인가되는 이송 헤드들의 어레이의 이러한 일부분으로 마이크로 디바이스들의 어레이의 대응하는 부분이 픽업된다. 일 실시예에서, 전압을 이송 헤드들의 어레이의 일부분에 선택적으로 인가하는 것은 전압을 이송 헤드들의 어레이 내의 모든 이송 헤드에 인가하는 것을 의미한다. 도 21a는 본 발명의 실시예에 따라 마이크로 LED 디바이스들(100)의 어레이를 픽업하는 마이크로 디바이스 이송 헤드들의 어레이 내의 모든 이송 헤드의 측면도 예시이다. 다른 실시예에서, 전압을 이송 헤드들의 어레이의 일부분에 선택적으로 인가하는 것은 전압을 이송 헤드들의 어레이 내의 모든 이송 헤드보다 적은 이송 헤드들(예컨대, 이송 헤드들의 서브세트(subset))에 인가하는 것을 의미한다. 도 21b는 본 발명의 실시예에 따라 마이크로 LED 디바이스들(100)의 어레이의 일부분을 픽업하는 마이크로 디바이스 이송 헤드들의 어레이의 서브세트의 측면도 예시이다. 도 21a 및 도 21b에 예시된 특정 실시예에서, 픽업 작업은 마이크로 p-n 다이오드(150), 반사성 금속화 스택(120), 및 마이크로 LED 디바이스(100)에 대한 컨포멀 유전체 장벽 층(160)의 일부분을 픽업하는 것을 포함한다. 도 21a 및 도 21b에 예시된 특정 실시예에서, 픽업 작업은 접합 층(210)의 상당 부분을 픽업하는 것을 포함한다. 따라서, 도 17 내지 도 23b에 관하여 기술된 실시예들 중 임의의 것이 또한 접합 층(210)의 이러한 부분의 온도를 제어하는 것을 동반할 수 있다. 예를 들어, 도 17 내지 도 23b에 관하여 기술된 실시예들은 마이크로 LED 디바이스들의 어레이를 픽업하기 전에 마이크로 LED 디바이스들의 어레이를 캐리어 기판(201)에 연결하는 접합 층의 복수의 위치들에서 고체로부터 액체 상태로 상 변화를 생성하기 위한 작업을 수행하는 것을 포함할 수 있다. 실시예에서, 접합 층의 복수의 위치들은 동일한 접합 층의 영역들일 수 있다. 실시예에서, 접합 층의 복수의 위치들은 접합 층의 측방향으로 분리된 위치들일 수 있다.
이어서, 작업(1850)에서, 마이크로 LED 디바이스들의 어레이의 부분이 적어도 하나의 수용 기판 상으로 해제된다. 따라서, 마이크로 LED 디바이스들의 어레이가 모두 단일 수용 기판 상으로 해제되거나, 다수의 기판들 상으로 선택적으로 해제될 수 있다. 예를 들어, 수용 기판은 디스플레이 기판, 조명 기판, 트랜지스터들 또는 IC들과 같은 기능 디바이스들을 가진 기판, 또는 금속 재배선 라인들을 가진 기판일 수 있지만, 이로 제한되지 않는다. 해제는 전술된 바와 같이 인가된 전압에 영향을 미침으로써 달성될 수 있다.
일부 실시예들에 따르면, 해제는 또한 접합 층(210)을 전기 전도성 수용 접합 층과 합금 접합시켜 영구적인 합금 접합 층을 형성하는 것을 동반할 수 있다. 소정 실시예들에서, 접합 층(210)의 상당 부분이 대응하는 마이크로 LED 디바이스와 함께 수용 기판 상으로 해제된다. 그러한 실시예들에서, 상당 부분은 영구적인 합금 접합 층을 형성할 때 전기 전도성 수용 접합 층의 액상선 온도를 변경시키기에 충분한 양의 접합 층에 대응할 수 있다. 다른 실시예들에서, 상당 부분은 수용 기판에 대한 접합에 영향을 미칠 수 있는 유의한 양에 대응할 수 있다.
도 22는 복수의 드라이버 접점(driver contact)들(410)을 포함하는 수용 기판(400) 위에 대응하는 마이크로 LED 디바이스들(100)의 어레이를 유지시키는 마이크로 디바이스 이송 헤드들의 어레이의 측면도 예시이다. 이어서, 마이크로 LED 디바이스들(100)의 어레이가 수용 기판과 접촉하도록 배치되고 이어서 선택적으로 해제될 수 있다. 도 23a는 본 발명의 실시예에 따라 드라이버 접점(410) 위로 수용 기판(400) 상으로 선택적으로 해제된 단일 마이크로 LED 디바이스(100)의 측면도 예시이다. 도 23b는 본 발명의 실시예에 따라 드라이버 접점(410) 위로 수용 기판(400) 상으로 선택적으로 해제된 모든 마이크로 LED 디바이스들(100)의 측면도 예시이다.
본 발명의 다양한 태양들을 이용함에 있어서, 픽업 및 수용 기판으로 이송될 준비가 된 마이크로 LED 디바이스들의 어레이를 형성하기 위해 상기 실시예들의 조합들 또는 변형들이 가능하다는 것이 당업자에게 명백해질 것이다. 본 발명이 구조적 특징들 및/또는 방법론적 동작들에 특정된 표현으로 기술되었지만, 첨부된 특허청구범위에 한정된 발명이 반드시 기술된 특정 특징들 또는 동작들로 제한되지는 않는 것이 이해되어야 한다. 대신에, 개시된 특정 특징들 및 동작들은 본 발명을 예시하는 데 유용한 청구된 발명의 특히 적절한 구현들로서 이해되어야 한다.

Claims (26)

  1. 마이크로 LED 어레이(micro LED array)를 형성하는 방법으로서,
    성장 기판(growth substrate) 상에 형성된 p-n 다이오드 층(diode layer) 위에 희생 층(sacrificial layer)을 침착시키는 단계;
    상기 희생 층 위에 패턴화된 마스크 층(patterned mask layer)을 형성하는 단계 - 상기 패턴화된 마스크 층은 상기 희생 층을 노출시키는 복수의 개구들을 포함함 -;
    상기 복수의 개구들 내에서 상기 노출된 희생 층을 제거하도록 그리고 상기 패턴화된 마스크 층 밑의 상기 희생 층의 일부분을 제거하도록 상기 마스크 층에 대해 상기 희생 층을 선택적으로 에칭하는 단계;
    상기 패턴화된 마스크 층 및 p-n 다이오드 층 위에 금속화 스택 층(metallization stack layer)을 침착시키는 단계;
    상기 p-n 다이오드 층 위에 복수의 금속화 스택들 및 상기 희생 층을 남기도록 상기 패턴화된 마스크 층을 리프트 오프하는(lifting off) 단계 - 상기 희생 층은 상기 복수의 금속화 스택들보다 두꺼우며, 상기 복수의 금속화 스택들은 각각 전극 층(electrode layer), 및 상기 전극 층의 융기된 표면 및 측벽들을 덮는 장벽 층(barrier layer)을 포함함 - 를 포함하는, 방법.
  2. 삭제
  3. 제1항에 있어서, 상기 전극 층을 형성하기 위해 사용되는 압력보다 더 낮은 압력에서 상기 장벽 층을 침착시키는 단계를 더 포함하며, 상기 전극 층은 반사성인, 방법.
  4. 제3항에 있어서, 상기 전극 층은 Ag 및 Ni로 이루어진 군으로부터 선택되는 재료를 포함하는, 방법.
  5. 제1항에 있어서, 상기 전극 층을 형성하기 위해 사용되는 전력보다 더 높은 전력에서 상기 장벽 층을 침착시키는 단계를 추가로 포함하는, 방법.
  6. 제1항에 있어서,
    상기 복수의 금속화 스택들, 상기 p-n 다이오드 층 및 상기 성장 기판을 포함하는 제1 기판 스택을 접합 층을 가진 제2 기판에 접합시키는 단계; 및
    상기 성장 기판을 제거하는 단계를 추가로 포함하는, 방법.
  7. 제6항에 있어서, 상기 복수의 금속화 스택들 위에 복수의 마이크로 p-n 다이오드들을 형성하도록 상기 p-n 다이오드 층을 통해 에칭하는 단계를 추가로 포함하는, 방법.
  8. 제7항에 있어서, 상기 복수의 마이크로 p-n 다이오드들의 측벽들 상에 패시베이션 층(passivation layer)을 침착시키는 단계를 추가로 포함하는, 방법.
  9. 제8항에 있어서, 상기 패시베이션 층은 SiO2, Al2O3 및 Ta2O5로 이루어진 군으로부터 선택되는 재료를 포함하는, 방법.
  10. 마이크로 LED로서,
    마이크로 p-n 다이오드; 및
    상기 마이크로 p-n 다이오드의 저부 표면 아래의 금속화 스택 - 상기 금속화 스택은 상기 마이크로 p-n 다이오드의 상기 저부 표면 상의 전극 층, 및 상기 전극 층의 저부 표면 및 측벽들을 덮는 장벽 층을 포함함 - 을 포함하고,
    상기 마이크로 p-n 다이오드의 상기 저부 표면은 상기 금속화 스택보다 넓은, 마이크로 LED.
  11. 제10항에 있어서, 상기 마이크로 p-n 다이오드의 측벽들에 걸쳐 이어지고 상기 마이크로 p-n 다이오드의 상기 저부 표면에 부분적으로 걸쳐 이어지는 컨포멀 유전체 장벽 층(conformal dielectric barrier layer)을 추가로 포함하는, 마이크로 LED.
  12. 제11항에 있어서, 상기 마이크로 p-n 다이오드는 상부 표면 및 상기 상부 표면과 상기 저부 표면 사이의 테이퍼 형성된(tapered) 측벽들을 추가로 포함하고, 상기 마이크로 p-n 다이오드의 상기 저부 표면은 상기 마이크로 p-n 다이오드의 상기 상부 표면보다 넓은, 마이크로 LED.
  13. 제11항에 있어서, 상기 금속화 스택은 반사성인, 마이크로 LED.
  14. 제11항에 있어서, 상기 금속화 스택은 기판 상에 형성된 접합 층과 상기 마이크로 p-n 다이오드 사이에 있는, 마이크로 LED.
  15. 제14항에 있어서, 상기 접합 층은 인듐을 포함하는, 마이크로 LED.
  16. 제10항에 있어서, 상기 전극 층은 Ni, Au, Ag, Pd 및 Pt로 이루어진 군으로부터 선택되는 재료를 포함하는, 마이크로 LED.
  17. 제10항에 있어서, 상기 전극 층은 Ag 및 Ni로 이루어진 군으로부터 선택되는 재료를 포함하는, 마이크로 LED.
  18. 제10항에 있어서, 상기 장벽 층은 Pd, Pt, Ni, Ta, Ti 및 TiW로 이루어진 군으로부터 선택되는 재료를 포함하는, 마이크로 LED.
  19. 제10항에 있어서, 상기 마이크로 p-n 다이오드의 측벽들 상의 패시베이션 층을 추가로 포함하는, 마이크로 LED.
  20. 제19항에 있어서, 상기 패시베이션 층은 SiO2, Al2O3 및 Ta2O5로 이루어진 군으로부터 선택되는 재료를 포함하는, 마이크로 LED.
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
KR1020147033058A 2012-04-27 2013-04-12 자가-정렬 금속화 스택을 구비한 마이크로 led 디바이스를 형성하는 방법 KR101638274B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/458,932 US9548332B2 (en) 2012-04-27 2012-04-27 Method of forming a micro LED device with self-aligned metallization stack
US13/458,932 2012-04-27
PCT/US2013/036477 WO2013162927A1 (en) 2012-04-27 2013-04-12 Method of forming a micro led device with self-aligned metallization stack

Publications (2)

Publication Number Publication Date
KR20150013603A KR20150013603A (ko) 2015-02-05
KR101638274B1 true KR101638274B1 (ko) 2016-07-08

Family

ID=49476523

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147033058A KR101638274B1 (ko) 2012-04-27 2013-04-12 자가-정렬 금속화 스택을 구비한 마이크로 led 디바이스를 형성하는 방법

Country Status (5)

Country Link
US (1) US9548332B2 (ko)
KR (1) KR101638274B1 (ko)
CN (1) CN104350613B (ko)
TW (1) TWI562394B (ko)
WO (1) WO2013162927A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11791369B2 (en) 2019-12-06 2023-10-17 Samsung Display Co., Ltd. Method for aligning a light-emitting element, method for fabricating a display device using the same and display device

Families Citing this family (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9161448B2 (en) * 2010-03-29 2015-10-13 Semprius, Inc. Laser assisted transfer welding process
US9412727B2 (en) 2011-09-20 2016-08-09 Semprius, Inc. Printing transferable components using microstructured elastomeric surfaces with pressure modulated reversible adhesion
US9105492B2 (en) 2012-05-08 2015-08-11 LuxVue Technology Corporation Compliant micro device transfer head
US9034754B2 (en) 2012-05-25 2015-05-19 LuxVue Technology Corporation Method of forming a micro device transfer head with silicon electrode
US8569115B1 (en) 2012-07-06 2013-10-29 LuxVue Technology Corporation Method of forming a compliant bipolar micro device transfer head with silicon electrodes
US8415768B1 (en) 2012-07-06 2013-04-09 LuxVue Technology Corporation Compliant monopolar micro device transfer head with silicon electrode
US8933433B2 (en) 2012-07-30 2015-01-13 LuxVue Technology Corporation Method and structure for receiving a micro device
US9162880B2 (en) 2012-09-07 2015-10-20 LuxVue Technology Corporation Mass transfer tool
US9558721B2 (en) 2012-10-15 2017-01-31 Apple Inc. Content-based adaptive refresh schemes for low-power displays
JP5954185B2 (ja) * 2012-12-04 2016-07-20 日亜化学工業株式会社 半導体素子の製造方法
US9178123B2 (en) 2012-12-10 2015-11-03 LuxVue Technology Corporation Light emitting device reflective bank structure
US9255001B2 (en) 2012-12-10 2016-02-09 LuxVue Technology Corporation Micro device transfer head array with metal electrodes
US9159700B2 (en) 2012-12-10 2015-10-13 LuxVue Technology Corporation Active matrix emissive micro LED display
US9236815B2 (en) 2012-12-10 2016-01-12 LuxVue Technology Corporation Compliant micro device transfer head array with metal electrodes
US9029880B2 (en) 2012-12-10 2015-05-12 LuxVue Technology Corporation Active matrix display panel with ground tie lines
US9391042B2 (en) 2012-12-14 2016-07-12 Apple Inc. Micro device transfer system with pivot mount
US9314930B2 (en) 2012-12-14 2016-04-19 LuxVue Technology Corporation Micro pick up array with integrated pivot mount
US9308649B2 (en) 2013-02-25 2016-04-12 LuxVue Techonology Corporation Mass transfer tool manipulator assembly
US8791474B1 (en) * 2013-03-15 2014-07-29 LuxVue Technology Corporation Light emitting diode display with redundancy scheme
US9252375B2 (en) 2013-03-15 2016-02-02 LuxVue Technology Corporation Method of fabricating a light emitting diode display with integrated defect detection test
DE102013208223B4 (de) * 2013-05-06 2021-09-16 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines optoelektronischen Bauelements
US9484504B2 (en) 2013-05-14 2016-11-01 Apple Inc. Micro LED with wavelength conversion layer
US9136161B2 (en) 2013-06-04 2015-09-15 LuxVue Technology Corporation Micro pick up array with compliant contact
ES2952036T3 (es) 2013-06-12 2023-10-26 Rohinni Inc Teclado de retroiluminación con fuentes generadoras de luz depositadas
US8987765B2 (en) 2013-06-17 2015-03-24 LuxVue Technology Corporation Reflective bank structure and method for integrating a light emitting device
US9111464B2 (en) 2013-06-18 2015-08-18 LuxVue Technology Corporation LED display with wavelength conversion layer
US10229630B2 (en) 2014-05-14 2019-03-12 The Hong Kong University Of Science And Technology Passive-matrix light-emitting diodes on silicon micro-display
US9991423B2 (en) * 2014-06-18 2018-06-05 X-Celeprint Limited Micro assembled LED displays and lighting elements
MY182253A (en) 2014-07-20 2021-01-18 X Celeprint Ltd Apparatus and methods for micro-transfer-printing
EP3026707B1 (en) * 2014-11-25 2020-01-08 Alcatel Lucent Method for manufacturing a light emitting device comprising at least one color micro-light emitting diode with high luminance
CN107851586B (zh) * 2015-01-23 2021-07-06 维耶尔公司 到受体衬底的选择性微型器件转移
US10020293B2 (en) 2015-04-01 2018-07-10 Goertek Inc. Transferring method, manufacturing method, device and electronic apparatus of micro-LED
US9704821B2 (en) 2015-08-11 2017-07-11 X-Celeprint Limited Stamp with structured posts
CN107251237B (zh) * 2015-08-18 2019-12-13 歌尔股份有限公司 微发光二极管的修复方法、制造方法、装置和电子设备
WO2017034379A1 (ko) * 2015-08-26 2017-03-02 엘지전자 주식회사 반도체 발광소자의 이송 헤드, 이송 시스템 및 반도체 발광소자를 이송하는 방법
KR102402999B1 (ko) * 2015-08-31 2022-05-30 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
JP2018515942A (ja) * 2015-10-20 2018-06-14 ゴルテック インコーポレイテッド マイクロ発光ダイオードの搬送方法、製造方法、装置及び電子機器
CN105723528A (zh) * 2015-11-04 2016-06-29 歌尔声学股份有限公司 微发光二极管的转移方法、制造方法、装置和电子设备
GB2544335A (en) * 2015-11-13 2017-05-17 Oculus Vr Llc A method and apparatus for use in the manufacture of a display element
US10068888B2 (en) * 2015-12-21 2018-09-04 Hong Kong Beida Jade Bird Display Limited Making semiconductor devices with alignment bonding and substrate removal
WO2017124109A1 (en) 2016-01-15 2017-07-20 Rohinni, LLC Apparatus and method of backlighting through a cover on the apparatus
TWI601317B (zh) * 2016-03-31 2017-10-01 開發晶照明（廈門）有限公司 半導體元件及其製作方法
KR102631260B1 (ko) 2016-04-08 2024-01-31 삼성디스플레이 주식회사 표시장치 및 표시장치 제조방법
US10134802B2 (en) * 2016-05-12 2018-11-20 Ostendo Technologies, Inc. Nanophosphors-converted quantum photonic imagers and methods for making the same
WO2017205132A1 (en) * 2016-05-24 2017-11-30 Danesh Fariba Selective die repair on a light emitting device assembly
CN106057723A (zh) * 2016-08-16 2016-10-26 厦门市三安光电科技有限公司 微元件的转移方法、装置及电子设备
KR101800367B1 (ko) * 2016-08-24 2017-11-28 한국기계연구원 마이크로 소자 전사방법 및 마이크로 소자 전사방법으로 제조된 마이크로 소자 기판
WO2018061896A1 (ja) * 2016-09-29 2018-04-05 東レエンジニアリング株式会社 転写方法、実装方法、転写装置、及び実装装置
JP2018060993A (ja) 2016-09-29 2018-04-12 東レエンジニアリング株式会社 転写方法、実装方法、転写装置、及び実装装置
DE102016221264A1 (de) * 2016-10-28 2018-05-03 Osram Opto Semiconductors Gmbh Verfahren zum aussortieren von ausgewählten bauelementen
WO2018082100A1 (en) * 2016-11-07 2018-05-11 Goertek. Inc Micro-led transfer method and manufacturing method
CN108122790B (zh) * 2016-11-29 2020-12-18 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US10032973B1 (en) * 2017-01-26 2018-07-24 International Business Machines Corporation Magnetically guided chiplet displacement
US10002856B1 (en) * 2017-01-26 2018-06-19 International Business Machines Corporation Micro-LED array transfer
DE102017104752B4 (de) 2017-03-07 2022-10-13 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Übertragen von Halbleiterkörpern und Halbleiterchip
CN107068665B (zh) * 2017-04-18 2019-02-05 天津三安光电有限公司 微型发光二极管器件及其制作方法
CN107170773B (zh) * 2017-05-23 2019-09-17 深圳市华星光电技术有限公司 微发光二极管显示面板及其制作方法
CN107017319A (zh) * 2017-05-23 2017-08-04 深圳市华星光电技术有限公司 彩色微发光二极管阵列基板的制作方法
DE102018115976A1 (de) * 2017-07-10 2019-01-10 Osram Opto Semiconductors Gmbh Verfahren zum Bestücken eines Trägers mit Bauelementen, Pigment für das Bestücken eines Trägers mit einem Bauelement und Verfahren zur Herstellung eines Pigments
KR102236769B1 (ko) 2017-07-18 2021-04-06 삼성전자주식회사 엘이디 모듈 제조장치 및 엘이디 모듈 제조방법
US10020212B1 (en) * 2017-10-09 2018-07-10 Oculus Vr, Llc Micro-LED pick and place using metallic gallium
EP3698407A4 (en) * 2017-10-19 2021-07-14 Tectus Corporation ULTRA-DENSE LED PROJECTOR
US10319705B2 (en) * 2017-10-20 2019-06-11 Facebook Technologies, Llc Elastomeric layer fabrication for light emitting diodes
CN107978548B (zh) * 2017-11-20 2019-07-05 厦门市三安光电科技有限公司 微元件的巨量转移方法
US11348968B2 (en) * 2018-01-02 2022-05-31 Hongyu Liu Display device structure
CN110034058A (zh) * 2018-01-11 2019-07-19 美科米尚技术有限公司 转置头阵列
US10643880B2 (en) * 2018-02-13 2020-05-05 Mikro Mesa Technology Co., Ltd. Method for transferring micro device
DE102018104778A1 (de) * 2018-03-02 2019-09-05 Osram Opto Semiconductors Gmbh Bauteilverbund aus optischen Bauteilen, Verfahren zur Herstellung eines Bauteilverbunds und Bauelement mit einem optischen Bauteil
DE102018104785A1 (de) * 2018-03-02 2019-09-05 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von transferierbaren Bauteilen und Bauteilverbund aus Bauteilen
CN108417682B (zh) * 2018-03-22 2020-03-20 厦门市三安光电科技有限公司 一种微型发光元件及其制作方法
EP3803976A4 (en) 2018-05-24 2022-03-02 Lumiode, Inc. LED DISPLAY STRUCTURES AND THEIR MANUFACTURE
EP3806168B1 (en) * 2018-06-11 2023-11-22 Xiamen San'an Optoelectronics Co., Ltd. Light-emitting component
DE102018116051A1 (de) * 2018-07-03 2020-01-09 Infineon Technologies Ag Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
JP7223310B2 (ja) * 2018-07-23 2023-02-16 大日本印刷株式会社 保持部材、転写部材、転写部材の製造方法及び発光基板の製造方法
JP6983123B2 (ja) * 2018-07-24 2021-12-17 信越化学工業株式会社 粘着性基材、粘着性基材を有する転写装置及び粘着性基材の製造方法
TWI721308B (zh) * 2018-08-17 2021-03-11 英屬開曼群島商錼創科技股份有限公司 微型發光二極體顯示裝置
KR102653341B1 (ko) * 2018-11-16 2024-04-02 삼성전자주식회사 마스크를 포함하는 마이크로 led 전사 장치 및 이를 이용한 마이크로 led 전사 방법
US11417800B2 (en) * 2018-12-04 2022-08-16 PlayNitride Display Co., Ltd. Micro semiconductor device and micro semiconductor display
TWI690079B (zh) * 2018-12-04 2020-04-01 錼創顯示科技股份有限公司 微型半導體元件結構
US10943532B2 (en) 2018-12-11 2021-03-09 The Hong Kong University Of Science And Technology Monolithic full-color light-emitting diode display panel
WO2020131894A1 (en) 2018-12-21 2020-06-25 Lumiode, Inc. Addressing for emissive displays
US11127720B2 (en) 2019-01-21 2021-09-21 Nanosys, Inc. Pixel repair method for a direct view display device
US10748793B1 (en) 2019-02-13 2020-08-18 X Display Company Technology Limited Printing component arrays with different orientations
CN109904174B (zh) * 2019-02-28 2021-01-08 京东方科技集团股份有限公司 一种显示面板的电路背板及其制备方法和显示面板
US11430830B2 (en) 2019-04-05 2022-08-30 Nanosys, Inc. White light emitting diode (LED) and method of repairing light emitting device using same
KR20200126234A (ko) 2019-04-29 2020-11-06 삼성전자주식회사 마이크로 led 전사 방법 및 이에 의해 제조된 디스플레이 모듈
US10714374B1 (en) 2019-05-09 2020-07-14 X Display Company Technology Limited High-precision printed structures
WO2020242053A1 (en) * 2019-05-28 2020-12-03 Samsung Electronics Co., Ltd. Display apparatus, source substrate structure, driving substrate structure, and method of manufacturing display apparatus
CN110224002A (zh) * 2019-06-18 2019-09-10 京东方科技集团股份有限公司 一种microLED面板制备方法及制备设备
JP7340365B2 (ja) * 2019-06-26 2023-09-07 株式会社ジャパンディスプレイ 転写用基板
TWI707466B (zh) * 2019-07-23 2020-10-11 國立中興大學 亮度均勻之被動式微發光二極體陣列裝置
US20220384682A1 (en) * 2019-10-28 2022-12-01 The Regents Of The University Of California Formation of microled mesa structures with atomic layer deposition passivated sidewalls, a self-aligned dielectric via to the top electrical contact, and a plasma-damage-free top contact
CN112750851B (zh) * 2019-10-31 2023-01-20 成都辰显光电有限公司 微发光元件阵列基板、制备方法以及转移方法
CN112820752B (zh) * 2019-11-15 2023-01-03 云谷（固安）科技有限公司 微发光二极管阵列基板及微发光二极管的转移方法
CN111029360B (zh) * 2019-11-19 2022-06-07 深圳市华星光电半导体显示技术有限公司 micro-LED显示器件的制作方法
US11062936B1 (en) 2019-12-19 2021-07-13 X Display Company Technology Limited Transfer stamps with multiple separate pedestals
US20210193866A1 (en) * 2019-12-24 2021-06-24 Mikro Mesa Technology Co., Ltd. Method of forming display device with light-emitting diode
CN113130727B (zh) * 2019-12-31 2022-10-11 Tcl科技集团股份有限公司 Led芯片装贴方法
KR20200030514A (ko) * 2020-03-02 2020-03-20 엘지전자 주식회사 디스플레이 장치 제조용 기판 및 이를 이용한 디스플레이 장치의 제조방법
US20210288036A1 (en) * 2020-03-10 2021-09-16 Facebook Technologies, Llc Integrating control circuits with light emissive circuits with dissimilar wafer sizes
CN111244016B (zh) * 2020-03-10 2022-10-18 深超光电（深圳）有限公司 转移装置、转移装置的制备方法、转移方法
CN113497074A (zh) * 2020-03-20 2021-10-12 京东方科技集团股份有限公司 微型发光二极管显示面板及其制备方法
CN112968078B (zh) * 2020-05-18 2022-03-01 重庆康佳光电技术研究院有限公司 一种微型发光二极体转移方法及显示装置
US20220013380A1 (en) * 2020-07-13 2022-01-13 Apple Inc. High density pick and sequential place transfer process and tool
WO2022039309A1 (ko) * 2020-08-21 2022-02-24 엘지전자 주식회사 디스플레이 장치 제조용 기판 및 이를 포함하는 디스플레이 장치
CN112968115B (zh) * 2020-08-25 2022-04-19 重庆康佳光电技术研究院有限公司 芯片制作及转移方法、显示背板及显示装置
WO2022045392A1 (ko) * 2020-08-27 2022-03-03 엘지전자 주식회사 디스플레이 장치 제조용 기판
TWI749955B (zh) * 2020-09-28 2021-12-11 天虹科技股份有限公司 減少非輻射復合的微發光二極體的製作方法及製作機台
KR20220091263A (ko) * 2020-12-23 2022-06-30 (주)포인트엔지니어링 미소 소자 및 그 제조방법, 미소 소자의 정렬 장치 및 방법
CN113087405A (zh) * 2021-04-07 2021-07-09 惠州市清洋实业有限公司 一种钢化玻璃小r角深度刻蚀液及其刻蚀方法
CN113299198B (zh) * 2021-04-29 2022-10-14 深圳市华锐显示有限公司 一种堆叠结构微型led显示器
CN116247147B (zh) * 2023-03-21 2024-04-05 惠科股份有限公司 Led芯片的制备方法及led基板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011181834A (ja) * 2010-03-03 2011-09-15 Toshiba Corp 半導体発光素子およびその製造方法

Family Cites Families (159)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3717743A (en) 1970-12-07 1973-02-20 Argus Eng Co Method and apparatus for heat-bonding in a local area using combined heating techniques
US3935986A (en) 1975-03-03 1976-02-03 Texas Instruments Incorporated Solid state bonding process employing the isothermal solidification of a liquid interface
JPS61102787U (ko) 1984-12-13 1986-06-30
US5131582A (en) 1989-06-30 1992-07-21 Trustees Of Boston University Adhesive metallic alloys and methods of their use
US5300788A (en) 1991-01-18 1994-04-05 Kopin Corporation Light emitting diode bars and arrays and method of making same
JPH0513820A (ja) 1991-07-02 1993-01-22 Omron Corp 半導体装置
US5156998A (en) 1991-09-30 1992-10-20 Hughes Aircraft Company Bonding of integrated circuit chip to carrier using gold/tin eutectic alloy and refractory metal barrier layer to block migration of tin through via holes
JPH0760675A (ja) 1993-08-27 1995-03-07 Tokin Corp 静電吸着ハンド
US5435857A (en) 1994-01-06 1995-07-25 Qualitek International, Inc. Soldering composition
US5592358A (en) 1994-07-18 1997-01-07 Applied Materials, Inc. Electrostatic chuck for magnetic flux processing
JP3271475B2 (ja) 1994-08-01 2002-04-02 株式会社デンソー 電気素子の接合材料および接合方法
TW311927B (ko) 1995-07-11 1997-08-01 Minnesota Mining & Mfg
JP3132353B2 (ja) 1995-08-24 2001-02-05 松下電器産業株式会社 チップの搭載装置および搭載方法
KR100186752B1 (ko) 1995-09-04 1999-04-15 황인길 반도체 칩 본딩방법
US5888847A (en) 1995-12-08 1999-03-30 Lsi Logic Corporation Technique for mounting a semiconductor die
US5858099A (en) 1996-04-09 1999-01-12 Sarnoff Corporation Electrostatic chucks and a particle deposition apparatus therefor
JPH1126733A (ja) 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
KR100278137B1 (ko) 1997-09-04 2001-01-15 가나이 쓰도무 반도체소자의 탑재방법 및 그 시스템, 반도체소자 분리장치 및ic카드의 제조방법
US5903428A (en) 1997-09-25 1999-05-11 Applied Materials, Inc. Hybrid Johnsen-Rahbek electrostatic chuck having highly resistive mesas separating the chuck from a wafer supported thereupon and method of fabricating same
JP3406207B2 (ja) 1997-11-12 2003-05-12 シャープ株式会社 表示用トランジスタアレイパネルの形成方法
US6071795A (en) 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
US6080650A (en) 1998-02-04 2000-06-27 Texas Instruments Incorporated Method and apparatus for attaching particles to a substrate
US6081414A (en) 1998-05-01 2000-06-27 Applied Materials, Inc. Apparatus for improved biasing and retaining of a workpiece in a workpiece processing system
JP3504543B2 (ja) 1999-03-03 2004-03-08 株式会社日立製作所 半導体素子の分離方法およびその装置並びに半導体素子の搭載方法
US6335263B1 (en) 2000-03-22 2002-01-01 The Regents Of The University Of California Method of forming a low temperature metal bond for use in the transfer of bulk and thin film materials
JP4489904B2 (ja) 2000-04-14 2010-06-23 株式会社アルバック 真空処理装置及び基板保持方法
US6558109B2 (en) 2000-05-26 2003-05-06 Automation Technology, Inc. Method and apparatus for separating wafers
US6683368B1 (en) 2000-06-09 2004-01-27 National Semiconductor Corporation Lead frame design for chip scale package
JP4467720B2 (ja) 2000-06-15 2010-05-26 株式会社アルバック 基板搬送装置
KR20020005152A (ko) 2000-07-08 2002-01-17 구본준, 론 위라하디락사 투명도전막 패터닝 방법
JP3906653B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
TW456058B (en) 2000-08-10 2001-09-21 United Epitaxy Co Ltd Light emitting diode and the manufacturing method thereof
DE10051159C2 (de) 2000-10-16 2002-09-19 Osram Opto Semiconductors Gmbh LED-Modul, z.B. Weißlichtquelle
JP2002134822A (ja) 2000-10-24 2002-05-10 Sharp Corp 半導体発光装置およびその製造方法
JP4780828B2 (ja) 2000-11-22 2011-09-28 三井化学株式会社 ウエハ加工用粘着テープ及びその製造方法並びに使用方法
JP2002164695A (ja) 2000-11-29 2002-06-07 Mitsubishi Paper Mills Ltd 電子材料搬送用静電吸着板
US7022546B2 (en) 2000-12-05 2006-04-04 Analog Devices, Inc. Method and device for protecting micro electromechanical systems structures during dicing of a wafer
JP4514321B2 (ja) 2000-12-08 2010-07-28 パナソニック株式会社 部品実装装置
US6791119B2 (en) 2001-02-01 2004-09-14 Cree, Inc. Light emitting diodes including modifications for light extraction
JP2002240943A (ja) 2001-02-13 2002-08-28 Ricoh Co Ltd 静電搬送装置、現像装置、画像形成装置及び分級装置
DE10124328A1 (de) 2001-05-17 2002-11-21 Ersa Gmbh Vorrichtung und Verfahren zum Entlöten eines elektronischen Bauteils
JP3747807B2 (ja) 2001-06-12 2006-02-22 ソニー株式会社 素子実装基板及び不良素子の修復方法
US6787435B2 (en) 2001-07-05 2004-09-07 Gelcore Llc GaN LED with solderable backside metal
JP3989254B2 (ja) 2002-01-25 2007-10-10 日本碍子株式会社 異種材料接合体及びその製造方法
US6793829B2 (en) 2002-02-27 2004-09-21 Honeywell International Inc. Bonding for a micro-electro-mechanical system (MEMS) and MEMS based devices
US7033842B2 (en) 2002-03-25 2006-04-25 Matsushita Electric Industrial Co., Ltd. Electronic component mounting apparatus and electronic component mounting method
US20030189215A1 (en) 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
TWI249148B (en) 2004-04-13 2006-02-11 Epistar Corp Light-emitting device array having binding layer
JP4147073B2 (ja) 2002-09-02 2008-09-10 シャープ株式会社 発光ダイオードの製造方法
JP3873854B2 (ja) 2002-09-19 2007-01-31 株式会社デンソー 半導体装置の製造方法
DE10245631B4 (de) 2002-09-30 2022-01-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement
US7180099B2 (en) 2002-11-11 2007-02-20 Oki Data Corporation Semiconductor apparatus with thin semiconductor film
US6762069B2 (en) 2002-11-19 2004-07-13 United Epitaxy Company, Ltd. Method for manufacturing light-emitting element on non-transparent substrate
US7585703B2 (en) 2002-11-19 2009-09-08 Ishikawa Seisakusho, Ltd. Pixel control element selection transfer method, pixel control device mounting device used for pixel control element selection transfer method, wiring formation method after pixel control element transfer, and planar display substrate
JP4766831B2 (ja) 2002-11-26 2011-09-07 株式会社村田製作所 電子部品の製造方法
GB0229191D0 (en) 2002-12-14 2003-01-22 Plastic Logic Ltd Embossing of polymer devices
US6786390B2 (en) 2003-02-04 2004-09-07 United Epitaxy Company Ltd. LED stack manufacturing method and its structure thereof
JP4334892B2 (ja) 2003-03-20 2009-09-30 パナソニック株式会社 部品実装方法
WO2005015647A1 (en) 2003-08-08 2005-02-17 Vichel Inc. Nitride micro light emitting diode with high brightness and method of manufacturing the same
TWI244220B (en) 2004-02-20 2005-11-21 Epistar Corp Organic binding light-emitting device with vertical structure
MXPA06011114A (es) 2004-03-29 2007-01-25 Articulated Technologies Llc Hoja luminosa fabricada de rodillo a rodillo y dispositivos encapsulados de circuito semiconductor.
DE602005009344D1 (de) 2004-03-31 2008-10-09 Applied Materials Inc Verfahren und vorrichtung zur übertragung von leitenden teilen bei der herstellung von halbleiterbauelementen
US7462861B2 (en) 2004-04-28 2008-12-09 Cree, Inc. LED bonding structures and methods of fabricating LED bonding structures
JP4632690B2 (ja) 2004-05-11 2011-02-16 スタンレー電気株式会社 半導体発光装置とその製造方法
WO2005122285A2 (en) 2004-06-04 2005-12-22 The Board Of Trustees Of The University Of Illinois Methods and devices for fabricating and assembling printable semiconductor elements
KR100630698B1 (ko) 2004-08-17 2006-10-02 삼성전자주식회사 솔더볼 접착 신뢰도를 높이는 반도체 패키지 및 그 제조방법
US7187078B2 (en) 2004-09-13 2007-03-06 Taiwan Semiconductor Manufacturing Co. Ltd. Bump structure
US8174037B2 (en) 2004-09-22 2012-05-08 Cree, Inc. High efficiency group III nitride LED with lenticular surface
KR20060077801A (ko) * 2004-12-31 2006-07-05 엘지전자 주식회사 고출력 발광 다이오드 및 그의 제조 방법
US7563625B2 (en) 2005-01-11 2009-07-21 SemiLEDs Optoelectronics Co., Ltd. Method of making light-emitting diodes (LEDs) with improved light extraction by roughening
US7378288B2 (en) 2005-01-11 2008-05-27 Semileds Corporation Systems and methods for producing light emitting diode array
US7195944B2 (en) 2005-01-11 2007-03-27 Semileds Corporation Systems and methods for producing white-light emitting diodes
TWI352437B (en) 2007-08-27 2011-11-11 Epistar Corp Optoelectronic semiconductor device
KR100707955B1 (ko) 2005-02-07 2007-04-16 (주) 비앤피 사이언스 발광 다이오드 및 이의 제조 방법
DE102005009060A1 (de) 2005-02-28 2006-09-07 Osram Opto Semiconductors Gmbh Modul mit strahlungsemittierenden Halbleiterkörpern
US7205652B2 (en) 2005-03-23 2007-04-17 Delphi Technologies, Inc Electronic assembly including multiple substrates
US7628309B1 (en) 2005-05-03 2009-12-08 Rosemount Aerospace Inc. Transient liquid phase eutectic bonding
US7498240B2 (en) 2005-08-31 2009-03-03 Micron Technology, Inc. Microfeature workpieces, carriers, and associated methods
KR20070042214A (ko) 2005-10-18 2007-04-23 김성진 질화물 반도체 발광 다이오드 및 그 제조방법
US7737451B2 (en) 2006-02-23 2010-06-15 Cree, Inc. High efficiency LED with tunnel junction layer
US7910945B2 (en) 2006-06-30 2011-03-22 Cree, Inc. Nickel tin bonding system with barrier layer for semiconductor wafers and devices
JP5126875B2 (ja) 2006-08-11 2013-01-23 シャープ株式会社 窒化物半導体発光素子の製造方法
KR100856089B1 (ko) * 2006-08-23 2008-09-02 삼성전기주식회사 수직구조 질화갈륨계 발광 다이오드 소자 및 그 제조방법
JP2008053685A (ja) 2006-08-23 2008-03-06 Samsung Electro Mech Co Ltd 垂直構造窒化ガリウム系発光ダイオード素子及びその製造方法
JP4535053B2 (ja) 2006-10-12 2010-09-01 ソニー株式会社 発光ダイオードの配線の形成方法、発光ダイオード実装基板、ディスプレイ、バックライト、照明装置および電子機器
JP4980709B2 (ja) 2006-12-25 2012-07-18 ローム株式会社 半導体装置
KR101519038B1 (ko) 2007-01-17 2015-05-11 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 프린팅­기반 어셈블리에 의해 제조되는 광학 시스템
JP2008186959A (ja) * 2007-01-29 2008-08-14 Toyoda Gosei Co Ltd Ｉｉｉ−ｖ族半導体素子、およびその製造方法
TW200834962A (en) 2007-02-08 2008-08-16 Touch Micro System Tech LED array package structure having Si-substrate and method of making the same
JP2008200821A (ja) 2007-02-21 2008-09-04 Denso Corp ハニカム体成形用金型の製造方法
FR2913145B1 (fr) 2007-02-22 2009-05-15 Stmicroelectronics Crolles Sas Assemblage de deux parties de circuit electronique integre
JP4290745B2 (ja) 2007-03-16 2009-07-08 豊田合成株式会社 Ｉｉｉ−ｖ族半導体素子の製造方法
US7732301B1 (en) 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
JP4341693B2 (ja) 2007-05-16 2009-10-07 ウシオ電機株式会社 Ｌｅｄ素子およびその製造方法
JP4942055B2 (ja) 2007-05-20 2012-05-30 シルバーブルック リサーチ ピーティワイ リミテッド ハンドル基板からｍｅｍｓデバイスを取り外す方法
WO2009004980A1 (ja) 2007-06-29 2009-01-08 Showa Denko K.K. 発光ダイオードの製造方法
US8030757B2 (en) 2007-06-29 2011-10-04 Intel Corporation Forming a semiconductor package including a thermal interface material
US7838410B2 (en) 2007-07-11 2010-11-23 Sony Corporation Method of electrically connecting element to wiring, method of producing light-emitting element assembly, and light-emitting element assembly
US20090278233A1 (en) 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
JP4844506B2 (ja) 2007-08-28 2011-12-28 パナソニック電工株式会社 発光装置
US20090072382A1 (en) 2007-09-18 2009-03-19 Guzek John S Microelectronic package and method of forming same
JP5629580B2 (ja) 2007-09-28 2014-11-19 テッセラ，インコーポレイテッド 二重ポスト付きフリップチップ相互接続
KR101438811B1 (ko) 2008-01-03 2014-09-05 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101475520B1 (ko) 2008-01-14 2014-12-23 삼성전자주식회사 잉크젯 프린트용 양자점 잉크 조성물 및 그를 이용한전자소자
CN101919074B (zh) 2008-03-26 2011-11-16 晶能光电（江西）有限公司 制备牢固的发光二极管的方法
JP4479827B2 (ja) 2008-05-12 2010-06-09 ソニー株式会社 発光ダイオード表示装置及びその製造方法
DE102008050538B4 (de) 2008-06-06 2022-10-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
CN101603636B (zh) 2008-06-10 2012-05-23 展晶科技(深圳)有限公司 光源装置
US7927976B2 (en) 2008-07-23 2011-04-19 Semprius, Inc. Reinforced composite stamp for dry transfer printing of semiconductor elements
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
US7999454B2 (en) 2008-08-14 2011-08-16 Global Oled Technology Llc OLED device with embedded chip driving
JP5522045B2 (ja) 2008-08-21 2014-06-18 株式会社村田製作所 電子部品装置およびその製造方法
JPWO2010021267A1 (ja) 2008-08-21 2012-01-26 株式会社村田製作所 電子部品装置およびその製造方法
WO2010020077A1 (en) 2008-08-22 2010-02-25 Lattice Power (Jiangxi) Corporation Method for fabricating ingaain light-emitting device on a combined substrate
JP2010056458A (ja) 2008-08-29 2010-03-11 Kyocera Corp 発光素子の製造方法
JP5123269B2 (ja) 2008-09-30 2013-01-23 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法
TWI467691B (zh) 2008-10-15 2015-01-01 Creative Tech Corp Electrostatic chuck and its manufacturing method
US7854365B2 (en) 2008-10-27 2010-12-21 Asm Assembly Automation Ltd Direct die attach utilizing heated bond head
WO2010059781A1 (en) 2008-11-19 2010-05-27 Semprius, Inc. Printing semiconductor elements by shear-assisted elastomeric stamp transfer
JP5359734B2 (ja) 2008-11-20 2013-12-04 豊田合成株式会社 発光装置及びその製造方法
JP5225041B2 (ja) 2008-11-21 2013-07-03 京セラ株式会社 静電チャック
WO2010065070A2 (en) 2008-11-25 2010-06-10 M Cubed Technologies, Inc. Electrostatic chuck
TWI389355B (zh) 2009-01-05 2013-03-11 Epistar Corp 發光半導體裝置
JP2010161212A (ja) 2009-01-08 2010-07-22 Hitachi Cable Ltd 半導体発光素子用ウェハの製造方法
KR101809472B1 (ko) 2009-01-14 2018-01-18 삼성전자주식회사 광추출 효율이 향상된 발광 장치
KR101001454B1 (ko) 2009-01-23 2010-12-14 삼성모바일디스플레이주식회사 정전척 및 이를 구비한 유기전계발광 소자의 제조장치
KR100974776B1 (ko) 2009-02-10 2010-08-06 엘지이노텍 주식회사 발광 소자
JP2010186829A (ja) 2009-02-10 2010-08-26 Toshiba Corp 発光素子の製造方法
JP5146356B2 (ja) 2009-02-24 2013-02-20 豊田合成株式会社 発光装置及びその製造方法
JP2010199204A (ja) 2009-02-24 2010-09-09 Sony Corp 発光装置およびその製造方法
JP5470601B2 (ja) 2009-03-02 2014-04-16 新光電気工業株式会社 静電チャック
US8877648B2 (en) 2009-03-26 2014-11-04 Semprius, Inc. Methods of forming printable integrated circuit devices by selective etching to suspend the devices from a handling substrate and devices formed thereby
WO2010114250A2 (en) 2009-03-31 2010-10-07 Seoul Semiconductor Co., Ltd. Light emitting device having plurality of light emitting cells and method of fabricating the same
US9337407B2 (en) 2009-03-31 2016-05-10 Epistar Corporation Photoelectronic element and the manufacturing method thereof
EP2249406B1 (en) 2009-05-04 2019-03-06 LG Innotek Co., Ltd. Light emitting diode
EP2430652B1 (en) 2009-05-12 2019-11-20 The Board of Trustees of the University of Illionis Printed assemblies of ultrathin, microscale inorganic light emitting diodes for deformable and semitransparent displays
US7989266B2 (en) 2009-06-18 2011-08-02 Aptina Imaging Corporation Methods for separating individual semiconductor devices from a carrier
US8173456B2 (en) 2009-07-05 2012-05-08 Industrial Technology Research Institute Method of manufacturing a light emitting diode element
KR100973928B1 (ko) 2009-12-10 2010-08-03 (주)옵토니카 Ｌｅｄ 다이본딩 방법
US9209059B2 (en) 2009-12-17 2015-12-08 Cooledge Lighting, Inc. Method and eletrostatic transfer stamp for transferring semiconductor dice using electrostatic transfer printing techniques
US8334152B2 (en) 2009-12-18 2012-12-18 Cooledge Lighting, Inc. Method of manufacturing transferable elements incorporating radiation enabled lift off for allowing transfer from host substrate
TWI467798B (zh) 2009-12-28 2015-01-01 Hon Hai Prec Ind Co Ltd 發光二極體晶片之製備方法
US9161448B2 (en) 2010-03-29 2015-10-13 Semprius, Inc. Laser assisted transfer welding process
US9496155B2 (en) 2010-03-29 2016-11-15 Semprius, Inc. Methods of selectively transferring active components
KR101028277B1 (ko) * 2010-05-25 2011-04-11 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 라이트 유닛
CN101872824A (zh) 2010-06-07 2010-10-27 厦门市三安光电科技有限公司 侧面具有双反射层的氮化镓基倒装发光二极管及其制备方法
US8381965B2 (en) 2010-07-22 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compress bonding
JP5700504B2 (ja) 2010-08-05 2015-04-15 株式会社デンソー 半導体装置接合材
US8563334B2 (en) 2010-09-14 2013-10-22 Tsmc Solid State Lighting Ltd. Method to remove sapphire substrate
JP5740939B2 (ja) 2010-11-29 2015-07-01 住友電気工業株式会社 半導体装置の製造方法
US8934259B2 (en) 2011-06-08 2015-01-13 Semprius, Inc. Substrates with transferable chiplets
GB201112376D0 (en) 2011-07-19 2011-08-31 Rolls Royce Plc Boding of metal components
JP5881992B2 (ja) 2011-08-09 2016-03-09 太陽誘電株式会社 積層インダクタ及びその製造方法
US8573469B2 (en) * 2011-11-18 2013-11-05 LuxVue Technology Corporation Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer
US8518204B2 (en) 2011-11-18 2013-08-27 LuxVue Technology Corporation Method of fabricating and transferring a micro device and an array of micro devices utilizing an intermediate electrically conductive bonding layer
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
US9620478B2 (en) 2011-11-18 2017-04-11 Apple Inc. Method of fabricating a micro device transfer head
US8794501B2 (en) 2011-11-18 2014-08-05 LuxVue Technology Corporation Method of transferring a light emitting diode
JP5961377B2 (ja) 2011-12-21 2016-08-02 スタンレー電気株式会社 半導体発光素子

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011181834A (ja) * 2010-03-03 2011-09-15 Toshiba Corp 半導体発光素子およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11791369B2 (en) 2019-12-06 2023-10-17 Samsung Display Co., Ltd. Method for aligning a light-emitting element, method for fabricating a display device using the same and display device

Also Published As

Publication number Publication date
TWI562394B (en) 2016-12-11
TW201349556A (zh) 2013-12-01
CN104350613B (zh) 2018-11-20
WO2013162927A1 (en) 2013-10-31
CN104350613A (zh) 2015-02-11
US9548332B2 (en) 2017-01-17
WO2013162927A9 (en) 2014-10-23
KR20150013603A (ko) 2015-02-05
US20130285086A1 (en) 2013-10-31

Similar Documents

Publication Publication Date Title
KR101638274B1 (ko) 자가-정렬 금속화 스택을 구비한 마이크로 led 디바이스를 형성하는 방법
KR101596386B1 (ko) 전기 절연 층을 갖는 마이크로 led 구조체 및 마이크로 led 구조체들의 어레이를 형성하는 방법
US8426227B1 (en) Method of forming a micro light emitting diode array
US9831383B2 (en) LED array
US8518204B2 (en) Method of fabricating and transferring a micro device and an array of micro devices utilizing an intermediate electrically conductive bonding layer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 4