CN110034058A - 转置头阵列 - Google Patents

转置头阵列 Download PDF

Info

Publication number
CN110034058A
CN110034058A CN201811105576.9A CN201811105576A CN110034058A CN 110034058 A CN110034058 A CN 110034058A CN 201811105576 A CN201811105576 A CN 201811105576A CN 110034058 A CN110034058 A CN 110034058A
Authority
CN
China
Prior art keywords
wall portion
transposition head
transposition
head array
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811105576.9A
Other languages
English (en)
Inventor
陈立宜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mikro Mesa Technology Co Ltd
Original Assignee
Mikro Mesa Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/868,258 external-priority patent/US10373856B2/en
Application filed by Mikro Mesa Technology Co Ltd filed Critical Mikro Mesa Technology Co Ltd
Publication of CN110034058A publication Critical patent/CN110034058A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Toys (AREA)
  • Manipulator (AREA)

Abstract

本发明公开了一种转置头阵列，其包含本体以及多个转置头。本体包含基底部以及至少一个墙垣部。墙垣部位于基底部上，并相对基底部静止不动。墙垣部具有顶面。转置头位于墙垣部的顶面上。墙垣部至少在转置头中的两个之间连续。本发明所提出的转置头阵列，因为墙垣部在至少两个转置头之间连续，大多数的转置头以及相关元件被设置于同样的平面上。因此，有效降低相关工艺的难度，并且改善了相关元件的整体结构的稳定性。

Description

转置头阵列
技术领域
本发明有关于一种转置头阵列。
背景技术
封装阶段所面临的问题往往是半导体感应装置、半导体激光阵列、微机电系统(Microelectromechanical System，MEMS)、发光二极管显示系统等微元件在量产时所遭遇的瓶颈之一。
传统转移微元件的方法为通过基板接合(Wafer Bonding)的方式将微元件自承载基板转移至接收基板。基板接合的其中一种实施方法为直接接合(Direct Bonding)，其包含一次接合步骤，也就是直接将微元件阵列自承载基板接合至接收基板，之后再将承载基板移除。基板接合的另一种实施方法为间接接合(Indirect Bonding)，此方法包含拾取元件及移动这些元件至接收基板的接合位置。于间接接合的过程中，首先，转置头自承载基板拾取元件阵列，接着转置头再将元件阵列接合至接收基板，最后再把转置头移除。
发明内容
本发明的目的在于提供一种能有效降低相关工艺的难度，并且改善了相关元件的整体结构稳定性的转置头阵列。
本发明有关于一种转置头阵列，包含本体以及多个转置头。本体包含基底部以及至少一个墙垣部。墙垣部位于基底部上，并相对基底部静止不动。墙垣部具有顶面。转置头位于墙垣部的顶面上。墙垣部至少在转置头中的两个之间连续。
在一些实施方式中，至少一个墙垣部的数量为多个。
在一些实施方式中，墙垣部定义至少一个凹槽于本体中。
在一些实施方式中，凹槽具有均匀深度。
在一些实施方式中，凹槽具有第一部分以及第二部分，且第一部分与第二部分具有不同深度。
在一些实施方式中，至少一个凹槽的数量为多个，当沿着垂直于墙垣部的顶面的方向观看时，凹槽中的至少两个通过墙垣部彼此隔开。
在一些实施方式中，凹槽中的至少两个具有实质上相同的深度。
在一些实施方式中，凹槽中的至少两个具有不同的深度。
在一些实施方式中，本体具有拾取区域，转置头包含多个最外部转置头，最外部转置头定义拾取区域的周缘，且至少一个墙垣部包含至少一个第一墙垣部，由拾取区域的周缘延伸。
在一些实施方式中，最外部转置头包含至少一个第一最外部转置头以及至少一个第二最外部转置头，第一最外部转置头位于周缘的第一边缘，而第二最外部转置头位于周缘的第二边缘，且第一墙垣部由第一边缘连续至第二边缘。
在一些实施方式中，至少一个墙垣部进一步包含至少一个第二墙垣部，与拾取区域的周缘隔开。
在一些实施方式中，墙垣部至少在转置头中的三个之间连续。
在一些实施方式中，墙垣部具有均匀厚度。
在一些实施方式中，墙垣部具有第一部分以及第二部分，且第一部分以及第二部分具有不同的厚度。
依据本发明所提出的转置头阵列，因为墙垣部在至少两个转置头之间连续，大多数的转置头以及相关元件被设置于同样的平面上。因此，有效降低相关工艺的难度，并且改善了相关元件的整体结构的稳定性。
附图说明
图1绘示依据本发明一实施方式的转置头阵列的立体图。
图2绘示依据本发明的其他实施方式的转置头阵列的立体图。
图3绘示依据本发明其他实施方式的转置头阵列的立体图。
图4绘示图1中的转置头阵列的俯视图。
图5绘示图3中的转置头阵列的俯视图。
图6绘示依据本发明另一实施方式的转置头阵列的部分俯视图。
图7绘示依据本发明另一实施方式的转置头阵列的部分俯视图。
图8绘示图1中沿着线段I-I的剖面图。
图9绘示依据本发明的其他实施方式对应于图1中沿着线段I-I的剖面图。
图10绘示图3中沿着线段J-J的剖面图。
图11绘示依据本发明另一实施方式对应于图3中沿着线段J-J的剖面图。
具体实施方式
以下将以附图公开本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图起见，一些公知惯用的结构与元件在附图中将以简单示意的方式绘示。并且，除非有其他表示，在不同附图中相同的元件符号可视为相对应的元件。这些附图的绘示是为了清楚表达这些实施方式中各元件之间的连接关系，并非绘示各元件的实际尺寸。
图1绘示依据本发明一实施方式的转置头阵列100的立体图。如图1所示，在本实施方式中，转置头阵列100包含本体110以及多个转置头120。本体110包含基底部111以及至少一个墙垣部112。在本实施方式中，至少一个墙垣部112的数量为一个。本发明的实施方式并不以上述为限。在一些实施方式中，至少一个墙垣部112的数量可为多个(详述于后续的实施方式中)。墙垣部112位于基底部111上，并相对基底部111静止不动，且墙垣部112具有顶面113。转置头120位于墙垣部112的顶面113上。墙垣部112至少在两个转置头120之间连续。换句话说，墙垣部112在至少两个转置头120之间没有中断。由另一种方式解释，至少两个转置头120位于同样的墙垣部112上。在本实施方式中，墙垣部112在至少三个转置头120之间连续。在本实施方式中，每个转置头120被配置以独立拾取一个微元件(未绘示)。换句话说，不同的转置头120分别用以拾取不同的微元件。
请继续参照图1。墙垣部112定义出位于本体110内的至少一个凹槽114。在本实施方式中，多个凹槽114位于本体110内，且当沿着垂直于墙垣部112的顶面113的方向L观看时，至少两个凹槽114彼此通过墙垣部112分隔开来。墙垣部112完整地包围住本体110内的每一个凹槽114的周缘。当具有微元件的转置头120触碰接收基板(未绘示)时，凹槽114被配置以容置位于接收基板上的至少一个物件。在一些实施方式中，上述的至少一个物件可为其它位于接收基板上的微元件。本发明的实施方式并不以此为限。在一些实施方式中，上述的物件可为位于接收基板上的一些元件或突出结构。上述的物件亦可为一些位于接收基板上的颗粒，且颗粒可能会影响微元件的放置及转移。
在一些实施方式中，因为微元件可为不同种类，其可具有不同高度。因此，当第一微元件被转置头阵列100由载体基板(未绘示)转移至接收基板时，接收基板上可能已经设置有第二微元件，且第二微元件的高度可能大于第一微元件的高度。为了避免与第二微元件产生机械性干涉，当具有第一微元件的转置头120触碰接收基板时，转置头阵列100的凹槽114用以容置第二微元件。在实务应用中，当具有第一微元件的转置头120碰触接收基板时，转置头阵列100的凹槽114设计以在不与第二微元件接触的情形下容置第二微元件。
在一些实施方式中，凹槽114可容置位于接收基板上除了第二微元件以外的其他物件，以避免与其他物件产生机械性干涉。
本体110由石英、硅、玻璃、塑胶、金属、陶瓷或上述的任意组合所制作。本发明的实施方式并不以此为限。在其他实施方式中，本体110可由其他材料制作。
至少一个转置头120可包含静电吸盘，且静电吸盘包含至少一个电极以及介电层。电极位于顶面113上。介电层至少覆盖于电极上。换句话说，微元件由静电力抓取。本发明的实施方式并不以此为限。在一些实施方式中，至少一个转置头120可包含图案化粘着层。换句话说，微元件由粘着力抓取。
转置头阵列100可进一步包含至少一个电极引线(未绘示)，其电性连接至电极。电极引线可位于顶面113上。因此，电极引线可与电极位于同样水平，使得电极与电极引线的形成工艺变得较为简单，且电极与电极引线之间的连接部分的结构变得更为坚固。此外，为了使电极与电极引线之间的连接部分更为坚固，电极与电极引线可由同样的工艺形成。换句话说，因为转置头120位于墙垣部112的顶面113上，转置头120以及其他相关的元件(举例而言，电性连接至转置头的电极引线)全部皆可位于墙垣部112的顶面113上。因为大多数的相关元件皆位于同样的平面上，有效降低了相关工艺的难度，且改善了相关元件的整体结构的稳定性。
转置头120的形状可为矩形。本发明的实施方式并不以此为限。在一些实施方式中，转置头120可为八角形，或形成其他各种形状。
图2绘示依据本发明的其他实施方式的转置头阵列100的立体图。在本实施方式中，凹槽114可为不同形式。举例而言，如图2所示，凹槽114可包含第一凹槽114A、第二凹槽114B以及第三凹槽114C，且本体110可具有第一侧面1151以及相对于第一侧面1151的第二侧面1152。第一凹槽114A为条状且延伸至第一侧面1151以及第二侧面1152，使得第一凹槽114A在第一侧面1151与第二侧面1152开放。第二凹槽114B为条状且延伸第一侧面1151，使得第二凹槽114B在第一侧面1151开放。第三凹槽114C为条状且并未延伸至第一侧面1151与第二侧面1152。本发明的实施方式并不以此为限。在一些实施方式中，凹槽114的形状可依据位于接收基板上的物件的形状来设计，使得当由转置头阵列100所抓取的微元件被放置于接收基板上时，上述物件可以容置于凹槽114内。进一步来说，在本实施方式中，本体110包含两个墙垣部112，且两个墙垣部112彼此之间由第一凹槽114A分隔开。
在一些实施方式中，转置头120可包含多个转置头列，每一列实质上沿着由第一侧面1151往第二侧面1152延伸的方向排列。在一些实施方式中，至少一个本体110的墙垣部112具有位于其上的单一转置头列，如图2中绘示的墙垣部112的右下区域R1。在一些实施方式中，至少一个本体110的墙垣部112具有位于其上的多个转置头列，如图2中绘示的墙垣部112的中央区域R2。
图3绘示依据本发明其他实施方式的转置头阵列100的立体图。如图3所示，在本实施方式中，转置头阵列100包含本体110以及多个转置头120。本体110包含基底部111以及多个墙垣部112。墙垣部112位于基底部111上，且每个墙垣部112具有顶面113。转置头120位于墙垣部112的顶面113上。每个墙垣部112在至少两个转置头120之间连续。也就是说，每个墙垣部112在至少两个转置头120之间并未中断。由另一种方式解释，至少两个转置头120位于同样的墙垣部112上。
进一步而言，在本实施方式中，墙垣部112定义出位于本体110中的一个凹槽114。换句话说，墙垣部112彼此通过凹槽114隔开。有关于配置凹槽114的目的及用途类似于前文所描述的实施方式，此处不再重复。
图4绘示图1中的转置头阵列100的俯视图。如图4所示，在本实施方式中，本体110具有拾取区域116。转置头120包含多个最外部转置头121，且最外部转置头121定义出拾取区域116的周缘117。最外部转置头121包含第一最外部转置头1211以及第二最外部转置头1212，第一最外部转置头1211位于周缘117上的第一边缘1171，而第二最外部转置头1212位于周缘117上的第二边缘1172，且墙垣部112在第一边缘1171与第二边缘1172之间连续。
图5绘示图3中的转置头阵列100的俯视图。如图5所示，在本实施方式中本体110具有一个拾取区域116。转置头120包含多个最外部转置头121，且最外部转置头121定义出拾取区域116的周缘117。墙垣部112进一步包含至少一个第一墙垣部112A以及至少一个第二墙垣部112B，第一墙垣部112A由拾取区域116的周缘117延伸，第二墙垣部112B与拾取区域116的周缘117隔开。
图6绘示依据本发明另一实施方式的转置头阵列100的部分俯视图。如图6所示，本实施方式近似于图4中所示的实施方式，而此二实施方式的差异在于，本实施方式中的本体110包含多个墙垣部112，且至少一个墙垣部112由第一边缘1171连续至第二边缘1172。进一步而言，位于每个墙垣部112上的转置头120形成了至少一个列的转置头列R。在本实施方式中，每个墙垣部112包含一转置头列R。
图7绘示依据本发明另一实施方式的转置头阵列100的部分俯视图。如图7所示，本实施方式近似于图6的实施方式，而此二实施方式的差异在于，本实施方式中的墙垣部112中的至少一个可包含多个转置头列R。举例而言，至少一个墙垣部112可包含两个转置头列R，且两个转置头列R彼此并排。本发明的实施方式并不以此为限。在一些实施方式中，每个墙垣部112上的转置头列R的数量可为相异。在一些实施方式中，不同的墙垣部112可具有相同或相异数量的转置头列R。本领域中的通常知识者可依据实务需求对转置头列的数量进行适当修改。
墙垣部112的形状并不限于前述的实施方式。在一些实施方式中，墙垣部112可为条状、格状、锯齿状或是上述的任意组合。
图8绘示图1中沿着线段I-I的剖面图。如图8所示，在本实施方式中，至少一个凹槽114具有均匀深度D1。在一些实施方式中，多个凹槽114分别具有均匀深度D1。进一步而言，在本实施方式中至少两个凹槽114可具有实质上相同的深度D1。
图9绘示依据本发明的其他实施方式对应于图1中沿着线段I-I的剖面图。在本实施方式中，至少一个凹槽114具有多种深度。如图9所示，凹槽114可包含第四凹槽114D，其具有第一部分114D1以及第二部分114D2，第一部分114D1以及第二部分114D2具有不同的深度。举例而言，第一部分114D1可具有深度D2，第二部分114D2可具有深度D3，且D2不同于D3。进一步而言，在本实施方式中，至少两个凹槽114可具有不同的深度。举例而言，凹槽114可包含第五凹槽114E以及第六凹槽114F，第五凹槽114E可具有深度D4，第六凹槽114F可具有深度D5，且D4不同于D5。
图10绘示图3中沿着线段J-J的剖面图。如图10所示，在本实施方式中，墙垣部112具有均匀厚度T。
图11绘示依据本发明另一实施方式对应于图3中沿着线段J-J的剖面图。在本实施方式中，墙垣部112具有多种厚度。如图11所示，墙垣部112可包含第一部分1121以及第二部分1122，且第一部分1121与第二部分1122具有相异的厚度。举例而言，第一部分1121可具有厚度T1，第二部分1122可具有厚度T2，且T1不同于T2。
依据本发明所提出的转置头阵列，因为墙垣部在至少两个转置头之间连续，大多数的转置头以及相关元件被设置于同样的平面上。因此，有效降低相关工艺的难度，并且改善了相关元件的整体结构的稳定性。
本发明已由范例及上述实施方式描述，应了解本发明并不限于所公开的实施方式。相反的，本发明涵盖多种更动及近似的布置(如，此领域中的技术人员所能明显得知者)。因此，权利要求应依据最宽的解释以涵盖所有此类更动及近似布置。

Claims (14)

1.一种转置头阵列，其特征在于，包含：
本体，包含：
基底部；以及
至少一个墙垣部，位于所述基底部上，并相对所述基底部静止不动，
其中所述墙垣部具有顶面；以及
多个转置头，位于所述墙垣部的所述顶面上，其中所述墙垣部至少在所述多个转置头中的两个之间连续。
2.如权利要求1所述的转置头阵列，其特征在于，所述至少一个墙垣部的数量为多个。
3.如权利要求1所述的转置头阵列，其特征在于，所述墙垣部定义至少一个凹槽于所述本体中。
4.如权利要求3所述的转置头阵列，其特征在于，所述凹槽具有均匀深度。
5.如权利要求3所述的转置头阵列，其特征在于，所述凹槽具有第一部分以及第二部分，且所述第一部分与所述第二部分具有不同深度。
6.如权利要求3所述的转置头阵列，其特征在于，所述至少一个凹槽的数量为多个，当沿着垂直于所述墙垣部的所述顶面的方向观看时，所述多个凹槽中的至少两个通过所述墙垣部彼此隔开。
7.如权利要求6所述的转置头阵列，其特征在于，所述多个凹槽中的所述至少两个具有相同的深度。
8.如权利要求6所述的转置头阵列，其特征在于，所述多个凹槽中的所述至少两个具有不同的深度。
9.如权利要求1所述的转置头阵列，其特征在于，所述本体具有拾取区域，所述多个转置头包含多个最外部转置头，所述多个最外部转置头定义所述拾取区域的周缘，且所述至少一个墙垣部包含至少一个第一墙垣部，由所述拾取区域的所述周缘延伸。
10.如权利要求9所述的转置头阵列，其特征在于，所述多个最外部转置头包含至少一个第一最外部转置头以及至少一个第二最外部转置头，所述第一最外部转置头位于所述周缘的第一边缘，而所述第二最外部转置头位于所述周缘的第二边缘，且所述第一墙垣部由所述第一边缘连续至所述第二边缘。
11.如权利要求9所述的转置头阵列，其特征在于，所述至少一个墙垣部进一步包含：
至少一个第二墙垣部，与所述拾取区域的所述周缘隔开。
12.如权利要求1所述的转置头阵列，其特征在于，所述墙垣部至少在所述多个转置头中的三个之间连续。
13.如权利要求1所述的转置头阵列，其特征在于，所述墙垣部具有均匀厚度。
14.如权利要求1所述的转置头阵列，其特征在于，所述墙垣部具有第一部分以及第二部分，且所述第一部分以及所述第二部分具有不同的厚度。
CN201811105576.9A 2018-01-11 2018-09-21 转置头阵列 Pending CN110034058A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/868,258 US10373856B2 (en) 2015-08-03 2018-01-11 Transfer head array
US15/868,258 2018-01-11

Publications (1)

Publication Number Publication Date
CN110034058A true CN110034058A (zh) 2019-07-19

Family

ID=67234634

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811105576.9A Pending CN110034058A (zh) 2018-01-11 2018-09-21 转置头阵列

Country Status (1)

Country Link
CN (1) CN110034058A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8415768B1 (en) * 2012-07-06 2013-04-09 LuxVue Technology Corporation Compliant monopolar micro device transfer head with silicon electrode
US20130126081A1 (en) * 2011-11-18 2013-05-23 Hsin-Hua Hu Method of forming a micro led structure and array of micro led structures with an electrically insulating layer
US20130300812A1 (en) * 2012-05-08 2013-11-14 Andreas Bibl Compliant micro device transfer head
CN104054167A (zh) * 2011-11-18 2014-09-17 勒克斯维科技公司 微器件传送头
CN104350613A (zh) * 2012-04-27 2015-02-11 勒克斯维科技公司 形成具有自对准金属化堆栈的微型led器件的方法
CN106395736A (zh) * 2015-08-03 2017-02-15 美科米尚技术有限公司 转置头阵列与微元件的转移方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130126081A1 (en) * 2011-11-18 2013-05-23 Hsin-Hua Hu Method of forming a micro led structure and array of micro led structures with an electrically insulating layer
CN104054167A (zh) * 2011-11-18 2014-09-17 勒克斯维科技公司 微器件传送头
CN104350613A (zh) * 2012-04-27 2015-02-11 勒克斯维科技公司 形成具有自对准金属化堆栈的微型led器件的方法
US20130300812A1 (en) * 2012-05-08 2013-11-14 Andreas Bibl Compliant micro device transfer head
US8415768B1 (en) * 2012-07-06 2013-04-09 LuxVue Technology Corporation Compliant monopolar micro device transfer head with silicon electrode
CN106395736A (zh) * 2015-08-03 2017-02-15 美科米尚技术有限公司 转置头阵列与微元件的转移方法

Similar Documents

Publication Publication Date Title
CN104218022B (zh) 晶片封装体及其制造方法
CN102718179B (zh) 微机电系统装置及其制造方法
CN106395736B (zh) 转置头阵列与微元件的转移方法
CN104347536B (zh) 晶片封装体及其制造方法
US7608534B2 (en) Interconnection of through-wafer vias using bridge structures
US10294098B2 (en) Method for manufacturing a MEMS device by first hybrid bonding a CMOS wafer to a MEMS wafer
US11404401B2 (en) Process for manufacturing an LED-based emissive display device
US8643927B2 (en) MEMS device and method of manufacturing MEMS device
TWI570942B (zh) 壓力感測器以及其製造方法
US10150664B2 (en) Microelectromechanical systems (MEMS) stopper structure for stiction improvement
CN105244330A (zh) 晶片封装体
US11542151B2 (en) MEMS apparatus with anti-stiction layer
US11932534B2 (en) MEMS device having a metallization structure embedded in a dielectric structure with laterally offset sidewalls of a first portion and a second portion
US7537952B2 (en) Method of manufacturing MEMS device package
CN110034058A (zh) 转置头阵列
US10276419B1 (en) Pick and place device with interdigitated electrodes for micro scale device
CN107293513B (zh) 一种半导体器件及其制造方法和电子装置
US8324105B2 (en) Stacking method and stacking carrier
JP5376490B2 (ja) 電子部品パッケージの製造方法
TWI542019B (zh) 壓力感測器以及其製造方法
KR101855943B1 (ko) 웨어러블 건식 패치형 하이브리드 기판 및 이의 제조방법
US10373856B2 (en) Transfer head array
CN102044521B (zh) 具有穿导孔的半导体组件及其制造方法及具有穿导孔的半导体组件的封装结构
JP2006213374A (ja) キャリアテープ
US20130168141A1 (en) Substrate with through-electrode and method for producing same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination