KR101809472B1 - 광추출 효율이 향상된 발광 장치 - Google Patents

광추출 효율이 향상된 발광 장치 Download PDF

Info

Publication number
KR101809472B1
KR101809472B1 KR1020090003055A KR20090003055A KR101809472B1 KR 101809472 B1 KR101809472 B1 KR 101809472B1 KR 1020090003055 A KR1020090003055 A KR 1020090003055A KR 20090003055 A KR20090003055 A KR 20090003055A KR 101809472 B1 KR101809472 B1 KR 101809472B1
Authority
KR
South Korea
Prior art keywords
light emitting
substrate
emitting device
light
emitting structure
Prior art date
Application number
KR1020090003055A
Other languages
English (en)
Other versions
KR20100083594A (ko
Inventor
이승재
황성덕
김유식
윤선필
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090003055A priority Critical patent/KR101809472B1/ko
Priority to US12/686,501 priority patent/US8319238B2/en
Publication of KR20100083594A publication Critical patent/KR20100083594A/ko
Application granted granted Critical
Publication of KR101809472B1 publication Critical patent/KR101809472B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Abstract

광추출 효율이 향상된 발광 장치가 제공된다. 발광 장치는, 일면과 타면을 포함하는 기판과, 기판의 일면 상에 배치된 발광 구조체와, 일면과 타면 사이의 기판 내부에 개재된 개질 영역을 포함하되, 기판의 타면으로부터 개질 영역까지의 깊이 대 기판의 두께의 비는 1/8 내지 9/11이다.
개질 영역, 광추출 효율, 레이저,

Description

광추출 효율이 향상된 발광 장치{Light emitting device for improving light extraction efficiency}
광추출 효율이 향상된 발광 장치에 관한 것이다.
LED(Light Emitting Diode)와 같은 발광 장치는, 전자와 홀의 결합에 의해 광을 발산한다. 이러한 발광 장치는 소비 전력이 적고, 수명이 길고, 협소한 공간에서도 설치 가능하며, 진동에 강한 특성을 지닌다.
이러한 발광 장치의 개발에 중요한 것 중 하나는, 광추출 효율(light extraction efficiency)을 개선하는 것이다. 광추출 효율은 발광 장치 내부에서 생성된 광 중 외부(즉, 공기, 또는 발광 장치를 둘러싼 투명 수지)로 빠져나오는 광의 비율을 의미한다. GaN 기판의 광굴절률(optical refractive index)은 예를 들어, 약 2.5일 수 있으며, 이는 공기의 광굴절률 또는 투명 수지의 광굴절률보다 크다. 이 경우 GaN 기판 내부에서 생성된 광 중 임계각(critical angle) 이상의 각으로 매질 간의 계면에 입사된 광은 전반사되어, 공기 또는 투명 수지로 방출되지 못하고 기판 내부에 트랩(trap)된다. 이에 따라 발광층 내에서 생성된 광이 외부로 빠져나오는 광추출 효율이 낮아지게 된다.
본 발명이 해결하고자 하는 과제는, 광추출 효율이 향상된 발광 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 발광 장치는, 일면과 타면을 포함하는 기판과, 상기 기판의 상기 일면 상에 배치된 발광 구조체와, 상기 일면과 상기 타면 사이의 상기 기판 내부에 개재된 개질 영역을 포함하되, 상 기 기판의 상기 타면으로부터 상기 개질 영역까지의 깊이 대 상기 기판의 두께의 비는 1/8 내지 9/11이다.
상기 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 발광 장치는, 일면과 타면을 포함하고 단결정으로 이루어진 기판과, 상기 기판의 상기 일면 상에 배치된 발광 구조체와, 상기 일면과 상기 타면 사이의 상기 기판 내부에 개재된 다결정으로 이루어진 다결정 점을 포함하되, 상기 기판의 상기 타면으로부터 상기 다결정 점까지의 깊이는 10 내지 90㎛이고, 상기 다결정 점은 2 내지 12㎛의 이격 간격으로 배치되어 있다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다.
본 명세서에서 이용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 이용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 그리고, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다. 또, 이하 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 이용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 이용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.
이하, 도 1 및 도 2를 참조하여, 본 발명의 제1 실시예에 따른 발광 장치에 대하여 상세히 설명한다. 도 1은 본 발명의 제1 실시예에 따른 발광 장치를 나타낸 단면도이다. 도 2는 본 발명의 제1 실시예에 따른 발광 장치의 동작을 설명하기 위한 도면이다.
도 1을 참조하면, 일면(100a)과 타면(100b)을 포함하는 기판(100) 상에 발광 구조체(110)가 형성되어 있다. 기판(100)의 두께(t), 즉 일면(100a)으로부터 타면(100b)까지의 거리는, 예를 들어 80 내지 110㎛일 수 있다.
기판(100)은 예를 들어, 사파이어(Al2O3), 징크 옥사이드(ZnO) 등의 절연성 기판일 수도 있고, 실리콘(Si), 실리콘 카바이드(SiC), 갈륨 나이트라이드(GaN) 등 의 도전성 기판일 수 있다. 또한, 본 실시예의 기판(100)은 단결정 기판일 수 있다.
본 실시예의 기판(100)의 일면(100a)에는 소정 거칠기를 가지는 요철 패턴이 형성될 수 있고, 기판(100)의 일면(100a)에 형성된 요철 패턴 상에 발광 구조체(110)가 형성된다.
본 실시예의 발광 장치(1)는 기판(100)의 타면(100b)이 공기중에 노출되고, 발광 구조체(110)에서 발생한 광이 기판(100)의 타면(100b)측을 향해서 출사되는 플립칩(flip chip) 본딩 방식으로 배치될 수 있다.
발광 구조체(110)는 기판(100)의 일면(100a) 상에 순차적으로 적층된 제1 도전 패턴(112), 발광 패턴(114), 제2 도전 패턴(116)을 포함한다. 제1 도전 패턴(112)은 제1 전극(140)과 전기적으로 연결되고, 제2 도전 패턴(116)은 제2 전극(150)과 전기적으로 연결된다.
발광 구조체(110)의 제1 도전 패턴(112), 발광 패턴(114), 제2 도전 패턴(116)은 InxAlyGa(1-x-y)N(0≤x≤1, 0≤y≤1)(즉, GaN을 포함하는 다양한 물질)을 포함할 수 있다. 즉, 제1 도전 패턴(112), 발광 패턴(114), 제2 도전 패턴(116)은 예를 들어, AlGaN일 수도 있고, InGaN일 수도 있다.
제1 도전 패턴(112)은 제1 도전형(예를 들어, n형)이고, 제2 도전 패턴(116)은 제2 도전형(예를 들어, p형)일 수 있으나, 설계 방식에 따라서 제1 도전 패턴(112)이 제2 도전형(p형)이고, 제2 도전 패턴(116)이 제1 도전형(n형)일 수 있 다.
발광 패턴(114)은 제1 도전 패턴(112)의 캐리어(예를 들어, 전자)와 제2 도전 패턴(116)의 캐리어(예를 들어, 홀)가 결합하면서 광을 발생하는 영역이다. 발광 패턴(114)은 도면으로 정확하게 도시하지는 않았으나, 우물층과 장벽층으로 이루어질 수 있는데, 우물층은 장벽층보다 밴드갭이 작기 때문에, 우물층에 캐리어(전자, 홀)가 모여 결합하게 된다. 이러한 발광 패턴(114)은 우물층의 개수에 따라 단일 양자 우물(Single Quantum Well; SQW) 구조, 다중 양자 우물(Multiple Quantum Well; MQW) 구조로 구분할 수 있다. 단일 양자 우물 구조는 하나의 우물층을 포함하고, 다중 양자 우물 구조는 다층의 우물층을 포함한다. 발광 특성을 조절하기 위해서, 우물층, 장벽층 중 적어도 어느 한 곳에, B, P, Si, Mg, Zn, Se, Al 중 적어도 하나를 도핑할 수 있다.
또한, 발광 구조체(110)의 측벽은 경사지도록 형성될 수 있다. 이와 같이 발광 구조체(110)의 측벽이 경사져 있으면, 발광 패턴(114) 내에서 발생된 광이 발광 구조체(110) 내에 갇히지 않고, 발광 구조체(110)의 상면 및 측벽에 형성된 제2 전극(150)에 반사되어 외부로 잘 빠져나갈 수 있다. 즉, 광추출 효율이 향상될 수 있다.
제1 도전 패턴(112)의 폭이 제2 도전 패턴(116)의 폭 및 발광 패턴(114)의 폭보다 넓어서, 제1 도전 패턴(112)의 일부가 제2 도전 패턴(116)과 오버랩되지 않도록 측방향으로 돌출될 수 있다.
절연층(120)은 발광 구조체(110)의 프로파일을 따라서 컨포말하 게(conformally) 형성되어 있고, 제1 도전 패턴(112)의 일부, 제2 도전 패턴(116)의 일부를 노출하도록 패터닝되어 있다. 이러한 절연층(120)은 실리콘 산화막, 실리콘 질화막, 알루미늄 산화막, 또는 알루미늄 질화막을 포함할 수 있다.
절연층(120)에 의해 노출된 제1 도전 패턴(112) 상에는 제1 오믹층(131), 제1 전극(140)이 형성되고, 절연층(120)에 의해 노출된 제2 도전 패턴(116) 상에는 제2 오믹층(132), 제2 전극(150)이 형성될 수 있다. 즉, 제1 전극(140)은 제1 도전 패턴(112)의 돌출된 영역 상에 형성될 수 있고, 제2 전극(150)은 발광 구조체(110)의 상면 및 측벽 상에 형성될 수 있다.
제1 오믹층(131), 제2 오믹층(132) 각각은 ITO(Indium Tin Oxide), 징크(Zn), 징크 옥사이드(ZnO), 은(Ag), 주석(Ti), 알루미늄(Al), 금(Au), 니켈(Ni), 인듐 옥사이드(In2O3), 틴 옥사이드(SnO2), 구리(Cu), 텅스텐(W), 백금(Pt) 중 적어도 하나를 포함할 수 있다. 제1 전극(140), 제2 전극(150) 각각은 ITO(Indium Tin Oxide), 구리(Cu), 니켈(Ni), 크롬(Cr), 금(Au), 티타늄(Ti), 백금(Pt), 알루미늄(Al), 바나듐(V), 텅스텐(W), 몰리브덴(Mo), 은(Ag) 중 적어도 하나를 포함할 수 있다.
도시하지 않았으나, 기판(100)과 제1 도전 패턴(112) 사이에 버퍼층이 형성되어 있을 수도 있다. 버퍼층은 제1 도전 패턴(112), 발광 패턴(114), 제2 도전 패턴(116)을 만들기 위한 씨드층으로 사용될 수 있다. 또한, 버퍼층은 기판(100)과 발광 구조체(110) 사이의 격자 미스매치(lattice mismatch)를 방지하기 위해 사용 된다. 따라서, 버퍼층은 발광 구조체(110)의 막질 특성이 좋아지게 한다. 버퍼층으로는 씨드층 역할을 할 수 있는 물질이면 어떤 것이든 가능하고, 예를 들어, InxAlyGa(1-x-y)N(0≤x≤1, 0≤y≤1), SixCyN(1-x-y)(0≤x≤1, 0≤y≤1)을 포함할 수 있다.
발광 장치(1)는 지지 기판(160)을 더 포함할 수 있다. 지지 기판(160)은 예를 들어, 서브 마운트(sub-mount)일 수도 있고, 회로 기판일 수도 있고, 패키지일 수도 있다. 지지 기판(160) 상에는 서로 전기적으로 분리된 제1 도전 영역(161), 제2 도전 영역(162)이 배치되어 있을 수 있다. 제1 도전 영역(161)과 제2 도전 영역(162)는 지지 기판(160)의 일면에 배치될 수 있다.
발광 장치(1)의 제1 및 제2 전극(140, 150)이 지지 기판(160)과 마주보도록 본딩한다. 즉, 플립칩 본딩 형태로 본딩할 수 있다. 구체적으로, 발광 장치(1)의 제1 전극(140)은 지지 기판(160)의 제1 도전 영역(161)과 도전성 솔더(171)를 통해서 연결되고, 발광 장치(1)의 제2 전극(150)은 지지 기판(160)의 제2 도전 영역(162)과 도전성 솔더(172)를 통해서 연결될 수 있다. 또한, 도면으로 표시하지는 않았으나, 제2 전극(150)과 제2 도전 영역(162)은 도전성 솔더(172) 없이 직접 부착, 연결될 수도 있다.
기판(100)의 일면(100a)과 타면(100b) 사이의 기판(100) 내부에는 개질(改質) 영역이 개재되어 있다.
개질 영역(200)의 광굴절률은 외부 환경, 예를 들어 공기의 광굴절률보다 크 거나 같고, 기판(100)의 광굴절률보다 작을 수 있다. 이에 따라 개질 영역(200)을 거쳐 공기층으로 출사되는 광은 광굴절률 차이가 크지 않은 매질을 거쳐 공기층으로 방출되므로 전반사에 의해 기판(100) 내부에 트랩(trap)되지 않고 외부로 방출되어 광 추출 효율이 향상될 수 있다.
기판(100)의 타면(100b)으로부터 개질 영역(200)까지의 깊이(d) 대 기판(100)의 두께(t)의 비는 1/8 내지 9/11일 수 있다. 기판(100)의 타면(100b)으로부터 개질 영역(200)까지의 깊이(d) 대 기판(100)의 두께(t)의 비가 1/8보다 작은 경우 광 추출 효율 증가가 미미할 수 있고, 9/11보다 큰 경우 개질 영역(200)이 발광 구조체(110)에 손상을 줄 수 있다.
기판(100)의 타면(100b)으로부터 개질 영역(200)까지의 깊이(d)는 광 산란(scattering) 효과를 고려하여 10 내지 90㎛일 수 있다. 기판(100)의 타면(100b)으로부터 개질 영역(200)까지의 깊이(d)가 10㎛ 미만인 경우 광 추출 효율 증가가 미미할 수 있고, 90㎛를 초과하는 경우 개질 영역(200)이 발광 구조체(110)와 접촉하여 발광 구조체(110)에 손상을 줄 우려가 있다.
개질 영역은 단결정으로 이루어진 기판 내부에 형성된 다결정(polycrystal)으로 이루어진 다결정 점(polycrystal dot)일 수 있다.
다결정 점은 소정 파장의 레이저를 기판(100) 내부에 초점을 맞추어 조사함으로써 형성한다. 구체적으로 레이저는 기판(100)의 표면에서 흡수되지 않는 파장대를 선택한다. 기판(100)의 표면에서 흡수되지 않고 기판(100)을 투과할 수 있는 레이저의 파장대는 기판(100)의 물질, 두께에 따라 달라질 수 있다. 예를 들어, 사 파이어 또는 SiC 기판의 경우 레이저의 파장대는 1000nm 이상, 예를 들어, 1064nm일 수 있다. 1000nm 이하의 파장대를 갖는 레이저는 실리콘 기판을 통과하지 않기 때문에 사용하기 어렵다.
기판(100)을 투과 가능한 나노세컨드 펄스 레이저(permeable nanosecond pulse laser)를 조사하여 기판(100) 내부에 다결정 점을 형성할 수 있다. 즉, 기판(100) 내부에 레이저를 집광함으로써, 단결정이었던 기판(100)의 결정이 다결정으로 변형되어 기판(100) 내부에 다결정 점이 형성될 수 있다.
이 경우 형성된 다결정 점의 장축 직경(l1)은 2 내지 20㎛일 수 있으며, 다결정 점은 2 내지 12㎛의 이격 간격(s)으로 배치될 수 있다.
발광 장치(1)의 광 추출 효율 증가를 확인하기 위하여 개질 영역(200)의 유무나 기판(100)의 종류에 따른 광 추출 효율을 측정하였다.
이 경우 개질 영역(200), 즉 다결정 점의 단축 직경(l2)은 4㎛, 개질 영역(200) 간 이격 거리는 4㎛, 기판(100)의 면적은 600㎛ × 200㎛이었다.
또한, 기판(100) 내부의 개질 영역의 굴절률은 1로 가정하고 사파이어 기판 및 GaN 기판에 대하여 개질 유무에 따른 광 추출 효율을 측정하여 표 1에 나타내었다.
[표 1]
사파이어 기판 GaN 기판
개질 영역 없는 경우의
광 추출 효율		 21.14% 18.22%
개질 영역 있는 경우의
광 추출 효율		 25.47% 33.91%
상기 표 1의 결과로부터 기판(100)의 종류에 무관하게 개질 영역(200)이 있 는 경우 광 추출 효율이 향상됨을 확인할 수 있다.
이번에는 개질 영역(200) 즉, 다결정 점의 이격 간격(s)을 변화시키면서 발광 장치(1)의 광 추출 효율을 측정하여 표 2에 나타내었다.
[표 2]
이격 간격(s) 광 추출 효율
2 30.21%
4 28.51%
8 25.25%
12 22.42%
상기 표 2의 결과로부터 다결정 점의 이격 간격(s)이 커질수록 광 추출 효율이 저하됨을 확인할 수 있다. 다결정 점의 이격 간격(s)을 12㎛보다 크게 하는 경우 광 추출 효율 향상 효과가 미미할 수 있으며, 이격 간격(s)이 2㎛보다 작게 하는 것은 레이저에 조사 시 형성될 수 있는 크랙(crack) 등에 의해 기판(100)이 절단될 위험이 있다.
개질 영역(200) 즉, 다결정 점의 형성 깊이(d)를 변화시키면서 발광 장치(1)의 광 추출 효율을 측정하여 표 3에 나타내었다.
[표 3]
다결정 점의 형성 깊이(d) 광 추출 효율
10 24.53%
30 25.47%
50 26.01%
70 26.54%
표 3의 결과로부터 다결정 점의 형성 깊이(d)가 깊을수록, 다시 말해 기판(100)의 타면(100b)으로부터 다결정 점까지의 깊이(d)가 깊을수록 광 추출 효율이 향상됨을 확인할 수 있다. 이는 다결정 점이 발광 구조체(110)와 가깝게 배치될수록 광 추출 효율이 향상됨을 의미한다.
도 2를 참조하면, 제1 도전 패턴(112)이 n형이고, 제2 도전 패턴(116)이 p형일 경우, 제1 바이어스(BIAS(-))는 제1 도전 영역(161), 도전성 솔더(171), 제1 전극(140), 제1 오믹층(131)을 통해서 제1 도전 패턴(112)에 인가되고, 제2 바이어스(BIAS(+))는 제2 도전 영역(162), 도전성 솔더(172), 제2 전극(150), 제2 오믹층(132)을 통해서 제2 도전 패턴(116)에 인가된다. 반대로, 제2 도전 패턴(116)이 n형이고, 제1 도전 패턴(112)이 p형일 경우, 제2 바이어스(BIAS(+))는 제1 도전 영역(161), 도전성 솔더(171), 제1 전극(140), 제1 오믹층(131)을 통해서 제1 도전 패턴(112)에 인가되고, 제1 바이어스(BIAS(-))는 제2 도전 영역(162), 도전성 솔더(172), 제2 전극(150), 제2 오믹층(132)을 통해서 제2 도전 패턴(116)에 인가된다.
이와 같이 바이어스를 인가할 때, 발광 구조체(110)에는 순방향 바이어스가 걸리게 된다. 순방향 바이어스에 의해 발광 패턴(114)으로부터 광이 발생하고, 이 광은 개질 영역(200)에서 산란되어 외부로 용이하게 출사된다.
상술한 바와 같이 개질 영역(200)의 상술한 형성 깊이(d)와 이격 간격(s)으로 배치되어 광이 기판(100)이 내부에 갇힐 가능성이 감소하고 광 추출 효율이 향상될 수 있다.
이하, 도 3a 및 도 3b를 참조하여, 본 발명의 제2 실시예 및 제2 실시예의 변형례에 따른 발광 장치를 설명한다. 도 3a 및 도 3b는 본 발명의 제2 실시예 및 제2 실시예의 변형례에 따른 발광 장치를 각각 설명하기 위한 단면도이다.
도 3a 및 도 3b를 참조하면, 본 실시예에 따른 발광 장치(2, 2')는 기 판(101)의 타면(101b)에도 소정 거칠기를 가지는 요철 패턴이 형성될 수 있다. 기판(101)의 일면(101a)뿐만 아니라 타면(101b)에도 요철 패턴이 형성되어 있어 발광 구조체(110)로부터 발생한 광의 입사각을 감소시키므로 전반사에 의해 기판(101) 내부에 광이 트랩될 위험을 더욱 감소시킬 수 있다.
또한, 본 실시예의 제2 전극(150)은 발광 구조체(110)의 상면에만 형성될 수 있다. 도 3a에 도시된 것과 같이, 발광 구조체(110)의 측벽이 경사지지 않을 수도 있고, 도 3b에 도시된 본 발명의 제2 실시예의 변형례와 같이, 발광 장치(2')의 발광 구조체(110)의 측벽은 경사져 있을 수 도 있다.
이하, 도 4a 및 도 4b를 참조하여, 본 발명의 제3 실시예 및 제3 실시예의 변형례에 따른 발광 장치를 설명한다. 도 4a 및 도 4b는 본 발명의 제3 실시예 및 제3 실시예의 변형례에 따른 발광 장치를 각각 설명하기 위한 단면도이다.
본 발명의 제1 실시예에 따른 발광 장치(1)는 중간 구조물이 형성된 기판(100)을 플립칩(flipchip) 방식으로 부착한 구조인 데 반해, 도 4a, 도 4b에 도시된 본 발명의 제3 실시예 및 제3 실시예의 변형례에 따른 발광 장치(3, 3')는 중간 구조물이 형성된 기판(100)이 래터럴 칩(lateral chip) 방식으로 부착되어 있다. 즉, 본 발명의 제1 실시예에 따른 발광 장치(1)는 제1 및 제2 전극(140, 150)이 지지 기판(160)과 마주보고 있는 데 반해, 본 발명의 제3 실시예 및 제3 실시예의 변형례에 따른 발광 장치(3)는 그러하지 않다. 또한, 기판(100)의 타면(100b) 상에 반사 금속막(109)이 형성되어 있다.
도 3a에 도시된 것과 같이, 발광 구조체(110)의 측벽이 경사져 있지 않을 수 도 있고, 도 3b에 도시된 것과 같이, 발광 구조체(110)의 측벽은 경사져 있을 수도 있다.
이하, 도 5를 참조하여, 본 발명의 제4 실시예에 따른 발광 장치(4)에 대하여 상세히 설명한다. 도 5는 본 발명의 제4 실시예에 따른 발광 장치를 설명하기 위한 단면도이다.
본 실시예에 따른 발광 장치(4)는 중간 구조물이 형성된 기판(100)이 버티컬 칩(vertical chip) 방식으로 부착될 수 있다.
지지 기판(160)은 서로 전기적으로 분리된 제1 도전 영역(161), 제2 도전 영역(162)을 포함한다. 제1 도전 영역(161) 및 제2 도전 영역(162)은 지지 기판(160)의 일면에 배치되어 있다.
제1 도전 영역(161)은 발광 소자(4)의 제1 전극(140)이 전기적으로 연결되고, 제2 도전 영역(162)은 발광 소자(4)의 제2 전극(150)과 전기적으로 연결된다. 제2 도전 영역(162)과 제2 전극(150)은 와이어(156)을 통해서 연결될 수 있다. 즉, 와이어 본딩 방식으로 연결될 수 있다.
기판(100)은 도전성 기판이기 때문에 별도의 와이어 없이도 제1 도전 영역(161)과 제1 전극(140)은 전기적으로 연결될 수 있다. 제1 전극(140)은 반사성 금속으로 이루어져 발광 구조체(110)에서 발생한 광이 기판(100)측으로 출사되는 경우 이를 반사시켜 상부로 향하게 한다. 도시한 바와 같이 기판(100)이 일면(100a)에만 요철 패턴이 형성될 수 있고, 기판(100)의 일면(100a)과 타면(100b) 모두에 요철 패턴이 형성될 수도 있다.
이하, 도 6을 참조하여, 본 발명의 제5 실시예에 따른 발광 장치를 설명한다. 도 6은 본 발명의 제5 실시예에 따른 발광 장치를 설명하기 위한 도면이다.
도 6을 참조하면, 본 발명의 제5 실시예에 따른 발광 장치(5)가 제1 실시예와 다른 점은, 회로 기판(300)과, 회로 기판(300) 상에 배치된 발광 장치(1)를 포함한다. 또한, 발광 장치(5)를 둘러싸는 형광층(340)과, 형광층(340)을 둘러싸는 제2 투명 수지(350)를 포함한다는 점이다.
회로 기판(300)은 서로 전기적으로 분리된 제3 도전 영역(301), 제4 도전 영역(302)을 포함한다. 제3 도전 영역(301) 및 제4 도전 영역(302)은 회로 기판(300)의 일면에 배치되어 있다.
발광 장치(1)의 제1 전극(140)은 도전성 솔더(171)을 통해서 지지 기판(160)의 제1 도전 영역(161)과 연결되고, 제1 도전 영역(161)은 와이어(331)를 통해서 제3 도전 영역(301)과 연결될 수 있다. 발광 장치(1)의 제2 전극(150)은 도전성 솔더(172)을 통해서 지지 기판(160)의 제2 도전 영역(162)과 연결되고, 제2 도전 영역(162)은 와이어(332)를 통해서 제4 도전 영역(302)과 연결될 수 있다.
형광층(340)은 제1 투명 수지(342)와 형광체(phosphor)(344)를 혼합한 것일 수 있다. 형광층(340) 내에 분산된 형광체(344)가 발광 장치(5)에서 나온 광을 흡수하여 다른 파장의 광으로 파장 변환하기 때문에, 형광체의 분포가 좋을수록 발광 특성이 좋아질 수 있다. 이와 같이 될 경우, 형광체(344)에 의한 파장 변환, 혼색 효과 등이 개선된다. 도시된 것과 같이, 와이어(331, 332)를 보호하기 위해, 형광층(340)은 와이어(331, 332)보다 높게 형성될 수 있다.
예를 들어, 발광 장치(5)가 백색을 만들기 위해 형광층(340)을 형성할 수 있다. 발광 장치(5)가 블루(blue) 파장의 광을 내보낼 경우, 형광체(344)는 옐로우(yellow) 형광체를 포함할 수 있고, 색재현지수(Color Rendering Index, CRI) 특성을 높이기 위해 레드(red) 형광체도 포함할 수 있다. 또는, 발광 장치(5)가 UV 파장의 광을 내보낼 경우, 형광체(344)는 RGB(Red, Green, Blue) 모두를 포함할 수 있다.
제1 투명 수지(342)는 형광체(344)를 안정적으로 분산 가능한 재료라면 특별히 한정하지 않아도 된다. 예를 들면, 에폭시 수지, 실리콘 수지, 경질 실리콘 수지, 변성 실리콘 수지, 우레탄 수지, 옥세탄 수지, 아크릴 수지, 폴리카보네이트 수지, 폴리이미드 수지 등의 수지를 이용할 수가 있다.
형광체(344)는 발광 구조체(110)로부터 광을 흡수하여 다른 파장의 광으로 파장 변환하는 물질이면 된다. 예를 들어, Eu, Ce 등의 란타노이드계 원소에 의해 주로 활력을 받는 질화물계/산질화물계 형광체, Eu 등의 란타노이드계, Mn 등의 천이 금속계의 원소에 의해 주로 활력을 받는 알칼리토류 할로겐 애퍼타이트 형광체, 알칼리토류 금속 붕산 할로겐 형광체, 알칼리토류 금속 알루민산염 형광체, 알칼리토류 규산염, 알칼리토류 유화물, 알칼리토류 티오갈레이트, 알칼리토류 질화 규소, 게르만산염, 또는 Ce 등의 란타노이드계 원소에 의해 주로 활력을 받는 희토류 알루민산염, 희토류 규산염 또는 Eu 등의 란타노이드계 원소에 의해 주로 활력을 받는 유기 및 유기 착체 등에서 선택되는 적어도 어느 하나 이상인 것이 바람직하다. 구체적인 예로서 아래와 같은 형광체를 사용할 수가 있지만 이에 한정되지 않 는다.
Eu, Ce 등의 란타노이드계 원소에 의해 주로 활력을 받는 질화물계 형광체는 M2Si5N8：Eu(M는 Sr, Ca, Ba, Mg, Zn에서 선택되는 적어도 하나) 등이 있다. 또, M2Si5N8：Eu 외, MSi7N10：Eu, M1 .8Si5O0 .2N8：Eu, M0 .9Si7O0 .1N10：Eu(M는 Sr, Ca, Ba, Mg, Zn에서 선택되는 적어도 하나) 등도 있다.
Eu, Ce 등의 란타노이드계 원소에 의해 주로 활력을 받는 산질화물계 형광체는 MSi2O2N2：Eu(M는 Sr, Ca, Ba, Mg, Zn에서 선택되는 적어도 하나) 등이 있다.
Eu 등의 란타노이드계, Mn 등의 천이 금속계의 원소에 의해 주로 활력을 받는 알칼리토류 할로겐 애퍼타이트 형광체에는 M5(PO4)3 X：R(M는 Sr, Ca, Ba, Mg, Zn에서 선택되는 적어도 하나, X는 F, Cl, Br, I에서 선택되는 적어도 하나, R는 Eu, Mn, Eu에서 선택된 적어도 하나) 등이 있다.
알칼리토류 금속 붕산 할로겐 형광체에는 M2B5O9X：R(M는 Sr, Ca, Ba, Mg, Zn에서 선택되는 적어도 하나, X는 F, Cl, Br, I에서 선택되는 적어도 하나, R는 Eu, Mn, Eu에서 선택된 적어도 하나) 등이 있다.
알칼리토류 금속 알루민산염 형광체에는 SrAl2O4：R, Sr4Al14O25：R, CaAl2O4：R, BaMg2Al16O27：R, BaMg2Al16O12：R, BaMgAl10O17：R(R는 Eu, Mn, Eu에서 선택된 어느 하나) 등이 있다.
알칼리토류 유화물 형광체에는 La2O2S：Eu, Y2O2S：Eu, Gd2O2S：Eu 등이 있다.
Ce 등의 란타노이드계 원소에 의해 주로 활력을 받는 희토류 알루민산염 형광체에는 Y3Al5O12：Ce, (Y0 .8Gd0 .2)3Al5O12：Ce, Y3(Al0 .8Ga0 .2)5 O12：Ce, (Y, Gd)3 (Al, Ga)5 O12의 조성식에서 나타내어지는 YAG계 형광체 등이 있다. 또한, Y의 일부 혹은 전부를 Tb, Lu 등으로 치환한 Tb3Al5O12：Ce, Lu3Al5O12：Ce 등도 있다.
알칼리토류 규산염 형광체에는 실리케이트(silicate)로 구성될 수있으며, 대표적인 형광체로 (SrBa)2SiO4:Eu 등이 있다.
그 외의 형광체에는 ZnS：Eu, Zn2GeO4：Mn, MGa2S4：Eu(M는 Sr, Ca, Ba, Mg, Zn에서 선택되는 적어도 하나, X는 F, Cl, Br, I에서 선택되는 적어도 하나) 등이 있다.
전술한 형광체는 희망하는 바에 따라 Eu에 대신하거나 또는 Eu에 더하여 Tb, Cu, Ag, Au, Cr, Nd, Dy, Co, Ni, Ti에서 선택되는 1종 이상을 함유시킬 수도 있다.
또한, 전술한 형광체 이외의 형광체로서, 동일한 성능, 효과를 갖는 형광체도 사용할 수 있다.
제2 투명 수지(350)는 렌즈 형태를 갖고, 발광 장치(1)에서 나온 광을 확산하는 역할을 한다. 제2 투명 수지(350)의 곡률, 평평도를 조절함으로써, 확산/추출 특성을 조절할 수 있다. 또한, 제2 투명 수지(350)는 형광층(340)을 둘러싸도록 형성되어 형광층(340)을 보호하는 역할을 한다. 형광체(342)는 습기 등에 접촉할 경 우 특성이 악화될 수 있기 때문이다.
제2 투명 수지(350)는 광을 투과하는 재료라면 무엇이든 가능하다. 예를 들면, 에폭시 수지, 실리콘 수지, 경질 실리콘 수지, 변성 실리콘 수지, 우레탄 수지, 옥세탄 수지, 아크릴, 폴리카보네이트, 폴리이미드 등을 이용할 수가 있다.
이하, 도 7을 참조하여, 본 발명의 제6 실시예에 따른 발광 장치를 설명한다. 도 7은 본 발명의 제6 실시예에 따른 발광 장치를 설명하기 위한 도면이다.
도 7를 참조하면, 본 발명의 제6 실시예에 따른 발광 장치(6)에서, 형광체(344)가 발광 장치(1), 회로 기판(300)의 프로파일을 따라 형성되어 있다.
이러한 경우, 형광체(344)는 별도의 제1 투명 수지(도 6의 342 참조) 없이 도포될 수도 있다.
별도의 제1 투명 수지없이 형광체(344)가 도포된 경우라면, 발광 장치(1)를 둘러싸는 투명 수지는 단일층이 된다(즉, 342 없이 350 단일층이 됨.).
이하, 도 8을 참조하여, 본 발명의 제7 실시예에 따른 발광 장치를 설명한다. 도 8은 본 발명의 제7 실시예에 따른 발광 장치를 설명하기 위한 도면이다.
도 8를 참조하면, 본 발명의 제7 실시예에 따른 발광 장치(7)가 제1 실시예와 다른 점은, 발광 장치(1)를 둘러싸는 제1 투명 수지(342), 제1 투명 수지(342) 상에 형성된 형광체(344), 형광체(344) 상에 형성된 제2 투명 수지(350)를 포함한다는 점이다.
즉, 제1 투명 수지(342)와 형광체(344)를 섞어서 도포하지 않고, 따로따로 도포하였기 때문에, 형광체(344)는 제1 투명 수지(342)의 표면을 따라서 컨포말하 게 얇게 형성될 수 있다.
이하, 도 9를 참조하여, 본 발명의 제8 실시예에 따른 발광 장치를 설명한다. 도 9는 본 발명의 제8 실시예에 따른 발광 장치를 설명하기 위한 도면이다. 본 발명의 제8 실시예에 따른 발광 장치는 탑뷰 타입 발광 패키지를 도시하였으나, 이에 한정되는 것은 아니다.
도 9을 참조하면, 발광 장치(1)가 마운트된 지지 기판(160)가 패키지 바디(210) 상에 배치되어 있다. 구체적으로, 패키지 바디(210) 내부에 슬롯(slot)(212)이 형성되어 있고, 발광 장치(1)가 마운트된 지지 기판(160)이 슬롯(212) 내에 배치될 수 있다. 특히, 슬롯(slot)(212)은 측벽이 경사져 있을 수 있다. 발광 장치(1)에서 발생된 광은 패키지 바디(210)의 측벽에 반사되어 앞으로 나아갈 수 있다. 발광 장치(1)에서 발생된 광이 슬롯(212)의 측벽에 반사되는 정도, 반사 각도, 슬롯(212)을 채우는 투명 수지층의 종류, 형광체의 종류 등을 고려하여, 슬롯(212)의 크기를 결정하는 것이 좋다. 또한, 지지 기판(160)가 슬롯(212)의 가운데에 놓이는 것이 좋다. 발광 장치(1)와 측벽까지의 거리가 동일하게 되면, 색도(色度)의 불균일을 방지하기 쉽다.
이러한 패키지 바디(210)는 내광성이 뛰어난 실리콘 수지, 에폭시수지, 아크릴 수지, 유리어수지, 불소수지, 이미드 수지 등의 유기물질이나 유리, 실리카겔 등의 내광성이 뛰어난 무기물질을 이용할 수 있다. 또한, 제조공정시의 열로 수지가 용융되지 않도록, 열강화성수지를 사용할 수 있다. 또한, 수지의 열응력을 완화시키기 위해, 질화 알루미늄, 산화 알루미늄 및 그러한 복합 혼합물 등의 각종 필 러를 혼입해도 좋다. 또한, 패키지 바디(210)는 수지에 한정되지 않는다. 패키지 바디(210)의 일부(예를 들어, 측벽), 또는 전부에 금속 재료나 세라믹스 재료를 사용할 수도 있다. 예를 들어, 패키지 바디(210) 전부를 금속 재료를 사용할 경우, 발광 장치(1)에서 발생된 열을 외부로 방출하기 용이하다.
또한, 패키지 바디(210)에는 발광 장치(1)와 전기적으로 연결된 리드(214a, 214b)가 설치된다. 발광 장치(1)는 지지 기판(160)과 전기적으로 연결되고, 지지 기판(160)과 리드(214a, 214b)는 비아를 통해서 연결될 수 있다. 한편, 리드(214a, 214b)는 열전도성이 높은 물질을 사용하는 것이 좋다. 발광 장치(1)에서 발생된 열이 리드(214a, 214b)를 통해서 직접 외부로 방출될 수 있기 때문이다.
도면에 도시하지 않았으나, 슬롯의 적어도 일부는 투명 수지층이 채울 수 있다. 또한, 투명 수지층 상에 형광체가 형성되어 있을 수 있다. 또는 투명 수지층과 형광체가 섞여 있을 수도 있다.
이하, 도 10 내지 도 12를 참조하여, 본 발명의 제9 실시예 및 제9 실시예의 변형례들에 따른 발광 장치를 설명한다. 도 10 내지 도 12는 본 발명의 제9 실시예 및 제9 실시예의 변형례들에 따른 발광 장치를 설명하기 위한 도면이다. 구체적으로, 도 10 내지 도 12은 다수의 발광 소자가 회로 기판에 배열된, 발광 소자 어레이를 설명하기 위한 도면들이다. 특히, 도 11 및 도 12은 발광 소자 어레이 상에 형광층(340)과 제2 투명 수지(350)가 형성된 형태를 예시적으로 도시한 것이다.
우선 도 10을 참조하면, 본 실시예의 발광 장치(9)의 회로 기판(300) 상에 제3 도전 영역(301), 제4 도전 영역(302)이 나란하게 일방향으로 연장되어 있다. 발광 장치(1)는 제3 도전 영역(301) 및 제4 도전 영역(302)의 연장 방향을 따라 일렬로 배치된다. 전술한 것과 같이, 발광 장치(1)의 제1 전극(140)은 지지 기판(160), 와이어(331)를 통해서 제3 도전 영역(301)과 연결될 수 있고, 발광 장치(1)의 제2 전극(150)은 지지 기판(160), 와이어(332)을 통해서 제4 도전 영역(302)과 연결될 수 있다.
제3 도전 영역(301), 제4 도전 영역(302)에 적절한 바이어스가 인가되면, 발광 장치(1) 내부의 발광 구조체(미도시)에 순방향 바이어스가 걸리게 되면, 발광 장치(1)는 광을 발산하게 된다.
여기서, 도 11를 참조하면, 본 변형례의 발광 장치(9')의 형광층(340)과 제2 투명 수지(350)는 라인 타입으로 형성될 수 있다. 예를 들어, 도 11에서와 같이 발광 장치(1)가 제3 도전 영역(301) 및 제4 도전 영역(302)의 연장 방향을 따라 배치된 경우, 형광층(340)과 제2 투명 수지(350)도 제3 도전 영역(301) 및 제4 도전 영역(302)의 연장 방향을 따라 배치될 수 있다. 또한, 형광층(340)과 제2 투명 수지(350)는 제3 도전 영역(301) 및 제4 도전 영역(302)을 모두 둘러 싸도록 형성될 수 있다.
도 12를 참조하면, 본 변형례의 발광 장치(9'')의 형광층(340)과 제2 투명 수지(350)는 도트 타입으로 형성될 수 있다. 각 형광층(340)과 각 제2 투명 수지(350)는, 대응되는 발광 장치(1)만을 둘러싸도록 형성될 수 있다.
이하, 도 13을 참조하여, 본 발명의 제10 실시예에 따른 발광 장치를 설명한다. 도 13은 본 발명의 제10 실시예에 따른 발광 장치를 설명하기 위한 도면이다.
도 13에 도시된 것은, 본 발명의 제10 실시예에 따른 발광 장치는 최종 제품(end product)이다. 도 13의 발광 장치는 조명 장치, 표시 장치, 모바일 장치(휴대폰, MP3 플레이어, 내비게이션(Navigation) 등)과 같은 여러 가지 장치에 적용될 수 있다. 도 13에 도시된 예시적 장치는 액정 표시 장치(LCD)에서 사용하는 에지형(edge type) 백라이트 유닛(Back Light Unit; BLU)이다. 액정 표시 장치는 자체 광원이 없기 때문에, 백라이트 유닛이 광원으로 사용되고, 백라이트 유닛은 주로 액정 패널의 후방에서 조명하게 된다.
도 13을 참조하면, 백라이트 유닛은 발광 장치(1), 도광판(410), 반사판(412), 확산 시트(414), 한쌍의 프리즘 시트(416)를 포함한다.
발광 장치(1)는 광을 제공하는 역할을 한다. 여기서, 사용되는 발광 장치(1)는 사이드뷰 타입일 수 있다.
도광판(410)은 액정 패널(450)로 제공되는 광을 안내하는 역할을 한다. 도광판(410)은 아크릴과 같은 플라스틱 계열의 투명한 물질의 패널로 형성되어, 발광 장치(11)으로부터 발생한 광을 도광판(410) 상부에 배치된 액정 패널(450) 쪽으로 진행하게 한다. 따라서, 도광판(410)의 배면에는 도광판(410) 내부로 입사한 광의 진행 방향을 액정 패널(450) 쪽으로 변환시키기 위한 각종 패턴(412a)이 인쇄되어 있다.
반사판(412)은 도광판(410)의 하부면에 설치되어 도광판(410)의 하부로 방출되는 빛을 상부로 반사한다. 반사판(412)은 도광판(410) 배면의 각종 패턴(412a)에 의해 반사되지 않은 광을 다시 도광판(410)의 출사면 쪽으로 반사시킨다. 이와 같 이 함으로써, 광손실을 줄임과 동시에 도광판(410)의 출사면으로 투과되는 광의 균일도를 향상시킨다.
확산 시트(414)는 도광판(410)에서 나온 광을 분산시킴으로써 광이 부분적으로 밀집되는 것을 방지한다.
프리즘 시트(416) 상부면에 삼각기둥 모양의 프리즘이 일정한 배열을 갖고 형성되어 있으며, 통상 2장의 시트로 구성되어 각각의 프리즘 배열이 서로 소정의 각도로 엇갈리도록 배치되어 확산 시트(414)에서 확산된 광을 액정 패널(450)에 수직한 방향으로 진행하도록 한다.
이하, 도 14 내지 도 17을 참조하여, 본 발명의 제12 내지 15 실시예에 따른 발광 장치를 설명한다. 도 14 내지 도 17은 본 발명의 제12 내지 15 실시예에 따른 발광 장치를 설명하기 위한 도면이다.
도 14 내지 도 17에서 도시된 것은, 전술하였던 발광 장치가 적용된 예시적인 장치들(최종 제품, end product)이다. 도 14는 프로젝터를, 도 15는 자동차의 헤드라이트를, 도 16은 가로등을, 도 17은 조명등을 도시하였다. 도 14 내지 도 17에서 사용되는 발광 장치(1)는 탑뷰 타입일 수 있다.
도 14을 참고하면, 광원(410)에서 나온 광은 콘덴싱 렌즈(condensing lens)(420), 컬러 필터(430), 샤핑 렌즈(sharping lens)(440)을 통과하여 DMD(digital micromirror device)(450)에 반사되어, 프로젝션 렌즈(projection lens)(480)을 통과하여 스크린(490)에 도달한다. 광원(410) 내에는 본원 발명의 발광 소자가 장착되어 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
도 1은 본 발명의 제1 실시예에 따른 발광 장치를 나타낸 단면도이다.
도 2는 본 발명의 제1 실시예에 따른 발광 장치의 동작을 설명하기 위한 도면이다.
도 3a 및 도 3b는 본 발명의 제2 실시예 및 제2 실시예의 변형례에 따른 발광 장치를 각각 설명하기 위한 단면도이다.
도 4a 및 도 4b는 본 발명의 제3 실시예 및 제3 실시예의 변형례에 따른 발광 장치를 각각 설명하기 위한 단면도이다.
도 5는 본 발명의 제4 실시예에 따른 발광 장치를 설명하기 위한 단면도이다.
도 6은 본 발명의 제5 실시예에 따른 발광 장치를 설명하기 위한 도면이다.
도 7은 본 발명의 제5 실시예에 따른 발광 장치를 설명하기 위한 도면이다.
도 8은 본 발명의 제7 실시예에 따른 발광 장치를 설명하기 위한 도면이다.
도 9는 본 발명의 제8 실시예에 따른 발광 장치를 설명하기 위한 도면이다.
도 10 내지 도 12는 본 발명의 제9 실시예 및 제9 실시예의 변형례에 따른 발광 장치를 설명하기 위한 도면이다.
도 13은 본 발명의 제10 실시예에 따른 발광 장치를 설명하기 위한 도면이다.
도 14 내지 도 17은 본 발명의 제11 내지 제14 실시예에 따른 발광 장치를 설명하기 위한 도면이다.
(도면의 주요부분에 대한 부호의 설명)
100, 101: 기판 100a, 101a: 기판의 일면
100b, 101b: 기판의 타면 200: 개질 영역

Claims (10)

  1. 소정의 거칠기를 가지는 요철 패턴이 각각 형성된 일면과 타면을 포함하는 기판;
    상기 기판의 상기 일면 상에 배치된 발광 구조체;
    상기 발광 구조체 상에 형성되고, 서로 이격되는 제1 및 제2 개구부를 포함하는 절연층;
    상기 제1 및 제2 개구부에 각각 형성되는 제1 및 제2 오믹층; 및
    상기 일면과 상기 타면 사이의 상기 기판 내부에 개재된 개질 영역을 포함하되,
    상기 기판은 단결정으로 이루어지고, 상기 개질 영역은 다결정으로 이루어진 다결정 점이고,
    상기 절연층은 상기 발광 구조체의 프로파일을 따라 보울(bowl) 형상으로 형성되고,
    상기 기판의 상기 타면으로부터 상기 개질 영역까지의 깊이 대 상기 기판의 두께의 비는 1/8 내지 9/11인 발광 장치.
  2. 제 1항에 있어서,
    상기 기판의 두께는 80 내지 110㎛인 발광 장치.
  3. 제 1항에 있어서,
    상기 기판의 상기 타면으로부터 상기 개질 영역까지의 깊이는 10 내지 90㎛인 발광 장치.
  4. 삭제
  5. 제 1항에 있어서,
    상기 다결정 점은 2 내지 12㎛의 이격 간격으로 배치되어 있는 발광 장치.
  6. 제 1항에 있어서,
    상기 다결정 점의 장축 직경은 2 내지 20㎛인 발광 장치.
  7. 제 1항에 있어서,
    상기 개질 영역의 광굴절률은 공기의 광굴절률보다 크거나 같고 상기 기판의 광굴절률보다 작은 발광 장치.
  8. 제 1항에 있어서,
    제1 전극 및 제2 전극을 더 포함하고,
    상기 발광 구조체는 상기 기판의 일면 상에 순차적으로 적층된 제1 도전형의 제1 도전 패턴, 발광 패턴, 제2 도전형의 제2 도전 패턴을 포함하고,
    상기 제1 전극은 상기 제1 도전 패턴과 전기적으로 연결되어 있고,
    상기 제2 전극은 상기 제2 도전 패턴과 전기적으로 연결되어 있는 발광 장치.
  9. 소정의 거칠기를 가지는 요철 패턴이 각각 형성된 일면과 타면을 포함하고 단결정으로 이루어진 기판;
    상기 기판의 상기 일면 상에 배치된 발광 구조체;
    상기 발광 구조체 상에 형성되고, 서로 이격되는 제1 및 제2 개구부를 포함하는 절연층;
    상기 제1 및 제2 개구부에 각각 형성되는 제1 및 제2 오믹층; 및
    상기 일면과 상기 타면 사이의 상기 기판 내부에 개재된 다결정으로 이루어진 다결정 점을 포함하되,
    상기 절연층은 상기 발광 구조체의 프로파일을 따라 보울(bowl) 형상으로 형성되고,
    상기 기판의 상기 타면으로부터 상기 다결정 점까지의 깊이는 10 내지 90㎛이고,
    상기 다결정 점은 2 내지 12㎛의 이격 간격으로 배치되어 있는 발광 장치.
  10. 제 9항에 있어서,
    상기 기판의 상기 타면으로부터 상기 다결정 점까지의 깊이 대 상기 기판의 두께의 비는 1/8 내지 9/11인 발광 장치.
KR1020090003055A 2009-01-14 2009-01-14 광추출 효율이 향상된 발광 장치 KR101809472B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090003055A KR101809472B1 (ko) 2009-01-14 2009-01-14 광추출 효율이 향상된 발광 장치
US12/686,501 US8319238B2 (en) 2009-01-14 2010-01-13 Light emitting device with improved light extraction efficiency

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090003055A KR101809472B1 (ko) 2009-01-14 2009-01-14 광추출 효율이 향상된 발광 장치

Publications (2)

Publication Number Publication Date
KR20100083594A KR20100083594A (ko) 2010-07-22
KR101809472B1 true KR101809472B1 (ko) 2018-01-18

Family

ID=42318425

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090003055A KR101809472B1 (ko) 2009-01-14 2009-01-14 광추출 효율이 향상된 발광 장치

Country Status (2)

Country Link
US (1) US8319238B2 (ko)
KR (1) KR101809472B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023008975A1 (ko) * 2021-07-30 2023-02-02 서울바이오시스 주식회사 발광모듈 및 이를 이용한 디스플레이 장치

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201208143A (en) * 2010-08-06 2012-02-16 Semileds Optoelectronics Co White LED device and manufacturing method thereof
CN102593269A (zh) * 2011-01-11 2012-07-18 旭明光电股份有限公司 白光led装置及其制造方法
KR20120100193A (ko) * 2011-03-03 2012-09-12 서울옵토디바이스주식회사 발광 다이오드 칩
TWI458133B (zh) * 2011-09-06 2014-10-21 Genesis Photonics Inc 基板
CN105140375A (zh) * 2011-09-29 2015-12-09 新世纪光电股份有限公司 基板以及发光二极管装置
US8573469B2 (en) 2011-11-18 2013-11-05 LuxVue Technology Corporation Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer
JP6100275B2 (ja) * 2011-11-18 2017-03-22 アップル インコーポレイテッド 電気的絶縁層を持つマイクロｌｅｄ構造体及びマイクロｌｅｄ構造体のアレイの形成方法
US9620478B2 (en) 2011-11-18 2017-04-11 Apple Inc. Method of fabricating a micro device transfer head
US8809875B2 (en) * 2011-11-18 2014-08-19 LuxVue Technology Corporation Micro light emitting diode
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
US9773750B2 (en) 2012-02-09 2017-09-26 Apple Inc. Method of transferring and bonding an array of micro devices
JP6199281B2 (ja) * 2012-03-23 2017-09-20 シャープ株式会社 半導体発光素子、半導体発光素子の製造方法、半導体発光装置及び基板
US9548332B2 (en) 2012-04-27 2017-01-17 Apple Inc. Method of forming a micro LED device with self-aligned metallization stack
US9162880B2 (en) 2012-09-07 2015-10-20 LuxVue Technology Corporation Mass transfer tool
US8941215B2 (en) * 2012-09-24 2015-01-27 LuxVue Technology Corporation Micro device stabilization post
US8835940B2 (en) 2012-09-24 2014-09-16 LuxVue Technology Corporation Micro device stabilization post
CN103887395A (zh) * 2012-12-19 2014-06-25 晶元光电股份有限公司 发光元件
KR20140100115A (ko) * 2013-02-05 2014-08-14 삼성전자주식회사 반도체 발광 소자
KR101504331B1 (ko) * 2013-03-04 2015-03-19 삼성전자주식회사 발광소자 패키지
WO2014184701A1 (en) * 2013-05-15 2014-11-20 Koninklijke Philips N.V. Led with scattering features in substrate
US9296111B2 (en) 2013-07-22 2016-03-29 LuxVue Technology Corporation Micro pick up array alignment encoder
US9087764B2 (en) 2013-07-26 2015-07-21 LuxVue Technology Corporation Adhesive wafer bonding with controlled thickness variation
US9153548B2 (en) 2013-09-16 2015-10-06 Lux Vue Technology Corporation Adhesive wafer bonding with sacrificial spacers for controlled thickness variation
US9367094B2 (en) 2013-12-17 2016-06-14 Apple Inc. Display module and system applications
US9768345B2 (en) 2013-12-20 2017-09-19 Apple Inc. LED with current injection confinement trench
US9583466B2 (en) 2013-12-27 2017-02-28 Apple Inc. Etch removal of current distribution layer for LED current confinement
US9450147B2 (en) 2013-12-27 2016-09-20 Apple Inc. LED with internally confined current injection area
US9542638B2 (en) 2014-02-18 2017-01-10 Apple Inc. RFID tag and micro chip integration design
US9583533B2 (en) 2014-03-13 2017-02-28 Apple Inc. LED device with embedded nanowire LEDs
US9522468B2 (en) 2014-05-08 2016-12-20 Apple Inc. Mass transfer tool manipulator assembly with remote center of compliance
US9318475B2 (en) 2014-05-15 2016-04-19 LuxVue Technology Corporation Flexible display and method of formation with sacrificial release layer
US9741286B2 (en) 2014-06-03 2017-08-22 Apple Inc. Interactive display panel with emitting and sensing diodes
US9624100B2 (en) 2014-06-12 2017-04-18 Apple Inc. Micro pick up array pivot mount with integrated strain sensing elements
US9425151B2 (en) 2014-06-17 2016-08-23 Apple Inc. Compliant electrostatic transfer head with spring support layer
US9570002B2 (en) 2014-06-17 2017-02-14 Apple Inc. Interactive display panel with IR diodes
US9828244B2 (en) 2014-09-30 2017-11-28 Apple Inc. Compliant electrostatic transfer head with defined cavity
US9705432B2 (en) 2014-09-30 2017-07-11 Apple Inc. Micro pick up array pivot mount design for strain amplification
US9478583B2 (en) 2014-12-08 2016-10-25 Apple Inc. Wearable display having an array of LEDs on a conformable silicon substrate
KR102393374B1 (ko) * 2015-08-31 2022-05-03 삼성디스플레이 주식회사 표시 장치 및 상기 표시 장치의 제조 방법
WO2017065545A1 (en) * 2015-10-16 2017-04-20 Seoul Viosys Co., Ltd. Compact light emitting diode chip and light emitting device including the same
JP2018060866A (ja) * 2016-10-03 2018-04-12 株式会社ディスコ 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018060865A (ja) * 2016-10-03 2018-04-12 株式会社ディスコ 発光ダイオードチップの製造方法
JP2018060948A (ja) * 2016-10-06 2018-04-12 株式会社ディスコ 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018060949A (ja) * 2016-10-06 2018-04-12 株式会社ディスコ 発光ダイオードチップの製造方法
JP2018060950A (ja) * 2016-10-06 2018-04-12 株式会社ディスコ 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018060951A (ja) * 2016-10-06 2018-04-12 株式会社ディスコ 発光ダイオードチップの製造方法
JP2018074112A (ja) * 2016-11-04 2018-05-10 株式会社ディスコ 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018074111A (ja) * 2016-11-04 2018-05-10 株式会社ディスコ 発光ダイオードチップの製造方法
JP2018078144A (ja) * 2016-11-07 2018-05-17 株式会社ディスコ 発光ダイオードチップの製造方法
JP2018129341A (ja) * 2017-02-06 2018-08-16 株式会社ディスコ 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018129343A (ja) * 2017-02-06 2018-08-16 株式会社ディスコ 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018129370A (ja) * 2017-02-07 2018-08-16 株式会社ディスコ 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018148096A (ja) * 2017-03-07 2018-09-20 株式会社ディスコ 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018148095A (ja) * 2017-03-07 2018-09-20 株式会社ディスコ 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018182001A (ja) * 2017-04-10 2018-11-15 株式会社ディスコ 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018182170A (ja) * 2017-04-18 2018-11-15 株式会社ディスコ 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP6821260B2 (ja) * 2017-04-18 2021-01-27 株式会社ディスコ 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018182168A (ja) * 2017-04-18 2018-11-15 株式会社ディスコ 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018186168A (ja) * 2017-04-25 2018-11-22 株式会社ディスコ 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018186169A (ja) * 2017-04-25 2018-11-22 株式会社ディスコ 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018186167A (ja) * 2017-04-25 2018-11-22 株式会社ディスコ 発光ダイオードチップの製造方法及び発光ダイオードチップ
EP3428975A1 (en) * 2017-07-14 2019-01-16 AGC Glass Europe Light-emitting devices having an antireflective silicon carbide or sapphire substrate and methods of forming the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088276A (ja) * 2005-09-22 2007-04-05 Matsushita Electric Works Ltd 半導体発光素子およびその製造方法
JP2008010581A (ja) * 2006-06-28 2008-01-17 Rohm Co Ltd 半導体発光素子およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5838029A (en) * 1994-08-22 1998-11-17 Rohm Co., Ltd. GaN-type light emitting device formed on a silicon substrate
JP4329374B2 (ja) 2002-07-29 2009-09-09 パナソニック電工株式会社 発光素子およびその製造方法
CN100454598C (zh) 2004-06-01 2009-01-21 皇家飞利浦电子股份有限公司 发光二极管
US8900715B2 (en) * 2008-06-11 2014-12-02 Infineon Technologies Ag Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088276A (ja) * 2005-09-22 2007-04-05 Matsushita Electric Works Ltd 半導体発光素子およびその製造方法
JP2008010581A (ja) * 2006-06-28 2008-01-17 Rohm Co Ltd 半導体発光素子およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023008975A1 (ko) * 2021-07-30 2023-02-02 서울바이오시스 주식회사 발광모듈 및 이를 이용한 디스플레이 장치

Also Published As

Publication number Publication date
KR20100083594A (ko) 2010-07-22
US8319238B2 (en) 2012-11-27
US20100176415A1 (en) 2010-07-15

Similar Documents

Publication Publication Date Title
KR101809472B1 (ko) 광추출 효율이 향상된 발광 장치
KR101539246B1 (ko) 광추출 효율이 향상된 발광 장치의 제조 방법 및 그 방법으로 제조된 발광 장치
KR101530876B1 (ko) 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
KR101497953B1 (ko) 광추출 효율이 향상된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
KR101428719B1 (ko) 발광 소자 및 발광 장치의 제조 방법, 상기 방법을이용하여 제조한 발광 소자 및 발광 장치
KR101495071B1 (ko) 서브 마운트 및 이를 이용한 발광 장치, 상기 서브마운트의 제조 방법 및 이를 이용한 발광 장치의 제조 방법
TWI460884B (zh) 發光裝置，發光元件及其製造方法
JP5307881B2 (ja) 半導体発光装置
KR101584201B1 (ko) 반도체 발광소자 및 이의 제조방법
KR101541512B1 (ko) 발광 장치
KR101431711B1 (ko) 발광 장치 및 발광 시스템의 제조 방법, 상기 방법을이용하여 제조한 발광 장치 및 발광 시스템
KR101506264B1 (ko) 발광 소자, 발광 장치 및 상기 발광 소자의 제조 방법
US8008673B2 (en) Light-emitting device
EP2963685A1 (en) Light emitting device
KR20100024231A (ko) 광추출 효율이 향상된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
KR101653684B1 (ko) 발광 장치, 이를 포함하는 발광 시스템, 및 이들의 제조 방법
KR101592201B1 (ko) 발광 장치 및 그 제조 방법
JP2018078188A (ja) 発光装置
JP4604697B2 (ja) 面発光装置及び面発光装置用導光板
KR20180086840A (ko) 반도체 소자 패키지 및 광원 모듈
JP4705701B2 (ja) 発光装置
US9882098B2 (en) Light-emitting device package containing oxynitride-based phosphor and lighting apparatus containing same
KR20080025715A (ko) 백라이트용 ｌｅｄ 모듈 및 이를 이용한 백라이트 유닛
JP2020202399A (ja) 発光装置
KR20100109212A (ko) 발광 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL NUMBER: 2016101000780; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20160211

Effective date: 20171030

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant