JPWO2010021267A1 - 電子部品装置およびその製造方法 - Google Patents

電子部品装置およびその製造方法 Download PDF

Info

Publication number
JPWO2010021267A1
JPWO2010021267A1 JP2010525666A JP2010525666A JPWO2010021267A1 JP WO2010021267 A1 JPWO2010021267 A1 JP WO2010021267A1 JP 2010525666 A JP2010525666 A JP 2010525666A JP 2010525666 A JP2010525666 A JP 2010525666A JP WO2010021267 A1 JPWO2010021267 A1 JP WO2010021267A1
Authority
JP
Japan
Prior art keywords
film
sealing frame
layer
electronic component
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010525666A
Other languages
English (en)
Inventor
広貴 堀口
広貴 堀口
裕二 木村
裕二 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2010021267A1 publication Critical patent/JPWO2010021267A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/10Mounting in enclosures
    • H03H9/1007Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/105Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the BAW device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/10Mounting in enclosures
    • H03H9/1007Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771Transition metal-base component
    • Y10T428/12861Group VIII or IB metal-base component
    • Y10T428/12889Au-base component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12986Adjacent functionally defined components

Abstract

電子部品装置において、短時間で信頼性の高い気密封止構造が得られるようにする。主基板(12)に形成される第1の封止枠(16)および蓋基板(13)に形成される第2の封止枠(19)を、ともにNi膜から構成する。たとえば、第1の封止枠(16)上にBi層(26)を形成し、第2の封止枠(19)上にAu層(27)を形成しておき、第1の封止枠(16)と第2の封止枠(19)とを互いに近接させる方向に加圧しながら、たとえば300℃の温度で10秒間加熱することによって、第1の封止枠(16)と第2の封止枠(19)とを互いに接合する接合部(24)を形成する。接合部(24)は、Ni‐Bi‐Au3元系合金とAu2Biとが混在した合金を主成分とする混在層(28)とをもって構成される。

Description

この発明は、電子部品装置およびその製造方法に関するもので、特に、たとえば気密封止のために封止枠となる導体膜同士を接合した構造を有する電子部品装置およびその製造方法に関するものである。
この発明にとって興味ある電子部品装置として、たとえばBAWフィルタがある。BAWフィルタは、電子回路形成部分およびこの電子回路形成部分を取り囲む第1の封止枠がその一方主面上に形成された主基板と、上記第1の封止枠に接合されるべき第2の封止枠がその一方主面上に形成された蓋基板とを備えている。そして、主基板と蓋基板とを、各々の主面が対向するように配置し、その状態で第1の封止枠と第2の封止枠とを互いに接合することにより、上記電子回路形成部分を気密封止した構造が実現される。
上記のような第1の封止枠と第2の封止枠とを互いに接合して封止するための技術として、以下のようなものが提案されている。
まず、特開2004−194290号公報(特許文献1)および特開2006−135264号公報(特許文献2)では、Cu−Sn合金による封止技術が提案されている。この封止技術について、図8を参照して説明する。
図8には、互いに対向するように配置される主基板1および蓋基板2の各一部が図示されている。接合工程を実施する前の段階では、図8(1)に示すように、主基板1の上方主面上には第1の封止枠3が形成され、他方、蓋基板2の下方主面上には、第2の封止枠4が形成されている。第1および第2の封止枠3および4は、たとえばCuから構成される。第1の封止枠3上には、点線で示すように、必要に応じて、たとえばAuからなる酸化防止膜5が形成される。酸化防止膜5は、第1の封止枠3を構成するCuの酸化を防止するためのものであって、後述する接合に直接寄与するものではない。他方、第2の封止枠4上には、Cuより融点の低いSnを主成分とするSn層6が形成される。Sn層6は接合材として機能するものである。
第1の封止枠3と第2の封止枠4とを互いに接合した状態とするため、Sn層6を挟んで第1の封止枠3と第2の封止枠4とが互いに対向する密着状態に加圧保持しながら、加熱される。その結果、まず、酸化防止膜5を構成するAuがSn層6中に溶解し、次いで、第1および第2の封止枠3および4を構成するCuがSn層6中へと拡散して、CuとSnとの金属間化合物が生成される。
より詳細には、上記の加圧状態での加熱を続けると、Sn層6が消失し、まず、図8(2)に示すように、融点415℃のCuSnを主成分とするCuSn層7が形成され、CuSn層7と第1および第2の封止枠3および4の各々との間に、融点640℃のCuSnを主成分とするCuSn層8が形成され始める。
さらに、加圧状態での加熱を続けると、図8(3)に示すように、CuSn層7が消失し、第1の封止枠3と第2の封止枠4とを互いに接合する接合部9がCuSn層8をもって構成された接合構造が得られる。
以上のような接合構造において、CuSn層7が消失し、接合部9がCuSn層8をもって構成されていることが重要である。なぜなら、CuSn層7が残っていると、ユーザーリフローや高温環境に長時間さらされた場合、CuとSnとの相互拡散がさらに進み、CuSn層8へ変化しようとするが、この相互拡散が進む間に、CuとSnとの拡散係数の違いによりいわゆるカーケンダルボイドが発生し、封止不良が起こることがある。
CuSn層7が消失し、接合部9がCuSn層8をもって構成されるようにするには、SnにCuを十分に拡散させる必要があるが、CuSnの合金成長速度は、図9に示すように、極めて遅い。なお、図9は、300℃における合金の成長速度を示している。したがって、CuSn層8をもって接合部9を構成する状態を得るためには、たとえば、8.2MPaの加圧下で、300℃の温度を60分間保持するといった条件が必要となる。よって、生産性が低く、製造コストが高くなるという問題を招く。また、上記の条件は、電子部品装置に備える電子回路形成部分の品質を損なわせるほどの過酷な条件となる場合もある。
次に、特開2006−108162号公報(特許文献3)では、Niからなる濡れ層の間にBiからなる低融点材料層を配置し、加圧しながら加熱することにより、低融点材料層を構成するBiを溶かし、濡れ層同士を接合することによって封止することが提案されている。
特許文献3には、封止後において接合部に形成される合金状態についての記載がないが、接合部にBiが残る可能性が高いと推測される。Biは271℃で溶融するため、このような接合部を備える電子部品装置に対して、たとえばはんだリフロー工程が実施されると、Biが溶融することがあり、その結果、気密封止状態が阻害されることがある。
次に、特開2004−111935号公報(特許文献4)では、BiとNiとを固液拡散させて中間合金層を形成し、この中間合金層によって接合することが提案されている。NiとBiとによって形成される合金としては、たとえばNiBiがある。しかしながら、NiBiは、前述したCuSnの場合と同様、合金成長速度が遅い。よって、生産性が低く、製造コストが高くなるという問題を招く。
特開2004−194290号公報 特開2006−135264号公報 特開2006−108162号公報 特開2004−111935号公報
そこで、この発明の目的は、上述した問題を解決し得る、電子部品装置およびその製造方法を提供しようとすることである。
この発明は、Niを主成分とする第1のNi膜を形成した第1の部材と、Niを主成分とする第2のNi膜を形成した第2の部材と、第1のNi膜と第2のNi膜とを互いに接合する接合部とを備える、電子部品装置の構造にまず向けられるものであって、上述した技術的課題を解決するため、接合部は、Ni−Bi−Au3元系合金を主成分とする3元系合金層、Ni−Bi−Au3元系合金およびAuBiが混在した合金を主成分とする混在層、または、AuBiを主成分とするAuBi層をもって構成されていることを特徴としている。
この発明に係る電子部品装置の好ましい実施態様では、上記第1の部材は、電子回路形成部分および電子回路形成部分を取り囲む第1の封止枠がその一方主面上に形成された主基板であり、上記第2の部材は、第1の封止枠に接合されるべき第2の封止枠がその一方主面上に形成された蓋基板であり、第1の封止枠が前述の第1のNi膜によって与えられ、第2の封止枠が前述の第2のNi膜によって与えられる。
上記の実施態様の場合、主基板の一方主面上であって、第1の封止枠によって取り囲まれた位置に、第1の接続用電極が形成され、蓋基板の一方主面上であって、第2の封止枠によって取り囲まれた位置に、第2の接続用電極が形成され、第1の接続用電極と第2の接続用電極とを互いに電気的に接続する電気的接続部を有し、電気的接続部は、接合部と同様の構成を有することが好ましい。
この発明は、また、上述したような電子部品装置を製造する方法にも向けられる。
この発明に係る電子部品装置の製造方法は、Niを主成分とする第1のNi膜を形成した第1の部材を用意する工程と、Niを主成分とする第2のNi膜を形成した第2の部材を用意する工程と、第1のNi膜と第2のNi膜との間に、Biを主成分とするBi層とAuを主成分とするAu層とを介在させた状態で、第1のNi膜と第2のNi膜とを互いに近接させて加熱することによって、第1のNi膜と第2のNi膜とを互いに接合する接合部を形成する、加熱接合工程とを備えることを特徴としている。
この発明に係る電子部品装置の製造方法の好ましい実施態様では、上記加熱接合工程において、Au−Bi共晶組成の融点以上かつBiの融点以下の温度での加熱が実施される。
また、この発明に係る電子部品装置の製造方法の好ましい実施態様では、上記加熱接合工程において、第1のNi膜と第2のNi膜とを互いに近接させる方向への加圧が実施される。
上述の加熱接合工程において形成される接合部は、Ni−Bi−Au3元系合金およびAuBiが混在した合金を主成分とする混在層をもって構成される場合と、Ni−Bi−Au3元系合金を主成分とする3元系合金層をもって構成される場合と、AuBiを主成分とするAuBi層をもって構成される場合とがある。
この発明に係る電子部品装置の製造方法の好ましい実施態様では、上記第1の部材は、電子回路形成部分および電子回路形成部分を取り囲む第1の封止枠がその一方主面上に形成された主基板であり、上記第2の部材は、第1の封止枠に接合されるべき第2の封止枠がその一方主面上に形成された蓋基板であり、第1の封止枠は第1のNi膜によって与えられ、第2の封止枠は第2のNi膜によって与えられる。そして、この発明に係る電子部品装置の製造方法は、第1の封止枠と第2の封止枠とを互いに接合するために適用される。
上記の好ましい実施態様の場合において、主基板の一方主面上であって、第1の封止枠によって取り囲まれた位置に、第1の接続用電極が形成され、蓋基板の一方主面上であって、第2の封止枠によって取り囲まれた位置に、第2の接続用電極が形成されるとき、加熱接合工程と同時に、第1の接続用電極と第2の接続用電極とを互いに電気的に接続する工程が実施されることが好ましい。
また、上記の好ましい実施態様の場合、第1のNi膜および第2のNi膜の少なくとも一方の幅方向寸法は、Bi層の幅方向寸法より大きいことが好ましい。
この発明に係る電子部品装置の製造方法において、加熱接合工程の前に、第1のNi膜および第2のNi膜のいずれか一方上にBi層を形成し、第1のNi膜および第2のNi膜のいずれか他方上にAu層を形成しておくことが好ましい。
また、この発明に係る電子部品装置の製造方法において、加熱接合工程の前に、第1のNi膜および第2のNi膜のいずれか一方上に第1のAu層を形成し、第1のAu層上にBi層を形成し、第1のNi膜および第2のNi膜のいずれか他方上に第2のAu層を形成しておくことも好ましい。
この発明によれば、接合部において形成される、Ni−Bi−Au3元系合金、またはNi−Bi−Au3元系合金およびAuBiが混在した合金、またはAuBiは、いずれも、前述したCuSnやNiBiと比較して、成長速度が速いため、接合部を短時間で形成でき、製造コストを安くすることができる。
また、この発明によれば、接合部において形成された合金は、280℃以上の高い融点を有しているため、たとえばはんだリフロー工程において溶融しないようにすることができる。したがって、この発明に係る電子部品装置が主基板と蓋基板とを備え、主基板の一方主面上に、電子回路形成部分およびこれを取り囲む第1の封止枠が形成され、蓋基板の一方主面上に、上記第1の封止枠に接合されるべき第2の封止枠が形成されていて、この発明が第1の封止枠と第2の封止枠との接合に適用されると、はんだリフロー工程後においても電子部品装置の気密性が損なわれることはない。
上述のように、この発明に係る電子部品装置が主基板と蓋基板とを備える場合であって、主基板の一方主面上の、第1の封止枠によって取り囲まれた位置に、第1の接続用電極が形成され、蓋基板の一方主面上の、第2の封止枠によって取り囲まれた位置に、第2の接続用電極が形成されているとき、第1の封止枠と第2の封止枠とに対する加熱接合工程と同時に、第1の接続用電極と第2の接続用電極とを互いに電気的に接続するようにすれば、封止と電気的接続とを同時に達成することができ、その結果、電子部品装置の製造のための工程数を減らすことができ、よって、製造コストを低減することができる。
この発明において、接合部が、3元系合金およびAuBiの2種類の合金の混在層をもって構成されると、これら2種類の合金間の物性(線膨張係数等)の違いにより、歪みが生じ、耐環境性能を低下させることがあり得るが、3元系合金層またはAuBi層というように、単一合金層をもって構成されると、耐環境性能を向上させることができる。
この発明に係る電子部品の製造方法に備える加熱接合工程において、Au−Bi共晶組成の融点以上、Biの融点以下での加熱が実施されると、耐熱性の低い電子回路形成部分を備える電子部品装置であっても、電子回路形成部分の品質を損なわせることなく、気密封止状態を確保することができる。
この発明に係る電子部品の製造方法に備える加熱接合工程において、第1のNi膜と第2のNi膜とを互いに近接させる方向への加圧が実施されると、各金属間の相互拡散が進む間に各金属の拡散係数の違いにより発生するカーケンダルボイドが押しつぶされながら接合が進むので、接合部に残存したカーケンダルボイドに起因する封止不良を抑制することができる。
この発明に係る電子部品装置の製造方法において、第1のNi膜および第2のNi膜の少なくとも一方の幅方向寸法が、Bi層の幅方向寸法より大きくされると、加熱接合工程において、接合部からのBiのはみ出しを抑制することができ、その結果、Biのはみ出しによる不所望な電気的短絡を生じさせにくくすることができる。
この発明に係る電子部品装置の製造方法において、加熱接合工程の前に、第1のNi膜および第2のNi膜のいずれか一方上にBi層を形成し、第1のNi膜および第2のNi膜のいずれか他方上にAu層を形成しておけば、加熱接合工程において、第1の部材と第2の部材とを所定の配置にするだけで、第1のNi膜と第2のNi膜との間にBi層とAu層とを介在させた状態を得ることができ、電子部品装置の製造工程を能率的に進めることができる。
また、この発明に係る電子部品装置の製造方法において、加熱接合工程の前に、第1のNi膜および第2のNi膜のいずれか一方上に第1のAu層を形成し、第1のAu層上にBi層を形成し、第1のNi膜および第2のNi膜のいずれか他方上に第2のAu層を形成しておけば、たとえばNi層とBi層の形成方法が異なり、Ni層の形成からBi層の形成までに時間が経過してNi層の表面に酸化膜が形成されることでNiとBiとの反応が阻害される可能性がある場合においても、接合を確実に行なうことができる。
この発明が適用され得る電子部品装置の一例としてのBAWフィルタ11を示す断面図である。 この発明の第1の実施形態を説明するためのもので、図1に示した第1および第2の封止枠16および19を拡大して示す断面図であり、(1)は接合前、(2)は接合後の状態を示す。 この発明の第2の実施形態を説明するための図2に対応する図である。 この発明の第3の実施形態を説明するための図2に対応する図である。 この発明の第4の実施形態を説明するための図2(1)に対応する図である。 この発明の第5の実施形態を説明するためのもので、電子部品装置41に備える主基板42と蓋基板43とを互いに分離して示す斜視図である。 図6に示した主基板42と蓋基板43との接合部分を拡大して示す断面図である。 この発明にとって興味ある従来技術を説明するための接合工程を示す断面図である。 300℃における合金の成長速度を示す図であり、Ni‐Bi‐Au3元系合金およびAuBiの場合の成長速度と、CuSnの場合の成長速度とを示している。
図1は、この発明が適用され得る電子部品装置の一例としてのBAWフィルタ11を示す断面図である。
BAWフィルタ11は、たとえばSiからなる主基板12と、たとえばホウケイ酸ガラスからなる蓋基板13とを備えている。主基板12と蓋基板13とは、所定の間隔を隔てて互いに対向している。
主基板12の上方主面14上には、BAWフィルタ回路を形成する電子回路形成部分15(省略的に図示される。)および電子回路形成部分15を取り囲む第1の封止枠16が形成されている。また、主基板12の上方主面14上であって、第1の封止枠16によって取り囲まれた位置には、電子回路形成部分15から引き出されたいくつかの第1の接続用電極17が形成されている。
他方、蓋基板13の下方主面18上には、第1の封止枠16に接合されるべき第2の封止枠19が形成されている。また、蓋基板13の下方主面18上であって、第2の封止枠19によって取り囲まれた位置には、第1の接続用電極17に対応するいくつかの第2の接続用電極20が形成されている。蓋基板13の上方主面21上には、いくつかの端子電極22が形成され、これら端子電極22は、蓋基板13を厚み方向に貫通するように設けられたスルーホール導体23を介して第2の接続用電極40と電気的に接続されている。
このようなBAWフィルタ11を製造するにあたって、第1の封止枠16と第2の封止枠19とが互いに接合される。この接合によって形成された接合部24が図1に示されている。第1および第2の封止枠16および19は、たとえばほぼ矩形をなすように延びていて、これらが接合されたとき、電子回路形成部分15等が気密封止される。好ましくは、第1の封止枠16と第2の封止枠19とを互いに接合する工程と同時に、第1の接続用電極17と第2の接続用電極20とを互いに電気的に接続する工程が実施される。この電気的接続によって得られた電気的接続部25が図1に示されているが、この電気的接続部25は、上述した接合部24と同様の構成を有することが好ましい。
以下に、図1に示したBAWフィルタ11を対象として、この発明のいくつかの実施形態について説明する。
図2は、この発明の第1の実施形態を説明するためのもので、図1における第1および第2の封止枠16および19の部分を拡大して示している。図2において、(1)は接合前の状態を示し、(2)は接合後の状態を示している。
図2(1)を参照して、第1および第2の封止枠16および19は、ともに、Niを主成分とするNi膜から構成される。第1および第2の封止枠16および19の各々の幅はたとえば50μmとされる。なお、Ni膜と主基板12および蓋基板13の各々との密着性を高めるため、Ni膜と主基板12との間およびNi膜と蓋基板13との間に、図示しないが、Ti膜が形成されてもよい。
第1の封止枠16上には、Biを主成分とするBi層26が形成される。他方、第2の封止枠19上には、Auを主成分とするAu層27が形成される。これら第1の封止枠16および第2の封止枠19の各々となるNi膜、Bi層26およびAu層27は、たとえば、蒸着、めっき等により形成される。
後述する図2(2)に示した構造を得るようにするため、第1および第2の封止枠16および19の各々を構成するNi膜の厚みは、第1および第2の封止枠16および19によるNiの供給体積が、合計で、Bi層26の供給体積の16.5%以上となるようにされる。一例として、Bi層26の厚みが5μmの場合、第1および第2の封止枠16および19の各々を構成するNi膜は、合計で、0.83μm以上の厚みとなるようにされる。
また、後述する図2(2)に示した構造を得るようにするため、Au層27の厚みは、Au層27によるAuの供給体積がBi層26の供給体積の11.1%以上かつ27%以下になるようにされる。一例として、Bi層26の厚みが5μmの場合、Au層27の厚みは、0.55μm以上かつ1.35μm以下とされる。
なお、図2(1)に示した実施形態では、第1の封止枠16上にBi層26が形成され、第2の封止枠19上にAu層27が形成されたが、Bi層26とAu層27との位置関係が逆にされてもよい。また、Au層27を、Bi層26上に形成しても、あるいは、Bi層26上および第2の封止枠19上の双方に形成してもよい。さらに、Au層27をBi層26の下に形成してもよく、あるいはBi層26の下および第2の封止枠19の上の双方に形成してもよい。
次に、第1の封止枠16と第2の封止枠19との間に、Bi層26とAu層27とを介在させた状態で、第1の封止枠16と第2の封止枠19とを互いに近接させる方向に加圧しながら加熱することによって、第1の封止枠16と第2の封止枠19とを互いに接合する接合部24を形成する、加熱接合工程が実施される。この加熱接合工程を実施した後の状態が図2(2)に示されている。
上記加熱接合工程では、たとえば酸素濃度100ppm以下の窒素雰囲気が適用される。なお、加熱接合工程での雰囲気は、窒素以外の不活性ガス雰囲気であっても、還元性雰囲気であっても、真空であってもよい。加熱接合工程における加圧は、Bi層26に含まれるBiのAu層27ならびにNi膜からなる第1および第2の封止枠16および19への濡れの促進、さらには合金形成時のボイド発生の抑制の効果があり、たとえば8MPaの面圧が適用される。ただし、Ni膜の表面に形成された酸化膜をプラズマエッチングなどの物理的処理または化学的処理により除去し、その後は酸化性の雰囲気にさらさないようにして接合する場合は、無加圧で接合することも可能である。また、電子部品装置が備える電子回路形成部分の耐熱性が十分高ければ、加熱接合工程でのピーク温度は、Biが溶融する271℃以上とされてもよい。
たとえば、Bi層26の厚みが5μmの場合、ピーク温度300℃で、わずか10秒間保持するだけで、Bi層26を、すべて、図2(2)に示すように、Ni‐Bi‐Au3元系合金およびAuBiが混在した合金を主成分とする混在層28をもって構成される接合部24とすることができる。この接合部24は、280℃以上の融点を有し、少なくとも280℃では溶融しないようにすることができる。
一方、電子部品装置が備える電子回路形成部分の耐熱性が懸念される場合、加熱接合工程でのピーク温度は、Au−Bi共晶組成が溶融する241℃以上、かつBiが溶融する271℃以下としてもよい。第1の封止枠16と第2の封止枠19との間にBi層26とAu層27とを介在させた状態で、第1の封止枠16と第2の封止枠19とを互いに近接させる方向に加圧し、Bi層26とAu層27とを密着状態に保持しながら加熱することによって、Bi層26とAu層27との接触界面でBi層26に含まれるBiとAu層27に含まれるAuとが相互拡散し、Au−Bi共晶組成の合金層が形成される。すなわち、加熱接合工程でのピーク温度をBiが溶融する271℃以下としても、Au−Bi共晶組成が溶融する241℃以上であれば、接触界面に形成されたAu−Bi共晶組成の合金層が溶融し、第1および第2の封止枠16および19とを互いに接合する接合部24を形成することができる。その結果、電子部品装置が備える電子回路形成部分の耐熱性が懸念される場合であっても、電子回路形成部分の品質を損なわせることなく、気密封止状態を確保することができる。
なお、混在層28はAuが溶融したBi中に溶解し、冷却過程で3元系合金中にAuBiが析出する形で形成される。AuBiの析出位置は一義的ではなく、Ni膜に隣接して不連続な点線状に析出する場合、または3元系合金中に島状に点在して析出する場合などの種々の形態がある。すなわち、3元系合金とAuBiとの境界は必ずしも明瞭に現れるものではないため、図2(2)では、上記境界を示さず、混在層28を「(Ni‐Bi‐Au)+AuBi」として示している。
上述したNi‐Bi‐Au3元系合金の平均組成比は、Ni:Bi:Au=11:73:16(重量%)である(組成比には、それぞれ、±3重量%程度の誤差がある。この発明の実施形態における供給体積はこの平均組成比をもとに算出しているが、実際は誤差も含めて各層の供給体積を決定している。)。なお、上述したピーク温度およびピーク温度保持時間は、Bi層26の厚み、昇温速度および冷却速度によって各々の最適値が異なってくる。
Ni‐Bi‐Au3元系合金およびAuBiの300℃での合金成長速度が、図9の「(Ni‐Bi‐Au)+AuBi」によって示されている。この図9からわかるように、Ni‐Bi‐Au3元系合金およびAuBiは、たとえばCuSnと比較して、成長速度が速いため、合金を短時間で生成することができ、その結果、製造コストの低減を図ることができる。
また、Ni‐Bi‐Au3元系合金およびAuBiは、はんだリフロー工程で溶融しないため、はんだリフロー工程を適用しても、BAWフィルタ11の気密性を確保することができる。
図3は、この発明の第2の実施形態を説明するための図2に対応する図である。図3において、図2に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
第2の実施形態では、第1の実施形態と比較して、Au層27をより薄く形成し、接合部24においてAuBi層が形成されないようにしたことを特徴としている。すなわち、Au層27の厚みは、Au層27によるAuの供給体積がBi層26によるBi供給体積の11.1%となるようにされる。一例として、Bi層26の厚みが5μmの場合、Au層27の厚みが0.55μmとされる。その結果、図3(2)に示すように、加熱接合工程の結果、接合部24には、Ni‐Bi‐Au3元系合金を主成分とする3元系合金層29のみが形成される。
図4は、この発明の第3の実施形態を説明するための図2に対応する図である。図4において、図2に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
第3の実施形態は、第1の実施形態と比較して、Au層27をより厚く形成し、接合部24において、Ni‐Bi‐Au3元系合金を主成分とする3元系合金層が形成されないようにしたことを特徴としている。すなわち、Au層27の厚みは、Au層27によるAuの供給体積がBi層26によるBi供給体積の27%以上となるようにされる。一例として、Bi層26の厚みが5μmの場合、Au層27の厚みが1.35μm以上とされる。このようにAu層27の厚みを設定することにより、加熱接合工程を実施したとき、図4(2)に示すように、接合部24ではAuBi層30のみが形成される。
なお、Au層27が、図示したように、第2の封止枠19上にだけ形成されるのではなく、第1の封止枠16側のBi層26上および第2の封止枠19上の双方にそれぞれ形成される場合には、双方のAu層27の合計厚みが1.35μm以上となるようにされる。
以上の第2および第3の各実施形態によれば、接合部24が、3元系合金層29およびAuBi層30のいずれか一方というように、単一合金層をもって構成されるので、耐環境性能を第1の実施形態より向上させることができる。
図5は、この発明の第4の実施形態を説明するための図2(1)に対応する図である。図5において、図2(1)に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
第4の実施形態は、第1の封止枠16の幅方向寸法W1に比べて、第2の封止枠19の幅方向寸法W2がより大きくされていることを特徴としている。これは、Bi層26を構成するBiが、加熱接合工程での加圧により第1の封止枠16からはみ出し、たとえば接続用電極20との間で電気的短絡が生じることを抑制するためのものである。一例として、第2の封止枠19の幅方向寸法W2が50μmであるとき、第1の封止枠16の幅方向寸法W1は15〜25μm程度とされる。
なお、図5に示した実施形態では、第1の封止枠16において、Ni膜31を形成する前に、Cuを主成分とするCu膜32が、厚膜形成技術によって、たとえばNiと合わせて7.5μm以上の厚みをもって形成されている。このように、比較的厚みのあるCu膜32を形成することにより、Biのはみ出し防止効果が高められる。また、Cu膜32を厚く形成することにより、第1の部材と第2の部材の熱膨張係数の差によって生じる熱応力を緩和することが期待できる。しかしながら、このような利点を特に望まないならば、Cu膜32を省略し、主基板12上に、直接、Ni膜31を形成してもよい。
図5に示した第4の実施形態は、図2に示した第1の実施形態だけでなく、図3および図4にそれぞれ示した第2および第3の実施形態、あるいは後述する図6および図7に示した第5の実施形態にも適用することができる。
また、図5では、第1の封止枠16の幅方向寸法W1に比べて、第2の封止枠19の幅方向寸法W2をより大きくしたが、逆に、第1の封止枠16の幅方向寸法W1を第2の封止枠19の幅方向寸法W2より大きくしてもよい。ただし、Bi層26の幅方向寸法は、W1とW2のいずれか小さい側の幅方向寸法に合わせる。Bi層26の形成は、第1の封止枠16上または第2の封止枠19上のいずれでもよい。
また、上述のようにBiがはみ出そうとするとき、封止枠16および19のコーナー部分においてBiが凝集する傾向があるが、このような凝集を抑制するため、コーナー部分を円弧状にすることが好ましい。
以上説明した第1の封止枠16と第2の封止枠19との接合を図る接合部24での構成は、第1の接続用電極17と第2の接続用電極20との電気的接続を図る電気的接続部25においても同様に適用することができる。この場合、第1の封止枠16と第2の封止枠19とに対する加熱接合工程と同時に、第1の接続用電極17と第2の接続用電極20とを互いに電気的に接続する接続工程を実施するようにすれば、封止と電気的接続とを同時に達成することができ、その結果、BAWフィルタ11の製造のための工程数を減らすことができ、よって、製造コストを低減することができる。
また、図5を参照して説明したBiのはみ出し抑制のための構成は、上述したような接続用電極17および20についても適用することができる。
また、この発明は、第1の封止枠16が形成された主基板12と第2の封止枠19が形成された蓋基板13とを備えるBAWフィルタ11だけでなく、同様の主基板および蓋基板を備える他の電子部品装置にも適用することができ、さらには、封止枠ではなく、単に、第1のNi膜を形成した第1の部材と、第1のNi膜に接合されるべき第2のNi膜を形成した第2の部材とを備える電子部品装置にも適用することができる。
また、この発明に係る電子部品装置の製造方法において、複数の第1および第2の部材をそれぞれ与える第1および第2の集合基板が用意され、加熱接合工程が、第1および第2の集合基板の状態で実施されてもよい。この場合、加熱接合工程の後、個々の電子部品装置単位に、第1および第2の集合基板を分割する工程がさらに実施される。上記加熱接合工程では、第1および第2の集合基板を収容しながら、不活性ガスの導入または真空雰囲気の形成が可能なチャンバが用いられることが好ましい。このような製造方法によれば、複数の電子部品装置の製造を一括して行なうことができるので、電子部品装置の生産性の向上を期待することができる。
また、蓋基板には、図6に示すようなキャップ状のものを用いてもよい。図6は、この発明の第5の実施形態を説明するためのもので、電子部品装置41に備える主基板42と蓋基板43とを互いに分離して示す斜視図である。図7は、図6に示した主基板42と蓋基板43との接合部分を拡大して示す断面図である。図6において、図2(1)に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
主基板42の上方主面14上には、必要な回路を形成する素子44が実装されるとともに、この素子44を取り囲む第1の封止枠16が形成されている。なお、素子44から引き出されるべき接続用導体については図示が省略されている。
他方、キャップ状の蓋基板43の下方主面には凹部46(図7参照)が形成されるが、この凹部46を規定する周縁部47の下面には、第1の封止枠16に接合されるべき第2の封止枠19が形成されている。
図7を参照して、第1および第2の封止枠16および19は、ともに、Niを主成分とするNi膜から構成される。
第1の封止枠16上には、Auを主成分とするAu層27が形成される。他方、第2の封止枠19上には、Auを主成分とするAu層27が形成されるとともに、さらにその上にBiを主成分とするBi層26が形成される。
なお、上記第1および第2の封止枠16および19の各々上でのBi層26およびAu層27等の配置は、他の実施形態のように変更されてもよい。たとえば、Bi層26は、主基板42側に形成されてもよい。
また、この実施形態の場合も、主基板42は、複数の主基板42を構成する集合基板の状態で用意され、この集合基板の状態で蓋基板43と接合され、その後、個々の主基板42となるように分割されても、あるいは、個々の主基板42の状態で、蓋基板43と接合されてもよい。
11 BAWフィルタ(電子部品装置)
12,42 主基板
13,43 蓋基板
15 電子回路形成部分
16 第1の封止枠
17 第1の接続用電極
19 第2の封止枠
20 第2の接続用電極
24 接合部
25 電気的接続部
26 Bi層
27 Au層
28 混在層
29 3元系合金層
30 AuBi層
41 電子部品装置

Claims (14)

  1. Niを主成分とする第1のNi膜を形成した第1の部材と、
    Niを主成分とする第2のNi膜を形成した第2の部材と、
    前記第1のNi膜と前記第2のNi膜とを互いに接合する接合部と
    を備え、
    前記接合部は、Ni−Bi−Au3元系合金を主成分とする3元系合金層、Ni−Bi−Au3元系合金およびAuBiが混在した合金を主成分とする混在層、または、AuBiを主成分とするAuBi層をもって構成されている、
    電子部品装置。
  2. 前記第1の部材は、電子回路形成部分および前記電子回路形成部分を取り囲む第1の封止枠がその一方主面上に形成された主基板であり、前記第2の部材は、前記第1の封止枠に接合されるべき第2の封止枠がその一方主面上に形成された蓋基板であり、
    前記第1の封止枠は前記第1のNi膜によって与えられ、前記第2の封止枠は前記第2のNi膜によって与えられる、
    請求項1に記載の電子部品装置。
  3. 前記主基板の前記一方主面上であって、前記第1の封止枠によって取り囲まれた位置に、第1の接続用電極が形成され、前記蓋基板の前記一方主面上であって、前記第2の封止枠によって取り囲まれた位置に、第2の接続用電極が形成され、前記第1の接続用電極と前記第2の接続用電極とを互いに電気的に接続する電気的接続部を有し、前記電気的接続部は、前記接合部と同様の構成を有する、請求項2に記載の電子部品装置。
  4. Niを主成分とする第1のNi膜を形成した第1の部材を用意する工程と、
    Niを主成分とする第2のNi膜を形成した第2の部材を用意する工程と、
    前記第1のNi膜と前記第2のNi膜との間に、Biを主成分とするBi層とAuを主成分とするAu層とを介在させた状態で、前記第1のNi膜と前記第2のNi膜とを互いに近接させて加熱することによって、前記第1のNi膜と前記第2のNi膜とを互いに接合する接合部を形成する、加熱接合工程と
    を備える、電子部品装置の製造方法。
  5. 前記加熱接合工程において、Au−Bi共晶組成の融点以上かつBiの融点以下の温度での加熱が実施される、請求項4に記載の電子部品装置の製造方法。
  6. 前記加熱接合工程において、前記第1のNi膜と前記第2のNi膜とを互いに近接させる方向への加圧が実施される、請求項4に記載の電子部品装置の製造方法。
  7. 前記加熱接合工程において形成される前記接合部は、Ni−Bi−Au3元系合金およびAuBiが混在した合金を主成分とする混在層をもって構成される、請求項4ないし6のいずれかに記載の電子部品装置の製造方法。
  8. 前記加熱接合工程において形成される前記接合部は、Ni−Bi−Au3元系合金を主成分とする3元系合金層をもって構成される、請求項4ないし6のいずれかに記載の電子部品装置の製造方法。
  9. 前記加熱接合工程において形成される前記接合部は、AuBiを主成分とするAuBi層をもって構成される、請求項4ないし6のいずれかに記載の電子部品装置の製造方法。
  10. 前記第1の部材は、電子回路形成部分および前記電子回路形成部分を取り囲む第1の封止枠がその一方主面上に形成された主基板であり、前記第2の部材は、前記第1の封止枠に接合されるべき第2の封止枠がその一方主面上に形成された蓋基板であり、
    前記第1の封止枠は前記第1のNi膜によって与えられ、前記第2の封止枠は前記第2のNi膜によって与えられ、
    前記第1の封止枠と前記第2の封止枠とを互いに接合するために適用される、
    請求項4に記載の電子部品装置の製造方法。
  11. 前記主基板の前記一方主面上であって、前記第1の封止枠によって取り囲まれた位置に、第1の接続用電極が形成され、前記蓋基板の前記一方主面上であって、前記第2の封止枠によって取り囲まれた位置に、第2の接続用電極が形成され、前記加熱接合工程と同時に、前記第1の接続用電極と前記第2の接続用電極とを互いに電気的に接続する工程が実施される、請求項10に記載の電子部品装置の製造方法。
  12. 前記第1のNi膜および前記第2のNi膜の少なくとも一方の幅方向寸法は、前記Bi層の幅方向寸法より大きい、請求項11に記載の電子部品装置の製造方法。
  13. 前記加熱接合工程の前に、前記第1のNi膜および前記第2のNi膜のいずれか一方上に前記Bi層を形成する工程と、前記第1のNi膜および前記第2のNi膜のいずれか他方上に前記Au層を形成する工程とをさらに備える、請求項4に記載の電子部品装置の製造方法。
  14. 前記加熱接合工程の前に、前記第1のNi膜および前記第2のNi膜のいずれか一方上に第1のAu層を形成する工程と、該Au層上に前記Bi層を形成する工程と、前記第1のNi膜および前記第2のNi膜のいずれか他方上に第2のAu層を形成する工程とをさらに備える、請求項4に記載の電子部品装置の製造方法。
JP2010525666A 2008-08-21 2009-08-11 電子部品装置およびその製造方法 Pending JPWO2010021267A1 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2008212470 2008-08-21
JP2008212470 2008-08-21
JP2009027108 2009-02-09
JP2009027108 2009-02-09
PCT/JP2009/064155 WO2010021267A1 (ja) 2008-08-21 2009-08-11 電子部品装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013228853A Division JP5617991B2 (ja) 2008-08-21 2013-11-02 電子部品装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPWO2010021267A1 true JPWO2010021267A1 (ja) 2012-01-26

Family

ID=41707145

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010525666A Pending JPWO2010021267A1 (ja) 2008-08-21 2009-08-11 電子部品装置およびその製造方法
JP2013228853A Active JP5617991B2 (ja) 2008-08-21 2013-11-02 電子部品装置およびその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013228853A Active JP5617991B2 (ja) 2008-08-21 2013-11-02 電子部品装置およびその製造方法

Country Status (3)

Country Link
US (1) US8658914B2 (ja)
JP (2) JPWO2010021267A1 (ja)
WO (1) WO2010021267A1 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5522045B2 (ja) 2008-08-21 2014-06-18 株式会社村田製作所 電子部品装置およびその製造方法
US9620478B2 (en) 2011-11-18 2017-04-11 Apple Inc. Method of fabricating a micro device transfer head
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
US8794501B2 (en) 2011-11-18 2014-08-05 LuxVue Technology Corporation Method of transferring a light emitting diode
US8518204B2 (en) * 2011-11-18 2013-08-27 LuxVue Technology Corporation Method of fabricating and transferring a micro device and an array of micro devices utilizing an intermediate electrically conductive bonding layer
US8573469B2 (en) 2011-11-18 2013-11-05 LuxVue Technology Corporation Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer
US9773750B2 (en) 2012-02-09 2017-09-26 Apple Inc. Method of transferring and bonding an array of micro devices
US9548332B2 (en) 2012-04-27 2017-01-17 Apple Inc. Method of forming a micro LED device with self-aligned metallization stack
US9162880B2 (en) 2012-09-07 2015-10-20 LuxVue Technology Corporation Mass transfer tool
ES2952036T3 (es) 2013-06-12 2023-10-26 Rohinni Inc Teclado de retroiluminación con fuentes generadoras de luz depositadas
US9296111B2 (en) 2013-07-22 2016-03-29 LuxVue Technology Corporation Micro pick up array alignment encoder
US9087764B2 (en) 2013-07-26 2015-07-21 LuxVue Technology Corporation Adhesive wafer bonding with controlled thickness variation
US9153548B2 (en) 2013-09-16 2015-10-06 Lux Vue Technology Corporation Adhesive wafer bonding with sacrificial spacers for controlled thickness variation
US9367094B2 (en) 2013-12-17 2016-06-14 Apple Inc. Display module and system applications
US9768345B2 (en) 2013-12-20 2017-09-19 Apple Inc. LED with current injection confinement trench
US9583466B2 (en) 2013-12-27 2017-02-28 Apple Inc. Etch removal of current distribution layer for LED current confinement
US9450147B2 (en) 2013-12-27 2016-09-20 Apple Inc. LED with internally confined current injection area
US9542638B2 (en) 2014-02-18 2017-01-10 Apple Inc. RFID tag and micro chip integration design
US9583533B2 (en) 2014-03-13 2017-02-28 Apple Inc. LED device with embedded nanowire LEDs
US9522468B2 (en) 2014-05-08 2016-12-20 Apple Inc. Mass transfer tool manipulator assembly with remote center of compliance
US9318475B2 (en) 2014-05-15 2016-04-19 LuxVue Technology Corporation Flexible display and method of formation with sacrificial release layer
US9741286B2 (en) 2014-06-03 2017-08-22 Apple Inc. Interactive display panel with emitting and sensing diodes
US9624100B2 (en) 2014-06-12 2017-04-18 Apple Inc. Micro pick up array pivot mount with integrated strain sensing elements
US9570002B2 (en) 2014-06-17 2017-02-14 Apple Inc. Interactive display panel with IR diodes
US9425151B2 (en) 2014-06-17 2016-08-23 Apple Inc. Compliant electrostatic transfer head with spring support layer
US10568213B2 (en) 2014-07-31 2020-02-18 Skyworks Solutions, Inc. Multilayered transient liquid phase bonding
JP6487032B2 (ja) * 2014-08-11 2019-03-20 レイセオン カンパニー 応力低減レイヤを有する密封されたパッケージ
US9828244B2 (en) 2014-09-30 2017-11-28 Apple Inc. Compliant electrostatic transfer head with defined cavity
US9705432B2 (en) 2014-09-30 2017-07-11 Apple Inc. Micro pick up array pivot mount design for strain amplification
US9478583B2 (en) 2014-12-08 2016-10-25 Apple Inc. Wearable display having an array of LEDs on a conformable silicon substrate
WO2017124109A1 (en) 2016-01-15 2017-07-20 Rohinni, LLC Apparatus and method of backlighting through a cover on the apparatus
US10965269B2 (en) * 2016-12-02 2021-03-30 Skyworks Solutions, Inc. Electronic devices formed in a cavity between substrates and including a via
DE112017007356T5 (de) * 2017-03-29 2019-12-12 Mitsubishi Electric Corporation Hohle versiegelte Vorrichtung und Herstellungsverfahren dafür

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09293754A (ja) * 1996-04-24 1997-11-11 Canon Inc 電気回路部品及び電気回路部品の製造方法及び導電ボール及び導電接続部材及び導電接続部材の製造方法
JP2000183280A (ja) * 1998-12-17 2000-06-30 Shibafu Engineering Kk 半導体素子、半導体装置及び電力変換装置
JP2005101481A (ja) * 2003-04-04 2005-04-14 Shinko Electric Ind Co Ltd 半導体装置用キャップ
JP2006108162A (ja) * 2004-09-30 2006-04-20 Sumitomo Osaka Cement Co Ltd 気密封止方法及び該方法を用いた気密封止体、並びに該方法に用いる加熱装置
JP2006135264A (ja) * 2004-11-09 2006-05-25 Murata Mfg Co Ltd 電子部品の製造方法及びそれを用いた電子部品
JP2006310507A (ja) * 2005-04-28 2006-11-09 Hitachi Ltd 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134822A (ja) * 2000-10-24 2002-05-10 Sharp Corp 半導体発光装置およびその製造方法
KR100442830B1 (ko) * 2001-12-04 2004-08-02 삼성전자주식회사 저온의 산화방지 허메틱 실링 방법
JP4136844B2 (ja) 2002-08-30 2008-08-20 富士電機ホールディングス株式会社 電子部品の実装方法
US7138293B2 (en) * 2002-10-04 2006-11-21 Dalsa Semiconductor Inc. Wafer level packaging technique for microdevices
JP4766831B2 (ja) * 2002-11-26 2011-09-07 株式会社村田製作所 電子部品の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09293754A (ja) * 1996-04-24 1997-11-11 Canon Inc 電気回路部品及び電気回路部品の製造方法及び導電ボール及び導電接続部材及び導電接続部材の製造方法
JP2000183280A (ja) * 1998-12-17 2000-06-30 Shibafu Engineering Kk 半導体素子、半導体装置及び電力変換装置
JP2005101481A (ja) * 2003-04-04 2005-04-14 Shinko Electric Ind Co Ltd 半導体装置用キャップ
JP2006108162A (ja) * 2004-09-30 2006-04-20 Sumitomo Osaka Cement Co Ltd 気密封止方法及び該方法を用いた気密封止体、並びに該方法に用いる加熱装置
JP2006135264A (ja) * 2004-11-09 2006-05-25 Murata Mfg Co Ltd 電子部品の製造方法及びそれを用いた電子部品
JP2006310507A (ja) * 2005-04-28 2006-11-09 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
WO2010021267A1 (ja) 2010-02-25
US20110132655A1 (en) 2011-06-09
JP5617991B2 (ja) 2014-11-05
JP2014078718A (ja) 2014-05-01
US8658914B2 (en) 2014-02-25

Similar Documents

Publication Publication Date Title
JP5617991B2 (ja) 電子部品装置およびその製造方法
JP5522045B2 (ja) 電子部品装置およびその製造方法
JP5093235B2 (ja) 電子部品装置およびその製造方法
TWI523724B (zh) A bonding material, a method for producing the same, and a method of manufacturing the bonding structure
JP2017501883A (ja) 金属セラミック基板を製造する方法
JP4513513B2 (ja) 電子部品の製造方法
TW200829361A (en) Connecting material, method for manufacturing connecting material, and semiconductor device
US20220230935A1 (en) Copper/ceramic assembly, insulated circuit board, method for producing copper/ceramic assembly, and method for producing insulated circuit board
JP2014207388A (ja) 半導体パッケージ
WO2013145471A1 (ja) パワーモジュールの製造方法、及びパワーモジュール
JP5035134B2 (ja) 電子部品実装装置及びその製造方法
KR20140001967A (ko) 기밀 밀봉용 덮개재, 전자 부품 수납용 패키지 및 기밀 밀봉용 덮개재의 제조 방법
JP2008235531A (ja) 気密封止用パッケージおよび接続構造
JP2020107671A (ja) 絶縁回路基板の製造方法及びその絶縁回路基板
JP2002190490A (ja) バンプを有する電子部品
WO2012132249A1 (ja) 半導体装置
JP2007142054A (ja) シールカバーおよびその製造方法
JP2002368044A (ja) はんだボール付電子部品の組立方法及び電子部品
JPH02248372A (ja) ろう材の濡れ性が異なる部材の接合方法、該接合体および該接合用ろう材
JP2014170945A (ja) 半導体モジュール及び接合材料
JP2013157483A (ja) 電子回路装置およびその製造方法
JP2018160603A (ja) はんだ接合体およびその製造方法
JPS61231740A (ja) ハーメチックシールカバーの製造方法
JP2005252127A (ja) 半導体装置および半導体装置接合方法
JPH10294392A (ja) パッケージ部材

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140401