JP2010161212A - 半導体発光素子用ウェハの製造方法 - Google Patents

Abstract

【課題】半導体発光素子製造時のダイシング工程における裏面チッピングの発生を抑制することができる半導体発光素子用ウェハの製造方法を提供する。
【解決手段】貼り合わせの工程および出発基板１除去後に、ダイシング加工により研削を受ける研削領域のうち、支持基板１０とは反対側から、ダブルへテロ構造を含む積層構造１４、金属光反射層９、第１金属接合層１１ａの少なくとも一部まで、もしくは第２金属接合層１１ｂの少なくとも一部までウェットエッチングまたはドライエッチングによって除去する方法である。
【選択図】図１

Description

本発明は、高出力の半導体発光素子作製時の歩留まりを向上できる半導体発光素子用ウェハの製造方法に関するものである。

従来、半導体発光素子である発光ダイオード（ＬＥＤ）は、近年、ＧａＮ系やＡｌＧａＩｎＰ系の高品質結晶を有機金属成長（ＭＯＶＰＥ：Ｍｅｔａｌ−Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法で成長できるようになったことから、青色、緑色、橙色、黄色、赤色の高輝度ＬＥＤが製作できるようになった。

そして、ＬＥＤの高輝度化に伴いその用途は、自動車のブレーキランプや液晶ディスプレイのバックライトなどへ広がり、その需要は年々増加している。

現在、ＭＯＶＰＥ法によって高品質の結晶が成長可能となってから、発光素子の内部効率は理論値限界値に近づきつつある。しかし、発光素子からの光取り出し効率はまだまだ低く、光取り出し効率を向上することが重要となっている。

例えば、高輝度赤色ＬＥＤはＡｌＧａＩｎＰ系の材料で形成され、導電性のＧａＡｓ基板上に格子整合する組成のＡｌＧａＩｎＰ系の材料からなるｎ型ＡｌＧａＩｎＰ層とｐ型ＡｌＧａＩｎＰ層とそれらに挟まれたＡｌＧａＩｎＰまたはＧａＩｎＰからなる発光層（活性層）を有するダブルへテロ構造となっている。

しかしながら、ＧａＡｓ基板のバンドギャップは発光層のバンドギャップよりも狭いために、発光層からの光の多くがＧａＡｓ基板に吸収され、光取り出し効率が著しく低下する。

発光層とＧａＡｓ基板との間に、屈折率の異なる半導体層からなる多層反射膜構造を形成することによってＧａＡｓ基板での光の吸収を低減し、光取り出し効率を向上させる方法もある。

しかし、この方法では、多層反射膜構造へ限定された入射角を持つ光しか反射することができない。

そこで、ＡｌＧａＩｎＰ系の材料からなるダブルへテロ構造を反射率の高いＡｇ、Ａｕ、Ａｌ、Ｃｕなどの金属膜（金属反射層）を介して、ＧａＡｓ基板よりも熱伝導率のよいＳｉ支持基板に貼り付け、その後成長用に用いたＧａＡｓ基板を除去する方法が考案されている（特許文献１）。

この方法を用いた場合には、反射膜として金属膜を用いているため、反射膜への光の入射角を選ばずに高い反射が可能となる。

特開２００５−１７５４６２号公報 特開平８−２２２５３１号公報 特開２００６−３３９２９４号公報

貼り替えに用いられるＳｉなどの支持基板材は、実装時のＬＥＤ素子の厚みを考慮して、貼り替え工程当初から２００μｍ前後の薄い支持基板材が利用できる。

しかし、上述した金属反射層をＬＥＤ素子内に備えたＬＥＤウェハは、ダイシング工程時にウェハの裏面に裏面チッピングと呼ばれる基板の欠けや割れが発生する。

これは主として、切削対象であるＬＥＤウェハにＡｕなどの柔らかい金属材料が含まれていることにより、切削に用いられるダイヤモンドブレードのダイヤモンド砥粒が目詰まりを起こしてしまうことが大きな原因である。Ａｕなどの難切削材を含む箇所は、化合物半導体層と支持基板とを接合している接合層、光反射層、そして裏面電極である。

その他の要因として、切削対象である支持基板材が２００μｍ前後と薄く、ダイヤモンドブレードの自生発刃が起きにくいことも挙げられる。この裏面チッピングは金属材料を介して基板貼り替えを行ったＬＥＤ素子特有の問題であり、ＬＥＤ素子作製の歩留まりにおいて問題となっている。

そこで、本発明の目的は、ダイシング工程における裏面チッピングの発生を抑制でき、かつ生産性のよい半導体発光素子用ウェハの製造方法を提供することにある。

前記目的を達成するために創案された本発明は、ダイシング加工を施すことによって各個の素子に分割される半導体発光素子用ウェハであって、出発基板上に形成されたダブルへテロ構造を含む積層構造と、前記ダブルへテロ構造を含む積層構造の前記出発基板とは反対側に形成された金属光反射層と、前記金属光反射層の前記ダブルへテロ構造を含む積層構造とは反対側に形成された第１金属接合層と、支持基板上に形成された第２金属接合層と、前記ダブルへテロ構造を含む積層構造の前記金属光反射層とは反対側の面の一部と、前記支持基板の前記第２金属接合層とは反対側の面の一部に形成された電極とからなり、前記第１金属接合層と前記第２金属接合層を重ね合わせ、貼り合わせた後に前記出発基板を除去してなる半導体発光素子において、前記貼り合わせの工程および前記出発基板除去後に、前記ダイシング加工により研削を受ける研削領域のうち、前記支持基板とは反対側から、前記ダブルへテロ構造を含む積層構造、前記金属光反射層、前記第１金属接合層の少なくとも一部まで、もしくは第２金属接合層の少なくとも一部までウェットエッチングまたはドライエッチングによって除去される半導体発光素子用ウェハの製造方法である。

また、本発明は、出発基板上にダブルへテロ構造を含む積層構造を成長させる工程と、前記ダブルへテロ構造を含む積層構造に接し前記出発基板とは反対側に金属光反射層を形成する工程と、前記金属光反射層に接し前記ダブルへテロ構造を含む積層構造とは反対側の面に第１金属接合層を形成する工程と、支持基板上に第２金属接合層を形成する工程と、前記第１金属接合層と前記第２金属接合層を重ね合わせ、貼り合わせ半導体発光素子用ウェハを形成する工程と、前記出発基板を除去し、前記ダブルへテロ構造を含む積層構造の前記金属光反射層とは反対側の面に接する面の一部と、前記支持基板の前記金属光反射層とは反対側の面に接する面の一部に電極を形成する工程とを含む半導体発光素子用ウェハの製造方法において、前記貼り合わせの工程および前記出発基板除去後に、ダイシング加工により研削を受ける研削領域のうち、前記支持基板とは反対側の面から、前記ダブルへテロ構造を含む積層構造、前記金属光反射層、前記第１金属接合層の少なくとも一部まで、もしくは前記第２金属接合層の少なくとも一部までウェットエッチングまたはドライエッチングによって除去される半導体発光素子用ウェハの製造方法である。

前記第１金属接合層および前記第２金属接合層はＡｕからなり、前記支持基板はＳｉ、もしくはＧｅからなるとよい。

ここで、研削領域とは、ダイシングの際の切りしろを指し、ブレードの厚さに加え、研削時のブレードのぶれ、ウェハの機械的な損傷などを考慮した研削のための領域である。

本発明によれば、半導体発光素子製造時のダイシング工程における裏面チッピングの発生を抑制することができ、半導体発光素子の生産性を向上させることができる。

図１（ａ）〜（ｆ）は、本発明に係る半導体発光素子の製造方法を説明する図である。 図２（ａ）〜（ｆ）は、本発明に係る半導体発光素子の製造方法を説明する図である。 本発明により製造された半導体発光素子の断面図である。 本発明により製造された半導体発光素子の上面図である。

以下、本発明の好適な一実施の形態を添付図面にしたがって説明する。

まず、本発明の半導体発光素子の製造方法により製作される半導体発光素子を図３により説明する。

図３に示すように、本発明により製作される半導体発光素子１００は、支持基板１０上に、拡散防止バリア層１８、第２金属接合層１１ｂ、第１金属接合層１１ａ、合金化バリア層１６、金属光反射層９、界面電極８を有する誘電体膜１５、コンタクト層７、クラッド層６、活性層５、クラッド層４、コンタクト層３が形成され、支持基板１０側とコンタクト層３側にそれぞれ電極（裏面電極）１３、電極（表面電極）１２が形成され、表面電極１２の表面にボンディングパッド電極１７が形成されたものである。

さて、本発明に係る半導体発光素子の製造方法を図１および図２により説明する。本実施の形態では、ＡｌＧａＩｎＰ系の化合物半導体を用いた半導体発光素子の場合について説明する。

図１（ａ）〜（ｆ）および図２（ａ）〜（ｆ）は、本発明の好適な一実施の形態に係る半導体発光素子の製造方法を説明する図である。

まず、第１のステップで、図１（ａ）に示すように、出発基板１上にクラッド層４，６に挟まれた発光層（活性層）５を有する、ダブルへテロ構造を含む積層構造（化合物半導体層）１４を成長させる。

具体的には、ｎ型の出発基板１上に、ｎ型のエッチングストップ層２、ｎ型のコンタクト層３、ｎ型のクラッド層４、活性層５、ｐ型のクラッド層６、ｐ型のコンタクト層７を形成する。

エッチングストップ層２は、後述するが出発基板１をエッチングして除去する際に、コンタクト層３が出発基板１と一緒にエッチング除去されないようにするためのものである。エッチングストップ層２としては、ＡｌＧａＩｎＰを用いるとよい。

コンタクト層３，７は、半導体と電極とを接続するための層である。コンタクト層３としてはＧａＡｓを、コンタクト層７としてはＧａＰを用いるとよい。

クラッド層４，６、活性層５は、発光素子を構成する要部である。ｎ型とｐ型のクラッド層４，６で活性層５を挟み、ダブルへテロ構造とすることで高い発光効率が得られる。クラッド層４，６、活性層５としてはＡｌＧａＩｎＰを用いるとよい。同じ材料であるが、ドーピングの有無、種類によりｎ型、ｐ型、活性層となる。

その後、上述の化合物半導体層１４の表面に、図１（ｂ）に示すように誘電体膜１５を形成し、さらに、図１（ｃ）に示すように誘電体膜１５に界面電極８を設ける。誘電体膜１５に界面電極８を設けるのは、誘電体膜１５を挟むように形成されるコンタクト層７と金属光反射層９を電気的に接続するためである。

さらに、第２のステップとして、図１（ｄ）に示すように、誘電体膜１５の表面に金属光反射層９、合金化バリア層１６、第１金属接合層１１ａを順次形成し、半導体発光素子用エピタキシャルウェハ基体２１を得る。金属光反射層９は、活性層５で発生した光を光り取り出し面に反射して高い光り取り出し効率を得るためのものであり、合金化バリア層１６は、半導体発光素子の腐食を防止するものである。

金属光反射層９としては、Ａｌを用いるとよく、合金化バリア層１６としてはＴｉを用いるとよい。

一方、第３のステップとして、図１（ｅ）に示すように、支持基板１０上に、オーミックコンタクト金属を兼ねる拡散防止バリア層を介して第２金属接合層１１ｂを形成したものを準備する。上述の第１、第２金属接合層１１ａ、１１ｂは、合金化バリア層１６と拡散防止バリア層１８とを接合するためのものである。支持基板１０としてはＳｉやＧｅを用いるとよく、第１、第２金属接合層１１ａ、１１ｂとしてはＡｕを用いるとよい。

そして、第４のステップとして、図１（ｆ）に示すように、支持基板１０の第２金属接合層１１ｂを半導体発光素子用エピタキシャルウェハ基体２１の第１金属接合層１１ａに貼り合わせて半導体発光素子用エピタキシャルウェハ２２を形成し、しかる後、第５のステップとして、図２（ａ）に示すように、出発基板１を除去し、さらに、図２（ｂ）に示すように、出発基板１を除去した半導体発光素子用エピタキシャルウェハ２２の化合物半導体層１６側に表面電極１２を形成する。

その後、第６のステップとして、図２（ｃ）に示すように、半導体発光素子用エピタキシャルウェハ２２のダイシング予定位置に沿って化合物半導体層１４をエッチングで除去し、さらに、第７のステップとして、図２（ｄ）に示すように、金属光反射層９、第１金属接合層１１ａ、第２金属接合層１１ｂにエッチングを施して除去し、支持基板１０上にダイシングストリート１９を形成する。

しかる後、図２（ｅ）に示すように、半導体発光素子用エピタキシャルウェハ２２の支持基板１０側に裏面電極１３を形成し、さらに、図２（ｆ）に示すように、表面電極１２の表面にボンディングパッド電極１７を形成する。

その後、第８のステップとして、ダイシングストリート１９に沿って半導体発光素子用エピタキシャルウェハ２２をダイシング加工して素子化すると、図３に示す半導体発光素子１００が得られる。

本発明の半導体発光素子の製造方法によれば、ダイシングストリート１９における難切削材からなる層（第１、第２金属接合層１１ａ、１１ｂ、金属光反射層９など）を予め除去することにより、ダイヤモンドブレードによってダイシングする際の切削力を高く維持することが可能となり、ダイシング工程における裏面チッピングの発生を大きく抑制できる。また、ダイシング加工が１ステップフルカット方式となるので、従来の２ステップ方式に比べて約２倍のするプットの向上が図れ、生産性の増加が可能となる。

上述の実施の形態においては、支持基板としてＳｉを用いたが、これに代えてＧｅからなる支持基板を用いてもよい。

上述の「エッチング」は、ウェットエッチングであってもドライエッチングであってもよい。

ダイシングストリート１９を形成する際には、第２金属接合層１１ｂまでエッチングする方が好ましいが、エッチングを第１金属接合層１１ａまで施し、第２金属接合層１１ｂが残るようにしても、従来の製造方法に比べれば歩留まりや生産性を向上できる。

（実施例１）
実施例では、半導体発光素子として発光波長が６３０ｎｍの赤色ＬＥＤの例で説明する。

まず、図１（ａ）に示すように、ｎ型ＧａＡｓからなる出発基板１上に、有機金属成長（ＭＯＶＰＥ）法でｎ型（Ａｌ_0.7Ｇａ_0.3）_0.5Ｉｎ_0.5Ｐからなるエッチングストップ層２、ｎ型ＧａＡｓからなるコンタクト層３、ｎ型（Ａｌ_0.7Ｇａ_0.3）_0.5Ｉｎ_0.5Ｐからなるクラッド層４、アンドープ（Ａｌ_0.1Ｇａ_0.9）_0.5Ｉｎ_0.5Ｐからなる活性層５、ｐ型（Ａｌ_0.7Ｇａ_0.3）_0.5Ｉｎ_0.5Ｐからなるクラッド層６、ｐ型ＧａＰからなるコンタクト層７を順次積層して化合物半導体層１４を得た。

その後、図１（ｂ）に示すように、化合物半導体層１４をＭＯＣＶＤ装置から搬送した後、コンタクト層７の表面にプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置でＳｉＯ₂膜からなる膜厚約１１０ｎｍの誘電体膜１５を成膜した。

そして更に、図１（ｃ）に示すように、レジストやマスクアライナなどの一般的なフォトリソグラフィ装置、技術を駆使すると共に、純水で希釈したフッ酸エッチング液を用いて誘電体膜１５に開口部を形成し、更にその開口部には真空蒸着法によって界面電極８を形成した。

界面電極８は、ＡｕＺｎ合金（金・亜鉛合金、Ａｕ：９５ｍａｓｓ％／Ｚｎ：５ｍａｓｓ％）からなり、その膜厚は誘電体膜１５と同様に約１１０ｎｍである。また、界面電極８は後に形成する表面電極１２直下以外の領域に配置されるように適宜設計した。配置法則は以下の通りである。

図４は、最終的に得られる半導体発光素子の上面図であり、図４に示すように、界面電極８は、複数の個体に分かれているのではなく、単一の形状（櫛型状）をしている。この櫛型状の界面電極８は、表面電極１２の細線部の側方に位置し、櫛型状の界面電極８と表面電極１２の細線部との距離は概ね一定の距離間隔に保たれている。ここでは界面電極８の線幅は、５μｍに設定した。

その後、図１（ｄ）に示すように、界面電極８が形成された誘電体膜１５上に真空蒸着法にてＡｌ（アルミニウム）からなる膜厚４００ｎｍの金属光反射層９、Ｐｔ（白金）からなる膜厚５０ｎｍの合金化バリア層１６、Ａｕ（金）からなる膜厚５００ｎｍの第１金属接合層１１ａを順次形成した。これにより、半導体発光素子用エピタキシャルウェハ基体２１を得た。

そして一方では、図１（ｅ）に示すように、導電性ｐ型Ｓｉからなる支持基板１０の表面にＴｉ（チタン）、Ａｕを、それぞれ５０ｎｍ、５００ｎｍの膜厚で形成した。Ｔｉがオーミックコンタクト金属を兼ねる拡散防止バリア層１８、Ａｕが第２金属接合層１１ｂとなる。このときの支持基板１０の面方位に関しては特に不問であり、後に完成する半導体発光素子の特性を左右するものではない。

しかし、この支持基板１０に対する電極の良好なオーミック性を得るために、抵抗率は０．０１Ω・ｃｍ以下のものを用いるとよい。ここでは、抵抗率０．００５Ω・ｃｍのＳｉを用いた。

その後、図１（ｆ）に示すように、上述のようにして作製した半導体発光素子用エピタキシャルウェハ基体２１の第１金属接合層１１ａと支持基板１０表面の第２金属接合層１１ｂとが接合するように重ね合わせ、熱圧着法によって貼り合わせた。

貼り合わせは、圧力１．３３Ｐａ（０．０１Ｔｏｒｒ）雰囲気で圧力を１４７Ｐａ（１５ｋｇｆ／ｃｍ²）負荷した状態で、温度３５０℃に加熱し、更にその状態で３０分間加熱保持することによって行った。これにより、半導体発光素子用エピタキシャルウェハ２２を得た。

そして、図２（ａ）に示すように、半導体発光素子用エピタキシャルウェハ２２の出発基板１をアンモニア水と過酸化水素水との混合エッチャントを用いてウェットエッチングにより除去してエッチングストップ層２を露出させた後、そのエッチングストップ層２を塩酸を用いてウェットエッチングにより除去し、コンタクト層３を露出させた。

その後、図２（ｂ）に示すように、露出したコンタクト層３の表面にレジスト塗布装置やマスクアライナ、現像装置などを用い上述した形状の表面電極１２のパターニングを行い、更には真空蒸着装置で電極構造を蒸着することで表面電極１２を形成した。表面電極１２の構造は、ＡｕＧｅ（金・ゲルマニウム合金）、Ｎｉ（ニッケル）、Ａｕを、それぞれ５０ｎｍ、１０ｎｍ、３００ｎｍの膜厚で順次形成した。

表面電極１２形成後、硫酸と過酸化水素水と水との混合エッチャントを用いて、先に形成した表面電極１２をマスク材とし、表面電極１２直下以外のコンタクト層３をウェットエッチングにて除去し、この選択性エッチングによってクラッド層４を露出させた。

更に、図２（ｃ）に示すように、フォトリソグラフィによって半導体発光素子用エピタキシャルウェハ２２の表面に２８０μｍ角サイズのレジストマスク２０を形成した。このレジストマスク２０は、縦横に３２０μｍ周期で規則配列し、半導体発光素子用エピタキシャルウェハ２２全面に形成した。また、レジストマスク２０は、各レジストマスク２０の中心位置が半導体発光素子の表面電極１２の中心位置にほぼ一致するようにパターニング配置した。

このレジストマスク２０をエッチングマスクとして利用し、ドライエッチング装置によって露出しているクラッド層４からコンタクト層７まで深さ方向にほぼ垂直にエッチングして除去した。

このエッチングにより形成される溝がダイシングストリート１９となる。最終的にダイシング加工を行い素子化する際のダイシング予定位置にダイシングストリート１９が形成されるようにした。本実施例では、ダイシングストリート１９の幅を３０μｍとした。

ここまでのエッチング工程によって、エッチング面の化合物半導体層１４は除去され、誘電体膜１５が露出した構造となる。このエッチング工程時、例えば、ドライエッチング装置には誘導結合方式プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅ Ｃｏｕｐｌｉｎｇ Ｐｌａｓｍａ）装置を用いることができる。一般的なＲＩＥ装置でもエッチングは可能であるが、ＩＣＰ装置の方がＲＩＥ装置よりも更に高いプラズマ密度を発生させることが可能であり、化合物半導体のエッチングには好適である。

エッチングガスにはＣｌ（塩素）ガスを用いることができるが、その他にＳｉＣｌ₄なども用いることができる。Ｉｎの分解反応にはある程度の基板温度が必要であり、積極的にウェハを加熱する機構が備わっているか、もしくはプレプラズマ処理などでウェハをプラズマ中に被曝させ、加熱させる方法などを応用することができる。ウェハ温度は約２００℃に達するようになすのが、平滑なエッチング面を得るためにも、高速なエッチングをするためにも好ましい。

また、ドライエッチングのみならずウェットエッチングでもエッチング可能である。ここで示した化合物半導体層１４の構造の場合、ＡｌＧａＩｎＰからなるクラッド層、活性層、またはＧａＩｎＰを井戸層、ＡｌＧａＩｎＰを障壁層とした多重量子井戸構造の活性層といった材料は、塩素系のエッチング液で容易にエッチングすることができる。

ここで示した構造のように、ＧａＰからなる層は面方位が（１００）面の場合には容易にエッチングすることが難しい。しかし、例えば臭化水素と過酸化水素水との混合エッチング液や、塩酸と硝酸との混合エッチング液などを用いれば、これもまた同様にエッチングすることができる。

その後、図２（ｄ）に示すように、露出した誘電体膜１５を除去した。誘電体膜１５の除去には上述した化合物半導体層１４のエッチングのようにＣＦ₄ガスなどを用いたドライエッチングでも可能であるが、ここでは純水で希釈したフッ酸を用いてエッチングを行った。エッチングレートは２００ｎｍ／ｍｉｎ程度なので、１分程度で十分に除去が可能である。

誘電体膜１５を除去すると、金属光反射層９であるＡｌが露出する。このＡｌはリン酸、酢酸、硝酸の混酸エッチング液で除去した。また、その他にも各薬品メーカーが既製品として販売しているＡｌ用エッチング液などを用いることができる。

次に露出した第１金属接合層１１ａ、第２金属接合層１１ｂであるＡｕは、例えば関東化学株式会社製のＡｕエッチング液、ＡＵＲＵＭシリーズなどを用いることができる。一般的に知られているエッチング液として、ヨウ素、ヨウ化アンモニウム、塩酸などの混合エッチング液でもエッチングできるが、エッチングレートの安定性や、高速なエッチングレートといった優れた特性を有するので上述のＡｕエッチング液が好適である。

このＡｕエッチング処理によって、支持基板１０上に形成された拡散防止バリア層１８であるＴｉが露出する。このＴｉは上述したようにフッ酸と硝酸の混合エッチング液によって除去できるが、ＴｉはＡｕなどの難切削材に比べて硬く、ダイシングに用いるダイシングブレードの砥粒目詰まりの原因にならないことから、除去しなくても特に問題ない。

そして、図２（ｅ）に示すように、これまでエッチングのマスクとして用いてきたレジストマスク２０を除去した。レジストマスク２０の除去は、アセトンなどの有機溶剤に含浸するか、酸素プラズマにて灰化処理をするか、ＲＩＥ装置などのドライエッチングにて除去するといった方法を採ることができる。

本実施例では、化合物半導体層１４のドライエッチング処理によってレジストマスク２０の変質が生じたために、有機溶剤での除去が困難となっているので、ＣＦ₄ガスを用いたドライエッチングによって除去した。

その後、支持基板１０の表面に裏面電極１３を真空蒸着法によって形成した。この裏面電極１３は、Ｔｉ、Ａｕをそれぞれ４００ｎｍ、３００ｎｍの膜厚で順次形成した後、電極の合金化処理であるアロイ工程を、上下独立ヒータを備えたアロイ装置で行った。アロイの条件は、窒素ガス雰囲気下にて４００℃まで加熱し、その状態で５分間熱処理することとした。半導体発光素子用エピタキシャルウェハ２２はグラファイト製のトレー上に載せ、それを下部ヒータの組み込まれた下部プレート上に設置した。

更にその後、図２（ｆ）に示すように、再度フォトリソグラフィ工程と真空蒸着工程を行い、表面電極１２のほぼ中央に重なるように、ボンディングパッド電極１７を形成した。

ボンディングパッド電極１７の形状は直径Φ１００μｍの単純な円形状であり、先の工程で形成した表面電極１２の中央部に位置する円形状の部分と合致するように形成した。ボンディングパッド電極１７は、表面電極１２側からＴｉ、Ａｕで構成された構造であり、それぞれの膜厚は３０ｎｍ、１０００ｎｍとした。

このボンディングパッド電極１７形成後はアロイ処理を行わず、半導体発光素子ができあがるまでノンアロイ状態となっていることがワイヤボンディング工程を行う上で肝要である。

その後、上述のようにして形成された貼り替え型の半導体発光素子用エピタキシャルウェハ２２を、表面電極１２の円形状のボンディングパッド電極１７がほぼ中央に配置されるようにダイシング装置を用いて素子化を行った。

一般に、難切削材を多く含有するウェハをダイシングする場合には、ステップカット方式という複数回に分けてダイシングする方法が採られることがあるが、本発明に係る半導体発光素子用エピタキシャルウェハ２２の場合、１ステップのフルカットを採用した。

ダイサーは株式会社ディスコ製のＤＡＤ３４０という１軸式セミオートマチックダイシングソーを用いた。こちらには同じく株式会社ディスコ製のダイヤモンドブレードＺＨ０５−ＳＤ３０００−Ｎ１−１１０−ＡＡを装着して用いた。

このときのダイヤモンドブレードは、砥粒径が＃３０００、ダイヤモンド砥粒の集中度が１１０、刃先出し量が０．４６０ｍｍ、刃厚が１８μｍとした。切削位置は先の工程によって第１、第２金属接合層１１ａ、１１ｂを除去したダイシングストリート１９の部分であり、第１、第２金属接合層１１ａ、１１ｂが除去されている領域は縦横に亘って幅４０μｍで形成される。

この領域の中心を狙ってダイシングを行うことで、切削部における金属接合層が無い状態での切削加工が実現できる。切削条件は、スピンドル回転数３５０００ｒｐｍ、送り速度５ｍｍ／ｓｅｃ、切削深さ２３０μｍで行った。

半導体発光素子用エピタキシャルウェハ２２の厚さは約２１０μｍなので半導体発光素子用エピタキシャルウェハ２２を完全にフルカットし、ダイシングシートへの切り込みが２０μｍ程度の深さまで達するように切断した。このとき製作した半導体発光素子のチップピッチは設計上３２０μｍであり、ダイシング後の個別の半導体発光素子チップのサイズは約３００μｍ角のサイズとなった。

次に、作製した半導体発光素子１００について評価した。

その結果、ダイシング工程、チップの転写工程、シートの拡張工程を経たチップの裏面チッピングの様子を確認したところ、ウェハ面内における裏面チッピングの発生頻度はおよそ１０％に留まっており、そのどれもがチッピング幅２５μｍ以内の極めて小さいチッピング量であった。また、ダイシング工程時にかかるスループットは従来のおよそ２倍となった。

（実施例２）
支持基板の材料をＧｅとした点のみを実施例１と変えて半導体発光素子を作製し、評価を行った。

その結果、実施例１と同様の結果を得ることができ、支持基板がＧｅであっても本発明の効果が得られることが確認された。

（比較例１）
従来の方法で作製した半導体発光素子の評価を行った。

実施例１と異なる点は、形成した金属接合層に特に加工を行っていない点である。つまり、半導体発光素子用エピタキシャルウェハはダイシング切削位置も含めてほぼ全面で接合しており、素子化における切削位置の深さ方向における金属接合層のＡｕの厚さは１μｍである。

この半導体発光素子用エピタキシャルウェハを実施例１と同様に素子化工程を経て裏面チッピングの検査をした結果、ウェハ面内における裏面チッピングの発生頻度はおよそ８０％もあり、かつチッピング幅は最大で６０μｍ、小さくとも２５μｍ程度と比較的大きいものであった。

このように裏面チッピングの発生頻度が高く、かつその裏面チッピングの幅が大きい場合、半導体発光素子として充分な仕様を満足しない。従って、従来の方法で作製した場合には半導体発光素子の歩留まりを低下させるという問題がある。

（比較例２）
比較例１のダイシング加工条件を変えて作製した半導体発光素子の評価を行った。

比較例２では、２ステップ方式のダイシング工程を採用し、２台のダイシング装置を用いた。１つ目のダイサーは株式会社ディスコ製のＤＡＤ５２２という１軸式セミオートマチックダイシングソーを用いた。こちらには同じく株式会社ディスコ製のダイヤモンドブレードＺＨ０５−ＳＤ３０００−Ｎ１−１１０−ＢＣを装着した。

このときのダイヤモンドブレードは、砥粒径が＃３０００、ダイヤモンド砥粒の集中度が１１０、刃先出し量がおよそ０．５７０ｍｍ、刃厚が２９μｍのものである。切削条件は、スピンドル回転数３５０００ｒｐｍ、送り速度５ｍｍ／ｓｅｃ、切削深さ１００μｍで行った。半導体発光素子用エピタキシャルウェハの厚さは約２１０μｍなので、ウェハの半分の深さまでハーフカットしている。

１軸目のハーフカットを終えた後、ワークを１つ目のダイサーから取り外し、次いで２つ目のダイサーにセットした。２つ目のダイサーも株式会社ディスコ製のＤＡＤ５２２という１軸式セミオートマチックダイシングソーを用いた。こちらには同じく株式会社ディスコ製のダイヤモンドブレードＺＨ０５−ＳＤ３０００−Ｎ１−１１０−ＡＡを装着した。

このときのダイヤモンドブレードは、砥粒径が＃３０００、ダイヤモンド砥粒の集中度が１１０、刃先出し量がおよそ０．４４０ｍｍ、刃厚が１８μｍのものである。切削条件は、スピンドル回転数３００００ｒｐｍ、送り速度５ｍｍ／ｓｅｃ、切削深さ２３０μｍで行った。半導体発光素子用エピタキシャルウェハの厚さは約２１０μｍなので、ウェハを完全にフルカットし、ダイシングシートへの切り込みが２０μｍ程度の深さまで達するように切削した。

この半導体発光素子用エピタキシャルウェハを素子化工程を経て実施例１と同様に裏面チッピングの検査を行った結果、ウェハ面内における裏面チッピングの発生頻度およそ１５％であり、チッピングの幅も最大でおよそ３０μｍであった。この結果は実施例１よりもやや悪い。

これは、実施例１が金属接合層の無い状態であり、かつ１度のダイシング加工中において、加工性のよいＳｉを２００μｍ全て切削しながら進行するのに対し、比較例２では、２軸目のフルカット加工時には加工性のよいＳｉが１００μｍしか残っておらず、ブレードの自生発刃を促すことができないことに依存している。

さらに、ダイシング工程に要する時間は、実施例１と比較して２倍程度長くかかり、また、取り付けてあるブレードが異なるダイサーが２台必要となってしまうというデメリットが生じる。

上述の実施例１、２では、化合物半導体層側に形成する金属膜群をＡｌの金属光反射層、Ｐｔの合金化バリア層、拡散防止バリア層、Ａｕの金属接合層という構成としたが、これが例えば別の難切削材料であったり、あるいはバリア層が省かれる構造であったとしても、本発明の意図する所は切削位置における金属難切削材が多く含まれているものに対し、意図的に除去する施策によって施策部における金属難切削材の量を減らす、もしくは無くす構造とすることにあるのであり、本発明に示した構造を採れば同様の効果が得られることは容易推考である。

また、実施例１、２では発光波長６３０ｎｍの赤色半導体発光素子のみを作製例としたが、その他の波長帯域の半導体発光素子であっても本発明と同様の構成、形態を有する半導体発光素子であれば、本発明の意図する効果が得られることは容易推考である。

さらに、実施例１、２における表面電極形状以外の異形状、例えば四角、菱形、多角形などの形状を有した表面電極であったり、または界面電極形状が実施例１、２に記載以外の形状をしていたとしても本発明の意図する効果が得られることは容易推考である。

また、実施例１、２では特定のダイシング装置、ダイシングブレードを用いた例を記載したが、これと異なる装置、ブレードを用いた場合においても、本発明の意図する主の部分については、同様の効果が得られることは容易推考である。

上述の実施例１、２では、ウェットエッチングまたはドライエッチングによって除去する幅（ダイシングストリート１９の幅）は、３０μｍとしたが、これに限定されるものではなく、以下の条件を考慮して決定するとよい。

エッチングによって除去する幅は、ダイシングでの素子化切断幅に対し、５〜１０μｍ程度広いことが好ましい。これは、ダイシングの素子切断の切削加工位置狙いの精度や、切断幅の公差の関係上、間違いなくＡｕ膜のない領域を切断するためである。また、ウェットエッチングまたはドライエッチングによって除去する幅が狭すぎるとＡｕ膜をダイシングで巻き込む可能性があり、裏面チッピングの原因となってしまい、逆に、広すぎるとウェハ１枚あたりから取得できるＬＥＤチップの取得枚数が減ってしまうためである。

上述の実施例１、２および比較例１、２では、本発明の半導体発光素子を用いて、一例として発光波長が６３０ｎｍの赤色ＬＥＤを作製したが、ＬＥＤ以外、つまりレーザーダイオードなどを作製することもできる。

９ 金属光反射層
１１ａ 第１金属接合層
１１ｂ 第２金属接合層
１４ ダブルへテロ構造を含む積層構造（化合物半導体層）
１９ ダイシングストリート
２２ 半導体発光素子用エピタキシャルウェハ

Claims (3)

1. ダイシング加工を施すことによって各個の素子に分割される半導体発光素子用ウェハであって、
   出発基板上に形成されたダブルへテロ構造を含む積層構造と、
   前記ダブルへテロ構造を含む積層構造の前記出発基板とは反対側に形成された金属光反射層と、
   前記金属光反射層の前記ダブルへテロ構造を含む積層構造とは反対側に形成された第１金属接合層と、
   支持基板上に形成された第２金属接合層と、
   前記ダブルへテロ構造を含む積層構造の前記金属光反射層とは反対側の面の一部と、前記支持基板の前記第２金属接合層とは反対側の面の一部に形成された電極とからなり、
   前記第１金属接合層と前記第２金属接合層を重ね合わせ、貼り合わせた後に前記出発基板を除去してなる半導体発光素子において、
   前記貼り合わせの工程および前記出発基板除去後に、前記ダイシング加工により研削を受ける研削領域のうち、前記支持基板とは反対側から、前記ダブルへテロ構造を含む積層構造、前記金属光反射層、前記第１金属接合層の少なくとも一部まで、もしくは第２金属接合層の少なくとも一部までウェットエッチングまたはドライエッチングによって除去されることを特徴とする半導体発光素子用ウェハの製造方法。
2. 出発基板上にダブルへテロ構造を含む積層構造を成長させる工程と、
   前記ダブルへテロ構造を含む積層構造に接し前記出発基板とは反対側に金属光反射層を形成する工程と、
   前記金属光反射層に接し前記ダブルへテロ構造を含む積層構造とは反対側の面に第１金属接合層を形成する工程と、
   支持基板上に第２金属接合層を形成する工程と、
   前記第１金属接合層と前記第２金属接合層を重ね合わせ、貼り合わせ半導体発光素子用ウェハを形成する工程と、
   前記出発基板を除去し、前記ダブルへテロ構造を含む積層構造の前記金属光反射層とは反対側の面に接する面の一部と、前記支持基板の前記金属光反射層とは反対側の面に接する面の一部に電極を形成する工程とを含む半導体発光素子用ウェハの製造方法において、 前記貼り合わせの工程および前記出発基板除去後に、ダイシング加工により研削を受ける研削領域のうち、前記支持基板とは反対側の面から、前記ダブルへテロ構造を含む積層構造、前記金属光反射層、前記第１金属接合層の少なくとも一部まで、もしくは前記第２金属接合層の少なくとも一部までウェットエッチングまたはドライエッチングによって除去されることを特徴とする半導体発光素子用ウェハの製造方法。
3. 前記第１金属接合層および前記第２金属接合層はＡｕからなり、前記支持基板はＳｉ、もしくはＧｅからなる請求項１または２に記載の半導体発光素子用ウェハの製造方法。

Images