TW201327910A - 使用中間電傳導性接合層來製造及傳遞微裝置及微裝置陣列的方法 - Google Patents

使用中間電傳導性接合層來製造及傳遞微裝置及微裝置陣列的方法 Download PDF

Info

Publication number
TW201327910A
TW201327910A TW101142645A TW101142645A TW201327910A TW 201327910 A TW201327910 A TW 201327910A TW 101142645 A TW101142645 A TW 101142645A TW 101142645 A TW101142645 A TW 101142645A TW 201327910 A TW201327910 A TW 201327910A
Authority
TW
Taiwan
Prior art keywords
bonding layer
layer
micro
conductive bonding
conductive
Prior art date
Application number
TW101142645A
Other languages
English (en)
Other versions
TWI559572B (zh
Inventor
Hsin-Hua Hu
Andreas Bibl
John A Higginson
Hung-Fai Stephen Law
Original Assignee
Luxvue Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/372,422 external-priority patent/US8349116B1/en
Priority claimed from US13/436,260 external-priority patent/US8573469B2/en
Priority claimed from US13/436,314 external-priority patent/US8518204B2/en
Application filed by Luxvue Technology Corp filed Critical Luxvue Technology Corp
Publication of TW201327910A publication Critical patent/TW201327910A/zh
Application granted granted Critical
Publication of TWI559572B publication Critical patent/TWI559572B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V7/00—Reflectors for light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/28—Materials of the light emitting region containing only elements of group II and group VI of the periodic system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Light Receiving Elements (AREA)

Abstract

本發明描述製造微裝置及微裝置陣列並將該微裝置及該微裝置陣列傳遞至接收基板的方法。在一實施例中，電性絕緣層在蝕刻p-n型二極體層以形成複數個微p-n型二極體期間用作蝕刻停止層。在一實施例中，在微裝置之形成及微裝置至接收基板之傳遞期間使用導電中間接合層。

Description

使用中間電傳導性接合層來製造及傳遞微裝置及微裝置陣列的方 法 相關申請案
本申請案係於2012年2月13日提出申請的美國專利申請案第13/372,422號的部分連續申請案，該申請案主張於2011年11月18日提出申請的美國臨時專利申請案第61/561,706號、2012年2月3日提出申請的美國臨時專利申請案第61/594,919號、於2012年2月9日提出申請的美國臨時專利申請案第61/597,109號及於2012年2月10日提出申請的美國臨時專利申請案第61/597,658號的優先權，該等申請案之全部揭示內容皆以引用方式併入本文。
本發明係關於微半導體裝置。更特定而言，本發明之實施例係關於形成諸如發光二極體(light emitting diode；LEDs)之微裝置陣列並將該微裝置陣列傳遞至不同基板的方法。
基於氮化鎵(GaN)的發光二極體(LEDs)有望用於未來高效發光應用，來代替白熾燈與熒光燈。當前基於GaN的LED裝置係藉由在外部基板材料上之異質磊晶生長技術製備的。典型的晶圓級LED裝置結構可包括形成在藍寶石生長基板上的下部n型摻雜GaN層、單個量子阱(SQW)或多個量子阱(MWQ)，以及上部p型摻雜 GaN層。
在一個實施中，藉由蝕刻穿過上部p型摻雜GaN層、量子阱層並進入n型摻雜GaN層來將晶圓級LED裝置結構圖案化為藍寶石生長基板上的檯面陣列。上部p型電極形成在檯面陣列之頂部p型摻雜GaN表面上，且n型電極形成在與檯面陣列接觸之一部分n型摻雜GaN層上。在最終產品中，檯面LED裝置保留在藍寶石生長基板上。
在另一實施中，將晶圓級LED裝置結構從生長基板傳遞至受體基板，該受體基板諸如具有比GaN/藍寶石複合結構更易於被分割以形成個別晶片的優點之矽基板。在此實施中，晶圓級LED裝置結構永久地接合至具永久性接合層的受體(矽)基板。舉例而言，形成在檯面陣列之p型摻雜GaN表面上的p型電極可接合至具永久性接合層的受體(矽)基板。隨後移除藍寶石生長基板以暴露倒轉的晶圓級LED裝置結構，隨後薄化該倒轉的晶圓級LED裝置結構以暴露檯面陣列。隨後以暴露的n型摻雜GaN產生n型接點，並在與p型電極電接觸的矽表面上產生p型接點。在最終產品中，檯面LED裝置保留在受體基板上。亦可分割GaN/矽複合物以形成個別晶片。
本發明描述微發光二極體(LED)及形成用於傳遞至接 收基板之微LED陣列的方法。舉例而言，接收基板可為(但不局限於)顯示基板、發光基板、具有諸如電晶體或積體電路(ICs)之功能裝置的基板，或具有金屬再分配線之基板。在一實施例中，微LED結構包括：微p-n型二極體、位於微p-n型二極體之底表面下方的反射性金屬化堆疊，以及橫跨反射性金屬化堆疊之一部分側壁並橫向環繞反射性金屬化堆疊的電性絕緣隔離片，其中反射性金屬化堆疊位於微p-n型二極體與形成在基板上的接合層之間。在一實施例中，接合層具有近350℃或更低且更具體而言近200℃或更低之液相線溫度。在一實施例中，接合層係合金接合層。舉例而言，接合層可為銦銀(InAg)合金。取決於形成之方式，接合層可具有均勻濃度或梯度濃度。
電性絕緣隔離片可橫跨金屬化堆疊之一部分底表面。電性絕緣隔離片可橫跨微p-n型二極體之一部分底表面。等形介電質障壁層可橫跨微p-n型二極體之側壁並部分地橫跨微p-n型二極體之底表面。
在一實施例中，形成微LED陣列之方法包括以下步驟：將第一基板堆疊接合至第二基板堆疊上之接合層。第一基板堆疊可包括：形成在生長基板上之p-n型二極體層、p-n型二極體層上之複數個獨立反射性金屬化堆疊，以及橫向位於p-n型二極體層上之複數個獨立反射性金屬化堆疊之間的圖案化電性絕緣層。在一實施例中，可圖案化p-n型二極體層上之複數個獨立反射性金 屬化堆疊，隨後在將第一基板堆疊接合至第二基板堆疊上之接合層之前沉積電性絕緣層。亦可圖案化電性絕緣層以形成暴露複數個獨立反射性金屬化堆疊之複數個開口，隨後將第一導電接合層沉積在圖案化電性絕緣層與複數個獨立反射性金屬化堆疊上方。
第一基板堆疊可包括圖案化電性絕緣層與複數個獨立反射性金屬化堆疊上方之第一導電接合層。將第一基板堆疊接合至第二基板堆疊之步驟可包括以下步驟：將第一導電接合層接合至第二導電接合層。在一實施例中，第一導電接合層及第二導電接合層係由相同材料形成，並熔融接合在一起。舉例而言，兩個接合層之材料可具有近350℃或更低或更具體而言近200℃或更低之液相線溫度。在一實施例中，第一導電接合層及第二導電接合層係由銦形成。
在一實施例中，接合第一導電接合層與第二導電接合層以形成合金接合層。形成合金接合層之兩個接合層可形成具有近350℃或更低或更具體而言近200℃或更低之液相線溫度的合金。舉例來說，第一導電接合層可包括銀，且第二導電接合層可包括銦。或者，第一導電接合層可包括銦，且第二導電接合層可包括銀。可控制接合層之相對厚度以將合金接合層之液相線溫度保持在可用範圍內。在一實施例中，第一導電接合層與第二導電接合層之一者具有為第一導電接合層與第二導電接合層之另一者之厚度的5%或更低之厚度。將兩個接合 層接合在一起可造成此兩個導電接合層之一者或兩者在該等導電接合層彼此接觸之位置處被完全消耗在生成的合金接合層中。
隨後移除第一基板，且隨後蝕刻穿過p-n型二極體以在複數個獨立反射性金屬化堆疊上方形成複數個微p-n型二極體來暴露橫向地位於複數個微p-n型二極體之間的圖案化電性絕緣層。在一實施例中，使用電漿蝕刻技術執行蝕刻穿過p-n型二極體層以形成複數個微p-n型二極體之步驟。複數個微p-n型二極體可包括頂表面、底表面及楔形側壁，其中底表面比頂表面寬。在形成複數個微p-n型二極體之後，可蝕刻圖案化電性絕緣層以暴露複數個微p-n型二極體之每一者的底表面。等形介電質障壁層可隨後形成在複數個微p-n型二極體之每一者的側表面及一部分底表面上。等形介電層可覆蓋複數個微p-n型二極體之每一者中的量子阱層之側表面。
在一實施例中，傳遞一或更多個微LED至接收基板之方法包括以下步驟：將傳遞頭定位在載體基板上方，該載體基板具有設置在該載體基板上的微LED結構陣列。每一微LED結構包括：微p-n型二極體、位於微p-n型二極體之底表面下方的反射性金屬化堆疊，以及橫跨反射性金屬化堆疊之一部分側壁並橫向環繞反射性金屬化堆疊的電性絕緣隔離片，其中反射性金屬化堆疊位於微p-n型二極體與載體基板上的接合層之間。執行操作以在接合層中產生微LED結構之至少一者的相 變。舉例而言，該操作可包括以下步驟：加熱接合層高於接合層之液相線溫度，其中該液相線溫度為350℃或更低，或者更具體而言為200℃或更低。接合層亦可為合金接合層(諸如，Ag-In合金接合層)，或熔融接合的接合層(諸如，In-In接合層)。
用傳遞頭拾取用於微LED結構之至少一者的微p-n型二極體、反射性金屬化堆疊及電性絕緣隔離片。在一些實施例中，亦拾取接合層之實質部分，諸如近一半厚度的接合層。在一些實施例中，亦拾取橫跨側壁及微p-n型二極體之底表面之等形介電質障壁層。隨後將用傳遞頭拾取的微LED結構放置在接收基板上。傳遞頭可根據各種原理操作，包括傳遞頭根據靜電原理施加拾取壓力於微LED結構上。亦可將熱量施加至接合層以產生來自各種源的相變，包括局部熱量傳遞、經由載體基板之熱量傳遞及經由傳遞頭之熱量傳遞，以及上述之組合。
在一實施例中，製造微裝置(諸如微LED裝置)之方法包括以下步驟：用具有350℃或更低或更具體而言200℃或更低之液相線溫度的中間導電接合層將第一基板堆疊接合至第二基板堆疊。隨後圖案化第一基板堆疊中可含有量子阱層之主動裝置層(諸如p-n型二極體層)以形成複數個微裝置。隨後加熱中間導電接合層之區域至該導電接合層之液相線溫度或更高溫度，且用傳遞頭拾取複數個微裝置之至少一者連同一部分中間導電接 合層。隨後將微裝置及部分中間導電接合層放置在接收基板上之導電接收接合層上，且將中間導電接合層與導電接收接合層接合在一起以形成具有高於150℃或更具體而言高於200℃或高於250℃之液相線溫度的永久性合金接合層。舉例而言，中間導電接合層可為純金屬層、合金接合層或熔融接合層。
本發明之實施例描述微半導體裝置與形成傳遞至接收基板之微半導體裝置(諸如，微發光二極體(LEDs))陣列的方法。舉例而言，接收基板可為(但不局限於)顯示基板、發光基板、具有諸如電晶體或積體電路(ICs)之功能裝置的基板，或具有金屬再分配線之基板。儘管具體關於包含p-n型二極體之微LED描述本發明之實施例，但應理解本發明之實施例不受此限制且某些實施例亦可適用於以此方式經設計以用受控方式執行預定電子功能(例如，二極體、電晶體、積體電路)或光子功能(LED、雷射)的其他微半導體裝置。
在各種實施例中，參照諸圖作出描述。然而，可在無此等細節之一或更多者的情況下，或接合其他已知的方法與配置實踐某些實施例。在以下描述中，闡述許多具體細節(諸如，具體配置、尺寸及製程等)，以提供對本發明之透徹理解。在其他情況下，不以特定細節描述熟知的半導體製程及生產技術以免不必要地模糊本發 明。在整個此說明書中對「一個實施例」、「一實施例」等之提及意指結合實施例描述之特定特徵結構、結構、配置或特徵被包括在本發明之至少一個實施例中。因此，在整個此說明書中之不同地方出現的用語「在一個實施例中」、「在一實施例中」等未必指本發明之相同實施例。此外，可在一或更多個實施例中以任一適合的方式組合特定特徵結構、結構、配置或特徵。
如本文所使用之術語「橫跨」、「在...上方」、「至」、「在...之間」及「在...上」可指一個層相對於其他層的相對位置。「橫跨」另一層、在另一層「上方」或在另一層「上」或接合「至」另一層之一個層可直接接觸其他層或可具有一或更多個插入層。在層「之間」的一個層可直接接觸層或可具有一或更多個插入層。
如本文所使用之術語「微」裝置、「微」p-n型二極體或「微」LED結構可指根據本發明之實施例的某些裝置或結構之描述性尺寸。如本文所使用，術語「微」裝置或結構意指1 μm至100 μm之尺度。然而，應理解本發明之實施例不必受此限制，且實施例之某些態樣可適用於更大或可能更小之尺度。
在一個態樣中，本發明之實施例描述將塊狀LED基板處理成準備被拾取並傳遞至接收基板之微LED結構陣列的方法。以此方式，有可能將微LED結構整合並組裝入異質整合系統。可個別地、成群組地或作為整個陣列地拾取並傳遞微LED結構。因此，使微LED結構 陣列中之微LED結構準備被拾取並以高傳遞速率傳遞至接收基板(諸如，範圍從微顯示器至大面積顯示器之任一尺寸的顯示基板)。在一些實施例中，將準備被拾取的微LED結構陣列描述成具有10 μm×10 μm間距或5 μm×5 μm間距。以此等密度，例如6吋基板可容納近1.65億個具10 μm×10 μm間距的微LED結構，或近6.6億個具5 μm×5 μm間距的微LED結構。因此，可以具有具體功能性之高密度預製微裝置結構準備被拾取並傳遞至接收基板的方式產生該等結構。本文描述之技術不局限於微LED結構，且該等技術亦可用於其他微裝置之製造。
在另一態樣中，本發明之實施例描述微LED結構及微LED陣列，在該微LED結構及該微LED陣列中，每一微p-n型二極體形成在接合層之各別位置上方。接合層之各別位置可為或可不為橫向獨立位置。可在微LED拾取製程期間在對應於微LED之接合層之各別位置上執行操作，在該微LED拾取製程中，接合層之各別位置經歷協助拾取製程的相變。舉例而言，接合層之各別位置可回應於溫度循環自固態變化至液態。在液態下，接合層之各別位置可經由表面張力將微p-n型二極體保持在載體基板上之適當位置，同時亦提供可從中容易地釋放微p-n型二極體的媒體。另外，若在拾取製程期間傳遞頭與微LED結構接觸，則液態可作為緩衝或減震器以吸收由傳遞頭施加的力。以此方式，液態可藉由回 應於由傳遞頭施加的壓縮力在下層表面上變平滑來補償微LED陣列或傳遞頭陣列之構形中的不均勻性。在其他實施例中，接合層之各別位置可不經歷完整的相變。舉例而言，接合層之各別位置在部分地保持在固態的同時可回應於溫度循環變為實質上更具延展性的。在另一實施例中，接合層之各別位置可回應於操作(諸如，溫度循環)經歷晶相轉換。
在另一態樣中，本發明之實施例描述形成微LED結構及微LED結構陣列的方式，在該微LED結構及該微LED結構陣列中，電性絕緣層在蝕刻p-n型二極體層以形成複數個微p-n型二極體期間用作蝕刻停止層。因此，電性絕緣層可起到以下功能：保護微p-n型二極體之側壁及位於微p-n型二極體內部之量子阱層免受可退化微LED裝置之功能性的導電污染。在一實施例中，電性絕緣層在生長基板接合至載體基板期間用作對接合層沿p-n型二極體層之毛細作用的實體障壁。在一實施例中，電性絕緣層在蝕刻p-n型二極體層以形成複數個微p-n型二極體期間用作對下層導電層(諸如，導電接合層)之再分配或再濺射之實體障壁。
根據本發明之實施例，在蝕刻p-n型二極體層以形成橫跨反射性金屬化堆疊之一部分側壁並橫向環繞微LED結構陣列之反射性金屬化堆疊的電性絕緣隔離片後，圖案化電性絕緣層。電性絕緣隔離片可保護反射性金屬化堆疊內的層不受氧化。舉例而言，銀(Ag)層可用 作反射性金屬化堆疊內之反射鏡。電性絕緣隔離片可橫跨包括反射鏡層之反射性金屬化堆疊之一部分側壁，並保護反射鏡層不受可能潛在地改變反射鏡層之顏色並影響反射鏡層之反射性質的氧化。
在另一態樣中，本發明之實施例描述用一或更多個介面接合層增強生長基板接合至載體基板之間的黏著之方式，在該一或更多個介面接合層中，接合層在將生長基板與載體基板接合在一起之前形成在生長基板與載體基板之任一者或兩者上。一或更多個接合層可由各種材料(諸如，熱塑性聚合物、金屬及焊料)形成。在接合層形成於生長基板與載體基板之每一者上的情況下，接合層可由相同材料或不同材料形成。在一個實施例中，相同材料之導電接合層形成在生長基板與載體基板上並熔融接合在一起。舉例而言，兩個銦(或者銦合金)接合層可為熔融接合在一起的。在另一實施例中，藉由將形成在生長基板上的第一導電接合層接合至形成在載體基板上的第二導電接合層形成導電合金接合層，其中第一接合層與第二接合層係由不同材料形成。根據本發明之實施例，生成的接合層無論是單個層、熔融接合層還是合金接合層皆具有350℃或更低或更特定而言200℃或更低之熔融溫度或液相線溫度。在液態下，接合層可經由表面張力將微LED結構保持在載體基板上之適當位置，同時亦提供可從中容易地釋放微LED結構的媒體。因此，藉由熔融接合或合金接合形成 作為生長基板或載體基板之任何一者上之單個層的接合層可提供微LED結構之形成期間的黏著，該接合層並同時保持足夠低的液相線溫度或熔融溫度以用作可從中移除微LED結構的臨時媒體。
現參照第1圖，半導體裝置層110可形成在基板101上。在一實施例中，半導體裝置層110可包括一或更多個層且半導體裝置層110以此方式經設計以受控的方式執行預定電子功能(例如，二極體、電晶體、積體電路)或光子功能(LED、雷射)。應理解，儘管半導體裝置層110可以此方式經設計來以受控的方式執行預定功能，但是可不完全功能化半導體裝置層110。舉例而言，亦可不形成諸如陽極或陰極之接點。為了簡明且不模糊本發明之實施例，關於半導體裝置層110作為根據習知異質生長條件生長在生長基板101上的p-n型二極體層110做出以下描述。
p-n型二極體層110可包括具有對應於光譜中具體區域之能帶隙的合成半導體。舉例而言，p-n型二極體層110可包括基於II-VI族材料(例如，ZnSe)或包括III-V族氮化物材料(例如，GaN、AlN、InN、InGaN及以上之合金)與III-V族磷化物材料(例如，GaP、AlGaInP及以上之合金)之III-V族材料的一或更多個層。生長基板101可包括諸如(但不限於)矽、SiC、GaAs、GaN及藍寶石(Al2O3)之任何適合基板。
在一特定實施例中，生長基板101係藍寶石，且p-n 型二極體層110係由GaN形成。儘管藍寶石相對於GaN具有較大晶格常數及熱膨脹係數失配，但是藍寶石成本相當低、獲得方式廣泛且藍寶石之透明度與基於準分子雷射的升離(lift-off；LLO)技術相容。在另一實施例中，另一材料(諸如，SiC)可用作用於GaN p-n型二極體層110之生長基板101。如藍寶石，SiC基板可為透明的。若干生長技術可用於生長p-n型二極體層110，該若干生長技術諸如金屬有機化學氣相澱積(MOCVD)。藉由在將藍寶石生長基板101加熱至高溫(諸如，800℃至1000℃)的情況下同時將三甲基鎵(TMGa)及氨(NH3)前驅物引入至反應腔室中來生長例如GaN。在圖示於第1A圖中之特定實施例中，p-n型二極體層110可包括塊狀GaN層112、n型摻雜層114、量子阱116及p型摻雜層118。塊狀GaN層112可為由於矽或氧污染的n型摻雜，或有意摻雜有諸如矽之供體。n型摻雜GaN層114可同樣摻雜有諸如矽之供體，而p型摻雜層118可摻雜有諸如鎂之受體。可使用各種替代性p-n型二極體配置來形成p-n型二極體層110。同樣地，可使用各種單個量子阱(SQW)或多個量子阱(MQW)配置來形成量子阱116。另外，視情況而定可包括各緩衝層。在一個實施例中，藍寶石生長基板101具有近200 μm之厚度，塊狀GaN層112具有近0.5 μm-5 μm之厚度，n型摻雜層114具有近0.1 μm-3 μm之厚度，量子阱層116具有小於近0.3 μm之厚度且p型摻雜層118具有近0.1 μm-1 μm之厚度。
反射性金屬化堆疊層123隨後可形成在p-n型二極體層110上方。如第1A圖所圖示，反射性金屬化堆疊層123可包括電極層122及可選的障壁層124，但是可亦包括其他層。電極層122及障壁層124亦可包括多個層。在一實施例中，反射性金屬化堆疊層具有近0.1 μm-2 μm之厚度。電極層122可與p型摻雜GaN層118歐姆接觸，並可由高功函數金屬(諸如，Ni、Au、Ag、Pd及Pt)形成。在一實施例中，電極層122可對光發射具反射性，並可用作朝p-n型二極體層110向回反射光的鏡子。舉例而言，電極層122中可包括Ag或Ni層用於電極層122之反射性質。諸如Ag之電極層亦可為易受氧化的。障壁層124由於種種原因而視情況地包括在反射金屬化堆疊層123中，該等原因包括保護下層電極層122不受氧化，並防止雜質擴散進入電極層122或p-n型二極體110。舉例而言，障壁層124可包括(但不限於)Pd、Pt、Ni、Ta、Ti及TiW。在某些實施例中，障壁層124可防止組份從接合層擴散進入p-n型二極體層110。障壁層124亦可防止組份例如從如下所描述之接合層擴散進入電極層122。
根據本發明之某些實施例，p-n型二極體層110及反射金屬化堆疊層123生長在生長基板101上並隨後被傳遞至載體基板201，諸如，第2A-2E圖中圖示及在以下描述中更詳細地描述之載體基板。如在以下諸圖及描述 中更詳細地描述，可在將反射金屬化堆疊層123傳遞至載體基板201前圖案化反射金屬化堆疊層123。亦可在將p-n型二極體層110及反射金屬化堆疊層123傳遞至載體基板201前圖案化載體基板201及接合層210。因此，在形成微LED陣列用於後續傳遞至接收基板期間可以眾多變化實施本發明之實施例。
現參照第1B圖，可在傳遞至載體基板201前圖案化反射性金屬化堆疊層123。在一實施例中，可藉由將圖案化光阻層形成在p-n型二極體層110上方後沉積反射性金屬化堆疊層123來實現第1B圖之結構。隨後剝離光阻層(連同光阻層上之部分反射性金屬化堆疊層)，留下第1B圖圖示之橫向獨立反射性金屬化堆疊120。在某些實施例中，橫向獨立反射性金屬化堆疊120之間距對應於微LED陣列之間距可為5 μm、10 μm或更大。舉例而言，5 μm間距可由以2 μm空隙分隔之3 μm寬的橫向獨立反射性金屬化堆疊120形成。10 μm間距可由以2 μm空隙分隔之8 μm寬的獨立反射性金屬化堆疊120形成。但是，此等尺寸意為示例性且本發明之實施例不受此限制。在一些實施例中，如在以下描述及諸圖中以進一步細節所論述，橫向獨立反射性金屬化堆疊120之寬度小於或等於微p-n型二極體150陣列之底表面的寬度。
現參照第1C圖，電性絕緣層126係沉積在複數個獨立反射性金屬化堆疊120上方並橫向地在該複數個獨 立反射性金屬化堆疊120之間。在一實施例中，電性絕緣層126可由0.1 μm至1.0 μm厚的材料(諸如二氧化矽(SiO2)、氧化鋁(Al2O3)、氮化矽及聚醯亞胺)形成。亦可以高於在拾取操作期間熔融之接合層或合金接合層之液相線溫度的溫度沉積電性絕緣層126。舉例而言，可在接合層或合金接合層熔融期間以高於350℃的溫度沉積電性絕緣層126以使電性絕緣層126黏著至p-n型二極體層(例如，GaN)及障壁層124(例如，TiW)。
如在第1D圖之剖面側視圖圖解中所圖示，隨後圖案化電性絕緣層126以形成暴露複數個獨立反射性金屬化堆疊120的複數個開口125。在所圖示的特定實施例中，開口125具有小於複數個獨立反射性金屬化堆疊120之寬度的寬度，以使一部分電性絕緣層126形成各別反射性金屬化堆疊120的頂端上之唇部。
如第1E圖中所圖示，亦可圖案化電性絕緣層126以使唇部不形成在各別金屬化堆疊120之頂端上。舉例而言，微影圖案化技術或化學機械研磨(CMP)可用於圖案化與複數個獨立反射性金屬化堆疊120具有近似相同之寬度的開口125。
如第1F圖中所圖示，亦可以自對準的沉積製程圖案化電性絕緣層126，在該自對準的沉積製程中，當電性絕緣層126係各向同性地橫向沉積在獨立反射性金屬化堆疊120之間時遮住反射性金屬化堆疊120。在第 1E-1F圖所圖示之實施例之每一者中，經圖案化電性絕緣層126係橫向地在複數個獨立反射性金屬化堆疊120之間，並部分地橫跨包括電極層122之複數個獨立反射性金屬化堆疊120之側壁。
根據一些實施例，第1E-1F圖所圖示之生長基板101堆疊係準備好接合至載體基板201堆疊。舉例而言，生長基板101堆疊可接合至如下關於第2A-2E圖所論述的包括接合層210之載體基板201堆疊。在其他實施例中，額外層或多個額外層可形成在圖案化電性絕緣層126及複數個獨立反射性金屬化堆疊120上方。舉例而言，可形成諸如黏著促進層及/或接合層之額外層。參照第1G-1I圖，接合層128分別形成在第1E-1F圖之圖案化電性絕緣層126及複數個獨立反射性金屬化堆疊120上方。接合層128可由下文關於表1及表2描述之材料之任一者形成，該等材料中之一些材料可取決於接合層210用於形成熔融接合層或合金接合層之成分(若存在)。舉例而言，在接合層128係與接合層210合金接合的情況下，接合層128可為貢獻給表1中提供的化學成分之純金屬或金屬合金。在一實施例中，接合層128係導電的且近500埃至2000埃厚。在沉積導電接合層128之前，視情況形成黏著層129以增強導電接合層128至電性絕緣層126(例如，SiO2)之黏著。舉例而言，黏著層129可由100埃至1000埃且更具體而言近300埃或更低之厚度的Ti、TiW、Cr或Ni形成。
現參照第1J-1L圖，可分別圖案化第1G-1I圖之接合層128及黏著層129。在所圖示的特定實施例中，在接合層128不與載體基板上之相應接合層接觸的區域處自電性絕緣層126上方移除接合層128及黏著層129。
第2A-2E圖係具有用於接合至生長基板101堆疊之載體基板201之各種實施例的剖面側視圖圖解。接合層210可由下文關於表1及表2描述之材料之任一者形成，該等材料之一些材料可取決於接合層128用於形成熔融接合層或合金接合層之成分(若存在)。舉例而言，在接合層210係與接合層128合金接合的情況下，接合層210可為貢獻給表1中提供的化學成分之純金屬或金屬合金。在形成接合層210前可視情況形成黏著層208。舉例而言，黏著層208可由100埃至1000埃且更具體而言近300埃或更低之厚度的Ti、TiW、Cr或Ni形成。第2A圖圖示載體基板201及在接合之前不圖案化之接合層210及黏著層208。第2B-2D圖圖示載體基板201，該載體基板201已經圖案化以形成具有側壁204並由凹溝206分隔的複數個支柱202。支柱202可由各種材料及技術形成。在一實施例中，可藉由以蝕刻或壓印製程圖案化載體基板201來與載體基板201整體形成支柱202。舉例而言，載體基板201可為具有整體形成之支柱202的矽基板。在另一實施例中，支柱可形成在載體基板201之頂部上。舉例而言，可藉由向上電鍍及光阻劑升離技術來形成支柱202。支柱可由包括半導 體、金屬、聚合物、介電質等任何適合的材料形成。
支柱202可具有等於或小於微p-n型二極體150之寬度的最大寬度，此情況將在以下描述及諸圖中變得更加明顯。在一實施例中，凹溝支柱202之高度為接合層210之厚度的至少兩倍。在一實施例中，接合層210可具有近0.1 μm-2 μm之厚度，且凹溝支柱具有至少0.2 μm-4 μm之高度。在第2B圖所圖示之特定實施例中，等形接合層210形成在支柱202上方，並在側壁204上且在凹溝206內。在第2C圖所圖示的特定實施例中，非均質地沉積接合層210及黏著層208，以使接合層210及黏著層208僅形成在支柱202之頂表面上及凹溝206內，而非大量沉積在側壁204上。在第2D圖所圖示的特定實施例中，接合層210及黏著層208僅形成在支柱202之頂表面上。可藉由以相同的圖案化光阻劑圖案化支柱202、黏著層208及接合層210來形成此配置。在第2E圖所圖示之特定實施例中，可以光阻劑升離技術形成接合層210之橫向獨立位置，在該等橫向獨立位置中，黏著層及接合層之毯覆層沉積在圖案化光阻層上方，隨後升離該等毯覆層(連同光阻層上之部分黏著層及接合層)留下第2E圖圖示之接合層210之橫向獨立位置，但可使用其他處理技術。
如上文關於第2B-2E圖及第1B-1L圖所描述，本發明之某些實施例包括接合層128、210之橫向獨立位置及/或橫向獨立反射性金屬化堆疊120。關於第2B圖， 藉由凹溝206橫向分隔支柱202之頂部上的接合層之特定位置，在該等特定位置中，等形接合層210形成在支柱202上方，並形成在側壁204上且在凹溝206內。因此，即使等形接合層210係連續的，支柱202之頂部上的接合層210之位置仍為橫向獨立位置。同樣地，藉由第2E圖中之接合層210之個別不連續位置之間的空間橫向分隔該等位置。在存在支柱202的情況下，接合層210厚度與支柱202高度的關係可成為接合層210之位置之橫向間隔的因素。
如上所描述之接合層128及210可由諸如熱塑性聚合物、金屬及焊料之各種適合的材料形成。作為單個接合層或在經由熔融接合或合金接合接合在一起時的接合層可能夠將微LED結構黏著至載體基板。在一實施例中，生成的接合層可具有低於近350℃或更具體而言低於近200℃之液相線溫度或熔融溫度。在此等溫度處，生成的接合層可經歷相變而不實質上影響微LED結構之其他成分。在一實施例中，生成的接合層可為導電的。舉例而言，在生成的接合層回應於溫度變化而經歷從固態至液態之相變的情況下，一部分生成的接合層可在如以下描述中以更詳細地描述之拾取操作期間保持微LED結構。在此實施例中，生成的接合層由導電材料形成可為有利的，以使該生成的接合層在隨後傳遞至接收基板時不會不利地影響微LED結構。在此情況下，在傳遞操作期間保持微LED結構之部分生成的接合層 可幫助將微LED結構接合至接收基板上的導電墊。
焊料可為用於接合層128、210之適合的材料，因為許多焊料在自身固態中通常為韌性材料並與半導體及金屬表面展現有利的潤濕。典型的合金並非在單個溫度處而是在溫度範圍中熔融。因此，焊料合金之特徵通常在於對應於合金保持液相所處之最低溫度的液相線溫度，以及對應於合金保持固相所處之最高溫度的固相線溫度。於表1中提供可用於本發明之實施例之低熔融焊料材料的示例性列表，在表1中，以成分之重量百分比列舉化學成分。如上所描述，在接合層128、210接合在一起形成合金接合層的情況下，接合層128、210可為貢獻給表1中提供的化學成分之純金屬或金屬合金。
在表2中提供可用於本發明之實施例之熱塑性聚合物的示例性列表。
根據本發明之實施例，可以均勻厚度形成接合層128、210並可藉由取決於特定成分之各種適合的方法沉積接合層128、210。舉例而言，可藉由電子束(E-束)蒸鍍來濺鍍、沉積或以晶種層電鍍焊料成分以獲得均勻厚度。
現參照第3A-3B圖，生長基板101及載體基板201可在熱量及/或壓力下接合在一起。應理解，儘管第3B圖圖示第1I圖之圖案化結構與第2A圖之未圖案化結構的接合，但是此等圖解係示例性的且根據本發明之實施例預計第1A-1L圖及第2A-2E圖之任一組合。另外，可使用僅單個接合層128或210將生長基板101與載體基板201接合在一起。
在一實施例中，在第3A-3B圖所圖示之基板的接合期間，導電接合層128可擴散進入導電接合層210，或反之，轉換層128、210可擴散進入合金接合層。如上文所描述，生成的接合層之一個功能係將包括微p-n型二極體之微LED結構保持在載體基板上之適當位置，同時亦提供從中可容易地釋放微LED結構的媒體。在一些實施例中，導電接合層128、210之一者由熔融或液相線溫度大於350℃或更具體而言大於200℃之材料 形成，然而，生成的合金接合層之特徵在於350℃或更低或更具體而言200℃或更低之熔融或液相線溫度以提供可從中拾取微LED的媒體。因此，以具體成分及厚度形成導電接合層128、210以實現接合層128及接合層210之相互擴散後的期望合金濃度。在一實施例中，選擇接合層128及接合層210之成分及厚度以實現共晶合金接合，在該接合中，共晶合金在具體成分及溫度處自固態直接轉換至液態而無需液態及固態之兩相平衡。
根據本發明之實施例，以接合層128、210產生的接合介面可比獨自使用接合層210的接合介面牢固。增加的接合介面強度可在例如下文更詳細地描述之生長基板101移除期間為系統提供額外結構完整性。舉例而言，在雷射升離技術用於移除生長基板的情況下，系統經受熱量及機械衝擊波，該等熱量及機械衝擊波可潛在地造成生長基板101與載體基板201之間的層之分層及p-n型二極體層110之裂縫。根據本發明之實施例，接合層128、210之共熔接合可產生防止此分層的牢固接合介面，藉此保持p-n型二極體層110之完整性。
第4A圖係根據本發明之實施例以莫耳量存在之銀-銦(Ag-In)二元相圖。疊加的垂直線及水平線指示具有200℃(473°K)之液相線溫度的示例性Ag-In合金接合層，該合金含有0.93莫耳的In至0.07莫耳的Ag。假定Ag具有107.8682 g/mol之分子量及10.49 g/cc之密度，以及In具有114.818 g/mol之分子量及7.31 g/cc 之密度，在假定合金接合層中Ag-In之完全相互擴散的情況下可決定導電接合層128、210之相對厚度。舉例而言，可用Ag導電接合層128互相擴散1.5 μm厚的In導電接合層210達到740埃之厚度以形成具有200℃之熔融溫度的合金接合層。作為另一實例，可以Ag導電接合層128互相擴散2.0 μm厚的In導電接合層210達到986埃之厚度以形成具有200℃之熔融溫度的合金接合層。因此，在此實例中，導電接合層128具有為導電接合層210之厚度的5%或更低之厚度。儘管已經以包括較低熔融溫度材料(In，156.7℃)之接合層210與包括較高熔融溫度材料(Ag，962℃)之接合層128描述此等具體實施例，但是相反的佈置亦可能具有包括較高熔融溫度材料之接合層210與包括較低熔融溫度材料之接合層128。
在接合操作期間使用室溫與生成的合金之液相線溫度之間的溫度分佈可實現導電接合層128材料(例如，Ag)在導電接合層210中之均勻擴散分佈。由於相互擴散，可以高於接合層128、210之較低液相線溫度的溫度執行接合操作。舉例而言，在導電接合層128係由Ag形成且導電接合層210係由In(156.7℃液相線溫度)形成的情況下，接合溫度分佈可包括使堆疊溫度保持在近160℃達足夠長的延長時間期間以產生合金接合層中之恆定濃度的共熔濃度。儘管恆定濃度可不是必要的，但是在接合層之頂表面(接合層之先前位置)與合金接 合層之底表面相比具有較高Ag濃度的情況下，濃度梯度可保持在合金接合層中。
儘管已描述二元Ag-In合金接合層系統之具體實例，但是應理解，本發明之實施例不局限於僅Ag-In合金接合系統且可取得其他適合的系統，該等其他適合的系統諸如(但不限於)基於表1提供之成分的彼等系統。舉例而言，除表1列舉之合金接合系統外，可基於根據本發明之實施例在第4B-4C圖中所圖示以莫耳量存在之二元相圖取得Au-In合金接合系統與Al-In合金接合系統。
第5圖係在接合之前並列存在之生長基板101與載體基板201之各個非限制性可能結構的剖面側視圖圖解。第5'圖係在將生長基板101與載體基板201接合之後並列存在之各個非限制性可能結構的剖面側視圖圖解。在表3中描述基板之特定組合。舉例而言，第5圖所圖示之特定實施例(實例A)表示第2A圖所圖示之載體基板接合至第1G圖所圖示之生長基板。關於導電接合層128與導電接合層210之合金接合以形成合金接合層211進行以下描述。然而，應理解本發明之實施例不局限於合金接合，且典型的接合層可為熔融接合層或如上文所描述之其他接合層。
仍參照第5'圖，所圖示之實施例的一個特徵結構為接合至載體基板201堆之生長基板101堆的構形在接合操作期間嵌入(或壓印)進合金接合層211。舉例而言，包括反射性金屬化堆疊120下部之電性絕緣層的構形嵌入(或壓印)進合金接合層211。此舉可協助均勻高度之微LED結構陣列的形成。然而，本發明之實施例不需要此類，且不需要構形在接合製程期間嵌入(或壓印)進合金接合層211。
所圖示之實施例的另一特徵結構為電性絕緣層126係p-n型二極體層110與下層金屬層(例如，黏著層129、合金接合層211、黏著層208)之間的實體障壁。因此，電性絕緣層126沿隨後自p-n型二極體層110形成之微p-n型二極體的底表面提供對金屬污染的障壁。參照第5'圖之實例B、實例C、實例G及實例H，另一顯著特徵結構為在接合操作期間不與導電接合層128接觸之導電接合層210的部分不包括在合金接合層211中。儘管不是必需的，但再一顯著的特徵結構為可在接合層128及黏著層129以及接合層210接合至該等層將接合在一起的位置處之前圖案化該等層。
現參照第6圖，已經從接合結構移除生長基板101。若生長基板係透明的，則可藉由適合的方法(諸如，化學蝕刻或基於準分子雷射的升離(LLO))移除生長基板 101。在一實施例中，藉由以短脈衝(例如，數十毫微秒)從紫外線雷射(諸如Nd-YAG雷射或KrF準分子雷射)輻射101/110層介面穿過透明的藍寶石生長基板101來完成GaN p-n型二極體層110從透明的藍寶石生長基板101之LLO。介面處GaN p-n型二極體層110之吸收造成介面之局部加熱，該局部加熱造成介面GaN處至液態Ga金屬及氮氣的分解。一旦已輻射期望的區域，可藉由在加熱板上再熔融Ga來移除透明的藍寶石生長基板101。
根據本發明之實施例，接合層128及接合層210之共晶合金接合可實現增加的接合介面強度，該增加的接合介面強度在生長基板101移除期間(例如，在生長基板以該雷射升離技術經歷熱量及機械衝擊波之雷射升離技術期間)為系統提供額外結構完整性。增加的接合介面強度可在生長基板之移除期間防止分層藉此保持p-n型二極體層110之完整性。
現參照第7圖，p-n型二極體層110薄化至期望的厚度。回頭參照第1A圖中擴大的p-n型二極體層110，移除預定量之塊狀GaN層112(可為n型)或一部分n型GaN層114以在p-n型二極體薄化後保持可操作的p-n型二極體。取決於下層的結構，可使用適用技術(諸如，研磨、濕式蝕刻或乾式蝕刻)執行薄化製程。舉例而言，可執行至期望厚度之研磨及/或定時蝕刻的組合。在存在下層的圖案化結構(諸如，支柱)的情況下， 可執行至期望厚度的定時蝕刻以免破壞圖案化結構。
現參照第8圖，圖案化遮罩層140可形成在變薄的p-n型二極體層110上用於蝕刻p-n型二極體層110以形成複數個獨立微p-n型二極體150。遮罩層140可由光阻劑或比光阻劑對GaN蝕刻條件更具抗性之諸如金屬(例如，鉻、鎳)或介電質(氮化矽、氧化矽)之各種材料形成。可使用乾式電漿蝕刻技術(諸如，反應式離子蝕刻(RIE)、電子迴旋加速器諧振源(ECR)、感應耦合的電漿反應式離子蝕刻(ICP-RIE)及化學協助的離子束蝕刻(CAIBE))執行GaN p-n型二極體層110之蝕刻。蝕刻化學可為基於鹵素的，包含諸如Cl2、BCl3或SiCl4之物種。
如圖所示，電性絕緣層126在GaN p-n型二極體層110之蝕刻期間用作蝕刻停止層。因此，電性絕緣層保護微p-n型二極體150之側壁153以及位於微p-n型二極體150內之量子阱結構免受下層的導電合金接合層211及黏著層129及208(若存在黏著層129及208)的污染。舉例而言，因為乾式電漿蝕刻化學從被覆蓋的導電合金接合層211或黏著層129及208看見電性絕緣層126(例如，SiO2)而非金屬，所以消除再濺鍍在p-n型二極體150上的金屬。
在第8圖所圖示之特定實施例中，微p-n型二極體150可具有向外楔形側壁153(自微p-n型二極體150頂部至底部)達15度。舉例而言，可使用具基於氯之蝕刻 化學的RIE。或者，側壁153可為垂直的。舉例而言，可使用為基於氯之蝕刻化學的ICP-RIE來獲得垂直側壁。如在第15圖之描述中將變得更加明白，向外楔形側壁在一些實施例中當形成已被拾取並傳遞至接收基板之一系列微LED結構上方的共用接點時可為有利的。在某些實施例中，微p-n型二極體150之間的間距可為5 μm、10 μm或更大。舉例而言，具有5 μm間距之微p-n型二極體150陣列可由以2 μm空隙分隔的3 μm寬的微p-n型二極體形成。具有10 μm間距之微p-n型二極體150陣列可由以2 μm空隙分隔的8 μm的寬微p-n型二極體形成。如第8'圖所圖示，在蝕刻p-n型二極體層110以形成複數個獨立微p-n型二極體150完成後，可移除圖案化遮罩層140以暴露複數個微p-n型二極體150之頂表面152。或者，可稍後移除圖案化遮罩層140。
現參照第8"圖，圖案化電性絕緣層126以形成橫向環繞微LED結構陣列之反射性金屬化堆疊120的電性絕緣隔離片127。電性絕緣隔離片127亦可橫跨獨立反射性金屬化堆疊120之一部分側壁，保護獨立反射性金屬化堆疊之反射鏡層不受可能潛在地改變反射鏡層之顏色並影響反射鏡層之反射性質的氧化。舉例而言，銀(Ag)層可用作反射性金屬化堆疊內之反射鏡層。
在一實施例中，若尚未移除，則可以回蝕電性絕緣層126以形成橫向獨立電性絕緣隔離片127之相同的操作 來移除圖案化遮罩層140。或者，在蝕刻溶液對電性絕緣層126及圖案化遮罩層140具有不同選擇性的情況下，圖案化遮罩層140可保持p-n型二極體150並使用圖案化遮罩層140形成等形介電質障壁層中的接點開口，如關於第9-9'圖所描述。
仍參照第8"圖，微LED陣列包括載體基板201、載體基板上之合金接合層211的複數個位置(該等位置可為或可不為橫向獨立的)，以及合金接合層211之複數個位置上方之各別複數個分隔的微p-n型二極體150。複數個獨立反射性金屬化堆疊120形成在各別複數個獨立微p-n型二極體150與合金接合層211之複數個位置之間。複數個電性絕緣隔離片127橫向環繞並橫跨複數個獨立反射性金屬化堆疊120之側壁。複數個電性絕緣隔離片127亦可橫跨各別複數個反射性金屬化堆疊120之一部分底表面。複數個電性絕緣隔離片127亦可橫跨各別複數個微p-n型二極體150之一部分底表面。在一些實施例中，載體基板包括各別複數個支柱202，在該各別複數個支柱202上形成合金接合層211之複數個橫向獨立位置，如實例B-D及實例G-I所圖示。
在一些實施例中，微p-n型二極體150包括頂表面152及底表面151，且反射性金屬化堆疊120包括頂表面及底表面，且微p-n型二極體150之底表面151寬於反射性金屬化堆疊120之頂表面。在一些實施例中，複數個微p-n型二極體150各自包括與各別複數個支柱202之 每一者的頂表面具有近相同寬度的底表面151。在其他實施例中，複數個微p-n型二極體150各自包括寬於各別複數個支柱202之每一者之頂表面的底表面151。微p-n型二極體150底部寬度與下層的支柱202頂表面的關係可影響拾取製程。舉例而言，若合金接合層211在拾取製程期間展現從固態至液態的相變，則微p-n型二極體150基本上浮動在液態層上。液態合金接合層211中之表面張力可使微p-n型二極體150保持在支柱202之頂部上的適當位置。特定言之，與支柱202之頂表面之邊緣相關的表面張力可進一步協助維持微p-n型二極體150在支柱202頂表面寬度小於或近似等於p-n型二極體150底部寬度的適當位置。
在一些實施例中，複數個微p-n型二極體150定位在未圖案化的合金接合層211上方。舉例而言，如實例A與實例F所圖示，合金接合層211可為載體基板上之均勻的層，且合金接合層211之相應的複數個位置為彼此非橫向獨立的。在其他實施例中，複數個微p-n型二極體150定位在圖案化的合金接合層211上方。舉例而言，如實例B-E與實例G-J所圖示，圖案化合金接合層可包括合金接合層211之複數個橫向獨立位置。在一實施例中，複數個微p-n型二極體150各自包括具有與合金接合層211之複數個橫向獨立位置之相應頂表面相同或更大之寬度的底表面151。
如先前所描述，合金接合層在拾取製程期間可吸收與 使微LED結構與傳遞頭接觸相關之壓縮力。因此，合金接合層可吸收壓縮力並橫向隆起。在圖案化每一微LED結構以具有小分隔距離(例如，具有2 μm之小分割距離)的情況下，應最小化自每一微LED結構橫向突出之合金接合層的量以免在拾取製程期間干擾鄰近的微LED結構。在凹溝206存在於支柱202之間的某些實施例中，凹溝可作為(合金)接合層儲集器，熔融(合金)接合層可流動進入該等儲集器而不干擾鄰近的微LED結構。
在一些實施例中，例如用關於第20圖更詳細地描述之傳遞頭300準備將第8"圖之微LED結構拾取並傳遞至接收基板。在其他實施例中，可在微p-n型二極體150被拾取並傳遞至接收基板之前由微p-n型二極體150之任何微p-n型二極體150的陣列形成薄等形介電質障壁層。現參照第9-10"圖，薄等形介電質障壁層160可形成在第8"圖之微p-n型二極體之任何微p-n型二極體150的陣列上方。在一個實施例中，薄等形介電質障壁層160在拾取製程期間可免受鄰近的微p-n型二極體150之間的電荷弧擊穿，並藉此使鄰近的微p-n型二極體150在拾取製程期間避免黏附在一起。薄等形介電質障壁層160亦可保護微p-n型二極體150之側壁153、量子阱層116及底表面151免受可能影響微p-n型二極體150之完整性的污染。舉例而言，薄等形介電質障壁層160在後續溫度循環(特別是在高於接合層材料 210/211之液相線溫度或熔融溫度之溫度處)期間(諸如，在自載體基板拾取微裝置並將微裝置釋放在接收基板上之期間)可用作對接合層材料210(或合金接合層211)向上毛細作用微p-n型二極體150之側壁及量子層116的實體障壁。一旦微p-n型二極體150放置在接收基板上，薄等形介電質障壁層160亦可絕緣微p-n型二極體150。在一實施例中，薄等形介電質障壁層160為近50-600埃厚的氧化鋁(Al2O3)。可藉由各種適用技術(諸如(但不限於)，原子層沉積(ALD))來沉積等形介電質障壁層160。
現參照第9-9'圖，薄等形介電質障壁層160可形成在第8"圖之微p-n型二極體150之任何微p-n型二極體150陣列上方，在第8"圖中還未移除圖案化遮罩層140。薄等形介電質障壁層160可形成在微p-n型二極體150之任何微p-n型二極體150陣列上方並等形於且橫跨遮罩層140之暴露的表面，以及p-n型二極體150之側壁153及底表面151。等形介電質障壁層160亦可橫跨電性絕緣隔離片127、合金接合層211以及黏著層129(若存在黏著層129)之暴露的表面。隨後以升離技術移除遮罩層140，升離形成在遮罩層140上的部分薄等形介電質障壁層160，產生如第9'圖所圖示之包括接點開口162之結構。在第9'圖所圖示之特定實施例中，等形介電質障壁層160並非形成在微p-n型二極體150之頂表面152上。
參照第10-10"圖，薄等形介電層亦可形成在第8"圖之微p-n型二極體150陣列上方，隨後圖案化該薄等形介電層以產生接點開口162。如第10圖所圖示，薄等形介電質障壁層160可形成在微p-n型二極體150之任何微p-n型二極體150陣列上方並等形於且橫跨p-n型二極體150之暴露的頂表面及側壁。介電質障壁層160亦可橫跨p-n型二極體150之暴露的底表面151及電性絕緣隔離片127、合金接合層211以及黏著層129(若存在黏著層129)之暴露的表面。毯覆式光阻層隨後可形成在p-n型二極體陣列及載體基板201上方，並隨後經圖案化以形成每一微p-n型二極體150上方的開口。隨後可蝕刻薄等形介電質障壁層160以形成每一微p-n型二極體150之頂表面上的接點關口162。接點開口162圖示於移除圖案化光阻劑後的第10'-10"圖中。如第10'圖所圖示，接點開口162可具有略寬於微p-n型二極體150之頂表面的寬度。在第10'圖所圖示之實施例中，接點開口162暴露微p-n型二極體150之頂表面及微p-n型二極體150之側壁的上部，而介電質障壁層160覆蓋並絕緣量子阱層116。如第10"圖所圖示，接點開口162可具有略小於微p-n型二極體150之頂表面之的寬度。寬度上的差異可能為用於圖案化光阻劑中對準容限之調整的結果。因此，等形介電質障壁層160可形成環繞微p-n型二極體150之頂表面及側壁的唇部。來自第10"圖實例A之微LED結構的示例性陣列圖示於第11圖 中。
第12A-12B圖包括根據本發明之實施例之載體基板201及微LED結構陣列的剖面俯視圖圖解與剖面側視圖圖解。在所圖示的特定實施例中，自第11圖中之微LED結構產生陣列。然而，應理解，第12A-12B圖意指示例性，且微LED結構陣列可由先前描述的微LED結構之任何微LED結構形成。在第12A圖中所圖示的實施例中，每一個別微p-n型二極體150圖示為一對同心圓，該對同心圓具有對應於微p-n型二極體150之頂表面及底表面之不同寬度以及橫跨在頂表面及底表面之間的相應楔形側壁的不同直徑或寬度。在第12B圖中所圖示的實施例中，每一個別微p-n型二極體150圖示為具有楔形角或圓角的一對同心正方形，其中每一正方形具有對應於微p-n型二極體150之頂表面及底表面之不同寬度以及從頂表面及底表面橫跨的相應楔形側壁之不同寬度。然而，本發明之實施例不需要楔形側壁，且微p-n型二極體150之頂表面及底表面可具有相同的直徑或寬度以及垂直側壁。如第12A-12B圖所圖示，微LED結構陣列被描述為具有間距(P)、每一微LED結構之間的空隙(S)及每一微LED結構之最大寬度(W)。為了明晰且簡明，在俯視圖圖解中用虛線僅圖示x尺寸，但是應理解可存在類似的y尺寸且該類似的y尺寸可具有相同的或不同的尺寸值。在第12A-12B圖所圖示之特定實施例中，x尺寸值及y尺寸值在俯視圖圖解 中係相同的。在一個實施例中，微LED結構陣列可具有10 μm的間距(P)、其中每一微LED結構具有2 μm的空隙(S)及8 μm的最大寬度(W)。在另一實施例中，微LED結構陣列可具有5 μm之間距(P)，其中每一微LED結構具有2 μm之空隙(S)及3 μm之最大寬度(W)。然而，本發明之實施例不局限於此等具體尺寸，且可使用任何適合尺寸。
將微LED結構傳遞至接收基板之方法的實施例係描述於第13圖中。在此實施例中，提供具有設置在該載體基板上之微LED結構陣列的載體基板。如上文所描述，每一微LED結構可包括微p-n型二極體、位於微p-n型二極體之底表面下方的反射性金屬化堆疊，以及橫向環繞並橫跨反射性金屬化堆疊之一部分側壁的電性絕緣隔離片，其中反射性金屬化堆疊在微p-n型二極體與載體基板上的接合層之間。如上文所描述，接合層可為單個接合層、合金接合層或熔融接合的接合層。電性絕緣隔離片可視情況橫跨反射性金屬化堆疊之一部分底表面及/或微p-n型二極體之一部分底表面。等形介電質障壁層可視情況橫跨微p-n型二極體之側壁。等形介電質障壁層可另外橫跨微p-n型二極體之一部分底表面。在操作1310處，在接合層中產生針對微LED結構之至少一者的相變。舉例而言，相變可與加熱接合層高於形成接合層之材料之熔融溫度或液相線溫度相關。微p-n型二極體、反射性金屬化堆疊及電性絕緣隔 離片，以及視情況地用於微LED結構之至少一者的一部分等形介電質障壁層，以及視情況地一部分接合層可隨後在操作1320處用傳遞頭被拾取並隨後在操作1330處被放置在接收基板上。
於第14圖中提供根據實施例之操作1320的一般性圖解，在第14圖中，傳遞頭300拾取微p-n型二極體150、反射性金屬化堆疊120、電性絕緣隔離片127、用於微LED結構之至少一者的一部分等形介電質障壁層160以及一部分合金接合層211。已拾取之實例A的微LED結構與圖解中其他示例性微LED結構相比略微擴大。在所圖示的特定實施例中，已形成等形介電質障壁層260，然而，在其他實施例中，可能不存在等形介電質障壁層。在一些實施例中，可用微LED結構升離諸如近一半之一部分合金接合層211。儘管圖示包括實例A之微p-n型二極體150的具體微LED結構，但是應理解，可拾取包括本文描述之微p-n型二極體150之任何微p-n型二極體150的微LED結構之任何微LED結構。另外，儘管第14圖中所圖示的實施例圖示拾取單個微LED結構的傳遞頭300，但是在其他實施例中傳遞頭300或複數個傳遞頭300可拾取微LED結構之群組。
仍參照第14圖，在所圖示的特定實施例中，微p-n型二極體150之底表面寬於反射性金屬化堆疊120之頂表面，且等形介電質障壁層160橫跨微p-n型二極體150之側壁、微p-n型二極體150之一部分底表面。在一個 態樣中，在微p-n型二極體150下部包覆的部分等形介電質障壁層160保護微p-n型二極體150之側壁上的等形介電質障壁層160在用傳遞頭300之拾取操作期間免於碎裂或斷裂。可在鄰近電性絕緣隔離片127或合金接合層211之等形介電質障壁層160中，特別是在具銳角的角落及位置處產生應力點。在使微LED結構與傳遞頭300接觸及/或在合金接合層中產生相變後，此等應力點變成等形介電質障壁層160中的天然斷點，可在此等斷點處切割等形介電層。在一實施例中，在使微LED結構與傳遞頭接觸及/或在合金接合層中產生相變後，在天然斷點處切割等形介電質障壁層160，此舉可在拾取微p-n型二極體及反射性金屬化堆疊之前或期間。如先前所描述，液態的合金接合層可回應於與使微LED結構與傳遞頭接觸相關的壓縮力在下層的結構上方變平順。在一實施例中，在使微LED結構與傳遞頭接觸後，在合金接合層中產生相變之前在微LED結構之頂表面上摩擦傳遞頭。摩擦可去除可能存在於傳遞頭或微LED結構之任一者之接觸面上的任何顆粒。摩擦亦可將壓力傳遞至等形介電質障壁層。因此，將壓力從傳遞頭300傳遞至等形介電質障壁層160及加熱合金接合層高於合金接合層之液相線溫度兩者可有助於在微p-n型二極體150下部之位置處切割等形介電質障壁層160並可保持微LED結構及量子阱層116之完整性。
在一實施例中，微p-n型二極體150之底表面寬於反 射性金屬化堆疊120之頂表面，且已在微p-n型二極體之底表面下部回蝕電性絕緣隔離片127達到存在用於等形介電質障壁層160形成在微p-n型二極體150之底表面上並產生斷點的空間，但是此距離亦可由微影容差決定。在一實施例中，微p-n型二極體150之每一側面上的0.25 μm至1 μm的距離調節50埃至600埃厚的等形介電質障壁層160。
在第14圖所圖示之特定實施例之實例A中，亦切割未圖案化的薄黏著層129，其中用微LED結構拾取一部分黏著層129。亦可在與電性絕緣隔離片129或合金接合層211鄰近的黏著層129中產生應力點。在使微LED結構與傳遞頭300接觸及/或在合金接合層中產生相變後，此等應力點變成黏著層129中的天然斷點，在此等斷點處可切割黏著層。在一實施例中，在使微LED結構與傳遞頭接觸及/或在合金接合層中產生相變後，可在天然斷點處切割黏著層129，此舉可在拾取微p-n型二極體及反射性金屬化堆疊之前或期間。在諸如實例C-E及實例H-J之其他實施例中，可用微LED結構拾取圖案化黏著層129而無需切割圖案化黏著層129。
根據本發明之實施例，可使用各種適合的傳遞頭來幫助拾取操作1320及放置操作1330。舉例而言，傳遞頭300可根據真空原理、磁性原理、黏接原理或靜電原理施加拾取壓力於微LED結構上以拾取微LED結構。
第15圖係本發明之實施例之接收基板400的圖解， 已將複數個微LED結構放置於該接收基板400上。舉例而言，接收基板可為(但不局限於)顯示基板、發光基板、具有諸如電晶體之功能裝置的基板，或具有金屬再分配線之基板。在所圖示的特定實施例中，可將每一微LED結構放置在驅動器接點410上方。共用接觸線420可隨後形成在一系列微p-n型二極體150上方。如圖所示，微p-n型二極體150之楔形側壁可提供促進形成連續的接觸線之構形。在一實施例中，共用接觸線420可形成在一系列紅色發光微LEDs、綠色發光微LED或藍色發光微LED上方。在某些實施例中，共用接觸線420由透明的接點材料(諸如，氧化銦錫(ITC))形成。在一個實施例中，複數個微LED可排列成包括紅色發光微LED、綠色發光微LED及藍色發光微LED之三個微LED的像素群組。
在一個實施例中，p-n型二極體150可包括具有近0.1 μm-3 μm之厚度的頂部n型摻雜層114、具有小於近0.3 μm之厚度的量子阱層116(可為SQW或MQW)，以及具近0.1 μm-1 μm之厚度的下部p型摻雜層118。在一實施例中，頂部n型摻雜層114可具有0.1 μm-6 μm的厚度(該頂部n型摻雜層114可包括或替換先前描述的塊狀層112)。在一具體實施例中，p-n型二極體150可具有小於3 μm之厚度及小於10 μm之寬度。
第16圖係圖示根據本發明之實施例製造微裝置陣列之方法的流程圖。在操作1600處，用具有350℃或更低 或更具體而言200℃或更低之液相線溫度的中間導電接合層將第一基板堆疊接合至第二基板堆疊。中間接合層可由上文表1中列舉之材料中的任何材料以及與第4C圖有關的鋁形成。舉例而言，中間接合層可為純金屬層或合金金屬層。在一實施例中，中間接合層包括銦或錫，並可為基於銦或基於錫的焊接材料。中間導電接合層可另外包括諸如鉍、銀、金、鎵、鋅、銅、鋁、鉛及鎘之組份。
在一實施例中，藉由將第一基板堆疊之第一導電接合層接合至第二基板堆疊之第二導電接合層來形成中間導電接合層。舉例而言，可藉由在第一導電接合層與第二導電接合層由相同的材料形成時熔融接合該第一導電接合層與該第二導電接合層來完成此舉。亦可藉由合金接合由不同的材料形成之第一導電接合層與第二導電接合層來形成中間導電接合層。在此情況下，可控制接合層之成分與厚度以實現中間導電接合層之期望的液相線溫度。將第一導電接合層接合至第二導電接合層之步驟可包括以下步驟：使兩個導電接合層維持在高於兩個導電接合層之一者之液相線溫度的高溫處。
隨後在操作1610處圖案化第一基板堆疊之主動裝置層以形成複數個微裝置。主動裝置層可包括p-n型二極體層，以及如關於第1A-12B圖所描述之用於形成微LED裝置的量子阱層。在形成複數個微裝置後，在操作1620處加熱中間導電接合層之區域至該中間導電接合 層之液相線溫度或更高溫度。舉例而言，加熱可包括從下層基板及/或傳遞頭的熱量轉移。隨後用傳遞頭拾取複數個微裝置之至少一者，連同一部分中間導電接合層。在一實施例中，拾取中間導電接合層之實質部分。
第17圖係根據本發明之實施例具有導電接收接合層412與接觸墊410之接收基板400的剖面側視圖圖解。如圖所示，傳遞頭300已拾取微裝置與中間導電接合層之實質部分，該中間導電接合層圖示為合金接合層211。隨後在操作1640處將微裝置與部分中間導電接合層211放置在接收基板上之導電接收接合層412上。現參照第18圖，在操作1650處，將中間導電接合層接合至導電接收接合層以形成具有高於150℃之液相線溫度的永久性合金接合層420。隨後可藉由如圖所示之傳遞頭300釋放微裝置。根據本發明之實施例，永久性合金接合層420之液相線溫度足以承受支柱處理包裝操作(諸如，控制器電路系統之覆晶接合或防護性密封)。可以高達200℃或甚至250℃的溫度執行此等製程。因此，在一實施例中，永久性合金接合層420之液相線溫度大於200℃或甚至250℃。
導電接收接合層412與中間導電接合層211相比可具有較高液相線溫度。在一實施例中，中間導電接合層211係基於銦或錫的材料，而導電接收接合層412係具較高液相線溫度之材料(諸如，銀或金)。在一實施例中，永久性合金接合層420與中間導電接合層211相比 具有較高液相線溫度以承受支柱處理包裝操作並提供裝置耐久性。
控制用微裝置拾取之部分中間導電接合層211及導電接收接合層412之厚度及成分以實現永久性合金接合層420中期望的合金濃度。根據本發明之實施例，以接合層211、412產生的接合介面可比使用單個接合層412的接合介面牢固。增加的接合介面強度可在支柱處理期間與期望的使用期間為微裝置提供額外的結構完整性。
儘管本發明之實施例描述自獨立導電接收接合層412形成永久性合金接合層420，但是實施例不局限於此。在一實施例中，中間導電接合層211形成具一部分接點410之永久性合金接合層420，該等接點410可為金屬的。在另一實施例中，接點410係導電非金屬材料(諸如，氧化銦錫)。舉例而言，銦或銦合金中間導電接合層211可用氧化銦錫接點410形成黏著接合並擴散進入氧化銦錫。
在一實施例中，將中間導電接合層211接合至導電接收接合層412之步驟可包括以下步驟：使中間導電接合層211及導電接收接合層412維持在高於中間導電接合層211之液相線溫度的高溫處。中間導電接合層211至導電接收接合層412之接合亦可包括用傳遞頭300至中間導電接合層的熱量轉移。
在某些實施例中，用相應的微裝置將中間導電接合層 之實質部分釋放至接收基板上。在此等實施例中，實質部分可對應於充足量的中間導電接合層以在形成永久性合金接合層時改變導電接收接合層之液相線溫度。在其他實施例中，該實質部分可對應於可影響至接收基板之接合的顯著量。
儘管第16-18圖描述單個微裝置之傳遞，但是該方法亦可適用於微裝置陣列之傳遞。舉例而言，操作1620可包括以下步驟：加熱中間導電接合層之複數個區域至該中間導電接合層的液相線溫度或更高溫度。操作1630可包括以下步驟：用相應的複數個傳遞頭拾取相應的複數個微裝置及中間導電接合層之相應的複數個部分。操作1640可包括以下步驟：將複數個微裝置及中間接合層之複數個部分放置在接收基板上之導電接收接合層之相應的複數個位置上。操作1650可包括以下步驟：將中間導電接合層之複數個部分接合至導電接收接合層之相應的複數個位置以形成具有高於150℃或更具體而言高於200℃或高於250℃之液相線溫度的相應複數個永久性合金接合層。
在另一態樣中，本發明之實施例描述用於以傳遞頭陣列之預製微裝置陣列之質量傳送的方式。包括與相應的微LED裝置陣列之間距的整數倍數相匹配之傳遞頭陣列的傳遞工具可用於拾取並傳遞微LED裝置陣列至接收基板。以此方式，有可能將微LED裝置以高傳遞速率整合並組裝進異質整合系統中，該異質整合系統包括 範圍自微顯示器至大面積顯示器之任一尺寸的基板。舉例而言，1 cm×1 cm之微裝置傳遞頭陣列可拾取並傳遞100000個以上的微裝置，且更大微裝置傳遞頭陣列能夠傳遞更多個微裝置。傳遞頭陣列中之每一傳遞頭亦可為獨立地可控制的，此舉賦能微裝置之選擇性拾取與釋放。
在不局限於特定理論的情況下，本發明之實施例描述根據靜電夾持器之原理操作的微裝置傳遞頭與頭陣列，該靜電夾持器使用相反電荷之引力拾取微裝置。根據本發明之實施例，吸附電壓應用於微裝置傳遞頭以在微裝置上產生夾緊力並拾取微裝置。夾緊力與充電板面積成比例，以按壓力計算夾緊力。根據理想的靜電理論，單極電極與導電基板之間的不導電介電層產出方程式(1)中以帕斯卡(Pa)為表示的夾緊壓力：P=[εO/2][Vεr/d]2-----(1)
其中，εo=8.85.10-12，V=以伏特(V)表示的電極電壓-基板電壓，εr=介電常數，且d=以公尺(m)表示的介電質厚度。在具有使用兩個夾緊電極之雙極夾持器的情況下，上文方程式中之電壓(V)為電極A與電極B之間的電壓的一半，該電壓的一半表示為[VA-VB]/2。以平均電位集中基板電位，該平均電位表示為[VA=VB]/2。在VA=[-VB]的情況，此平均值通常為零。
在另一態樣中，本發明之實施例描述接合層，該接合層可使微裝置在某些處理操作與搬運操作期間維持在 載體基板上，且該接合層在經歷相變後提供拾取操作期間可使微裝置保持在該媒體上或亦可從中容易地釋放該微裝置的媒體。舉例而言，接合層可為可再熔融的或可再流動的以使接合層在拾取操作之前或期間經歷從固態至液態的相變。在液態中，接合層可使微裝置保持在載體基板上之適當位置而亦提供從中可容易地釋放微裝置的媒體。在不局限於特定理論的情況下，在決定自載體基板拾取微裝置所必需的夾緊壓力中，夾緊壓力將超過將微裝置固持至載體基板的力，該力可包括(但不限於)表面張力、毛細管力、黏滯效應、彈性恢復力、範德瓦爾斯力、靜摩擦力及重力。
根據本發明之實施例，在降低微裝置之尺寸以低於某一範圍時，將微裝置固持至載體基板之液態接合層的表面張力可變得與固持微裝置的其他力相比係支配性的。第19A圖係由模型化分析獲得之一個實施例的圖解說明，該圖圖示假定液態銦(In)接合層在156.7℃之熔融溫度處具有560 mN/m之表面張力的情況下克服表面張力以拾取各個尺寸之微裝置所需之壓力。舉例而言，參照第19A圖，用在156.7℃之熔融溫度處具有560 mN/m之液態表面張力的銦接合層將示例性10 μm×10 μm寬的微裝置保持在具有近2.2大氣壓(atm)之表面張力壓力的載體基板上。此力明顯大於由於重力之壓力，此力為用於示例性10 μm×10 μm寬×3 μm高的氮化鎵(GaN)片上之近1.8×10-6 atm。
表面張力壓力及黏滯效應在拾取操作期間亦可為動態的。第19B圖係由模型化分析獲得之一個實施例的圖解說明，該圖圖示在保持於具熔融銦(In)接合層之載體基板上之示例性10 μm×10 μm寬的微裝置之拾取操作產生的增加的間隙距離與表面張力的關係。沿第19B圖中提及之X軸的間隙距離係微裝置之底部與載體基板之間的距離，且該間隙距離起始於對應於In接合層之未熔融厚度的2 μm。如第19B圖所圖示，在拾取操作之開始處，藉由夾緊壓力最初克服沿Y軸之2.2 atm的表面張力壓力。在隨後自載體基板升離微裝置時，表面張力快速下降，而在進一步自載體基板升離微裝置時，壓力趨於平穩。
第19C圖係由模型化分析獲得之一個實施例的圖解說明，該圖圖示在以用於將示例性10 μm×10 μm微裝置保持在具熔融銦(In)接合層之載體基板上的各個拉動速率之拾取操作期間產生的增加的間隙距離與表面張力的關係。第19C圖中提及之間隙距離係微裝置之底部與載體基板之間的距離，且該間隙距離起始於對應於In接合層之未熔融厚度的2 μm。如圖所示，黏滯力壓力在比較慢升離速度(諸如，0.1 mm/s)快的升離速度(諸如，1000 mm/s)期間為更加明顯的。然而，自使用第19C圖所圖示之示例性升離速度之黏滯效應產生的壓力明顯小於第19B圖中所圖示及產生的表面張力壓力，第19B圖表示表面張力壓力係在拾取操作期間必須 由夾緊壓力克服的支配性壓力。
若氣隙尺寸(g)存在於微裝置傳遞頭之介電層與微裝置之頂部導電表面之間，則方程式(2)中的夾緊壓力為：P=[εo/2][Vεr/(d+εrg)]2-----(2)
預期氣隙可能由於各種源而存在，該等源包括(但不限於)微粒污染、翹曲及傳遞頭或微裝置之任一表面之未對準，或傳遞頭或微裝置上存在額外層，該額外層諸如繞微裝置之頂部導電表面之等形介電質障壁層的唇部。在一實施例中，等形介電質障壁層之唇部可產生形成接點開口的氣隙並增加存在唇部之傳遞頭之介電層的有效厚度。
如上文方程式(1)及方程式(2)所見，在微裝置傳遞頭與待拾取的微裝置之間不存在氣隙的情況下可使用較低電壓。然而，在氣隙存在時，此氣隙呈現串聯電容，在該串聯電容中，空氣電容可與介電層電容相匹敵。為了彌補待拾取之相應微裝置陣列上方的微裝置傳遞頭陣列之任何微裝置傳遞頭陣列之間的空氣電容的可能性，較高的操作電壓、用於介電材料之較高的介電常數或較薄的介電材料可用於最大化電場。然而，較高電場之使用由於可能的介質擊穿及弧擊穿而具有局限性。
第19D圖係由模型化分析獲得之一個實施例的圖解說明，該圖圖示在傳遞頭退出微裝置之頂部導電表面時由微裝置上之傳遞頭施加的夾緊壓力，該夾緊壓力對應於漸增的氣隙尺寸。在電場保持恆定的情況下，不同的 線對應於傳遞頭上0.5 μm與2.0 μm之間的不同Ta2O5介電層厚度。如圖所示，在低於近1 nm(0.001 μm)之氣隙尺寸的此等條件下，以及在氣隙尺寸甚至高達10 nm(0.01 μm)的一些條件下，未觀察到對夾緊壓力的明顯作用。然而，應理解可藉由改變條件來增加或降低可容忍的氣隙。因此，根據本發明之一些實施例，一定量的氣隙容差在拾取操作期間係可能的且微裝置傳遞頭與微裝置之頂部導電表面的實際接觸可為不必要的。
現假定自載體基板拾取微裝置所要求的夾緊壓力將超過使微裝置保持在載體基板之壓力(以及由於氣隙之任何壓降)的和，則藉由求解夾緊壓力方程式來得出微裝置傳遞頭中介電材料之操作電壓、介電常數及介電質厚度的相互關係係可能的。為明晰之目的，假定氣隙距離為零，用於單極電極之此方程式變為：sqrt(P*2/εo)=Vεr/d-----(3)
根據本發明之實施例，在表4中提供計算出的介電質厚度值之示例性範圍，用於針對操作電壓在25 V與300 V之間的Al2O3及Ta2O5介電材料之2 atm(202650 Pa)及20 atm(2026500 Pa)的期望夾緊壓力，以說明夾緊壓力、電壓、介電常數及介電質厚度之互賴關係。提供的介電常數係近似的，且應理解該等值可取決於形成之方式而變化。
因為夾緊壓力與介電質厚度的反平方成比例，所以表4中計算出的介電質厚度表示可形成的最大厚度以實現具有設定操作電壓的必要夾緊壓力。比表4中提供的厚度小的厚度可產生設定操作電壓處較大的夾緊壓力，然而，較小厚度增加橫越介電層所施加的電場，此情況要求介電材料具有足夠的介電強度以承受所施加的電場而不短路。應理解，在表4中提供的夾緊壓力值、電壓值、介電常數值及介電質厚度值係本質上示例性的，並提供該等值以提供根據本發明之實施例用於微裝置傳遞頭之工作範圍的基礎。已根據理想的靜電理論說明表4中提供的夾緊壓力值、電壓值、介電常數值及介電質厚度值之間的關係，且本發明之實施例不局限於此情況。
第20圖係根據本發明之實施例之雙極微裝置傳遞頭及頭陣列的剖面側視圖圖解，該頭陣列根據靜電原理操作以拾取微LED結構。如圖所示，微裝置傳遞頭300 可包括基底基板302、包括頂表面308及側壁306的檯面結構304、形成在檯面結構304上方並包括頂表面309及側壁307的可選鈍化層310、形成在檯面結構304(及可選鈍化層310)上方的一對電極316A、316B以及具有覆蓋電極316A、316B之頂表面321的介電層320。基底基板302可由能夠提供結構支撐的各種材料(諸如，矽、陶瓷及聚合物)形成。在一實施例中，基底基板具有103 ohm-cm與1018 ohm-cm之間的傳導率。基底基板302可另外包括電線(未圖示)以將微裝置傳遞頭300連接至靜電夾持器組件的工作電子。
檯面結構304產生遠離基底基板突出的剖面以提供經定位的接觸點以在拾取操作期間拾取指定的微裝置。在一實施例中，檯面結構304具有近1 μm至5μm或更具體而言近2 μm的高度。檯面結構304的具體尺寸可取決於待拾取之微裝置的具體尺寸，以及形成在檯面結構上方之任何層的厚度。在一實施例中，基底基板302上之檯面結構304陣列的高度、寬度及平面度在基底基板上係均勻的以使每一微裝置傳遞頭300在拾取操作期間能夠與每一相應微裝置接觸。在一實施例中，橫越每一微裝置傳遞頭之頂表面321的寬度略大於、近似等於或小於相應微裝置陣列中每一微裝置之頂表面的寬度，以使傳遞頭在拾取操作期間不會不慎接觸鄰近於意欲對應的微裝置之微裝置。
檯面結構304具有可為平面的頂表面308，以及側壁 306。在一實施例中，側壁306可為例如達到10度的楔形。使側壁306成楔形在形成電極316及電極引線314中可為有利的。可藉由各種適用技術(諸如，化學氣相澱積(CVD)、濺鍍或原子層沉積(ALD))沉積鈍化層310。在一實施例中，鈍化層310可為0.5 μm-2.0 μm厚的氧化物(諸如(但不限於)，氧化矽(SiO2)、氧化鋁(Al2O3)或氧化鉭(Ta2O5))。電極316A、316B可為單個層或多個層。可使用包括金屬、金屬合金、耐熔金屬及耐熔金屬合金之各種導電材料以形成電極316A、316B。在一實施例中，電極316A、316B具有高達5000埃(0.5 μm)之厚度。在一實施例中，電極316A、316B包括諸如鉑之高熔融溫度金屬或耐熔金屬或耐熔金屬合金。舉例而言，電極316A、316B可包括鉑、鈦、釩、鉻、鋯、鈮、鉬、釕、銠、鉿、鉭、鎢、錸、鋨、銥及以上之合金。耐熔金屬及耐熔金屬合金通常展現比其他金屬更高的耐熱性及耐磨性。在一實施例中，電極316A、316B係近500埃(0.05 μm)厚的鈦鎢(TiW)耐熔金屬合金。
介電層320具有用於實現微裝置傳遞頭300之要求的夾緊壓力之適合的厚度及介電常數，以及足以在操作電壓處不中斷的介電強度。介電層可為單個層或多個層。在一實施例中，介電層為0.5 μm-2.0 μm厚，但是厚度可為更大或更小，取決於傳遞頭300及下層檯面結構304的具體構形。適合的介電材料可包括(但不限於) 氧化鋁(Al2O3)及氧化鉭(Ta2O5)。回頭參照上文的表4，提供具有22 V/μm至71 V/μm之施加的電場(藉由以介電質厚度劃分電壓來決定)之Al2O3介電層及具有9 V/μm至28 V/μm之施加的電場之Ta2O5介電層的實施例。根據本發明之實施例，介電層320具有大於所施加之電場的介電強度以避免傳遞頭在操作期間短路。可藉由各種適用技術(諸如，化學氣相澱積(CVD)、原子層沉積(ALD)及諸如濺鍍之物理氣相沈積(PVD))來沉積介電層320。可在沉積之後另外退火介電層320。在一個實施例中，介電層320具有至少400 V/μm之介電強度。此高介電強度可允許使用比在示例性表4中提供之計算出的厚度更薄的介電層。可使用諸如ALD之技術來沉積均勻的、等形的、密集的及/或無針孔的具有良好介電強度之介電層。亦可使用多個層來實現此無針孔的介電層320。亦可使用不同介電材料的多個層來形成介電層320。在一實施例中，下層的電極316A、316B包括鉑或具有高於一或更多個介電層材料之沉積溫度之熔融溫度的耐熔金屬或難熔金屬合金，以使該下層的電極316A、316B在選擇介電層之沉積溫度中不為限制因素。
對應於第21-37圖之以下描述描述用於拾取微LED裝置及微LED裝置陣列的各種方式。應理解，儘管在第21-37圖中圖示及描述某些微LED裝置，但是微LED裝置可為關於第1-15圖先前圖示及上文描述之微LED 裝置結構的任何微LED裝置結構。此外，在對應於第21-37圖的以下描述中進行對接合層220之參照。應理解，在以下描述及第21-37圖中之接合層220可指如上文關於第1-18圖所描述之接合層210、熔融接合的接合層、合金接合層211及中間接合層。
第21圖係圖示根據本發明之實施例從載體基板拾取並傳遞微裝置至接收基板之方法的流程圖。在操作2110處，將傳遞頭定位在連接至載體基板的微裝置上方。傳遞頭可包含如在上文實施例中所描述之檯面結構、檯面結構上方之電極及覆蓋電極之介電層。隨後在操作2120處使微裝置與傳遞頭接觸。在一實施例中，微裝置與傳遞頭之介電層320接觸。在替代性實施例中，傳遞頭係定位於微裝置上方，該微裝置具有分隔該微裝置與該傳遞頭而不顯著影響夾緊壓力的適合氣隙(例如，1 nm(0.001 μm)或10 nm(0.01 μm))。在操作2130處，將電壓施加至電極以在微裝置上產生夾緊壓力，且在操作2140處用傳遞頭拾取微裝置。隨後在操作2150處將微裝置釋放至接收基板上。
儘管已經在第21圖中順序地圖示操作2110-2150，但是應理解實施例不受此局限且可執行額外操作並可以不同的順序執行某些操作。舉例而言，在一個實施例中，在使微裝置與傳遞頭接觸後，在微裝置之頂表面上摩擦傳遞頭以去除可能存在於傳遞頭或微裝置之任一者的接觸面上的任何顆粒。在另一實施例中，執行操作 以在拾取微裝置之前或之時將微裝置連接至載體基板的接合層中產生相變。若用微裝置拾取一部分接合層，則可執行額外操作以在後續處理期間控制部分接合層的相。
可以各種順序執行將電壓施加至電極以在微裝置上產生夾緊壓力的操作2130。舉例而言，可在使微裝置與傳遞頭接觸之前，在使微裝置與傳遞頭接觸之時或在使微裝置與傳遞頭接觸之後施加電壓。亦可在接合層產生相變之前、之時或之後施加電壓。
在傳遞頭包括雙極電極的情況下，將交流電壓施加在電極316A、316B對上，以在施加負電壓至電極316A，施加正電壓至電極316B時且反之亦然的特定時間點處產生拾取壓力。可以各種方法完成自傳遞頭釋放微裝置之步驟，該等方法包括：關掉電壓電源、降低電極對上的電壓、改變交流電壓的波形，以及接地電壓電源。
第22圖係圖示根據本發明之實施例從載體基板拾取並傳遞微裝置陣列至至少一個接收基板之方法的流程圖。在操作2210處，將傳遞頭陣列定位於微裝置陣列上方，其中每一傳遞頭具有檯面結構、檯面結構上方之電極以及覆蓋電極的介電層。在操作2220處，使微裝置陣列與傳遞頭陣列接觸。在替代性實施例中，傳遞頭陣列定位於微裝置陣列上方，具有分隔該傳遞頭陣列與該微裝置陣列而不顯著影響夾緊壓力的適合氣隙(例如，1 nm(0.001 μm)或10 nm(0.01 μm))。第23圖係根 據本發明之實施例與微LED裝置陣列100接觸之微裝置傳遞頭陣列300的側視圖圖解。如第23圖中所圖示，傳遞頭陣列300之間距(P)匹配微LED裝置100之間距，其中傳遞頭陣列之間距(P)係傳遞頭與傳遞頭之寬度(W)之間的空隙(S)之和。
在一個實施例中，微LED裝置陣列100具有10 μm之間距，其中每一微LED裝置具有2 μm之空隙與8 μm之最大寬度。在一示範性實施例中，假定微p-n型二極體150具有直側壁，則每一微LED裝置100之頂表面具有近8 μm之寬度。在此示範性實施例中，相應傳遞頭300之頂表面321(參見第20圖)之寬度係近8 μm或更小以避免不慎接觸鄰近的微LED裝置。在另一實施例中，微LED裝置陣列100可具有5 μm之間距，其中每一微LED裝置具有2 μm之空隙與3 μm之最大寬度。在一示範性實施例中，每一微LED裝置100之頂表面具有近3 μm之寬度。在此示範性實施例中，相應傳遞頭300之頂表面321之寬度係近3 μm或更小以避免不慎接觸鄰近的微LED裝置100。然而，本發明之實施例不局限於此等具體尺寸，並可使用任何適合尺寸。舉例而言，傳遞頭300之頂表面321可略大於微LED裝置100之頂表面，並小於第12A-12B圖描述之微LED陣列的間距(P)。
第24圖係根據本發明之實施例與微LED裝置陣列100接觸之微裝置傳遞頭陣列的側視圖圖解。在第24 圖所圖示的實施例中，傳遞頭之間距(P)係微裝置陣列之間距的整數倍數。在所圖示的特定實施例中，傳遞頭之間距(P)係微LED裝置陣列之間距的3倍。在此實施例中，具有較大傳遞頭間距可防止傳遞頭之間的弧擊穿。
再次參照第22圖，在操作2230處，有選擇地施加電壓至一部分傳遞頭陣列100。因此，可獨立地操作每一傳遞頭300。在操作2240處，用部分傳遞頭陣列拾取微裝置陣列之相應部分，有選擇地施加電壓至該部分傳遞頭陣列。在一個實施例中，有選擇地施加電壓至一部分傳遞頭陣列意指施加電壓至傳遞頭陣列中的每個傳遞頭。第25圖係根據本發明之實施例拾取微LED裝置陣列100之微裝置傳遞頭陣列中之每個傳遞頭的側視圖圖解。在另一實施例中，有選擇地施加電壓至一部分傳遞頭陣列意指施加電壓至傳遞頭陣列中的少於每個傳遞頭(例如，傳遞頭之子集)。第26圖係根據本發明之實施例拾取一部分微LED裝置陣列100之微裝置傳遞頭陣列之子集的側視圖圖解。在第25-26圖所圖示的特定實施例中，拾取操作包括拾取微p-n型二極體150、反射性金屬化堆疊120、電性絕緣隔離片127及用於微LED裝置100之一部分等形介電質障壁層160。在第25-26圖所圖示的特定實施例中，拾取操作包括拾取接合層220之實質部分。因此，關於第23-28圖描述之實施例的任何實施例亦可伴隨有控制部分接合層220 之溫度。舉例而言，關於第23-28圖描述之實施例可包括執行操作以在拾取微裝置陣列之前在將微裝置陣列連接至載體基板201之接合層的複數個位置中產生從固態至液態的相變。在一實施例中，接合層之複數個位置可為相同接合層之區域。在一實施例中，接合層之複數個位置可為接合層之橫向獨立位置。
隨後在操作2250處將部分微裝置陣列釋放至至少一個接收基板上。因此，可將全部微LED陣列釋放至單個接收基板上，或有選擇地釋放至多個基板上。舉例而言，接收基板可為(但不局限於)顯示基板、發光基板、具有諸如電晶體或IC之功能裝置的基板，或具有金屬再分配線之基板。可藉由影響如先前所描述之施加的電壓完成釋放。
根據一些實施例，釋放亦可伴隨有合金接合接合層220與導電接收接合層以形成永久性合金接合層，類似地如關於第16-18圖所描述。在某些實施例中，用相應的微LED裝置將接合層220之實質部分釋放至接收基板上。在此等實施例中，該實質部分可對應於充足量的接合層以在形成永久性合金接合層時改變導電接收接合層之液相線溫度。在其他實施例中，該實質部分可對應於可影響至接收基板之接合的顯著量。
第27圖係固持接收基板400上方之相應的微LED裝置陣列100之微裝置傳遞頭陣列的側視圖圖解，該接收基板400包括複數個驅動器接點410。可隨後將微LED 裝置陣列100放置成與接收基板接觸並隨後有選擇地釋放該微LED裝置陣列100。第28圖係根據本發明之實施例被有選擇地釋放至驅動器接點410上方之接收基板400上的單個微LED裝置100的側視圖圖解。在另一實施例中，釋放一個以上微LED裝置100，或釋放微LED裝置100之整個陣列。
第29圖係圖示根據本發明之實施例從載體基板拾取並傳遞微裝置至接收基板之方法的流程圖。為了明晰之目的，關於在第30A-32B圖所圖示之各個結構配置描述第29圖，但是本發明之實施例不受此局限並可以本文涉及之其他結構配置實踐本發明之實施例。在操作2910處，視情況加熱載運連接至接合層之微裝置的載體基板至低於接合層之液相線溫度的溫度。在一實施例中，加熱載體基板至低於接合層之液相線溫度之1℃至10℃的溫度，但是可使用更低溫度或更高溫度。可將來自載體基板的熱量自載體基板傳遞至接合層，以亦使接合層維持在近似相同的溫度處。在操作2920處，加熱傳遞頭至高於接合層之液相線溫度的溫度。舉例而言，加熱傳遞頭至高於接合層之液相線溫度之1℃至150℃且更具體而言1℃至50℃的溫度，但是可使用更高溫度。隨後在操作2925處使微裝置與傳遞頭接觸，並在操作2930處將熱量自傳遞頭300傳遞至接合層220中以至少部分地熔融接合層。或者，在操作2925處可使微裝置與傳遞頭接觸，隨後在操作2920處加熱傳遞頭 至高於接合層之液相線溫度的溫度以使熱量在操作2930處自傳遞頭300傳遞至接合層220中以至少部分地熔融接合層。因此，應瞭解可以不同於按序編號之操作的順序執行第29圖與第33圖所圖示之流程圖的操作順序。在一實施例中，加熱傳遞頭與載體基板至溫度以使在微裝置與被加熱至高於液相線溫度的傳遞頭接觸之後接合層的充足部分快速熔融，以使在產生克服將微裝置固持至載體基板之表面張力的夾緊壓力後可拾取微裝置。微裝置之尺寸、拾取速度以及系統之熱導率係決定溫度的因素。
第30A圖係根據本發明之實施例直接位於微LED裝置100下方之橫向連續接合層之至少部分熔融位置215的側視圖圖解。如圖所示，圖示直接位於微裝置200下方之接合層220之位置215中的區域209，其中較暗陰影指示區域211處於液態，而接合層220之較亮陰影部分213處於固態。在第33A圖所圖示的特定實施例中，可藉由單獨加熱載運微裝置100之基板201及載運傳遞頭300之傳遞頭組件來完成接合層220之區域209的局部熔融。舉例而言，可用可選加熱元件602(由虛線指示)及熱量分佈板600全域地加熱載體基板201至低於接合層之液相線溫度之1℃至10℃的溫度，且可用加熱元件502與熱量分佈板500加熱傳遞頭至高於接合層之液相線溫度之1℃至150℃且更具體而言1℃至150℃的溫度。可以其他方式(諸如，紅外熱燈、雷射、電阻加 熱元件及其他)施加熱量。亦可局部加熱基板201。
第30B圖係根據本發明之實施例直接位於微LED裝置100下方之橫向連續接合層之至少部分熔融位置的側視圖圖解。如圖所示，圖示直接位於微裝置200下方之接合層220的位置，其中較暗陰影指示區域209處於液態。在第30B圖圖示的特定實施例中，實質上全部橫向連續接合層220處於液態209中，可藉由例如用加熱元件602及熱量分佈板600而不需要傳遞頭300之獨立加熱來全域地加熱載運微裝置100之基板201至或高於接合層220之液相線溫度來完成此舉。
第31A圖係根據本發明之另一實施例直接位於微LED裝置100下方之接合層之至少部分熔融的橫向獨立位置215的側視圖圖解。如圖所示，直接位於微裝置100下方之接合層220的位置215係橫向獨立位置，其中接合層之橫向獨立位置215直接位於與至少部分地熔融的傳遞頭300接觸之微裝置100下方，由區域209之陰影指示該位置215。類似於第30A圖，可藉由單獨加熱載運微裝置100之基板201以及載運傳遞頭300的傳遞頭組件來完成接合層220之橫向獨立位置之區域209的局部熔融。加熱元件602對於局部加熱可為可選的，由虛線指示該可選的加熱元件602。亦可局部加熱載體基板201。
第31B圖係根據本發明之實施例之接合層的至少部分熔融的橫向獨立位置的側視圖圖解。如圖所示，圖示 直接位於微裝置100下方之接合層220的橫向獨立位置215，其中較暗陰影指示區域209處於液態。在第31B圖所圖示的特定實施例中，接合層220之實質全部橫向獨立位置215係熔融的，可藉由例如用加熱元件602及熱量分佈板600而不需要傳遞頭300之獨立加熱來全域地加熱載運微裝置100之基板201至或高於接合層220之液相線溫度來完成此舉。
第32A圖係根據本發明之實施例之支柱202上接合層之至少部分熔融的橫向獨立位置215之側視圖圖解。如圖所示，直接位於微裝置100下方之接合層220的位置215係橫向獨立位置，其中接合層之橫向獨立位置215位於與至少部分地熔融的傳遞頭300接觸之微裝置100下方，由區域209之陰影指示該位置215。類似於第10"圖之實例B，接合層220亦可包括合金接合層211之區域及接合層210之區域。類似於第30A圖，可藉由單獨加熱載運微裝置100之基板201以及載運傳遞頭300的傳遞頭組件來完成接合層220之橫向獨立位置215之區域209的局部熔融。加熱元件602對於局部加熱可為可選的，由虛線指示該可選的加熱元件602。亦可局部加熱載體基板201。
第32B圖係根據本發明之實施例之支柱202上接合層之至少部分熔融的橫向獨立位置215的側視圖圖解。如圖所示，圖示位於微裝置100下方之接合層220的橫向獨立位置215，其中較暗陰影指示區域209處於液態。 在第32B圖所圖示的特定實施例中，接合層220之每一橫向獨立位置215係熔融的，可藉由例如用加熱元件602及熱量分佈板600而不需要傳遞頭300之獨立加熱來全域地加熱載運微裝置100之基板201至或高於接合層220之液相線溫度來完成此舉。
再次參照第29圖，在操作2940處將電壓施加至傳遞頭300中之一或更多個電極316以產生微裝置100上的夾緊壓力，並在操作2950處用傳遞頭拾取微裝置。如上文所描述，應瞭解可以不同於按序編號之操作的順序執行第29圖與第33圖所圖示之流程圖的操作順序。舉例而言，可按操作順序較早地執行將電壓施加至傳遞頭以產生微裝置上之夾緊壓力的操作2940。在一實施例中，在操作2945處用傳遞頭300拾取接合層220之實質部分。舉例而言，用微裝置100拾取近似一半的接合層220。在替代性實施例中，無接合層220之任何部分被用傳遞頭拾取。在操作2950處，將微裝置及視情況的一部分接合層220放置成與接收基板接觸。隨後在操作2960處將微裝置及視情況的一部分接合層220及等形介電質障壁層160釋放至接收基板上。
在拾取、傳遞、接觸接收基板並釋放微裝置及接收基板上之部分接合層220(或合金接合層211)時可執行各種操作以控制部分接合層之相。舉例而言，在接觸操作2950期間及釋放操作2960期間可使以微裝置拾取之部分接合層維持在液態。在另一實施例中，可允許部分 接合層在被拾取後冷卻至固相。舉例而言，部分接合層在接觸操作2950期間可為固相，並在釋放操作2960之前或期間再次被熔融至液態。可根據本發明之實施例執行各種溫度及材料相循環。
在第33圖所圖示之以下方法及在第34-37圖所圖示之結構配置中以額外細節描述圖示在拾取、傳遞、接觸接收基板及釋放第30A圖之微裝置時控制部分接合層(或合金接合層)之相的示範性實施例，但是本發明之實施例不受此限制且可以其他結構配置實踐本發明之實施例。在操作3310處，視情況加熱載運連接至接合層之複數個位置之微裝置陣列的基板至低於接合層之液相線溫度的溫度。可將來自載體基板的熱量自載體基板傳遞至接合層，以亦使接合層維持在近似相同的溫度處。在操作3320處，加熱傳遞頭至高於接合層之液相線溫度的溫度。隨後在操作3325處使微裝置陣列與傳遞頭陣列接觸，並在操作3330處將熱量從傳遞頭陣列300傳遞至接合層220之複數個位置中以至少部分地熔融接合層之複數個位置的部分位置。或者，在操作3325處可使微裝置陣列與傳遞頭陣列接觸，隨後在操作3320處加熱傳遞頭陣列至高於接合層之液相線溫度的溫度以使熱量在操作3330處自傳遞頭陣列300傳遞至接合層220之複數個位置中以至少部分地熔融接合層之複數個位置的部分位置。因此，應瞭解可以不同於按序編號之操作的順序執行第29圖與第33圖所圖示之流程圖 的操作順序。
第34圖係根據本發明之實施例與第30A圖之微LED裝置陣列接觸之微裝置傳遞頭陣列的側視圖圖解，其中至少部分地熔融接合層220(或合金接合層211)之複數個位置，由較暗陰影區域209指示該複數個位置。在第34圖所圖示的特定實施例中，可藉由單獨加熱載運微裝置100之載體基板201及傳遞頭陣列300來完成接合層220之區域209的局部熔融。舉例而言，可用加熱元件602及熱量分佈板600加熱載體基板201至低於接合層之液相線溫度之1℃至10℃的溫度，且可用加熱元件502與熱量分佈板500加熱傳遞頭300之基礎陣列至高於接合層之液相線溫度之1℃至150℃且更具體而言1℃至150℃的溫度，如關於第30A圖所描述。可以其他方式(諸如，紅外熱燈、雷射、電阻加熱元件及其他)施加熱量。亦可局部加熱載體基板201。
再次參照第33圖，隨後在操作3340處將電壓有選擇地施加至一部分傳遞頭陣列300中之一或更多個電極116以產生相應微裝置100陣列上的夾緊壓力，且在操作3345處用部分傳遞頭陣列300拾取微裝置陣列100之相應部分。如上文所描述，應瞭解可以不同於按序編號之操作的順序執行第29圖與第33圖所圖示之流程圖的操作順序。舉例而言，可按操作順序較早地執行將電壓施加至傳遞頭以產生微裝置上之夾緊壓力的操作3340。在一實施例中，在操作3345處用微裝置陣列100 拾取接合層220之複數個位置的實質部分。舉例而言，用微裝置陣列100拾取接合層220之複數個位置的近似一半位置。在替代性實施例中，無接合層220之任何部分被用微裝置陣列100拾取。第35圖係根據本發明之實施例拾取微LED裝置陣列100之微裝置傳遞頭陣列300的側視圖圖解，其中在液態209中拾取接合層之多個位置的實質部分連同微LED裝置陣列100。
在操作3350處，將已拾取之視情況的部分接合層220及微裝置陣列100之相應部分放置成與接收基板接觸。接合層220在接觸基板時可處於固態213或液態209。隨後在操作3360處將部分微裝置陣列及視情況的部分接合層220有選擇地釋放至至少一個接收基板上。因此，可將全部微裝置陣列釋放至單個接收基板上，或有選擇地釋放至多個基板上。接收基板可為(但不局限於)顯示基板、發光基板、具有諸如電晶體或IC之功能裝置的基板，或具有金屬再分配線之基板。可藉由關掉電壓電源、接地電壓電源或逆轉恆定電壓之極性來完成釋放。
根據一些實施例，釋放亦可伴隨有合金接合接合層220與導電接收接合層以形成永久性合金接合層，類似地如關於第16-18圖所描述。在某些實施例中，用相應的微LED裝置將接合層220之實質部分釋放至接收基板上。在此等實施例中，該實質部分可對應於充足量的接合層以在形成永久性合金接合層時改變該導電接收 接合層之液相線溫度。在其他實施例中，該實質部分可對應於可影響至接收基板之接合的顯著量。
第36圖係根據本發明之實施例具有位於包括複數個驅動器接點410之接收基板400上方之微LED裝置陣列的微裝置傳遞頭陣列的側視圖圖解，其中已經拾取之接合層部分處於液態209。第37圖係根據本發明之實施例被有選擇地釋放至驅動器接點410上方之接收基板400上的微LED裝置陣列的側視圖圖解。在另一實施例中，釋放單個微LED裝置100或一部分微LED裝置100。在將微裝置100釋放至接收基板400後，允許接合層之相應部分冷卻至固態213。
在一實施例中，可加熱接收基板400至高於或低於接合層220之液相線溫度的溫度以協助傳遞製程。亦可局部地或全域地加熱接收基板400。在一個實施例中，用加熱元件702及類似於載體基板的熱量分佈板700全域地加熱接收基板。可以其他方式(諸如，紅外熱燈、雷射、電阻加熱元件及其他)施加熱量。在一個實施例中，可將經定位的雷射提供在接收基板400之頂表面上方以提供局部加熱至接合層或接收基板。在另一實施例中，可將經定位的雷射提供在接收基板400之底表面下方，以自背側局部加熱接合層或接收基板。在使用對接收基板400之局部加熱的情況下，例如藉由雷射可達到低於或高於接合層之液相線溫度的溫度。舉例而言，可將鄰近接點410之接收基板400的局部區域局部加熱至 或高於接合層之液相線溫度以促進接合，隨後冷卻該局部區域以固化接合。同樣地，接收基板400可局部地或全域地維持在低於接合層之液相線溫度的高溫處，或被允許保持在室溫處。
在拾取、傳遞、接觸接收基板並釋放微裝置及接收基板上之部分接合層220時可執行各種操作以控制部分接合層之相。舉例而言，在接觸操作3350期間及釋放操作3360期間可使以微裝置拾取之部分接合層維持在液態。在另一實施例中，可允許部分接合層在被拾取後冷卻至固相。舉例而言，部分接合層在接觸操作3350期間可為固相，並在釋放操作3360之前或期間再次被熔融至液態。可根據本發明之實施例執行各種溫度及材料相循環。
在使用本發明之各個態樣中，上文實施例之組合或變化對於形成準備被拾取並傳遞至接收基板的微LED結構陣列係可能的，此情況對於熟習此項技術者將變得顯而易見。儘管已經用特定於結構特微及/或方法論行為的語言描述本發明，但是應瞭解在隨附申請專利範圍中定義的本發明不必局限於所描述的具體特徵結構或行為。所揭示之具體特徵結構及行為沒必要被理解成用於圖示本發明之所主張的本發明之特別得體的實施。
100‧‧‧微LED裝置
101‧‧‧基板
110‧‧‧半導體裝置層
112‧‧‧塊狀GaN層
114‧‧‧n型摻雜層
116‧‧‧量子阱
118‧‧‧p型摻雜層
120‧‧‧反射性金屬化堆疊
122‧‧‧電極層
123‧‧‧反射性金屬化堆疊層
124‧‧‧障壁層
125‧‧‧開口
126‧‧‧電性絕緣層
128‧‧‧接合層
127‧‧‧電性絕緣隔離片
140‧‧‧圖案化遮罩層
129‧‧‧黏著層
151‧‧‧底表面
150‧‧‧微p-n型二極體
153‧‧‧側壁
152‧‧‧頂表面
162‧‧‧接點開口
160‧‧‧等形介電質障壁層
201‧‧‧載體基板
200‧‧‧微裝置
206‧‧‧凹溝
202‧‧‧支柱
209‧‧‧區域、液態
208‧‧‧黏著層
211‧‧‧區域、合金接合層
210‧‧‧接合層
215‧‧‧位置
213‧‧‧陰影部分、固態
300‧‧‧微元件傳遞頭陣列
220‧‧‧接合層
304‧‧‧檯面結構
302‧‧‧基底基板
307‧‧‧側壁
306‧‧‧側壁
309‧‧‧頂表面
308‧‧‧頂表面
316A‧‧‧電極
310‧‧‧鈍化層
320‧‧‧介電層
316B‧‧‧電極
400‧‧‧接收基板
321‧‧‧頂表面
412‧‧‧導電接收接合層
410‧‧‧驅動器接點
420‧‧‧永久性合金接合層
500‧‧‧熱量分佈板
502‧‧‧加熱元件
600‧‧‧熱量分佈板
602‧‧‧加熱元件
700‧‧‧熱量分佈板
702‧‧‧加熱元件
1300‧‧‧操作
1310‧‧‧操作
1320‧‧‧操作
1330‧‧‧操作
1600‧‧‧操作
1610‧‧‧操作
1620‧‧‧操作
1630‧‧‧操作
1640‧‧‧操作
1650‧‧‧操作
2110‧‧‧操作
2120‧‧‧操作
2130‧‧‧操作
2140‧‧‧操作
2150‧‧‧操作
2210‧‧‧操作
2220‧‧‧操作
2230‧‧‧操作
2240‧‧‧操作
2250‧‧‧操作
2910‧‧‧操作
2920‧‧‧操作
2925‧‧‧操作
2930‧‧‧操作
2940‧‧‧操作
2945‧‧‧操作
2950‧‧‧操作
2960‧‧‧操作
3310‧‧‧操作
3320‧‧‧操作
3325‧‧‧操作
3330‧‧‧操作
3340‧‧‧操作
3345‧‧‧操作
3350‧‧‧操作
3360‧‧‧操作
A‧‧‧實例
B‧‧‧實例
C‧‧‧實例
D‧‧‧實例
E‧‧‧實例
F‧‧‧實例
G‧‧‧實例
H‧‧‧實例
I‧‧‧實例
J‧‧‧實例
P‧‧‧間距
S‧‧‧空隙
W‧‧‧寬度
第1A圖係根據本發明之實施例之塊狀LED基板的剖 面側視圖圖解。
第1B圖係根據本發明之實施例的圖案化反射性金屬化堆疊層的剖面側視圖圖解。
第1C圖係根據本發明之實施例形成在複數個獨立的反射性金屬化堆疊上方並橫向地在複數個獨立反射性金屬化堆疊之間的電性絕緣層之剖面側視圖圖解。
第1D-1F圖包括根據本發明之實施例橫向地在複數個獨立反射性金屬化堆疊之間的圖案化電性絕緣層之剖面俯視圖圖解與剖面側視圖圖解。
第1G-1I圖係根據本發明之實施例形成在圖案化電性絕緣層與複數個獨立反射性金屬化堆疊上方之黏著層與導電接合層的剖面側視圖圖解。
第1J-1L圖係根據本發明之實施例之圖案化黏著層與導電接合層的剖面側視圖圖解。
第2A-2E圖係根據本發明之實施例具有接合層之載體基板的剖面側視圖圖解。
第3A-3B圖係根據本發明之實施例生長基板與載體基板接合在一起的剖面側視圖圖解。
第4A圖係根據本發明之實施例的Ag-In二元相圖。
第4B圖係根據本發明之實施例的Au-In二元相圖。
第4C圖係根據本發明之實施例的Al-In二元相圖。
第5圖係根據本發明之實施例在生長基板與載體基板接合在一起之前該生長基板與該載體基板之各種可能結構的剖面側視圖圖解。
第5'圖係根據本發明之實施例在生長基板與載體基板接合在一起之後的各種可能結構的剖面側視圖圖解。
第6圖係根據本發明之實施例從接合結構移除之生長基板的剖面側視圖圖解。
第7圖係根據本發明之實施例變薄的p-n型二極體層之剖面側視圖圖解。
第8-8'圖係根據本發明之實施例蝕刻p-n型二極體層以形成微p-n型二極體的剖面側視圖圖解。
第8"圖係根據本發明之實施例蝕刻圖案化電性絕緣層以暴露複數個微p-n型二極體之每一者之底表面的剖面側視圖圖解。
第9-9'圖係根據本發明之實施例在微LED陣列中形成接點開口的剖面側視圖圖解。
第10-10"圖係根據本發明之實施例在微LED陣列中形成接點開口的剖面側視圖圖解。
第11圖係根據本發明之實施例在載體基板上之微LED結構陣列的剖面側視圖。
第12A-12B圖包括根據本發明之實施例包括微p-n型二極體之微LED結構陣列與載體晶圓的剖面俯視圖圖解與剖面側視圖圖解。
第13圖係根據本發明之實施例從載體基板拾取並傳遞微LED結構至接收基板之方法的圖解。
第14圖係根據本發明之實施例從載體基板拾取微LED結構之傳遞頭的剖面側視圖圖解。
第15圖係根據本發明之實施例具有微LED結構之接收基板的剖面側視圖圖解。
第16圖係圖示根據本發明之實施例製造微裝置陣列之方法的流程圖。
第17圖係根據本發明之實施例具有導電接合層之接收基板的剖面側視圖圖解。
第18圖係根據本發明之實施例接合至接收基板之微LED結構的剖面側視圖圖解。
第19A圖係圖示根據本發明之實施例克服表面張力以拾取各種尺寸之微裝置所要求的壓力之圖解說明。
第19B圖係根據本發明之實施例在拾取操作期間產生的增進的間隙距離與表面張力之間關係的圖解說明。
第19C圖係根據本發明之實施例在以各個拉動速率之拾取操作期間產生的增進間隙距離與黏滯力壓力之間關係的圖解說明。
第19D圖係由模型化分析獲得的圖解說明，該圖圖示根據本發明之實施例在傳遞頭退出微裝置時由微裝置上之傳遞頭施加的緊握壓力。
第20圖係根據本發明之實施例之雙極微裝置傳遞頭的剖面側視圖圖解。
第21圖係圖示根據本發明之實施例從載體基板拾取並傳遞微裝置至接收基板之方法的流程圖。
第22圖係圖示根據本發明之實施例從載體基板拾取並傳遞微裝置陣列至至少一個接收基板之方法的流程 圖。
第23圖係根據本發明之實施例與微LED裝置陣列接觸之微裝置傳遞頭陣列的剖面側視圖圖解。
第24圖係根據本發明之實施例與微LED裝置陣列接觸之微裝置傳遞頭陣列的剖面側視圖圖解。
第25圖係根據本發明之實施例拾取微LED裝置陣列之微裝置傳遞頭陣列的剖面側視圖圖解。
第26圖係根據本發明之實施例拾取一部分微LED裝置陣列之微裝置傳遞頭陣列的剖面側視圖圖解。
第27圖係根據本發明之實施例具有位於接收基板上方之微LED裝置陣列之微裝置傳遞頭陣列的剖面側視圖圖解。
第28圖係根據本發明之實施例有選擇地釋放至接收基板上的微裝置之剖面側視圖圖解。
第29圖係圖示根據本發明之實施例從載體基板拾取並傳遞微裝置至接收基板之方法的流程圖。
第30A圖係根據本發明之實施例橫向連續接合層之至少部分熔融位置的剖面側視圖圖解。
第30B圖係根據本發明之實施例橫向連續接合層之至少部分熔融位置的剖面側視圖圖解。
第31A圖係根據本發明之實施例之接合層之至少部分熔融的橫向獨立位置的剖面側視圖圖解。
第31B圖係根據本發明之實施例之接合層之至少部分熔融的橫向獨立位置的剖面側視圖圖解。
第32A圖係根據本發明之實施例之支柱上接合層之至少部分熔融的橫向獨立位置的剖面側視圖圖解。
第32B圖係根據本發明之實施例之支柱上接合層之至少部分熔融的橫向獨立位置的剖面側視圖圖解。
第33圖係圖示根據本發明之實施例從載體基板拾取並傳遞微裝置陣列至至少一個接收基板之方法的流程圖。
第34圖係根據本發明之實施例與微LED裝置陣列接觸之微裝置傳遞頭陣列的剖面側視圖圖解。
第35圖係根據本發明之實施例拾取微LED裝置陣列之微裝置傳遞頭陣列的剖面側視圖圖解。
第36圖係根據本發明之實施例具位於接收基板上方之微LED裝置陣列之微裝置傳遞頭陣列的側視圖圖解。
第37圖係根據本發明之實施例有選擇地釋放至接收基板上的微LED裝置之側視圖圖解。
100‧‧‧微LED裝置
120‧‧‧反射性金屬化堆疊
127‧‧‧電性絕緣隔離片
150‧‧‧微p-n型二極體
160‧‧‧等形介電質障壁層
209‧‧‧區域、液態
300‧‧‧微元件傳遞頭陣列
400‧‧‧接收基板
410‧‧‧驅動器接點
500‧‧‧熱量分佈板
502‧‧‧加熱元件
700‧‧‧熱量分佈板
702‧‧‧加熱元件

Claims (19)

  1. 一種製造一微裝置的方法，該方法包含以下步驟：用具有350℃或更低之一液相線溫度的一中間導電接合層將一第一基板堆疊接合至一第二基板堆疊；圖案化該第一基板堆疊之一主動裝置層以形成複數個微裝置；加熱該中間導電接合層之一區域至該液相線溫度或更高溫度；用一傳遞頭拾取該複數個微裝置之一者及該中間導電接合層之一部分；將該微裝置及該中間導電接合層之該部分放置在一接收基板上的一導電接收接合層上；及將該中間導電接合層接合至該導電接收接合層以形成具有高於150℃之一液相線溫度的一永久性合金接合層。
  2. 如請求項1所述之方法，其中該主動裝置層包含一p-n型二極體層。
  3. 如請求項2所述之方法，其中該p-n型二極體層包括一量子阱層。
  4. 如請求項1所述之方法，其中該中間導電接合層包含選自由銦(In)及錫(Sn)組成之群組的一組成部份。
  5. 如請求項4所述之方法，其中該中間導電接合層另外包含選自由以下組成之群組的一組成部份：鉍(Bi)、銀 (Ag)、金(Au)、鎵(Ga)、鋅(Zn)、銅(Cu)、鋁(Al)、鉛(Pb)及鎘(Cd)。
  6. 如請求項4所述之方法，其中該中間導電接合層具有200℃或更低之一液相線溫度。
  7. 如請求項1所述之方法，其中該導電接收接合層包含金(Au)。
  8. 如請求項1所述之方法，其中用該中間導電接合層將該第一基板堆疊接合至該第二基板堆疊之步驟包含以下步驟：將該第一基板堆疊之一第一導電接合層接合至該第二基板堆疊之一第二導電接合層來形成該中間導電接合層。
  9. 如請求項8所述之方法，其中該第一導電接合層及該第二導電接合層係相同的材料，且將該第一導電接合層接合至該第二導電接合層之步驟包含熔融接合。
  10. 如請求項9所述之方法，其中該相同的材料包含選自由銦(In)及錫(Sn)組成之群組的一材料。
  11. 如請求項8所述之方法，其中該第一導電接合層及該第二導電接合層係不同的材料，且將該第一導電接合層接合至該第二導電接合層之步驟包含合金接合，且該中間導電接合層係一中間導電合金接合層。
  12. 如請求項11所述之方法，其中該第一導電接合層及該第二導電接合層中之一者具有為該第一導電接合層及該第二導電接合層之中另一者之一厚度的5%或更低的 一厚度。
  13. 如請求項11所述之方法，其中該第一導電接合層在該第一導電接合層與該第二導電接合層接觸的位置處被完全消耗在該合金接合層中。
  14. 如請求項11所述之方法，其中將該第一導電接合層接合至該第二導電接合層之步驟包含以下步驟：使該第一導電接合層及該第二導電接合層維持在高於該第一導電接合層及該第二導電接合層中之一者之一液相線溫度的一高溫處。
  15. 如請求項1所述之方法，其中拾取步驟包含以下步驟：根據靜電原理用該傳遞頭將一拾取壓力施加在該微裝置上。
  16. 如請求項1所述之方法，其中加熱該中間導電接合層之該區域至該液相線溫度或更高溫度之步驟包含以下步驟：用該傳遞頭將熱量傳遞至該中間導電接合層。
  17. 如請求項1所述之方法，其中將該中間導電接合層接合至該導電接收接合層之步驟包含以下步驟：使該中間導電接合層及該導電接收接合層維持在高於該中間導電接合層之一液相線溫度的一高溫處。
  18. 如請求項17所述之方法，其中接合該中間導電接合層至該導電接收接合層之步驟包含以下步驟：用該傳遞頭將熱量傳遞至該中間導電接合層。
  19. 如請求項1所述之方法，該方法進一步包含以下步驟：加熱該中間導電接合層之複數個區域至該液相線溫度 或更高溫度；用一相應的複數個傳遞頭拾取一相應的複數個微裝置及該中間導電接合層之一相應的複數個部分；將該複數個微裝置及該中間接合層之該複數個部分放置在該接收基板上之該導電接收接合層之一相應的複數個位置上；及將該中間導電接合層之該複數個部分接合至該導電接收接合層之該相應的複數個位置以形成具有高於150℃之一液相線溫度的一相應的複數個永久性合金接合層。
TW101142645A 2011-11-18 2012-11-15 使用中間電傳導性接合層來製造及傳遞微裝置及微裝置陣列的方法 TWI559572B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201161561706P 2011-11-18 2011-11-18
US201261594919P 2012-02-03 2012-02-03
US201261597109P 2012-02-09 2012-02-09
US201261597658P 2012-02-10 2012-02-10
US13/372,422 US8349116B1 (en) 2011-11-18 2012-02-13 Micro device transfer head heater assembly and method of transferring a micro device
US13/436,260 US8573469B2 (en) 2011-11-18 2012-03-30 Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer
US13/436,314 US8518204B2 (en) 2011-11-18 2012-03-30 Method of fabricating and transferring a micro device and an array of micro devices utilizing an intermediate electrically conductive bonding layer

Publications (2)

Publication Number Publication Date
TW201327910A true TW201327910A (zh) 2013-07-01
TWI559572B TWI559572B (zh) 2016-11-21

Family

ID=48430052

Family Applications (2)

Application Number Title Priority Date Filing Date
TW101142645A TWI559572B (zh) 2011-11-18 2012-11-15 使用中間電傳導性接合層來製造及傳遞微裝置及微裝置陣列的方法
TW101142644A TWI568021B (zh) 2011-11-18 2012-11-15 形成微發光二極體結構與具有電性絕緣層之微發光二極體結構陣列的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW101142644A TWI568021B (zh) 2011-11-18 2012-11-15 形成微發光二極體結構與具有電性絕緣層之微發光二極體結構陣列的方法

Country Status (9)

Country Link
EP (1) EP2780954B1 (zh)
JP (1) JP6100275B2 (zh)
KR (1) KR101596386B1 (zh)
AU (1) AU2012339938B2 (zh)
BR (1) BR112014011807A2 (zh)
IN (1) IN2014CN03711A (zh)
MX (1) MX336453B (zh)
TW (2) TWI559572B (zh)
WO (2) WO2013074370A1 (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9607907B2 (en) 2014-12-01 2017-03-28 Industrial Technology Research Institute Electric-programmable magnetic module and picking-up and placement process for electronic devices
US9773711B2 (en) 2014-12-01 2017-09-26 Industrial Technology Research Institute Picking-up and placing process for electronic devices and electronic module
TWI647810B (zh) * 2017-10-13 2019-01-11 行家光電股份有限公司 微元件之巨量排列方法及系統
TWI658612B (zh) * 2018-05-02 2019-05-01 態金材料科技股份有限公司 Light-emitting diode structure capable of gaining light output performance
US10304991B2 (en) 2017-06-07 2019-05-28 Asti Global Inc., Taiwan Chip mounting system and method for mounting chips
TWI698964B (zh) * 2019-03-15 2020-07-11 台灣愛司帝科技股份有限公司 晶片固接結構及晶片固接設備
US10748792B2 (en) 2017-10-13 2020-08-18 Maven Optronics Co., Ltd. Method and system for mass arrangement of micro-component devices
TWI740486B (zh) * 2020-05-05 2021-09-21 達邁科技股份有限公司 微型ｌｅｄ巨量轉移至顯示器面板之方法
TWI754023B (zh) * 2017-03-24 2022-02-01 日商東麗工程股份有限公司 拾取方法、拾取裝置及安裝裝置
US11251226B2 (en) 2016-06-29 2022-02-15 Applied Materials, Inc. Systems and methods for transfer of micro-devices
US11548170B2 (en) 2018-04-06 2023-01-10 Point Engineering Co., Ltd. Micro LED grip body and system having same for inspecting micro LED

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102049635B1 (ko) 2013-06-12 2019-11-28 로히니, 엘엘씨. 피착된 광-생성 소스에 의한 키보드 백라이팅
US9583533B2 (en) * 2014-03-13 2017-02-28 Apple Inc. LED device with embedded nanowire LEDs
US9105813B1 (en) * 2014-05-30 2015-08-11 Mikro Mesa Technology Co., Ltd. Micro-light-emitting diode
CN113035850B (zh) * 2014-06-18 2022-12-06 艾克斯展示公司技术有限公司 微组装led显示器
JP6823893B2 (ja) 2014-12-19 2021-02-03 グロ アーベーＧｌｏ Ａｂ バックプレーン上に発光ダイオードアレイを生成する方法
KR102402999B1 (ko) 2015-08-31 2022-05-30 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
GB2544335A (en) * 2015-11-13 2017-05-17 Oculus Vr Llc A method and apparatus for use in the manufacture of a display element
KR102298484B1 (ko) 2016-01-15 2021-09-03 로히니, 엘엘씨. 장치 상의 커버를 통해 후면 발광하는 장치 및 방법
DE102016112584A1 (de) 2016-07-08 2018-01-11 Osram Opto Semiconductors Gmbh Halbleiterchip, Verfahren zur Herstellung eines Halbleiterchips und Vorrichtung mit einer Mehrzahl von Halbleiterchips
CN109923680B (zh) 2016-11-07 2021-05-18 歌尔股份有限公司 微发光二极管转移方法和制造方法
JP6850112B2 (ja) * 2016-11-28 2021-03-31 株式会社ディスコ Ｌｅｄ組み立て方法
TWI633646B (zh) 2017-04-06 2018-08-21 優顯科技股份有限公司 用於批量移轉微半導體結構之方法
CN106990519A (zh) * 2017-05-12 2017-07-28 中国科学院苏州生物医学工程技术研究所 结构光照明显微成像系统
TWI636587B (zh) * 2017-07-28 2018-09-21 泰谷光電科技股份有限公司 Light-emitting diode structure for avoiding light leakage on side and back sides and manufacturing method thereof
CN107887331B (zh) * 2017-11-11 2020-04-10 福州大学 一种Micro-LED发光显示器件的制备方法
TWI706554B (zh) 2017-12-13 2020-10-01 友達光電股份有限公司 畫素陣列基板及其製造方法
KR102428029B1 (ko) 2017-12-20 2022-08-02 (주)포인트엔지니어링 마이크로 led 전사헤드
US20190206307A1 (en) * 2017-12-28 2019-07-04 X Development Llc Display with switchable background appearance
KR102493479B1 (ko) 2018-02-06 2023-02-01 삼성디스플레이 주식회사 표시 장치의 제조 방법
KR102453516B1 (ko) 2018-03-13 2022-10-12 후지필름 가부시키가이샤 경화막의 제조 방법, 고체 촬상 소자의 제조 방법
KR20190114330A (ko) 2018-03-29 2019-10-10 (주)포인트엔지니어링 마이크로 led 전사헤드
KR102481434B1 (ko) 2018-03-30 2022-12-26 (주)포인트엔지니어링 전사헤드 및 이를 이용한 마이크로 led 흡착방법
KR20190114372A (ko) 2018-03-30 2019-10-10 (주)포인트엔지니어링 마이크로 led 전사 시스템
KR102424246B1 (ko) 2018-03-30 2022-07-25 (주)포인트엔지니어링 전사헤드를 구비한 마이크로 led 전사 시스템
KR102471585B1 (ko) 2018-04-06 2022-11-28 (주)포인트엔지니어링 마이크로 led 흡착체 및 이를 이용한 마이크로 led 검사시스템
KR20190117180A (ko) 2018-04-06 2019-10-16 (주)포인트엔지니어링 마이크로 led 흡착체 및 이를 이용한 마이크로 led 검사시스템
KR102498037B1 (ko) 2018-04-20 2023-02-10 (주)포인트엔지니어링 마이크로 led 흡착체
TWI672466B (zh) * 2018-04-11 2019-09-21 台灣愛司帝科技股份有限公司 微型發光二極體顯示器及其製作方法
KR102471583B1 (ko) 2018-04-16 2022-11-28 (주)포인트엔지니어링 마이크로 led 흡착체를 포함하는 마이크로 led 전사 시스템
KR20190120598A (ko) 2018-04-16 2019-10-24 (주)포인트엔지니어링 마이크로 led 흡착체를 포함하는 마이크로 led 전사 시스템
KR102498109B1 (ko) 2018-04-20 2023-02-09 (주)포인트엔지니어링 마이크로 led 전사 시스템
KR20190124920A (ko) 2018-04-27 2019-11-06 (주)포인트엔지니어링 소자 전사 헤드
KR102498112B1 (ko) 2018-04-27 2023-02-09 (주)포인트엔지니어링 마이크로 led 전사 헤드
KR102527138B1 (ko) 2018-05-16 2023-04-28 (주)포인트엔지니어링 마이크로 led 전사 시스템
KR102517784B1 (ko) 2018-05-16 2023-04-04 (주)포인트엔지니어링 마이크로 led 흡착체
KR102457191B1 (ko) 2018-05-16 2022-10-20 (주)포인트엔지니어링 마이크로 led 전사 시스템
KR20190131311A (ko) 2018-05-16 2019-11-26 (주)포인트엔지니어링 마이크로 led 흡착체
CN110544661A (zh) 2018-05-29 2019-12-06 普因特工程有限公司 微led转印头及利用其的微led转印系统
KR102540860B1 (ko) 2018-05-29 2023-06-07 (주)포인트엔지니어링 마이크로 led 전사헤드 및 이를 이용한 마이크로 led 전사 시스템
KR102457193B1 (ko) 2018-05-29 2022-10-20 (주)포인트엔지니어링 마이크로 led 흡착체
KR102540859B1 (ko) 2018-05-29 2023-06-07 (주)포인트엔지니어링 마이크로 led 전사헤드 및 이를 이용한 마이크로 led 전사 시스템
KR20190135862A (ko) 2018-05-29 2019-12-09 (주)포인트엔지니어링 마이크로 led 전사 시스템
KR20190136562A (ko) 2018-05-31 2019-12-10 (주)포인트엔지니어링 마이크로 led 전사헤드
KR102527139B1 (ko) 2018-06-15 2023-04-28 (주)포인트엔지니어링 마이크로 led 전사헤드 및 마이크로 led 전사 스테이지
KR102643764B1 (ko) 2018-06-27 2024-03-06 (주)포인트엔지니어링 마이크로 led 전사헤드
KR102541195B1 (ko) 2018-06-27 2023-06-09 (주)포인트엔지니어링 마이크로 led 전사헤드
CN110648956A (zh) 2018-06-27 2020-01-03 普因特工程有限公司 微发光二极管转印头
KR20200005234A (ko) 2018-07-06 2020-01-15 (주)포인트엔지니어링 마이크로 led 전사헤드
KR20200005237A (ko) 2018-07-06 2020-01-15 (주)포인트엔지니어링 마이크로 led 전사 헤드 및 이를 이용한 마이크로 led 전사 시스템
KR20200005235A (ko) 2018-07-06 2020-01-15 (주)포인트엔지니어링 마이크로 led 전사헤드
KR20200015082A (ko) 2018-08-02 2020-02-12 (주)포인트엔지니어링 마이크로 led 구조체 및 이의 제조방법
KR20200015076A (ko) 2018-08-02 2020-02-12 (주)포인트엔지니어링 마이크로 led 전사를 위한 열풍헤드 및 이를 이용한 마이크로led 전사 시스템
KR20200015081A (ko) 2018-08-02 2020-02-12 (주)포인트엔지니어링 마이크로 led 전사헤드
KR20200015073A (ko) 2018-08-02 2020-02-12 (주)포인트엔지니어링 마이크로 led 전사 시스템
KR20200015071A (ko) 2018-08-02 2020-02-12 (주)포인트엔지니어링 마이크로 led 전사헤드
KR20200020207A (ko) 2018-08-16 2020-02-26 (주)포인트엔지니어링 마이크로 led 전사헤드
KR20200020208A (ko) 2018-08-16 2020-02-26 (주)포인트엔지니어링 마이크로 led 전사 시스템
KR20200025079A (ko) 2018-08-29 2020-03-10 (주)포인트엔지니어링 전사헤드
JP6652999B1 (ja) * 2018-09-04 2020-02-26 国立大学法人東京農工大学 食品検査装置及び食品検査方法
KR102102058B1 (ko) 2018-11-07 2020-04-17 한국광기술원 마이크로 led용 칩 이송장치 및 이송방법
KR20200053841A (ko) 2018-11-09 2020-05-19 (주)포인트엔지니어링 마이크로 led 위치 오차 보정 캐리어 및 마이크로 led 전사시스템
KR20200085507A (ko) 2019-01-07 2020-07-15 (주)포인트엔지니어링 마이크로 led 전사헤드
KR20200095909A (ko) 2019-02-01 2020-08-11 (주)포인트엔지니어링 마이크로 led 전사헤드
KR20200099019A (ko) 2019-02-13 2020-08-21 (주)포인트엔지니어링 마이크로 led 흡착체
KR20230093067A (ko) * 2019-03-25 2023-06-26 시아먼 산안 옵토일렉트로닉스 테크놀로지 캄파니 리미티드 마이크로 발광어셈블리, 마이크로 발광다이오드 및 마이크로 발광다이오드 전사 방법
JP2019140400A (ja) * 2019-04-08 2019-08-22 ゴルテック．インク マイクロ発光ダイオードの事前排除方法、製造方法、装置及び電子機器
KR20200129751A (ko) 2019-05-10 2020-11-18 (주)포인트엔지니어링 마이크로 led 흡착체 및 이를 이용한 마이크로 led 디스플레이 제작 방법 및 마이크로 led 디스플레이
KR20200135069A (ko) 2019-05-24 2020-12-02 (주)포인트엔지니어링 마이크로 led 디스플레이 제작 방법 및 이를 이용한 마이크로 led 디스플레이
KR102313606B1 (ko) * 2019-09-02 2021-10-19 주식회사 에이맵플러스 도전성 캐리어 및 디스플레이 패널의 제조방법
US11152534B2 (en) 2019-08-07 2021-10-19 Point Engineering Co., Ltd. Transfer head and method of manufacturing micro LED display using same
KR20210020421A (ko) 2019-08-14 2021-02-24 (주)포인트엔지니어링 마이크로 소자 디스플레이 제조 방법
KR20210020425A (ko) 2019-08-14 2021-02-24 (주)포인트엔지니어링 마이크로 led 전사헤드
KR20210025216A (ko) 2019-08-27 2021-03-09 (주)포인트엔지니어링 마이크로 led 리페어 장치 및 이를 이용한 마이크로 led 디스플레이 제조방법
KR102168570B1 (ko) 2020-03-03 2020-10-21 오재열 마이크로 led 전사 기판
WO2021179116A1 (zh) * 2020-03-09 2021-09-16 厦门市三安光电科技有限公司 一种微发光二极管外延结构及其制备方法
KR20220014750A (ko) 2020-07-29 2022-02-07 (주)포인트엔지니어링 미소 소자 이송체 및 이를 이용한 미소 소자 정렬 방법
KR20220021173A (ko) 2020-08-13 2022-02-22 (주)포인트엔지니어링 미소 소자 이송체 및 이를 포함하는 미소 소자 전사 시스템 및 미소 소자가 실장되는 전자 제품의 제조 방법
US11367745B2 (en) 2020-08-20 2022-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and methods for sensing long wavelength light
JPWO2022210175A1 (zh) 2021-03-29 2022-10-06
KR20240032918A (ko) 2021-09-22 2024-03-12 데쿠세리아루즈 가부시키가이샤 접속 구조체의 제조 방법

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06334217A (ja) * 1993-05-25 1994-12-02 Victor Co Of Japan Ltd Ｌｅｄアレイ装置
US6080650A (en) * 1998-02-04 2000-06-27 Texas Instruments Incorporated Method and apparatus for attaching particles to a substrate
KR100700993B1 (ko) * 1999-12-03 2007-03-30 크리, 인코포레이티드 향상된 광 적출 구조체를 갖는 발광 다이오드 및 그 제조 방법
DE10245631B4 (de) * 2002-09-30 2022-01-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement
KR100493031B1 (ko) * 2002-11-08 2005-06-07 삼성전자주식회사 액정 표시 장치를 구동하는 반응 시간 가속 장치 및 그 방법
JP2006515716A (ja) * 2003-01-21 2006-06-01 シーメンス　アクチエンゲゼルシヤフト 有機電子素子のための封止体及び前記封止体の製造方法
JP4580633B2 (ja) * 2003-11-14 2010-11-17 スタンレー電気株式会社 半導体装置及びその製造方法
JP3994980B2 (ja) * 2004-03-29 2007-10-24 株式会社日立製作所 素子搭載用基板及びその製造方法並びに半導体素子実装方法
JP4632690B2 (ja) * 2004-05-11 2011-02-16 スタンレー電気株式会社 半導体発光装置とその製造方法
US7195944B2 (en) * 2005-01-11 2007-03-27 Semileds Corporation Systems and methods for producing white-light emitting diodes
JP4848638B2 (ja) * 2005-01-13 2011-12-28 ソニー株式会社 半導体素子の形成方法および半導体素子のマウント方法
KR100707955B1 (ko) * 2005-02-07 2007-04-16 (주) 비앤피 사이언스 발광 다이오드 및 이의 제조 방법
KR20070042214A (ko) * 2005-10-18 2007-04-23 김성진 질화물 반도체 발광 다이오드 및 그 제조방법
KR100778820B1 (ko) * 2006-04-25 2007-11-22 포항공과대학교 산학협력단 금속 전극 형성 방법 및 반도체 발광 소자의 제조 방법 및질화물계 화합물 반도체 발광 소자
JP5126875B2 (ja) * 2006-08-11 2013-01-23 シャープ株式会社 窒化物半導体発光素子の製造方法
JP4835409B2 (ja) * 2006-11-30 2011-12-14 豊田合成株式会社 Ｉｉｉ−ｖ族半導体素子、およびその製造方法
US7795054B2 (en) * 2006-12-08 2010-09-14 Samsung Led Co., Ltd. Vertical structure LED device and method of manufacturing the same
US7568795B2 (en) * 2006-12-22 2009-08-04 Xerox Corporation Heated ink delivery system
JP2008186959A (ja) * 2007-01-29 2008-08-14 Toyoda Gosei Co Ltd Ｉｉｉ−ｖ族半導体素子、およびその製造方法
TW200834962A (en) * 2007-02-08 2008-08-16 Touch Micro System Tech LED array package structure having Si-substrate and method of making the same
JP4290745B2 (ja) * 2007-03-16 2009-07-08 豊田合成株式会社 Ｉｉｉ−ｖ族半導体素子の製造方法
JP4844506B2 (ja) * 2007-08-28 2011-12-28 パナソニック電工株式会社 発光装置
JP4809308B2 (ja) * 2007-09-21 2011-11-09 新光電気工業株式会社 基板の製造方法
US8222063B2 (en) * 2008-03-26 2012-07-17 Lattice Power (Jiangxi) Corporation Method for fabricating robust light-emitting diodes
JP5123269B2 (ja) * 2008-09-30 2013-01-23 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法
US7854365B2 (en) * 2008-10-27 2010-12-21 Asm Assembly Automation Ltd Direct die attach utilizing heated bond head
KR101809472B1 (ko) * 2009-01-14 2018-01-18 삼성전자주식회사 광추출 효율이 향상된 발광 장치
JP2010186829A (ja) * 2009-02-10 2010-08-26 Toshiba Corp 発光素子の製造方法
WO2010114250A2 (en) * 2009-03-31 2010-10-07 Seoul Semiconductor Co., Ltd. Light emitting device having plurality of light emitting cells and method of fabricating the same
TWI485879B (zh) * 2009-04-09 2015-05-21 Lextar Electronics Corp 發光二極體晶片及其製造方法
US8173456B2 (en) * 2009-07-05 2012-05-08 Industrial Technology Research Institute Method of manufacturing a light emitting diode element
KR100973928B1 (ko) * 2009-12-10 2010-08-03 (주)옵토니카 Ｌｅｄ 다이본딩 방법
TWI467798B (zh) * 2009-12-28 2015-01-01 Hon Hai Prec Ind Co Ltd 發光二極體晶片之製備方法
KR20110123118A (ko) * 2010-05-06 2011-11-14 삼성전자주식회사 패터닝된 발광부를 구비한 수직형 발광소자
JP2010263251A (ja) * 2010-08-25 2010-11-18 Sanyo Electric Co Ltd 発光素子およびその製造方法
JP4778107B1 (ja) * 2010-10-19 2011-09-21 有限会社ナプラ 発光デバイス、及び、その製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9773711B2 (en) 2014-12-01 2017-09-26 Industrial Technology Research Institute Picking-up and placing process for electronic devices and electronic module
US9607907B2 (en) 2014-12-01 2017-03-28 Industrial Technology Research Institute Electric-programmable magnetic module and picking-up and placement process for electronic devices
TWI769163B (zh) * 2016-06-29 2022-07-01 美商應用材料股份有限公司 用於微裝置的傳送的系統及方法
US11843025B2 (en) 2016-06-29 2023-12-12 Applied Materials, Inc. Methods for transfer of micro-devices
US11251226B2 (en) 2016-06-29 2022-02-15 Applied Materials, Inc. Systems and methods for transfer of micro-devices
TWI754023B (zh) * 2017-03-24 2022-02-01 日商東麗工程股份有限公司 拾取方法、拾取裝置及安裝裝置
US10304991B2 (en) 2017-06-07 2019-05-28 Asti Global Inc., Taiwan Chip mounting system and method for mounting chips
TWI661533B (zh) * 2017-06-07 2019-06-01 台灣愛司帝科技股份有限公司 晶片安裝系統以及晶片安裝方法
TWI647810B (zh) * 2017-10-13 2019-01-11 行家光電股份有限公司 微元件之巨量排列方法及系統
US10748792B2 (en) 2017-10-13 2020-08-18 Maven Optronics Co., Ltd. Method and system for mass arrangement of micro-component devices
US11548170B2 (en) 2018-04-06 2023-01-10 Point Engineering Co., Ltd. Micro LED grip body and system having same for inspecting micro LED
TWI658612B (zh) * 2018-05-02 2019-05-01 態金材料科技股份有限公司 Light-emitting diode structure capable of gaining light output performance
TWI698964B (zh) * 2019-03-15 2020-07-11 台灣愛司帝科技股份有限公司 晶片固接結構及晶片固接設備
TWI740486B (zh) * 2020-05-05 2021-09-21 達邁科技股份有限公司 微型ｌｅｄ巨量轉移至顯示器面板之方法

Also Published As

Publication number Publication date
BR112014011807A2 (pt) 2017-05-16
WO2013074370A1 (en) 2013-05-23
AU2012339938A1 (en) 2014-06-05
KR101596386B1 (ko) 2016-02-22
TWI559572B (zh) 2016-11-21
MX2014006031A (es) 2015-01-16
JP2014533890A (ja) 2014-12-15
TWI568021B (zh) 2017-01-21
MX336453B (es) 2016-01-20
AU2012339938B2 (en) 2015-02-19
EP2780954A4 (en) 2015-07-22
TW201330320A (zh) 2013-07-16
EP2780954B1 (en) 2019-10-16
CN104106149A (zh) 2014-10-15
EP2780954A1 (en) 2014-09-24
JP6100275B2 (ja) 2017-03-22
WO2013074372A1 (en) 2013-05-23
KR20140112486A (ko) 2014-09-23
IN2014CN03711A (zh) 2015-10-09

Similar Documents

Publication Publication Date Title
TWI559572B (zh) 使用中間電傳導性接合層來製造及傳遞微裝置及微裝置陣列的方法
US9831383B2 (en) LED array
US8518204B2 (en) Method of fabricating and transferring a micro device and an array of micro devices utilizing an intermediate electrically conductive bonding layer
TWI527267B (zh) 微發光二極體
US9548332B2 (en) Method of forming a micro LED device with self-aligned metallization stack
CN104106149B (zh) 形成微led结构和具有电绝缘层的微led结构阵列的方法