CN101192623A - 具有双层电极的有机薄膜晶体管 - Google Patents

具有双层电极的有机薄膜晶体管 Download PDF

Info

Publication number
CN101192623A
CN101192623A CNA2007101961472A CN200710196147A CN101192623A CN 101192623 A CN101192623 A CN 101192623A CN A2007101961472 A CNA2007101961472 A CN A2007101961472A CN 200710196147 A CN200710196147 A CN 200710196147A CN 101192623 A CN101192623 A CN 101192623A
Authority
CN
China
Prior art keywords
layer
source electrode
semiconductor layer
ground floor
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101961472A
Other languages
English (en)
Inventor
Y·吴
B·S·翁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xerox Corp
Original Assignee
Xerox Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xerox Corp filed Critical Xerox Corp
Publication of CN101192623A publication Critical patent/CN101192623A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • H10K10/84Ohmic electrodes, e.g. source or drain electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • H01L29/458Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/472Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only inorganic materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H10K85/1135Polyethylene dioxythiophene [PEDOT]; Derivatives thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种具有双层源极和漏极的薄膜晶体管(TFT)。每个源极和漏极包括第一层和第二层。第一层具有与半导体能级相差至少0.5 eV的功函数,并且第二层具有与半导体能级匹配的功函数。该半导体具有短通道长度。

Description

具有双层电极的有机薄膜晶体管
技术领域
[0001]在各实施方案中本公开内容涉及多层电极和包括该多层电极的薄膜晶体管(TFTs)。
背景技术
[0002]TFTs是现代化电子设备,包括例如传感器、成像和显示器件中的基本部件。使用现行主流硅技术的TFT电路对于其中不需要高转换速度和/或高密度的一些应用,特别是大面积电子设备,例如显示器的后面板转换电路(例如有源矩阵液晶监视器或电视)和低档电子设备,例如射频识别(RFID)标签可能过于昂贵。硅基TFT电路的高成本主要是由于硅制造投资大以及在制造它们所需的严格受控环境下高温、高真空光刻制造工艺复杂。因为使用常规光刻法制造硅基TFT电路的成本和复杂性,对有机TFTs(OTFTs)的兴趣已经提高。有机材料不仅提供使用低成本溶液或液体制造技术的可能性,而且提供具有吸引力的机械性能,例如物理紧凑、轻便和柔韧性。
[0003]OTFTs通常由基材上的导电性栅极、源极和漏极、电绝缘栅极介电层和半导电层组成,所述电绝缘栅介电层将栅极与源极和漏极分隔,半导电层与栅极介电层接触并连通源极和漏极。它们的性能可以由场效应迁移率和电流通/断比率测定。需要高迁移率和高通/断比率。
[0004]迁移率和通/断比率均受源极和漏极之间的总电阻R影响。如果总电阻高,那么对注入和提取载荷子来说高电场强度是必需的。总电阻可以使用以下公式确定:
            R=R接触+Rsc
R接触是各电极和半导体层的界面处的接触电阻。Rsc是源极和漏极之间半导体层长度中的电阻。
[0005]降低总电阻的一种方法是通过减少源极和漏极之间的半导体通道长度来降低Rsc。如果R接触非常低,那么这就提高了迁移率,但是降低了通/断比率。这一点限制了这种TFT的应用。
[0006]降低总电阻的另一种方法是降低接触电阻。通常通过选择功函数与半导体能级相同或非常接近的电极材料使接触电阻最小化。能级是在p型半导体的情况下,半导体的最高已占分子轨道(HOMO),或者在n型半导体的情况下,半导体的最低未占分子轨道(LUMO)。但是当Rsc低时,如果接触电阻最小化,那么电流通/断比率减少,因为TFT显示高的中断电流。
发明内容
[0007]贯穿各示例性实施方案,本公开内容涉及TFTs。该TFT包括基材、栅极、源极、漏极、栅极介电层和半导体层。源极和漏极包括第一和第二层,其中第一和第二层均与半导体层直接接触。
[0008]在本公开内容的其它实施方案中,TFTs为有机TFTs,其中半导体层为有机半导体层。
[0009]源极和漏极各自包括第一和第二层。每个第一层包括功函数与半导体层能级相差至少0.5eV的材料。每个第二层包括功函数与半导体层能级相同或相差至多0.2eV的材料。其中有意引入接触电阻的这种设计导致TFT同时具有高迁移率和高电流通/断比率。
[0010]在其它实施方案中,源极第一层和漏极第一层各自具有至多50纳米的厚度。在其它实施方案中,源极第一层和漏极第一层各自具有约5纳米到约50纳米的厚度。
[0011]在另外的实施方案中,源极第二层和漏极第二层各自具有至少5纳米的厚度。在其它实施方案中,源极第二层和漏极第二层各自具有约20到约1000纳米的厚度。
[0012]在更进一步的实施方案中,半导体层能级和源极第一层的功函数之间的差值为约0.5eV到约1.0eV。在其它实施方案中,该差值为至少1.0eV。
[0013]在其它实施方案中,半导体为p型半导体,并且半导体的能级基于半导体的HOMO。
[0014]在另外的实施方案中,半导体通道长度为至多20微米。在进一步的实施方案中,半导体通道长度为至多10微米。在其它实施方案中,半导体通道长度为约5到约10微米。在更进一步的实施方案中,半导体通道长度为约1到约5微米。
[0015]在其它实施方案中,源极第一层、漏极第一层、源极第二层和漏极第二层各自直接接触半导体层。
[0016]在进一步的实施方案中,源极第二层具有与半导体层能级匹配的功函数。
[0017]在另外的实施方案中,各第一层包括钛。在进一步的实施方案中,各第二层包括金。
[0018]在更进一步的实施方案中,晶体管为底部栅极底部接触晶体管。
[0019]在进一步的实施方案中,晶体管具有改善的性能,迁移率和通/断电流比率提高。
[0020]因此,在此公开如下实施方案。
[0021]方案1.一种薄膜晶体管,包括:
源极;漏极;和
半导体层;
其中源极和漏极各自包括第一层和第二层;
其中源极第一层的功函数与半导体层能级相差至少0.5eV;
其中源极第二层的功函数与半导体层能级相差至多0.2eV;
其中半导体层具有至多20微米的通道长度。
[0022]方案2.方案1的薄膜晶体管,其中源极第一层、漏极第一层、源极第二层和漏极第二层独立地包括选自钛、铂、金、银、镍、铬、铜、铁、锡、锑、铅、钽、铟、钯、碲、铼、铱、铝、钌、锗、钼、钨、氧化锡锑、氧化铟锡、氟掺杂氧化锌、锌、碳、石墨、银膏、碳膏、锂、铍、钠、镁、钾、钙、钪、锰、锆、镓、铌、钠、钠-钾合金、镁、锂及其合金的材料。
[0023]方案3.方案1的薄膜晶体管,其中源极第一层和漏极第一层各自具有至多50纳米的厚度。
[0024]方案4.方案1的薄膜晶体管,其中源极第一层和漏极第一层各自具有约5纳米到约50纳米的厚度。
[0025]方案5.方案1的薄膜晶体管,其中源极第二层和漏极第二层各自具有至少5纳米的厚度。
[0026]方案6.方案1的薄膜晶体管,其中源极第二层和漏极第二层各自具有约20到约1000纳米的厚度。
[0027]方案7.方案1的薄膜晶体管,其中半导体层能级和源极第一层的功函数之间的差值为约0.5eV到约1.0eV。
[0028]方案8.方案1的薄膜晶体管,其中半导体层能级和源极第一层的功函数之间的差值为至少1.0eV。
[0029]方案9.方案1的薄膜晶体管,其中半导体层具有约5到约10微米的通道长度。
[0030]方案10.方案1的薄膜晶体管,其中半导体为p型半导体。
[0031]方案11.方案1的薄膜晶体管,其中源极第一层、漏极第一层、源极第二层和漏极第二层各自直接接触半导体层。
[0032]方案12.方案1的薄膜晶体管,其中源电极第二层的功函数与半导体层的能级匹配。
[0033]方案13.一种有机薄膜晶体管,包括:
源极;漏极;栅极介电层;和
有机半导体层;
其中源极和漏极各自包括第一层和第二层;
其中各第一层的功函数与半导体层能级相差至少0.5eV;
其中各第二层的功函数与半导体层能级相差至多0.2eV;和
其中半导体层具有约5到约10微米的通道长度。
[0034]方案14.方案13的薄膜晶体管,其中源极第一层比源极第二层更靠近栅极介电层。
[0035]方案15.方案13的薄膜晶体管,其中半导体层与各第一层之间功函数的差值为约0.5eV到约1.0eV。
[0036]方案16.方案13的薄膜晶体管,其中有机半导体层与各第一层之间功函数的差值为至少1.0eV。
[0037]方案17.方案13的薄膜晶体管,其中源极第一层和漏极第一层各自包括钛。
[0038]方案18.方案13的薄膜晶体管,其中源极第二层和漏极第二层各自包括金。
[0039]方案19.方案13的薄膜晶体管,其中晶体管为底部栅极底部接触晶体管。
[0040]方案20.一种有机薄膜晶体管,包括:
源极;漏极;和
聚噻吩半导体层;
其中源极和漏极各自包括钛的第一层和金的第二层;和
其中半导体层具有至多约10微米的通道长度。
[0041]本公开内容的这些和其它非限制性特征在以下更具体地公开。
附图说明
[0042]以下为附图说明,为了举例说明在此公开的示例性实施方案的目的给出而非为了对其进行限制。
[0043]图1表示根据本公开内容的TFT的第一种实施方案。
[0044]图2表示根据本公开内容的TFT的第二种实施方案。
[0045]图3表示根据本公开内容的TFT的第三种实施方案。
[0046]图4表示根据本公开内容的TFT的第四种实施方案。
具体实施方式
[0047]本公开内容描述具有双层源极和漏极的TFT。每个源极和漏极包括第一层和第二层,所述第一层包括第一导电材料,第二层包括第二导电材料。在实施方案中,源极第一层可以与漏极第一层相同或不同。源极第二层可以与漏极第二层相同或不同。所述半导体能级表示半导体的HOMO或LUMO等级,取决于其是否分别为p型或n型半导体。
[0048]参考附图可以得到在此公开的组分、方法和设备的更完整的理解。这些附图仅为基于说明本公开内容的便利性和简易性的略图,并且因此并非用来指明器件或其部件的相对大小和尺寸和/或限定或限制示例性实施方案的范围。
[0049]虽然为了清楚在以下说明中使用特定术语,但是这些术语仅用来表示按照附图中的说明选择的实施方案的特殊结构,并非用来限定或限制公开内容的范围。在以下附图和随后的说明中,应理解相同的数目标记表示相同作用的部件。
[0050]图1说明根据本公开内容的底部栅极底部接触TFT构造。TFT 10包括与栅极30和栅极介电层40接触的基材20。虽然在此将栅极30绘制在基材20内,但这并非必须。但是,重要的是栅极介电层40将栅极30与源极50、漏极60和半导体层70分隔。源极50包括第一层52和第二层54。漏极60也包括第一层62和第二层64。第一层62比第二层64更靠近栅极介电层40。半导体层70在源极50和漏极60之上和之间延伸。源极50和漏极60的层52、54、62、64均接触半导体层70。半导体在源极50和漏极60之间具有通道长度80。
[0051]图2说明根据本公开内容的另一种底部栅极顶部接触TFT构造。TFT 10包括与栅极30和栅极介电层40接触的基材20。半导体层70位于栅极介电层40的顶部,并将其与源极50和漏极60分隔。源极50包括第一层52和第二层54。漏极60也包括第一层62和第二层64。源极50和漏极60的层52、54、62、64均接触半导体层70。
[0052]图3说明根据本公开内容的底部栅极底部接触TFT构造。TFT 10包括还起栅极作用并与栅极介电层40接触的基材20。源极50包括第一层52和第二层54。漏极60也包括第一层62和第二层64。第一层62比第二层64更靠近栅极介电层40。源极50和漏极60的层52、54、62、64均接触半导体层70。
[0053]图4说明根据本公开内容的顶部栅极顶部接触TFT构造。TFT 10包括与源极50、漏极60和半导体层70接触的基材20。源极50包括第一层52和第二层54。漏极60也包括第一层62和第二层64。半导体层70在源极50和漏极60之上和之间延伸。栅极介电层40在半导体层70之上。栅极30在栅极介电层40之上并且不接触半导体层70。源极50和漏极60的层52、54、62、64均接触半导体层70。
[0054]基材可以由包括但不限于硅、玻璃板、塑料膜或片的材料组成。对于结构柔性器件,可以优选塑料基材,例如聚酯、聚碳酸酯、聚酰亚胺片材等。基材的厚度可以为约10微米到超过10毫米,特别对于软质塑料基材,示例性厚度为约50到约100微米,对于例如玻璃或硅的硬质基材,示例性厚度为约1到约10毫米。
[0055]栅极由导电性材料组成。其可以为薄金属膜、导电聚合物薄膜、由导电油墨或糊制成的导电薄膜,或基材本身,例如重度掺杂硅。栅极材料的实例包括但不限于铝、金、铬、铟锡氧化物,导电聚合物,例如聚苯乙烯磺酸酯掺杂的聚(3,4-亚乙基二氧基噻吩)(PSS-PEDOT),和由炭黑/石墨组成的导电油墨/糊。栅极可以由真空蒸发、金属或导电性金属氧化物溅射、常规石印和蚀刻、化学汽相沉积、旋涂、流延或印刷或其它沉积方法制备。栅极的厚度例如对于金属膜为约10到约200纳米,对于导电聚合物为约1到约10微米。
[0056]栅极介电层通常可以为无机材料膜或有机聚合物膜。适合作为栅极介电层的无机材料的实例包括氧化硅、氮化硅、氧化铝、钛酸钡、钛酸钡锆等。合适的有机聚合物的实例包括聚酯、聚碳酸酯、聚(乙烯基苯酚)、聚酰亚胺、聚苯乙烯、聚(甲基丙烯酸酯)、聚(丙烯酸酯)、环氧树脂等。栅极介电层的厚度取决于使用的材料的介电常数,并且可以为例如约5纳米到约5000纳米,包括约100到约1000纳米。栅极介电层可以具有例如低于约10-12西门子每厘米(S/cm)的导电率。使用本领域已知的常规方法形成栅极介电层,包括在形成栅极中所述的那些方法。
[0057]半导体层通常为有机半导体材料。有机半导体的实例包括但不限于并苯(acenes),例如蒽、并四苯、并五苯和取代并五苯,苝,富勒烯(fullerenes),低聚噻吩,聚噻吩及其取代衍生物,聚吡咯,聚对亚苯基,聚对苯基亚乙烯基(poly-p-phenylvinylidenes),萘二甲酸二酐,萘二酰亚胺,聚萘,酞菁,例如铜酞菁或锌酞菁,及其取代衍生物。半导体也可以为无机半导体,例如ZnO、ZnS、硅纳米电线等。
[0058]在具体实施方案中,半导体为聚噻吩。聚噻吩包括例如区域有规和区域无规聚(3-烷基噻吩)、包括取代和未取代亚噻吩基的聚噻吩、包括任选取代的噻吩并[3,2-b]噻吩和/或任选取代的噻吩并[2,3-b]噻吩基的聚噻吩、包括稠环芳族基团的聚噻吩、包括含杂原子稠环芳族基团的聚噻吩,和包括非噻吩基芳族基团,例如亚苯基、芴、呋喃的聚噻吩等。
[0059]半导体层为约5纳米到约1000纳米厚,包括约20到约100纳米厚。在某些构造中,例如图1和4中所示的构造中,半导体层完全覆盖源极和漏极。半导体层具有由源极和漏极之间的距离限定的通道长度。在具体实施方案中,半导体通道长度为至多20微米。在进一步的实施方案中,半导体通道长度为至多10微米。在具体的实施方案中,半导体通道长度为约5到约10微米。在进一步的实施方案中,半导体通道长度为约1到约5微米。通道长度是关键的,因为如上所述,较短的通道长度使Rsc降低。如果Rsc大,那么不必引入接触电阻以得到高电流通/断比率。另外,较小的通道长度使迁移率升高。
[0060]半导体层可以由分子束沉积、真空蒸发、升华、旋涂、浸涂、印刷(例如喷墨印刷、丝网印刷、模版印刷、微接触印刷、胶版印刷)和本领域中已知的其它常规方法,包括在形成栅极中所述的那些方法形成。
[0061]对于电学性能特征,有机半导体通常具有10-8到10-4S/cm的导电率。也可以添加本领域中已知的各种掺杂剂以改变导电率。有机半导体可以为p型或n型半导体。对于p型,半导体通常具有高于4.5eV的能级(HOMO等级)。在具体实施方案中,p型半导体具有约5.1eV的HOMO等级。对于n型,半导体通常具有低于4.5eV的能级(LUMO等级)。在具体实施方案中,n型半导体具有约4.0eV的LUMO等级。在具体实施方案中,半导体为p型半导体。在具体实施方案中,有机半导体为聚噻吩。聚噻吩通常具有约4.7eV到约5.5eV的HOMO等级。
[0062]源极或漏极的第一层的功函数与半导体层能级相差至少0.5eV。在具体实施方案中,第一层的功函数相差0.5到约1.0eV。在其它实施方案中,该差值为至少1.0eV。当然,第一层的功函数与半导体能级之间的差值也存在上限。该差值应不大于3.0eV。第二层的功函数与半导体层能级相差至多0.2eV。在具体实施方案中,第二层的功函数与半导体层能级相差至多0.1eV。理想地,第二层具有与半导体层能级匹配的功函数。这种差值是故意的,因为其将接触电阻引入TFT。令人惊讶地发现降低的Rsc与升高的R接触的组合产生同时具有高迁移率和高电流通/断比率的TFT。
[0063]原则上,只要满足这些要求,几乎任何材料都可以用于电极的任一层。适合用于源极或漏极任一层的金属包括但不限于铂、金、银、镍、铬、铜、铁、锡、锑、铅、钽、铟、钯、碲、铼、铱、铝、钌、锗、钼、钨、氧化锡锑、氧化铟锡、氟掺杂氧化锌、锌、碳、石墨、玻璃化炭黑、银膏、碳膏、锂、铍、钠、镁、钾、钙、钪、钛、锰、锆、镓、铌、钠、钠-钾合金、镁、锂及其合金。在进一步的实施方案中,使用更便宜的导电材料;它们是银、镍、铬、铜、铁、锡、锑、铅、钽、铟、铝、钨、氧化锡锑、氧化铟锡、氟掺杂的氧化锌、锌、碳、石墨、银膏和碳膏。第一层与半导体层能级必须相差至少0.5eV和第二层与半导体层能级必须相差至多0.2eV意味着两个电极层总是包括不同的材料。
[0064]导电聚合物可以用于源极或漏极的任一层。这种导电聚合物包括但不限于聚苯胺、聚吡咯、PSS-PEDOT或其衍生物或其混合物。这些聚合物也可以进行掺杂以提高其导电率。通常,它们的导电率大于10-3S/cm。
[0065]任一电极的第一层应至多约100纳米厚。在进一步的实施方案中,任一电极的第一层具有约5nm到约50nm的厚度。在具体实施方案中,任一电极的第一层具有至多50nm的厚度。可以用本领域已知的任何沉积方法形成第一层,包括在形成栅极中所述的那些方法。第二层可以为约5纳米到约3000纳米厚。在具体实施方案中,第二层具有至少20nm,包括约20到约1000nm的厚度。可以用本领域已知的任何沉积方法形成第二层,包括在形成栅极中所述的那些方法。
[0066]金属合金可以在每个电极的第一层和第二层之间的界面处形成。根据器件结构和制造过程(例如当在第一金属层之后沉积第二金属层时),可以将第二层金属扩散进第一层中形成金属合金。这种扩散可以以约0.1nm到约5nm的厚度进行。
[0067]源极和漏极的第一层都优选由相同材料组成,第二层也如此。例如,在具体实施方案中,源极和漏极的第一层都为钛,并且两个电极的第二层都为金。大多数p型有机半导体具有约5.1eV的功函数。钛具有4.1eV的功函数,与半导体相差至少0.5eV。金具有5.1eV的功函数,与半导体匹配。但是,本公开内容同样设想独立地选择任一电极的两个层的材料。
[0068]如图1-4中所示,源极和漏极的两个层直接接触半导体层。在实施方案中,源极第一层比源极第二层更靠近栅极介电层。在进一步的实施方案中,TFT为底部栅极底部接触TFT,并且源极第一层直接接触栅极介电层。
[0069]在具体实施方案中,TFT具有双层电极,其中源极和漏极的第一层具有与半导体层能级相差至少0.5eV的功函数。第二层的功函数与半导体层能级相差至多0.1eV。另外,半导体通道长度为至多20微米。
[0070]在小半导体通道长度和双层源极和漏极设计的实施方案中,同时得到高迁移率和高电流通/断比率。
[0071]OTFT的各个部件可以以任何顺序沉积在基材上。但是通常,栅极和半导体层应均与栅极介电层接触。另外,源极和漏极应均与半导体层接触。特别地,两个电极的两个层应与半导体层接触。
[0072]以下实施例为了进一步说明根据本公开内容的具有多层电极的OTFTs。实施例仅是说明性的,并不用来将根据公开内容制造的器件限制到其中所述的材料、条件或工艺参数。除非另有说明,所有份数为体积百分比。
实施例1
[0073]制造具有图3中说明的构造的底部接触薄膜晶体管。其包括具有厚度为约300纳米的热生长氧化硅层的n-掺杂硅晶片。该晶片用作栅极。氧化硅层用作栅极介电层。在对应于源极和漏极的两个位置施涂10纳米钛层。该钛层为双层电极的第一层。接下来,将100纳米金层施涂于钛层上,形成双层电极的第二层。半导体通道长度(即源极和漏极之间的距离)为5微米。
[0074]通过将该器件在60℃浸入甲苯中的0.1M OTS-8溶液中20分钟,用辛基三氯硅烷(OTS-8)改性氧化硅表面。然后通过将该器件在室温下浸入甲苯中的0.01M辛硫醇溶液中20分钟,用辛硫醇改性金表面。然后沉积以下聚噻吩形成半导体层:
Figure S2007101961472D00101
其中n为约5到约5,000。在本实施例中,相对于聚苯乙烯标准物,聚合物具有22,900的Mw和17,300的Mn。这种聚噻吩及其制备在US6,770,904中描述,在此将其公开内容全部引入作为参考。旋涂聚噻吩,然后在140℃(其相变温度)退火。晶体管具有5微米的半导体通道长度和250微米的通道宽度。该半导体具有5.1eV的HOMO等级,与源极第一钛层的功函数(4.1eV)相差1.0eV,且与源极第二金层的功函数(5.1eV)匹配。
[0075]使用Keithley 4200 SCS半导体表征系统表征该器件。根据公式(1)由处于饱和状态(栅电压VG<源-漏电压VSD)的数据计算载荷子迁移率μ:
        ISD=Ciμ(W/2L)(VG-VT)2  (1)
其中ISD为饱和状态下的漏电流,W和L分别为半导体通道宽度和长度,Ci为每单位面积栅极介电体层的电容,并且VG和VT分别为栅电压和阈电压。器件的VT由饱和状态下的ISD的平方根和器件的VG之间的关系,通过将测得的数据外推到ISD=0来确定。
[0076]薄膜晶体管的另一种重要性能是其电流通/断比率。这是栅电压VG等于或大于漏电压VD时的饱和源-漏电流与栅电压VG为零时的源-漏电流的比率。计算迁移率为0.39cm2/V·sec,电流通/断比率为约107
对比例1
[0077]在对比例1中,如实施例1制造晶体管,除了源极和漏极为单一金层,并且具有90微米的通道长度。计算迁移率为0.12cm2/V·sec,并且电流通/断比率为约107
对比例2
[0078]在对比例2中,如实施例1制造晶体管,除了源极和漏极为单一金层,并且通道长度为2或5微米。它们具有高达0.45cm2/V·sec的迁移率,但是电流通/断比率低于104
[0079]比较对比例1和对比例2揭示短半导体通道长度显著升高迁移率。比较实施例1和对比例1表明在没有接触电阻的情况下,短半导体通道长度还显著降低电流通/断比率(从107到104)。通过有意引入接触电阻和双层电极设计,同时得到高迁移率和高电流通/断比率。

Claims (3)

1.一种薄膜晶体管,包括:
源极;漏极;和
半导体层;
其中源极和漏极各自包括第一层和第二层;
其中源极第一层的功函数与半导体层能级相差至少0.5eV;
其中源极第二层的功函数与半导体层能级相差至多0.2eV;
其中半导体层具有至多20微米的通道长度。
2.一种有机薄膜晶体管,包括:
源极;漏极;栅极介电层;和
有机半导体层;
其中源极和漏极各自包括第一层和第二层;
其中各第一层的功函数与半导体层能级相差至少0.5eV;
其中各第二层的功函数与半导体层能级相差至多0.2eV;和
其中半导体层具有约5到约10微米的通道长度。
3.一种有机薄膜晶体管,包括:
源极;漏极;和
聚噻吩半导体层;
其中源极和漏极各自包括钛的第一层和金的第二层;和
其中半导体层具有至多约10微米的通道长度。
CNA2007101961472A 2006-11-29 2007-11-28 具有双层电极的有机薄膜晶体管 Pending CN101192623A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/564,438 US7923718B2 (en) 2006-11-29 2006-11-29 Organic thin film transistor with dual layer electrodes
US11/564438 2006-11-29

Publications (1)

Publication Number Publication Date
CN101192623A true CN101192623A (zh) 2008-06-04

Family

ID=38947399

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101961472A Pending CN101192623A (zh) 2006-11-29 2007-11-28 具有双层电极的有机薄膜晶体管

Country Status (7)

Country Link
US (1) US7923718B2 (zh)
EP (1) EP1928038B1 (zh)
JP (1) JP2008141197A (zh)
KR (1) KR101474934B1 (zh)
CN (1) CN101192623A (zh)
CA (1) CA2612033C (zh)
TW (1) TW200835010A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105185835A (zh) * 2015-07-30 2015-12-23 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置
CN105917482A (zh) * 2013-12-10 2016-08-31 弗莱克因艾伯勒有限公司 用于晶体管装置的源极/漏极导体
CN110621992A (zh) * 2017-04-07 2019-12-27 住友化学株式会社 气体传感器系统和方法
CN113506831A (zh) * 2021-06-21 2021-10-15 武汉大学 一种短沟道ZnO薄膜晶体管及其制备方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040897A (ja) * 2008-08-07 2010-02-18 Sony Corp 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、および電子機器
US20100032654A1 (en) * 2008-08-11 2010-02-11 Motorola, Inc. Semiconductor Device Having Silane Treated Interface
JP5501604B2 (ja) * 2008-12-04 2014-05-28 シャープ株式会社 有機薄膜トランジスタ
GB2467357B (en) * 2009-01-30 2011-09-21 Cambridge Display Tech Ltd Organic thin film transistors
WO2011145814A2 (ko) * 2010-05-19 2011-11-24 경희대학교 산학협력단 박막 트랜지스터 및 그 제조 방법
KR101839329B1 (ko) 2011-07-28 2018-03-19 엘지디스플레이 주식회사 트랜지스터 어레이 기판 및 그의 제조방법
KR101934978B1 (ko) * 2011-08-04 2019-01-04 삼성디스플레이 주식회사 박막 트랜지스터 및 박막 트랜지스터 표시판
GB201114215D0 (en) * 2011-08-18 2011-10-05 Cambridge Display Tech Ltd Electronic device
WO2013047730A1 (ja) * 2011-09-28 2013-04-04 富士フイルム株式会社 熱電変換材料及び熱電変換素子
US20160141530A1 (en) * 2013-06-11 2016-05-19 Sharp Kabushiki Kaisha Semiconductor element and semiconductor element manufacturing method
WO2015044980A1 (ja) * 2013-09-26 2015-04-02 国立大学法人東北大学 有機半導体素子及びそれを備えたcmis半導体装置
JP6452126B2 (ja) * 2014-09-18 2019-01-16 国立研究開発法人物質・材料研究機構 有機半導体トランジスタ及びその製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3403949B2 (ja) * 1998-09-03 2003-05-06 シャープ株式会社 薄膜トランジスタ及び液晶表示装置、ならびに薄膜トランジスタの製造方法
KR20010090848A (ko) * 1999-10-05 2001-10-19 모리시타 요이찌 발광소자와 그 제조방법, 및 그것을 이용한 표시장치,조명장치
US6953947B2 (en) * 1999-12-31 2005-10-11 Lg Chem, Ltd. Organic thin film transistor
TWI286773B (en) * 2000-10-26 2007-09-11 Matsushita Electric Works Ltd Field emission type electron source
GB2373095A (en) * 2001-03-09 2002-09-11 Seiko Epson Corp Patterning substrates with evaporation residues
KR100379684B1 (ko) * 2001-04-20 2003-04-10 엘지.필립스 엘시디 주식회사 박막 트랜지스터 액정표시소자 제조방법
JP4360801B2 (ja) * 2001-12-25 2009-11-11 シャープ株式会社 トランジスタおよびそれを用いた表示装置
US7250625B2 (en) * 2002-01-11 2007-07-31 Xerox Corporation Polythiophenes and electronic devices generated therefrom
US6770904B2 (en) * 2002-01-11 2004-08-03 Xerox Corporation Polythiophenes and electronic devices generated therefrom
EP1383179A2 (en) * 2002-07-17 2004-01-21 Pioneer Corporation Organic semiconductor device
JP2004055654A (ja) * 2002-07-17 2004-02-19 Pioneer Electronic Corp 有機半導体素子
JP2004055876A (ja) * 2002-07-22 2004-02-19 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
JP2004103905A (ja) * 2002-09-11 2004-04-02 Pioneer Electronic Corp 有機半導体素子
US7102155B2 (en) * 2003-09-04 2006-09-05 Hitachi, Ltd. Electrode substrate, thin film transistor, display device and their production
JP4550389B2 (ja) * 2003-09-12 2010-09-22 株式会社日立製作所 半導体装置
JP4353842B2 (ja) * 2004-03-31 2009-10-28 三洋電機株式会社 有機薄膜トランジスタの製造方法
JP4774679B2 (ja) * 2004-03-31 2011-09-14 大日本印刷株式会社 有機半導体装置
JP4826074B2 (ja) * 2004-08-18 2011-11-30 ソニー株式会社 電界効果型トランジスタ
KR100659061B1 (ko) * 2004-09-20 2006-12-19 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 평판표시장치
WO2006050496A1 (en) * 2004-11-02 2006-05-11 E.I. Dupont De Nemours And Company Substituted anthracenes and electronic devices containing the substituted anthracenes
JP4341529B2 (ja) * 2004-11-05 2009-10-07 セイコーエプソン株式会社 電子デバイス、電子デバイスの製造方法および電子機器
EP1815541B1 (en) * 2004-11-09 2011-07-27 Creator Technology B.V. Self-aligned process to manufacture organic transistors
US7719496B2 (en) * 2004-11-23 2010-05-18 Samsung Mobile Display Co., Ltd. Organic thin film transistor, method of manufacturing the same, and flat panel display device with the organic thin film transistor
US7262264B2 (en) * 2005-01-12 2007-08-28 Honeywell International Inc. Halogenated thiophene monomer for the preparation of regioregular polythiophenes
US20060273303A1 (en) * 2005-06-07 2006-12-07 Xerox Corporation. Organic thin film transistors with multilayer electrodes
JP2007200829A (ja) * 2005-12-27 2007-08-09 Semiconductor Energy Lab Co Ltd 有機発光トランジスタ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105917482A (zh) * 2013-12-10 2016-08-31 弗莱克因艾伯勒有限公司 用于晶体管装置的源极/漏极导体
CN105185835A (zh) * 2015-07-30 2015-12-23 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置
CN110621992A (zh) * 2017-04-07 2019-12-27 住友化学株式会社 气体传感器系统和方法
CN113506831A (zh) * 2021-06-21 2021-10-15 武汉大学 一种短沟道ZnO薄膜晶体管及其制备方法

Also Published As

Publication number Publication date
CA2612033C (en) 2013-09-10
JP2008141197A (ja) 2008-06-19
KR101474934B1 (ko) 2014-12-19
US7923718B2 (en) 2011-04-12
KR20080048960A (ko) 2008-06-03
CA2612033A1 (en) 2008-05-29
EP1928038B1 (en) 2013-05-29
US20080121869A1 (en) 2008-05-29
EP1928038A3 (en) 2009-07-01
EP1928038A2 (en) 2008-06-04
TW200835010A (en) 2008-08-16

Similar Documents

Publication Publication Date Title
CN101192623A (zh) 具有双层电极的有机薄膜晶体管
CN104919596B (zh) 双极型垂直场效应晶体管
US6284562B1 (en) Thin film transistors
US9520572B2 (en) Electronic device and method of manufacturing semiconductor device
US8013328B2 (en) Active matrix optical device
EP1732150A1 (en) Organic thin film transistors with multilayer electrodes
CN101772842B (zh) 半导体装置及其制造方法以及图像显示装置
US7652339B2 (en) Ambipolar transistor design
TW200522362A (en) Thin film transistor array panel using organic semiconductor and a method for manufacturing the same
JP2000068523A (ja) 薄膜トランジスタ
TW200929651A (en) Thin film transistors
CN1716060A (zh) 有机薄膜晶体管阵列面板及其制造方法
US20120037907A1 (en) Method of Forming Source and Drain Electrodes of Organic Thin Film Transistors by Electroless Plating
CN101772834A (zh) 半导体装置及其制造方法以及图像显示装置
Choi et al. Solvent effect on the electrical properties of triisopropylsilylethynyl (TIPS) pentacene organic thin-film transistors
US8603856B2 (en) Organic transistor and method for manufacturing the same
CN101556987B (zh) 一种有机薄膜场效应管及其制备方法
KR101455600B1 (ko) 유기 박막 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20080604