CN104919596B - 双极型垂直场效应晶体管 - Google Patents

双极型垂直场效应晶体管 Download PDF

Info

Publication number
CN104919596B
CN104919596B CN201380070118.5A CN201380070118A CN104919596B CN 104919596 B CN104919596 B CN 104919596B CN 201380070118 A CN201380070118 A CN 201380070118A CN 104919596 B CN104919596 B CN 104919596B
Authority
CN
China
Prior art keywords
layer
semiconductor
semiconductor channel
vertical field
channel layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380070118.5A
Other languages
English (en)
Other versions
CN104919596A (zh
Inventor
安德鲁·加布里埃尔·林兹勒
刘博�
米切尔·奥斯汀·麦卡西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Florida Research Foundation Inc
Original Assignee
University of Florida Research Foundation Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Florida Research Foundation Inc filed Critical University of Florida Research Foundation Inc
Publication of CN104919596A publication Critical patent/CN104919596A/zh
Application granted granted Critical
Publication of CN104919596B publication Critical patent/CN104919596B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/491—Vertical transistors, e.g. vertical carbon nanotube field effect transistors [CNT-FETs]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/413—Nanosized electrodes, e.g. nanowire electrodes comprising one or a plurality of nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/488—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising a layer of composite material having interpenetrating or embedded materials, e.g. a mixture of donor and acceptor moieties, that form a bulk heterojunction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/86—Schottky electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/115—Polyfluorene; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/211—Fullerenes, e.g. C60
    • H10K85/215—Fullerenes, e.g. C60 comprising substituents, e.g. PCBM
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes

Abstract

提供了关于双极型垂直场效应晶体管(VFET)的各种实施例。其中在一个实施例中，双极型VFET包括栅极层；源极层，其是电逾渗并且多孔的；介电层；漏极层；以及半导体沟道层。半导体沟道层与源极层的至少一部分和介电层的至少一部分接触，并且源极层和半导体沟道层形成栅极电压可调的电荷注入势垒。另一实施例包括包含介电表面处理层的双极型垂直场效应晶体管。半导体沟道层与源极层的至少一部分和介电表面处理层的至少一部分接触，并且其中源极层与半导体沟道层形成栅极电压可调的电荷注入势垒。

Description

双极型垂直场效应晶体管
背景技术
凭借低静态功耗、高抗噪声性和稳健性，互补晶体管技术成为用于硅基集成电路(IC)的主流技术。近几十年来已经对有机电子学进行了很多研究，并且可以开始考虑将有机电子学发展到基于有机组分的用于简单应用的IC的集成方面。
附图说明
参照下面的附图可以更好地理解本公开内容的许多方面。附图中的部件不一定是按比例的，而重点在于清楚地示出本公开内容的原理。此外，在附图中，贯穿若干图，相同的附图标记指代对应的部分。
图1为根据本公开内容的各种实施方案的反相器电路的示意图。
图2A和图2B为根据本公开内容的各种实施方案的双极型横向沟道有机薄膜晶体管(OTFT)的实施例的图示。
图3为根据本公开内容的各种实施方案的横向沟道有机半导体共混晶体管的实施例的图示。
图4和图5A至图5C为根据本公开内容的各种实施方案的双极型碳纳米管垂直场效应晶体管(CN-VFET)的实例的图示。
图6为表示根据本公开内容的各种实施方案的双极型CN-VFET的电路的示意图。
图7和图8为根据本公开内容的各种实施方案的双极型CN-VFET的输出曲线的曲线图。
图9A和图9B为根据本公开内容的各种实施方案的双极型CN-VFET 运行的示意图。
图10、图11A和图11B为包括根据本公开内容的各种实施方案的双极型CN-VFET的数字化反相器的实例的图示。
图12A至图12B为包括根据本公开内容的各种实施方案的双极型 CN-VFET的数字化反相器的输出曲线的曲线图。
图12C至图12D为包括根据本公开内容的各种实施方案的双极型 CN-VFET的数字化反相器的静态泄漏电流特性的曲线图。
图13A至图13B为包括根据本公开内容的各种实施方案的双极型 CN-VFET的数字化反相器的增益特性的曲线图。
图14为示出制造根据本公开内容的各种实施方案的双极型 CN-VFET的实例的流程图。
具体实施方式
本文的公开内容涉及双极型垂直场效应晶体管(VFET)(例如，双极型碳纳米管激活VFET(ambipolar carbon nanotube enabled VFET)) 的各种实施方案。现在将如附图中所示出的具体地参照对实施方案的描述，其中贯穿若干图，类似的附图标记指代类似的部分。
在互补电路中，使用p型沟道晶体管和n型沟道晶体管两者。然而，与通过简单地实施合适的接触和沟道掺杂剂而实现单一半导体(例如硅) 的p型沟道晶体管和n型沟道晶体管的硅基IC不同，对于p型沟道有机薄膜晶体管和n型沟道有机薄膜晶体管(OTFT)需要专用半导体材料。分立的n型沟道有机晶体管和p型沟道有机晶体管在适当规模的IC中的集成仍存在挑战。对有机物进行图案化以实现分开限定的p型沟道有源区和n型沟道有源区增加了器件制造的实质的复杂性。这可以通过使用双极型有机晶体管来避免，其得益于具有可以在单一掩模步骤中沉积的沟道。
通过栅极电压的控制，p型沟道和n型沟道有源区均可以形成在双极型有机晶体管中。然后可以仅使用双极型有机晶体管来制造互补电路，从而大大降低了制造复杂性。使用最高占据分子轨道(HOMO)和最低未占据分子轨道(LUMO)的能级在金属功函数的约0.8eV以内的窄带隙有机半导体可以实现从双极型OTFT的同一金属电极有效注入电子和空穴两者。在替选实施方案中，可以通过将不一定具有窄带隙的两种有机半导体结合来实现(从同一金属)有效注入电子和空穴两者。通过合理地选择材料，可以将一种有机半导体的HOMO与另一有机半导体的LUMO 布置成处于金属功函数的约0.8eV以内。
可以以各种方式将两种材料进行结合来形成沟道层。例如，可以将两种不同的有机半导体分别沉积为双层(一层在另一层的顶部上)。实际上，可以利用挥发性小分子有机半导体通过分开、顺序气相沉积而实现，并且已得到了以良好性能工作的器件。然而，对于有机电子器件期望基于溶液的处理以从诸如喷墨印刷和辊至辊制造的低成本制造方法中获益。聚合物和一些小分子或改性小分子可以经溶液处理，但是由于对于极大地限制了可使用材料的正交溶剂(即，第二层中的溶剂不应该溶解第一层)的需求，所以双层的沉积是复杂的。在另一实施例中，可以通过在相同的溶剂中将这两种有机半导体共混在一起来将其结合。然后，可以将该共混物沉积为单个沟道层。
虽然在这样的有机半导体共混物被用作晶体管沟道材料的情况下，可以观测到栅极控制的双极传输，但是最好的半导体共混器件显示的迁移率为比由纯的p型或n型半导体沟道材料制造的器件的迁移率低二至三个数量级。例如，K.Szendrei等人在2010年(JMater Chem,Vol 20， 1317-1321(2010))展示了用聚{[N,N0-双(2-辛基十二烷基)-萘-1,4,5,8-双(二甲酰亚胺)-2,6-二基]-alt-5,50-(2,20-联噻吩)}(P(NDI2OD-T2))作为n型材料，用区域规整(regioregular)的聚(3-已基噻吩)(rr-P3HT)作为p 型材料的双极型聚合物共混晶体管。该器件实现了对于电子的4×10-3 cm2V-1s-1的迁移率和对于空穴的2×10- 3cm2V-1s-1的迁移率，这是目前所报导的聚合物共混晶体管的最高记录。然而，当与纯P(NDI2OD-T2)器件的 0.45cm2V-1s-1的迁移率和纯rr-P3HT器件的0.1cm2V-1s-1的迁移率比较时，其仍然很低。至于在共混材料器件中所获得的低迁移率的原因是：在常规的横向沟道晶体管构造中跨10μm至100μm距离的源漏电极缺乏逾渗的p型材料和n型材料的纯域。将纯p型或n型的逾渗路径从一个电极延伸穿过整个沟道层到另一电极，器件性能可以提高至更接近单一材料器件的水平。
参照图1，示出CMOS反相器电路100的实施例。反相器电路100 输出与其输入电压106的逻辑电平相反的电压103。因而，处于Vdd的输入电压106返回处于接地电平的输出电压103，处于接地电平的输入电压 106返回处于Vdd的输出电压103。如图1的实施例的数字化反相器是所有数字电子器件的基础。在图1中所描述的传统的CMOS反相器100由于每个晶体管109和112的单极特性而不经受泄漏电流。在Vdd被施加为 CMOS反相器100的输入电压106的情况下，p型沟道晶体管109接通而 n型沟道晶体管112断开，导致输出电压103处于接地电平。在输入电压 106接地的情况下，n型沟道晶体管112接通而p型沟道晶体管109断开，导致输出电压103为Vdd。在两种逻辑状态下，晶体管109/112之一断开，从而防止了在稳态下电流流经CMOS反相器100。
相反，用两个双极型横向沟道OTFT构建的数字逻辑反相器由于两个晶体管均不能完全断开而消耗过量的能量，导致不断的有泄漏电流流经器件。如图2A所示，在Vin接地的情况下，由于晶体管203的源电极连接至Vdd，所以跨晶体管203的沟道将感生足够的空穴209并且跨晶体管 203的阻抗将像期望的那样小。晶体管206的源电极接地，因此在源极区域附近几乎没有感生出电荷。然而，跨晶体管206的沟道的电势逐渐增加，导致沿着沟道朝向晶体管206的漏电极感生出更多的空穴212。所以晶体管206是部分接通的。晶体管206的阻抗仍大于晶体管203的阻抗，产生几乎等于Vdd的高输出电压(Vout)。但是由于晶体管206是不完全断开的，所以恒定的电流将流经反相器。相似地，如图2B所示，在输入电压(Vin) 被设置为Vdd的情况下，晶体管206将完全接通而晶体管203也将部分接通，导致恒定电流流经反相器电路。
通过使用碳纳米管基垂直场效应晶体管(CN–VFET)可以避免持续的泄漏电流。在一个实施方案中，CN–VFET晶体管包括以下从底层向上依次列出的结构化元件：导电栅电极；电绝缘栅极介电层；纳米管层，其侧面放置于栅极介电表面上，具有跨越栅极介电表面的数密度，形成交叉互联的纳米管的电互联随机网络，但是其中，从上面看，纳米管网络层足够稀疏以露出下层介电表面(例如，露出的下层介电表面至少与被纳米管覆盖的下层介电表面一样多)；半导体沟道层，其覆盖纳米管和位于相邻纳米管之间的露出的介电层的区域；以及最后是导电顶电极层。纳米管网络层被称为纳米管源电极或只是源电极，并且顶电极层被称为漏电极。与纳米管层的电接触可以经由可以位于沿着纳米管网络层的一个边缘(例如，纳米管网络层一小部分的上方或下方)的金属源极接触焊盘进行。除了通过提供栅电极与源电极之间的栅极电压(VG)的电压源之外，栅电极通过栅极介电层电绝缘于纳米管源电极和源极接触焊盘。通过沟道层电隔离的漏电极和纳米管源电极连接至向源电极与漏电极之间施加电压 (VSD)的单独的电源。
在CN-VFET晶体管中，载流子从下面的碳纳米管(CNT)源电极注入，垂直地经过薄膜沟道并且被顶部的漏电极收集。栅极通过调整在源极随机网络中的碳纳米管与有机半导体之间的注入势垒来控制源-漏电流。在p型沟道CN-VFET中，空穴从CNT的费米能级注入到有机半导体的 HOMO能级，而在n型沟道CN-VFET中，电子从CNT的费米能级注入到有机半导体的LUMO能级。栅极场调节在源极随机网络中的CNT的费米能级位置来控制CNT与有机半导体之间的注入势垒。为了确保栅极场可以导通和关断源漏电流，用于p型沟道应用的有机半导体的HOMO 能级和用于n型沟道应用的有机半导体的LUMO能级应该位于CNT的费米能级附近，例如在0.8eV内。
在横向沟道有机半导体共混晶体管的情况下，迁移率差的最可能的原因是源电极与漏电极之间的两种材料的相分离域的非逾渗特性。参照图 3，示出的是横向沟道有机半导体共混晶体管300的图示。如所示出的，不同的图案化的区域303和306表示源极与漏极之间的沟道309中的两种相分离组分。由于在分立的域303/306之间的每个界面处的接触势垒和跨越从源极至漏极的沟道的长度312延伸的很少的纯域(如果有的话)逾渗路径的存在，严重的限制了流经沟道的电流。几十至几百微米的常规横向沟道OTFT的长沟道长度312使得问题特别严重，导致了非常低的导通态电流。
相反，通过使用CN-VFET，可以使得沟道长度很短以使得每种材料组分相的单晶晶粒可以从纳米管源电极延伸至上面的漏电极使得获得材料的大迁移率(bulk mobility)。图4为示出了具有在CN源极408和漏极412之间垂直延伸的相分离415和418的CN-VFET的图示。由于其薄沟道层410，相分离膜可以提供双极型CN-VFET 400中跨越沟道层410 的单晶路径415/418，实现了高的沟道迁移率。CN源极408和漏极412 之间的垂直路径415/418可以通过其中发生两种组分的横向相分离的膜来满足。在许多有机共混物中已经获得了相分离。所产生的低导通态沟道电阻可以提供关于基于双极型CN-VFET的数字化反相器的高操作速度和好的抗噪声性。
双极型CN-VFET还显示了类似二极管的整流特性。这对包括两个双极型CN-VFET的数字化反相器的性能是有利的。在与横向沟道OTFT 反相器相比的情况下，类似二极管的特性显著地减少了通过双极型 CN-VFET反相器的泄漏电流。
现在转向图5A和图5B，示出了根据本公开内容的各种实施方案的双极型CN-VFET500的截面二维图(厚度不按比例)。双极型CN-VFET 500包括沉积在绝缘衬底501上的栅电极502，与栅电极502接触的介电层504、以及形成在介电层504的至少一部分上的源电极508。在图5A 和图5B的实施例中，源电极508包括稀疏的纳米管网络。可以经由预沉积或后沉积的金属接触焊盘511来进行与源电极508的电接触。图5描绘了预沉积的接触焊盘511。另外地，半导体沟道层510沉积在源电极508 的顶部上，漏电极512沉积在半导体沟道层510的顶部上。在一些实施方案中，可以在介电层504与源电极508之间形成介电表面处理层。图5B 示出了包括介电表面处理层506的双极型CN-VFET 500的实施例。
再次参照图5A和图5B，栅电极502包括导电材料或半导体材料。例如，在一些实施方案中，栅电极502为简并(degeneratively)掺杂的p 型或n型Si衬底，在这种情况下，衬底层501和栅电极502在充当栅电极502的单层中。在另外的实施方案中，栅电极502包括金属(例如Al、 Au、Ag、Pd、Pt、Ta、W、Cr、Mo、Cu、Zn、Mg、Cd、Sb、Ti、Sn、 Sr和Bi)，透明导电氧化物(例如，锡氧化物、铟氧化物、锡掺杂铟氧化物、锌氧化物、镉氧化物、镁掺杂铟氧化物、镓掺杂铟氧化物、CdSb2O6、其混合物以及其掺杂有选自例如Al、Au、Ag、Pd、Pt、Ta、W、Cr、 Mo、Cu、Zn、Mg、Cd、Sb、Ti、Sn、Sr、Bi及其组合的任意金属的混合物)，和/或各种其他金属或混合物中的一种或更多种；其中任何一种沉积在绝缘衬底501上。
形成在栅电极502上的介电层504包括介电材料，例如，硅氧化物、硅氮化物、SiOxNy、铝氧化物、铪氧化物、钽氧化物、钛氧化物、镧氧化物、锆氧化物、钇氧化物、铝钛氧化物、其堆叠物或混合物、和/或包括但不限于旋涂聚合电介质例如苯并环丁烯(BCB)或其他混合物的各种其他介电材料中的一种或更多种。
如图5B所示，可以在介电层504上形成介电表面处理层506。在一些实施方案中，介电表面处理层506的厚度在<1nm至约1μm的范围内。介电表面处理层506的影响可以用于减少介电表面电荷陷阱密度。在一些实施方案中，介电表面处理层506具有将减少介电层504与在CNT随机网络源电极508中的CNT之间的界面上的电荷陷阱密度的效果，其中 CNT源电极508接触涂覆在介电层504上的介电表面处理层506。在一些实施方案中，介电表面处理层具有减少在介电层504与半导体沟道层510 之间的界面上的电荷陷阱密度的效果，其中半导体沟道层510接触涂覆在介电层504上的介电表面处理层506。半导体沟道层510与介电层504或者涂覆在介电层504上的介电表面处理层506之间的直接接触可能在介电层504的一些部分上，这是因为CNT随机网络源电极508为其中在偶然接触和交叠的纳米管之间存在开放空间的稀疏网络。
在一些实施方案中，介电表面处理层506可以为自组装单层。例如，可以使用正十八烷基三氯硅烷(OTS)作为介电层504(例如，可以为SiO2) 上的介电表面处理层506。
在一些实施方案中，介电表面处理层506可以包括多个组织良好的分子的层。例如，介电表面处理层506可以包括作为交联、旋涂的低介电常数聚合物的苯并环丁烯(BCB)。BCB可以被旋涂在介电层504(其可以为例如，SiO2或Al2O3)上并且退火以形成介电表面处理层506。
如上所述，源电极508形成在介电层504上或介电表面处理层506 上。在一些实施方案中，源电极508为稀疏但是电逾渗的单个和/或成束的纳米管的层，主要是SWNT，并且在一些实施方案中，优选地基本上由SWNT组成。如本文中所使用的，“稀疏”指的是纳米管膜具有大量未被纳米管覆盖的介电层504的区域并且存在明显长度的纳米管和薄的纳米管束不与关于该层的其他纳米管在上方或下方与其交叉。
此外，“逾渗”指的是纳米管层具有足以提供从源电极508的一端至另一端的电连续性的纳米管密度(即，单位面积的纳米管)。逾渗纳米管膜或网络可以直接生长在介电层504(或介电表面处理层506)上，或者通过多种合适的方法中的一种或更多种沉积。在一些实施方案中，纳米管源电极508通过向纳米管层的一个或更多个边缘提供电接触的金属接触焊盘511进行电接触。金属化形成与构成源电极508的纳米管的欧姆接触。例如，可以使用金来形成金属接触焊盘511。
在可替选的实施方案中，相比于碳纳米管，可以使用导电的或掺杂的半导体纳米线的稀疏网络作为用于直接接触介电层504或介电表面处理层506的源电极508的稀疏逾渗膜。这样的纳米线的实例包括，例如，银纳米线和硅纳米线。在另外的实施方案中，可以使用一层石墨烯。石墨烯层可以蚀刻有向下延伸至介电层504(或介电表面处理层506)的表面的一组规则或无规则分布的孔。贯穿石墨烯层的孔使得半导体沟道层510 接触石墨烯和介电表面层504(或介电表面处理层506)两者。
参照图5C，示出了根据本公开内容的各种实施方案的另一双极型 CN-VFET 520的截面二维图(厚度不是按比例的)。双极型CN-VFET 520 包括沉积在绝缘衬底501上的漏电极512，和沉积在漏电极512的顶部上的半导体沟道层510。源电极508形成在半导体沟道层510的至少一部分上。源电极508可以包括稀疏的纳米管网络。与源电极508的电接触可以经由预沉积或后沉积的金属接触焊盘511进行。图5描绘了预沉积的接触焊盘511。在图5C的实施例中，介电表面处理层506沉积在源电极508 和半导体沟道层510的顶部上。介电层504形成在介电表面处理层506上，并且栅电极502沉积在介电层504上。
图5A至图5C的器件构造可以被实施为透明晶体管。相比于硅背栅作为栅电极502，栅电极502可以为光学透明的导电材料例如，例如铟锡氧化物或薄SWNT或石墨烯膜。透明栅电极502然后可以被光学透明介电层504覆盖，紧接着被稀疏、逾渗的纳米管源电极508覆盖，紧接着被如上所述的其他器件层覆盖。透明导电材料还可以用于漏电极512，比如，例如，薄纳米管或石墨烯膜或透明导电氧化层或电介质-金属-电介质透明导体。所描述的器件构造还适合柔性晶体管的制造，在柔性介电层504 构造在柔性绝缘衬底501上的情况下需要使用SWNT膜作为源极层、漏极层和栅极层。
合适地选择半导体沟道层510的一种或多种材料以确保双极型 CN-VFET 500具有双极型特性。在一些实施方案中，一种或更多种类型的p型沟道半导体材料和一种或更多种类型的n型沟道半导体材料一起形成半导体沟道层510。假设纳米管源电极层508的功函数为约-5.0eV，可能的p型沟道材料包括具有HOMO能级或价带边缘能量在约-5.0eV至约-7.0eV的范围内或在约费米能级以下2eV内的半导体材料。可能的n 型沟道材料包括具有LUMO能级或导带边缘能量在约-3.0eV至约-5.0 eV的范围内或在费米能级以上约2eV内的半导体材料。在其他的实施方案中，其他的材料，例如石墨烯，硅或金属纳米线等可以被用在源电极层中。根据用在源电极层中的材料的功函数，可以改变能级范围以匹配材料的相应的功函数。在这些实施方案中，通过在源电极508与漏电极512 之间的通过p型沟道半导体形成的半导体沟道层510中不断的路径延伸使得能够进行p型沟道传输，以及通过在源电极508与漏电极512之间的通过n型沟道半导体形成的半导体沟道层510中不断的路径延伸使得能够进行n型沟道传输。
在一些实施方案中，p型沟道半导体材料和n型沟道半导体材料均为通过普通溶剂可加工的溶液。在那些实施方案中，这两种半导体材料在一起溶解在公共溶剂中之前可以以固体形式混合在一起或者第一半导体材料可以通过公共溶剂溶解，紧接着将第二半导体材料添加至溶液中以形成两种半导体材料的溶液。可以使用溶液处理技术(例如，旋涂、喷墨印刷、蒸气喷印、滴铸或其他方法)以形成半导体沟道层510。
在一些实施方案中，可以通过其中前体的溶液或胶体被沉积在覆盖有介电层504的稀疏、逾渗的纳米管源电极508上的溶胶凝胶法形成半导体沟道层510。然后所沉积的薄膜通过干燥处理以获得期望的化学构成和物理结构。干燥处理之后可以在升高的温度下执行退火或烧结处理以进一步调整半导体沟道层510的微结构以形成较大颗粒或高的导电的垂直电流路径。许多无机半导体，特别是金属氧化物半导体可以通过溶胶凝胶法形成，包括但不限于锌氧化物(ZnO)，铟锌氧化物(IZO)，铟镓锌氧化物 (IGZO)，锌锡氧化物(ZTO)，铟锌锡氧化物(IZTO)。
在一些实施方案中，p型沟道半导体材料和n型沟道半导体材料不都是可通过公共溶剂进行溶液处理的。第一半导体材料可以为可通过溶剂进行溶液处理的而第二半导体材料为不可通过任何溶剂进行溶液处理的以形成有意义的厚度，或者两种半导体材料均为不可通过任何溶剂进行溶液处理的以形成有意义的厚度。在那些实施方案中，两种材料可以通过合适的方法顺次沉积，因此材料形成双层结构或者通过同时的沉积技术例如热蒸镀的方式实现两种材料的混合。
在半导体沟道层510包括一种或更多种类型的p型沟道半导体材料和一种或更多种类型的n型沟道半导体材料的混合物或共混物的情况下，根据不同的组成，半导体沟道层510可以是非晶或多晶的，或者是非晶相和多晶相的混合物。在一些情况下，干燥期间材料具有相分离的趋势以保持他们各自的HOMO和LUMO能级。半导体沟道层510可以包括改变半导体沟道层510的形态、机械特性和/或电特性的一种或更多种非晶材料。 CN-VFET构造借助其短沟道长度可以充分利用半导体沟道层510的相分离的特性。可以使得源电极508与漏电极512之间的沟道长度足够短使得每一材料组分相的单晶晶粒从纳米管源电极向交叠的漏电极一直延伸以获得材料的大迁移率。如图4所示，通过其中两种组分发生相分离的膜来满足这个规则。
在一些实施方案中，在沉积层时(例如在来自公共溶剂的p型沟道半导体和n型沟道半导体的共混物旋涂干燥期间)，半导体沟道层510的相分离将自发发生。为了实现较好的器件特性，半导体沟道层510的后沉积处理，例如在特定的升高的温度下退火，或暴露在特定一种或多种溶剂的蒸气中，可以用于实现改善的半导体沟道层形态。
在可替选的实施方案中，可以使用单一的窄带隙半导体以形成半导体沟道层510来获得CN-VFET 500中的双极型传输。假设纳米管源电极层 108的功函数为约-5.0eV，则可以用于单一组分半导体沟道层510的材料包括如下半导体材料：具有HOMO能级或价带边缘能量在约-5.0eV至约-6.5eV的范围内或费米能级之下约2eV内以及LUMO能级或导带边缘能量在约-3.5eV至约-5.0eV的范围内或在费米能级以上约2eV内两者。在这些实施方案中，单一组分的半导体沟道层510负责p型沟道传输和n型沟道传输两者。
漏电极512形成在半导体沟道层510上。在一些实施方案中，漏电极 512包括直接沉积在半导体沟道层510的顶部上的薄金属化层。可以选择漏电极材料来控制功函数，使得漏电极512形成针对正电荷(空穴)和负电荷(电子)注入到半导体沟道层510的注入势垒。漏电极512与半导体沟道层510之间的注入势垒将确保空穴和电子均不能从漏电极512注入到半导体沟道层510。另一方面，没有关于漏电极512与半导体沟道层510 之间的空穴和电子的大的抽取势垒(extraction barrier)，因此在合适的漏极电压和栅极电压条件下，从源电极508注入的空穴或电子可以跨越半导体沟道层510并且被漏电极512抽取或收集。这可以被理解为，在非注入漏极和具有共混半导体沟道层510的p型沟道材料和n型沟道材料的每一个之间，或在非注入漏极和窄带隙半导体沟道层510(例如，在单一组成半导体沟道层510中)之间的漏电极512处形成肖特基二极管，其可以通过在图6中示出的电路模型表示。
在一些实施方案中，可以选择漏电极512的材料以控制功函数使得漏电极512仅对于正电荷(空穴)形成进入半导体沟道层510的大的注入势垒。在那些实施方案中，在半导体沟道层510与漏电极512之间的电子抽取势垒可以保持在最小处，以减少对双极型CN-VFET500中的p型沟道电流的控制为代价，得到对于双极型CN-VFET 500的n型沟道传输的较高的导通态电流。通过选择特定的漏极材料，通过利用漏极层512与半导体沟道层510之间的中间层，和/或通过半导体沟道层510的界面掺杂，漏电极512可以形成仅用于将空穴注入到半导体沟道层510的注入势垒。
在一些实施方案中，可以选择漏电极512的材料以控制功函数使得漏电极512仅对于负电荷(电子)形成进入半导体沟道层510的大的注入势垒。在那些实施方案中，在半导体沟道层510与漏电极512之间的空穴抽取势垒可以保持在最小处，以减少对双极型CN-VFET500中的n型沟道电流的控制为代价，得到对于双极型CN-VFET 500的p型沟道传输的较高的导通态电流。通过选择特定的漏极材料，通过利用漏极层512与半导体沟道层510之间的中间层，和/或通过半导体沟道层510的界面掺杂，漏电极512可以形成仅用于将电子注入到半导体沟道层510的注入势垒。
在一些实施方案中，包括形成内建肖特基二极管(如图6所示)的漏电极材料的双极型CN-VFET 500将显示类似二极管的关于n型和p型沟道两者的输出曲线的双极型传输特性。这样的器件的实例为为双极型 CN-VFET 500，其是用稀疏CNT随机网络源电极508，包括通过旋涂TFB (聚(9,9-二辛基-芴-共聚-N-(4-丁基苯基)-联苯胺))和Polyera ActivInkN2200(P(NDI2OD-T2))共混物的溶液沉积的p型沟道有机半导体TFB 和n型沟道有机半导体(P(NDI2OD-T2))的混合物(或共混物)的半导体沟道层510，以及热蒸镀的Au漏电极512制造的。图7为器件的输出曲线的图。在这个实施例中，Au顶部漏电极512拥有约-5.1eV的功函数，因此将在Au和TFB(具有约-5.4eV的HOMO能级)之间形成针对空穴的注入势垒，以及在Au和(P(NDI2OD-T2))(具有约-4.0eV的LUMO 能级)之间形成针对电子的注入势垒。由于低的泄漏电流，在双极型 CN-VFET基反相器中的功率耗散最小化。
包括形成内建肖特基二极管的漏电极材料的器件的另一实施例为双极型CN-VFET500，其是用稀疏CNT随机网络源电极508、包括通过旋涂TFB和[6,6]-苯基-C61-丁酸甲酯(PCBM)共混物的溶液沉积的p型沟道有机半导体TFB和n型沟道有机半导体PCBM的混合物的半导体沟道层510、以及热蒸镀的Au漏电极512制造的。图8为该器件的输出曲线的图。在这个实施方案中，Au顶部漏电极512拥有约-5.1eV的功函数，因此将在Au和TFB(具有约-5.4eV的HOMO能级)之间形成针对空穴的注入势垒以及在Au和PCBM(具有约-3.75eV至约-4.3eV的LUMO 能级)之间形成针对电子的注入势垒。
对于图7和图8的两个器件的输出曲线实验性地示出了形成在金漏电极512、以及针对空穴传输和电子传输两者的p型沟道材料和n型沟道材料中的每一个之间的肖特基二极管。图9A和图9B示意性地表示了二极管特性是如何发生的。如图9B所示，存在针对空穴从顶Au漏电极512 注入TFB的HOMO的显著势垒(反向偏压)。此外，如图9A所示，存在针对电子注入PCBM或P(NDI2OD-T2)的LUMO的显著势垒(反向偏压)。与在源电极508中的CNT和有机半导体之间的注入势垒不同，在顶 Au漏电极512与两种半导体之间的注入势垒不受栅极电场的影响。由于该势垒，电子和空穴均不能从漏电极512注入，但是空穴和电子两者均可以从一种或另一种半导体材料传到漏电极512(根据栅极和漏极极性)。结果是，在对于同时为正栅极和正漏极或者对于同时为负栅极和负漏极的两种情况下，高电流沿着电流切换方向流动。在如将在下面讨论的器件应用中，这种偏置行为给予双极型CN-VFET 500优于双极型横向沟道晶体管的重要的优点。
用两个双极型横向沟道有机晶体管(图2A和图2B)构建的数字逻辑反相器由于两个晶体管均不能完全被断开而消耗过量的能量，使得总是有泄漏电流流经器件。另一方面，因为双极型CN-VFET 500的类似二极管的特性，双极型CN-VFET基反相器中的泄漏电流可以很小。
可以通过耦接两个双极型CN-VFET来制造数字化反相器。在一些实施方案中，两个双极型CN-VFET以背靠背的方式耦接。图10示出了根据本公开内容的各种实施方案的CN-VFET基数字化反相器的实施例的截面图(厚度不按比例)。数字化反相器1000包括沉积在绝缘衬底1001 上的栅电极1002、与栅电极1002接触的介电层1004、与介电层1004接触的介电表面处理层1006、以及形成在涂覆在介电层1004上的介电表面处理层1006的至少一部分上的两个分开的源电极1008a和1008b。源电极1008a和1008b均包括稀疏纳米管网络。与源电极1008a和1008b的电接触分别经由预沉积或后沉积的金属接触焊盘1011a和1011b进行。图10描绘了预沉积的接触焊盘1011。另外，半导体沟道层1010与沉积在半导体沟道层1010的顶部上的漏电极1012一起沉积在源电极1008a和 1008b两者上。
第一源电极1008a与顶部漏电极1012之间的交叠区域形成第一双极型CN-VFET的有源区，而第二源电极1008b与顶部漏电极1012之间的交叠区域形成第二双极型CN-VFET的有源区。这两个双极型CN-VFET 共用同一栅电极1002。两个源电极1008a和1008b应该物理隔开间距 1015，使得在CN-VFET基反相器1000的工作电压范围内的任意Vin和 Vdd下，没有由栅极场或任意其他电场产生的显著的电流(与双极型 CN-VFET的断态电流相比)从两个源电极1008之一经过，横向地通过半导体沟道层1010，通过半导体沟道层1010内部的半导体块或任意积聚层或转化层(accumulation or inversion layer)传送至另一电极1008，因为任何这样的电流将被认为是有害于器件性能的泄漏电流。
在一些实施方案中，可以使得第一源电极1008a与顶部漏电极1012 之间的交叠区域1018(即，第一双极型CN-VFET的有源区)不同于第二源电极1008b与顶部漏电极1012之间的交叠区域1021(即，第二双极型CN-VFET的有源区)，以补偿半导体沟道层1010中的不同的载流子 (即，电子和空穴)的迁移率差异。
在一些实施方案中，在半导体沟道层1010中的空穴和/或电子的迁移率足够高使得即时将两个源电极1008a和1008b分开合理距离仍然不足以得到两个源电极1008之间的低的泄漏电流，或者在需要通过减少分开两个源电极1008a和1008b的距离来尝试减少CN-VFET基反相器的覆盖区 (footprint)的情况下，可以通过沉积两种分开的半导体沟道层1010a和 1010b，或者可以通过在沉积半导体沟道层1010之后将半导体沟道层1010 分成独立的层1010a和1010b的方法来将半导体沟道层1010分开。图11A 和图11B示出了具有分开的半导体沟道层1010a和1010b的CN-VFET基数字化反相器的实施例。如在图11A的实施例中，顶部漏极层1012可以被两个CN-VFET共用。在图11B的实施例中，分开的漏极层1012a和1012b分别沉积在各个半导体沟道层1010a和1010b上，并且通过外围连接电连接在一起。
下面将参照图10描述CN-VFET基反相器的操作步骤。CN-VFET 右侧的源电极1008b通过接触焊盘1011b连接至Vdd，而CN-VFET左侧的源电极1008a通过接触焊盘1011a接地。当栅极1002接地时，CNT源电极1008b与半导体沟道1010之间的空穴注入势垒由于右侧的CN-VFET 而降低，使得右侧的CN-VFET成为关于空穴从其源极1008b移动至漏极 1012的低阻抗路径。而对于左侧的CN-VFET，栅极1002的电势与其接地的源电极1008a的电势相同，所以电子注入势垒仍然高，使得左侧的 CN-VFET成为关于电子的高阻抗路径。注意在反相器1000中的任何一个CN-VFET，因为在半导体-漏极接触处存在的内建肖特基二极管，所以电子和空穴均不能从漏电极1012注入到半导体层1010，使得通过 CN-VFET的电流被源极注入完全控制。另一方面，内建肖特基二极管容易地使空穴或电子从半导体层1010进入漏电极1012。因此，右侧 CN-VFET的低阻抗和左侧CN-VFET的高阻抗产生非常接近Vdd的输出电压。同时内建肖特基二极管通过将两个CN-VFET的串联连接的沟道使泄漏电流最小化。类似地，在将Vdd处的输入电压施加到栅极1002时，右侧的CN-VFET将断开而左侧的CN-VFET将接通，导致输出电压(Vout) 在输出端接近接地电平。再次，通过反相器的泄漏电流为最小。
在一些实施方案中，可以用两个CN-VFET以一个CN-VFET (CN-VFET 1)的特征是仅对于空穴的非注入漏电极而另一个CN-VFET (CN-VFET 2)的特征是仅对于电子的非注入漏电极的方式形成反相器。在这种情况下，CN-VFET 1可以被优化用于其n型沟道操作并且CN-VFET 2可以被优化用于其p型沟道操作。在这种情况下，连接 CN-VFET 1和CN-VFET 2的极性是重要的。在接地和Vdd的电势电平之间，CN-VFET 1的源电极应该连接至较低电势侧，并且CN-VFET 2的源电极应该连接至较高电势侧。
参照图12A至图12D，示出了基于TFB:P(NDI2OD-T2)双极型 CN-VFET的反相器的输出特性。图12A示出了其中Vdd和Vin为正的第一象限特性，并且图12B示出了其中Vdd和Vin为负的第三象限特性。在图12C和图12D中分别绘出了在这两种情况下的泄漏电流。从图12C和图12D可以看出，泄漏电流低，使得静态功耗被最小化。理想反相器在两个状态之间的瞬态处具有无限的增益(即，dVout/dVin＝∞)。相反，实际的非理想反相器具有有限的增益。然而，对于有用的反相器需要至少大于 1的增益，并且较大的增益优选为给予器件较好的噪声抑制。在图13A和图13B中所描绘的分别是在第一象限和第三象限中不同的Vdd电平处操作的反相器的增益。可以看出，在大于5伏的Vdd电平处的反相器可以是有用的。
现在转向图14，示出了根据本公开内容的各种实施方案的制造双极型CN-VFET基数字化反相器1000(图10和图11A至图11B)的实施例的流程图1400。以1403开始，例如，在衬底1001上形成栅电极1002。然后在1406中，在栅电极1002上形成介电层1004。在1409中，可以在介电层1004上形成介电表面处理层1006。在一些实施方案中，介电表面处理层1006可以不包括在数字化反相器1000中。在1412中，在介电表面处理层1006上(或者在介电层1004上)形成源电极1008。每个源电极1008可以包括至少一个碳纳米管。在源电极1008之间保持合适的距离以确保没有显著的泄漏电流在源电极1008之间流动。源电极1008的形状和相对位置可以通过光刻和随后的蚀刻工艺限定。
在1415中，可以在每个源电极1008的一部分上形成接触焊盘1011。在一些实施方案中，在源电极1008形成在接触焊盘1011上之前，可以在介电层1004或介电表面处理层1006上形成接触焊盘1011。在1418中，可以形成覆盖每个源电极1008的至少一部分的一个或更多个半导体沟道层1010。可以使用如在图10中所示出的单一的半导体沟道层1010或者可以使用如在图11A和图11B中所示出的分开的半导体沟道层1010。半导体沟道层1010的厚度(即，CN-VFET的沟道长度)可以通过用于沉积半导体材料的方法(例如旋涂、热蒸镀、和/或多种其他薄膜沉积技术中的一种或更多种)的工艺参数确定。在1412中，在半导体沟道层1010 上形成一个或更多个漏电极1012。在源电极1008和漏电极1012之间延伸的半导体沟道层1010的相分离路径允许电流流过。
图14的流程图示出了形成图10和图11A至图11B的双极型 CN-VFET基数字化反相器1000可能实施方案的功能和操作。还应该注意在一些可选择的实施方案中，框中所示出的功能可以不按照图14中所示出的顺序发生。例如，根据所涉及的功能，在图14中连续示出的两个框实际上可以基本同时地执行或者这些框有时可以以倒序执行。
其他实施方案中的一个实施方案包括双极型垂直场效应晶体管，其包括：栅极层；源极层，其是电逾渗并且多孔的；介电层，其设置在所述栅极层与所述源极层之间；漏极层；以及半导体沟道层，其设置在所述源极层与所述漏极层之间，其中所述半导体沟道层接触所述源极层的至少一部分和所述介电层的至少一部分，并且其中所述源极层与所述半导体沟道层形成栅极电压可调的电荷注入势垒。另一实施方案包括双极型垂直场效应晶体管，其包括：栅极层；介电表面处理层；介电层，其设置在所述栅极层与所述介电表面处理层之间；源极层，其是电逾渗并且多孔的，其中所述介电表面处理层设置在所述源极层与所述介电层之间；漏极层；以及半导体沟道层，其设置在所述源极层与所述漏极层之间，其中所述半导体沟道层与所述源极层的至少一部分和所述介电表面处理层的至少一部分接触，并且其中所述源极层和所述半导体沟道层形成栅极电压可调的电荷注入势垒。
半导体沟道层可以包括延伸穿过半导体沟道层并且接触源极层和漏极层两者的单晶晶粒以在半导体沟道层内形成高载流子迁移率沟道。半导体沟道层可以包括与其他晶粒互连的晶粒以形成延伸穿过半导体沟道层并且连接源极层和漏极层的高载流子迁移率沟道。半导体沟道层可以包括多个结晶化的p型半导体，多个结晶化的n型半导体，和/或改变半导体沟道层的形态的非晶材料。
半导体沟道层可以包括p型沟道有机半导体和n型沟道有机半导体的混合物，其中p型沟道有机半导体具有低于所述源极层材料的费米能级 2eV以内的HOMO能级而n型沟道有机半导体具有高于所述源极层材料的费米能级2eV以内的LUMO能级。半导体沟道层可以包括具有形成分立域的p型沟道有机半导体和n型沟道有机半导体的相分离结构。p型沟道有机半导体的分立域可以形成源极层与漏极层之间空穴传输的高迁移率路径。n型沟道有机半导体的分立域可以形成源极层与漏极层之间电子传输的高迁移率路径。
半导体沟道层可以包括窄带隙有机半导体，该窄带隙有机半导体拥有能够接受从源极层注入空穴的HOMO能级和能够接受从同一源极层注入电子的LUMO能级。栅极层可以包括重掺杂的p型硅，并且半导体沟道层可以包括聚(9,9-二辛基-芴-共聚-N-(4-丁基苯基)-联苯胺)(TFB)和[6,6]- 苯基-C61-丁酸甲酯(PCBM)的混合物。在另外的实施方案中，半导体沟道层可以包括p型小分子有机半导体，例如具有1,3,5-三芳基苯中心核的化合物、稠环杂环芳香化合物、大环化合物类、N,N,N',N'-四芳基联苯胺、低聚亚芳基亚乙烯基、低聚芴、低聚噻吩及其相似物、亚苯基-噻吩低聚物、多环芳香化合物、螺旋化合物、四硫富瓦烯衍生物或三(低聚亚芳基)胺。在一些实施方案中，半导体沟道层可以包括n型小分子有机半导体，例如富勒烯基化合物、氟化材料和相似物、或者萘和二萘嵌苯基化合物。在另外的实施方案中，半导体沟道层可以包括p型聚合物有机半导体、n型聚合物有机半导体、或者双极型有机半导体。
p型小分子半导体可以包括但不限于：a)具有1,3,5-三芳基苯中心核的化合物，例如1,3,5-三(5”-癸基-2,2':5',2”-三噻吩-5-基)苯；b)稠环杂环芳香化合物，例如双(并三噻吩)(BDT)、2,6-二苯基二噻吩并[3,2-b:2',3'-d] 噻吩(DPh-DTT)、5,5'-双-联苯-二噻吩并[3,2-b:2',3'-d]噻吩(BPDTT)、 2,5-双(4-联苯基)-噻吩并[3,2-b]噻吩(BPTT)、2,5-双-(9H-芴-2-基)-噻吩并 [3,2-b]噻吩(BFTT)、二萘并[2,3-b:2',3'-f]噻吩并[3,2-b]噻吩(DNTT)、二蒽[2,3-b:2',3'-f]噻吩并[3,2-b]噻吩(DATT)、2,7-联苯[1]苯并噻吩并 [3,2-b][1]苯并噻吩(DPh-BTBT)、2,7-二辛基[1]苯并噻吩并[3,2-b][1]苯并噻吩(C8-BTBT)、二苯并[d,d’]噻吩并[3,2-b；4,5-b']二噻吩(DBTDT)、二噻吩并[2,3-d:2',3'-d’]噻吩并[3,2-b:4,5-b']二噻吩(并五噻吩，PTA)、苯并环并五噻吩(f-B5TB)、以及双(苯并[4,5]-噻吩并)[2,3-b:3',2'-d]噻吩；c) 大环化合物类，例如氧钛酞菁(TiOPc)、以及八乙基卟吩铂(II)(PtOEP)； d)N,N,N',N'-四芳基联苯胺，例如N,N'-双(萘-1-基)-N,N'-双(苯基)-联苯胺 (NPB)、以及N,N'-双(3-甲基苯基)-N,N'-双(苯基)-联苯胺(TPD)；e)低聚亚芳香基亚乙烯基类，例如，寡聚噻吩亚乙烯基、以及1,4-双(亚乙烯基-(N-己基-2-咔唑))亚苯基(CPC)、N-甲基-2,7-双(亚乙烯基-(7-己基-N- 甲基-2-咔唑))咔唑(RCCCR)；f)低聚芴类，例如，F(MB)10F(EH)2、 F(Pr)5F(MB)2；g)低聚噻吩类及其类似物，例如，5,5””'-二己基 -2,2':5',2”:5”,2”':5”',2””:5””,2””'-六噻吩、5,5'-双-(7-环己基-9H-芴-2- 基)-2,2'-联噻吩(CHFTTF)、5,5”'-二环己基-[2,2'；5',2”；5”,2”']四-噻吩 (CH4T)、对五联苯(p-5P)、以及对六联苯(p-6P)；h)亚苯基-亚噻吩基低聚物，例如5,5'-二(联苯-4-基)-2,2'-二噻吩(BP2T)、5,5'-二(9H-芴-2- 基)-2,2'-联噻吩(FTTF)、5,5'-双(7-己基-9H-芴-2-基)-2,2'-联噻吩 (DH-FTTF)、α,ω-双(联苯-4-基)-三噻吩(BP3T)、以及5,5'-双(7-十二烷基-9H-芴-2-基)-2,2'-二噻吩(Ddodec-FTTF)；i)多环芳香化合物，例如 6,13-双(三异丙基甲硅烷基乙炔基)并五苯(TIPS-并五苯)、蒽[2,3-b:6,7-b'] 二噻吩(ADT)、5,12-联苯并四苯(DPT)、并五苯、6,13-联苯并五苯、以及6,13-二氯并五苯(DCP)、5,6,11,12-四苯基并四苯(红荧烯)；j)螺环化合物，例如2,2',7,7'-四(N,N-联苯胺)-9,9-螺环二芴(螺环-TAD)、以及2,2',7,7'-四[N-萘基(苯基)-胺]-9,9-螺环二芴(螺环-2NPB)；k)四硫富瓦烯衍生物，例如四甲基四硒基富瓦烯(TMTSF)、二噻吩-四硫富瓦烯 (DT-TTF)、以及二苯并-四硫富瓦烯(DB-TTF)；以及l)三(低聚亚芳基)胺，例如三(4-(噻吩-2-基)苯基)胺(TTPA)、三(4-(5-苯基噻吩-2-基)苯基)胺(TPTPA)、三(9,9-二甲基芴-2-基)胺(TFlA)、三[4-(2-氢硒基)苯基]胺(TSePA)、以及9,9-双[4-(N,N-双-萘-2-基-胺)苯基]-9H-芴(NPAPF)。
P型聚合物有机半导体可以包括但不限于：聚[(9,9-二-正辛基芴-2,7- 二基)-alt-2,2'-二噻吩-5,5'-二基)](F8T2)、聚[双(3-十二烷基-2-噻吩基)-2,2'-二噻吩-5,5'-二基](PQT-12)、聚[2,5-双(3-十二烷基噻吩-2-基)噻吩并[3,2-b]噻吩](PBTTT-12)、PBTTT-14、PBTTT-16、聚[(5,6-二氢-5- 辛基-4,6-二氧代-4H-噻吩并[3,4-C]吡咯-1,3-二基){4,8-双[(2-丁基辛基)氧基]苯并[1,2-b:4,5-b']二噻吩-2,6-二基}](PBDTBO-TPDO)、聚[N-9'-十七基-2,7-咔唑-alt-5,5-(4',7'-二-2-噻吩基-2',1',3'-苯并噻二唑)]、聚[[9-(1-辛基壬基)-9H-咔唑-2,7-二基]-2,5-噻吩二基-2,1,3-苯并噻二唑-4,7-二基-2,5-噻吩二基](PCDTBT)、聚[双(4-苯基)(2,4,6-三甲基苯基)胺](PTAA)、聚[(9,9- 二辛基芴-2,7-二基)-共聚-二噻吩]、聚(3-十二烷基噻吩-2,5-二基)、聚[2- 甲氧基-5-(3',7'-二甲基辛氧基)-1,4-亚苯基亚乙烯基]、聚[(9,9-二辛基芴 -2,7-二基)-共聚-(4,4'-(N-(4-仲丁基苯基)联苯胺)](TFB)和聚[N,N'-双(4- 丁基苯基)-N,N'-双(苯基)-联苯胺](聚-TPD)。
N型小分子有机半导体可以包括但不限于：a)富勒烯基化合物，例如富勒烯-C60、富勒烯-C70、富勒烯-C84、(6,6)-苯基-C61丁酸甲酯 (PCBM)、茚-C60双加成物(ICBA)和C60,N,N,N-三甲基-1-(2,3,4-三 (2-(2-甲氧基乙氧基)乙氧基)苯基)甲胺单加成物(PrC60MA)；b)氟化材料以及相似物，例如1,2,3,4,8,9,10,11,15,16,17,18,22,23,24,25-十六氟 -29H,31H-酞菁铜(II)(F16CuPc)、5,5'-双((5-全氟己基)噻吩-2-基)-2,2'-二噻吩(DFH-4T)、全氟并五苯和2,7-[双-(5-全氟己基羰基噻吩-2-基)]-4H- 环戊[2,1-b:3,4-b']-二噻吩-4-酮(DFHCO-4TCO)；以及c)萘和苝基化合物，例如双苯并咪唑并[2,1-a:1',2-b']蒽[2,1,9-def:6,5,10-d'e'f']二异喹啉 -10,21-二酮(PTCBI)、3,4,9,10-苝四羧基二酰亚胺(PTCDI)、1,4,5,8-萘四羧基二酐(NTDA)、N,N'-双[2-(2,4-二氯-苯基)-乙基]-3,4,9,10-苝二甲酰亚胺(2,4ClPEPTC)、N,N'-二辛基-3,4,9,10--苝二甲酰亚胺(PTCDI-C8) 和二茚并[1,2,3-cd；1',2',3'-lm]苝(DIP)。
N型聚合物有机半导体可以包括但不限于：(苯并咪唑苯并菲罗啉)、聚(2,5-二(3,7-二甲基辛氧基)氰基对苯二亚甲基)、聚(5-(3,7-二甲基辛氧基)-2-甲氧基-氰基对苯二亚甲基)和聚{[N,N'-双(2-辛基十二烷基)-萘基 -1,4,5,8-双(二甲酰亚胺)-2,6-二基]-alt-5,5'-(2,2'-二噻吩)}(P(NDI2OD- T2))。
双极型电荷传输有机半导体可以包括但不限于:9-(1,3-二硫醇-2-亚基) 噻吨–C60二联体(diad)、低聚硫代-苯/富勒烯三联体(2:16T-2C60)、聚 (3,9-二-叔丁基茚并[1,2-b]芴)(PIF)、以及燕尾状的四萘嵌苯四羧基二酰亚胺(quaterrylenetetracarboxdiimide，SWQDI)。可以使用在之前的部分中所讨论的在p型或n型类型下的材料作为在其中可以实现空穴和电子两者的有效注入的某些条件下的双极型电荷传输材料。
在双极型垂直场效应晶体管中，可以在漏极层与半导体沟道层之间形成肖特基势垒以防止空穴和电子两者从漏极层注入沟道层。栅极层可以形成在衬底上。漏极层可以形成在衬底上。半导体沟道层可以包括包含在源极层与漏极层之间延伸的多个载流子路径的相分离结构，每个路径包括p 型沟道有机半导体或n型沟道有机半导体。
反相器可以包括两个背靠背连接的双极型垂直场效应晶体管。这两个双极型垂直场效应晶体管可以包括针对空穴和电子两者注入半导体沟道层的非注入漏极层。这两个双极型垂直场效应晶体管中的第一个可以包括针对空穴注入半导体沟道层的非注入漏极层，并且这两个双极型垂直场效应晶体管中的第二个可以包括针对电子注入半导体沟道层的非注入漏极层。这两个双极型垂直场效应晶体管可以包括不同尺寸的有源区以补偿空穴和电子的迁移率差异。栅极层和介电层对于两个双极型垂直场效应晶体管可以是共用的。半导体层对于两个双极型垂直场效应晶体管可以是共用的。这两个双极型垂直场效应晶体管可以包括分开的半导体层。漏极层对于两个双极型垂直场效应晶体管可以是共用的。介电表面处理层对于两个双极型垂直场效应晶体管可以是共用的。
应该强调的是本公开内容的上述实施方案仅仅是为了清楚理解本公开内容的原理而陈述的实现的可能的实施例。在基本上不脱离本公开内容的精神和原理的情况下，可以对上述实施方案做出许多变化和修改。所有的这样的变化方案和更改方案应当包括在本公开内容的范围内并且被所附的权利要求保护。
应该注意的是在本文中比率、浓度、数量和其他数值数据都可以用范围格式表示。应该理解的是，这样的范围格式被用于方便和简洁的目的，并且因此，应该灵活地理解为不仅包括该范围明确限定的数值，还包括在该范围内的所有单个数值或者包括在该范围内的子范围，就好像每个数值和子范围被明确地表示出。例如，“约0.1％至约5％”的浓度范围应该被理解为不仅包括明确表示的约0.1wt％至约5wt％的浓度范围，还包括单个浓度(例如，1％、2％、3％以及4％)以及在所述范围内的子范围(例如，0.5％、1.1％、2.2％、3.3％以及4.4％)。术语“约”可以包括根据数值的有效数字的传统舍入。另外，短语“约‘x’至‘y’”包括“约‘x’至约‘y’”。

Claims (25)

1.一种双极型垂直场效应晶体管，包括：
栅极层；
源极层，其是电逾渗并且有孔的；
介电层，其设置在所述栅极层与所述源极层之间；
漏极层；以及
半导体沟道层，其设置在所述源极层与所述漏极层之间，其中所述半导体沟道层接触所述源极层的至少一部分和所述介电层的至少一部分，并且其中所述源极层和所述半导体沟道层形成栅极电压可调的电荷注入势垒，以及其中所述半导体沟道层包括多个p型半导体域和多个n型半导体域，所述多个p型半导体域和多个n型半导体域在所述源极层和所述漏极层之间延伸以形成穿过所述半导体沟道层的沟道。
2.一种双极型垂直场效应晶体管，包括：
栅极层；
介电表面处理层；
介电层，其设置在所述栅极层与所述介电表面处理层之间；
源极层，其是电逾渗并且有孔的，其中所述介电表面处理层设置在所述源极层与所述介电层之间；
漏极层；以及
半导体沟道层，其设置在所述源极层与所述漏极层之间，其中所述半导体沟道层接触所述源极层的至少一部分和所述介电表面处理层的至少一部分，并且其中所述源极层和所述半导体沟道层形成栅极电压可调的电荷注入势垒，以及其中所述半导体沟道层包括至少一个p型半导体域和至少一个n型半导体域，所述至少一个p型半导体域具有至少一个p型半导体材料的晶粒，所述至少一个n型半导体域具有至少一个n型半导体材料的晶粒，以及其中所述至少一个p型半导体域和所述至少一个n型半导体域形成在所述源极层和所述漏极层之间延伸的载流子迁移沟道。
3.根据权利要求1或2所述的双极型垂直场效应晶体管，其中所述半导体沟道层包括单晶晶粒，所述单晶晶粒延伸穿过所述半导体沟道层并且接触所述源极层和所述漏极层两者以在所述半导体沟道层中形成高载流子迁移率沟道。
4.根据权利要求1或2所述的双极型垂直场效应晶体管，其中所述半导体沟道层包括晶粒，所述晶粒与其他晶粒互连以形成延伸穿过所述半导体沟道层并且连接所述源极层和所述漏极层的高载流子迁移率沟道。
5.根据权利要求4所述的双极型垂直场效应晶体管，其中所述半导体沟道层包括多个结晶化的p型半导体。
6.根据权利要求4所述的双极型垂直场效应晶体管，其中所述半导体沟道层包括多个结晶化的n型半导体。
7.根据权利要求4所述的双极型垂直场效应晶体管，其中所述半导体沟道层包括改变所述半导体沟道层的形态的非晶材料。
8.根据权利要求1或2所述的双极型垂直场效应晶体管，其中所述半导体沟道层包括p型沟道有机半导体和n型沟道有机半导体的混合体，其中所述p型沟道有机半导体具有比源极层材料的费米能级低2eV以内的HOMO能级，所述n型沟道有机半导体具有比所述源极层材料的费米能级高2eV以内的LUMO能级。
9.根据权利要求8所述的双极型垂直场效应晶体管，其中所述半导体沟道层包括相分离结构，其中所述p型沟道有机半导体和所述n型沟道有机半导体形成分立域。
10.根据权利要求9所述的双极型垂直场效应晶体管，其中p型沟道有机半导体的分立域形成用于在所述源极层和所述漏极层之间的空穴传输的高迁移率路径。
11.根据权利要求9所述的双极型垂直场效应晶体管，其中n型沟道有机半导体的分立域形成用于在所述源极层和所述漏极层之间的电子传输的高迁移率路径。
12.根据权利要求1或2所述的双极型垂直场效应晶体管，其中所述半导体沟道层包括窄带隙有机半导体，所述窄带隙有机半导体拥有能够接受从所述源极层注入空穴的HOMO能级和能够接受从同一源极层注入电子的LUMO能级。
13.根据权利要求12所述的双极型垂直场效应晶体管，其中肖特基势垒形成在所述漏极层和所述半导体沟道层之间，防止空穴和电子两者从所述漏极层注入到所述沟道层中。
14.根据权利要求1或2所述的双极型垂直场效应晶体管，其中所述半导体沟道层包括由溶液加工得到的无机半导体材料。
15.根据权利要求1或2所述的双极型垂直场效应晶体管，其中所述半导体沟道层包括通过溶胶凝胶法形成的半导体材料。
16.根据权利要求1或2所述的双极型垂直场效应晶体管，其中所述半导体沟道层包括相分离结构，所述相分离结构包括在所述源极层和所述漏极层之间延伸的多个载流子路径，每个路径包括p型沟道有机半导体或n型沟道有机半导体。
17.一种反相器，包括两个背靠背连接的根据权利要求1或2所述的双极型垂直场效应晶体管。
18.根据权利要求17所述的反相器，其中所述两个双极型垂直场效应晶体管包括针对空穴和电子两者注入所述半导体沟道层的非注入漏极层。
19.根据权利要求17所述的反相器，其中所述两个双极型垂直场效应晶体管中的第一个包括针对空穴注入所述半导体沟道层的非注入漏极层，所述两个双极型垂直场效应晶体管中的第二个包括针对电子注入所述半导体沟道层的非注入漏极层。
20.根据权利要求17所述的反相器，其中所述两个双极型垂直场效应晶体管包括不同尺寸的有源区以补偿空穴和电子的迁移率差异。
21.根据权利要求17所述的反相器，其中所述栅极层和所述介电层对于所述两个双极型垂直场效应晶体管是共用的。
22.根据权利要求21所述的反相器，其中所述半导体沟道层对于所述两个双极型垂直场效应晶体管是共用的。
23.根据权利要求21所述的反相器，其中所述两个双极型垂直场效应晶体管包括分开的半导体沟道层。
24.根据权利要求21所述的反相器，其中所述漏极层对于所述两个双极型垂直场效应晶体管是共用的。
25.一种反相器，包括两个背靠背连接的根据权利要求2所述的双极型垂直场效应晶体管，其中所述介电表面处理层对于所述两个双极型垂直场效应晶体管是共用的。
CN201380070118.5A 2012-11-30 2013-11-26 双极型垂直场效应晶体管 Active CN104919596B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261731750P 2012-11-30 2012-11-30
US61/731,750 2012-11-30
PCT/US2013/071919 WO2014085410A1 (en) 2012-11-30 2013-11-26 Ambipolar vertical field effect transistor

Publications (2)

Publication Number Publication Date
CN104919596A CN104919596A (zh) 2015-09-16
CN104919596B true CN104919596B (zh) 2018-09-04

Family

ID=50828405

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380070118.5A Active CN104919596B (zh) 2012-11-30 2013-11-26 双极型垂直场效应晶体管

Country Status (6)

Country Link
US (1) US9601707B2 (zh)
EP (1) EP2926376B1 (zh)
JP (1) JP6313324B2 (zh)
KR (1) KR102010113B1 (zh)
CN (1) CN104919596B (zh)
WO (1) WO2014085410A1 (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6426102B2 (ja) 2012-11-05 2018-11-21 ユニバーシティー オブ フロリダ リサーチ ファウンデーション，インコーポレイテッドＵｎｉｖｅｒｓｉｔｙ Ｏｆ Ｆｌｏｒｉｄａ Ｒｅｓｅａｒｃｈ Ｆｏｕｎｄａｔｉｏｎ，Ｉｎｃ． ディスプレイにおける輝度補償
WO2015077629A1 (en) 2013-11-21 2015-05-28 Atom Nanoelectronics, Inc. Devices, structures, materials and methods for vertical light emitting transistors and light emitting displays
WO2015164749A1 (en) 2014-04-24 2015-10-29 The University Of Florida Research Foundation, Inc. Tunable barrier transistors for high power electronics
KR102237826B1 (ko) 2014-07-18 2021-04-08 삼성전자주식회사 그래핀 소자와 그 제조 및 동작방법과 그래핀 소자를 포함하는 전자장치
US20160351629A1 (en) * 2015-05-27 2016-12-01 University Of Southern California Large-Scale Complementary Macroelectronics Using Hybrid Integration of Carbon Nanotubes and Oxide Thin-Film Transistors
CA2996892A1 (en) * 2015-09-11 2017-03-16 University Of Florida Research Foundation, Incorporated Vertical field-effect transistor
US10483325B2 (en) 2015-09-11 2019-11-19 University Of Florida Research Foundation, Incorporated Light emitting phototransistor
WO2017096058A1 (en) 2015-12-01 2017-06-08 LUAN, Xinning Electron injection based vertical light emitting transistors and methods of making
US9754933B2 (en) 2015-12-30 2017-09-05 International Business Machines Corporation Large area diode co-integrated with vertical field-effect-transistors
US10541374B2 (en) 2016-01-04 2020-01-21 Carbon Nanotube Technologies, Llc Electronically pure single chirality semiconducting single-walled carbon nanotube for large scale electronic devices
CN105470389A (zh) * 2016-01-14 2016-04-06 中国计量学院 一种三维结构的柔性有机场效应晶体管
CN105742498A (zh) * 2016-04-13 2016-07-06 上海大学 具有复合有源层的双极型薄膜晶体管器件及其制备方法
SG11201809295PA (en) * 2016-04-25 2018-11-29 Agency Science Tech & Res Inverter-based resistors, analog-to-digital converters, and methods for dynamically generating resistance in a digital-only circuit
US9954176B1 (en) 2016-10-06 2018-04-24 International Business Machines Corporation Dielectric treatments for carbon nanotube devices
CN108172628B (zh) * 2016-12-07 2020-11-06 清华大学 一种逻辑电路
CN106684251B (zh) * 2016-12-09 2018-06-01 武汉华星光电技术有限公司 柔性垂直沟道有机薄膜晶体管及其制作方法
CN108336149B (zh) * 2017-01-20 2020-09-25 清华大学 肖特基二极管及肖特基二极管阵列
CN108336128B (zh) * 2017-01-20 2020-12-04 清华大学 薄膜晶体管
CN108336091B (zh) * 2017-01-20 2021-01-05 清华大学 薄膜晶体管
CN108336151B (zh) * 2017-01-20 2020-12-04 清华大学 肖特基二极管、肖特基二极管阵列及肖特基二极管的制备方法
CN108336142B (zh) * 2017-01-20 2020-09-25 清华大学 薄膜晶体管
CN108336226B (zh) * 2017-01-20 2020-03-17 清华大学 薄膜晶体管
US10847757B2 (en) 2017-05-04 2020-11-24 Carbon Nanotube Technologies, Llc Carbon enabled vertical organic light emitting transistors
US10978640B2 (en) 2017-05-08 2021-04-13 Atom H2O, Llc Manufacturing of carbon nanotube thin film transistor backplanes and display integration thereof
US10665796B2 (en) 2017-05-08 2020-05-26 Carbon Nanotube Technologies, Llc Manufacturing of carbon nanotube thin film transistor backplanes and display integration thereof
KR101967445B1 (ko) * 2017-09-07 2019-04-09 재단법인대구경북과학기술원 터널링 트랜지스터 및 이의 제조 방법
CN107871819A (zh) * 2017-11-20 2018-04-03 重庆大学 一种基于p‑6p/C8‑BTBT复合材料的OFET管及其制备方法
CN108258118B (zh) * 2017-12-19 2021-07-30 深圳先进技术研究院 基于体异质结-分层结构的高性能有机晶体管光电探测器
US10475905B2 (en) * 2018-02-01 2019-11-12 International Business Machines Corporation Techniques for vertical FET gate length control
CN108511519B (zh) * 2018-04-03 2021-04-16 清华大学 基于二维薄膜的超陡亚阈值摆幅场效应晶体管及制备方法
CN109449245A (zh) * 2018-10-22 2019-03-08 福州大学 一种金属氧化物光晶体管及其制备方法
CN109411605A (zh) * 2018-10-26 2019-03-01 福州大学 一种铁电存储器及其制备方法
CN109755255A (zh) * 2019-01-24 2019-05-14 福州大学 一种金属氧化物存储器及其制备方法
CN109742178B (zh) * 2019-01-29 2020-07-17 西安工业大学 一种透红外的高灵敏可见光探测器及其制备方法
US11024736B2 (en) 2019-08-09 2021-06-01 Micron Technology, Inc. Transistor and methods of forming integrated circuitry
EP4010930A4 (en) * 2019-08-09 2023-03-01 Micron Technology, Inc. TRANSISTOR AND METHOD OF MAKING TRANSISTORS
US10964811B2 (en) 2019-08-09 2021-03-30 Micron Technology, Inc. Transistor and methods of forming transistors
CN111048664A (zh) * 2019-12-07 2020-04-21 福州大学 一种垂直结构的有机电化学晶体管及其制备方法
KR102362755B1 (ko) * 2020-06-25 2022-02-15 숙명여자대학교산학협력단 조절 가능한 중간 전압을 제공하는 3진법 인버터
US11637175B2 (en) 2020-12-09 2023-04-25 Micron Technology, Inc. Vertical transistors
CN113451514B (zh) * 2021-06-10 2022-10-04 华东师范大学 一种双极性提升的聚合物有机薄膜晶体管及制备方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3109537B2 (ja) * 1991-07-12 2000-11-20 日本電気株式会社 読み出し専用半導体記憶装置
TW525216B (en) * 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
JP2003332350A (ja) * 2002-05-17 2003-11-21 Hitachi Ltd 薄膜半導体装置
JP2005268550A (ja) * 2004-03-18 2005-09-29 Japan Science & Technology Agency 有機半導体及びそれを用いた半導体装置並びにそれらの製造方法
WO2007048041A2 (en) * 2005-10-21 2007-04-26 The Regents Of The University Of California Ambipolar vertical organic field-effect transistors
KR100735677B1 (ko) * 2005-12-28 2007-07-04 삼성전자주식회사 스탠바이 전류 저감 회로 및 이를 구비한 반도체 메모리장치
KR101422857B1 (ko) * 2006-01-09 2014-07-24 테크니온 리서치 엔드 디벨로프먼트 화운데이션 엘티디. 트랜지스터 구조 및 그 제조 방법
CN101528753B (zh) * 2006-10-25 2012-05-23 国立大学法人广岛大学 缩合多环芳香族化合物及其制造方法和用途
US8004043B2 (en) 2006-12-19 2011-08-23 Intel Corporation Logic circuits using carbon nanotube transistors
US8013897B2 (en) 2007-02-27 2011-09-06 Casio Computer Co., Ltd. Apparatus for correcting camera shake and image capturing apparatus
EP2019425A1 (en) * 2007-07-27 2009-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101497744B1 (ko) * 2007-09-10 2015-03-02 유니버시티 오브 플로리다 리서치 파운데이션, 인크. 나노튜브 가능한, 게이트 전압이 제어된 발광 다이오드
JP2009130165A (ja) * 2007-11-26 2009-06-11 Sanyo Electric Co Ltd Ｃｍｏｓ半導体装置
US8110450B2 (en) * 2007-12-19 2012-02-07 Palo Alto Research Center Incorporated Printed TFT and TFT array with self-aligned gate
WO2009097150A2 (en) * 2008-01-31 2009-08-06 Northwestern University Solution-processed high mobility inorganic thin-film transistors
JP5329849B2 (ja) * 2008-06-19 2013-10-30 富士フイルム株式会社 液晶性有機半導体材料および有機電子デバイス
US8188460B2 (en) * 2008-11-26 2012-05-29 Board Of Regents, The University Of Texas System Bi-layer pseudo-spin field-effect transistor
US20120012919A1 (en) * 2009-03-27 2012-01-19 Cornell University Nonvolatile flash memory structures including fullerene molecules and methods for manufacturing the same
US9334304B2 (en) * 2009-04-02 2016-05-10 The Johns Hopkins University Self-assembling peptides bearing organic electronic functionality and applications employing the same
US20110248243A1 (en) * 2009-11-30 2011-10-13 Omega Optics, Inc. Carbon nanotube field effect transistor for printed flexible/rigid electronics
US8952361B2 (en) * 2010-03-04 2015-02-10 University Of Florida Research Foundation, Inc. Semiconductor devices including an electrically percolating source layer and methods of fabricating the same
MX2013006233A (es) 2010-12-07 2013-08-15 Univ Florida Transistor emisor de luz organico vertical habilitado con fuente diluida de matriz activa.
JP5665789B2 (ja) * 2012-03-28 2015-02-04 株式会社東芝 コンフィギュレーションメモリ

Also Published As

Publication number Publication date
JP6313324B2 (ja) 2018-04-18
WO2014085410A1 (en) 2014-06-05
KR20150090187A (ko) 2015-08-05
EP2926376A4 (en) 2016-10-12
US9601707B2 (en) 2017-03-21
KR102010113B1 (ko) 2019-08-12
US20150340631A1 (en) 2015-11-26
CN104919596A (zh) 2015-09-16
JP2016506068A (ja) 2016-02-25
EP2926376B1 (en) 2017-11-08
WO2014085410A8 (en) 2014-07-31
EP2926376A1 (en) 2015-10-07

Similar Documents

Publication Publication Date Title
CN104919596B (zh) 双极型垂直场效应晶体管
Mori Molecular materials for organic field-effect transistors
Sun et al. Advances in organic field-effect transistors
Yang et al. Understanding, optimizing, and utilizing nonideal transistors based on organic or organic hybrid semiconductors
Wen et al. Recent progress in n‐channel organic thin‐film transistors
US8217386B2 (en) Short channel vertical FETs
KR101242631B1 (ko) 유기 반도체의 개별 영역을 포함하는 반도체 막과 이를제조하는 방법
JP5811640B2 (ja) 電子デバイス及び半導体装置の製造方法
CN1742393B (zh) 电子器件及其制造方法
CN101192623A (zh) 具有双层电极的有机薄膜晶体管
CN102959753B (zh) 具有改进开/关电流比和可控阈移的有机场效应晶体管
CN101777625A (zh) 一种双极型有机薄膜晶体管及其制作方法
Yakuphanoglu et al. Effects of channel widths, thicknesses of active layer on the electrical and photosensing properties of the 6, 13-bis (triisopropylsilylethynyl) pentacene transistors by thermal evaporation method: comparison study
US20120037907A1 (en) Method of Forming Source and Drain Electrodes of Organic Thin Film Transistors by Electroless Plating
US8552421B2 (en) Organic microelectronic device and fabrication method therefor
US7309876B2 (en) Organic semiconductor having polymeric and nonpolymeric constituents
Mukherjee Flexible organic N-channel phototransistor and integrated logic devices
Liu et al. Small molecule: polymer blends for n‐type organic thin film transistors via bar‐coating in air
Sun et al. Flexible organic amplifiers
US20130277658A1 (en) Processing additive for single-component solution processed organic field-effect transistors
Yamada Nanostructure Control of Crystalline Organic Thin Films by Solution Processes
CN114400288A (zh) 一种双极型有机场效应晶体管及其制备方法
Xu Characterization and modeling of static properties and low-frequency noise in organic field-effect transistors (OFETs)
Chen et al. Novel solution-processed 2D organic semiconductor crystals for high-performance OFETs
Kubozono et al. Application of organic semiconductors toward transistors

Legal Events

Date Code Title Description
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant