TWI433321B - 製造多晶矽層之方法、薄膜電晶體、含有其之有機發光二極體顯示裝置及製造其之方法 - Google Patents

製造多晶矽層之方法、薄膜電晶體、含有其之有機發光二極體顯示裝置及製造其之方法 Download PDF

Info

Publication number
TWI433321B
TWI433321B TW099131965A TW99131965A TWI433321B TW I433321 B TWI433321 B TW I433321B TW 099131965 A TW099131965 A TW 099131965A TW 99131965 A TW99131965 A TW 99131965A TW I433321 B TWI433321 B TW I433321B
Authority
TW
Taiwan
Prior art keywords
layer
buffer layer
metal catalyst
buffer
forming
Prior art date
Application number
TW099131965A
Other languages
English (en)
Other versions
TW201119043A (en
Inventor
Dong-Hyun Lee
Ki-Yong Lee
Jin-Wook Seo
Tae-Hoon Yang
Yun-Mo Chung
Byoung-Keon Park
Kil-Won Lee
Jong-Ryuk Park
Bo-Kyung Choi
Byung-Soo So
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of TW201119043A publication Critical patent/TW201119043A/zh
Application granted granted Critical
Publication of TWI433321B publication Critical patent/TWI433321B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

製造多晶矽層之方法、薄膜電晶體、含有其之有機發光二極體顯示裝置及製造其之方法
本發明之觀點有關於一種製造多晶矽層之方法、使用其之薄膜電晶體、含有其之有機發光二極體顯示裝置及製造其之方法。更特別的是本發明之態樣有關於一種包含擴散緩衝層中的金屬催化劑以及使用緩衝層中的金屬催化劑致使非晶矽層結晶成為多晶矽層之製造多晶矽層的方法、一種在用來充當半導體層時具有減少殘留金屬催化劑與改良特性之薄膜電晶體、一種包含其之有機發光二極體顯示裝置以及製造其之方法。
一般而言，多晶矽具有高電場效應遷移率、對高速操作電路之適用性、以及允許互補金屬氧化物半導體(CMOS)電路實現之優點，因而，多晶矽層廣泛地用來充當薄膜電晶體(TFT)之半導體層。使用多晶矽之TFT則是用來充當主動式矩陣液晶顯示器(AMLCD)之主動元件，並且充當有機發光二極體(OLED)顯示裝置之切換元件與驅動元件。
使非晶矽層結晶而成為多晶矽層之方法包含固相結晶(SPC)、準分子雷射結晶(ELC)、金屬誘發結晶(MIC)、金屬誘發側向結晶(MILC)、以及其他相似的方法。
目前，由於相較於SPC，具有較低的結晶溫度以及較短的結晶時間之優點，因而使用金屬致使非晶矽結晶之方法正廣泛研究。使用金屬結晶方法包含MIC、MILC、超級晶粒矽(SGS)結晶、以及其他相似之方法。然而，以上使用金屬充當催化劑的方法具有因金屬催化劑所致的汙染問題，因而，TFT的元件特性可能會劣化。
本發明之態樣為提供一種製造能夠減少遺留在使用金屬催化劑所結晶的半導體層中之金屬催化劑量的多晶矽層之方法、一種具有改良的電氣特性之TFT、一種製造其之方法、一種OLED顯示裝置以及製造其之方法。
根據本發明之態樣，一種製造多晶矽之方法包含：在基座上形成一緩衝層、在該緩衝層上形成一金屬催化層、將於該金屬催化劑層中之金屬催化劑擴散至該緩衝層中、將該金屬催化劑層移除、在該緩衝層上形成一非晶矽層以及將該基座退火，藉以使該非晶矽層結晶化而成為多晶矽層。
根據本發明之另一態樣，一種薄膜電晶體包含：一基座、一設置於該基座上的緩衝層、一設置於該緩衝層上的半導體層、一設置於該基座與半導體層兩者之上的閘極絕緣層、一設置於該閘極絕緣層上的閘極電極、兩者皆電氣連接至該半導體層之源極電極與汲極電極以及一設置於該緩衝層與該半導體層之間的金屬矽化物 。
同樣也提出一種製造薄膜電晶體之方法、一種含有其之有機發光二極體顯示器以及製造其之方法。
在以下的說明書中將部分地提及本發明其他的態樣及/或優點，並且將部分地經由說明書而易見之，或者藉由本發明的實行而習得。
10‧‧‧方向
100‧‧‧基座
110‧‧‧緩衝層
115‧‧‧金屬催化劑層
120‧‧‧半導體層
120A‧‧‧非晶矽層
120B‧‧‧多晶矽層
130‧‧‧閘極絕緣層
140‧‧‧閘極電極
150‧‧‧層間絕緣層
160a‧‧‧源極電極
160b‧‧‧汲極電極
170‧‧‧鈍化層
175‧‧‧平坦層
180‧‧‧第一電極
185‧‧‧像素界定層
190‧‧‧有機層
195‧‧‧第二電極
200‧‧‧基座
210‧‧‧緩衝層
220‧‧‧半導體層
230a‧‧‧源極電極
230b‧‧‧汲極電極
240‧‧‧閘極絕緣層
250‧‧‧閘極電極
260‧‧‧層間絕緣層
300‧‧‧基座
310‧‧‧緩衝層
320‧‧‧半導體層
330‧‧‧閘極絕緣層
340‧‧‧閘極電極
350‧‧‧層間絕緣層
360a‧‧‧源極電極
360b‧‧‧汲極電極
A‧‧‧金屬催化劑
X‧‧‧多晶矽層
Y‧‧‧緩衝層
Z‧‧‧金屬矽化物
本發明在此及/或其他的態樣與優點將顯而易見，並且將更為簡易地從以下結合附圖的實施例說明中察知，其中：圖1A至1D為解釋根據本發明實施例製造多晶矽層的方法之圖式；圖1E為藉由金屬催化劑所結晶化的多晶矽層之晶種群區域照片；圖1F為根據本發明態樣的多晶矽層之晶種群區域照片；圖1G為根據本發明態樣所射哥蝕刻的多晶矽之層照片。
圖1H為藉由金屬催化劑所射哥蝕刻的一般多晶矽層相片；圖1I為顯示表示多晶矽與晶種位置的能量色散x射線(ESD)分析結果之曲線圖；圖1J為顯示表示藉由金屬催化劑所結晶化的一般多晶矽層多晶矽與晶種位置之ESD分析結果曲線圖；圖2A至2E為根據發明第二實施例的TFT之圖式；圖3A至3B為根據發明第三實施例的TFT之圖式；圖4A至4C為根據發明第四實施例的TFT之圖式；以及圖5A與5B為根據發明第五實施例的OLED顯示裝置之圖式。
此時將詳細參照本發明之本實施例，其範例闡述於附圖，其中相似的參考數字指稱全文相似的組件。以下說明實施例，藉以參考圖式來解釋本發明。
依照在此所指稱的，所要了解的是在此所敘述的某一組件、薄膜或層“形成”或者“設置”於第二組件、層或薄膜“之上”，則該第一組件可直接形成或設置於第二組件、層或薄膜之上，或者可能會有某些中間組件、層或薄膜在該第一組件、層或薄膜與該第二組件、層或薄膜之間。再者，依照在此所使用的，專有名詞“形成於…之上”的使用相同於“位於…之上”或者“設置於…之上”之意義，並且不意謂著任何的特殊製造處理程序相關之限制。
圖1A至1D為解釋根據本發明實施例製造多晶矽層的方法之圖式。首先，如圖1A所示，將一緩衝層110形成於一由玻璃或塑膠所形成的基座100之上。緩衝層110為從諸如使用化學氣相沉積(CVD)或物理氣相沉積(PVD)所產生的氧化矽層或氮化矽層之絕緣層中所挑選的單一層或者組合層所形成。然而，本發明之態樣並不受限於此，而且緩衝層110可由其他適用的材料或其組合來形成之。較低層由氮化矽層所形成，藉以避免基座所產生的雜質擴散，而考量對所要沉積的非晶矽之附著特性，形成充當擴散金屬催化劑的緩衝層110之較上層則由氧化矽層所形成。
緩衝層110會避免基座100所產生的濕氣或雜質之擴散、或者提供所要擴散於衝層之中的金屬催化劑，藉以透過退火而使矽層結晶化，藉此形成金屬矽化物而使矽層結晶化。將緩衝層110形成為 10Å至5000Å之厚度。當厚度大於5000Å時，則在結晶化的退火期間中，便可使基座100彎曲或縮小，而當厚度小於10Å時，則出現在緩衝層中的金屬催化劑量便會減少。因此，擴散於之後所要形成的非晶矽層之中的金屬催化劑量同樣也會減少，而使得多晶矽層結晶化困難。
參照圖1B，將金屬催化劑沉積於緩衝層110之上，藉以形成金屬催化劑層115。金屬催化劑包含挑選任何一種從Ni、Pd、Ag、Au、Al、Sn、Sb、Cu、Tr與Cd所構成的群組中的材料。然而，本發明之態樣並不受限於此，而且其他適用的材料可用來充當金屬催化劑。此外，以表面密度1011至1015atoms/cm2，將金屬催化劑層115形成於緩衝層110之上。當金屬催化劑之表面密度小於1011atoms/cm2時，種晶(亦即結晶化的核心)之數量便會太小，以致於無法透過SGS將非晶矽層結晶化成為多晶矽層。當金屬催化劑之表面密度大於1015atoms/cm2時，擴散於非晶矽層之中的金屬催化劑量便要增加，而且殘留的金屬催化劑同樣會增加，因此使藉由圖案化多晶矽層所形成的半導體層之特性劣化。
接著，以箭頭方向10將基座100退火，藉以將金屬催化劑層115的金屬催化劑擴散於緩衝層110之中，並且之後將金屬催化劑層115移除。在200℃至900℃的溫度下執行退火數秒至數小時的時間，藉以擴散金屬催化劑A。在此一狀況下，當以該溫度執行退火該段時間，可避免基座因過度的退火而變形，藉此降低製造成本並且增加產量。退火使用任何一種爐管製程、快速高溫退火(RTA)製程、紫外線(UV)製程以及雷射製程。
參照圖1C，將一非晶矽層120A形成於含有金屬催化劑A的緩衝層110之上。當基座100退火時，藉由殘留在緩衝層110中的金屬催化劑A，將非晶矽層120A結晶化成為一多晶矽層120B。換言之，擴散於緩衝層110之中的金屬催化劑A會結合非晶矽層120A之矽以形成金屬矽化物，並且該金屬矽化物形成為結晶化核心之種晶。所以，晶體會從種晶成長，藉以將非晶矽層結晶化成為多晶矽層。
在形成非晶矽層120A之前，將由氮化矽層、氧化矽層、或者其組合層所形成的絕緣層形成於緩衝層110之上。然而，本發明之態樣並不限於此，而且絕緣層可不形成於緩衝層110之上。當絕緣層如同上述形成時，則由於擴散於非晶矽層120A之中的金屬催化劑A之數量為可調整的，因此可以增加晶體的尺寸，並且減少半導體層120(觀看圖2D)中的金屬催化劑量。
儘管已經說明了在移除金屬催化劑層115之後、且在將非晶矽層120A退火之前所執行的結晶化，然而可執行該結晶化而不移除金屬催化劑層115。
參照圖1D，將依照上述所形成而同樣也稱為種晶A的金屬催化劑A設置於多晶矽層120B與緩衝層110之間，致使種晶A設置於其上大約10nm，而其下則為緩衝層110與基座100所接觸。此外，晶體會從種晶A成長，藉以將非晶矽層120A結晶化成為多晶矽層120B。藉此，根據本發明之態樣來製造多晶矽層120B。
圖1E為依照上述而藉由緩衝層110中的金屬催化劑A所結晶化的多 晶矽層120B種晶群區域之剖面穿透式電子顯微鏡(TEM)照片。圖1F為透過傳統SGS方法而藉由從非晶矽層120A上部所擴散的金屬催化劑A所結晶化之多晶矽層120B種晶群區域的剖面TEM照片。
如圖1E至1F所示，可察知根據本發明態樣之多晶矽層包含一具有平面形狀的晶種群區域，其中晶種集中並且形成於緩衝層110以及多晶矽層120B之間的介面上。再者，可察知三角錐形狀的晶種群區域設置在緩衝層110以及多晶矽層120B之間的介面上，其中的多晶矽層120B則是透過從諸如SGS的傳統非晶矽層120A上部擴散金屬催化劑A之結晶化所形成。由於根據本發明之態樣，在緩衝層110沉積之後，金屬催化劑A擴散的退火行為能夠提供具有廣佈形狀之晶種群區域，因此產生三角錐形狀的晶種群。相對的是，在傳統的SGS方法中，金屬催化劑A會從上表面直接向下擴散，而聚集在多晶矽層120B以及緩衝層110之間，因此形成不同於根據本發明態樣所結晶化之晶種群區域。
圖1G為根據本發明之態樣對多晶矽層120B進行射哥蝕刻(Secco-etch)之照片。圖1H為對多晶矽層120B進行射哥蝕刻之照片，其中的對多晶矽層120B具有從所要結晶化的非晶矽層120A上部所擴散的金屬催化劑A。比較圖1G與1H，儘管不能夠從圖1G中觀測到晶粒邊界中的金屬催化劑A或者晶種A，然而從圖1H中則能夠清楚觀測到使用傳統SGS方法的晶粒邊界中之晶種A。由於根據本發明態樣之結晶化會提供包含在緩衝層110與非晶矽層120A的介面中之晶種A，而且晶種A廣佈於緩衝層110之中，因此在圖1G中並不能夠觀測到晶粒邊界。
圖1I為顯示根據本發明態樣之多晶矽120B晶種群區域中的能量色散x射線(ESD)分析結果之曲線圖，而圖1J為顯示藉由金屬催化劑A所結晶化的一般多晶矽層X晶種群區域(觀看圖1D)中之ESD分析結果曲線圖。如以上所敘述的，可察知根據本發明之態樣，儘管當觀測圖1I中的多晶矽層X、金屬矽化物以及緩衝層Y之位置時，金屬矽化物Z出現在緩衝層Y大約10nm的位置上，然而大量的金屬矽化物Z僅會出現在多晶矽層X以及圖1J的介面中，而不會出現在緩衝層Y中。
因此，根據本發明之態樣，藉由擴散於緩衝層Y之中的金屬催化劑A所結晶化的多晶矽層X(觀看圖1D)不同於多晶矽層之形狀、不同於晶種、而且同樣也不同於存在傳統結晶方法的矽層與緩衝層中之晶種群區域形狀。因此，根據本發明之態樣，可形成一種高品質之半導體元件。
圖2A至2E為根據本發明第二實施例的TFT之圖式，其乃是使用相似於第一實施例的製造多晶矽之方法所形成。參照圖2A，準備好基座100，並且將一緩衝層110形成於該基座100之上。
參照圖2B，將一金屬催化劑層115形成於該緩衝層110之上，並且之後將該基座100退火，藉以擴散金屬催化劑層115以及緩衝層110中的金屬催化劑A(觀看2C)。
參照圖2C，在移除金屬催化劑層115之後，將一非晶矽層120A形成於該緩衝層110之上，並且之後將之退火，藉以使用出現在緩衝層110中的金屬催化劑A，致使非晶矽層120A結晶化成為多晶矽 層(並無顯示)。
相似於第一實施例，在形成非晶矽層120A之前，形成一氧化矽層、一氮化矽層、或者其組合層，並且之後形成非晶矽層120A以及將之退火，以為結晶化之用。儘管已經說明了在移除金屬催化劑層115之後、且在將非晶矽層120A退火之前所執行的結晶化，然而本發明之態樣並不受限於此，而可執行該結晶化而不移除金屬催化劑層115。
參照圖2D，圖案化已結晶化的多晶矽層，藉以形成一半導體層120。再者，將一閘極絕緣層130形成於基座100的整個表面之上，並且相應於該半導體層120形成一閘極電極140。閘極絕緣層130為一種氧化矽層、一種氮化矽層、或者其組合層。然而，本發明之態樣並不受限於此，可以其他適用的材料來形成閘極絕緣層130。藉由形成單一層的鋁或諸如鋁釹(Al-Nd)之鋁合金、或組合層，將該閘極電極140形成於閘極絕緣層130之上、以及透過光微影與蝕刻來蝕刻該閘極電極金屬層，其中將鋁合金沉積於鉻(Cr)或鉬(Mo)合金之上，充當閘極電極金屬層(並無顯示)。然而，本發明之態樣並不受限於此，可以其他適用的材料來形成閘極電極140。
參照圖2E，將一層間絕緣層150形成於基座100的整個表面之上。源極電極160a與汲極電極160b電氣連接至半導體層120，並且形成藉以使根據本發明第二實施例的薄膜電晶體(TFT)能夠完整。
第三實施例有關於使用類似於第一實施例的製造多晶矽之方法所 形成的TFT。圖3A與3B顯示該TFT。首先，參照圖3A，準備好基座200，並且將一緩衝層210形成於該基座200之上。再者，形成一半導體層220，該半導體層220則是由使用第一實施例的方法所結晶的多晶矽層(並無顯示)所形成。由於圖案化藉由相似於第一實施例的方法所形成的多晶矽層(並無顯示)，藉以形成半導體層220，因此晶種A會位於半導體層220以及緩衝層210之間。接著，一部分的半導體層220開啟，藉以形成連接至半導體層220之源極電極230a與汲極電極230b。
參照圖3B，將一閘極絕緣層240形成於基座200的整個表面之上。再者，相應於該半導體層220形成一閘極電極250，並且將一層間絕緣層260形成於基座200的整個表面之上，完成根據本發明第三實施例的TFT。
圖4A與4B為使用根據本發明第一實施例製造多晶矽層之方法所形成的TFT之圖式。
參照圖4A，將一金屬催化劑透過相似於圖1實施例所說明的方法擴散於其中形成於一基座300之上的緩衝層310。再者，以臭氧(O3)來清潔緩衝層310的表面。
參照圖4B，將一半導體層320形成於緩衝層310之上，該半導體層320是透過相似於圖1實施例所說明的方法而由多晶矽層(並無顯示)所形成。由於O3的清潔而將一氧化物層形成於緩衝層310整個表面之上，因此藉由充當緩衝層310與所要結晶化以形成半導體層320的非晶矽層之間的擴散層、以及藉由調整所要擴散於非晶 矽層(並無顯示)之中的金屬催化劑，便可形成一具有較大晶粒區域之多晶矽層(並無顯示)。
將一閘極絕緣層330、一閘極電極340、一層間絕緣層350、以及源極電極360a與汲極電極360b形成於基座300之上，藉以完成根據本發明第四實施例的TFT。以相似於針對第二實施例所說明之方式來製造第四實施例，除了第四實施例進一步包含使用O3來清潔緩衝層之外。
圖5A至5B為根據本發明第五實施例的有機發光二極體(OLED)顯示裝置之圖式。第五實施例有關於一種含有第二實施例所形成的TFT之OLED顯示裝置，因而忽略其細節說明。參照圖5A，將一鈍化層170形成於含有第一實施例所形成的TFT之基座100整個表面上，並且將一平坦層175形成於該鈍化層170之上。然而，本發明之態樣並不受限於此，而且可忽略頓化層170。接著，形成一第一電極180，藉以電氣連接至TFT的源極電極160a與汲極電極160b其中之一電極。
參照圖5B，形成一開啟一部分的第一電極180並且界定像素之像素界定層185。再者，將一包含有機發射層(並無顯示)之有機層190形成於第一電極180之上。儘管沒有顯示，有機層190可進一步包含一電洞注入層、一電洞傳輸層、一電子傳輸層、以及其他相似的特徵。將一第二電極195形成於基座100整個表面之上，藉以完成根據本發明第五實施例的OLED顯示裝置。
如經由以上的說明所得知的，在金屬催化劑擴散於緩衝層中之後 ，在非晶矽層介面上形成一金屬矽化物，藉以使用緩衝層中的金屬催化劑來執行結晶化，致使非晶矽層中的金屬催化劑量與金屬氧化物能夠最小化，而且可提供具有半導體層已改良特性之TFT、以及含有其之OLED顯示裝置。
儘管已經顯示與說明了本發明某些實施例，然而熟知該項技術者將會察知在本實施例中可進行改變，而不違反本發明之原理與精神，本發明之範疇定義於申請專利範圍及其等效物之中。
10‧‧‧方向
100‧‧‧基座
110‧‧‧緩衝層
115‧‧‧金屬催化劑層

Claims (47)

  1. 一種製造多晶矽層之方法，其包含：在基座上形成一緩衝層；在該緩衝層上形成一金屬催化層；將金屬催化劑層中之金屬催化劑擴散至該緩衝層中；將該金屬催化劑層移除；在該緩衝層上形成一非晶矽層；以及將該基座退火，藉以使非晶矽層結晶化而成為多晶矽層；其中，當該基座進行退火以使該非晶矽層結晶化成為該多晶矽層的過程中，擴散於該緩衝層之中的該金屬催化劑會直接地向上擴散至形成於該緩衝層上之該非晶矽層。
  2. 根據申請專利範圍第1項之方法，其中金屬催化劑包含任何一種從Ni、Pd、Ag、Au、Al、Sn、Sb、Cu、Tr與Cd所構成的群組中所挑選的材料。
  3. 根據申請專利範圍第1項之方法，其中將緩衝層形成為大約10Å至大約5000Å之厚度。
  4. 根據申請專利範圍第1項之方法，其中緩衝層為任何選自氧化矽層、氮化矽層以及其組合層中中之一者來形成。
  5. 根據申請專利範圍第1項之方法，其中透過將基座退火，而使金屬催化劑擴散於緩衝層之中。
  6. 根據申請專利範圍第1項之方法，其中在非晶矽層形成於緩衝層之後執行該退火行為。
  7. 根據申請專利範圍第1項之方法，其中藉由從設置於緩衝層與非晶矽層之間的金屬矽化物成長晶體，來執行結晶化非晶矽。
  8. 根據申請專利範圍第1項之方法，其進一步包含在移除金屬催化劑層之後，將一氧化矽層、一氮化矽層、或者其組合層形成於緩衝層之上。
  9. 一種薄膜電晶體，其包含：一基座；一設置於該基座上的緩衝層；一設置於該緩衝層上的半導體層；一設置於該基座與半導體層兩者之上的閘極絕緣層；一設置於該閘極絕緣層上的閘極電極；一源極電極與一汲極電極，兩者皆電氣連接至該半導體層；以及一設置於該緩衝層與半導體層之間的金屬矽化物；其中金屬矽化物聚集於其中的晶種群區域具有平面的形狀。
  10. 根據申請專利範圍第9項之薄膜電晶體，其中緩衝層包含在於其中的金屬催化劑。
  11. 根據申請專利範圍第10項之薄膜電晶體，其中金屬催化劑包含任何一種從Ni、Pd、Ag、Au、Al、Sn、Sb、Cu、Tr與Cd所構成的群組中所挑選的材料。
  12. 根據申請專利範圍第9項之薄膜電晶體，其中緩衝層具有大約10Å至大約5000Å之厚度。
  13. 根據申請專利範圍第9項之薄膜電晶體，其中緩衝層為任何選自氧化矽層、氮化矽層以及其組合層中之一者來形成。
  14. 根據申請專利範圍第9項之薄膜電晶體，其中金屬矽化物設置於 緩衝層上側之下方，大至10nm。
  15. 根據申請專利範圍第9項之薄膜電晶體，其進一步包含氧化矽層、氮化矽層以及其組合層中之任一者，其設置於緩衝層以及半導體層之間。
  16. 一種製造薄膜電晶體之方法，其包含：在基座上形成一緩衝層；在該緩衝層上形成一金屬催化層；將於該金屬催化劑層中之金屬催化劑擴散至該緩衝層中；將該金屬催化劑層移除；在該緩衝層上形成一非晶矽層；將該基座退火，藉以使非晶矽層結晶化而成為多晶矽層；圖案化該多晶矽層，藉以形成一半導體層；在該基座上形成一閘極絕緣層；在該閘極絕緣層上形成一閘極電極；以及形成源極與汲極電極，絕緣於閘極電極並且連接至半導體層；其中在緩衝層上形成非晶矽層之後，執行其退火行為；其中，當該基座進行退火以使該非晶矽層結晶化成為該多晶矽層的過程中，擴散於該緩衝層之中的該金屬催化劑會直接地向上擴散至形成於該緩衝層上之該非晶矽層。
  17. 根據申請專利範圍第16項之方法，其中金屬催化劑層包含表面密度1011atoms/cm2至1015atoms/cm2之金屬催化劑。
  18. 根據申請專利範圍第16項之方法，其中將緩衝層形成為大約10Å至大約5000Å之厚度。
  19. 根據申請專利範圍第16項之方法，其中透過將基座退火，而使金 屬催化劑擴散於緩衝層之中。
  20. 根據申請專利範圍第16項之方法，其中在大約200℃至大約900℃的溫度下執行退火行為。
  21. 根據申請專利範圍第20項之方法，其進一步包含在移除金屬催化劑層之後，將一氧化矽層、一氮化矽層、或者其組合層形成於緩衝層之上。
  22. 一種薄膜電晶體，其包含：一基座；一設置在該基座上的緩衝層；一設置在該緩衝層上的半導體層；一源極電極與一汲極電極，其設置於該半導體層個別的側邊上，藉以暴露著半導體層之開口部分；一設置於該基座、該源極電極以及該汲極電極上的閘極絕緣層；一相應於該半導體層並且設置於該閘極絕緣層上的閘極電極；以及一金屬矽化物，設置於該緩衝層以及該半導體層之間；其中金屬矽化物聚集於其中的晶種群區域具有平面的形狀。
  23. 根據申請專利範圍第22項之薄膜電晶體，其中緩衝層包含在於其中的金屬催化劑。
  24. 根據申請專利範圍第22項之薄膜電晶體，其中金屬催化劑包含任何一種從Ni、Pd、Ag、Au、Al、Sn、Sb、Cu、Tr與Cd所構成的群組中所挑選的材料。
  25. 根據申請專利範圍第22項之薄膜電晶體，其中緩衝層具有大約10Å至大約5000Å之厚度。
  26. 根據申請專利範圍第22項之薄膜電晶體，其中緩衝層為選自氧化矽層、氮化矽層以及其組合層中之任一者。
  27. 根據申請專利範圍第22項之薄膜電晶體，其中金屬矽化物設置於緩衝層上側之下方，大至10nm。
  28. 根據申請專利範圍第22項之薄膜電晶體，進一步包含一氧化矽層、一氮化矽層以及其組合層，其設置於緩衝層以及半導體層之間。
  29. 一種製造薄膜電晶體之方法，其包含：在基座上形成一緩衝層；在該緩衝層上形成一金屬催化層；使用臭氧來清潔該基座；將該金屬催化劑層移除；在該緩衝層上形成一非晶矽層；將該基座退火，藉以使非晶矽層結晶化而成為多晶矽層；圖案化該多晶矽層，藉以形成一半導體層；在該基座上形成一閘極絕緣層；在該閘極絕緣層上形成一閘極電極；以及形成一源極電極與一汲極電極，兩者皆絕緣於閘極電極並且兩者皆連接至半導體層；其中在緩衝層上形成非晶矽層之後，執行其退火行為；其中，當該基座進行退火以使該非晶矽層結晶化成為該多晶矽層的過程中，擴散於該緩衝層之中的該金屬催化劑會直接地向上擴散至形成於該緩衝層上之該非晶矽層。
  30. 根據申請專利範圍第29項之方法，其中金屬催化劑層包含表面密 度1011atoms/cm2至1015atoms/cm2之金屬催化劑。
  31. 根據申請專利範圍第29項之方法，其中將緩衝層形成為大約10Å至大約5000Å之厚度。
  32. 根據申請專利範圍第29項之方法，其中透過將基座退火，而使金屬催化劑擴散於緩衝層之中。
  33. 根據申請專利範圍第29項之方法，其中在大約200℃至大約900℃的溫度下執行退火行為。
  34. 根據申請專利範圍第29項之方法，進一步包含在移除金屬催化劑層之後，將一氧化矽層、一氮化矽層、或者其組合層形成於緩衝層之上。
  35. 一種有機發光二極體顯示裝置，其包含：一基座；一設置在該基座上的緩衝層；一設置在該緩衝層上的半導體層；一設置在含有半導體層的基座上之閘極絕緣層；一設置在該閘極絕緣層上的閘極電極；一源極電極與一汲極電極，兩者皆電氣連接至該半導體層；以及一金屬矽化物，其設置於該緩衝層以及該半導體層之間；其中金屬矽化物聚集於其中的晶種群區域具有平面的形狀。
  36. 根據申請專利範圍第35項之有機發光二極體顯示裝置，其中的緩衝層包含在於其中的金屬催化劑。
  37. 根據申請專利範圍第35項之有機發光二極體顯示裝置，其中金屬催化劑包含任何一種從Ni、Pd、Ag、Au、Al、Sn、Sb、Cu、Tr與Cd所構成的群組中所挑選的材料。
  38. 根據申請專利範圍第35項之有機發光二極體顯示裝置，其中緩衝層具有大約10Å至大約5000Å之厚度。
  39. 根據申請專利範圍第35項之有機發光二極體顯示裝置，其中緩衝層為選自氧化矽層、氮化矽層以及其組合層中中之任一者所形成。
  40. 根據申請專利範圍第35項之有機發光二極體顯示裝置，其中金屬矽化物設置於緩衝層上側之下方，大至10nm。
  41. 根據申請專利範圍第35項之有機發光二極體顯示裝置，進一步包含一氧化矽層、一氮化矽層以及其組合層，其設置於緩衝層以及半導體層之間。
  42. 一種製造有機發光二極體顯示裝置之方法，其包含：在基座上形成一緩衝層；在該緩衝層上形成一金屬催化層；將該金屬催化劑層移除；在該緩衝層上形成一非晶矽層；將該基座退火，藉以使非晶矽層結晶化而成為多晶矽層；圖案化該多晶矽層，藉以形成一半導體層；在該基座上形成一閘極絕緣層；在該閘極絕緣層上形成一閘極電極；形成一源極電極與一汲極電極，兩者皆絕緣於閘極電極並且兩者皆連接至半導體層；以及形成第一電極，其電氣連接至該源極電極、該汲極電極、一有機層以及一第二電極中之一者；其中在緩衝層上形成非晶矽層之後，執行其退火行為；其中，當 該基座進行退火以使該非晶矽層結晶化成為該多晶矽層的過程中，擴散於該緩衝層之中的該金屬催化劑會直接地向上擴散至形成於該緩衝層上之該非晶矽層。
  43. 根據申請專利範圍第42項之方法，其中金屬催化劑層包含表面密度1011atoms/cm2至1015atoms/cm2之金屬催化劑。
  44. 根據申請專利範圍第42項之方法，其中將緩衝層形成為大約10Å至大約5000Å之厚度。
  45. 根據申請專利範圍第42項之方法，其中透過將基座退火，而使金屬催化劑擴散於緩衝層之中。
  46. 根據申請專利範圍第42項之方法，其中在大約200℃至大約900℃的溫度下執行退火行為。
  47. 根據申請專利範圍第42項之方法，其進一步包含在移除金屬催化劑層之後，將一氧化矽層、一氮化矽層、或者其組合層形成於緩衝層之上。
TW099131965A 2009-11-20 2010-09-21 製造多晶矽層之方法、薄膜電晶體、含有其之有機發光二極體顯示裝置及製造其之方法 TWI433321B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090112770A KR101049802B1 (ko) 2009-11-20 2009-11-20 다결정 실리콘층의 제조방법, 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법

Publications (2)

Publication Number Publication Date
TW201119043A TW201119043A (en) 2011-06-01
TWI433321B true TWI433321B (zh) 2014-04-01

Family

ID=43628585

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099131965A TWI433321B (zh) 2009-11-20 2010-09-21 製造多晶矽層之方法、薄膜電晶體、含有其之有機發光二極體顯示裝置及製造其之方法

Country Status (6)

Country Link
US (2) US9070717B2 (zh)
EP (1) EP2325870A1 (zh)
JP (1) JP5231497B2 (zh)
KR (1) KR101049802B1 (zh)
CN (1) CN102082077B (zh)
TW (1) TWI433321B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101094302B1 (ko) 2010-06-03 2011-12-19 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101860859B1 (ko) 2011-06-13 2018-05-25 삼성디스플레이 주식회사 박막트랜지스터의 제조 방법, 상기 방법에 의해 제조된 박막트랜지스터, 유기발광표시장치의 제조방법, 및 상기 방법에 의해 제조된 유기발광표시장치
KR20140039863A (ko) * 2012-09-25 2014-04-02 삼성디스플레이 주식회사 다결정 규소막 형성 방법, 다결정 규소막을 포함하는 박막 트랜지스터 및 표시 장치
KR20140062565A (ko) * 2012-11-12 2014-05-26 삼성디스플레이 주식회사 증착설비 및 이를 이용한 박막 증착방법
US8946062B2 (en) * 2012-11-21 2015-02-03 Guardian Industries Corp. Polycrystalline silicon thick films for photovoltaic devices or the like, and methods of making same
US10092724B2 (en) 2013-05-07 2018-10-09 Lamina Solutions Llc Retention drainage catheter
CN103972110B (zh) * 2014-04-22 2016-02-24 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN104538350A (zh) * 2014-12-30 2015-04-22 深圳市华星光电技术有限公司 多晶硅基板及其制造方法
KR102484363B1 (ko) 2017-07-05 2023-01-03 삼성디스플레이 주식회사 박막 트랜지스터 표시판
CN110676162B (zh) * 2018-07-03 2022-09-02 合肥晶合集成电路股份有限公司 金属硅化物层的形成方法、半导体器件及其形成方法
CN112951709B (zh) * 2021-01-27 2022-05-27 济南晶正电子科技有限公司 一种半导体衬底、电子元器件以及半导体衬底的制备方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5639698A (en) * 1993-02-15 1997-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
US5275851A (en) 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
JP3403810B2 (ja) * 1993-05-26 2003-05-06 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JPH08139021A (ja) * 1994-09-15 1996-05-31 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH08148425A (ja) 1994-11-22 1996-06-07 Sharp Corp 半導体装置およびその製造方法
JP3582768B2 (ja) * 1998-07-13 2004-10-27 シャープ株式会社 半導体装置の製造方法
US6346437B1 (en) 1998-07-16 2002-02-12 Sharp Laboratories Of America, Inc. Single crystal TFT from continuous transition metal delivery method
JP2000208771A (ja) * 1999-01-11 2000-07-28 Hitachi Ltd 半導体装置、液晶表示装置およびこれらの製造方法
TWI221645B (en) * 2001-01-19 2004-10-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
KR100470021B1 (ko) 2001-12-28 2005-02-04 엘지.필립스 엘시디 주식회사 실리콘 결정화 방법과 박막트랜지스터 제조방법
US6738113B2 (en) 2002-06-10 2004-05-18 Allied Material Corp. Structure of organic light-emitting material TFT LCD and the method for making the same
JP2004071777A (ja) 2002-08-06 2004-03-04 Fujitsu Ltd 有機絶縁膜の作製方法、半導体装置の製造方法、及びｔｆｔ基板の製造方法
KR100470274B1 (ko) 2002-11-08 2005-02-05 진 장 덮개층을 이용한 비정질 물질의 상 변화 방법
KR100611154B1 (ko) 2003-11-27 2006-08-09 삼성에스디아이 주식회사 금속 유도 결정화 방법을 이용한 박막 트랜지스터, 이의제조 방법 및 이를 사용하는 액티브 매트릭스 평판 표시장치
KR100600874B1 (ko) 2004-06-09 2006-07-14 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR100560796B1 (ko) 2004-06-24 2006-03-13 삼성에스디아이 주식회사 유기 박막트랜지스터 및 그의 제조방법
KR100656495B1 (ko) * 2004-08-13 2006-12-11 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
JP4734944B2 (ja) * 2005-02-02 2011-07-27 セイコーエプソン株式会社 薄膜半導体装置の製造方法
KR100653853B1 (ko) * 2005-05-24 2006-12-05 네오폴리((주)) 비금속 씨드 에피 성장을 이용한 비정질 반도체 박막의결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의제조방법
KR100761082B1 (ko) 2005-08-25 2007-09-21 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR100742382B1 (ko) 2006-06-28 2007-07-24 삼성에스디아이 주식회사 박막트랜지스터의 제조방법
KR100860006B1 (ko) * 2006-12-13 2008-09-25 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조방법
KR100864884B1 (ko) * 2006-12-28 2008-10-22 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치
KR100864883B1 (ko) * 2006-12-28 2008-10-22 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치.
KR100839735B1 (ko) 2006-12-29 2008-06-19 삼성에스디아이 주식회사 트랜지스터, 이의 제조 방법 및 이를 구비한 평판 표시장치
CN101295679A (zh) 2007-04-26 2008-10-29 中华映管股份有限公司 薄膜晶体管的制造方法
KR100875432B1 (ko) * 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR100976456B1 (ko) * 2007-12-29 2010-08-17 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 이용한유기전계발광표시장치의 제조방법
US8344378B2 (en) * 2009-06-26 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method for manufacturing the same

Also Published As

Publication number Publication date
US20150255282A1 (en) 2015-09-10
EP2325870A1 (en) 2011-05-25
US9576797B2 (en) 2017-02-21
KR101049802B1 (ko) 2011-07-15
CN102082077B (zh) 2014-07-09
US20110121309A1 (en) 2011-05-26
JP2011109064A (ja) 2011-06-02
JP5231497B2 (ja) 2013-07-10
TW201119043A (en) 2011-06-01
CN102082077A (zh) 2011-06-01
KR20110056084A (ko) 2011-05-26
US9070717B2 (en) 2015-06-30

Similar Documents

Publication Publication Date Title
TWI433321B (zh) 製造多晶矽層之方法、薄膜電晶體、含有其之有機發光二極體顯示裝置及製造其之方法
KR100889627B1 (ko) 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
TWI382471B (zh) 多晶矽製造方法、以之製造之ｔｆｔ、ｔｆｔ製造方法及含該ｔｆｔ之有機發光二極體顯示裝置
JP5090253B2 (ja) 多結晶シリコン層の製造方法、これを利用して形成された薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置
US9035311B2 (en) Organic light emitting diode display device and method of fabricating the same
KR100889626B1 (ko) 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
EP2226833B1 (en) Method of fabricating a thin film transistor
US8507914B2 (en) Method of fabricating polysilicon, thin film transistor, method of fabricating the thin film transistor, and organic light emitting diode display device including the thin film transistor
US20070284581A1 (en) Method of fabricating pmos thin film transistor
EP2226848A1 (en) Thin film transistor, method of fabricating the same, and organic light emitting diode display device having the same
US8890165B2 (en) Method of forming polycrystalline silicon layer, thin film transistor, organic light emitting diode display device having the same, and methods of fabricating the same
US8633484B2 (en) Organic light emitting display and method of fabricating the same
JP5274341B2 (ja) 薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees