CN102082077A - 制造多晶硅层的方法、薄膜晶体管、显示装置及制造方法 - Google Patents

制造多晶硅层的方法、薄膜晶体管、显示装置及制造方法 Download PDF

Info

Publication number
CN102082077A
CN102082077A CN2010105171179A CN201010517117A CN102082077A CN 102082077 A CN102082077 A CN 102082077A CN 2010105171179 A CN2010105171179 A CN 2010105171179A CN 201010517117 A CN201010517117 A CN 201010517117A CN 102082077 A CN102082077 A CN 102082077A
Authority
CN
China
Prior art keywords
layer
resilient coating
substrate
film transistor
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105171179A
Other languages
English (en)
Other versions
CN102082077B (zh
Inventor
李东炫
李基龙
徐晋旭
梁泰勋
郑胤谟
朴炳建
李吉远
朴钟力
崔宝京
苏炳洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of CN102082077A publication Critical patent/CN102082077A/zh
Application granted granted Critical
Publication of CN102082077B publication Critical patent/CN102082077B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Abstract

本发明提供了一种制造多晶硅层的方法、一种使用该多晶硅层的薄膜晶体管、一种包括该多晶硅层的有机发光二极管显示装置及它们的制造方法。制造多晶硅层的方法包括：将缓冲层形成在基底上；将金属催化剂层形成在缓冲层上；使金属催化剂层中的金属催化剂扩散到缓冲层中；去除金属催化剂层；将非晶硅层形成在缓冲层上；对基底进行退火以使非晶硅层结晶成多晶硅层。薄膜晶体管包括：基底；缓冲层，设置在基底上；半导体层，设置在缓冲层上；栅绝缘层，设置在基底的上方并设置在半导体层上；栅电极，设置在栅绝缘层上；源电极和漏电极，均电连接到半导体层；金属硅化物，设置在缓冲层和半导体层之间。

Description

制造多晶硅层的方法、薄膜晶体管、显示装置及制造方法
技术领域
本发明的方面涉及一种制造多晶硅层的方法、一种使用该多晶硅层的薄膜晶体管、一种包括该多晶硅层的有机发光二极管显示装置及它们的制造方法。更具体地讲，本发明的方面涉及一种包括使金属催化剂扩散到缓冲层中并使用缓冲层中的金属催化剂使非晶硅层结晶成多晶硅层的制造多晶硅层的方法，一种在多晶硅层用作半导体层时具有减少的残余金属催化剂和改善的特性的薄膜晶体管，一种包括该薄膜晶体管的有机发光二极管显示装置及它们的制造方法。
背景技术
通常，多晶硅层具有高电场效应迁移率、适用于高速运算电路并能用于互补金属-氧化物半导体(CMOS)电路的优点，因此，多晶硅层被广泛用作薄膜晶体管(TFT)的半导体层。使用多晶硅层的TFT被用作有源矩阵液晶显示器(AMLCD)的有源器件和用作有机发光二极管(OLED)显示装置的开关器件和驱动器件。
使非晶硅层结晶成多晶硅层的方法包括固相结晶(SPC)、准分子激光结晶(ELC)、金属诱导结晶(MIC)、金属诱导横向结晶(MILC)和其它类似方法。
目前，由于使用金属来使非晶硅结晶的方法具有比SPC方法更低的结晶温度和更短的结晶时间的优点，所以该方法正被广泛研究。使用金属的结晶方法包括MIC、MILC、超晶粒硅(super grain silicon，SGS)结晶和其它类似方法。然而，上述使用金属作为催化剂的方法具有因金属催化剂而导致的污染问题，因此，TFT的器件特性会劣化。
发明内容
本发明的方面提供了一种能够减少使用金属催化剂结晶的半导体层中残留的金属催化剂的量的制造多晶硅层的方法、一种具有改善的电特性的TFT及其制造方法和一种OLED显示装置及其制造方法。
根据本发明的一方面，一种制造多晶硅层的方法包括：将缓冲层形成在基底上；将金属催化剂层形成在缓冲层上；使金属催化剂层中的金属催化剂扩散到缓冲层中；去除金属催化剂层；将非晶硅层形成在缓冲层上；对基底进行退火以使非晶硅层结晶成多晶硅层。
根据本发明的另一方面，一种薄膜晶体管包括：基底；缓冲层，设置在基底上；半导体层，设置在缓冲层上；栅绝缘层，设置在基底和半导体层的上方；栅电极，设置在栅绝缘层上；源电极和漏电极，均电连接到半导体层；金属硅化物，设置在缓冲层和半导体层之间。
也提供了一种制造薄膜晶体管的方法、一种包括所述薄膜晶体管的有机发光二极管显示装置及其制造方法。
本发明的其它方面和/或优点将部分地在下面的描述中阐述，部分地将通过描述是清楚的，或者可以通过本发明的实施来了解。
附图说明
通过下面结合附图对实施例的描述，本发明的这些和/或其它方面和优点将变得清楚和更加容易理解，附图中：
图1A至图1D是解释根据本发明的实施例制造多晶硅层的方法的视图；
图1E是由金属催化剂结晶的多晶硅层的晶种群(seed group)区域的照片；
图1F是根据本发明的方面的多晶硅层的晶种群区域的照片；
图1G是根据本发明的方面secco蚀刻(secco-etch)的多晶硅层的照片；
图1H是由金属催化剂secco蚀刻的普通多晶硅层的照片；
图1I是示出代表根据本发明的多晶硅和晶种的位置的能量色散X射线(EDS)分析结果的曲线图；
图1J是示出代表由金属催化剂结晶的普通多晶硅层的多晶硅和晶种的位置的EDS分析结果的曲线图；
图2A至图2E是根据本发明第二实施例的TFT的视图；
图3A至图3B是根据本发明第三实施例的TFT的视图；
图4A至图4C是根据本发明第四实施例的TFT的视图；
图5A和图5B是根据本发明第五实施例的OLED显示装置的视图。
具体实施方式
现在将详细描述本发明的本实施例，其示例在附图中示出，其中相同的标号始终表示相同的元件。下面通过参照附图描述实施例以解释本发明。
如在此所指出的，应该理解，在此描述第一元件、膜或层“形成在”或“设置在”第二元件、膜或层“上”时，第一元件、膜或层可以直接形成在或设置在第二元件、膜或层上，或者可以在第一元件、膜或层与第二元件、膜或层之间有插入的元件、膜或层。此外，如在此所使用的，术语“形成在......上”与“位于......上”或“设置在......上”以相同的含义使用，而不局限于任何特定的制造工艺。
图1A至图1D是解释根据本发明实施例的结晶工艺的视图。首先，如图1A所示，在由玻璃或塑料形成的基底100上形成缓冲层110。使用化学气相沉积(CVD)或物理气相沉积(PVD)由单个层或由诸如氧化硅层和氮化硅层的绝缘层中选择的组合层形成缓冲层110。然而，本发明的方面不限于此，缓冲层110可以由其它合适的材料或它们的组合形成。考虑到与将被沉积的非晶硅的粘合特性，下层由氮化硅层形成以防止由基底产生的杂质的扩散，形成为扩散金属催化剂的缓冲层110的上层由氧化硅层形成。
缓冲层110防止从基底100产生的潮气或杂质的扩散，或者提供扩散到缓冲层中的金属催化剂以通过退火使硅层结晶，从而形成金属硅化物以使硅层结晶。缓冲层110形成为
Figure BSA00000318470000031
至
Figure BSA00000318470000032
的厚度。当该厚度大于时，基底100在为了结晶而退火的过程中会弯曲或收缩，当该厚度小于
Figure BSA00000318470000034
时，存在于缓冲层中的金属催化剂的量减少。因此，扩散到随后将要形成的非晶硅层中的金属催化剂的量也减少，从而难以使非晶硅层结晶。
参照图1B，将金属催化剂沉积在缓冲层110上以形成金属催化剂层115。金属催化剂包括从由Ni、Pd、Ag、Au、Al、Sn、Sb、Cu、Tr和Cd组成的组中选择的任意一种。然而，本发明的方面不限于此，其它合适的材料可以用作金属催化剂。此外，金属催化剂层115以1011至1015atoms/cm2(原子/平方厘米)的表面密度形成在缓冲层110上。当金属催化剂的表面密度小于1011atoms/cm2时，晶种(或者，换言之，用于结晶的晶核)的量太小而不能通过SGS使非晶硅层结晶成多晶硅层。当金属催化剂的表面密度大于1015atoms/cm2时，扩散到非晶硅层中的金属催化剂的量增加并且残留金属催化剂的量也增加，因此，通过使多晶硅层图案化而形成的半导体层的特性劣化。
接下来，使基底100沿箭头方向10退火以使金属催化剂层115的金属催化剂扩散到缓冲层110中，然后将金属催化剂层115去除。以200℃至900℃的温度执行退火几秒钟至几个小时以使金属催化剂A扩散。在这种情况下，当以那样的温度执行那样的时间时，能够防止因过度退火而导致的基底的变形，从而降低制造成本并提高产量。退火使用炉工艺、快速热退火(RTA)工艺、紫外线(UV)工艺和激光工艺中的任意一种。
参照图1C，将非晶硅层120A形成在包括金属催化剂A的缓冲层110上。当对基底100进行退火时，通过残留在缓冲层110中的金属催化剂A使非晶硅层120A结晶成多晶硅层120B。即，扩散到缓冲层110中的金属催化剂A键合到非晶硅层120A的硅以形成金属硅化物，并且金属硅化物形成晶种，所述晶种是用于结晶的晶核。所以，晶体由晶种长成以使非晶硅层结晶成多晶硅层。
在形成非晶硅层120A之前，将由氮化硅层、氧化硅层或它们的组合层形成的绝缘层形成在缓冲层110上。然而，本发明的方面不限于此，绝缘层可以不形成在缓冲层110上。当绝缘层以如上所述方式形成时，由于扩散到非晶硅层120A中的金属催化剂A的量是可调节的，所以能够增加晶体的尺寸并减少半导体层120(见图2D)中的金属催化剂的量。
尽管已经描述了在去除金属催化剂层115之后并在对非晶硅层120A进行退火之前执行结晶，但是也可以在不去除金属催化剂层115的情况下执行结晶。
参照图1D，将如上所述形成的金属催化剂A(也称为晶种A)设置在多晶硅层120B与缓冲层110之间，从而将晶种A设置在距缓冲层110和多晶硅层120B接触处之下约10nm的位置。此外，晶体由晶种A长成以使非晶硅层120A结晶成多晶硅层120B。从而，根据本发明的方面，制得了多晶硅层120B。
图1E是如上所述由缓冲层110中的金属催化剂A结晶的多晶硅层120B的晶种群区域的剖面透射电子显微镜(TEM)照片。图1F是通过传统的SGS法由非晶硅层120A的上部扩散的金属催化剂A结晶的多晶硅层120B的晶种群区域的剖面TEM照片。
如图1E和图1F所示，可以看出，根据本发明的方面的多晶硅层包括晶种群区域，所述晶种群区域具有晶种聚集并形成在缓冲层110与多晶硅层120B之间的界面处的平面形状。此外，可以看出，三角锥形的晶种群区域设置在缓冲层110与通过由从传统的非晶硅层120A的上部扩散的金属催化剂A结晶(例如，SGS)形成的多晶硅层120B之间的界面处。根据本发明的方面，因为在将金属催化剂A沉积在缓冲层110上之后使其扩散而进行的退火能够提供具有广泛散布的形状的晶种群区域，所以出现三角锥形的晶种群区域。相反，在传统的SGS法中，金属催化剂A直接从上表面向下扩散而聚集在多晶硅层120B与缓冲层110之间，从而形成与根据本发明的方面的结晶不同的晶种群区域。
图1G是根据本发明的方面的多晶硅层120B被secco蚀刻的照片。图1H是具有从将要被结晶的非晶硅层120A的上部扩散的金属催化剂A的多晶硅层120B被secco蚀刻的照片。对比图1G和图1H，不能从图1G观察到在晶界中的金属催化剂A或晶种A，但能够从通过传统的SGS法的图1H明显观察到在晶界中的晶种A。因为根据本发明的方面的结晶提供了包括在缓冲层110与非晶硅层120A的界面中的晶种A并且晶种A广泛散布在缓冲层110中，所以在图1G中不能观察到晶界。
图1I是示出根据本发明的方面的多晶硅层120B的晶种群区域中的能量色散X射线(EDS)分析结果的曲线图，图1J是示出由金属催化剂A(见图1D)结晶的普通多晶硅层X的晶种群区域的EDS分析结果的曲线图。如上所述，可以看出，当观察到在图1I中的多晶硅层X、金属硅化物Z和缓冲层Y时，根据本发明的方面的金属硅化物Z出现在距缓冲层Y的上侧下方大约10nm的位置，但大量的金属硅化物Z仅出现在图1J的多晶硅层X和界面中而没有出现在缓冲层Y中。
因此，根据本发明的方面的由扩散到缓冲层Y中的金属催化剂A(见图1D)结晶的多晶硅层X不同于多晶硅层的形状，不同于晶种，并且也不同于存在于传统结晶方法的硅层和缓冲层中的晶种群区域的形状。因此，根据本发明的方面，能够形成高质量的半导体器件。
图2A至图2E是根据本发明第二实施例的TFT的视图，该TFT是使用与第一实施例类似的制造多晶硅层的方法形成的。参照图2A，准备基底100，并且将缓冲层110形成在基底100上。
参照图2B，将金属催化剂层115形成在缓冲层110上，然后将基底100退火以使金属催化剂层115中的金属催化剂A(见图2C)扩散到缓冲层110中。
参照图2C，在去除金属催化剂层115之后，将非晶硅层120a形成在缓冲层110上，然后将非晶硅层120a退火以使用存在于缓冲层110中的金属催化剂A使非晶硅层120a结晶成多晶硅层(未示出)。
与第一实施例类似，在形成非晶硅层120a之前，形成氧化硅层、氮化硅层或它们的组合层，然后形成非晶硅层120a并将其退火以使其结晶。尽管已经描述了在去除金属催化剂层115之后并在对非晶硅层进行退火之前执行结晶，但是根据本发明的方面不限于此，可以在不去除金属催化剂层的情况下执行结晶。
参照图2D，将结晶的多晶硅层图案化以形成半导体层120。然后，将栅绝缘层130形成在基底100的整个表面上，并且将栅电极140形成为与半导体层120对应。栅绝缘层130为氧化硅层、氮化硅层或它们的组合层。然而，本发明的方面不限于此，栅绝缘层130可以由其它合适的材料形成。通过形成铝或诸如铝钕(Al-Nd)的铝合金的单层或者组合层(在组合层中将铝合金沉积在铬(Cr)或钼(Mo)合金上)作为栅电极金属层(未示出)，并且通过光刻或蚀刻来蚀刻栅电极金属层，从而将栅电极140形成在栅绝缘层130上。然而，本发明的方面不限于此，栅电极140可以由其它合适的材料形成。
参照图2E，将层间绝缘层150形成在基底100的整个表面上。形成源电极160a和漏电极160b并将它们电连接到半导体层120，从而完成根据本发明第二实施例的薄膜晶体管(TFT)。
第三实施例涉及使用与第一实施例的方法类似的制造多晶硅层的方法形成的TFT。图3A和图3B示出了所述TFT。首先，参照图3A，准备基底200，并且将缓冲层210形成在基底200上。然后，形成由使用第一实施例的方法结晶的多晶硅层(未示出)形成的半导体层220。由于将通过与第一实施例的方法类似的方法形成的多晶硅层(未示出)图案化以形成半导体层220，所以晶种A在半导体层220与缓冲层210之间。接下来，将半导体层220的一部分开口以形成连接到半导体层220的源电极230a和漏电极230b。
参照图3B，将栅绝缘层240形成在基底200的整个表面上。然后，将栅电极250形成为与半导体层220对应，并且将层间绝缘层260形成在基底200的整个表面的上方，从而完成根据本发明第三实施例的TFT。
图4A至图4C是使用根据本发明第一实施例的制造多晶硅层的方法形成的TFT的视图。
参照图4A，将缓冲层310形成在基底300上，通过与参照图1的实施例描述的方法类似的方法将金属催化剂扩散到所述缓冲层310中。然后，使用臭氧(O3)清洁缓冲层310的表面。
参照图4B，将半导体层320形成在缓冲层310上，通过与参照图1的实施例描述的方法类似的方法由多晶硅层形成所述半导体层320。由于因O3清洁导致氧化物层形成在缓冲层310的表面上，所以通过在缓冲层310与结晶形成半导体层320的非晶硅层之间起着扩散层的作用并调节扩散到非晶硅层(未示出)中的金属催化剂，能够形成具有较大晶粒尺寸的多晶硅层(未示出)。
然后，参照图4C，将栅绝缘层330、栅电极340、层间绝缘层350、源电极360a和漏电极360b形成在基底300上，从而完成根据本发明第四实施例的TFT。除了第四实施例还包括使用O3清洁缓冲层之外，第四实施例以与参照第二实施例描述的方式相同的方式来制造。
图5A至图5B是根据本发明第五实施例的有机发光二极管(OLED)显示装置的视图。第五实施例涉及包括形成在第二实施例中的TFT的OLED显示装置，因此，将省略对其的详细描述。参照图5A，将钝化层170形成在包括形成在第一实施例中的TFT的基底100的整个表面上，并将平坦化层175形成在钝化层170上。然而，本发明的方面不限于此，可以省略钝化层170。接下来，将第一电极180形成为电连接到TFT的源电极160a和漏电极160b中的一个。
参照图5B，形成使第一电极180的一部分开口并限定像素的像素限定层185。然后，将包括有机发射层(未示出)的有机层190形成在第一电极180上。尽管未示出，但是有机层190还可以包括空穴注入层、空穴传输层、电子传输层和其他类似的特征。在基底100的整个表面上形成第二电极195，从而完成根据本发明的第五实施例的OLED显示装置。
如前所述可以看出，在将金属催化剂扩散到缓冲层中之后，金属硅化物形成在非晶硅层的界面处以使用缓冲层中的金属催化剂执行结晶，从而能够使非晶硅层中的金属催化剂的量和金属硅化物的量最小化，因此，能够提供具有改善特性的半导体层的TFT和包括该TFT的OLED显示装置。
尽管已经示出并描述了本发明的一些实施例，但是本领域技术人员应该理解，在不脱离本发明的原理和精神的情况下，可以对本实施例做出改变，本发明的范围限定在权利要求及其等同物内。

Claims (50)

1.一种制造多晶硅层的方法，包括以下步骤：
将缓冲层形成在基底上；
将金属催化剂层形成在缓冲层上；
使金属催化剂层中的金属催化剂扩散到缓冲层中；
去除金属催化剂层；
将非晶硅层形成在缓冲层上；
对基底进行退火以使非晶硅层结晶成多晶硅层。
2.如权利要求1所述的方法，其中，金属催化剂包括从由Ni、Pd、Ag、Au、Al、Sn、Sb、Cu、Tr和Cd组成的组中选择的任意一种。
3.如权利要求1所述的方法，其中，缓冲层形成为
Figure FSA00000318469900011
至
Figure FSA00000318469900012
的厚度。
4.如权利要求1所述的方法，其中，缓冲层由从氧化硅层、氮化硅层和它们的组合层中选择的任意一种形成。
5.如权利要求1所述的方法，其中，通过基底的退火使金属催化剂扩散到缓冲层中。
6.如权利要求1所述的方法，其中，在将非晶硅层形成在缓冲层上之后执行所述退火步骤。
7.如权利要求1所述的方法，其中，通过由设置在缓冲层与非晶硅层之间的金属硅化物生长成晶体来执行使非晶硅层结晶的步骤。
8.如权利要求1所述的方法，所述方法还包括在去除金属催化剂层之后，在缓冲层上形成氧化硅层、氮化硅层或它们的组合层。
9.一种薄膜晶体管，包括：
基底；
缓冲层，设置在基底上；
半导体层，设置在缓冲层上；
栅绝缘层，设置在基底和半导体层的上方；
栅电极，设置在栅绝缘层上；
源电极和漏电极，均电连接到半导体层；
金属硅化物，设置在缓冲层和半导体层之间。
10.如权利要求9所述的薄膜晶体管，其中，缓冲层中包括金属催化剂。
11.如权利要求10所述的薄膜晶体管，其中，金属催化剂包括从由Ni、Pd、Ag、Au、Al、Sn、Sb、Cu、Tr和Cd组成的组中选择的任意一种。
12.如权利要求9所述的薄膜晶体管，其中，缓冲层具有
Figure FSA00000318469900021
至
Figure FSA00000318469900022
的厚度。
13.如权利要求9所述的薄膜晶体管，其中，缓冲层由从氧化硅层、氮化硅层和它们的组合层中选择的任意一种形成。
14.如权利要求9所述的薄膜晶体管，其中，晶种群区域具有平面形状，金属硅化物聚集在所述晶种群区域中。
15.如权利要求14所述的薄膜晶体管，其中，金属硅化物设置在距缓冲层的上侧下方10nm的位置处。
16.如权利要求9所述的薄膜晶体管，所述薄膜晶体管还包括设置在缓冲层与半导体层之间的氧化硅层、氮化硅层和它们的组合层中的任意一种层。
17.一种制造薄膜晶体管的方法，包括以下步骤：
将缓冲层形成在基底上；
将金属催化剂层形成在缓冲层上；
使金属催化剂层中的金属催化剂扩散到缓冲层中；
去除金属催化剂层；
将非晶硅层形成在缓冲层上；
对基底进行退火以使非晶硅层结晶成多晶硅层；
将多晶硅层图案化以形成半导体层；
将栅绝缘层形成在基底上；
将栅电极形成在栅绝缘层上；
形成与栅电极绝缘且连接到半导体层的源电极和漏电极，
其中，在将非晶硅层形成在缓冲层上之后执行所述退火步骤。
18.如权利要求17所述的方法，其中，金属催化剂层包括表面密度为1011原子/平方厘米至1015原子/平方厘米的金属催化剂。
19.如权利要求17所述的方法，其中，缓冲层形成为
Figure FSA00000318469900023
至的厚度。
20.如权利要求17所述的方法，其中，通过基底的退火使金属催化剂扩散到缓冲层中。
21.如权利要求17所述的方法，其中，在200℃至900℃的温度执行所述退火步骤。
22.如权利要求21所述的方法，所述方法还包括在去除金属催化剂层之后，在缓冲层上形成氧化硅层、氮化硅层或它们的组合层。
23.一种薄膜晶体管，包括：
基底；
缓冲层，设置在基底上；
半导体层，设置在缓冲层上；
源电极和漏电极，设置在半导体层的对应侧以暴露半导体层的开口部分；
栅绝缘层，设置在基底、源电极和漏电极上；
与半导体层对应的栅电极，设置在栅绝缘层上；
金属硅化物，设置在缓冲层和半导体层之间。
24.如权利要求23所述的薄膜晶体管，其中，缓冲层中包括金属催化剂。
25.如权利要求23所述的薄膜晶体管，其中，金属催化剂包括从由Ni、Pd、Ag、Au、Al、Sn、Sb、Cu、Tr和Cd组成的组中选择的任意一种。
26.如权利要求23所述的薄膜晶体管，其中，缓冲层具有
Figure FSA00000318469900031
至
Figure FSA00000318469900032
的厚度。
27.如权利要求23所述的薄膜晶体管，其中，缓冲层是从氧化硅层、氮化硅层和它们的组合层中选择的任意一种。
28.如权利要求23所述的薄膜晶体管，其中，晶种群区域具有平面形状，金属硅化物聚集在所述晶种群区域中。
29.如权利要求28所述的薄膜晶体管，其中，金属硅化物设置在距缓冲层的上侧下方10nm的位置处。
30.如权利要求23所述的薄膜晶体管，其中，所述薄膜晶体管还包括设置在缓冲层与半导体层之间的氧化硅层、氮化硅层或它们的组合层。
31.一种制造薄膜晶体管的方法，包括以下步骤：
将缓冲层形成在基底上；
将金属催化剂层形成在缓冲层上；
使用臭氧来清洁基底；
去除金属催化剂层；
将非晶硅层形成在缓冲层上；
对基底进行退火以使非晶硅层结晶成多晶硅层；
将多晶硅层图案化以形成半导体层；
将栅绝缘层形成在基底上；
将栅电极形成在栅绝缘层上；
形成源电极和漏电极，源电极和漏电极均与栅电极绝缘且均连接到半导体层，
其中，在将非晶硅层形成在缓冲层上之后执行所述退火步骤。
32.如权利要求31所述的方法，其中，金属催化剂层包括表面密度为1011原子/平方厘米至1015原子/平方厘米的金属催化剂。
33.如权利要求31所述的方法，其中，缓冲层形成为至
Figure FSA00000318469900042
的厚度。
34.如权利要求31所述的方法，其中，通过基底的退火使金属催化剂扩散到缓冲层中。
35.如权利要求31所述的方法，其中，在200℃至900℃的温度执行所述退火步骤。
36.如权利要求31所述的方法，所述方法还包括在去除金属催化剂层之后，在缓冲层上形成氧化硅层、氮化硅层或它们的组合层。
37.一种发光二极管显示装置，包括：
基底；
缓冲层，设置在基底上；
半导体层，设置在缓冲层上；
栅绝缘层，设置在包括半导体层的基底上；
栅电极，设置在栅绝缘层上；
源电极和漏电极，均电连接到半导体层；
金属硅化物，设置在缓冲层和半导体层之间。
38.如权利要求37所述的有机发光二极管显示装置，其中，缓冲层中包括金属催化剂。
39.如权利要求37所述的有机发光二极管显示装置，其中，金属催化剂包括从由Ni、Pd、Ag、Au、Al、Sn、Sb、Cu、Tr和Cd组成的组中选择的任意一种。
40.如权利要求37所述的有机发光二极管显示装置，其中，缓冲层具有
Figure FSA00000318469900051
至
Figure FSA00000318469900052
的厚度。
41.如权利要求37所述的有机发光二极管显示装置，其中，缓冲层由从氧化硅层、氮化硅层和它们的组合层中选择的任意一种形成。
42.如权利要求37所述的有机发光二极管显示装置，其中，晶种群区域具有平面形状，金属硅化物聚集在所述晶种群区域中。
43.如权利要求37所述的有机发光二极管显示装置，其中，金属硅化物设置在距缓冲层的上侧下方10nm的位置处。
44.如权利要求37所述的有机发光二极管显示装置，所述有机发光二极管显示装置还包括设置在缓冲层与半导体层之间的氧化硅层、氮化硅层或它们的组合层。
45.一种制造有机发光二极管显示装置的方法，包括以下步骤：
将缓冲层形成在基底上；
将金属催化剂层形成在缓冲层上；
去除金属催化剂层；
将非晶硅层形成在缓冲层上；
对基底进行退火以使非晶硅层结晶成多晶硅层；
将多晶硅层图案化以形成半导体层；
将栅绝缘层形成在基底上；
将栅电极形成在栅绝缘层上；
形成源电极和漏电极，源电极和漏电极均与栅电极绝缘且均连接到半导体层；
形成第一电极、有机层和第二电极，所述第一电极电连接到源电极和漏电极中的一个，
其中，在将非晶硅层形成在缓冲层上之后执行所述退火步骤。
46.如权利要求45所述的方法，其中，金属催化剂层包括表面密度为1011原子/平方厘米至1015原子/平方厘米的金属催化剂。
47.如权利要求45所述的方法，其中，缓冲层形成为
Figure FSA00000318469900053
至
Figure FSA00000318469900054
的厚度。
48.如权利要求45所述的方法，其中，通过基底的退火使金属催化剂扩散到缓冲层中。
49.如权利要求45所述的方法，其中，在200℃至900℃的温度执行所述退火步骤。
50.如权利要求45所述的方法，其中，所述方法还包括在去除金属催化剂层之后，在缓冲层上形成氧化硅层、氮化硅层或它们的组合层。
CN201010517117.9A 2009-11-20 2010-10-15 制造多晶硅层的方法、薄膜晶体管、显示装置及制造方法 Expired - Fee Related CN102082077B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090112770A KR101049802B1 (ko) 2009-11-20 2009-11-20 다결정 실리콘층의 제조방법, 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법
KR10-2009-0112770 2009-11-20

Publications (2)

Publication Number Publication Date
CN102082077A true CN102082077A (zh) 2011-06-01
CN102082077B CN102082077B (zh) 2014-07-09

Family

ID=43628585

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010517117.9A Expired - Fee Related CN102082077B (zh) 2009-11-20 2010-10-15 制造多晶硅层的方法、薄膜晶体管、显示装置及制造方法

Country Status (6)

Country Link
US (2) US9070717B2 (zh)
EP (1) EP2325870A1 (zh)
JP (1) JP5231497B2 (zh)
KR (1) KR101049802B1 (zh)
CN (1) CN102082077B (zh)
TW (1) TWI433321B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104538350A (zh) * 2014-12-30 2015-04-22 深圳市华星光电技术有限公司 多晶硅基板及其制造方法
CN104919094A (zh) * 2012-11-21 2015-09-16 葛迪恩实业公司 用于光伏器件或类似等的多晶硅厚膜及制备其的方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101094302B1 (ko) 2010-06-03 2011-12-19 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101860859B1 (ko) 2011-06-13 2018-05-25 삼성디스플레이 주식회사 박막트랜지스터의 제조 방법, 상기 방법에 의해 제조된 박막트랜지스터, 유기발광표시장치의 제조방법, 및 상기 방법에 의해 제조된 유기발광표시장치
KR20140039863A (ko) * 2012-09-25 2014-04-02 삼성디스플레이 주식회사 다결정 규소막 형성 방법, 다결정 규소막을 포함하는 박막 트랜지스터 및 표시 장치
KR20140062565A (ko) * 2012-11-12 2014-05-26 삼성디스플레이 주식회사 증착설비 및 이를 이용한 박막 증착방법
US10092724B2 (en) 2013-05-07 2018-10-09 Lamina Solutions Llc Retention drainage catheter
CN103972110B (zh) * 2014-04-22 2016-02-24 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
KR102484363B1 (ko) 2017-07-05 2023-01-03 삼성디스플레이 주식회사 박막 트랜지스터 표시판
CN110676162B (zh) * 2018-07-03 2022-09-02 合肥晶合集成电路股份有限公司 金属硅化物层的形成方法、半导体器件及其形成方法
CN112951709B (zh) * 2021-01-27 2022-05-27 济南晶正电子科技有限公司 一种半导体衬底、电子元器件以及半导体衬底的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050116292A1 (en) * 2003-11-27 2005-06-02 Jae-Bon Koo Thin film transistor using a metal induced crystallization process and method for fabricating the same and active matrix flat panel display using the thin film transistor
CN101211985A (zh) * 2006-12-28 2008-07-02 三星Sdi株式会社 薄膜晶体管及其制造方法和有机发光二极管显示装置
CN101211979A (zh) * 2006-12-29 2008-07-02 三星Sdi株式会社 晶体管及其制造方法以及具有该晶体管的平板显示器
CN101295679A (zh) * 2007-04-26 2008-10-29 中华映管股份有限公司 薄膜晶体管的制造方法
CN101315883A (zh) * 2007-05-31 2008-12-03 三星Sdi株式会社 多晶硅层的制法、tft及其制法及oled显示装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1052110C (zh) * 1993-02-15 2000-05-03 株式会社半导体能源研究所 制造半导体器件的方法
US5275851A (en) * 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
JP3403810B2 (ja) * 1993-05-26 2003-05-06 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JPH08139021A (ja) * 1994-09-15 1996-05-31 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH08148425A (ja) 1994-11-22 1996-06-07 Sharp Corp 半導体装置およびその製造方法
JP3582768B2 (ja) * 1998-07-13 2004-10-27 シャープ株式会社 半導体装置の製造方法
US6346437B1 (en) * 1998-07-16 2002-02-12 Sharp Laboratories Of America, Inc. Single crystal TFT from continuous transition metal delivery method
JP2000208771A (ja) * 1999-01-11 2000-07-28 Hitachi Ltd 半導体装置、液晶表示装置およびこれらの製造方法
TW586141B (en) * 2001-01-19 2004-05-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
KR100470021B1 (ko) 2001-12-28 2005-02-04 엘지.필립스 엘시디 주식회사 실리콘 결정화 방법과 박막트랜지스터 제조방법
US6738113B2 (en) * 2002-06-10 2004-05-18 Allied Material Corp. Structure of organic light-emitting material TFT LCD and the method for making the same
JP2004071777A (ja) * 2002-08-06 2004-03-04 Fujitsu Ltd 有機絶縁膜の作製方法、半導体装置の製造方法、及びｔｆｔ基板の製造方法
KR100470274B1 (ko) 2002-11-08 2005-02-05 진 장 덮개층을 이용한 비정질 물질의 상 변화 방법
KR100600874B1 (ko) * 2004-06-09 2006-07-14 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR100560796B1 (ko) * 2004-06-24 2006-03-13 삼성에스디아이 주식회사 유기 박막트랜지스터 및 그의 제조방법
KR100656495B1 (ko) * 2004-08-13 2006-12-11 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
JP4734944B2 (ja) * 2005-02-02 2011-07-27 セイコーエプソン株式会社 薄膜半導体装置の製造方法
KR100653853B1 (ko) * 2005-05-24 2006-12-05 네오폴리((주)) 비금속 씨드 에피 성장을 이용한 비정질 반도체 박막의결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의제조방법
KR100761082B1 (ko) 2005-08-25 2007-09-21 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR100742382B1 (ko) 2006-06-28 2007-07-24 삼성에스디아이 주식회사 박막트랜지스터의 제조방법
KR100860006B1 (ko) * 2006-12-13 2008-09-25 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조방법
KR100864883B1 (ko) * 2006-12-28 2008-10-22 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치.
KR100976456B1 (ko) * 2007-12-29 2010-08-17 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 이용한유기전계발광표시장치의 제조방법
US8344378B2 (en) * 2009-06-26 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method for manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050116292A1 (en) * 2003-11-27 2005-06-02 Jae-Bon Koo Thin film transistor using a metal induced crystallization process and method for fabricating the same and active matrix flat panel display using the thin film transistor
CN101211985A (zh) * 2006-12-28 2008-07-02 三星Sdi株式会社 薄膜晶体管及其制造方法和有机发光二极管显示装置
CN101211979A (zh) * 2006-12-29 2008-07-02 三星Sdi株式会社 晶体管及其制造方法以及具有该晶体管的平板显示器
CN101295679A (zh) * 2007-04-26 2008-10-29 中华映管股份有限公司 薄膜晶体管的制造方法
CN101315883A (zh) * 2007-05-31 2008-12-03 三星Sdi株式会社 多晶硅层的制法、tft及其制法及oled显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104919094A (zh) * 2012-11-21 2015-09-16 葛迪恩实业公司 用于光伏器件或类似等的多晶硅厚膜及制备其的方法
CN104919094B (zh) * 2012-11-21 2018-04-24 葛迪恩实业公司 用于光伏器件或类似等的多晶硅厚膜及制备其的方法
CN104538350A (zh) * 2014-12-30 2015-04-22 深圳市华星光电技术有限公司 多晶硅基板及其制造方法

Also Published As

Publication number Publication date
EP2325870A1 (en) 2011-05-25
KR101049802B1 (ko) 2011-07-15
KR20110056084A (ko) 2011-05-26
US9576797B2 (en) 2017-02-21
US20110121309A1 (en) 2011-05-26
US9070717B2 (en) 2015-06-30
US20150255282A1 (en) 2015-09-10
JP2011109064A (ja) 2011-06-02
TW201119043A (en) 2011-06-01
CN102082077B (zh) 2014-07-09
TWI433321B (zh) 2014-04-01
JP5231497B2 (ja) 2013-07-10

Similar Documents

Publication Publication Date Title
CN102082077B (zh) 制造多晶硅层的方法、薄膜晶体管、显示装置及制造方法
JP5090253B2 (ja) 多結晶シリコン層の製造方法、これを利用して形成された薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置
CN101373792B (zh) 薄膜晶体管、有机发光二极管显示装置及其制造方法
EP2083440B1 (en) Method of fabricating a thin film transistor
KR100889627B1 (ko) 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
US20080157116A1 (en) Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same
CN101630693B (zh) 薄膜晶体管、其制造方法及有机发光二极管显示装置
CN101330004A (zh) 多晶硅的制法、薄膜晶体管及制法及有机发光二极管显示装置
CN101826556B (zh) 薄膜晶体管及其制造方法和有机发光二极管显示器装置
US20100227443A1 (en) Method of forming polycrystalline silicon layer
CN101826555B (zh) 薄膜晶体管、制造方法及有机发光二极管显示装置
KR100810639B1 (ko) 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치
CN102290335B (zh) 使硅层结晶的方法和制造薄膜晶体管的方法
US8623746B2 (en) Polysilicon layer, method of preparing the polysilicon layer, thin film transistor using the polysilicon layer, and organic light emitting display device including the thin film transistor
US20050285110A1 (en) Thin film transistor and method of fabricating the same
KR100504538B1 (ko) 비정질 실리콘의 결정화 방법 및 이를 이용한액정표시장치의제조방법
JP2010157674A (ja) 薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置
JPH11329969A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD.

Effective date: 20121122

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121122

Address after: South Korea Gyeonggi Do Yongin

Applicant after: Samsung Display Co.,Ltd.

Address before: South Korea Gyeonggi Do Yongin

Applicant before: Samsung Mobile Display Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140709

Termination date: 20201015