CN101315883A - 多晶硅层的制法、tft及其制法及oled显示装置 - Google Patents

多晶硅层的制法、tft及其制法及oled显示装置 Download PDF

Info

Publication number
CN101315883A
CN101315883A CNA2008101087986A CN200810108798A CN101315883A CN 101315883 A CN101315883 A CN 101315883A CN A2008101087986 A CNA2008101087986 A CN A2008101087986A CN 200810108798 A CN200810108798 A CN 200810108798A CN 101315883 A CN101315883 A CN 101315883A
Authority
CN
China
Prior art keywords
metal
layer pattern
layer
crystallization
metal silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101087986A
Other languages
English (en)
Other versions
CN101315883B (zh
Inventor
朴炳建
徐晋旭
梁泰勋
李吉远
李基龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of CN101315883A publication Critical patent/CN101315883A/zh
Application granted granted Critical
Publication of CN101315883B publication Critical patent/CN101315883B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供制作多晶硅层的方法，包括：在衬底上形成非晶硅层；利用结晶诱导金属使非晶硅层结晶为多晶硅层；形成与多晶硅层中沟道区之外的区域相对应的多晶硅层的上方和下方接触的金属层图案或者金属硅化物层图案；以及退火该衬底以将存在于多晶硅层沟道区中的结晶诱导金属吸到具有金属层图案或者金属硅化物层图案的多晶硅层区域。此外，存在于多晶硅沟道区中的结晶诱导金属可以有效地去除，并且从而可以制作具有改良泄露电流特性的薄膜晶体管和包括该薄膜晶体管的OLED显示装置。

Description

多晶硅层的制法、TFT及其制法及OLED显示装置
技术领域
本发明涉及多晶硅层的制作方法、用该多晶硅层制作的薄膜晶体管(TFT)、TFT的制作方法和具有该TFT的有机发光二极管(OLED)显示装置。更特别的是，本发明涉及利用结晶诱导金属晶化制作多晶硅层的方法，其中该方法通过形成和退火其中的金属层或硅化物层去除存在于将成为沟道的多晶硅层区域中的结晶诱导金属。本发明还涉及具有半导体层的TFT、TFT的制作方法和具有TFT的OLED显示装置，该半导体层利用多晶硅层制作，该多晶硅层由所述方法形成，以便明显减少泄漏电流。
背景技术
通常，因为多晶硅层具有高的场效应迁移率(field-effect mobility)并且可以应用于高速电路和构成CMOS电路，所以多晶硅层广泛地用作TFTs的半导体层。采用多晶硅层的TFT典型地用作有源矩阵液晶显示(AMLCD-active-matrix liquid crystal display)装置的有源元件和OLED的转换与驱动元件。
非晶硅层结晶为多晶硅层的方法包括固相晶化(SPC-solid phasecrystallization)、准分子激光晶化(ELC-excimer Laser Crystallization)、金属诱导晶化(MIC-metal induced crystallization)和金属诱导横向晶化(MILC-metal induced lateral crystallization)。SPC是在玻璃的转变温度以下或者在玻璃的转变温度(典型地，约700℃或者小于700℃)退火非晶硅层几个至几十个小时的方法，该玻璃用作使用薄膜晶体管的显示装置的衬底。ELC是通过用准分子激光照射非晶硅层并在非常短的时间内局部地加热非晶硅层到高温的结晶非晶硅层的方法。MIC是通过用金属例如镍(Ni)、钯(Pd)、金(Au)和铝(Al)与非晶硅层接触，或者将该些金属注入到非晶硅层中，从非晶硅到多晶硅的相转移诱导的方法。MILC是通过由硅与金属反应形成的硅化物的横向扩散诱导非晶硅层连续结晶化的方法。
然而，SPC的缺点是处理时间长，以及由于长时间处理和用于退火的高温而改变衬底的风险。ELC的缺点在于，需要昂贵的激光设备，以及由于在建立的多晶化(polycrystallized)表面上产生的凸起而使半导体层和栅绝缘层之间的界面性能会很差。MIC和MILC的缺点在于，大量的结晶诱导金属残存在晶体化的多晶硅层中而增加TFT半导体层的泄露电流。
最近，为了开发比SPC时间更短和温度更低的结晶非晶硅层的方法，已经广泛地研究利用金属结晶非晶硅层的方法。利用金属结晶的方法包括上面讨论的MIC和MILC，以及下面讨论的超晶粒硅(SGS-super grain silicon)晶化。然而，利用结晶诱导金属的结晶方法具有由结晶诱导金属的污染引起TFT性能可能变差的问题。
因此，利用结晶诱导金属结晶非晶硅层之后，可以实施吸除工艺(gettering process)以去除结晶诱导金属。通常利用杂质实施吸除工艺，例如利用磷(phosphorous)或者惰性气体，或者通过在多晶硅层上形成非晶硅层的方法来实施吸除工艺。然而，即使通过这些方法，结晶诱导金属不可能有效地从多晶硅层去除，并且很高的泄露电流仍然会是问题。
发明内容
本发明提供：多晶硅层的制作方法，该方法通过去除存在于将成为沟道的多晶硅层区域中的结晶诱导金属而利用结晶诱导金属结晶；薄膜晶体管(TFT)，具有由该方法形成的多晶硅层形成的半导体层使得显著降低泄露电流的；TFT的制作方法；以及采用TFT的有机发光二极管(OLED)。
根据本发明的实施例，从由金属诱导晶化(MIC)技术、金属诱导横向晶化(MILC)技术和超晶粒硅(SGS)技术形成的多晶硅层的第一预定区域去除结晶诱导金属的方法包括：提供与多晶硅层的第二预定区域中的多晶硅层接触的金属层图案或者金属硅化物层图案；以及实施退火，以将存在于第一预定区域的结晶诱导金属吸到第二预定区域。
根据本发明的另一个实施例，多晶硅层的制作方法包括：在衬底上形成非晶硅层；利用结晶诱导金属使非晶硅层结晶为多晶硅层；形成金属层图案或者金属硅化物层图案，与多晶硅层中沟道区之外的区域相对应的多晶硅层的上、下区域接触；以及退火衬底，以将存在于多晶硅层沟道区中的结晶诱导金属吸到多晶硅层中与金属层图案或者金属硅化物层图案相对应的区域。
根据本发明的另一个实施例，TFT包括：衬底；半导体层，设置在衬底上，且包括沟道区、源区和漏区；金属层图案或者金属硅化物层图案，设置在与沟道区之外的区域相对应的半导体层的上方或者下方；栅电极，设置为与半导体层的沟道区相对应；栅绝缘层，插设在栅电极和半导体层之间以使半导体层与栅电极绝缘；以及源电极和漏电极，电连接到半导体层的源区和漏区。
根据本发明的再一个实施例，TFT的制作方法包括：制备衬底；在衬底上形成非晶硅层；利用结晶诱导金属使非晶硅层结晶为多晶硅层；形成与多晶硅层中沟道区之外的区域相对应的多晶硅层的上方和下方接触的金属层图案或者金属硅化物层图案；形成与多晶硅层的沟道区相对应的栅电极；形成在栅电极与多晶硅层之间的栅绝缘层以使多晶硅层与栅电极绝缘；形成电连接到多晶硅层的源区和漏区的源电极和漏电极；以及形成金属层图案或者金属硅化物层图案之后，退火衬底，以使存在于多晶硅层沟道区中的结晶诱导金属吸到与金属层图案或者金属硅化物层图案相对应的多晶硅层区域。
根据本发明的又一个实施例，提供OLED显示装置，包括：衬底；半导体层，设置在衬底上，且包括沟道区、源区和漏区；金属层图案或者金属硅化物层图案，设置在与沟道区之外的区域相对应的半导体层的上方或者下方；栅电极，设置为与半导体层的沟道区相对应；栅绝缘层，插设在栅电极和半导体层之间，以使半导体层与栅电极绝缘；源电极和漏电极，电连接到半导体层的源区和漏区；第一电极，电连接到源电极和漏电极；有机层，设置在第一电极上；以及第二电极，设置在有机层上。
本发明其它的方面和/或优点将部分地在以下的描述中阐明，而部分地从以下的描述中明显易懂，或者可以由本发明的实施认识到。
附图说明
结合附图，通过对实施例的如下描述，本发明这些和/或其他的方面和优点将变得更加清楚和更容易理解，其中：
图1A到1D为图解本发明实施例的结晶工艺的截面图；
图2A到2B为图解利用本发明实施例的多晶硅层的制作方法去除残存于将成为沟道的多晶硅层区域中的结晶诱导金属的截面图；
图3A到3E为图解多晶硅层和吸除多晶硅层中的结晶诱导金属的机构的截面图；
图4为图解利用本发明另一个实施例的多晶硅层的制作方法去除残存于将成为沟道的多晶硅层区域中的结晶诱导金属的工艺的截面图；
图5A到5C为图解利用图2A到2B的多晶硅层的制作方法制作顶栅薄膜晶体管的工艺的截面图；
图6A到6C为图解利用图2A到2B的多晶硅层的制作方法制作底栅薄膜晶体管的工艺；
图7A到7C为图解利用图4的多晶硅层的制作方法制作顶栅薄膜晶体管的工艺的截面图；
图8为由本发明示范性实施例的多晶硅层的制作方法形成的薄膜晶体管与由利用磷掺杂(phosphorous-doping)的传统的吸除方法形成的薄膜晶体管的半导体层之间，每单位宽度的截止电流(off-current)值的对比曲线图；和
图9为包括利用图2A到2B的多晶硅层的制作方法形成的薄膜晶体管的有机发光二极管显示装置的截面图。
具体实施方式
现在，将详细参考本发明的实施例、附图中图解的实例，其中相同的参考数字通篇表示相同的元件。为了说明本发明，下面通过参考附图对实施例进行描述。
图1A到1D为图解本发明示范性实施例的结晶工艺的截面图。
首先，如图1A所示，缓冲层110形成在衬底100上，衬底100由玻璃或者塑料形成；缓冲层110是绝缘层，并且利用化学气相沉积(CVD)或者物理气相沉积(PVD)由氧化硅、氮化硅或者其结合物形成。缓冲层110用来防止在衬底100中湿气或者杂质扩散的发生或者用来调整结晶工艺中的热交换率，从而使非晶硅的结晶易于进行。
随后，非晶硅层120形成在缓冲层110上。作为非限制性实例，非晶硅层120可以由CVD或者PVD形成。而且，在形成非晶硅层120时或者之后，可以实施去氢(dehydrogenation)工艺，以降低氢浓度。
然后，非晶硅层120结晶为多晶硅层。根据本发明的一个方面，利用结晶诱导金属的结晶方法使非晶硅层结晶为多晶硅层，例如金属诱导结晶(MIC)技术、金属诱导横向结晶(MILC)技术或者超晶粒硅(SGS)技术。
超晶粒硅技术是结晶非晶硅层的方法，该方法中为了控制多晶硅的晶粒尺寸在几微米(μm)到几百微米(μm)范围内，降低了扩散到非晶硅层的结晶诱导金属的浓度。通常，降低结晶诱导金属的浓度增加了由隔开结晶进行位置产生的多晶硅的晶粒尺寸。为了降低扩散到非晶硅层的结晶诱导金属的浓度，盖层(capping layer)可以形成在非晶硅层上，并且结晶诱导金属层可以形成在盖层上，且以可控的方式退火以使结晶诱导金属扩散到非晶硅层。可选择地，为了在低浓度下扩散到非晶硅层而不需要在非晶硅层上形成盖层，可以设置薄结晶诱导金属层。
作为特殊的非限制性实例，多晶硅层优选地由SGS晶化技术形成，下面将进行描述。
图1B为图解在非晶硅层上形成盖层和结晶诱导金属层的工艺的截面图。参考图1B，盖层130形成在非晶硅层120上。盖层130可以由经过退火结晶金属能够扩散穿过的任何材料形成，例如氮化硅或者氧化硅和氮化硅的结合。盖层130由任何合适的沉积方法形成，例如CVD或者PVD。作为非限制性实例，盖层130可以形成为1到2000埃的厚度。当盖层130的厚度小于1埃时，很难控制扩散穿过盖层130的结晶诱导金属的量。当盖层130的厚度大于2000埃，扩散到非晶硅层120的结晶诱导金属的量可能太少，以致很难使非晶硅层结晶为多晶硅层。
随后，结晶诱导金属设置在盖层130上，以形成结晶诱导金属层140。作为非限制性实例，结晶诱导金属可以选自由镍(Ni)、钯(Pd)、银(Ag)、金(Au)、铝(Al)、锡(Sn)、锑(Sb)、铜(Cu)、铽(Tb)和镉(Cd)组成的组。作为特殊的非限制性的实例，结晶诱导金属可以是Ni。作为非限制性实例，结晶诱导金属层140可以在盖层130上形成为具有1011到1015原子/cm2(atoms/cm2)的表面浓度。当形成具有小于1011原子/cm2的表面浓度的结晶诱导金属层时，种子即结晶核的数量可能太少，并且从而很难由SGS晶化技术使非晶硅层结晶为多晶硅层。当形成具有大于1015原子/cm2的表面浓度的结晶诱导金属层时，扩散到非晶硅层中的结晶诱导金属的量可能太大，以致多晶硅层中产生的晶粒尺寸较小。多晶硅层中残存的结晶诱导金属的量也增加，并且从而由图案化多晶硅层形成的半导体层的性能变差。
图1C为图解由退火衬底使结晶诱导金属穿过盖层扩散到非晶硅层界面的工艺的截面图。参考图1C，具有缓冲层110、非晶硅层120、盖层130和结晶诱导金属层140的衬底100被退火150以使结晶诱导金属层140的一些结晶诱导金属移动到非晶硅层120的表面。也就是，在退火工艺中，仅仅非常少量的结晶诱导金属140b从金属层140穿过盖层130扩散到非晶硅层120的表面，并且大部分结晶诱导金属140a没有到达非晶硅层120，或者根本没有穿过盖层130。
从而，到达非晶硅层120表面的结晶诱导金属的量由盖层130的阻挡扩散能力(diffusion blocking ability)决定，到达非晶硅层120表面的结晶诱导金属的量紧密地与盖层130的厚度有关。也就是，当盖层130的厚度增加时，扩散的结晶诱导金属的量减少，并且从而产生的晶粒变大。另一方面，如果盖层130的厚度降低，扩散的结晶诱导金属的量增加，并且从而产生的晶粒变小。
退火工艺150可以在200℃到900℃的温度下实施几秒到几小时以扩散结晶诱导金属。退火条件不限于在此描述的这些，并且可以选择为防止由过度退火引起的衬底变形，以及增加生产成本而降低产量。作为非限制性实例，退火工艺150可以是电炉法(furnace process)、迅速热退火(RTA)工艺、UV工艺和激光工艺中的一个。
图1D为图解利用扩散的结晶诱导金属使非晶硅层结晶为多晶硅层的工艺的截面图。参考图1D，利用穿过盖层130扩散到非晶硅层120表面的结晶诱导金属140b使非晶硅层120结晶为多晶硅层160。也就是，扩散的结晶诱导金属140b与非晶硅层的硅结合以形成金属硅化物，该金属硅化物形成结晶核，即种子，并且从而非晶硅层从种子结晶为多晶硅层。
如图1D所示，不去除盖层130和结晶诱导金属层140，也可以实施退火工艺170。可选择地，多晶硅层可以通过下面的步骤形成：使结晶诱导金属扩散到非晶硅层120上，以形成金属硅化物，该金属硅化物是结晶核；去除盖层130和结晶诱导金属140；然后退火暴露的非晶硅层。
图2A和2B为图解本发明第一示范性实施例的多晶硅层的制作工艺的截面图。
首先，如图2A所示，提供衬底200，该衬底200具有缓冲层210和通过利用如图1A到1D所示的结晶诱导金属结晶非晶硅层形成的多晶硅层220。
随后，如图2B所示，金属层图案或者金属硅化物层图案230形成在多晶硅层220的预定区域上。该预定区域选作完成的TFT中沟道区之外的区域。在多晶硅层220中，金属层图案或者金属硅化物层图案230由扩散系数比结晶诱导金属的扩散系数小的金属或者其合金或者其硅化物形成。金属层图案或者金属硅化物层图案的金属或者金属硅化物因其吸除特性而选择，使得结晶诱导金属被吸除到与金属层图案或者金属硅化物层图案230相对应的多晶硅层220中的区域220a。
在多晶硅层220中，金属层图案或者金属硅化物层图案230的金属或者金属硅化物的扩散系数可以为结晶诱导金属的1/100或者更小。当金属或者金属硅化物的扩散系数是结晶诱导金属的1/100或者更小时，用于吸除的金属或者金属硅化物可以防止从与金属层图案或者金属硅化物层图案230相对应的区域220a扩散到多晶硅层220中的另外区域。
Ni广泛地用作结晶诱导金属，用于结晶为多晶硅层。因为Ni具有在多晶硅中约10-5cm2/s或者更小的扩散系数，所以在由Ni结晶化的多晶硅层中，为了吸除的作用而采用的金属层图案或者金属硅化物层图案230的金属或者金属硅化物的扩散系数可以是Ni扩散系数的1/100或者更小，即从0到10-7cm2/s。作为非限制性实例，金属层图案或者金属硅化物层图案230可以包括选自由钪(Sc)、钛(Ti)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、铬(Cr)、钼(Mo)、钨(W)、锰(Mn)、铼(Re)、钌(Ru)、锇(Os)、钴(Co)、铑(Rh)、铱(Ir)、铂(Pt)、钇(Y)、镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、镝(Dy)、钬(Ho)、氮化钛(TiN)、氮化钽(TaN)及其合金或者其硅化物组成的组中的一个。
金属层图案或者金属硅化物层图案230可以形成在多晶硅层220上，以与多晶硅层220中将成为沟道的区域隔开50微米或者更小。当图案230形成为与沟道区间隔大于50微米时，存在于沟道区的结晶诱导金属必须扩散得更远以被吸到与图案230相对应的区域220a中。因此，会必需退火衬底较长时间，从而，衬底变形，并且使结晶诱导金属扩散到区域220a变得困难。
作为非限制性实例，金属层图案或者金属硅化物层图案230可以形成为30到10000埃的厚度。当图案230的厚度小于30埃时，结晶诱导金属不能有效地吸到与金属层图案或者金属硅化物层图案230相对应的多晶硅层220的区域220a中。当图案230的厚度大于10000埃时，图案230可能太厚，并且从而由于应力而可能发生层剥落。
当金属层图案或者金属硅化物层图案230仅在多晶硅层220的预定区域上通过沉积金属层或者金属硅化物层形成并且然后为了陆续的吸除工艺而退火时，金属层图案或者金属硅化物层图案230可以形成为30到10000埃的厚度。
可选择地，通过在多晶硅层220上形成中间层、在中间层中形成孔以暴露预定区域，并且在中间层的的整个表面和暴露区域上沉积金属层或者金属硅化物层，可以形成将接触多晶硅层220的预定区域的金属层图案或者金属硅化物层图案230。这样形成的金属层或者金属硅化物层可以通过用于后续吸除的退火而热膨胀，而使衬底200变形，并且从而金属层图案或者金属硅化物层图案230可以形成为30到2000埃的厚度。
然后，退火具有缓冲层210、多晶硅层220和金属层图案或者金属硅化物层图案230的衬底200。实施退火工艺以通过使结晶诱导金属扩散到与金属层图案或者金属硅化物层图案230相对应的多晶硅层220的区域220a中吸除多晶硅层220的沟道区中的结晶诱导金属。退火工艺可以进行10秒到10小时。如果Ni用作结晶诱导金属，退火可以在500℃到993℃的温度下进行。特别地，当温度小于500℃时，Ni会很难扩散到多晶硅层220中的预定区域。而在温度大于Ni的熔点993℃时，Ni会以液相存在。
同样，当退火时间小于10秒时，会很难从多晶硅层220的沟道区充分去除结晶诱导金属。当退火时间大于10小时时，由于退火时间长，衬底200可能变形，这对产品成本和产量是不希望的。
此外，为了提高吸除效率，n型掺杂或者p型掺杂可以注入到与金属层图案或者金属硅化物层图案230相对应的多晶硅层220中的区域220a。作为非限制性实例，n型掺杂可以是磷(P)，并且p型掺杂可以是硼(B)。而且，通过利用离子或者等离子在多晶硅层220与金属层图案或者金属硅化物层图案230相对应的区域220a中形成破坏区域(damage region)220b，可以提高吸除效率。
图3A到3E图解了多晶硅层和利用金属层图案或者金属硅化物层图案230吸除多晶硅层220中的结晶诱导金属的机构。特别地，图3A为具有金属层图案或者金属硅化物层图案230和多晶硅层220中与金属层图案或者金属硅化物层图案230相对应的区域220a的多晶硅层的截面。图3B到3E为代表退火之前(图3B)、期间内(图3C到3D)和之后(图3E)的连续时段在图3A的多晶硅层220相应横向位置处的结晶诱导金属浓度的曲线图。
首先，参考图3B，退火衬底200之前，多晶硅层220中结晶诱导金属的浓度是常数。退火期间，在金属层图案230的情况下，金属层图案230的金属与多晶硅层220的硅结合以在多晶硅层220与金属层图案或者金属硅化物层图案230相对应的的区域220a中形成金属硅化物；在金属硅化物层图案的情况下，金属硅化物层图案的金属硅化物移动到多晶硅层220的区域220a。而且，当退火衬底200时，存在于多晶硅层220中并且在多晶硅层220中具有高的扩散系数的结晶诱导金属开始随机地扩散到多晶硅层220中。
在退火期间，当随机移动的结晶诱导金属扩散进入多晶硅层220中与金属层图案或者金属硅化物层图案230相对应的区域220a中时，具有不同的金属硅化物的区域220a中的结晶诱导金属比没有金属层图案或者金属硅化物层图案230的多晶硅层区域中的结晶诱导金属在热力学上更稳定。从而，扩散到区域220a中的结晶诱导金属不可能逃逸。
结果，参考图3C，邻近与金属层图案或者金属硅化物层图案230相对应的区域220a的多晶硅层220中的结晶诱导金属的浓度逐渐降低，并且从而在多晶硅220中区域220a与远离区域220a的区域之间产生浓度差。
参考图3D，由于浓度差，远离与金属层图案或者金属硅化物层图案230相对应的区域220a的多晶硅层220中的结晶诱导金属也扩散到与区域220a相邻的区域。
随后，参考图3E，大部分多晶硅层220中的结晶诱导金属扩散到与金属层图案或者金属硅化物层图案230相对应的区域220a以随着时间被吸除，并且从而仅仅几个结晶诱导金属残存在区域220a之外。根据此规律，残存在多晶硅层220中将成为沟道的区域中的结晶诱导金属可以利用金属层图案或者金属硅化物层图案230去除。
图4为图解利用本发明第二实施例制作多晶硅层的方法制作多晶硅层的工艺的截面图。除了第二实施例中不同于第一实施例的特别说明之外，参考第一示范性实施例中的说明对该工艺进行描述。
首先，提供具有缓冲层410的衬底400。然后，金属层图案或者金属硅化物层图案420形成在缓冲层410上的预定区域，以与不包括以后将形成沟道区的区域相对应。
随后，非晶硅层形成在具有金属层图案或者金属硅化物层图案420的衬底400上，并且利用图1A到图1D的实施例中所描述的结晶诱导金属结晶为多晶硅层430。这里，在用于结晶的退火期间，结晶诱导金属移动到与金属层图案或者金属硅化物层图案420相对应的多晶硅层430中的区域430a的吸除工艺可以同时进行。
然后，退火具有缓冲层410、金属层图案或者金属硅化物层图案420和多晶硅层430的衬底400。退火工艺允许存在于多晶硅层430将形成沟道的区域中的结晶诱导金属扩散到多晶硅层430与金属层图案或者金属硅化物层图案420相对应的区域430a使得吸除多晶硅层430的沟道区中的结晶诱导金属。
图5A到5C图解包括根据本发明第一实施例制作的多晶硅层的顶栅薄膜晶体管(TFT)的制作工艺的截面图。
参考图5A，缓冲层510由氧化硅、氮化硅或者二者的结合物形成在衬底500上，衬底由玻璃、不锈钢或者塑料形成。缓冲层510用于防止衬底500上产生湿气或者杂质的扩散和/或调整结晶中的热交换率使得非晶硅层易于结晶。
随后，非晶硅层形成在缓冲层510上，并且利用如图1A到1D的实施例的结晶诱导金属结晶为多晶硅层。图案化多晶硅层以形成半导体层520。可选择地，多晶硅层的图案化工艺可以在后续工艺中进行。
然后，参考图5B，金属层图案或者金属硅化物层图案530形成在半导体层520上，以与将成为控制TFT电流的沟道区的区域之外的区域的顶表面相接触。
金属层图案或者金属硅化物层图案530可以形成在半导体层520上，以与半导体层520中将成为沟道的区域隔开50微米或者更小的距离。当金属层图案或者金属硅化物层图案530形成在与沟道区隔开大于50微米的区域中时，存在于沟道区的结晶诱导金属必须扩散得更远以被吸到该区域。在这种情况下，由于需要较长的退火以使结晶诱导金属扩散经过较长距离，衬底可能变形，并且因而结晶诱导金属可能难以扩散到该区域。
金属层图案或者金属硅化物层图案530可以形成为30到10000埃的厚度。当厚度小于30埃时，结晶诱导金属不可能有效地被吸到半导体520与金属层图案或者金属硅化物层图案530相对应的区域中。然而，当厚度大于10000埃时，金属层图案或者金属硅化物层图案530变厚，并且从而可能发生由应力引起的层剥离。
然后，退火具有缓冲层510、半导体层520和金属层图案或者金属硅化物层图案530的衬底500，从而使半导体层520沟道区中残存的结晶诱导金属扩散到半导体层520与金属层图案或者金属硅化物层图案530相对应的区域520a中以被吸除。退火工艺与制作多晶硅层的方法中描述的相同，并且可以在形成金属层图案或者金属硅化物层图案530之后任何时间进行。退火后，金属层图案或者金属硅化物层图案530可以去除。
同时，为了提高吸除效率，n型掺杂或者p型掺杂还可以注入半导体层520与金属层图案或者金属硅化物层图案530的区域520a中。作为非限制性实例，n型掺杂可以是磷(P)，并且p型掺杂可以是硼(B)。同样，破坏区域(damage region)520b可以利用离子或者等离子形成在半导体层520与金属层图案或者金属硅化物层图案530相对应的区域520a中，使得提高吸除效率。
然后，参考图5C，栅绝缘层540形成在具有金属层图案或者金属硅化物层图案530的半导体层520上。作为非限制性实例，栅绝缘层540可以由氧化硅、氮化硅或者二者的结合物形成。
随后，用于栅电极的金属层(未图解)利用单层铝或者单层铝合金，例如Al-Nd，或者利用具有Cr或Mo合金之上的铝合金的多层形成在栅绝缘层540上，并且通过利用光刻工艺刻蚀栅电极的金属层形成栅电极550以与半导体层520的沟道区相对应。
然后，层间(interlayer)绝缘层560形成在具有栅电极550的衬底的整个表面上。作为非限制性实例，层间绝缘层560可以由二氧化硅、氮化硅或者二者的结合物形成。
之后，刻蚀层间绝缘层560和栅绝缘层540以形成暴露半导体层520的源和漏区的接触孔。形成穿过接触孔连接到源区和漏区的源电极571和漏电极572。作为非限制性实例，源电极571和漏电极572可以由选自由Mo、Cr、W、MoW、Al、Al-Nd、Ti、TiN、Cu、Mo合金、Al合金和Cu合金组成的组中的材料形成。从而，完成了具有半导体层520、栅电极550、源电极571和漏电极572的TFT。
图6A到6C为图解利用本发明第一实施例制作多晶硅层的方法制作底栅电极TFT的工艺的截面图。除以下的特别说明外，将参考上面的实施例对该工艺进行描述。
参考图6A，缓冲层610形成在衬底600上，用作栅电极的金属层(未示出)形成在缓冲层610上，并且栅电极620通过利用光刻工艺刻蚀栅电极的金属层形成。然后，栅绝缘层630形成在具有栅电极620的衬底600上。
随后，参考图6B，非晶硅层形成在栅绝缘层630上，并且然后利用图1A到1D的实施例中描述的结晶诱导金属结晶为多晶硅层。图案化多晶硅层以形成半导体层640。可选择地，图案化可以在后续工艺中进行。
然后，利用与本发明第一实施例的制作多晶硅层的方法中描述的方法相同的方法使金属层图案或者金属硅化物层图案形成在将成为控制TFT电流的沟道区的区域之外的半导体层640的顶表面上。可选择地，在形成为半导体层640的非晶硅层形成之前，金属层图案或者金属硅化物层图案650可以形成在栅绝缘层630上。
随后，退火具有缓冲层610、栅电极620、栅绝缘层630、半导体层640和金属层图案或者金属硅化物层图案650的衬底600，以使残存在半导体层640沟道区中的结晶诱导金属扩散到半导体层640与金属层图案或者金属硅化物层图案650相对应的区域640a中，使得吸除结晶诱导金属。退火工艺与制作多晶硅层的方法中描述的相同，并且可以在形成金属层图案或者金属硅化物层图案650后的任何时间进行。退火工艺后，金属层图案或者金属硅化物层图案650可以去除。
然后，参考图6C，欧姆接触材料层和源导电层和漏导电层随后堆叠在具有金属层图案或者金属硅化物层图案650的半导体层640上，并且被图案化以形成源电极671、漏电极672和欧姆接触层660。作为非限制性实例，欧姆接触层660可以是杂质掺杂非晶硅层。
源导电层、漏导电层和欧姆接触材料层可以利用单一掩模图案化，从而避免使用用于每层的单独掩模的额外时间和额外费用。从而，欧姆接触层660可以设置在源电极671和漏电极672的整个表面之下。欧姆接触层660可以插设在半导体层640与源电极671和漏电极672之间，以使半导体层640与源电极671和漏电极672欧姆接触。可选择地，欧姆接触层660可以省略。在这种情况下，堆叠源导电层和漏导电层之前，传导区域可以形成在半导体层640中，以欧姆接触源电极671和漏电极672。从而，完成了包括栅电极620、半导体层640、源电极671和漏电极672的底栅TFT。
图7A到7C为图解利用本发明第二实施例的制作多晶硅层的方法制作顶栅TFT的工艺的截面图。除了下面的特别说明之外，参考上面第二实施例中的说明对该工艺描述。
首先，提供具有缓冲层710的衬底700。然后，金属层图案或者金属硅化物层图案720形成在缓冲层710上的预定区域，以与以后将形成沟道区的区域之外的半导体层区域相对应。
随后，非晶硅层形成在具有金属层图案或者金属硅化物层图案720的衬底700上，并且利用如图1A到1D的实施例中所描述的结晶诱导金属结晶为多晶硅层。图案化多晶硅层以形成半导体层730。可选择地，图案化可以在后续工艺中实施。
然后，退火具有缓冲层710、金属层图案或者金属硅化物层图案720和半导体层730的衬底700，从而使残存在半导体层730沟道区中的结晶诱导金属扩散到半导体层730与金属层图案或者金属硅化物层图案720相对应的区域730a中，使得吸除半导体层730中沟道区的结晶诱导金属。退火工艺可在形成金属层图案或者金属硅化物层图案720之后的任何时间进行。
随后，参考图7C，栅绝缘层740形成在半导体层730上。然后，形成栅电极的金属层(未图解)，并且通过利用光刻工艺刻蚀栅电极的金属层形成栅电极750，以与半导体层730的沟道区相对应。
之后，层间绝缘层760形成在具有栅电极750的衬底的整个表面上，并且刻蚀层间绝缘层760和栅绝缘层740以形成暴露半导体层730的源区和漏区的接触孔。形成穿过接触孔连接源区和漏区的源电极771和漏电极772。从而，完成了具有半导体层730、栅电极750、源电极771和漏电极772的TFT。
在本实施例中，虽然对具有形成于栅绝缘层上的栅电极的顶栅TFT进行描述，但是本领域的普通技术人员应该理解的是，在不脱离本发明范围的条件下，本发明可以以各种方式修改和变换，例如，应用于底栅TFT。
图8为利用通过磷掺杂的传统吸除方法形成的TFT的半导体层与根据本发明的方面制作多晶硅层的方法形成的TFT的半导体层之间的每单位宽度截止电流(A/μm)的对比曲线图。这里，水平轴上的部分A表示利用通过P掺杂的传统吸除方法的TFT，而部分B和部分C表示利用本发明的制作多晶硅层的方法的TFT，其中在部分B中，Ti用在金属层图案中，并且在部分C中，Mo用在金属层图案中。垂直轴表示TFT中每单位宽度半导体层的截止电流。
传统的通过P掺杂的吸除方法通过以2×1014/cm2的剂量掺杂磷到半导体层沟道区之外的区域中来进行，并且在550℃下退火半导体层一个小时。根据本发明的各个方面制作多晶硅层的方法分别通过在半导体层沟道外的区域沉积厚度为100埃的Ti或者Mo来实施，并且在与通过P掺杂的吸除方法中描述的条件相同的条件下退火。退火后，测量每个晶体管的每单位宽度半导体层的截止电流。
根据本发明的各个方面，当将Ti或者Mo沉积到半导体层的区域上并且用于吸除而退火半导体层时，Ti或者Mo与半导体层的Si反应以形成硅化Ti或者硅化Mo。在与Ti或者Mo层接触的半导体层的下区域，在硅化Ti或者硅化Mo从半导体层界面生长的区域中形成一个区域，并且结晶诱导金属被吸除其中。
参考图8中的部分A，利用通过P掺杂的传统吸除方法的TFT的半导体层每单位宽度截止电流近似为4.5×10-12到7.0×10-12(A/μm)。相反地，参考图8的部分B和部分C，通过利用Ti的根据本发明的各个方面的制作多晶硅层的方法的TFT的每单位宽度半导体层的截止电流为5.0×10-13(A/μm)或者更小，并且利用Mo的每单位宽度半导体层的截止电流为6.0×10-13(A/μm)或者更小。从而，可以看出与传统方法形成的TFT对比，根据本发明方面的TFT中每单位宽度的截止电流明显降低。
随后，通过利用根据本发明的方面的多晶硅层的制作方法，可以看出残存在半导体层沟道区中的结晶诱导金属量急剧地降低，该量影响TFT的截止电流，并且从而可以提供具有明显低的泄露电流和优秀电性能的TFT。
图9为包括本发明实施例的TFT的有机发光二极管(OLED)显示装置的截面图。
参考图9，绝缘层575形成在衬底500包括图5C实施例的TFT的整个表面上。绝缘层575可以是选自由二氧化硅、氮化硅和玻璃基硅酸盐(silicateon glass)组成的组中的材料形成的非有机层，或者是选自由聚酰亚胺(polyimide)、苯并环丁烯系树脂(benzocyclobutene series resin)和丙烯酸脂(acrylate)组成的组中的材料形成的有机层。同样，绝缘层可以利用堆叠非有机层和有机层形成。
暴露源电极571或者漏电极572的通孔利用刻蚀绝缘层575形成。形成经由通孔连接到源电极571或者漏电极572之一的第一电极580。第一电极580可以是阳极或者阴极。当第一电极580是阳极时，该阳极可以由ITO、IZO或者ITZO形成的透明导电材料形成，并且当第一电极580是阴极时，该阴极可以由Mg、Ca、Al、Ag、Ba或者其合金形成。
然后，具有部分地暴露第一电极580表面的开口的像素限制层(pixeldefining layer)585形成在第一电极580上，并且包括发射层的有机层590形成在暴露的第一电极580上。有机层590还可以包括至少一个空穴注入层(hole injection layer)、空穴传输层、空穴阻挡层、电子阻挡层、电子注入层和电子传输层。然后，第二电极595形成在有机层590上。从而，完成了本发明示范性实施例的OLED显示装置。
总起来说，在利用结晶诱导金属结晶成的多晶硅层中，包括具有在多晶硅层中比结晶诱导金属更小的扩散系数的金属或者其合金的金属层图案或者金属硅化物层图案可以形成在预定区域上方或者下方，该预定区域与多晶硅层中将成为沟道的区域之外的区域相对应，并且然后可以退火多晶硅层，从而去除存在于多晶硅层沟道区中的结晶诱导金属。结果，包含该半导体层的TFT的截止电流可以显著降低，并且可以提供具有优秀电性能的TFT和包括该TFT的OLED显示装置。
根据以上描述的本发明的各个方面，存在于多晶硅层沟道区中的结晶诱导金属可以完全去除，并且结晶诱导金属被完全去除的多晶硅层区域可以用作TFT的沟道区，并且从而提供具有优秀电性能，例如低截止电流的TFT、制作该TFT的方法和包括该TFT的OLED显示装置。
虽然已经展示和描述了本发明的几个实施例，但是本领域的技术人员应该理解，在不脱离本发明的精神和范围的情况下，可以对实施例进行改变，这些改变的范围限定在权利要求及其等同物的范围内。

Claims (47)

1.一种从多晶硅层的第一预定区域去除结晶诱导金属的方法，所述多晶硅层由金属诱导晶化技术、金属诱导横向晶化技术或者超晶粒硅技术形成，所述方法包括：
提供与所述多晶硅层的第二预定区域中的多晶硅层相接触的金属层图案或者金属硅化物层图案；和
进行退火以将存在于所述第一预定区域中的结晶诱导金属吸到所述第二预定区域。
2.如权利要求1所述的方法，其中与所述多晶硅层的第二预定区域中的多晶硅层相接触的所述金属层图案或者金属硅化物层图案的提供通过在所述多晶硅层的所述第二预定区域中的所述多晶硅层上形成所述金属层图案或者所述金属硅化物层图案来完成。
3.如权利要求1所述的方法，其中与所述多晶硅层的第二预定区域中的多晶硅层相接触的所述金属层图案或者金属硅化物层图案的提供通过这样的步骤来完成：在衬底上形成所述金属层图案或者金属硅化物层图案；形成非晶硅层使得成为所述第一预定区域的所述非晶硅层的第一区域接触所述衬底并且成为所述第二预定区域的所述非晶硅层的第二区域接触所述金属层图案或者金属硅化物层图案；通过金属诱导晶化技术、金属诱导横向晶化技术或者超晶粒硅技术，结晶所述非晶硅层，以形成所述多晶硅层。
4.如权利要求1所述的方法，其中所述第二预定区域形成为距所述第一预定区域50微米或者更小的距离。
5.如权利要求1-4之一所述的方法，其中包括在所述金属层图案或者金属硅化物层图案中的金属或者金属硅化物的扩散系数为所述结晶诱导金属扩散系数的1/100或者更小。
6.如权利要求1-4之一所述的方法，其中所述结晶诱导金属包括镍，并且包括在所述金属层图案或者金属硅化物层图案中的金属或者金属硅化物的扩散系数从大于0到10-7cm2/s。
7.如权利要求1-4之一所述的方法，其中所述金属层图案或者金属硅化物层图案包括从钪、钛、锆、铪、钒、铌、钽、铬、钼、钨、锰、铼、钌、锇、钴、铑、铱、铂、钇、镧、铈、镨、钕、镝、钬、氮化钛、氮化钽及其合金或者其硅化物组成的组中选择的一个。
8.如权利要求1-4之一所述的方法，其中所述退火在500℃到993℃温度下进行10秒到10小时。
9.如权利要求1-4之一所述的方法，其中所述金属层图案或者金属硅化物层图案在形成时不包括扩散系数大于10-7cm2/s的任何金属或者金属硅化物。
10.一种制作多晶硅层的方法，包括：
在衬底上形成非晶硅层；
利用结晶诱导金属使所述非晶硅层结晶为多晶硅层；
形成与所述多晶硅层的上方和下方区域相接触的金属层图案或者金属硅化物层图案，所述多晶硅层的上方和下方区域与多晶硅层中沟道区之外的区域相对应；以及
退火所述衬底，以将存在于所述多晶硅层沟道区中的结晶诱导金属吸到多晶硅层与金属层图案或者金属硅化物层图案相对应的区域。
11.如权利要求10所述的方法，其中在所述多晶硅层中，所述金属层图案或者金属硅化物层图案包括扩散系数比所述结晶诱导金属小的金属或者金属硅化物或者二者的合金。
12.如权利要求11所述的方法，其中包括在所述金属层图案或者金属硅化物层图案中的所述金属或者金属硅化物的扩散系数为所述结晶诱导金属扩散系数的1/100或者更小。
13.如权利要求12所述的方法，其中所述结晶诱导金属包括镍，并且包括在所述金属层图案或者金属硅化物层图案中的金属或者金属硅化物的扩散系数从大于0到10-7cm2/s。
14.如权利要求12所述的方法，其中所述金属层图案或者金属硅化物层图案包括从钪、钛、锆、铪、钒、铌、钽、铬、钼、钨、锰、铼、钌、锇、钴、铑、铱、铂、钇、镧、铈、镨、钕、镝、钬、氮化钛、氮化钽及其合金或硅化物组成的组中选择的一个。
15.如权利要求10所述的方法，其中所述退火在500℃到993℃温度下进行10秒到10小时。
16.如权利要求10所述的方法，其中所述非晶硅层的结晶通过金属诱导晶化技术、金属诱导横向晶化技术或者超晶粒硅技术实施。
17.如权利要求10所述的方法，其中所述金属层图案或者金属硅化物层图案形成为与所述多晶硅层中的沟道区分隔50微米或者更小。
18.如权利要求10所述的方法，其中所述金属层图案或者金属硅化物层图案形成的厚度为30到10000埃。
19.如权利要求18所述的方法，其中所述金属层图案或者金属硅化物层图案形成的厚度为30到2000埃。
20.如权利要求10所述的方法，还包括：
将n型杂质或者p型杂质注入到所述多晶硅层与金属层图案或者金属硅化物层图案相对应的区域中，或者利用离子或者等离子在所述多晶硅层与金属层图案或者金属硅化物层图案相对应的区域中形成破坏区域。
21.一种薄膜晶体管，包括：
衬底；
半导体层，设置在所述衬底上，并且包括沟道区、源区和漏区；
金属层图案或者金属硅化物层图案，设置在该半导体层与所述沟道区之外的区域相对应的上方和下方；
栅电极，设置为与所述半导体层的沟道区相对应；
栅绝缘层，插设在所述栅电极和所述半导体层之间以使所述半导体层与所述栅电极绝缘；和
源电极和漏电极，电连接到所述半导体层的源区和漏区。
22.如权利要求21所述的薄膜晶体管，其中在所述半导体层中，所述金属层图案或者金属硅化物层图案包括扩散系数比结晶诱导金属小的金属或者金属硅化物或者二者的合金。
23.如权利要求22所述的薄膜晶体管，其中包括在所述金属层图案或者金属硅化物层图案中的所述金属或者金属硅化物的扩散系数为所述结晶诱导金属扩散系数的1/100或者更小。
24.如权利要求23所述的薄膜晶体管，其中所述结晶诱导金属包括镍，并且包括在所述金属层图案或者金属硅化物层图案中的金属或者金属硅化物的扩散系数从大于0到10-7cm2/s。
25.如权利要求22所述的薄膜晶体管，其中所述金属层图案或者金属硅化物层图案包括从Sc、Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Mn、Re、Ru、Os、Co、Rh、Ir、Pt、Y、La、Ce、Pr、Nd、Dy、Ho、TiN、TaN及其合金或者硅化物组成的组中选择的一个。
26.如权利要求21所述的薄膜晶体管，其中所述金属层图案或者金属硅化物层图案以与所述半导体层沟道区分隔50微米或者更小。
27.如权利要求21所述的薄膜晶体管，其中所述金属层图案或者金属硅化物层图案的厚度为30到10000埃。
28.如权利要求21所述的薄膜晶体管，还包括：
n型杂质或者p型杂质，在所述半导体层与所述金属层图案或者金属硅化物层图案相对应的预定区域中；或者破坏区域，利用离子或者等离子形成在所述半导体层与金属层图案或者金属硅化物层图案相对应的预定区域中。
29.如权利要求21所述的薄膜晶体管，其中所述半导体层的沟道区缺乏结晶诱导金属。
30.一种制作薄膜晶体管的方法，包括：
制备衬底；
在所述衬底上形成非晶硅层；
利用结晶诱导金属使所述非晶硅层结晶成多晶硅层；
形成与所述多晶硅层的上方和下方接触的金属层图案或者金属硅化物层图案，所述多晶硅层的上方和下方与所述多晶硅层沟道区之外的区域相对应；
形成与所述多晶硅层沟道区相对应的栅电极；
在所述栅电极和所述多晶硅层之间形成栅绝缘层，以使所述多晶硅层与所述栅电极绝缘；
形成电连接到所述多晶硅层的源区和漏区的源电极和漏电极；以及
形成所述金属层图案或者金属硅化物层图案后，将所述衬底退火，以使存在于所述多晶硅层沟道区中的所述结晶诱导金属吸到所述多晶硅层与所述金属层图案或者金属硅化物层图案相对应的区域。
31.如权利要求30所述的方法，还包括：
将所述衬底退火以吸除存在于所述多晶硅层沟道区中的所述结晶诱导金属之后，去除所述金属层图案或者金属硅化物层图案。
32.如权利要求30-31之一所述的方法，其中在所述多晶硅层中，所述金属层图案或者金属硅化物层图案包括扩散系数比所述结晶诱导金属小的金属或者金属硅化物或者二者的合金。
33.如权利要求32所述的方法，其中所述金属层图案或者金属硅化物层图案的金属或者金属硅化物的扩散系数为所述结晶诱导金属扩散系数的1/100或者更小。
34.如权利要求33所述的方法，其中所述结晶诱导金属包括镍，并且所述金属层图案或者金属硅化物层图案的金属或者金属硅化物的扩散系数从大于0到10-7cm2/s或者更小。
35.如权利要求33所述的方法，其中所述金属层图案或者金属硅化物层图案包括选自由Sc、Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Mn、Re、Ru、Os、Co、Rh、Ir、Pt、Y、La、Ce、Pr、Nd、Dy、Ho、TiN、TaN及其合金或硅化物组成的组中的一个。
36.如权利要求30所述的方法，其中所述退火在500℃到993℃温度下进行10秒到10小时。
37.如权利要求30所述的方法，其中所述非晶硅层的结晶通过MIC、MILC或者SGS技术实施。
38.如权利要求30所述的方法，还包括：
将n型杂质或者p型杂质注入到所述多晶硅层与所述金属层图案或者金属硅化物层图案相对应的区域中，或者利用离子或者等离子在所述多晶硅层与所述金属层图案或者金属硅化物层图案相对应的区域中形成破坏区域。
39.一种有机发光二极管显示装置，包括：
衬底；
半导体层，设置在所述衬底上，并且包括沟道区、源区和漏区；
金属层图案或者金属硅化物层图案，设置在所述半导体层与所述沟道区之外的区域相对应的上方和下方；
栅电极，设置为与所述半导体层的沟道区相对应；
栅绝缘层，插设在所述栅电极和所述半导体层之间，以使所述半导体层与所述栅电极绝缘；
源电极和漏电极，电连接到所述半导体层的源区和漏区；
第一电极，电连接到所述源电极和漏电极；
有机层，设置在所述第一电极上；和
第二电极，设置在所述有机层上。
40.如权利要求39所述的有机发光二极管显示装置，其中在所述多晶硅层中，所述金属层图案或者金属硅化物层图案包括扩散系数比所述结晶诱导金属小的金属或者金属硅化物或者二者的合金。
41.如权利要求39所述的有机发光二极管显示装置，其中所述金属层图案或者金属硅化物层图案的金属或者金属硅化物的扩散系数为所述结晶诱导金属扩散系数的1/100或者更小。
42.如权利要求41所述的有机发光二极管显示装置，其中所述结晶诱导金属包括镍，并且所述金属层图案或者金属硅化物层图案的金属或者金属硅化物的扩散系数从大于0到10-7cm2/s。
43.如权利要求41所述的有机发光二极管显示装置，其中所述金属层图案或者金属硅化物层图案包括选自由Sc、Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Mn、Re、Ru、Os、Co、Rh、Ir、Pt、Y、La、Ce、Pr、Nd、Dy、Ho、TiN、TaN及其合金或硅化物组成的组中的一个。
44.如权利要求39所述的有机发光二极管显示装置，其中所述金属层图案或者金属硅化物层图案与所述半导体层的沟道区分隔50微米或者更小。
45.如权利要求39所述的有机发光二极管显示装置，其中所述金属层图案或者金属硅化物层图案的厚度为30到10000埃。
46.如权利要求39所述的有机发光二极管显示装置，还包括：
n型杂质或者p型杂质，在与所述金属层图案或者金属硅化物层图案相对应的所述半导体层中；或者破坏区域，利用离子或者等离子形成在所述半导体层中与金属层图案或者金属硅化物层图案相对应。
47.如权利要求39所述的有机发光二极管显示装置，其中所述半导体层的沟道区中缺乏所述结晶诱导金属。
CN2008101087986A 2007-05-31 2008-06-02 多晶硅层的制法、tft及其制法及oled显示装置 Active CN101315883B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR53314/07 2007-05-31
KR1020070053314A KR100875432B1 (ko) 2007-05-31 2007-05-31 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치

Publications (2)

Publication Number Publication Date
CN101315883A true CN101315883A (zh) 2008-12-03
CN101315883B CN101315883B (zh) 2010-12-08

Family

ID=39875979

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101087986A Active CN101315883B (zh) 2007-05-31 2008-06-02 多晶硅层的制法、tft及其制法及oled显示装置

Country Status (6)

Country Link
US (2) US20080296565A1 (zh)
EP (1) EP2009680B1 (zh)
JP (1) JP5090253B2 (zh)
KR (1) KR100875432B1 (zh)
CN (1) CN101315883B (zh)
TW (1) TWI381451B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102082077A (zh) * 2009-11-20 2011-06-01 三星移动显示器株式会社 制造多晶硅层的方法、薄膜晶体管、显示装置及制造方法
CN102306709A (zh) * 2011-09-23 2012-01-04 北京大学 一种有机电致发光器件及其制备方法
CN102386069A (zh) * 2010-09-03 2012-03-21 三星移动显示器株式会社 形成多晶硅层的方法、薄膜晶体管和有机发光装置
CN102386235A (zh) * 2010-09-03 2012-03-21 三星移动显示器株式会社 薄膜晶体管及其制造方法和利用该薄膜晶体管的显示设备
CN102810569A (zh) * 2011-06-01 2012-12-05 广东中显科技有限公司 可同时驱入镍和调整阈值电压的多晶硅薄膜晶体管
CN103515200A (zh) * 2012-06-15 2014-01-15 无锡华润上华半导体有限公司 一种厚多晶硅的制备方法
CN104103643A (zh) * 2013-04-08 2014-10-15 群创光电股份有限公司 显示面板以及其包含的薄膜晶体管基板的制备方法
CN102386235B (zh) * 2010-09-03 2016-12-14 三星显示有限公司 薄膜晶体管及其制造方法和利用该薄膜晶体管的显示设备
CN107611141A (zh) * 2017-08-28 2018-01-19 深圳市华星光电技术有限公司 多晶硅基板、薄膜晶体管基板和制作方法
CN111403287A (zh) * 2020-03-24 2020-07-10 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN112071868A (zh) * 2020-09-18 2020-12-11 京东方科技集团股份有限公司 Ltps tft阵列基板及显示装置

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100875432B1 (ko) 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR100848341B1 (ko) * 2007-06-13 2008-07-25 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100889626B1 (ko) 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
KR100889627B1 (ko) 2007-08-23 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
KR100982310B1 (ko) 2008-03-27 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100989136B1 (ko) 2008-04-11 2010-10-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101002666B1 (ko) * 2008-07-14 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100965259B1 (ko) * 2008-12-18 2010-06-22 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101049808B1 (ko) * 2008-12-30 2011-07-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR101049806B1 (ko) * 2008-12-30 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘의 제조방법, 박막트랜지스터, 그의 제조방법및 이를 포함하는 유기전계발광표시장치
FR2950477A1 (fr) * 2009-09-18 2011-03-25 Commissariat Energie Atomique Procede de preparation d'une couche mince de silicium polycristallin
WO2011055496A1 (ja) 2009-11-04 2011-05-12 パナソニック株式会社 表示パネル装置及びその製造方法
WO2011068028A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and method for manufacturing the same
US8624239B2 (en) * 2010-05-20 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101094302B1 (ko) * 2010-06-03 2011-12-19 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101807849B1 (ko) 2010-12-08 2017-12-12 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 이의 제조 방법
US9196753B2 (en) 2011-04-19 2015-11-24 Micron Technology, Inc. Select devices including a semiconductive stack having a semiconductive material
KR20120131753A (ko) * 2011-05-26 2012-12-05 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 유기 발광 표시 장치
KR101809661B1 (ko) 2011-06-03 2017-12-18 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 유기 발광 표시 장치
CN102709185A (zh) * 2011-07-25 2012-10-03 京东方科技集团股份有限公司 含有多晶硅有源层的薄膜晶体管、其制造方法及阵列基板
SG11201404576TA (en) * 2012-02-22 2014-10-30 Soitec Silicon On Insulator Methods of providing thin layers of crystalline semiconductor material, and related structures and devices
US9136134B2 (en) * 2012-02-22 2015-09-15 Soitec Methods of providing thin layers of crystalline semiconductor material, and related structures and devices
TWI500163B (zh) * 2012-10-15 2015-09-11 Innocom Tech Shenzhen Co Ltd 低溫多晶矽薄膜電晶體、其製備方法及顯示裝置
US9184052B2 (en) * 2012-10-25 2015-11-10 Samsung Electronics Co., Ltd. Semiconductor device and manufacturing method of semiconductor device using metal oxide
KR102072800B1 (ko) * 2012-11-29 2020-02-04 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법, 이를 포함하는 유기 발광 표시 장치의 제조 방법 및 이를 통해 제조된 박막 트랜지스터
JP6106024B2 (ja) 2013-05-21 2017-03-29 株式会社ジャパンディスプレイ 薄膜トランジスタの製造方法及び薄膜トランジスタ
KR102239841B1 (ko) 2014-08-06 2021-04-14 삼성디스플레이 주식회사 박막 트랜지스터, 이를 구비하는 디스플레이 장치, 박막 트랜지스터의 제조방법 및 디스플레이 장치의 제조방법
US9960178B2 (en) 2015-03-13 2018-05-01 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
CN112310233B (zh) * 2020-10-16 2022-06-14 泰州隆基乐叶光伏科技有限公司 太阳电池及生产方法、电池组件

Family Cites Families (102)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3465209A (en) * 1966-07-07 1969-09-02 Rca Corp Semiconductor devices and methods of manufacture thereof
DE2937974A1 (de) 1979-09-20 1981-04-02 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Vorrichtung zur elektrooptischen steuerung eines lichtbuendels
JPS62104173A (ja) 1985-10-31 1987-05-14 Fujitsu Ltd 半導体装置
JP3122177B2 (ja) 1991-08-09 2001-01-09 旭硝子株式会社 薄膜トランジスタとその製造方法
JPH06151859A (ja) 1992-09-15 1994-05-31 Canon Inc 半導体装置
TW232751B (en) * 1992-10-09 1994-10-21 Semiconductor Energy Res Co Ltd Semiconductor device and method for forming the same
JP2762215B2 (ja) * 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
JPH07176753A (ja) 1993-12-17 1995-07-14 Semiconductor Energy Lab Co Ltd 薄膜半導体装置およびその作製方法
JP3403807B2 (ja) 1994-06-02 2003-05-06 松下電器産業株式会社 薄膜トランジスタおよび液晶表示装置
JP2738315B2 (ja) * 1994-11-22 1998-04-08 日本電気株式会社 薄膜トランジスタおよびその製造方法
JPH08255907A (ja) 1995-01-18 1996-10-01 Canon Inc 絶縁ゲート型トランジスタ及びその製造方法
US5771110A (en) * 1995-07-03 1998-06-23 Sanyo Electric Co., Ltd. Thin film transistor device, display device and method of fabricating the same
JP3744980B2 (ja) * 1995-07-27 2006-02-15 株式会社半導体エネルギー研究所 半導体装置
TW374196B (en) * 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
US6746905B1 (en) * 1996-06-20 2004-06-08 Kabushiki Kaisha Toshiba Thin film transistor and manufacturing process therefor
JPH1012882A (ja) 1996-06-20 1998-01-16 Toshiba Corp 薄膜トランジスタ及びその製造方法
TW324862B (en) 1996-07-03 1998-01-11 Hitachi Ltd Liquid display apparatus
JPH10150204A (ja) * 1996-09-19 1998-06-02 Toshiba Corp 半導体装置およびその製造方法
JPH10135475A (ja) * 1996-10-31 1998-05-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3545583B2 (ja) 1996-12-26 2004-07-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
TW386238B (en) * 1997-01-20 2000-04-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP3942683B2 (ja) 1997-02-12 2007-07-11 株式会社半導体エネルギー研究所 半導体装置作製方法
JP4401448B2 (ja) 1997-02-24 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3544280B2 (ja) * 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3717634B2 (ja) 1997-06-17 2005-11-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH11111992A (ja) 1997-09-30 1999-04-23 Toshiba Corp 薄膜トランジスタ、相補型薄膜トランジスタ、および薄膜トランジスタの製造方法
JPH11261075A (ja) 1998-03-13 1999-09-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6369410B1 (en) * 1997-12-15 2002-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US6331476B1 (en) * 1998-05-26 2001-12-18 Mausushita Electric Industrial Co., Ltd. Thin film transistor and producing method thereof
KR20010052812A (ko) * 1998-06-30 2001-06-25 모리시타 요이찌 박막 트랜지스터 및 그 제조방법
JP4030193B2 (ja) 1998-07-16 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6346437B1 (en) * 1998-07-16 2002-02-12 Sharp Laboratories Of America, Inc. Single crystal TFT from continuous transition metal delivery method
US6559036B1 (en) 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4376331B2 (ja) * 1998-08-07 2009-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100482462B1 (ko) 1998-12-23 2005-09-02 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 폴리실리콘-박막트랜지스터의 제조방법
JP4531177B2 (ja) * 1998-12-28 2010-08-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6380007B1 (en) * 1998-12-28 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2000208771A (ja) * 1999-01-11 2000-07-28 Hitachi Ltd 半導体装置、液晶表示装置およびこれらの製造方法
KR20010043359A (ko) 1999-03-10 2001-05-25 모리시타 요이찌 박막 트랜지스터와 패널 및 그들의 제조 방법
US6680487B1 (en) 1999-05-14 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same
JP4270719B2 (ja) 1999-06-30 2009-06-03 株式会社東芝 半導体装置及びその製造方法
JP4437570B2 (ja) * 1999-07-12 2010-03-24 株式会社ルネサステクノロジ 半導体装置及び半導体装置の製造方法
JP2001102169A (ja) * 1999-10-01 2001-04-13 Sanyo Electric Co Ltd Ｅｌ表示装置
US20020020840A1 (en) * 2000-03-10 2002-02-21 Setsuo Nakajima Semiconductor device and manufacturing method thereof
TWI301907B (en) * 2000-04-03 2008-10-11 Semiconductor Energy Lab Semiconductor device, liquid crystal display device and manfacturing method thereof
JP2001319878A (ja) 2000-05-11 2001-11-16 Sharp Corp 半導体製造方法
JP2002093745A (ja) 2000-09-12 2002-03-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR100439345B1 (ko) * 2000-10-31 2004-07-07 피티플러스(주) 폴리실리콘 활성층을 포함하는 박막트랜지스터 및 제조 방법
US7045444B2 (en) * 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
TW546846B (en) * 2001-05-30 2003-08-11 Matsushita Electric Ind Co Ltd Thin film transistor and method for manufacturing the same
US6743700B2 (en) * 2001-06-01 2004-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device and method of their production
JP2003007719A (ja) 2001-06-21 2003-01-10 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびそれを用いた表示装置
JP3961240B2 (ja) * 2001-06-28 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100662493B1 (ko) 2001-07-10 2007-01-02 엘지.필립스 엘시디 주식회사 비정질막의 결정화방법 및 이를 이용한 액정표시소자의제조방법
US6952023B2 (en) * 2001-07-17 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2003075870A (ja) 2001-09-06 2003-03-12 Toshiba Corp 平面表示装置およびその製造方法
JP2003100633A (ja) 2001-09-25 2003-04-04 Sharp Corp 半導体装置の製造方法および半導体装置
JP3600229B2 (ja) 2001-10-31 2004-12-15 株式会社半導体エネルギー研究所 電界効果型トランジスタの製造方法
JP2003188098A (ja) 2001-12-13 2003-07-04 Sharp Corp 半導体装置およびその製造方法
US20030155572A1 (en) * 2002-02-19 2003-08-21 Min-Koo Han Thin film transistor and method for manufacturing thereof
JP2003298059A (ja) 2002-03-29 2003-10-17 Advanced Lcd Technologies Development Center Co Ltd 薄膜トランジスタ
JP4115153B2 (ja) 2002-04-08 2008-07-09 シャープ株式会社 半導体装置の製造方法
JP4115158B2 (ja) * 2002-04-24 2008-07-09 シャープ株式会社 半導体装置およびその製造方法
JP2004022845A (ja) 2002-06-17 2004-01-22 Sharp Corp 薄膜トランジスタおよびその製造方法並びに表示装置
JP4115283B2 (ja) * 2003-01-07 2008-07-09 シャープ株式会社 半導体装置およびその製造方法
TWI240817B (en) * 2003-05-01 2005-10-01 Pt Plus Ltd A storage capacitor structure for LCD and OELD panels
TWI229943B (en) * 2003-05-01 2005-03-21 Pt Plus Ltd Crystalline silicon TFT panel for LCD or OELD having an LDD region
KR100928490B1 (ko) * 2003-06-28 2009-11-26 엘지디스플레이 주식회사 액정표시패널 및 그 제조 방법
JP2005057240A (ja) * 2003-07-23 2005-03-03 Seiko Epson Corp 薄膜半導体素子、及び薄膜半導体素子の製造方法
KR100515357B1 (ko) 2003-08-14 2005-09-15 삼성에스디아이 주식회사 게이트와 바디가 전기적으로 연결된 박막 트랜지스터와 그제조방법
KR100501706B1 (ko) 2003-10-16 2005-07-18 삼성에스디아이 주식회사 게이트-바디콘택 박막 트랜지스터
US7202143B1 (en) * 2003-10-23 2007-04-10 The Board Of Trustees Of The University Of Arkansas Low temperature production of large-grain polycrystalline semiconductors
KR100600853B1 (ko) * 2003-11-17 2006-07-14 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
KR100611224B1 (ko) * 2003-11-22 2006-08-09 삼성에스디아이 주식회사 금속 유도 측면 결정화 방법을 이용한 박막 트랜지스터 및그의 제조 방법
KR100623247B1 (ko) 2003-12-22 2006-09-18 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
KR100595456B1 (ko) * 2003-12-29 2006-06-30 엘지.필립스 엘시디 주식회사 액정표시소자의 제조방법
JP4437404B2 (ja) 2004-01-08 2010-03-24 シャープ株式会社 半導体装置とその製造方法
KR100654022B1 (ko) * 2004-05-04 2006-12-04 네오폴리((주)) 금속유도측면결정화법을 이용한 박막 트랜지스터 제조방법
JP2006049823A (ja) 2004-06-28 2006-02-16 Advanced Lcd Technologies Development Center Co Ltd 半導体装置及びその製造方法
TW200601566A (en) * 2004-06-28 2006-01-01 Adv Lcd Tech Dev Ct Co Ltd Semiconductor apparatus and manufacturing method thereof
KR100656495B1 (ko) * 2004-08-13 2006-12-11 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
US20060040438A1 (en) * 2004-08-17 2006-02-23 Jiong-Ping Lu Method for improving the thermal stability of silicide
KR100611766B1 (ko) 2004-08-24 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 제조 방법
US7575959B2 (en) * 2004-11-26 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8088676B2 (en) * 2005-04-28 2012-01-03 The Hong Kong University Of Science And Technology Metal-induced crystallization of amorphous silicon, polycrystalline silicon thin films produced thereby and thin film transistors produced therefrom
TWI256733B (en) * 2005-10-07 2006-06-11 Au Optronics Corp Display panel with polysilicon layer and method of fabricating the same
JP5386064B2 (ja) 2006-02-17 2014-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5670005B2 (ja) * 2006-03-06 2015-02-18 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
TWI429028B (zh) * 2006-03-31 2014-03-01 Semiconductor Energy Lab 非揮發性半導體記憶體裝置及其製造方法
KR100770268B1 (ko) 2006-05-18 2007-10-25 삼성에스디아이 주식회사 박막트랜지스터의 제조방법
KR101362955B1 (ko) * 2006-06-30 2014-02-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조 방법
JP4481284B2 (ja) 2006-09-20 2010-06-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100878284B1 (ko) * 2007-03-09 2009-01-12 삼성모바일디스플레이주식회사 박막트랜지스터와 그 제조 방법 및 이를 구비한유기전계발광표시장치
KR100846985B1 (ko) * 2007-04-06 2008-07-17 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100875432B1 (ko) 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR101383409B1 (ko) * 2007-06-08 2014-04-18 엘지디스플레이 주식회사 표시장치
KR100848341B1 (ko) * 2007-06-13 2008-07-25 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100889626B1 (ko) 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
KR100889627B1 (ko) 2007-08-23 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
KR100982310B1 (ko) 2008-03-27 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100989136B1 (ko) 2008-04-11 2010-10-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101002666B1 (ko) 2008-07-14 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9576797B2 (en) 2009-11-20 2017-02-21 Samsung Display Co., Ltd. Method of fabricating polysilicon layer, thin film transistor, organic light emitting diode display device including the same, and method of fabricating the same
CN102082077B (zh) * 2009-11-20 2014-07-09 三星显示有限公司 制造多晶硅层的方法、薄膜晶体管、显示装置及制造方法
US9070717B2 (en) 2009-11-20 2015-06-30 Samsung Display Co., Ltd. Method of fabricating polysilicon layer, thin film transistor, organic light emitting diode display device including the same, and method of fabricating the same
CN102082077A (zh) * 2009-11-20 2011-06-01 三星移动显示器株式会社 制造多晶硅层的方法、薄膜晶体管、显示装置及制造方法
CN102386235B (zh) * 2010-09-03 2016-12-14 三星显示有限公司 薄膜晶体管及其制造方法和利用该薄膜晶体管的显示设备
US9406730B2 (en) 2010-09-03 2016-08-02 Samsung Display Co., Ltd. Thin film transistor and organic light emitting device including polycrystalline silicon layer
CN102386069B (zh) * 2010-09-03 2016-08-03 三星显示有限公司 形成多晶硅层的方法、薄膜晶体管和有机发光装置
CN102386069A (zh) * 2010-09-03 2012-03-21 三星移动显示器株式会社 形成多晶硅层的方法、薄膜晶体管和有机发光装置
CN102386235A (zh) * 2010-09-03 2012-03-21 三星移动显示器株式会社 薄膜晶体管及其制造方法和利用该薄膜晶体管的显示设备
CN102810569A (zh) * 2011-06-01 2012-12-05 广东中显科技有限公司 可同时驱入镍和调整阈值电压的多晶硅薄膜晶体管
CN102306709A (zh) * 2011-09-23 2012-01-04 北京大学 一种有机电致发光器件及其制备方法
CN103515200A (zh) * 2012-06-15 2014-01-15 无锡华润上华半导体有限公司 一种厚多晶硅的制备方法
CN104103643B (zh) * 2013-04-08 2017-04-12 群创光电股份有限公司 显示面板以及其包含的薄膜晶体管基板的制备方法
CN104103643A (zh) * 2013-04-08 2014-10-15 群创光电股份有限公司 显示面板以及其包含的薄膜晶体管基板的制备方法
CN107611141A (zh) * 2017-08-28 2018-01-19 深圳市华星光电技术有限公司 多晶硅基板、薄膜晶体管基板和制作方法
CN111403287B (zh) * 2020-03-24 2023-12-22 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN111403287A (zh) * 2020-03-24 2020-07-10 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN112071868A (zh) * 2020-09-18 2020-12-11 京东方科技集团股份有限公司 Ltps tft阵列基板及显示装置

Also Published As

Publication number Publication date
US20120220084A1 (en) 2012-08-30
CN101315883B (zh) 2010-12-08
TWI381451B (zh) 2013-01-01
TW200905751A (en) 2009-02-01
KR100875432B1 (ko) 2008-12-22
EP2009680A1 (en) 2008-12-31
EP2009680B1 (en) 2015-04-01
US20080296565A1 (en) 2008-12-04
KR20080105563A (ko) 2008-12-04
US8790967B2 (en) 2014-07-29
JP2008300831A (ja) 2008-12-11
JP5090253B2 (ja) 2012-12-05

Similar Documents

Publication Publication Date Title
CN101315883B (zh) 多晶硅层的制法、tft及其制法及oled显示装置
CN101373793B (zh) 薄膜晶体管及其制造方法以及有机发光二极管显示装置
JP5043781B2 (ja) 薄膜トランジスタ、これを具備した有機電界発光表示装置、およびこれらの製造方法
KR100864884B1 (ko) 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치
CN101325220B (zh) 薄膜晶体管及其制造方法及包括该薄膜晶体管的显示装置
CN101826548B (zh) 有机发光二极管显示装置及其制造方法
KR100839735B1 (ko) 트랜지스터, 이의 제조 방법 및 이를 구비한 평판 표시장치
JP2009004770A (ja) 多結晶シリコン層の製造方法、これを用いて形成した薄膜トランジスタ、その製造方法、並びに、これを備えた有機電界発光表示装置
JP5497324B2 (ja) 多結晶シリコンの製造方法、薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置
KR20090081965A (ko) 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치
US8334536B2 (en) Thin film transistor, organic light emitting diode display device having the same, flat panel display device, and semiconductor device, and methods of fabricating the same
CN101826555B (zh) 薄膜晶体管、制造方法及有机发光二极管显示装置
KR100761082B1 (ko) 박막트랜지스터 및 그의 제조 방법
KR100742382B1 (ko) 박막트랜지스터의 제조방법
JP5274341B2 (ja) 薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置
JP2002198312A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20090109

Address after: Gyeonggi Do, South Korea

Applicant after: Samsung Mobile Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Applicant before: Samsung SDI Co., Ltd.

ASS Succession or assignment of patent right

Owner name: SAMSUNG MOBILE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG SDI CO., LTD.

Effective date: 20090109

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD.

Effective date: 20121018

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121018

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Mobile Display Co., Ltd.