CN107611141A - 多晶硅基板、薄膜晶体管基板和制作方法 - Google Patents
多晶硅基板、薄膜晶体管基板和制作方法 Download PDFInfo
- Publication number
- CN107611141A CN107611141A CN201710748069.6A CN201710748069A CN107611141A CN 107611141 A CN107611141 A CN 107611141A CN 201710748069 A CN201710748069 A CN 201710748069A CN 107611141 A CN107611141 A CN 107611141A
- Authority
- CN
- China
- Prior art keywords
- layer
- polycrystalline silicon
- grid
- silicon substrate
- preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明提供一种多晶硅基板、薄膜晶体管基板和制作方法。所述多晶硅基板的制作方法,包括如下步骤:提供一基板;在所述基板表面依次形成非晶硅层、栅极绝缘层、栅极及光阻层,其中,所述非晶硅层的长度大于所述栅极绝缘层的长度;在光阻层表面及非晶硅层裸露的表面覆盖金属诱导层;去除部分所述光阻层,使部分所述栅极层暴露;去除暴露的栅极层,使得剩余的栅极层与覆盖有金属诱导层的非晶硅层之间有一没有被金属诱导层覆盖的空白区域;去除剩余的光阻层及其上的金属诱导层;退火处理,进行非晶硅层的晶化,形成多晶硅层,在所述多晶硅层中,与剩余的所述栅极对应的区域为沟道区域,源/漏极区域位于所述沟道区域两侧。
Description
技术领域
本发明涉及半导体制造领域,尤其涉及一种多晶硅基板、薄膜晶体管基板和制作方法。
背景技术
现代信息显示要求分辨率高,信息容整量大,更轻薄以及图像的彩色化。在有源液晶显示技术中,多晶硅薄膜因高迁移率展现出独特的优势,它的器件尺寸小,可以获得更高的开口率和分辨率;由于迁移率的提高可以将周边驱动集成于显示板内部,可以有效降低材料成本。
目前人们对多晶硅薄膜技术的研究主要集中在固相晶化法(SPC),激光退火(ELA)和金属诱导横向结晶(MILC)等方法。其中,固相晶化法需要较高的温度(700-800℃),激光退火技术的重复性及稳定性差,很难大面积生产。金属诱导横向结晶方法主要采用在非晶硅(a-Si)表面溅射一层金属之后,进行低温退火,金属在非晶硅-金属界面扩散形成亚稳态的金属硅化物,从而迁移晶化非晶硅,形成多晶硅。
在多晶硅薄膜晶体管的制备中,通常是利用栅极为掩膜自对准进行金属诱导晶化。请参阅图1,图1是栅极为掩膜的自对准金属诱导横向结晶的结构示意图。其中,在玻璃基板10的上设置半导体层11,在半导体层11上设置栅极绝缘层12,在栅极绝缘层12上设置栅极13。半导体层11中与所述栅极13对应的区域为沟道区域14,沟道区域14两侧为源/漏极区域15,在图1中采用虚线示意性标示出沟道区域14与源/漏极区域15的界限。一金属诱导层16完全覆盖所述栅极13及源/漏极区域15的表面。
在进行多晶化的制程中,源/漏极区域15与金属诱导层16直接接触,因此其为金属诱导结晶多晶硅(MIC多晶硅),而沟道区域14由于栅极13的遮挡,其并未与金属诱导层17直接接触,其为金属诱导横向结晶多晶硅(MILC多晶硅),在源/漏极区域15与沟道区域14的交界处形成金属诱导结晶多晶硅与金属诱导横向结晶多晶硅的界面(MMGB,MIC/MILCinterfacial grainBoundaries),且在源/漏极区域15与沟道区域14的交界处也存在金属诱导层16的交界(如图1中所示A区域),导致交界处的晶体界面不能很好的匹配,界面处缺陷较多,且残留的金属会污染沟道区域14。上述缺陷会导致薄膜晶体管器件漏电流过大等现象,降低了薄膜晶体管器件的性能。
发明内容
本发明所要解决的技术问题是,提供一种多晶硅基板、薄膜晶体管基板和制作方法,其能够避免沟道区域处的晶界缺陷,从而提高器件的性能。
为了解决上述问题,本发明提供了一种多晶硅基板的制作方法,包括如下步骤:提供一基板;在所述基板表面依次形成非晶硅层、栅极绝缘层、栅极及光阻层,其中,所述非晶硅层的长度大于所述栅极绝缘层的长度;在光阻层表面及非晶硅层裸露的表面覆盖金属诱导层;去除部分所述光阻层,使部分所述栅极层暴露;去除暴露的栅极层,使得剩余的栅极层与覆盖有金属诱导层的非晶硅层之间具有一没有被金属诱导层覆盖的空白区域;去除剩余的光阻层及其上的金属诱导层;退火处理,进行非晶硅层的晶化,形成多晶硅层,在所述多晶硅层中,与剩余的所述栅极对应的区域为沟道区域,源/漏极区域位于所述沟道区域两侧。
在一实施例中,采用黄光制程在所述栅极绝缘层表面形成栅极后,栅极表面的光刻胶不去除,作为所述光阻层使用。
在一实施例中,去除部分所述光阻层的步骤与去除部分所述栅极的步骤在同一干法蚀刻装置内进行。
在一实施例中,在去除部分所述光阻层步骤中,剩余的光阻层边缘至所述栅极层的边缘的距离为1~5微米。
在一实施例中,在去除剩余的光阻层及其上的金属诱导层的步骤中,采用剥离的方法去除所述光阻层及其上的金属诱导层。
在一实施例中,在退火步骤中,退火的温度为400~1000摄氏度。
在一实施例中,所述金属诱导层的材料选自于Ni、Al、Zn或Ti中的一种。
本发明还提供一种多晶硅基板,采用上述的方法制备,其中,非晶硅层的晶化步骤中形成的金属诱导结晶多晶硅与金属诱导横向结晶多晶硅的界面位于源/漏极区域。
本发明还提供一种薄膜晶体管的制备方法,包括如下步骤:提供一多晶硅基板,所述多晶硅基板采用上述的方法制备;在多晶硅基板表面覆盖钝化层;在所述钝化层对应源/漏极的位置制作开孔;在开孔内沉积金属,形成源/漏极。
本发明还提供一种薄膜晶体管,采用上述方法制备,多晶硅基板的非晶硅层的晶化步骤中形成的金属诱导结晶多晶硅与金属诱导横向结晶多晶硅的界面位于源/漏极区域。
本发明的优点在于,金属诱导结晶多晶硅与金属诱导横向结晶多晶硅的界面形成在源/漏极区域中,并非是形成在源/漏极区域与沟道区域交界处,其可避免沟道区域处的晶界缺陷,从而提高器件的性能。
附图说明
图1是栅极为掩膜的自对准金属诱导横向结晶的结构示意图;
图2是本发明多晶硅基板的制作方法的步骤示意图;
图3A~图3G是本发明多晶硅基板的制作方法的工艺流程图;
图4是本发明薄膜晶体管的制备方法的步骤示意图;
图5A~图5D是本发明薄膜晶体管的制备方法的工艺流程图。
具体实施方式
下面结合附图对本发明提供的多晶硅基板及其制作方法和薄膜晶体管基板的具体实施方式做详细说明。
本发明提供一种多晶硅基板。图2是本发明多晶硅基板的制作方法的步骤示意图,图3A~图3G是本发明多晶硅基板的制作方法的工艺流程图。
请参阅图3A及步骤S21,提供一基板300。所述基板300包括但不限于玻璃基板。
请参阅图3B及步骤S22,在所述基板300表面依次形成非晶硅层301、栅极绝缘层302、栅极303及光阻层304。所述非晶硅层301的长度大于所述栅极绝缘层302的长度,即所述非晶硅层301的两端均有表面未被所述栅极绝缘层302覆盖。
其中,在本具体实施方式中,在所述基板300的表面采用CVD的方法沉积所述非晶硅作为有源层,其厚度可以为500~1000埃,图形化非晶硅,形成所述非晶硅层301;在非晶硅层301及基板300暴露的表面采用CVD的方法沉积二氧化硅层,图形化所述二氧化硅层,形成所述的栅极绝缘层302;在所述栅极绝缘层302、非晶硅层301及基板300暴露的表面沉积金属层,采用黄光工艺图形化所述金属层,形成所述栅极303,此时,所述栅极303表面的光刻胶不剥离,作为光阻层304使用。
请参阅图3C及步骤S23,在光阻层304表面及非晶硅层301裸露的表面覆盖金属诱导层305。其中,在本具体实施方式中,在光阻层304表面及非晶硅层301裸露的表面沉积Ni作为金属诱导层305,所述金属诱导层305的厚度为2~10纳米,所述金属诱导层305的材料选自于Ni、Al、Zn或Ti中的一种。由于所述非晶硅层301的长度大于所述栅极绝缘层302的长度,所述非晶硅层301的长度也必然大于所述栅极303、光阻层304的长度,则所述非晶硅层301与所述光阻层304之间必然存在---截面处的断差,因此,在栅极绝缘层侧面、栅极侧面及光阻层的侧面并没有覆盖金属诱导层305。
请参阅图3D及步骤S24,去除部分所述光阻层304,使部分所述栅极层303暴露。其中,在本具体实施方式中,采用干法蚀刻的方法沿所述光阻层304的侧面去除部分所述光阻层304,被去除的光阻层覆盖的栅极层暴露。进一步,在一具体实施方式中,剩余的光阻层304边缘至所述栅极层303的边缘的距离为1~5微米。
请参阅图3E及步骤S25,去除暴露的栅极层303,使得剩余的栅极层303与覆盖有金属诱导层305的非晶硅层301之间具有一没有被金属诱导层305覆盖的空白区域306,所述空白区域306在图3E中采用虚线框标示,在该空白区域306,所述栅极绝缘层302的表面没有被金属诱导层305覆盖。优选地,去除部分所述光阻层304的步骤与去除部分所述栅极303的步骤在同一干法蚀刻装置内进行,进而可节省工艺流程。
请参阅图3F及步骤S26,去除剩余的光阻层304及其上的金属诱导层305,使栅极303暴露。在本具体实施方式中,采用剥离的方法去除所述光阻层304及其上的金属诱导层305,其中光阻剥离的方法为本领域常规方法,本文不再赘述。
请参阅图3G及步骤S27,退火处理,进行非晶硅层301的晶化,形成多晶硅层307。在所述多晶硅层307中,与剩余的所述栅极303对应的区域为沟道区域308,源/漏极区域309位于所述沟道区域308两侧,其中,沟道区域308与源/漏极区域309的界限采用虚线标示。进一步,退火的温度为400~1000摄氏度。在本具体实施方式中,所述退火工艺可以为,将多晶硅基板在高温退火炉中550摄氏度退火4小时。
在进行多晶化的制程中,源/漏极区域309有部分区域与金属诱导层305直接接触,因此其为金属诱导结晶多晶硅(MIC多晶硅),而沟道区域308由于栅极13的遮挡,其并未与金属诱导层305直接接触,其为金属诱导横向结晶多晶硅(MILC多晶硅),同时,空白区域306(即剩余的部分源/漏极区域309)也未与金属诱导层305直接接触,其也为金属诱导横向结晶多晶硅(MILC多晶硅),则金属诱导结晶多晶硅与金属诱导横向结晶多晶硅的界面M形成在源/漏极区域309中,并非是形成在源/漏极区域309与沟道区域308交界处,其可避免沟道区域308处的晶界缺陷,从而提高器件的性能。
本发明还提供一种多晶硅基板,采用上述方法制备,其中,如图3G所示,非晶硅层的晶化步骤中形成的金属诱导结晶多晶硅与金属诱导横向结晶多晶硅的界面M位于源/漏极区域309。
本发明还提供一种薄膜晶体管的制备方法,图4是本发明薄膜晶体管的制备方法的步骤示意图,图5A~图5D是本发明薄膜晶体管的制备方法的工艺流程图。
请参阅图5A及步骤S41,提供一多晶硅基板500,所述多晶硅基板500采用上文所述的多晶硅基板的制备方法制备。
请参阅图5B及步骤S42,在多晶硅基板500表面覆盖钝化层501。所述钝化层501覆盖基板300、多晶硅层307、栅极绝缘层302及栅极303的表面。在本具体实施方式中,采用CVD的方法沉积SiNx作为钝化层501。
请参阅图5C及步骤S43,在所述钝化层501对应源/漏极的位置制作开孔502,所述开孔502正对源/漏极区域309。制作开孔502的方法包括但不限于蚀刻。
请参阅图5D及步骤S44,在开孔502内沉积金属,形成源/漏极503。在本具体实施方式中,采用PVD的方法沉积金属Mo作为源漏极。
本发明还提供一种薄膜晶体管,采用上述的薄膜晶体管的制备方法制备。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种多晶硅基板的制作方法,其特征在于,包括如下步骤:
提供一基板;
在所述基板表面依次形成非晶硅层、栅极绝缘层、栅极及光阻层,其中,所述非晶硅层的长度大于所述栅极绝缘层的长度;
在光阻层表面及非晶硅层裸露的表面覆盖金属诱导层;
去除部分所述光阻层,使部分所述栅极层暴露;
去除暴露的栅极层,使得剩余的栅极层与覆盖有金属诱导层的非晶硅层之间具有一没有被金属诱导层覆盖的空白区域;
去除剩余的光阻层及其上的金属诱导层;
退火处理,进行非晶硅层的晶化,形成多晶硅层,在所述多晶硅层中,与剩余的所述栅极对应的区域为沟道区域,源/漏极区域位于所述沟道区域两侧。
2.根据权利要求1所述的多晶硅基板的制作方法,其特征在于,采用黄光制程在所述栅极绝缘层表面形成栅极后,栅极表面的光刻胶不去除,作为所述光阻层使用。
3.根据权利要求1所述的多晶硅基板的制作方法,其特征在于,去除部分所述光阻层的步骤与去除部分所述栅极的步骤在同一干法蚀刻装置内进行。
4.根据权利要求1所述的多晶硅基板的制作方法,其特征在于,在去除部分所述光阻层步骤中,剩余的光阻层边缘至所述栅极层的边缘的距离为1~5微米。
5.根据权利要求1所述的多晶硅基板的制作方法,其特征在于,在去除剩余的光阻层及其上的金属诱导层的步骤中,采用剥离的方法去除所述光阻层及其上的金属诱导层。
6.根据权利要求1所述的多晶硅基板的制作方法,其特征在于,在退火步骤中,退火的温度为400~1000摄氏度。
7.根据权利要求1所述的多晶硅基板的制作方法,其特征在于,所述金属诱导层的材料选自于Ni、Al、Zn或Ti中的一种。
8.一种多晶硅基板,其特征在于,采用权利要求1~7任意一项所述的方法制备,其中,非晶硅层的晶化步骤中形成的金属诱导结晶多晶硅与金属诱导横向结晶多晶硅的界面位于源/漏极区域。
9.一种薄膜晶体管的制备方法,其特征在于,包括如下步骤:
提供一多晶硅基板,所述多晶硅基板采用权利要求1~7任意一项所述的方法制备;
在多晶硅基板表面覆盖钝化层;
在所述钝化层对应源/漏极的位置制作开孔;
在开孔内沉积金属,形成源/漏极。
10.一种薄膜晶体管,特征在于,采用权利要求9所述的方法制备,多晶硅基板的非晶硅层的晶化步骤中形成的金属诱导结晶多晶硅与金属诱导横向结晶多晶硅的界面位于源/漏极区域。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710748069.6A CN107611141A (zh) | 2017-08-28 | 2017-08-28 | 多晶硅基板、薄膜晶体管基板和制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710748069.6A CN107611141A (zh) | 2017-08-28 | 2017-08-28 | 多晶硅基板、薄膜晶体管基板和制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107611141A true CN107611141A (zh) | 2018-01-19 |
Family
ID=61056122
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710748069.6A Pending CN107611141A (zh) | 2017-08-28 | 2017-08-28 | 多晶硅基板、薄膜晶体管基板和制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107611141A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109727875A (zh) * | 2018-12-25 | 2019-05-07 | 惠科股份有限公司 | 一种薄膜晶体管的制作方法和显示面板 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020137310A1 (en) * | 2001-01-04 | 2002-09-26 | Seung-Ki Joo | Method and apparatus for fabricating a semiconductor device |
KR20020080935A (ko) * | 2001-04-18 | 2002-10-26 | 삼성에스디아이 주식회사 | 금속유도화 측면결정화방법을 이용한 박막 트랜지스터의제조방법 |
CN1549033A (zh) * | 2003-05-06 | 2004-11-24 | Pt普拉斯有限公司 | 用于lcd板和oeld板的存储电容器结构 |
CN101315883A (zh) * | 2007-05-31 | 2008-12-03 | 三星Sdi株式会社 | 多晶硅层的制法、tft及其制法及oled显示装置 |
CN102214556A (zh) * | 2010-04-08 | 2011-10-12 | 三星移动显示器株式会社 | 使非晶硅层结晶的方法、薄膜晶体管及其制造方法 |
KR20130117053A (ko) * | 2012-04-17 | 2013-10-25 | 주승기 | Ldd 구조를 갖는 박막 트랜지스터의 제조방법 |
-
2017
- 2017-08-28 CN CN201710748069.6A patent/CN107611141A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020137310A1 (en) * | 2001-01-04 | 2002-09-26 | Seung-Ki Joo | Method and apparatus for fabricating a semiconductor device |
KR20020080935A (ko) * | 2001-04-18 | 2002-10-26 | 삼성에스디아이 주식회사 | 금속유도화 측면결정화방법을 이용한 박막 트랜지스터의제조방법 |
CN1549033A (zh) * | 2003-05-06 | 2004-11-24 | Pt普拉斯有限公司 | 用于lcd板和oeld板的存储电容器结构 |
CN101315883A (zh) * | 2007-05-31 | 2008-12-03 | 三星Sdi株式会社 | 多晶硅层的制法、tft及其制法及oled显示装置 |
CN102214556A (zh) * | 2010-04-08 | 2011-10-12 | 三星移动显示器株式会社 | 使非晶硅层结晶的方法、薄膜晶体管及其制造方法 |
KR20130117053A (ko) * | 2012-04-17 | 2013-10-25 | 주승기 | Ldd 구조를 갖는 박막 트랜지스터의 제조방법 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109727875A (zh) * | 2018-12-25 | 2019-05-07 | 惠科股份有限公司 | 一种薄膜晶体管的制作方法和显示面板 |
US11728412B2 (en) | 2018-12-25 | 2023-08-15 | HKC Corporation Limited | Method for manufacturing thin film transistor, and display panel |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105489552B (zh) | Ltps阵列基板的制作方法 | |
TW517289B (en) | Method for fabricating thin film transistor including crystalline silicon active layer | |
CN103123910B (zh) | 阵列基板及其制造方法、显示装置 | |
CN106847703B (zh) | 低温多晶硅薄膜晶体管的制造方法和显示装置 | |
US20160043212A1 (en) | Thin film transistor, array substrate and manufacturing method thereof, and display device | |
CN105702623B (zh) | Tft阵列基板的制作方法 | |
CN107403758B (zh) | 阵列基板及其制备方法、显示装置 | |
US9711356B2 (en) | Method for manufacturing thin-film transistor by implanting ions into channel region for lowering leakage current | |
WO2015188522A1 (zh) | 薄膜晶体管及其制作方法、显示装置 | |
WO2017193637A1 (zh) | 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置 | |
WO2017166833A1 (en) | Thin-film transistor and manufacturing method thereof, array substrate, and display apparatus | |
US10840380B2 (en) | Active device substrate and manufacturing method thereof | |
US9773921B2 (en) | Combo amorphous and LTPS transistors | |
JPS63168052A (ja) | 薄膜トランジスタとその製造方法 | |
TW594884B (en) | Laser re-crystallization method of low temperature polysilicon thin film transistor | |
WO2018205947A1 (zh) | 阵列基板及其制备方法、显示装置 | |
KR100474385B1 (ko) | 비정질실리콘박막을결정화하는방법과이를이용한다결정실리콘박막트랜지스터제조방법 | |
CN107611141A (zh) | 多晶硅基板、薄膜晶体管基板和制作方法 | |
US10916641B2 (en) | Thin film transistor, method of manufacturing thin film transistor, and manufacturing system | |
US20060049428A1 (en) | Tft electronic devices and their manufacture | |
TW461101B (en) | Source-drain-gate coplanar polysilicon thin film transistor and the manufacturing method thereof | |
CN101424847B (zh) | Tft-lcd像素结构及其制造方法 | |
TW200913269A (en) | Thin film transistor and manufacturing method thereof | |
WO2015196627A1 (zh) | 薄膜晶体管制作方法及阵列基板制作方法 | |
KR20030020524A (ko) | 박막 트랜지스터 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180119 |