CN109727875A - 一种薄膜晶体管的制作方法和显示面板 - Google Patents

一种薄膜晶体管的制作方法和显示面板 Download PDF

Info

Publication number
CN109727875A
CN109727875A CN201811587237.9A CN201811587237A CN109727875A CN 109727875 A CN109727875 A CN 109727875A CN 201811587237 A CN201811587237 A CN 201811587237A CN 109727875 A CN109727875 A CN 109727875A
Authority
CN
China
Prior art keywords
layer
amorphous silicon
silicon layer
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811587237.9A
Other languages
English (en)
Inventor
葛邦同
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN201811587237.9A priority Critical patent/CN109727875A/zh
Publication of CN109727875A publication Critical patent/CN109727875A/zh
Priority to PCT/CN2019/123232 priority patent/WO2020134937A1/zh
Priority to US17/312,005 priority patent/US11728412B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开一种薄膜晶体管的制作方法和显示面板，所述薄膜晶体管的制作方法包括：提供衬底，在衬底上形成非晶硅薄膜层；图形化非晶硅薄膜层形成非晶硅层；在非晶硅层上形成二硅化镍(NiSi2)材质的金属种子层；所述非晶硅层在所述金属种子层的诱导作用下以及退火处理转化为多晶硅层；形成源漏极层。有效降低薄膜晶体管沟道中残留的金属，有效缩短结晶退火时间，可制备高质量性能稳定的低温多晶硅显示面板的薄膜晶体管(LTPS TFT,Low Temperature Poly‑Si Thin Film Transistor)。

Description

一种薄膜晶体管的制作方法和显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管的制作方法和显示面板。
背景技术
低温多晶硅薄膜晶体管(Low-temperature Polycrystalline Silicon thinfilm transisitors,LTPS TFT)因为其展现比较好的电学性能和可以被做成集成电路在平板显示领域得到很大应用。传统的固相结晶(solid-phase crystallization，SPC)和准分子激光退火(Excimer laser annealing,ELA)是使非晶硅结晶常用的方法。但是，准分子激光退火则需要很高的成本和产生晶粒分布不均匀；固相结晶需要长时间的高温加热，这不仅会导致玻璃基板发生相变，而且会降低面板的生产效率；
金属诱导结晶是另一种固相结晶技术，通常使用金属镍，这种方法结晶需要的温度低，但是制造的薄膜晶体管中会残留金属，导致较大的漏电流。有一些研究去除薄膜晶体管中残留金属的技术，例如 Ni偏置金属诱导横向结晶法、通过添加覆盖层(SiNx,SiO2),吸杂技术。然而这些技术复杂并且需要长时间高温退火，这会破坏薄膜晶体管，导致性能下降。
发明内容
本发明所要解决的技术问题是提供一种薄膜晶体管的制作方法、薄膜晶体管和显示面板，有效降低LTPS TFT沟道中残留的金属，并能够有效缩短结晶退火时间，可制备高质量性能稳定的LTPSTFT。
为实现上述目的，本发明公开一种薄膜晶体管的制作方法，包括步骤：
提供衬底；
在衬底上形成非晶硅薄膜层；
图形化非晶硅薄膜层形成非晶硅层；
在非晶硅层上形成二硅化镍材质的金属种子层；
所述非晶硅层在所述金属种子层的诱导作用下以及退火处理转化为多晶硅层。
可选的，所述非晶硅层包括本征非晶硅层和掺杂非晶硅层，所述掺杂非晶硅层覆盖在所述本征非晶硅层表面，所述金属种子层设置在所述掺杂非晶硅层表面。
可选的，所述在非晶硅层上形成二硅化镍材质的金属种子层的步骤包括：
将二硅化镍溅射到非晶硅层表面，形成所述金属种子层。
可选的，所述在非晶硅层上形成二硅化镍材质的金属种子层的步骤包括：
在非晶硅层表面形成金属镍薄膜；
采用酸性溶剂处理金属镍薄膜形成所述金属种子层。
可选的，所述非晶硅薄膜层包括本征非晶硅薄膜层和掺杂非晶硅薄膜层；所述非晶硅层包括本征非晶硅层和掺杂非晶硅层；在衬底上形成非晶硅层的方法包括：
在衬底表面形成栅极金属层；
在栅极金属层上依次堆叠形成栅极绝缘层、本征非晶硅薄膜层；
在所述本征非晶硅薄膜层上形成刻蚀阻挡层；
在所述刻蚀阻挡层表面形成掺杂非晶硅薄膜层；所述掺杂非晶硅薄膜层覆盖所述刻蚀阻挡层，以及所述蚀阻挡层覆盖区域以外的所述本征非晶硅薄膜层；
图形化本征非晶硅薄膜层和掺杂非晶硅薄膜层形成本征非晶硅层和掺杂非晶硅层；
所述刻蚀阻挡层位于所述栅极金属层正上方，宽度小于栅极金属层的宽度，厚度大于掺杂非晶硅层；掺杂非晶硅层对应刻蚀阻挡层表面形成沟道。
可选的，在非晶硅层上形成二硅化镍材质的金属种子层的步骤包括：
形成覆盖所述沟道的保护层；
在掺杂非晶硅层上形成所述金属种子层。
可选的，所述非晶硅层在所述金属种子层的诱导作用下以及退火处理转化为多晶硅层的步骤包括：
通过退火结晶将本征非晶硅层转化为本征多晶硅层，将掺杂非晶硅层转化为掺杂多晶硅层；退火结晶温度范围在400至600℃之间，退火结晶的时间范围在0.5至2h之间。
可选的，所述非晶硅层在所述金属种子层的诱导作用下以及退火处理转化为多晶硅层之后还包括源极和漏极的成型方法：
在掺杂多晶硅层上形成源极和漏极；
在源极和漏极上形成层间绝缘层。
本发明还公开一种薄膜晶体管的制作方法，包括：
采用第一道光罩制程在衬底表面形成栅极金属层；
在栅极金属层上依次堆叠形成栅极绝缘层、本征非晶硅薄膜层；
采用第二道光罩制程在本征非晶硅层上形成刻蚀阻挡层；
在刻蚀阻挡层上形成掺杂非晶硅薄膜层，所述掺杂非晶硅薄膜层覆盖所述刻蚀阻挡层，以及所述蚀阻挡层覆盖区域以外的所述本征非晶硅薄膜层；
采用第三道光罩制程形成本征非晶硅层和掺杂非晶硅层，所述掺杂非晶硅层对应刻蚀阻挡层表面形成沟道；
采用第四道光罩制程形成覆盖所述沟道的保护层；
在掺杂非晶硅层上形成二硅化镍材质的金属种子层；
通过所述金属种子层的诱导作用以及退火处理将本征非晶硅层转化为本征多晶硅层，将掺杂非晶硅层转化为掺杂多晶硅层；
采用第五道光罩制程在掺杂多晶硅层上形成源极和漏极；
在源极和漏极上形成层间绝缘层；
所述退火结晶温度范围在400至600℃之间，退火结晶的时间范围在0.5至2h之间。
本发明还公开一种显示面板，包括薄膜晶体管，所述薄膜晶体管包括上述任意一种薄膜晶体管的制作方法制成。
相对于通过在非晶硅层形成金属种子层，直接使用金属诱导结晶的方法，由于结晶前未反应的金属层没有去除，所以加热结晶过程中，金属原子扩散更多，造成LTPS薄膜中残留金属原子过多，导致薄膜晶体管较大的漏电流。通过金属种子层诱导结晶方法，只有种子层中的金属原子扩散，可以有效减少非晶硅层残留的金属，降低漏电流，而且晶粒生长的更大，能够提高薄膜晶体管的性能。另外，本发明在形成非晶硅层后，即通过光罩制程图形化非晶硅薄膜层以后再沉积金属种子层，非晶硅层的面积大幅缩减，能够有效缩短结晶退火时间。本方案同样适用于低温多晶硅技术(Low Temperature Poly-Silicon， LTPS)。
附图说明
所包括的附图用来提供对本发明实施例的作为本发明的一实施方式理解，其构成了说明书的一部分，用于例示本发明的实施方式，并与文字描述一起来阐释本发明的原理。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是本发明其中一个实施例一种显示面板的结构示意图；
图2是本发明其中一个实施例一种显示面板的示意图；
图3本发明其中一个实施例一种薄膜晶体管的制作方法的流程图；
图4是本发明其中一个实施例一种薄膜晶体管的制作方法的示意图；
图5是本发明其中一个实施例一种薄膜晶体管的制作方法的示意图；
图6是本发明其中一个实施例一种薄膜晶体管的制作方法的示意图；
图7是本发明其中一个实施例一种薄膜晶体管的制作方法的示意图；
图8是本发明其中一个实施例一种薄膜晶体管的制作方法的示意图；
图9是本发明其中一个实施例一种薄膜晶体管的制作方法的示意图；
图10是本发明其中一个实施例一种薄膜晶体管的制作方法的示意图；
图11是本发明其中一个实施例一种薄膜晶体管的制作方法的流程图。
其中，100、衬底；101、第一衬底；102、第二衬底；110、缓冲层；120、栅极金属层；130、栅极绝缘层；140、刻蚀阻挡层；150、非晶硅层；160、沟道；153、本征非晶硅层薄膜层；154、掺杂非晶硅薄膜层；155、本征非晶硅层；156、掺杂非晶硅薄膜层；180、保护层；190、金属镍薄膜；200、金属种子层；300、多晶硅层；310、源极；320、漏极；330、层间绝缘层；340、本征多晶硅层；350、掺杂多晶硅层；400、薄膜晶体管；410、像素电极；500、显示面板； 510、扫描线；520、数据线，530、液晶层，540、第一基板；550、第二基板。
具体实施方式
这里所公开的具体结构和功能细节仅仅是代表性的，并且是用于描述本发明的示例性实施例的目的。但是本发明可以通过许多替换形式来具体实现，并且不应当被解释成仅仅受限于这里所阐述的实施例。
在本发明的描述中，需要理解的是，术语“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。另外，术语“包括”及其任何变形，意图在于覆盖不排他的包含。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
这里所使用的术语仅仅是为了描述具体实施例而不意图限制示例性实施例。除非上下文明确地另有所指，否则这里所使用的单数形式“一个”、“一项”还意图包括复数。还应当理解的是，这里所使用的术语“包括”和/或“包含”规定所陈述的特征、整数、步骤、操作、单元和/或组件的存在，而不排除存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
下面参考附图和可选的实施例对本发明作进一步说明。
如图1至图2所示，本发明公开一种显示面板500包括两个相对设置的基板，每个基板对应有一个衬底100，显示面板500的各层结构都在衬底上沉积形成。所述基板包括第一基板540和第二基板550，所述第一基板540和第二基板550中间设有数据线520；第一基板540 为阵列基板，包括一个透光材质制作的第一衬底101，以及多条扫描线510、多条数据线520、多个像素电极410和多个主动开关。主动开关可以采用薄膜晶体管400，每个薄膜晶体管400的源极310连接一条数据线520，栅极连接一条扫描线510，漏极320连接一个像素电极410。第二基板550为彩膜基板，彩膜基板包括一个透光材质制作的第二衬底102，第二衬底上形成公共电极层。
如图3所示，本发明公开了一种薄膜晶体管的制造方法，包括：
S31、提供第一衬底；
S32、在衬底上形成非晶硅薄膜层；
S33、图形化非晶硅薄膜层形成非晶硅层；
S34、在非晶硅层上形成二硅化镍(NiSi2)材质的金属种子层 200；
S35、所述非晶硅层在所述金属种子层的诱导作用下以及退火处理转化为多晶硅层。
上述的薄膜晶体管的制作方法，通过在非晶硅层形成金属种子层，在退火结晶时，金属种子层中的金属离子扩展至非晶硅层，诱导非晶硅层结晶形成多晶硅。相比在退火结晶后，再去除未反应的金属，由于结晶前未反应的金属层没有去除，所以加热结晶过程中，金属原子扩散更多，造成LTPS薄膜中残留金属原子过多，导致薄膜晶体管较大的漏电流。
通过在非晶硅层形成金属种子层，通过金属种子层诱导结晶方法，只有种子层中的金属原子扩散，可以有效减少非晶硅层残留的金属，降低漏电流，而且晶粒生长的更大，能够提高薄膜晶体管的性能。另外，本发明在形成非晶硅层后，即通过光罩制程图形化非晶硅薄膜层以后再沉积金属种子层，非晶硅层的面积大幅缩减，能够有效缩短结晶退火时间。本方案同样适用于低温多晶硅技术(Low Temperature Poly-Silicon，LTPS)。
在一实施例中，非晶硅层包括本征非晶硅层和掺杂非晶硅层，所述掺杂非晶硅层151覆盖在所述本征非晶硅层表面，所述金属种子层设置在所述掺杂非晶硅层表面。NiSi2与在掺杂非晶硅层(N+a-Si) 界面处的Si相对NiSi2/c-Si界面处Si具有更高的自由能，所以可以保证NiSi2/在掺杂非晶硅层(N+a-Si)界面不断向本征非晶硅层 (a-Si)一侧推进,最终都转化为多晶硅。此种方法，结晶过程中，不会有未反应金属一直扩散，残留的Ni杂质金属明显减少。
在一实施例中，所述在非晶硅层上形成二硅化镍(NiSi2)材质的金属种子层的步骤包括：
将NiSi2溅射到非晶硅层表面，形成所述金属种子层。
具体来说，采用磁控溅射，在直流高压电场的作用下利用形成的离子流轰击阴极靶材料，即NiSi2材料表面，使离子的动能和动量转移给固体表面的原子，因化学键断裂而飞出，沉积在非晶硅层表面。通常采用的轰击离子是隋性气体氩受高压电场的作用而电离，并形成具有一定功能的离子流，磁控溅射更容易快速沉积均匀大面积薄膜。
当然，溅射方式还可以采用射频溅射、二元溅射和反应溅射。
除了采用溅射的方式，还可以溶胶-凝胶(sol-gel)，脉冲激光沉积(PLD)，分子束外延等方式形成所述金属种子层。
在一实施例中，所述在非晶硅层上形成二硅化镍(NiSi2)材质的金属种子层的步骤包括：
在非晶硅层表面形成金属镍薄膜；
采用酸性溶剂处理金属镍薄膜形成所述金属种子层。
通过溅射方式在在非晶硅层上沉积金属镍薄膜，沉积金属镍薄膜的方法可以采用磁控溅射法，可以为直流溅射法或射频溅射法。金属镍会先与非晶硅层进行反应，提前结晶，然后再用酸性溶剂进行去除，形成所述金属种子。本方案使得结晶时间更长，产生的晶粒更大，结晶形成的多晶硅层的载流子迁移率更高，制成的薄膜晶体管性能更好。
更具体的，金属镍薄膜的厚度范围是1-10nm。酸性溶剂包括但不限于硫酸、盐酸、硝酸等酸性物质。
在一实施例中，所述非晶硅薄膜层包括本征非晶硅薄膜层和掺杂非晶硅薄膜层；非晶硅层包括本征非晶硅层和掺杂非晶硅层；在第一衬底上形成非晶硅层的方法包括：
采用第一道光罩制程在第一衬底100表面形成栅极金属层120 (参考图4所示)；
在栅极金属层120上依次堆叠形成栅极绝缘层130、本征非晶硅薄膜层153；
采用第二道光罩制程在本征非晶硅薄膜层153上形成刻蚀阻挡层140；
在刻蚀阻挡层140表面形成掺杂非晶硅薄膜层154，掺杂非晶硅薄膜层154覆盖所述刻蚀阻挡层140，以及所述蚀阻挡层140覆盖区域以外的所述本征非晶硅薄膜层153；(参考图5所示)；
采用第三道光罩制程形成本征非晶硅层155和掺杂非晶硅层156 (参考图6所示)；
所述刻蚀阻挡层140位于所述栅极金属层正上方，宽度小于栅极金属层的宽度，厚度大于掺杂非晶硅层156；掺杂非晶硅层156对应刻蚀阻挡层140表面形成沟道160。
刻蚀阻挡层140保证本征非晶硅层152的特性不受其他工艺的影响，稳定薄膜晶体管400的特性。
更具体的，所述刻蚀阻挡层140不超过5nm，改善薄膜晶体管400 表面的均匀性。所述栅极金属层120为铝、钼、钛、铜中的一种或多种堆栈组合。为了提高栅极金属层120的附着力，可以先在第一衬底 100表面先形成一层缓冲层110，然后在缓冲层110上再形成栅极金属层120；然后，可通过化学沉积方式在栅极金属层120上沉积栅极绝缘层130，具体的，通过等离子增强化学气相沉积(PECVD)。第一衬底100采用玻璃材质制成，当然也可以用透明硬质塑料制成。所述缓冲层110、栅极绝缘层130、刻蚀阻挡层140和层间绝缘层330为氧化硅层、氮化硅层、或者氧化硅与氮化硅叠加的复合层。
在一实施例中，所述在非晶硅层150上形成二硅化镍(NiSi2) 材质的金属种子层200的步骤包括：
采用第四道光罩制程形成覆盖所述沟道160的保护层180；
在掺杂非晶硅层156表面形成金属镍薄膜190(参考图7所示)；
采用酸性溶剂处理金属镍薄膜190形成所述金属种子层200(参考图8所示)。
通过所述金属种子层200的诱导作用以及退火处理将本征非晶硅层155转化为本征多晶硅层340，将掺杂非晶硅层156转化为掺杂多晶硅层350(参考图9所示)。使用保护层180保护住沟道160，金属种子就不会直接在沉积在导电沟道160上面，利用横向扩散方法形成的多晶硅不仅金属残留少，而且晶粒也会较大。更具体的，保护层 180采用光刻胶材质制作形成。
当然，本实施方式中，也可以通过直接在掺杂非晶硅层156表面溅射二硅化镍形成所述金属种子层200。
在一实施例中，所述退火结晶温度范围在400至600℃之间，退火结晶的时间范围在0.5至2h之间。在高温诱导之下，二硅化镍层被破坏，Ni原子不断向掺杂非晶硅层151和本征非晶硅层152中迁移，再形成二硅化镍硅化物，如此反复直至掺杂非晶硅层151和本征非晶硅层152全部转化为结晶态。如果在图形化非晶硅薄膜层之前进行诱导，需要长达20个小时以上的时间，本发明由于通过光罩制程图形化非晶硅薄膜层以后再进行诱导，可以显著缩短退火时间，约为 0.5h至2h即可。
更具体的，在金属诱发侧向结晶方法(MILC)中，金属并没有直接引起硅结晶，而是由金属与硅起化学反应生成的硅化物引起硅结晶，当结晶继续进行时，硅化物沿硅的侧向传播，引起邻近硅区的连续结晶。作为造成此MILC的金属，镍和钯或类似金属。相应地MILC方法中几乎没有金属成分残留在硅层中，因此，结晶的硅层不会影响含硅层的TFT的漏电流或其它特性。此外，金属诱发侧向结晶方法中，本发明采用不对称的金属偏置方法，相比有对称镍偏置结构的TFT有较好的场效应迁移率和漏电流等电特性。这是由于有对称偏置结构的 TFT沟道160区的电特性受到驻留的硅化镍MILC界线不好的影响。
在一实施例中，所述非晶硅层在所述金属种子层的诱导作用下以及退火处理转化为多晶硅层之后还包括源极和漏极的成型方法：
采用第五道光罩制程在掺杂多晶硅层350上形成源极310和漏极 320；
在源极310和漏极320上形成层间绝缘层330(参考图10所示)。
源极310和漏极320分列在沟道160的两侧位置，与掺杂多晶硅层350接触。所述源极310和漏极320为铝、钼、钛、铜中的一种或多种堆栈组合。所述层间绝缘层330为氧化硅层、氮化硅层、或者氧化硅与氮化硅叠加的复合层。
作为本发明的另一实施例，参考图11所示，本发明还公开一种薄膜晶体管的制作方法，其步骤包括：
S111、采用第一道光罩制程在第一衬底表面形成栅极金属层；
S112、在栅极金属层上依次堆叠形成栅极绝缘层、本征非晶硅薄膜层；
S113、采用第二道光罩制程在本征非晶硅层上形成刻蚀阻挡层；
S114、在刻蚀阻挡层上形成掺杂非晶硅薄膜层；掺杂非晶硅薄膜层覆盖刻蚀阻挡层，以及蚀阻挡层覆盖区域以外的本征非晶硅薄膜层；
S115、采用第三道光罩制程形成本征非晶硅层和掺杂非晶硅层，所述掺杂非晶硅层对应刻蚀阻挡层表面形成沟道；
S116、采用第四道光罩制程形成覆盖所述沟道的保护层；
S117、在掺杂非晶硅层上形成二硅化镍材质的金属种子层；
S118、通过所述金属种子层的诱导作用以及退火处理将本征非晶硅层转化为本征多晶硅层，将掺杂非晶硅层转化为掺杂多晶硅层；
S119、采用第五道光罩制程在掺杂多晶硅层上形成源极和漏极；
S120、在源极和漏极上形成层间绝缘层。
所述退火结晶温度范围在400至600℃之间，退火结晶的时间范围在0.5至2h之间。
参考图1所示，作为本发明的另一实施例，本发明还公开一种显示面板500，该显示面板500包括采用由上述的薄膜晶体管400的制造方法制成。采用上述方法制造的显示面板500的薄膜晶体管400，减少非晶硅层150残留的金属，降低漏电流，而且晶粒生长的更大，能够提高薄膜晶体管400的性能。另外，本发明在形成非晶硅层150 后，即通过光罩制程图形化非晶硅材料层以后再沉积金属种子层200，非晶硅层150的面积大幅缩减，能够有效缩短结晶退火时间。
需要说明的是，本方案中涉及到的各步骤的限定，在不影响具体方案实施的前提下，并不认定为对步骤先后顺序做出限定，写在前面的步骤可以是在先执行的，也可以是在后执行的，甚至也可以是同时执行的，只要能实施本方案，都应当视为属于本发明的保护范围。
本发明的技术方案可以广泛应用于薄膜晶体管液晶显示器 (Thin FilmTransistor-Liquid Crystal Display，TFT-LCD)和有机发光二极管(Organic Light-Emitting Diode，OLED)显示器等平板显示器。
以上内容是结合具体的可选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种薄膜晶体管的制造方法，其特征在于，包括步骤：
提供衬底；
在所述衬底上形成非晶硅薄膜层；
图形化所述非晶硅薄膜层形成非晶硅层；
在所述非晶硅层上形成二硅化镍材质的金属种子层；以及
所述非晶硅层在所述金属种子层的诱导作用下以及退火处理转化为多晶硅层。
2.如权利要求1所述的一种薄膜晶体管的制作方法，其特征在于，所述在非晶硅层上形成二硅化镍材质的金属种子层的步骤包括：
将所述二硅化镍溅射到所述非晶硅层表面，形成所述金属种子层。
3.如权利要求1所述的一种薄膜晶体管的制作方法，其特征在于，所述在非晶硅层上形成二硅化镍材质的金属种子层的步骤包括：
在所述非晶硅层表面形成金属镍薄膜；
采用酸性溶剂处理所述金属镍薄膜形成所述金属种子层。
4.如权利要求1所述的一种薄膜晶体管的制作方法，其特征在于，所述非晶硅层包括本征非晶硅层和掺杂非晶硅层，所述掺杂非晶硅层覆盖在所述本征非晶硅层表面，所述金属种子层设置在所述掺杂非晶硅层表面。
5.如权利要求4所述的一种薄膜晶体管的制作方法，其特征在于，所述在衬底上形成非晶硅层的方法包括：
在所述衬底表面形成栅极金属层；
在所述栅极金属层上依次堆叠形成栅极绝缘层、本征非晶硅薄膜层；
在所述本征非晶硅薄膜层上形成刻蚀阻挡层；
在所述刻蚀阻挡层表面形成掺杂非晶硅薄膜层，所述掺杂非晶硅薄膜层覆盖所述刻蚀阻挡层，以及所述蚀阻挡层覆盖区域以外的所述本征非晶硅薄膜层；
图形化所述本征非晶硅薄膜层和掺杂非晶硅薄膜层形成本征非晶硅层和掺杂非晶硅层；
所述刻蚀阻挡层位于所述栅极金属层正上方，宽度小于所述栅极金属层的宽度，厚度大于所述掺杂非晶硅层；所述掺杂非晶硅层对应所述刻蚀阻挡层表面形成沟道。
6.如权利要求5所述的一种薄膜晶体管的制作方法，其特征在于，在所述非晶硅层上形成二硅化镍材质的金属种子层的步骤包括：
形成覆盖所述沟道的保护层；
在所述掺杂非晶硅层上形成所述金属种子层。
7.如权利要求5所述的一种薄膜晶体管的制作方法，其特征在于，所述非晶硅层在所述金属种子层的诱导作用下以及退火处理转化为多晶硅层的步骤包括：
通过退火结晶将本征非晶硅层转化为本征多晶硅层，将掺杂非晶硅层转化为掺杂多晶硅层；退火结晶温度范围在400至600℃之间，退火结晶的时间范围在0.5至2h之间。
8.如权利要求1所述的一种薄膜晶体管的制作方法，其特征在于，所述非晶硅层在所述金属种子层的诱导作用下以及退火处理转化为多晶硅层之后还包括源极和漏极的成型方法：
在掺杂多晶硅层上形成源极和漏极；
在源极和漏极上形成层间绝缘层。
9.如权利要求1所述的一种薄膜晶体管的制作方法，其特征在于，包括：
采用第一道光罩制程在衬底表面形成栅极金属层；
在栅极金属层上依次堆叠形成栅极绝缘层、本征非晶硅薄膜层；
采用第二道光罩制程在本征非晶硅层上形成刻蚀阻挡层；
在刻蚀阻挡层上形成掺杂非晶硅薄膜层，所述掺杂非晶硅薄膜层覆盖所述刻蚀阻挡层，以及所述蚀阻挡层覆盖区域以外的所述本征非晶硅薄膜层；
采用第三道光罩制程形成本征非晶硅层和掺杂非晶硅层，所述掺杂非晶硅层对应刻蚀阻挡层表面形成沟道；
采用第四道光罩制程形成覆盖所述沟道的保护层；
在掺杂非晶硅层上形成二硅化镍材质的金属种子层；
通过所述金属种子层的诱导作用以及退火处理将本征非晶硅层转化为本征多晶硅层，将掺杂非晶硅层转化为掺杂多晶硅层；
采用第五道光罩制程在掺杂多晶硅层上形成源极和漏极；
在源极和漏极上形成层间绝缘层；以及
所述退火结晶温度范围在400至600℃之间，退火结晶的时间范围在0.5至2h之间。
10.一种显示面板，包括薄膜晶体管，其特征在于，所述薄膜晶体管包括如权利要求1-9任意一项所述的一种薄膜晶体管的制作方法制成。
CN201811587237.9A 2018-12-25 2018-12-25 一种薄膜晶体管的制作方法和显示面板 Pending CN109727875A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811587237.9A CN109727875A (zh) 2018-12-25 2018-12-25 一种薄膜晶体管的制作方法和显示面板
PCT/CN2019/123232 WO2020134937A1 (zh) 2018-12-25 2019-12-05 薄膜晶体管的制作方法和显示面板
US17/312,005 US11728412B2 (en) 2018-12-25 2019-12-05 Method for manufacturing thin film transistor, and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811587237.9A CN109727875A (zh) 2018-12-25 2018-12-25 一种薄膜晶体管的制作方法和显示面板

Publications (1)

Publication Number Publication Date
CN109727875A true CN109727875A (zh) 2019-05-07

Family

ID=66297103

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811587237.9A Pending CN109727875A (zh) 2018-12-25 2018-12-25 一种薄膜晶体管的制作方法和显示面板

Country Status (3)

Country Link
US (1) US11728412B2 (zh)
CN (1) CN109727875A (zh)
WO (1) WO2020134937A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020134937A1 (zh) * 2018-12-25 2020-07-02 惠科股份有限公司 薄膜晶体管的制作方法和显示面板

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1102908A (zh) * 1993-06-22 1995-05-24 株式会社半导体能源研究所 半导体器件及其制造方法
CN1112287A (zh) * 1993-12-20 1995-11-22 夏普公司 半导体器件及其制造方法
US20020086470A1 (en) * 2000-12-29 2002-07-04 Lg.Philips Lcd Co., Ltd. Method for crystallizing amorphous silicon and fabricating thin film transistor using crystallized silicon
US20040263707A1 (en) * 2003-06-28 2004-12-30 Seo Hyun Sik Liquid crystal display panel and method of fabricating thereof
US20040266082A1 (en) * 2003-06-25 2004-12-30 Lg.Philips Lcd Co., Ltd. Method of fabricating bottom-gated polycrystalline silicon thin film transistor
CN1741257A (zh) * 1993-03-12 2006-03-01 株式会社半导体能源研究所 晶体管和半导体电路的制造方法
CN101819999A (zh) * 2010-05-17 2010-09-01 广东中显科技有限公司 一种用于横向诱导晶化低温多晶硅薄膜的多层膜结构
CN102074502A (zh) * 2009-11-20 2011-05-25 乐金显示有限公司 制造阵列基板的方法
CN107611141A (zh) * 2017-08-28 2018-01-19 深圳市华星光电技术有限公司 多晶硅基板、薄膜晶体管基板和制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6713330B1 (en) * 1993-06-22 2004-03-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor
US6423196B1 (en) * 1997-11-19 2002-07-23 Tosoh Smd, Inc. Method of making Ni-Si magnetron sputtering targets and targets made thereby
US20020015268A1 (en) 2000-03-24 2002-02-07 Sining Mao Spin valve head using high-coercivity hard bias layer
CN109727875A (zh) 2018-12-25 2019-05-07 惠科股份有限公司 一种薄膜晶体管的制作方法和显示面板

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1741257A (zh) * 1993-03-12 2006-03-01 株式会社半导体能源研究所 晶体管和半导体电路的制造方法
CN1102908A (zh) * 1993-06-22 1995-05-24 株式会社半导体能源研究所 半导体器件及其制造方法
CN1112287A (zh) * 1993-12-20 1995-11-22 夏普公司 半导体器件及其制造方法
US20020086470A1 (en) * 2000-12-29 2002-07-04 Lg.Philips Lcd Co., Ltd. Method for crystallizing amorphous silicon and fabricating thin film transistor using crystallized silicon
US20040266082A1 (en) * 2003-06-25 2004-12-30 Lg.Philips Lcd Co., Ltd. Method of fabricating bottom-gated polycrystalline silicon thin film transistor
US20040263707A1 (en) * 2003-06-28 2004-12-30 Seo Hyun Sik Liquid crystal display panel and method of fabricating thereof
CN102074502A (zh) * 2009-11-20 2011-05-25 乐金显示有限公司 制造阵列基板的方法
CN101819999A (zh) * 2010-05-17 2010-09-01 广东中显科技有限公司 一种用于横向诱导晶化低温多晶硅薄膜的多层膜结构
CN107611141A (zh) * 2017-08-28 2018-01-19 深圳市华星光电技术有限公司 多晶硅基板、薄膜晶体管基板和制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
彭尚龙等: "《镍硅化物诱导横向晶化制备高性能多晶硅薄膜晶体管》", 《液晶与显示》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020134937A1 (zh) * 2018-12-25 2020-07-02 惠科股份有限公司 薄膜晶体管的制作方法和显示面板
US11728412B2 (en) 2018-12-25 2023-08-15 HKC Corporation Limited Method for manufacturing thin film transistor, and display panel

Also Published As

Publication number Publication date
US20220013656A1 (en) 2022-01-13
US11728412B2 (en) 2023-08-15
WO2020134937A1 (zh) 2020-07-02

Similar Documents

Publication Publication Date Title
CN106206622B (zh) 一种阵列基板及其制备方法、显示装置
KR101912888B1 (ko) 아르곤 가스 희석으로 실리콘 함유 층을 증착하기 위한 방법들
EP2506308B1 (en) Method for manufacturing amorphous oxide thin film transistor
JP5395384B2 (ja) 薄膜トランジスタの作製方法
CN103839825A (zh) 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法
US8796692B2 (en) Thin-film semiconductor device and method for fabricating thin-film semiconductor device
US20160043212A1 (en) Thin film transistor, array substrate and manufacturing method thereof, and display device
US8569764B2 (en) Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same
JP2006332674A (ja) 表示装置用配線、これを含む薄膜トランジスタ表示板、及びその製造方法
JP2004072092A (ja) シリコン薄膜の結晶化方法、これを用いた薄膜トランジスタ及び前記薄膜トランジスタを備えた平板ディスプレイ素子
US9431543B2 (en) Thin-film semiconductor device for display apparatus and method of manufacturing same
WO2015123913A1 (zh) 制作低温多晶硅薄膜晶体管和阵列基板的方法
US20130037808A1 (en) Thin-film transistor device and method for manufacturing thin-film transistor device
US7253037B2 (en) Method of fabricating thin film transistor
CN105097666A (zh) 低温多晶硅tft基板的制作方法及低温多晶硅tft基板
JP2009088106A (ja) 半導体層とこの半導体層を用いた半導体装置および表示装置
US9236254B2 (en) Substrate having thin film and method of thin film formation
CN109727875A (zh) 一种薄膜晶体管的制作方法和显示面板
KR101761634B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US20140183520A1 (en) Oxide thin film transistor structure and method thereof
KR101457705B1 (ko) 전자 디바이스의 제조방법
US8742413B2 (en) Photosensor and method of manufacturing the same
KR20090103553A (ko) 박막트랜지스터의 제조방법
KR100504538B1 (ko) 비정질 실리콘의 결정화 방법 및 이를 이용한액정표시장치의제조방법
CN105304650A (zh) 薄膜晶体管阵列基板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190507

RJ01 Rejection of invention patent application after publication