CN101424847B - Tft-lcd像素结构及其制造方法 - Google Patents
Tft-lcd像素结构及其制造方法 Download PDFInfo
- Publication number
- CN101424847B CN101424847B CN 200710176465 CN200710176465A CN101424847B CN 101424847 B CN101424847 B CN 101424847B CN 200710176465 CN200710176465 CN 200710176465 CN 200710176465 A CN200710176465 A CN 200710176465A CN 101424847 B CN101424847 B CN 101424847B
- Authority
- CN
- China
- Prior art keywords
- layer
- amorphous silicon
- tft
- light
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title abstract description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 70
- 239000010408 film Substances 0.000 claims abstract description 44
- 239000010409 thin film Substances 0.000 claims abstract description 40
- 238000002161 passivation Methods 0.000 claims abstract description 35
- 238000000151 deposition Methods 0.000 claims abstract description 17
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 16
- 238000001039 wet etching Methods 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 34
- 229920002120 photoresistant polymer Polymers 0.000 claims description 30
- 238000009413 insulation Methods 0.000 claims description 18
- 239000012528 membrane Substances 0.000 claims description 17
- 238000005516 engineering process Methods 0.000 claims description 14
- 238000004380 ashing Methods 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 230000008021 deposition Effects 0.000 claims description 9
- 238000001259 photo etching Methods 0.000 claims description 9
- 238000004062 sedimentation Methods 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 21
- 238000005530 etching Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 8
- 239000011733 molybdenum Substances 0.000 description 8
- 238000002360 preparation method Methods 0.000 description 6
- 229910000809 Alumel Inorganic materials 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910001182 Mo alloy Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910001080 W alloy Inorganic materials 0.000 description 4
- 239000004411 aluminium Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004070 electrodeposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种TFT-LCD像素结构及其制造方法。像素结构包括薄膜晶体管、栅线、数据线和像素电极，所述薄膜晶体管中沟道区域的上方形成有遮挡来自液晶层光线的遮光结构层。制造方法包括：在基板上形成栅电极和栅线；连续沉积栅绝缘层、非晶硅薄膜和n+非晶硅薄膜，形成非晶硅层和n+非晶硅层；形成数据线和源漏电极层；沉积钝化层；通过半曝光、湿刻后灰化处理工艺在形成像素电极的同时在沟道区域的上方形成遮挡来自液晶层光线的遮光结构层。本发明通过在薄膜晶体管的沟道区域上方构建遮光结构层，实现对薄膜晶体管中沟道区域的遮盖，从而有效地减小了来自液晶层光线对非晶硅层的影响，降低了漏电流，改善了转移特性，提高了画面品质。
Description
技术领域
本发明涉及一种薄膜晶体管液晶显示器，尤其是一种薄膜晶体管液晶显示器像素结构及其制造方法。
背景技术
薄膜晶体管液晶显示器(Thin Film Transistor Liquid CrystalDisplay，简称TFT-LCD)具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场占据了主导地位。对于TFT-LCD来说，薄膜晶体管(TFT)的结构以及制造工艺决定了产品性能，其中，漏电流IOFF是TFT特性的技术指标之一，理论上越小越好。
图12为现有技术TFT-LCD像素结构示意图，图13为图12中C-C向剖面图，图14为图12中D-D向剖面图，采用目前主流的5次掩模(5mask)或4次掩模(4mask)工艺制造。如图12～图14所示，现有技术TFT-LCD像素结构包括薄膜晶体管1、栅线2、数据线3和像素电极4，其中作为开关器件的薄膜晶体管1包括作为衬底的基板10，基板10上形成的栅电极11；在栅电极11上形成的栅绝缘层12、非晶硅层13和n+非晶硅层14；之上依次形成源漏电极层15、钝化层16和像素电极，钝化层16覆盖整个基板10，位于漏电极的上方开设有钝化层过孔，像素电极通过钝化层过孔与漏电极连接。
因为传统的阵列基板结构多采用非晶硅半导体材料，对光较敏感，因此为了降低各种光线对非晶硅半导体的影响，现有技术一般采用低栅结构对来自背光源的光线进行遮挡，同时通过在彩膜基板上设置黑矩阵来降低入射光的影响。但实际上，现有技术上述阵列基板结构虽通过在底部设置不透明的栅电极结构使对光线敏感的非晶硅半导体可以免受来自背光源光线的照射，但其顶层的钝化层一般采用SiNx，SiNx是一种透明材料，因此无法遮挡来自液晶层的光线，导致漏电流IOFF提高，降低了画面品质。
发明内容
本发明的目的是提供一种TFT-LCD像素结构及其制造方法，通过遮挡有效减小薄膜晶体管中非晶硅层受液晶层光线的影响，降低漏电流。
为了实现上述目的，本发明提供了一种TFT-LCD像素结构，包括薄膜晶体管、栅线、数据线和像素电极，所述薄膜晶体管中沟道区域的上方形成有遮挡来自液晶层光线的遮光结构层，所述遮光结构层由像素电极层薄膜和光刻胶组成，并经过半曝光、湿刻后灰化处理。
所述遮光结构层在所述薄膜晶体管的钝化层上形成。
所述遮光结构层的面积大于或等于所述薄膜晶体管中栅电极的面积。
在上述TFT-LCD像素结构技术方案基础上，所述薄膜晶体管包括：
栅电极，形成在基板上；
栅绝缘层，形成在所述栅电极上，并覆盖整个基板；
非晶硅层，形成在所述栅绝缘层上，并位于所述栅电极之上；
n+非晶硅层，形成在所述非晶硅层上；
源漏电极层，形成在所述n+非晶硅层上，并形成沟道区域；
钝化层，形成在所述源漏电极层上，并覆盖整个基板，其上形成有使所述像素电极与源漏电极层的漏电极连接的钝化层过孔；
遮光结构层，形成在所述钝化层上，并位于所述沟道区域的上方。
为了实现上述目的，本发明还提供了一种TFT-LCD像素结构的制造方法，包括：
步骤1、在基板上沉积金属薄膜，通过光刻工艺和蚀刻工艺形成栅电极和栅线；
步骤2、在完成步骤1的基板上连续沉积栅绝缘层、非晶硅薄膜和n+非晶硅薄膜，通过光刻工艺和蚀刻工艺，在所述栅电极上形成非晶硅层和n+非晶硅层；
步骤3、在完成步骤2的基板上沉积金属薄膜，通过光刻工艺和蚀刻工艺形成数据线和源漏电极层，同时刻蚀掉暴露的n+非晶硅层，形成沟道区域；
步骤4、在完成步骤3的基板上沉积钝化层，并形成钝化层过孔；
步骤5、在完成步骤4的基板上形成像素电极薄膜，通过半曝光、湿刻后灰化处理工艺，形成通过所述钝化层过孔与所述源漏电极层中的漏电极连接的像素电极，同时在所述沟道区域的上方形成遮挡来自液晶层光线的遮光结构层，所述遮光结构层由像素电极层薄膜和光刻胶组成。
其中，所述步骤5具体为：
步骤51、在完成步骤4的基板上依次沉积像素电极层薄膜和涂敷光刻胶；
步骤52、通过掩膜版使像素区域为半曝光区域，使沟道区域为不曝光区域，像素区域和沟道区域的以外区域为完全曝光区域；
步骤53、通过湿刻工艺去除完全曝光区域的像素电极层薄膜；
步骤54、通过干刻工艺进行光刻胶灰化处理，去除像素区域的光刻胶，同时在所述沟道区域上方形成由光刻胶和像素电极层薄膜组成的遮光结构层。
本发明提出了一种TFT-LCD像素结构及其制造方法，在传统结构的基础上，通过在薄膜晶体管的沟道区域上方构建遮光结构层，实现对薄膜晶体管中沟道区域的遮盖，从而有效地减小了来自液晶层的光线对非晶硅层的影响，降低了漏电流IOFF，改善了转移特性，提高了画面品质。进一步地，本发明TFT-LCD像素结构的制造方法一方面对像素电极层和遮光结构层分别采用半曝光和不曝光处理，另一方面对像素电极层进行湿刻后不进行剥离，而是采用灰化处理去掉像素电极层上的光刻胶，使本发明TFT-LCD像素结构的制造方法在现有的工艺条件下即可实施。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
图1为本发明TFT-LCD像素结构示意图；
图2为图1中A-A向的剖面图；
图3为图1中B-B向的剖面图；
图4为本发明形成栅电极和栅线的示意图；
图5为本发明形成栅绝缘层和有源层的示意图；
图6为本发明形成源漏电极层和数据线的示意图；
图7为本发明形成钝化层的示意图；
图8为本发明形成像素电极层和光刻胶的示意图；
图9为本发明像素电极层曝光显影后的示意图；
图10为本发明像素电极层蚀刻后的示意图；
图11为本发明TFT-LCD像素结构的制造方法的流程图；
图12为现有技术TFT-LCD像素结构示意图；
图13为图12中C-C向剖面图；
图14为图12中D-D向剖面图。
附图标记说明：
1-薄膜晶体管； 2-栅线； 3-数据线；
4-像素电极； 5-遮光结构层； 10-基板；
11-栅电极； 12-栅绝缘层； 13-非晶硅层；
14-n+非晶硅层； 15-源漏电极层； 16-钝化层；
17-像素电极层薄膜； 18-光刻胶。
具体实施方式
图1为本发明TFT-LCD像素结构示意图。如图1所示，TFT-LCD像素结构包括薄膜晶体管1、栅线2、数据线3、像素电极4和遮光结构层5，交叉设置的栅线2和数据线3限定了数个像素区域，像素电极4设置在像素区域内，薄膜晶体管1作为开关器件，其上形成沟道区域，而遮光结构层5则设置在薄膜晶体管1中沟道区域的上方，实现对薄膜晶体管1中非晶硅层的遮盖，从而有效地减小了来自液晶层的光线对非晶硅层的影响，降低了漏电流IOFF，改善了转移特性，提高了画面品质。
图2为图1中A-A向的剖面图，图3为图1中B-B向的剖面图，可以进一步说明本发明TFT-LCD像素结构。如图2和图3所示，薄膜晶体管1由依次形成在基板10上的栅电极11、栅绝缘层12、非晶硅层13、n+非晶硅层14、源漏电极层15和钝化层16构成，栅电极11作为有源元器件的开关，非晶硅层13作为沟道区域，源漏电极层15包括源电极和漏电极，n+非晶硅层的主要作用是为了减少金属的源漏电极层与非晶硅层之间的接触电阻。其中栅电极11与栅线2连接，源漏电极层15中的源电极与数据线3连接，源漏电极层15中的漏电极与像素电极4连接，遮光结构层5设置在位于非晶硅层13之上的钝化层16上，减小了来自液晶层的光线照射到沟道区域的光强度。
下面通过TFT-LCD像素结构的制造过程说明本发明的技术方案。
图4为本发明形成栅电极和栅线的示意图。如图4所示，使用磁控溅射方法，在基板10上制备一层厚度为
的金属薄膜。金属薄膜通常使用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属，也可以使用上述几种材料薄膜的组合。用栅电极和栅线掩模版通过曝光工艺和蚀刻工艺，在基板10的一定区域上形成栅电极11和栅线图案。
图5为本发明形成栅绝缘层和有源层的示意图。如图5所示，利用化学气相沉积的方法在完成栅线和栅电极11图案的基板10上连续沉积厚度为
的栅绝缘层12(栅电极绝缘层薄膜)、厚度为
的非晶硅薄膜和厚度为
的n+非晶硅薄膜(搀杂的非晶硅薄膜)。栅绝缘层12材料通常是氮化硅，也可以使用氧化硅和氮氧化硅等。用有源层掩模版进行曝光后对非晶硅薄膜和n+非晶硅薄膜进行刻蚀，形成非晶硅层13和n+非晶硅层14，n+非晶硅层14的主要作用是为了减少非晶硅层13与金属的源漏电极层15之间的接触电阻。
图6为本发明形成源漏电极层和数据线的示意图。如图6所示，采用栅电极类似的制备方法，在基板10上沉积一层厚度为
金属薄膜，通常使用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属，也可以使用上述几种材料薄膜的组合。通过源电极、漏电极和数据线掩模版在一定区域上形成数据线、源漏电极层15，源漏电极层15中的源电极与数据线连接，采用刻蚀工艺去掉暴露的n+非晶硅层14，露出非晶硅层13，形成沟道区域。
图7为本发明形成钝化层的示意图。如图7所示，用制备栅绝缘层和有源层类似的方法，在整个基板10上沉积一层厚度为的钝化层16，其材料通常是氮化硅。通过钝化层掩模版，利用曝光和刻蚀工艺在源漏电极层15的漏电极位置形成钝化层过孔。
图8～图10为本发明形成遮光结构层的示意图，其中图8为本发明形成像素电极层薄膜和光刻胶的示意图，图9为本发明像素电极层薄膜曝光显影后的示意图，图10为本发明像素电极层薄膜蚀刻后的示意图。在完成上述结构的整个基板10上沉积一层像素电极层薄膜17，随后涂敷一层光刻胶18，如图8所示，之后进行像素电极层薄膜17的掩膜曝光，最终形成本发明遮光结构层。具体地，为了形成本发明的遮光结构层，该掩膜在像素区域采用半曝光的掩膜结构，在薄膜晶体管的沟道区域采用不曝光的掩膜结构，在像素区域和沟道区域的以外区域采用完全曝光的掩膜结构，曝光显影后的结构如图9所示。随后进行像素电极层薄膜的刻蚀，一般采用湿刻工艺，将完全曝光、裸露的像素电极层薄膜部分去掉，湿刻后的结构如图10所示。与传统工艺不同，随后不进行光刻胶18剥离，而是进入干刻工艺，进行光刻胶18的灰化，灰化过程中将像素区域的光刻胶18去掉，与此同时，由于薄膜晶体管的沟道区域没有曝光，光刻胶厚度较厚，因此会保留下来，在形成像素电极时形成本发明的遮光结构层5，如图3所示。上述半曝光的掩膜结构可以是灰色调(Gray-Tone)掩膜版，也可以是半色调(Half-Tone)掩膜版。遮光结构层5的面积可以与底部的栅电极11相等，也可以略大于栅电极11的面积。
从上述技术方案可以看出，本发明提出了一种新型的TFT-LCD像素结构，在传统结构的基础上，在薄膜晶体管的沟道区域上方构建遮光结构层，实现对薄膜晶体管中沟道区域的遮盖，从而有效地减小了来自液晶层的反射光对非晶硅层的影响，降低了漏电流IOFF，改善了转移特性，提高了画面品质。此外，本发明TFT-LCD像素结构在现有的工艺条件下即可实施。
图11为本发明TFT-LCD像素结构的制造方法的流程图，具体为：
步骤1、在基板上沉积金属薄膜，通过光刻工艺和蚀刻工艺形成栅电极和栅线；
步骤2、在完成步骤1的基板上连续沉积栅绝缘层、非晶硅薄膜和n+非晶硅薄膜，通过光刻工艺和蚀刻工艺，在所述栅电极上形成非晶硅层和n+非晶硅层；
步骤3、在完成步骤2的基板上沉积金属薄膜，通过光刻工艺和蚀刻工艺形成数据线和源漏电极层，同时刻蚀掉暴露的n+非晶硅层，形成沟道区域；
步骤4、在完成步骤3的基板上沉积钝化层，并形成钝化层过孔；
步骤5、在完成步骤4的基板上形成像素电极薄膜，通过半曝光、湿刻后灰化处理工艺，形成通过所述钝化层过孔与所述源漏电极层中的漏电极连接的像素电极，同时在所述沟道区域的上方形成遮挡来自液晶层光线的遮光结构层。
本发明TFT-LCD像素结构的制造方法通过在薄膜晶体管中沟道区域的上方形成遮光结构层实现对薄膜晶体管中非晶硅层的遮盖，从而有效地减小了来自液晶层的光线对非晶硅层的影响，降低了漏电流IOFF，改善了转移特性，提高了画面品质。
步骤1中，使用磁控溅射方法，在基板上制备一层厚度为
至
的金属薄膜。金属薄膜通常使用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属，也可以使用上述几种材料薄膜的组合。用栅电极和栅线掩模版通过曝光工艺和蚀刻工艺，在基板的一定区域上形成栅电极和栅线图案。
步骤2中，利用化学气相沉积的方法在完成栅线和栅电极图案的基板上连续沉积厚度为
的栅绝缘层(栅电极绝缘层薄膜)、厚度为的非晶硅薄膜和厚度为
的n+非晶硅薄膜(搀杂的非晶硅薄膜)。栅绝缘层材料通常是氮化硅，也可以使用氧化硅和氮氧化硅等。用有源层掩模版进行曝光后对非晶硅薄膜和n+非晶硅薄膜进行刻蚀，形成非晶硅层和n+非晶硅层，n+非晶硅层的主要作用是为了减少非晶硅层与金属的源漏电极层之间的接触电阻。
步骤3中，采用栅电极类似的制备方法，在基板上沉积一层厚度为
金属薄膜，通常使用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属，也可以使用上述几种材料薄膜的组合。通过源电极、漏电极和数据线掩模版在一定区域上形成数据线和源漏电极层，源漏电极层中的源电极与数据线连接，采用刻蚀工艺去掉暴露的n+非晶硅层，露出非晶硅层，形成沟道区域。
步骤4中，用制备栅绝缘层和有源层类似的方法，在整个基板上沉积一层厚度为的钝化层，其材料通常是氮化硅。通过钝化层掩模版，利用曝光和刻蚀工艺在源漏电极层的漏电极位置形成钝化层过孔。
步骤5中，在完成上述结构的整个基板上沉积一层像素电极层薄膜，随后涂敷一层光刻胶，之后进行像素电极层薄膜的掩膜曝光，通过半曝光、湿刻后灰化处理工艺最终形成本发明遮光结构层。具体地，步骤5具体为：
步骤51、在完成步骤4的基板上依次沉积像素电极层薄膜和涂敷光刻胶；
步骤52、通过掩膜版使像素区域为半曝光区域，使沟道区域为不曝光区域，像素区域和沟道区域的以外区域为完全曝光区域；
步骤53、通过湿刻工艺去除完全曝光区域的像素电极层薄膜；
步骤54、通过干刻工艺进行光刻胶灰化处理，去除像素区域的光刻胶，同时在所述沟道区域上方形成所述遮光结构层。
为了形成本发明的遮光结构层，本发明TFT-LCD像素结构的制造方法在像素区域采用半曝光的掩膜结构，在薄膜晶体管的沟道区域采用不曝光的掩膜结构，在像素区域和沟道区域的以外区域采用完全曝光的掩膜结构，形成半曝光区域、不曝光区域和完全曝光区域。随后进行湿刻，将完全曝光区域的裸露部分去掉。与传统工艺不同，随后不进行光刻胶剥离，而是进入干刻工艺，进行光刻胶的灰化，灰化过程中将像素区域的光刻胶取掉，与此同时，由于薄膜晶体管的沟道区域没有曝光，光刻胶厚度较厚，因此会保留下来，在形成像素电极时，一方面使像素电极通过钝化层过孔与源漏电极层中的漏电极连接，同时在沟道区域上方形成本发明的遮光结构层。上述半曝光的掩膜结构可以是灰色调(Gray-Tone)掩膜版，也可以是半色调(Half-Tone)掩膜版。遮光结构层的面积可以与底部的栅电极的面积相等，也可以略大于栅电极的面积。
本发明上述技术方案一方面对像素电极层和遮光结构层分别采用半曝光和不曝光处理，另一方面对像素电极层进行湿刻后不进行剥离，而是采用灰化处理去掉像素电极层上的光刻胶，使本发明TFT-LCD像素结构的制造方法在现有的工艺条件下即可实施，只需对目前主流的5次掩模(5mask)或4次掩模(4mask)工艺进行少量调整，即可有效降低薄膜晶体管的漏电流，改善了转移特性，提高了画面品质。
最后应说明的是：以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围。
Claims (6)
1.一种TFT-LCD像素结构，包括薄膜晶体管、栅线、数据线和像素电极，其特征在于，所述薄膜晶体管中沟道区域的上方形成有遮挡来自液晶层光线的遮光结构层，所述遮光结构层由像素电极层薄膜和光刻胶组成，并经过半曝光、湿刻后灰化处理。
2.根据权利要求1所述的TFT-LCD像素结构，其特征在于，所述遮光结构层在所述薄膜晶体管的钝化层上形成。
3.根据权利要求1所述的TFT-LCD像素结构，其特征在于，所述遮光结构层的面积大于或等于所述薄膜晶体管中栅电极的面积。
4.根据权利要求1～3中任一权利要求所述的TFT-LCD像素结构，其特征在于，所述薄膜晶体管包括：
栅电极，形成在基板上；
栅绝缘层，形成在所述栅电极上，并覆盖整个基板；
非晶硅层，形成在所述栅绝缘层上，并位于所述栅电极之上；
n+非晶硅层，形成在所述非晶硅层上；
源漏电极层，形成在所述n+非晶硅层上，并形成沟道区域；
钝化层，形成在所述源漏电极层上，并覆盖整个基板，其上形成有使所述像素电极与源漏电极层的漏电极连接的钝化层过孔；
遮光结构层，形成在所述钝化层上，并位于所述沟道区域的上方。
5.一种TFT-LCD像素结构的制造方法，其特征在于，包括：
步骤1、在基板上沉积金属薄膜，通过光刻工艺和蚀刻工艺形成栅电极和栅线；
步骤2、在完成步骤1的基板上连续沉积栅绝缘层、非晶硅薄膜和n+非晶硅薄膜，通过光刻工艺和蚀刻工艺，在所述栅电极上形成非晶硅层和n+非晶硅层；
步骤3、在完成步骤2的基板上沉积金属薄膜，通过光刻工艺和蚀刻工艺形成数据线和源漏电极层，同时刻蚀掉暴露的n+非晶硅层，形成沟道区域；
步骤4、在完成步骤3的基板上沉积钝化层，并形成钝化层过孔；
步骤5、在完成步骤4的基板上形成像素电极层薄膜，通过半曝光、湿刻后灰化处理工艺，形成通过所述钝化层过孔与所述源漏电极层中的漏电极连接的像素电极，同时在所述沟道区域的上方形成遮挡来自液晶层光线的遮光结构层，所述遮光结构层由像素电极层薄膜和光刻胶组成。
6.根据权利要求5所述的TFT-LCD像素结构的制造方法，其特征在于，所述步骤5具体为：
步骤51、在完成步骤4的基板上依次沉积像素电极层薄膜和涂敷光刻胶；
步骤52、通过掩膜版使像素区域为半曝光区域，使沟道区域为不曝光区域，像素区域和沟道区域的以外区域为完全曝光区域；
步骤53、通过湿刻工艺去除完全曝光区域的像素电极层薄膜；
步骤54、通过干刻工艺进行光刻胶灰化处理，去除像素区域的光刻胶，同时在所述沟道区域上方形成由光刻胶和像素电极层薄膜组成的遮光结构层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200710176465 CN101424847B (zh) | 2007-10-29 | 2007-10-29 | Tft-lcd像素结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200710176465 CN101424847B (zh) | 2007-10-29 | 2007-10-29 | Tft-lcd像素结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101424847A CN101424847A (zh) | 2009-05-06 |
| CN101424847B true CN101424847B (zh) | 2010-06-02 |
Family
ID=40615543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200710176465 Active CN101424847B (zh) | 2007-10-29 | 2007-10-29 | Tft-lcd像素结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101424847B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8471973B2 (en) * | 2009-06-12 | 2013-06-25 | Au Optronics Corporation | Pixel designs of improving the aperture ratio in an LCD |
| CN103337497A (zh) * | 2013-06-28 | 2013-10-02 | 北京京东方光电科技有限公司 | 一种阵列基板及其制造方法、显示装置 |
| CN106324896B (zh) * | 2016-10-27 | 2019-03-15 | 京东方科技集团股份有限公司 | 显示基板及其驱动方法和制备方法、显示面板、显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1205087A (zh) * | 1996-10-16 | 1999-01-13 | 精工爱普生株式会社 | 液晶装置用的基板、液晶装置和投射型显示装置 |
| CN1334483A (zh) * | 2000-07-26 | 2002-02-06 | 精工爱普生株式会社 | 电光装置,电光装置用基板及投影型显示装置 |
| EP1365277A3 (en) * | 2002-05-21 | 2004-12-29 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| CN101000897A (zh) * | 2000-02-22 | 2007-07-18 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
-
2007
- 2007-10-29 CN CN 200710176465 patent/CN101424847B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1205087A (zh) * | 1996-10-16 | 1999-01-13 | 精工爱普生株式会社 | 液晶装置用的基板、液晶装置和投射型显示装置 |
| CN101000897A (zh) * | 2000-02-22 | 2007-07-18 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| CN1334483A (zh) * | 2000-07-26 | 2002-02-06 | 精工爱普生株式会社 | 电光装置,电光装置用基板及投影型显示装置 |
| EP1365277A3 (en) * | 2002-05-21 | 2004-12-29 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101424847A (zh) | 2009-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5079392B2 (ja) | Ｔｆｔ−ｌｃｄアレイ基板構造及びその製造方法 | |
| CN101656232B (zh) | 薄膜晶体管阵列基板制造方法 | |
| US9523895B2 (en) | TFT-LCD array substrate and manufacturing method thereof | |
| TWI232556B (en) | Thin film transistor array and its manufacturing method, liquid crystal display apparatus using thin film transistor | |
| US9349760B2 (en) | Method of manufacturing a TFT-LCD array substrate having light blocking layer on the surface treated semiconductor layer | |
| US8642404B2 (en) | Thin film transistor liquid crystal display array substrate and manufacturing method thereof | |
| WO2017219438A1 (zh) | Tft基板的制造方法 | |
| US20150221669A1 (en) | Thin FilmTransistor, Array Substrate, And Manufacturing Method Thereof | |
| CN100489631C (zh) | 一种tft lcd阵列基板结构及其制造方法 | |
| JP2011091279A (ja) | 薄膜トランジスタの製造方法 | |
| WO2016201609A1 (zh) | 金属氧化物薄膜晶体管、显示面板及两者的制备方法 | |
| KR20190077570A (ko) | 어레이 기판, 그 제조 방법 및 표시 장치 | |
| JP2008166671A (ja) | 薄膜トランジスターの製造方法 | |
| CN101424847B (zh) | Tft-lcd像素结构及其制造方法 | |
| KR20160101211A (ko) | 박막 트랜지스터 어레이 기판 및 그의 제조 방법 | |
| TWI424507B (zh) | 薄膜電晶體陣列基板的製造方法 | |
| US20180130830A1 (en) | Ltps array substrate and method for producing the same | |
| US7125756B2 (en) | Method for fabricating liquid crystal display device | |
| CN110112072B (zh) | 阵列基板的制造方法和阵列基板 | |
| TWI396916B (zh) | 薄膜電晶體陣列基板之製作方法 | |
| KR20190065458A (ko) | 어레이 기판 및 어레이 기판의 제조방법 | |
| US20050148123A1 (en) | Method for fabricating self-aligned thin-film transistor | |
| WO2018161372A1 (zh) | 薄膜晶体管阵列基板及其制备方法、显示装置 | |
| CN110729250A (zh) | 阵列基板的制造方法及阵列基板 | |
| CN100368910C (zh) | 像素结构的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY Effective date: 20141128 Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD Free format text: FORMER OWNER: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY CO., LTD. Effective date: 20141128 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 100176 DAXING, BEIJING TO: 100015 CHAOYANG, BEIJING |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20141128 Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No. Patentee after: BOE Technology Group Co., Ltd. Patentee after: Beijing BOE Photoelectricity Science & Technology Co., Ltd. Address before: 100176 Beijing economic and Technological Development Zone, West Central Road, No. 8 Patentee before: Beijing BOE Photoelectricity Science & Technology Co., Ltd. |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20201130 Address after: 215200 No. 1700, Wujiang economic and Technological Development Zone, Suzhou, Jiangsu, Zhongshan North Road Patentee after: Gaochuang (Suzhou) Electronics Co.,Ltd. Patentee after: BOE TECHNOLOGY GROUP Co.,Ltd. Address before: 100015 Jiuxianqiao Road, Beijing, No. 10, No. Patentee before: BOE TECHNOLOGY GROUP Co.,Ltd. Patentee before: BEIJING BOE OPTOELECTRONICS TECHNOLOGY Co.,Ltd. |
|
| TR01 | Transfer of patent right |