KR20020080935A - 금속유도화 측면결정화방법을 이용한 박막 트랜지스터의제조방법 - Google Patents
금속유도화 측면결정화방법을 이용한 박막 트랜지스터의제조방법 Download PDFInfo
- Publication number
- KR20020080935A KR20020080935A KR1020010020803A KR20010020803A KR20020080935A KR 20020080935 A KR20020080935 A KR 20020080935A KR 1020010020803 A KR1020010020803 A KR 1020010020803A KR 20010020803 A KR20010020803 A KR 20010020803A KR 20020080935 A KR20020080935 A KR 20020080935A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- mask
- forming
- gate
- high concentration
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 66
- 239000010408 film Substances 0.000 claims abstract description 75
- 239000004065 semiconductor Substances 0.000 claims abstract description 63
- 229910052751 metal Inorganic materials 0.000 claims abstract description 36
- 239000002184 metal Substances 0.000 claims abstract description 36
- 239000010409 thin film Substances 0.000 claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 claims abstract description 27
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000002425 crystallisation Methods 0.000 claims abstract description 14
- 230000008025 crystallization Effects 0.000 claims abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 5
- 239000012535 impurity Substances 0.000 claims description 27
- 239000007772 electrode material Substances 0.000 claims description 18
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 229910052787 antimony Inorganic materials 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 229910052763 palladium Inorganic materials 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 공정을 단순화할 수 있는, 금속유도화 측면결정화방법(MILC, Metal Induced Lateral Crystalization)을 이용한 오프셋 또는 LDD 구조를 갖는 박막 트랜지스터를 제조하는 방법에 관한 것이다.
본 발명의 MILC방법을 이용한 박막 트랜지스터의 제조방법은 절연기판상에 제1마스크를 사용하여 비정질의 반도체층을 형성하는 단계와; 상기 반도체층을 포함한 기판상에 게이트 절연막과 게이트 전극물질을 순차 형성하는 공정과; 상기 게이트 전극물질상에 제2마스크를 형성하는 단계와; 상기 제2마스크를 이용하여 상기 게이트 전극물질을 오버에칭하여 게이트를 형성하는 단계와; 상기 제2마스크를 이용하여 상기 게이트 절연막을 식각하여 반도체층 및 절연기판의 일부분을 노출시키는 단계와; 상기 노출된 절연기판 및 반도체층의 일부분과 상기 제2마스크상에 금속막을 형성하는 단계와; 상기 반도체층으로 고농도 불순물을 이온주입하여 고농도 소오스/드레인 영역을 형성하는 단계와; 상기 제2마스크를 제거하는 단계와; MILC방법을 이용하여 상기 비정질 실리콘막의 반도체층을 다결정 실리콘막의 반도체층으로 결정화하는 단계를 포함한다.
Description
본 발명은 평판디스플레이소자용 박막 트랜지스터의 제조방법에 관한 것으로서, 금속유도화 측면결정화방법(MILC, Metal Induced Lateral Crystalization)을 이용한 오프셋 또는 LDD 구조를 갖는 박막 트랜지스터를 제조하는 방법에 관한 것이다.
박막 트랜지스터의 반도체층으로 사용되는 다결정 실리콘막을 형성하는 방법은 기판상에 비정질 실리콘막을 증착한 다음 소정의 온도에서 결정화하여 다결정 실리콘막을 형성하였다.
비정질 실리콘막을 결정화하는 방법으로는 열처리에 의한 SPC(Solid Phase Crystalization), 레이저 결정화에 의한 ELA(Eximer Laser Anealing), MILC 등이 있다.
SPC 방법은 높은 결정화온도 및 장시간의 공정시간이 소요되는 문제점이 있으며, ELA 방법은 고가의 장비투자 및 레이저의 불안정성에 기인하는 시간적, 공간적 불균일성 등의 문제점이 있었다.
이에 비하여 MILC 방법은 통상의 열처리 설비를 이용하여 상대적으로 낮은 공정온도 및 공정시간이 짧은 이점이 있다. 이러한 MILC 방법을 이용한 박막 트랜지스터의 제조방법이 국내특허 10-0276378호에 개시되었다.
도 1a 내지 도 1e는 종래의 MILC 방법을 이용한 박막 트랜지스터의 제조방법을 설명하기 위한 공정 단면도를 도시한 것이다.
도 1a를 참조하면, 절연기판(10)상에 LPCVD(Low Pressure Chemical Vapor Deposition)법을 이용하여 비정질 실리콘막을 증착하고, 반도체층을 형성하기 위한 마스크(도면상에는 도시되지 않음)를 이용하여 상기 상기 비정질 실리콘막을 패터닝하여 비정질 실리콘막으로 된 반도체층(11)을 형성한다.
이어서, 상기 반도체층(11)을 포함한 절연기판(10)상에 게이트 절연막과 게이트 전극물질을 순차 형성한다. 도면상에는 도시되지 않았으나 상기 게이트 형성용 마스크를 이용하여 상기 게이트 전극물질과 게이트 절연막을 패터닝하여 반도체층(11)상에 그하부에 게이트 절연막(12)을 갖는 게이트(13)를 형성한다. 이때, 게이트(13)양측의 비정질 실리콘막으로 된 반도체층(11)이 노출되어진다.
도 1b를 참조하면, 노출된 반도체층(11)으로 고농도 불순물을 이온주입하여 고농도 불순물영역인 소오스영역(11S)과 드레인 영역(11D)을 형성한다. 이때, 반도체층(11)중 게이트(13)하부의 불순물이 도핑되지 않은 부분(11c)은 박막 트랜지스터의 채널영역으로 작용한다.
도 1c를 참조하면, 기판전면에 감광막을 도포한 다음 상기 게이트(13)보다 큰 폭을 갖도록 감광막 패턴(15)을 형성한다. 감광막 패턴(15)을 형성한 다음 기판전면에 금속막(14)을 스퍼터링법으로 증착한다. 이때, 금속막(14)으로는 Ni, Pd, Ti, Ag, Au, Al, Sb 등이 사용된다.
도 1d를 참조하면, 리프트 오프(lift-off) 방법을 이용하여 상기 감광막 패턴(15)을 제거하면, 상기 반도체층(11)의 일부를 노출시키는 금속막 오프셋영역(17)이 형성된다.
도 1e를 참조하면, 로(furnace)에서 열처리하여 비정질 실리콘막으로된 반도체층(11)을 결정화하여 다결정 실리콘막의 반도체층(11a)으로 변환된다. 이때, 반도체층(11)의 비정질 실리콘막중 금속막(14)과 콘택된 부분(18)은 MIC(MetalInduced Crystalization)방법에 의해 결정화되고, 금속막 오프셋영역(17)과 채널영역(11C)은 MILC 방법에 의해 결정화된다.
상기한 바와같은 종래의 MILC 방법을 이용한 박막 트랜지스터의 제조방법은 결정입자의 구조가 다른 MIC영역의 경계를 채널영역(11c)의 외부에 위치시킴으로써 소오스/드레인 접합영역(11S), (11D)의 결정구조가 동일하도록 하였다. 이에 따라 채널영역의 트랩현상을 방지하여 소자의 특성을 향상시킬 수 있었다.
그러나, 종래의 MILC 방법을 이용한 박막 트랜지스터의 제조방법은 금속막 오프셋영역(17)을 형성하기 위한 별도의 마스크공정이 추가되고, 이에 따라 생산성을 저하시키고 생산단가를 증가시키는 문제점이 있었다.
본 발명의 목적은 상기한 바와같은 종래 기술의 문제점을 해결하기 위한 것으로서, 추가의 마스크공정없이 MILC 방법을 이용하여 평판 디스플레이소자용 박막 트랜지스터를 제조할 수 있는 방법을 제공하는 데 그 목적이 있다.
본 발명의 다른 목적은 추가의 마스크 공정없이 오프셋구조 또는 LDD 구조를 형성할 수 있는 MILC방법을 이용한 평판 디스플레이소자용 박막 트랜지스터의 제조방법을 제공하는 데 그 목적이 있다.
도 1a 내지 도 1e는 종래의 MILC를 이용한 박막 트랜지스터의 제조방법을 설명하기 위한 공정 단면도,
도 2a 내지 도 2i는 본 발명의 실시예에 따른 MILC방법을 이용한 박막 트랜지스터의 제조방법을 설명하기 위한 공정단면도,
<도면의 주요부분에 대한 부호의 설명>
20 : 비정질 실리콘막의 반도체층 21 : 버퍼층
20a : 다결정 실리콘막의 반도체층 23 : 게이트 절연막
24a : 게이트 전극물질 24 : 게이트
25 : 감광막 26 : 금속 실리사이드막
27-1, 27-2 : 고농도 불순물영역 28-1, 28-2 : 저농도 불순물영역
22S, 22D : 소오스/드레인 영역 22C : 채널영역
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은 절연기판상에 제1마스크를 사용하여 비정질 실리콘막의 반도체층을 형성하는 단계와; 상기 반도체층을 포함한 기판상에 게이트 절연막과 게이트 전극물질을 순차 형성하는 단계와; 상기게이트 전극물질상에 제2마스크를 형성하는 단계와; 상기 제2마스크를 이용하여 상기 게이트 전극물질을 오버에칭하여 게이트를 형성하는 단계와; 상기 제2마스크를 이용하여 상기 게이트 절연막을 식각하여 반도체층 및 절연기판의 일부분을 노출시키는 단계와; 상기 노출된 절연기판 및 반도체층의 일부분과 상기 제2마스크상에 금속막을 형성하는 단계와; 상기 반도체층으로 고농도 불순물을 이온주입하여 고농도 소오스/드레인 영역을 형성하는 단계와; 상기 제2마스크를 제거하는 단계와; MILC방법을 이용하여 상기 비정질 실리콘막의 반도체층을 다결정 실리콘막의 반도체층으로 결정화하는 단계를 포함하는 박막 트랜지스터의 제조방법을 제공하는 것을 특징으로 한다.
또한, 본 발명은 절연기판상에 제1마스크를 사용하여 비정질실리콘막의 반도체층을 형성하는 단계와; 상기 반도체층을 포함한 기판상에 게이트 절연막과 게이트 전극물질을 순차 형성하는 단계와; 상기 게이트 전극물질상에 제2마스크를 형성하는 단계와; 상기 제2마스크를 이용하여 상기 게이트 전극물질을 오버에칭하여 게이트를 형성하는 단계와; 상기 제2마스크를 이용하여 상기 게이트 절연막을 식각하여 반도체층 및 절연기판의 일부분을 노출시키는 단계와; 상기 반도체층으로 고농도 불순물을 이온주입하여 고농도 소오스/드레인 영역을 형성하는 단계와; 상기 노출된 절연기판 및 반도체층의 일부분과 상기 제2마스크상에 금속막을 형성하는 단계와; 상기 제2마스크를 제거하는 단계와; MILC방법을 이용하여 상기 비정질 실리콘막의 반도체층을 다결정 실리콘막의 반도체층으로 결정화하는 단계를 포함하는 박막 트랜지스터의 제조방법을 제공하는 것을 특징으로 한다.
상기 박막 트랜지스터의 제조방법에 있어서, 상기 반도체층중 상기 게이트와 고농도 소오스/드레인영역사이의 불순물이 도핑되지 않은 영역은 오프셋영역으로 작용하는 것을 특징으로 하며, 상기 반도체층의 오프셋영역은 MILC방법을 이용한 결정화단계에서, 금속막 오프셋영역으로 작용하는 것을 특징으로 한다.
상기 박막 상기 박막 트랜지스터의 제조방법에 있어서, 상기 게이트영역와 고농도 소오스/드레인 영역사이에 상기 고농도 소오스/드레인 영역과 동일 도전형을 갖는 저농도 소오스/드레인 영역을 형성하는 단계를 더 포함하여, LDD 구조를 형성하는 것을 특징으로 하며, 상기 저농도 소오스/드레인 영역은 상기 MILC방법을 이용한 결정화단계에서, 금속막 오프셋영역으로 작용하는 것을 특징으로 한다.
상기 금속막으로 Ni, Pd, Ti, Ag, Au, Al, Sb 중 하나가 사용된다.
이하, 첨부한 도면을 참조하여, 본 발명의 일 실시예를 통해 본 발명을 보다 상세하게 설명하고자 한다.
도 2a 내지 도 2i는 본 발명의 실시예에 따른 MILC 방법을 이용한 박막 트랜지스터의 제조방법을 설명하기 위한 공정단면도를 도시한 것이다.
도 2a를 참조하면, 절연기판(20)상에 버퍼층(21)으로 산화막을 형성하고, 그위에 비정질 실리콘막을 형성한 다음 반도체층 형성용 마스크를 이용하여 상기 비정질 실리콘막을 패터닝하여 버퍼층(21)상에 비정질 실리콘막으로된 반도체층(22)을 형성한다.
도 2b를 참조하면, 상기 반도체층(22)을 포함한 상기 버퍼층(21)상에 게이트 절연막(23)과 게이트 전극물질(24a)을 순차 형성한다.
도 2c를 참조하면, 상기 게이트 전극물질(24a)상에 감광막(25)을 형성하고, 상기 감광막(25)을 마스크로 하여 상기 게이트 전극물질(24a)을 오버에칭하여 게이트(24)를 형성한다.
도 2d를 참조하면, 상기 감광막(25)을 마스크로 하여 상기 게이트 절연막(23)을 식각하여 그 하부의 반도체층(22) 및 버퍼층(21)의 일부분을 노출시킨다.
도 2e를 참조하면, 스퍼터링방법으로 금속막(26)을 증착하면, 상기 금속막(26)이 상기 노출된 반도체층(22) 및 버퍼층(21)과 상기 감광막(25)상에 형성된다. 이때 금속막(26)으로 Ni, Pd, Ti, Ag, Au, Al, Sb 등의 금속이 사용된다.
도 2f를 참조하면, 상기 반도체층(22)으로 n형 또는 p형 도전형을 갖는 고농도 불순물을 이온주입하여 고농도 불순물영역(27-1), (27-2)을 형성한다.
도 2g를 참조하면, 상기 감광막(25)을 제거하고, 상기 반도체층(22)으로 상기 고농도 불순물영역(27-1), (27-2)과 동일한 도전형을 갖는 저농도 불순물을 이온주입하여 저농도 불순물영역(28-1), (28-2)을 형성한다.
이로써, 상기 고농도 불순물 영역과 저농도 불순물 영역(27-1, 28-1)과 (27-2, 28-2)으로된 LDD구조의 소오스/드레인 영역(22S), (22D)을 형성한다. 이때, 소오스/드레인 영역(22S), (22D)사이의 불순물이 도핑되지 않은 반도체층(22C)은 박막 트랜지스터의 채널영역으로 작용한다.
상기 저농도 불순물영역(28-1), (28-2)은 비정질 실리콘막(22)을 결정화할 때 금속막 오프셋영역으로 작용한다.
도 2h를 참조하면, 로(furnace)에서 열처리하여 상기 반도체층(22)의 비정질 실리콘막을 다결정 실리콘막으로 결정화한다. 이때, 상기 고농도 불순물영역(27-1), (27-2)은 MIC방법에 의해 결정화되고 상기 저농도 불순물 영역(28-1), (28-2) 및 채널영역(22C)은 MILC 방법에 의해 결정화되므로, 상기 채널영역(22C)내에 MIC와 MILC의 경계면이 위치하지 않게 되어 소자의 특성저하를 방지할 수 있다.
도 2i를 참조하면, 남아있는 금속막(26)을 제거하고, 도면상에는 도시되지 않았으나. 이후 소오스/드레인 전극을 형성하면 본 발명의 평판 디스플레이소자용 박막 트랜지스터가 얻어진다.
본 발명의 실시예에서는, 도 2e의 금속막(26)을 형성하는 공정을 수행한 다음에 도 2f의 고농도 불순물영역(27-1), (27-2)을 형성하는 공정을 수행하였으나, 고농도 불순물영역(27-1), (27-2)을 먼저 형성한 다음에 금속막(26)을 형성할 수도 있다.
그리고, 상기 도 2g의 저농도 불순물영역(28-1), (28-2)을 형성하기 위한 공정을 생략하고 도 2h의 결정화공정을 수행하면 반도체층(22)중 불순물이 도핑되지 않은 영역(28-1), (28-2)은 오프셋영역으로 작용할 뿐만 아니라, 후속의 결정화공정시 금속막 오프셋영역으로 작용한다.
상기한 바와같은 본 발명의 실시예에 따른 박막 트랜지스터의 제조방법은 MLIC공정을 수행하기 위한 금속막 오프셋영역과 오프셋 또는 LDD 구조의 소오스/드레인 영역을 형성하기 위한 공정 수행시 게이트 형성용 마스크를 이용하여 형성함으로써 추가의 마스크공정이 요구되지 않는다.
따라서, 2매의 마스크를 사용하여 MILC방법으로 오프셋 또는 LDD 구조를 갖는 박막 트랜지스터를 형성할 수 있게 되므로, 종래의 방법에 비하여 마스크 수를 감소시킬 수 있다.
상기한 바와같은 본 발명의 MILC 방법을 박막 트랜지스터의 제조방법에 따르면, MILC와 MIC의 경계면이 채널영역에 위치하지 않으므로 채널영역에서의 트랩현상을 방지하여 소자의 특성을 향상시킬 수 있다.
또한, 게이트 전극을 형성하기 위한 마스크를 이용하여 MILC공정을 수행하기 위한 금속막 오프셋영역을 형성하여 줌으로써 추가의 마스크공정이 요구되지 않으므로 공정단순화와 제조비용을 감소시킬 수 있는 이점이 있다.
게다가, 본 발명은 상기 게이트전극을 형성하기 위한 마스크를 이용하여 오프셋구조 또는 LDD구조의 소오스/드레인 영역을 형성하여 줌으로써 오프셋구조 또는 LDD 영역을 형성하기 위한 추가의 마스크공정이 요구되지않을 뿐만 아니라 오프전류를 감소시켜 줄 수 있는 이점이 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (16)
- 절연기판상에 제1마스크를 사용하여 비정질실리콘막의 반도체층을 형성하는 단계와;상기 반도체층을 포함한 기판상에 게이트 절연막과 게이트 전극물질을 순차 형성하는 단계와;상기 게이트 전극물질상에 제2마스크를 형성하는 단계와;상기 제2마스크를 이용하여 상기 게이트 전극물질을 오버에칭하여 게이트를 형성하는 단계와;상기 제2마스크를 이용하여 상기 게이트 절연막을 식각하여 반도체층 및 절연기판의 일부분을 노출시키는 단계와;상기 노출된 절연기판 및 반도체층의 일부분과 상기 제2마스크상에 금속막을 형성하는 단계와;상기 반도체층으로 고농도 불순물을 이온주입하여 고농도 소오스/드레인 영역을 형성하는 단계와;상기 제2마스크를 제거하는 단계와;MILC방법을 이용하여 상기 비정질 실리콘막의 반도체층을 다결정 실리콘막의 반도체층으로 결정화하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 1 항에 있어서, 상기 반도체층중 상기 게이트와 고농도 소오스/드레인영역사이의 불순물이 도핑되지 않은 영역은 오프셋영역으로 작용하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 2 항에 있어서, 상기 반도체층의 오프셋영역은 MILC방법을 이용한 결정화단계에서, 금속막 오프셋영역으로 작용하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 1 항에 있어서, 상기 게이트영역와 고농도 소오스/드레인 영역사이에 상기 고농도 소오스/드레인 영역과 동일 도전형을 갖는 저농도 소오스/드레인 영역을 형성하는 단계를 더 포함하여, LDD 구조를 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 1 항에 있어서, 상기 저농도 소오스/드레인 영역은 상기 MILC방법을 이용한 결정화단계에서, 금속막 오프셋영역으로 작용하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 1 항에 있어서, 상기 금속막은 Ni, Pd, Ti, Ag, Au, Al, Sb 중 하나가 사용되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 1 항의 박막 트랜지스터의 제조방법에 의해 제조되는 것을 특징으로 하는 박막 트랜지스터.
- 제 1 항의 박막 트랜지스터의 제조방법에 의해 제조되는 것을 특징으로 하는 평탄디스플레이소자.
- 절연기판상에 제1마스크를 사용하여 비정질실리콘막의 반도체층을 형성하는 단계와;상기 반도체층을 포함한 기판상에 게이트 절연막과 게이트 전극물질을 순차 형성하는 단계와;상기 게이트 전극물질상에 제2마스크를 형성하는 단계와;상기 제2마스크를 이용하여 상기 게이트 전극물질을 오버에칭하여 게이트를 형성하는 단계와;상기 제2마스크를 이용하여 상기 게이트 절연막을 식각하여 반도체층 및 절연기판의 일부분을 노출시키는 단계와;상기 반도체층으로 고농도 불순물을 이온주입하여 고농도 소오스/드레인 영역을 형성하는 단계와;상기 노출된 절연기판 및 반도체층의 일부분과 상기 제2마스크상에 금속막을 형성하는 단계와;상기 제2마스크를 제거하는 단계와;MILC방법을 이용하여 상기 비정질 실리콘막의 반도체층을 다결정 실리콘막의 반도체층으로 결정화하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 9 항에 있어서, 상기 반도체층중 상기 게이트와 고농도 소오스/드레인영역사이의 불순물이 도핑되지 않은 영역은 오프셋영역으로 작용하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 10 항에 있어서, 상기 반도체층의 오프셋영역은 MILC방법을 이용한 결정화단계에서, 금속막 오프셋영역으로 작용하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 9 항에 있어서, 상기 게이트영역와 고농도 소오스/드레인 영역사이에 상기 고농도 소오스/드레인 영역과 동일 도전형을 갖는 저농도 소오스/드레인 영역을 형성하는 단계를 더 포함하여, LDD 구조를 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 12 항에 있어서, 상기 저농도 소오스/드레인 영역은 상기 MILC방법을 이용한 결정화단계에서, 금속막 오프셋영역으로 작용하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 9 항에 있어서, 상기 금속막은 Ni, Pd, Ti, Ag, Au, Al, Sb 중 하나가 사용되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제 9 항의 박막 트랜지스터의 제조방법에 의해 제조되는 것을 특징으로 하는 박막 트랜지스터.
- 제 9 항의 박막 트랜지스터의 제조방법에 의해 제조되는 것을 특징으로 하는 평판디스플레이소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010020803A KR100635038B1 (ko) | 2001-04-18 | 2001-04-18 | 금속유도화 측면결정화방법을 이용한 박막 트랜지스터의제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010020803A KR100635038B1 (ko) | 2001-04-18 | 2001-04-18 | 금속유도화 측면결정화방법을 이용한 박막 트랜지스터의제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020080935A true KR20020080935A (ko) | 2002-10-26 |
| KR100635038B1 KR100635038B1 (ko) | 2006-10-17 |
Family
ID=27701565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010020803A KR100635038B1 (ko) | 2001-04-18 | 2001-04-18 | 금속유도화 측면결정화방법을 이용한 박막 트랜지스터의제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100635038B1 (ko) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030038835A (ko) * | 2001-11-06 | 2003-05-17 | 피티플러스(주) | Ｌｃｄ용 결정질 실리콘 박막트랜지스터 패널 및 제작 방법 |
| KR20030038837A (ko) * | 2001-11-06 | 2003-05-17 | 피티플러스(주) | Ｌｃｄ용 결정질 실리콘 박막트랜지스터 패널 및 제작 방법 |
| KR100654022B1 (ko) * | 2004-05-04 | 2006-12-04 | 네오폴리((주)) | 금속유도측면결정화법을 이용한 박막 트랜지스터 제조방법 |
| KR100965980B1 (ko) * | 2007-12-28 | 2010-06-24 | 재단법인서울대학교산학협력재단 | 금속 유도 측면 결정화를 이용한 다결정 실리콘 박막트랜지스터 및 그의 제조방법 |
| KR101036726B1 (ko) * | 2003-12-26 | 2011-05-24 | 엘지디스플레이 주식회사 | 금속유도결정화를 이용한 액정표시소자 제조방법 |
| KR20140066878A (ko) * | 2012-11-23 | 2014-06-03 | 한국전자통신연구원 | 자기 정렬 박막 트랜지스터 및 그 제조 방법 |
| CN107611141A (zh) * | 2017-08-28 | 2018-01-19 | 深圳市华星光电技术有限公司 | 多晶硅基板、薄膜晶体管基板和制作方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101377990B1 (ko) * | 2012-04-17 | 2014-04-14 | 주승기 | Ｌｄｄ 구조를 갖는 박막 트랜지스터의 제조방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950004584A (ko) * | 1993-07-12 | 1995-02-18 | 이헌조 | 오프셋 구조의 다결정 실리콘 박막 트랜지스터 제조방법 |
| KR19990009393A (ko) * | 1997-07-09 | 1999-02-05 | 주승기 | 다결정 실리콘 박막 트랜지스터의 제조방법 |
| KR100330165B1 (ko) * | 1998-11-12 | 2002-10-25 | 삼성전자 주식회사 | 박막 트랜지스터 액정 표시 장치의 제조 방법 |
| KR100426381B1 (ko) * | 2001-03-30 | 2004-04-08 | 주승기 | 결정질 실리콘 활성층을 포함하는 박막트랜지스터의 제조방법 |
-
2001
- 2001-04-18 KR KR1020010020803A patent/KR100635038B1/ko not_active IP Right Cessation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030038835A (ko) * | 2001-11-06 | 2003-05-17 | 피티플러스(주) | Ｌｃｄ용 결정질 실리콘 박막트랜지스터 패널 및 제작 방법 |
| KR20030038837A (ko) * | 2001-11-06 | 2003-05-17 | 피티플러스(주) | Ｌｃｄ용 결정질 실리콘 박막트랜지스터 패널 및 제작 방법 |
| KR101036726B1 (ko) * | 2003-12-26 | 2011-05-24 | 엘지디스플레이 주식회사 | 금속유도결정화를 이용한 액정표시소자 제조방법 |
| KR100654022B1 (ko) * | 2004-05-04 | 2006-12-04 | 네오폴리((주)) | 금속유도측면결정화법을 이용한 박막 트랜지스터 제조방법 |
| KR100965980B1 (ko) * | 2007-12-28 | 2010-06-24 | 재단법인서울대학교산학협력재단 | 금속 유도 측면 결정화를 이용한 다결정 실리콘 박막트랜지스터 및 그의 제조방법 |
| KR20140066878A (ko) * | 2012-11-23 | 2014-06-03 | 한국전자통신연구원 | 자기 정렬 박막 트랜지스터 및 그 제조 방법 |
| CN107611141A (zh) * | 2017-08-28 | 2018-01-19 | 深圳市华星光电技术有限公司 | 多晶硅基板、薄膜晶体管基板和制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100635038B1 (ko) | 2006-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3713232B2 (ja) | 結晶質シリコン活性層を含む薄膜トランジスタの製造方法 | |
| US6586287B2 (en) | Method for fabricating thin film transistor including crystalline silicon active layer | |
| US6706573B2 (en) | Thin film transistor and method of manufacturing the same | |
| US6541323B2 (en) | Method for fabricating polysilicon thin film transistor | |
| KR100654022B1 (ko) | 금속유도측면결정화법을 이용한 박막 트랜지스터 제조방법 | |
| KR100635038B1 (ko) | 금속유도화 측면결정화방법을 이용한 박막 트랜지스터의제조방법 | |
| KR100776362B1 (ko) | 비정질 실리콘 박막의 결정화 방법 및 이를 이용한 다결정 실리콘 박막 트랜지스터의 제조방법 | |
| KR100590265B1 (ko) | 금속유도화 측면결정화방법을 이용한 박막 트랜지스터의제조방법 | |
| KR100748857B1 (ko) | 박막트랜지스터와 이를 포함하는 어레이기판 제조방법 | |
| KR100271491B1 (ko) | 박막트랜지스터 제조방법 | |
| US7427539B2 (en) | Thin film transistor and method of manufacturing the same | |
| KR100753635B1 (ko) | 금속유도측면결정화를 이용한 ｌｄｄ 구조를 갖는 박막트랜지스터의 제조방법 | |
| KR100482462B1 (ko) | 액정표시장치의 폴리실리콘-박막트랜지스터의 제조방법 | |
| US20200227538A1 (en) | Thin film transistor, method of manufacturing thin film transistor, and manufacturing system | |
| KR100325068B1 (ko) | 박막트랜지스터의제조방법 | |
| KR101475411B1 (ko) | 폴리 실리콘 박막 트랜지스터 및 그 제조방법 | |
| KR100308852B1 (ko) | 액정표시장치의트랜지스터제조방법 | |
| KR100477106B1 (ko) | 엠아이씨/엠아이엘씨를 이용한 평판표시장치의 제조방법 | |
| KR20020076625A (ko) | 금속유도화 측면결정화방법을 이용한 박막 트랜지스터의제조방법 | |
| KR100697379B1 (ko) | 다결정실리콘 박막트랜지스터 제조방법 | |
| KR100542304B1 (ko) | 액정 표시 장치-박막 트랜지스터의 제조방법 | |
| KR100623226B1 (ko) | 금속유도화 측면결정화방법을 이용한 박막 트랜지스터의제조방법 | |
| KR100955380B1 (ko) | 폴리실리콘 액정표시소자 제조방법 | |
| KR100683664B1 (ko) | 박막 트랜지스터, 박막 트랜지스터를 제조하는 방법 및이를 구비한 평판 디스플레이 소자 | |
| KR101186515B1 (ko) | 폴리 실리콘 액정표시소자의 구조 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120928 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |