CN101211979A - 晶体管及其制造方法以及具有该晶体管的平板显示器 - Google Patents

晶体管及其制造方法以及具有该晶体管的平板显示器 Download PDF

Info

Publication number
CN101211979A
CN101211979A CNA2007103011811A CN200710301181A CN101211979A CN 101211979 A CN101211979 A CN 101211979A CN A2007103011811 A CNA2007103011811 A CN A2007103011811A CN 200710301181 A CN200710301181 A CN 200710301181A CN 101211979 A CN101211979 A CN 101211979A
Authority
CN
China
Prior art keywords
layer
polysilicon
transistor
annealing
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007103011811A
Other languages
English (en)
Other versions
CN101211979B (zh
Inventor
朴炳建
梁泰勋
徐晋旭
丁世桓
李基龙
马克西姆·莉萨契克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of CN101211979A publication Critical patent/CN101211979A/zh
Application granted granted Critical
Publication of CN101211979B publication Critical patent/CN101211979B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明涉及一种晶体管及其制造方法以及具有该晶体管的平板显示器。所述晶体管包括：基底；有源区，包括源区、沟道区和漏区，所述源区、沟道区和漏区利用SGS结晶方法结晶，并且形成在基底上，使得第一退火部分和第二退火部分的晶粒尺寸彼此不同；栅极绝缘层，形成在有源区上；栅电极，形成在栅极绝缘层上。

Description

晶体管及其制造方法以及具有该晶体管的平板显示器
本申请要求于2006年12月29日在韩国知识产权局提交的第2006-0138322号韩国申请的利益，其公开包含于此以资参考。
                        技术领域
本发明的各方面涉及一种晶体管及其制造方法以及一种具有该晶体管的平板显示装置。更具体地讲，本发明的各方面涉及一种晶体管、一种制造方法和一种平板显示装置，其中，使用SGS(超级晶粒硅)结晶方法使形成在绝缘基底上的非晶硅层结晶成为多晶硅层，由此，在所述基底经历第一热处理以控制留在多晶硅层中的金属催化剂的浓度时，通过使量非常小的金属催化剂吸收或扩散到保护层中，所述基底经历第一退火工艺，然后，在去除保护层和金属催化剂层之后基底经历第二热处理时，所述基底经历第二退火工艺，即，剩余结晶。
                        背景技术
通常，薄膜晶体管(TFT)是一种半导体器件，其中，可以通过在源区或漏区上掺杂P型或N型掺杂物，然后将预定的电压施加到栅电极来形成空穴或电子可以在其中流动的沟道区。薄膜晶体管可以分为PMOS(P型金属-氧化物-半导体)晶体管和NMOS(N型金属-氧化物-半导体)晶体管。如果源区和漏区掺杂有P型掺杂物，并且当形成沟道区时空穴流动，则该晶体管被称为PMOS晶体管。相反，如果源区和漏区掺杂有N型掺杂物，并且当形成沟道区时电荷流动，则该晶体管被称为NMOS晶体管。
薄膜晶体管被广泛用作各种平板显示装置(比如，有源矩阵液晶显示装置和有机发光二极管显示装置)的开关晶体管或驱动晶体管。通常，在上述的薄膜晶体管中，非晶硅沉积在由玻璃、石英、塑料或钢所制成的基底上。然后，通过在将非晶硅脱氢之后使非晶硅结晶来形成半导体层。具体地讲，通过使用化学气相沉积方法将非晶硅层沉积在基底上来形成半导体层，并将半导体层处理成包括源区、漏区和沟道区(其整体被称为有源区(active region))。
然而，如果通过化学气相沉积方法等将非晶硅直接沉积在基底上，则形成包含大约12％的氢的具有低的电子迁移率的非晶硅层。另外，如果将电子迁移率低的非晶硅层结晶成为电子迁移率高的结晶结构的硅层，则该硅层会因其中包含的氢的爆炸而损坏。因此，为了防止在结晶工艺的过程期间氢的爆炸，执行脱氢工艺。
通常，通过在炉中在400℃以上的温度下，对非晶硅层进行热处理几十分钟至几小时，使非晶硅层脱氢。随后，执行使脱氢后的非晶硅层结晶的结晶工艺。
用于使非晶硅结晶成多晶硅的一些方法包括固相结晶、准分子激光结晶、金属诱导结晶和金属诱导横向结晶。固相结晶是使非晶硅层在大约700℃以下退火几小时至几十小时的方法。700℃是形成(应用薄膜晶体管的)显示装置的基底的玻璃的变形温度。准分子激光结晶是通过将来自准分子激光器的光束注入到非晶硅层中，以将非晶硅层局部地加热至高温，使得非晶硅层结晶的方法。
金属诱导结晶是使诸如镍、钯、金、铝等金属与非晶硅层接触或将所述金属注入到非晶硅层中的方法。因此，在非晶硅变成多晶硅的过程中诱导相变。金属诱导横向结晶使由金属和硅的反应生成的硅化物连续地横向传播的方法。因此，金属诱导横向结晶诱导非晶硅层顺序结晶。
然而，固相结晶法的缺点在于，处理时间太长，并且会由于长时间发生的高温热处理导致基底容易变形。准分子激光结晶的缺点在于，工艺需要昂贵的激光器装置，并且由于在多晶化的表面上产生挤压(extrusion)，导致在半导体层和栅极绝缘层之间的界面性能差。金属诱导结晶或金属诱导横向结晶的缺点在于，由于金属催化剂留在多晶硅层中，所以薄膜晶体管的半导体层的漏电流大。因此，使用硅层作为上面工艺的开关晶体管或驱动晶体管的各种平板显示装置的特性不佳。
                        发明内容
本发明的各方面旨在当使用SGS(超级晶粒硅)结晶方法使形成在绝缘基底上的非晶硅层结晶成为多晶硅层时，控制留在多晶硅层中的金属催化剂的浓度。
本发明的一方面在于提供一种晶体管、一种制造方法以及一种平板显示装置，其中，在基底经历第一热处理时，通过使量非常少的金属催化剂吸收或扩散到保护层中使基底结晶。随后，在去除保护层和金属催化剂之后，在基底经历第二热处理时该基底经历剩余(或进一步)的结晶。因此，由于可以使留在多晶硅层中的金属催化剂的浓度最小化，所以可以使漏电流最小化。
根据本发明一方面的一种使漏电流最小化的晶体管可以包括：基底；有源区，包括源区、沟道区和漏区，所述源区、沟道区和漏区利用SGS(超级晶粒硅)结晶方法结晶，并且形成在基底上，使得第一退火部分和第二退火部分的晶粒尺寸彼此不同；栅极绝缘层，形成在有源区上；栅电极，形成在栅极绝缘层上。
根据本发明的各方面，第一退火部分的晶粒边界尺寸可以小于第二退火部分的晶粒边界尺寸。第一退火部分的金属催化剂的浓度可以高于第二退火部分的金属催化剂的浓度。有源区的源区和漏区可以掺杂有P型掺杂物或N型掺杂物。栅电极可以是MoW、Ti、Cu、AlNd、Al、Cr、Mo合金、Cu合金、Al合金中的一种或它们的任意组合。晶体管还可以包括形成在基底和有源区之间的缓冲层。金属催化剂可以是Ni、Pd、Ti、Ag、Au、Al、Sn、Sb、Cu、Co、Mo、Tr、Ru、Rh、Cd、Pt中的一种或它们的任意组合。
根据本发明一方面的晶体管还可以包括：层间介电层，形成在栅极绝缘层和栅电极的表面上；源电极，连接到源区，并且穿透层间介电层和栅极绝缘层；漏电极，连接到漏区，并且穿透层间介电层和栅极绝缘层。
根据本发明一方面的一种制造晶体管的方法包括：准备基底；在基底上形成非晶硅层；在非晶硅层上形成保护层；在保护层上形成金属催化剂层；执行第一退火工艺，以使用SGS(超级晶粒硅)结晶方法使非晶硅层的非晶硅结晶成为第一退火后的多晶硅层，其中，金属催化剂层的金属催化剂通过穿透保护层扩散至非晶硅；去除金属催化剂层和保护层；执行第二退火工艺，其中，使用SGS结晶方法金属催化剂使非晶硅结晶成为第二退火后的多晶硅，以形成多晶硅层。
在本发明的各方面中，在第二退火工艺之后，所述方法可以包括：通过将多晶硅层图案化来形成半导体层(有源区)，并在基底上形成栅极绝缘层、栅电极、层间介电层、源电极/漏电极。在去除金属催化剂层和保护层的过程中，一旦在非晶硅结晶时，各晶粒边界尺寸小于金属催化剂之间的平均距离的一半，就去除金属催化剂层和保护层。
在本发明的各方面中，所述方法还可以包括在形成非晶硅层之前，在基底上形成缓冲层。通过第一退火工艺形成的多晶硅的结晶度与通过第二退火工艺形成的多晶硅的结晶度不同。通过第一退火工艺形成的多晶硅的晶粒边界尺寸小于通过第二退火工艺形成的多晶硅的晶粒边界尺寸。
根据本发明的各方面，通过第二退火工艺形成的多晶硅中的金属催化剂的浓度低于通过第一退火工艺形成的多晶硅中的金属催化剂的浓度。金属催化剂层可以是Ni、Pd、Ti、Ag、Au、Al、Sn、Sb、Cu、Co、Mo、Tr、Ru、Rh、Cd、Pt中的一种或它们的任意组合。保护层可以是绝缘层，并且可以是氧化物膜、氮化物膜中的一种或它们的任何组合。氧化物膜可以是二氧化硅(SiO2)、铝氧化物(氧化铝Al2O3)、铪氧化物(HfO2)和锆氧化物(氧化锆ZrO2)中的一种。
如上所述，在本发明的各方面中，可以通过使没必要留在多晶硅层中的金属催化剂的浓度最小化来减小漏电流。另外，可以通过由剩余的金属催化剂减少不必要的结晶来得到结晶度优良(或被改进)的多晶硅层。
本发明的附加的方面和/或优点将在下面的描述中部分地阐述，并且部分从描述中将是显而易见的，或者可以通过本发明的实施来获知。
                        附图说明
通过下面结合附图的对本发明各方面的描述，本发明的这些和/或其它方面和优点将变得清楚且更容易理解，附图中：
图1a至图1f是描述根据本发明一方面的使用SGS(超级晶粒硅)结晶方法使非晶硅层结晶为多晶硅层的制造工艺的剖视图；
图2是描述根据本发明一方面形成的多晶硅层在该多晶硅层被轻度蚀刻之后的剖视图；
图3是采用根据本发明一方面形成的多晶硅层的薄膜晶体管的剖视图；
图4是示出可应用根据本发明一方面的晶体管的平板显示装置的示例的框图；
图5是描述可应用根据本发明一方面的晶体管的平板显示装置的像素电路的等效电路图。
                        具体实施方式
现在将对附图中示出其示例的本发明各方面做出详细的描述，其中，相同的标号始终表示相同的元件。下面通过参照附图来描述本发明的各方面以解释本发明。
图1a至图1f是描述制造工艺的剖视图，其中，根据本发明一方面，使用SGS(超级晶粒硅)结晶方法使非晶硅结晶层成为多晶硅层。首先，图1a是描述缓冲层102形成在基底101上，并且非晶硅层103形成在缓冲层102上的工艺的剖视图。如图1a所述，在基底101上，通过化学气相沉积技术或工艺或者物理气相沉积技术或工艺的使用，将缓冲层102形成为硅氧化物层或硅氮化物层的单层或双层。在各种方面，基底101由塑料、玻璃或钢制成。如所示出的，缓冲层102防止(或减少)从底基底101产生的水或杂质的扩散。缓冲层102还控制传热的速率，使得半导体层可以适当地结晶。
随后，非晶硅层103形成在缓冲层102上。在示出的方面中，虽然不是必要的，但是通常通过化学气相沉积技术来形成非晶硅层103。通过化学气相沉积技术形成的多晶硅层103包含诸如氢的气体，所述气体引起诸如电子迁移率降低等的问题。因此，实施(或执行)脱氢工艺，使得在非晶硅层103中不留有氢(或者从多晶硅层103去除氢)。
图1b是描述保护层104形成在基底101上的工艺的剖视图。如图1b中所示，在形成有非晶硅层103的基底101上形成保护层104。在形成由非晶硅层103的基底101上形成保护层104。如所示出的，通过化学气相沉积技术由氧化物膜或氮化物膜来形成保护层104。氧化物膜由诸如二氧化硅(SiO2)、铝氧化物(比如，氧化铝Al2O3)、铪氧化物(比如，HfO2)和锆氧化物(比如，氧化锆ZrO2)的材料制成，氮化物膜由诸如硅氮化物(比如，SiNx)的材料制成。在其它方面，保护层104可以是所述氧化物膜或氮化物膜的任何组合。
如所示出的，可以通过在化学气相沉积工艺的过程中的各种处理条件来改变保护层104的特性，保护层104的这些特性的改变可以显著地影响在后续工艺的过程中金属催化剂的扩散或渗透以及非晶硅层103的结晶。即，当通过化学气相沉积工艺形成保护层104时，可以通过诸如硅烷气体的量和/或氨气的量和能量(或压强)的关键变量的改变来改变保护层104的特性。
如所示出的，保护层104被限定为有助于非晶硅层103的结晶的绝缘层。在一道或多道热处理工艺的过程中，保护层104通过控制金属催化剂的扩散和渗透来控制金属催化剂的浓度或量。保护层104可以由诸如二氧化硅(SiO2)、铝氧化物(比如，氧化铝Al2O3)、铪氧化物(比如，HfO2)、锆氧化物(比如，氧化锆ZrO2)的氧化物或诸如硅氮化物(SiNx)的氮化物或者它们的任意组合制成。
图1c是描述在金属催化剂层105形成在保护层104上的工艺的剖视图。如图1c中所示，通过在保护层104上沉积金属催化剂来形成金属催化剂层105。如所示出的，通过沉积Ni、Pd、Ti、Ag、Au、Al、Sn、Sb、Cu、Co、Mo、Tr、Ru、Rh、Cd、Pt中的一种或多于一种的金属催化剂或它们的任意组合，来形成金属催化剂层105。因为Ni可以更容易地使非晶硅层103结晶成为多晶硅层110，所以优选但非必要地，用Ni来形成金属催化剂层105。
图1d是描述当基底101经历第一热处理的同时，通过执行第一退火工艺(描述为)106使金属催化剂108c吸收或扩散到保护层104中的工艺的剖视图。
随后，执行在基底101经历第一退火工艺106时使非晶硅层103结晶的工艺。在第一退火工艺106的过程中，包含在金属催化剂层105中的金属催化剂108c扩散或渗透(描述为)107到保护层104中，并且移动到在保护层104和非晶硅层103(在图1c中示出)之间的界面104a。因此，形成晶种108a。如所示出的，不能到达非晶硅层103的金属催化剂108b完全不影响非晶硅层103的结晶。虽然不是必要的，但是优选地，在第一退火工艺106的过程中的热处理的温度为500℃至650℃。如果低于500℃对基底101进行热处理，则不能适当地(或有效地)完成结晶。相反，在超过650℃对基底101进行热处理的情况下，不能使晶种108a均匀地形成(或分散)。
如所示出的，在第一退火工艺106的过程中，在基底101经历第一热处理时，金属催化剂108c移动到在非晶硅层103和保护层104之间的界面104a。随后，形成晶种108a。通过采用SGS(超级晶粒硅)结晶方法，使用晶种108a使非晶硅层103结晶成为多晶硅层110的晶粒110a。
图1e是描述通过去除金属催化剂层105和保护层104来形成具有低浓度的剩余金属催化剂108c的多晶硅层110的工艺的剖视图。如图1e中所示，通过去除保护层104来形成具有低浓度的剩余金属催化剂108c的多晶硅层110。当保护层104被去除时，为了形成结晶的(或清洁的)界面104a，应当一起去除形成在保护层104和多晶硅层110之间的界面104a的晶种108a。
如示出的，由下面的式1计算应该去除金属催化剂层105和保护层104的时间。
[式1]
V &times; t < L 2
这里，V是平均结晶速度，L是晶种108a之间的距离，t是结晶时间。
即，在非晶硅层103结晶之后，当各晶粒边界110c(在图1f中示出)小于金属催化剂之间的平均距离的一半时，去除金属催化剂层105和保护层104是优选的，但非必要的。
例如，如果在600℃，晶粒边界110c以每分钟0.83μm的速率生长，并且金属催化剂之间的距离为20μm，则有：
[式2]
t < 20 &mu;m 2 1 0.83 &mu;m / min , t < 12.05 min
即，在这个示例中，在基底101经历大约12分钟的第一热处理之后，去除金属催化剂层105和保护层104是优选的，但非必要的。
图1f是描述当基底101经历第二热处理时随着基底101经历第二退火工艺(描述为105)而使剩余的非晶硅层103a结晶的工艺的剖视图。在第二退火工艺108的过程中，非晶硅层103的结晶开始于(或起始于)在第一退火工艺106之后形成的多晶硅层的晶粒110a。
从通过金属催化剂108c形成的一个晶种108a长成多晶硅层110的一个晶粒110a，当从多个不同的晶种(比如，108a)长成的晶粒达到彼此接触时，形成晶粒边界110c。因此，如果适当地控制到达界面104a的金属催化剂108c的量(即，在第一退火工艺106之后，通过去除不必要的金属催化剂108c和保护层104来控制金属催化剂108c的扩散，因此，可以控制用于晶粒生长的在界面104a的晶种108a的数量)，则多晶硅层110的晶粒110a变得更大，并且晶粒边界110c的数量变得更少。虽然不是必要的，但是优选地，用于第二退火工艺108的温度是550℃至800℃。如果在550℃以下对基底101进行热处理，则不能适当地(或有效地)完成结晶。相反，在800℃以下对基底101进行热处理的情况下，会使基底101变形。
如所示出的，在第二退火工艺108的过程中，随着基底101经历第二退火工艺108，使剩余的非晶硅层103a结晶成为在第一退火工艺106之后(使用SGS(超级晶粒硅)结晶方法)形成的多晶硅层110。
在通过SGS结晶方法形成的多晶硅层110中，通过在第一退火工艺106之后去除不必要的金属催化剂108c和保护层104来控制金属催化剂108c的扩散。因此，当执行第二退火工艺108时，控制或去除在界面104a处的用于晶粒生长的晶种108a的数量。因此，多晶硅层110的晶粒110a变得更大，晶粒边界110c的数量变得更少。
图2是描述在轻度蚀刻根据本发明一方面的使用SGS结晶方法形成的多晶硅层110之后，多晶硅层110的显微图像。在通过第二退火工艺108形成的多晶硅部分110b的情况下，金属催化剂108c的浓度更低，或者结晶度优于通过第一退火工艺106形成多晶硅部分(或晶粒)110c时的结晶度。这是因为随着在第一退火工艺106之后去除金属催化剂层105和保护层104，使不必要的金属催化剂108c的扩散和渗透减少。因为可以均匀地形成晶粒(比如110a)，所以随着不必要的金属催化剂的量减少，而使得结晶度变得优良(或得到改善)。在各方面，第一热处理可以使晶粒110a成核和/或生长，并且随后的第二热处理进一步使晶粒110a生长成为包括晶粒110a的更大的晶粒110b。在其它方面，还在第二热处理的过程中防止晶粒的自发成核或使之最小化，使得晶粒110a只是生长成为更大的晶粒110b。
图3是根据本发明各方面的采用使用SGS结晶方法形成的多晶硅层110的薄膜晶体管的剖视图。如图3中所示，缓冲层102形成在由玻璃、石英、塑料或钢制成的基底101上。随后，在如图1a至1f所述形成多晶硅层110之后，通过将多晶硅层110图案化来形成硅层111(有源区)。在有源区111中，通过在第一退火工艺106之后去除不必要的金属催化剂108c和保护层104，来控制金属催化剂108c的扩散。因此，当执行第二退火工艺108时，控制在界面104a处的用于晶粒生长的晶种108a的数量。因此，多晶硅层110的晶粒110a变得更大，晶粒边界110c的数量变得更少。因此，甚至可以形成不包括晶粒边界或包括至少一个晶粒边界的有源区111。
随后，在通过以单层或双层形成绝缘层(比如硅氧化物膜、硅氮化物膜或它们的任意组合)来形成栅极绝缘层112之后，通过沉积栅电极形成材料并将该栅电极形成材料图案化来形成栅电极113。如所示出的，可以通过使用栅电极113作为掩模在硅层111(有源区)上执行杂质注入工艺，来限定源区/漏区和沟道区(在有源区111中)。栅电极113可以是从MoW、Ti、Cu、AlNd、Al、Cr、Mo合金、Cu合金、Al合金中选择的任意一种或它们的任意组合。
随后，在通过在基底101的整个表面上以单层或以双层形成绝缘层(比如硅氧化物膜、硅氮化物膜或它们的任意组合)来形成层间介电层114之后，通过蚀刻层间介电层114和栅电极113的预定的区域，来形成暴露这些层的一个或多个部分的接触孔。然后，通过在基底101的整个表面上沉积源电极形成材料/漏电极形成材料并使之图案化，来形成源电极/漏电极(比如115)，从而完成薄膜晶体管100。
通过使薄膜晶体管具有上述结构的制造方法生产的薄膜晶体管100可以被广泛地用作各种平板显示装置(比如，有源矩阵液晶显示装置和有机发光二极管显示装置)的开关晶体管和驱动晶体管。下文中，将有机发光二极管显示装置400作为安装有薄膜晶体管100的平板显示装置的示例来描述。然而，根据本发明一方面的薄膜晶体管100不仅限于有机发光二极管显示装置400。
参照图4，示出了有源矩阵有机发光显示器作为可以应用根据本发明一方面的薄膜晶体管100的平板显示装置的示例。如图4中所示，可以集成并形成包括有扫描驱动器410、数据驱动器420以及由扫描驱动器410和数据驱动器420驱动的像素部分430的有机发光二极管显示装置400。
参照图5，示出了可以应用根据本发明一方面的薄膜晶体管100的平板显示装置的像素部分或像素电路430。如图5中所示，在像素电路430中，子像素包括：扫描线(Scan)，用于选择应当被驱动的像素431；数据线(DATA)，用于根据被控制的选择将控制的量的电压施加到像素431；开关晶体管(T1)，用于根据扫描线(Scan)的信号来控制数据流；电源线(VDD)，用于提供能量；存储电容器(CS)，存储电荷，其中存储的电荷与从数据线(DATA)施加的电压与从电源线(VDD)施加的电压之间的电压差达到同一程度(或存储所述电压差的量的电荷)；驱动晶体管(T2)，用于发送电流，所述电流由存储在存储电容器(Cs)中的电压提供或所述电流量对应于该电压量；有机发光二极管，用于根据流过驱动晶体管(T2)的电流来发光。
另外，例如，分别采用一个PMOS薄膜晶体管来形成开关晶体管(T1)和驱动晶体管(T2)。根据期望的功能的特性，开关晶体管(T1)和驱动晶体管(T2)可以分别包括一个以上的PMOS和/或NMOS薄膜晶体管。
开关晶体管(T1)和驱动晶体管(T2)具有与根据本发明一方面的薄膜晶体管100的结构的相同的结构。可以通过使留在薄膜晶体管100的硅层111(有源区)中的金属催化剂108c的浓度最小化来减少漏电流。此外，可以通过由金属催化剂108c减少不必要的结晶来获得结晶度优良(或被改进)的硅层111。
因此，可以通过将根据本发明各方面的薄膜晶体管100应用于比如有机发光二极管显示装置和液晶显示装置的平板显示装置400来提高显示器的特性。
如上所述，根据本发明各方面的晶体管、该晶体管的制造方法和具有该晶体管的平板显示装置的目的在于，当使用SGS结晶方法使非晶硅层结晶时，控制留在多晶硅层中的金属催化剂的浓度。通过在基底经历第一退火工艺时使量非常少的金属催化剂吸收或扩散到保护层中，基底经历第一退火工艺。然后，在去除保护层和金属催化剂层之后，基底经历第二退火工艺。因此，可以使留在多晶硅层中的金属催化剂的浓度最小化，并且还可以使漏电流最小化。
上面的详细描述是根据本发明各方面的可以防止或减小漏电流的晶体管、该晶体管的制造工艺和具有该晶体管的平板显示装置的一个方面，本发明各方面不限于这些方面。还应该理解的是，当层或元件被称为“在”另一层或基底“上”或“之上”时，它可以直接在另一层或基底上，或者也可以存在中间层。此外，应该理解的是，当层被称为“在”另一层“下”或“之下”时，它可以直接在另一层下，或者也可以存在一个或多个中间层。
虽然已经示出并描述了本发明的几个方面，但是本领域的技术人员应该理解的是，在不脱离本发明的原理和精神的情况下，可以在各方面做出改变，由权利要求及其等同物来限定本发明的范围。

Claims (29)

1.一种晶体管，包括：
基底；
有源区，包括源区、沟道区和漏区，所述源区、沟道区和漏区使用超级晶粒硅结晶方法结晶，并且形成在所述基底上，使得第一退火部分的晶粒尺寸和第二退火部分的晶粒尺寸彼此不同；
栅极绝缘层，形成在所述有源区上；
栅电极，形成在所述栅极绝缘层上。
2.如权利要求1所述的晶体管，其中，所述第一退火部分的晶粒边界尺寸小于所述第二退火部分的晶粒边界尺寸。
3.如权利要求1所述的晶体管，其中，所述有源区包含金属催化剂。
4.如权利要求3所述的晶体管，其中，在所述第一退火部分中的所述金属催化剂的浓度高于在所述第二退火部分中的所述金属催化剂的浓度。
5.如权利要求3所述的晶体管，其中，所述金属催化剂是Ni、Pd、Ti、Ag、Au、Al、Sn、Sb、Cu、Co、Mo、Tr、Ru、Rh、Cd、Pt中的一种或它们的任意组合。
6.如权利要求1所述的晶体管，其中，所述源区和所述漏区掺杂有P型掺杂物。
7.如权利要求1所述的晶体管，其中，所述源区和所述漏区掺杂有N型掺杂物。
8.如权利要求1所述的晶体管，其中，所述栅电极是MoW、Ti、Cu、AlNd、Al、Cr、Mo合金、Cu合金、Al合金中的一种或它们的任意组合。
9.如权利要求1所述的晶体管，还包括在所述基底和所述有源区之间形成的缓冲层。
10.如权利要求1所述的晶体管，还包括：
层间介电层，形成在所述栅极绝缘层和所述栅电极的表面上；
源电极，连接到所述源区并穿透所述层间介电层和所述栅极绝缘层；
漏电极，连接到所述漏区并穿透所述层间介电层和所述栅极绝缘层。
11.如权利要求1所述的晶体管，其中，在所述有源区中不存在晶粒边界。
12.如权利要求1所述的晶体管，其中，在所述有源区中存在至少一个晶粒边界。
13.一种制造晶体管的方法，包括如下步骤：
制备基底；
在所述基底上形成非晶硅层；
在所述非晶硅层上形成保护层；
在所述保护层上形成金属催化剂层；
执行第一退火工艺，以使用超级晶粒硅结晶方法使所述非晶硅层的非晶硅结晶成为第一退火后的多晶硅，其中，所述金属催化剂层的金属催化剂通过穿透所述保护层扩散至非晶硅层；
去除所述金属催化剂层和所述保护层；
执行第二退火工艺，其中，使用所述超级晶粒结晶方法所述金属催化剂使所述非晶硅结晶成为第二退火后的多晶硅，以形成多晶硅层。
14.如权利要求13所述的制造晶体管的方法，还包括：
通过将所述多晶硅层图案化来形成半导体层；
在所述基底上形成栅极绝缘层、栅电极、层间介电层、源电极/漏电极。
15.如权利要求13所述的制造晶体管的方法，其中，在去除所述金属催化剂层和所述保护层的过程中，一旦所述非晶硅结晶，使得各晶粒边界尺寸小于所述金属催化剂之间的平均距离的一半，则去除所述金属催化剂层和所述保护层。
16.如权利要求13所述的制造晶体管的方法，还包括：
在形成所述非晶硅层之前，在所述基底上形成缓冲层。
17.如权利要求13所述的制造晶体管的方法，其中，通过所述第一退火工艺形成的多晶硅的结晶度与通过所述第二退火工艺形成的多晶硅的结晶度不同。
18.如权利要求13所述的制造晶体管的方法，其中，通过所述第一退火工艺形成的多晶硅的晶粒边界尺寸小于通过所述第二退火工艺形成的多晶硅的晶粒边界尺寸。
19.如权利要求13所述的制造晶体管的方法，其中，通过所述第一退火工艺形成的多晶硅中的金属催化剂的浓度高于通过所述第二退火工艺形成的多晶硅中的金属催化剂的浓度。
20.如权利要求13所述的制造晶体管的方法，其中，在所述第一退火后的多晶硅中不存在晶粒边界。
21.如权利要求13所述的制造晶体管的方法，其中，在所述第一退火后的多晶硅中存在至少一个晶粒边界。
22.如权利要求13所述的制造晶体管的方法，其中，在所述第二退火后的多晶硅中不存在晶粒边界。
23.如权利要求13所述的制造晶体管的方法，其中，在所述第二退火后的多晶硅中存在至少一个晶粒边界。
24.如权利要求13所述的制造晶体管的方法，其中，所述金属催化剂层是Ni、Pd、Ti、Ag、Au、Al、Sn、Sb、Cu、Co、Mo、Tr、Ru、Rh、Cd、Pt中的一种或它们的任意组合。
25.如权利要求13所述的制造晶体管的方法，其中，所述保护层是绝缘层。
26.如权利要求13所述的制造晶体管的方法，其中，所述保护层是氧化物膜、氮化物膜中的一种或它们的任意组合。
27.如权利要求13所述的制造晶体管的方法，其中，所述氧化物膜是SiO2、Al2O3、HfO2和ZrO2中的一种或它们的任意组合。
28.如权利要求13所述的制造晶体管的方法，其中，所述第一退火工艺发生在大约500℃至大约650℃之间，所述第二退火工艺发生在大约550℃至大约800℃之间。
29.一种平板显示装置，包括：
通过如权利要求13所述的方法制造的晶体管。
CN2007103011811A 2006-12-29 2007-12-26 晶体管及其制造方法以及具有该晶体管的平板显示器 Active CN101211979B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2006-0138322 2006-12-29
KR1020060138322A KR100839735B1 (ko) 2006-12-29 2006-12-29 트랜지스터, 이의 제조 방법 및 이를 구비한 평판 표시장치
KR1020060138322 2006-12-29

Publications (2)

Publication Number Publication Date
CN101211979A true CN101211979A (zh) 2008-07-02
CN101211979B CN101211979B (zh) 2010-08-25

Family

ID=39580475

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007103011811A Active CN101211979B (zh) 2006-12-29 2007-12-26 晶体管及其制造方法以及具有该晶体管的平板显示器

Country Status (5)

Country Link
US (2) US20080157083A1 (zh)
EP (1) EP1953810A3 (zh)
JP (1) JP5316925B2 (zh)
KR (1) KR100839735B1 (zh)
CN (1) CN101211979B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102082077A (zh) * 2009-11-20 2011-06-01 三星移动显示器株式会社 制造多晶硅层的方法、薄膜晶体管、显示装置及制造方法
CN103400765A (zh) * 2013-07-05 2013-11-20 昆山龙腾光电有限公司 氧化物薄膜晶体管的制造方法
CN104538350A (zh) * 2014-12-30 2015-04-22 深圳市华星光电技术有限公司 多晶硅基板及其制造方法
WO2017070868A1 (zh) * 2015-10-26 2017-05-04 深圳市华星光电技术有限公司 N型tft的制作方法
CN107644890A (zh) * 2016-07-21 2018-01-30 三星显示有限公司 显示装置及其制造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2133907B1 (de) * 2008-06-09 2014-06-18 Dritte Patentportfolio Beteiligungsgesellschaft mbH & Co. KG Polykristalline Silizium Dünnschichten hergestellt durch Titan-unterstützten Metall-induzierten Schichtaustausch
KR101041141B1 (ko) 2009-03-03 2011-06-13 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101015849B1 (ko) * 2009-03-03 2011-02-23 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR101049799B1 (ko) * 2009-03-03 2011-07-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR20100100187A (ko) * 2009-03-05 2010-09-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법
KR101049801B1 (ko) 2009-03-05 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법 및 이에 이용되는 원자층 증착장치
KR101056428B1 (ko) 2009-03-27 2011-08-11 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치
KR101305377B1 (ko) * 2009-06-16 2013-09-06 엘지디스플레이 주식회사 상부발광 방식 유기전계 발광소자 및 그 제조 방법
KR101094295B1 (ko) 2009-11-13 2011-12-19 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법, 박막트랜지스터의 제조방법, 및 유기전계발광표시장치의 제조방법
KR101752400B1 (ko) 2010-09-03 2017-06-30 삼성디스플레이 주식회사 다결정 규소층의 형성 방법, 상기 다결정 규소층을 포함하는 박막 트랜지스터 및 유기 발광 장치
KR20120032904A (ko) * 2010-09-29 2012-04-06 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
JP5695535B2 (ja) 2011-09-27 2015-04-08 株式会社東芝 表示装置の製造方法
US9818607B2 (en) * 2014-07-18 2017-11-14 The Hong Kong University Of Science And Technology Metal-induced crystallization of amorphous silicon in an oxidizing atmosphere
KR102245730B1 (ko) 2014-11-19 2021-04-29 삼성디스플레이 주식회사 박막트랜지스터 기판
US9490124B2 (en) * 2014-12-30 2016-11-08 Shenzhen China Star Optoelectronics Technology Co., Ltd Polycrystalline silicon substrate and manufacturing method thereof

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244103A (ja) * 1993-02-15 1994-09-02 Semiconductor Energy Lab Co Ltd 半導体の製造方法
EP0612102B1 (en) * 1993-02-15 2001-09-26 Semiconductor Energy Laboratory Co., Ltd. Process for the fabrication of a crystallised semiconductor layer
US6162667A (en) * 1994-03-28 2000-12-19 Sharp Kabushiki Kaisha Method for fabricating thin film transistors
DE19619891C2 (de) 1996-05-17 2001-07-26 Gkn Viscodrive Gmbh Vorrichtung zur Steuerung einer Kupplung
US6346437B1 (en) * 1998-07-16 2002-02-12 Sharp Laboratories Of America, Inc. Single crystal TFT from continuous transition metal delivery method
FR2794095B1 (fr) * 1999-05-28 2001-08-31 Otico Dispositif d'entrainement a chenille souple pour vehicule tout terrain
KR100470274B1 (ko) * 2002-11-08 2005-02-05 진 장 덮개층을 이용한 비정질 물질의 상 변화 방법
KR20040054441A (ko) * 2002-12-18 2004-06-25 한국전자통신연구원 반도체 소자의 버퍼 절연막 형성 방법 및 이를 이용한박막 트랜지스터 제조 방법
KR100752214B1 (ko) * 2003-10-16 2007-08-28 엘지.필립스 엘시디 주식회사 반투과형 액정표시소자의 제조방법
KR100712101B1 (ko) * 2004-06-30 2007-05-02 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR100611659B1 (ko) * 2004-07-07 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR100666564B1 (ko) * 2004-08-04 2007-01-09 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
KR100611761B1 (ko) * 2004-08-13 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 제조 방법
KR100656495B1 (ko) * 2004-08-13 2006-12-11 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
KR100611764B1 (ko) * 2004-08-20 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
US7683373B2 (en) * 2004-10-05 2010-03-23 Samsung Mobile Display Co., Ltd. Thin film transistor and method of fabricating the same
KR100731732B1 (ko) * 2004-11-23 2007-06-22 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법과 이를 이용한 평판 표시장치
KR100700494B1 (ko) * 2005-08-25 2007-03-28 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
KR100770269B1 (ko) * 2006-05-18 2007-10-25 삼성에스디아이 주식회사 박막트랜지스터의 제조방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102082077A (zh) * 2009-11-20 2011-06-01 三星移动显示器株式会社 制造多晶硅层的方法、薄膜晶体管、显示装置及制造方法
CN102082077B (zh) * 2009-11-20 2014-07-09 三星显示有限公司 制造多晶硅层的方法、薄膜晶体管、显示装置及制造方法
US9070717B2 (en) 2009-11-20 2015-06-30 Samsung Display Co., Ltd. Method of fabricating polysilicon layer, thin film transistor, organic light emitting diode display device including the same, and method of fabricating the same
US9576797B2 (en) 2009-11-20 2017-02-21 Samsung Display Co., Ltd. Method of fabricating polysilicon layer, thin film transistor, organic light emitting diode display device including the same, and method of fabricating the same
CN103400765A (zh) * 2013-07-05 2013-11-20 昆山龙腾光电有限公司 氧化物薄膜晶体管的制造方法
CN104538350A (zh) * 2014-12-30 2015-04-22 深圳市华星光电技术有限公司 多晶硅基板及其制造方法
WO2017070868A1 (zh) * 2015-10-26 2017-05-04 深圳市华星光电技术有限公司 N型tft的制作方法
CN107644890A (zh) * 2016-07-21 2018-01-30 三星显示有限公司 显示装置及其制造方法
CN107644890B (zh) * 2016-07-21 2024-01-02 三星显示有限公司 显示装置及其制造方法

Also Published As

Publication number Publication date
JP2008166698A (ja) 2008-07-17
EP1953810A3 (en) 2008-10-22
CN101211979B (zh) 2010-08-25
US20100219415A1 (en) 2010-09-02
US20080157083A1 (en) 2008-07-03
US8247316B2 (en) 2012-08-21
JP5316925B2 (ja) 2013-10-16
EP1953810A2 (en) 2008-08-06
KR100839735B1 (ko) 2008-06-19

Similar Documents

Publication Publication Date Title
CN101211979B (zh) 晶体管及其制造方法以及具有该晶体管的平板显示器
CN101315883B (zh) 多晶硅层的制法、tft及其制法及oled显示装置
US5619044A (en) Semiconductor device formed with seed crystals on a layer thereof
US7875508B2 (en) Semiconductor device and method for manufacturing the same
US5488000A (en) Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
JP2009004770A (ja) 多結晶シリコン層の製造方法、これを用いて形成した薄膜トランジスタ、その製造方法、並びに、これを備えた有機電界発光表示装置
JP2000174289A (ja) 半導体装置およびその作製方法
US6531348B2 (en) Method for crystallizing amorphous silicon and fabricating thin film transistor using crystallized silicon
JP2001094109A (ja) 半導体装置およびその製造方法
US6607949B2 (en) Method for fabricating polysilicon thin film transistor with improved electrical characteristics
JP3927756B2 (ja) 半導体装置の製造方法
KR100761082B1 (ko) 박막트랜지스터 및 그의 제조 방법
EP1798760A2 (en) Polycrystalline silcon layer, flat panel display using the same, and method of fabricating the same.
JPH088181A (ja) 半導体装置及びその製造方法
JPH08148425A (ja) 半導体装置およびその製造方法
JPH0831737A (ja) 半導体装置およびその製造方法
JP2003007716A (ja) 半導体装置およびその製造方法
JP2001155995A (ja) 半導体装置の製造方法
JP2000031057A (ja) 半導体装置の製造方法
JP4001965B2 (ja) 結晶性珪素膜の作製方法
JPH11260723A (ja) 半導体装置及びその製造方法
JPH11330488A (ja) 半導体装置およびその作製方法
JP2003309069A (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20090116

Address after: Gyeonggi Do Korea Suwon

Applicant after: Samsung Mobile Display Co., Ltd.

Address before: Gyeonggi Do Korea Suwon

Applicant before: Samsung SDI Co., Ltd.

ASS Succession or assignment of patent right

Owner name: SAMSUNG MOBILE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG SDI CO., LTD.

Effective date: 20090116

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD.

Effective date: 20121119

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121119

Address after: South Korea Gyeonggi Do Yongin

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do Korea Suwon

Patentee before: Samsung Mobile Display Co., Ltd.