KR100731732B1 - 박막트랜지스터 및 그 제조 방법과 이를 이용한 평판 표시장치 - Google Patents

박막트랜지스터 및 그 제조 방법과 이를 이용한 평판 표시장치 Download PDF

Info

Publication number
KR100731732B1
KR100731732B1 KR1020040096593A KR20040096593A KR100731732B1 KR 100731732 B1 KR100731732 B1 KR 100731732B1 KR 1020040096593 A KR1020040096593 A KR 1020040096593A KR 20040096593 A KR20040096593 A KR 20040096593A KR 100731732 B1 KR100731732 B1 KR 100731732B1
Authority
KR
South Korea
Prior art keywords
crystallization
layer
thin film
film transistor
silicon layer
Prior art date
Application number
KR1020040096593A
Other languages
English (en)
Other versions
KR20060057444A (ko
Inventor
정인영
박병건
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040096593A priority Critical patent/KR100731732B1/ko
Publication of KR20060057444A publication Critical patent/KR20060057444A/ko
Application granted granted Critical
Publication of KR100731732B1 publication Critical patent/KR100731732B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Geometry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 비정질 실리콘층상에 캡핑층을 형성하고, 상기 캡핑층상에 결정화 유도 물질과 결정화 촉매 물질의 혼합물을 금속 혼합층으로 증착한 후, 상기 기판을 열처리함으로서, 상기 결정화 유도 물질과 결정화 촉매 물질에 의해 결정화 속도가 빠를 뿐만 아니라 결정립의 크기가 큰 다결정 실리콘층을 얻어 우수한 특성을 갖는 박막트랜지스터를 제조하는 방법을 제공하는 박막트랜지스터 및 그 제조 방법과 이를 이용한 평판 표시 장치에 관한 것이다.
본 발명의 박막트랜지스터 및 그 제조 방법과 이를 이용한 평판 표시 장치는 기판을 준비하는 단계; 상기 기판상에 비정질 실리콘층을 형성하는 단계; 상기 비정질 실리콘층상에 캡핑층을 형성하는 단계; 상기 캡핑층상에 적어도 Ni과 Pd의 혼합 금속을 금속 혼합층으로 형성하는 단계; 및 상기 기판을 열처리하여 상기 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 단계를 포함하여 이루어진 박막트랜지스터 및 그 제조 방법과 이를 이용한 평판 표시 장치에 기술적 특징이 있다.
따라서, 본 발명의 박막트랜지스터 및 그 제조 방법과 이를 이용한 평판 표시 장치는 비정질 실리콘층상에 캡핑층을 형성하고, 상기 캡핑층상에 결정화 유도 물질과 결정화 촉매 물질의 혼합물로 금속 혼합층을 형성한 후, 열처리함으로서, 상기 결정화 유도 물질과 결정화 촉매 물질에 의해 상기 비정질 실리콘층의 다결정 실리콘층으로의 결정화 속도가 빠를 뿐만 아니라 잔류하는 금속 문제를 최소화할 수 있는 특성이 우수한 박막트랜지스터를 제조할 수 있는 효과가 있다.
캡핑층, 결정화 유도 물질, 결정화 촉매 물질, 결정화 속도

Description

박막트랜지스터 및 그 제조 방법과 이를 이용한 평판 표시 장치{Thin film transistor, fabricating method of the thin film transistor and flat planel display using the thin film transistor}
도 1 내지 도 5는 본 발명에 의한 박막트랜지스터 제조 공정의 단면도.
도 6a는 Pd의 농도에 따른 결정 성장 속도를 보여주는 그래프.
도 6b는 Ni과 Pd의 조성비에 따른 다결정 실리콘층의 전기적 특성을 보여주는 그래프.
<도면의 주요부분에 대한 부호의 설명>
103 : 비정질 실리콘층 104 : 캡핑층
105 : 금속 혼합층 106 : 열처리 공정
107 : 금속 혼합 물질의 이동 108 : 시드
109 : 결정립계 110 : 다결정 실리콘층
본 발명은 박막트랜지스터 및 그 제조 방법과 이를 이용한 평판 표시 장치에 관한 것으로, 보다 자세하게는 결정화 속도가 빠를 뿐만 아니라 결정립의 크기가 큰 다결정 실리콘층을 얻어 우수한 특성을 갖는 박막트랜지스터와 이를 제조하는 방법 및 이를 이용한 평판 표시 장치를 제공하는 박막트랜지스터 및 그 제조 방법과 이를 이용한 평판 표시 장치에 관한 것이다.
최근에 음극선관(cathode ray tube)과 같이 무겁고, 크기가 크다는 종래의 표시 소자의 단점을 해결하는 액정 표시 소자(liquid crystal display device), 유기 전계 발광 소자(organic electroluminescence device) 또는 PDP(plasma display plane) 등과 같은 평판형 표시 소자(plat panel display device)가 주목 받고 있다.
이때, 상기 액정 표시 소자는 자체 발광 소자가 아니라 수광 소자이기 때문에 밝기, 콘트라스트, 시야각 및 대면적화 등에 한계가 있고, 상기 PDP는 자체 발광 소자이기는 하지만, 다른 평판형 표시 장치에 비해 무게가 무겁고, 소비 전력이 높을 뿐만 아니라 제조 방법이 복잡하다는 문제점이 있는 반면, 상기 유기 전계 발광 소자는 자체 발광 소자이기 때문에 시야각, 콘트라스트 등이 우수하고, 백라이트가 필요하지 않기 때문에 경량박형이 가능하고, 소비 전력 측면에서도 유리하다.
그리고, 직류 저전압 구동이 가능하고 응답속도가 빠르며 전부 고체이기 때문에 외부 충격에 강하고 사용 온도 범위도 넓을 뿐만 아니라 제조 방법이 단순하고 저렴하다는 장점을 가지고 있다.
이때, 유기 전계 발광 장치(Organic Electroluminescence Display Device) 또는 액정 표시 장치(Liquid Crystal Display Device) 등과 같은 평판형 표시 소자(Flat Plane Display)에는 스위칭(Switching) 소자 또는 구동(Driving) 소자로서, 박막트랜지스터(Thin Film Transistor)가 이용된다. 이때, 상기 박막트랜지스터의 반도체층은 다결정 실리콘층에 불순물 주입으로 소오스/드레인 영역 및 채널 영역을 형성함으로서 형성되는데, 이는 상기 다결정 실리콘층이 비정질 실리콘층 보다 전자이동도 등과 같은 특성이 더 우수하기 때문이다. 그러나 기판상에 상기 다결정 실리콘층을 직접적으로 형성하는 방법은 극히 불가능하고, 기판상에 비정질 실리콘층을 형성한 후, 상기 비정질 실리콘층을 여러 가지 결정화법을 이용하여 다결정 실리콘층으로 결정화하는 방법을 이용하여 다결정 실리콘층을 형성한다.
이때, 상기 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 방법은 고상 결정화법(Solid Phase Crystallization), 엑시머 레이저 결정화법(Excimer Laser Crystallization), 금속 유도 결정화법(Metal Induced Crystallization) 및 금속 유도 측면 결정화법(Metal Induced Lateral Crystallization) 등이 있는데, 고상 결정화법은 비정질 실리콘층을 박막트랜지스터가 사용되는 표시 소자의 기판을 형성하는 물질인 유리의 변형 온도인 약 700℃ 이하의 온도에서 수 시간 내지 수십 시간에 걸쳐 어닐링하는 방법이고, 엑시머 레이저 결정화법은 엑시머 레이저를 실리콘 층에 주사하여 매우 짧은 시간동안 국부적으로 높은 온도로 가열하여 결정화하는 방법이고, 금속 유도 결정화법은 니켈, 팔라듐, 금, 알루미늄 등의 금속을 비정질 실리콘층과 접촉시키거나 주입하여 상기 금속에 의해 비정질 실리콘이 폴리 실리콘으로 상변화가 유도되는 현상을 이용하는 방법이고, 금속 유도 측면 결정화법은 금속과 실리콘이 반응하여 생성된 실리사이드가 측면으로 계속하여 전파되면서 순차로 실리콘의 결정화를 유도하는 방법을 이용하여 실리콘층을 결정화시키는 방법이다.
그러나, 상기의 고상 결정화법은 고온에서 장시간 결정화 공정을 진행하야 함으로서, 기판에 손상을 입히는 단점이 있고, 상기 엑시머 레이저 결정화법은 고가의 장치를 이용해야할 뿐만 아니라 표면에 돌기와 같은 결합을 제어하기가 어려운 단점이 있고, 상기 금속 유도 결정화법 또는 금속 유도 측면 결정화법은 금속 촉매가 비정질 실리콘층상에 직접 증착됨으로서, 결정화 후에도 금속 촉매가 잔류하는 단점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 결정화 속도가 빠르고, 다결정 실리콘층에 잔류하는 금속 문제를 최소화할 수 있는 박막트랜지스터 및 그 제조 방법과 이를 이용한 평판 표시 장치를 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 기판을 준비하는 단계; 상기 기판상에 비정질 실리콘층을 형성하는 단계; 상기 비정질 실리콘층상에 캡핑층을 형성하는 단계; 상기 캡 핑층상에 적어도 Ni과 Pd의 혼합 금속을 금속 혼합층으로 형성하는 단계; 및 상기 기판을 열처리하여 상기 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 단계로 이루어진 박막트랜지스터 제조 방법에 의해 달성된다.
또한, 본 발명의 상기 목적은 상기 Pd의 농도는 5 내지 30at%임을 특징으로 하는 박막트랜지스터 제조 방법에 의해서도 달성된다.
또한, 본 발명의 상기 목적은 상기 다결정 실리콘층의 결정화 속도는 1.5 내지 2.0㎛/hr임을 특징으로 하는 박막트랜지스터 제조 방법에 의해서도 달성된다.
또한, 본 발명의 상기 목적은 결정화 유도 물질 및 결정화 촉매 물질을 이용한 SGS 결정화법으로 결정화된 반도체층이 형성된 기판; 상기 반도체층상에 형성된 게이트 절연막; 상기 게이트 절연막상의 소정 영역에 형성된 게이트 전극; 상기 게이트 전극상에 형성된 층간절연막; 및 상기 층간절연막상에 형성되고, 상기 반도체층의 소오스/드레인 영역에 콘택하는 소오스/드레인 전극을 포함하는 박막트랜지스터에 의해서도 달성된다.
또한, 본 발명의 상기 목적은 발광부를 구비한 기판; 및 상기 발광부상에 형성되고, 결정화 유도 물질 및 결정화 촉매 물질을 이용한 SGS 결정화법으로 결정화된 반도체층을 포함하여 형성된 박막트랜지스터를 포함하는 것을 특징으로 하는 평판 표시 장치에 의해서도 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 1 내지 도 5는 본 발명의 일실시예에 따른 박막트랜지스터 제조 방법을 나타낸 단면도들이다.
도 1을 참조하면, 유리 또는 플라스틱과 같은 투명한 절연 기판(101)상에 실리콘 산화막, 실리콘 질화막 또는 이들의 다중층으로 버퍼층(102)을 형성하고, 상기 버퍼층(102)상에 화학적 기상 증착법(Chemical Vapor Deposition) 또는 물리적 기상 증착법(Physical Vapor Deposition)을 이용하여 비정질 실리콘층(103)을 형성한다.
이때, 상기 비정질 실리콘층(103)은 수소와 같은 기체를 함유하고 있어 결정화 공정시 또는 결정화 공정 이후 다결정 실리콘층의 특성을 저해하는 결함으로 작용함으로, 이를 제거할 필요가 있는데, 이는 탈수소 처리 공정과 같은 공정을 진행하므로서 가능하다.
도 2를 참조하면, 상기 비정질 실리콘층(103)이 형성된 기판상에 실리콘 산화막, 실리콘 질화막 또는 이들의 다중층으로, 바람직하게는 실리콘 질화막으로 캡핑층(104)을 형성한다.
이어서, 상기 캡핑층(104)상에 결정화 유도 물질인 Ni과 결정화 촉매 물질인 Pd의 혼합 금속으로 금속 혼합층(105)을 형성한다.
이때, 본원 발명의 상기 금속 혼합층(105)은 Pd의 농도가 5 내지 50at%, 바람직하게는 5 내지 30at%를 포함하도록 형성하고, 금속 혼합층(105)의 면밀도는 1011 내지 1015 atoms/㎠로 형성한다.
이때, 상기 금속 혼합층(105)은 이후 결정화 공정에서 비정질 실리콘층(103)을 다결정 실리콘층으로 결정화를 유도하는 결정화 유도 물질과 결정화 촉매 물질을 포함하고 있는 층으로서, 상기 금속 혼합층에 의해 다결정 실리콘층의 결정성 및 결정화 속도가 결정되어지게 되는데, 금속 혼합층의 종류 및 농도가 가장 큰 영향을 미치게 된다.
본원 발명에서는 결정화 유도 물질로는 Ni을, 결정화 촉매 물질로는 Pd를 이용한 금속 혼합층을 형성하였는데, 그 농도는 상기에서 상술한 바와 같이 Pd을 5 내지 50at%, 바람직하게는 5 내지 30at%로 한다. 이때, 상기 결정화 촉매 물질은 본 발명의 Pd 이외에 Cu 또는 Pt와 같은 물질을 이용할 수 있는데, 가장 바람직한 결정화 촉매 물질은 본 발명의 Pd이다. 상기 결정화 유도 물질은 비정질 실리콘층의 계면에서 결정화의 핵인 시드를 형성한 후 결정립이 커지는 역할을 하게 되고, 상기 결정화 촉매 물질은 상기 결정화 유도 물질에 의해 결정립의 성장을 가속시키는 촉매의 역할을 하게 된다.
이는 도 6a(이때, 도 6a는 Pd의 농도(at%)에 따른 결정 성장 속도를 보여주는 그래프이다.)에서 보는 바와 같이 결정화 속도는 Pd가 50at%일 때까지 Pd가 0at%, 즉, 순수한 Ni만(이때, 결정화 속도는 0.8㎛/hr)으로 금속 혼합층(105)을 형성하는 경우보다 계속 증가하여 최대 2.1㎛/hr까지 결정화 속도가 증가하는 것을 보여 주고 있고, 50at% 초과에서는 결정화 속도가 오히려 감소하는 것을 보여 주고 있다.(이때, 상기 Pd가 5at% 포함되어 있을 때에는 결정화 속도는 1.5㎛/hr임을 알 수 있다.)
이는 상기 Pd가 50at% 초과일 때는 상기 금속 혼합층(105)이 Ni이 기본이 되는 것이 아니라 Pd가 기본이 되어 다결정 실리콘층의 결정립이 침상 모양으로 형성되게 되고, 이러한 결정립이 침상 모양을 갖는 다결정 실리콘층은 그 특성이 나빠 박막트랜지스터의 반도체층으로 이용하기에는 부적합하다.
또한, Pd가 30at%가 포함되어 있을 때의 결정화 속도는 약 2.0㎛/hr로 Pd가 50at%가 포함되어 있을 때와 비교하여 결정화 속도가 크게 느린 것은 아님을 알 수 있다.
따라서, Pd가 5 내지 50at%인 경우 Ni만으로 캡핑층(104)을 형성한 경우에 비해 결정화 속도가 향상될 수 있다.
또한, 도 6b에서 보는 바와 같이 Ni과 Pd의 조성비에 따른 다결정 실리콘층의 전기적 특성을 비교하는 경우, Ni에 Pd가 5at%가 포함된 금속 혼합층(105)을 이용하여 다결정 실리콘층을 형성하여 그 전기적 특성을 측정해 본 결과, Ni이 100at%로 이루어진 금속 혼합층(105)을 이용하여 형성하는 경우와 그 특성이 유사하고, Ni에 Pd가 25at%가 포함된 금속 혼합층(105)을 이용하여 다결정 실리콘층을 형성하여 그 전기적 특성을 측정해 본 결과, 그 특성이 그렇게 나빠지지는 않는 것을 볼 수 있다. 그리고, Ni에 Pd가 50at% 이상으로 포함된 금속 혼합층(105)을 이용하여 다결정 실리콘층을 형성하는 경우 그 특성이 아주 나빠지는 것을 볼 수 있다. 따라서, Ni에 Pd가 포함된 금속 혼합층(105)의 경우 상기 Pd의 농도는 30at% 이하로 하는 것이 바람직하다.
따라서, 도 6a 및 도 6b의 결정화 속도와 전기적 특성을 모두 고려해 볼 때, 결정화 속도가 우수한 Pd의 농도는 5 내지 50at%의 농도를 갖을 때이고, 결정화 속도와 전기적 특성이 모두 우수한 Pd의 농도는 5 내지 30at%의 농도를 갖을 때임을 알 수 있다.
도 3을 참조하면, 상기 기판을 열처리(106)하여 금속 혼합층(105)의 결정화 유도 물질과 결정화 촉매 물질이 확산 또는 침투하여 캡핑층(104)과 비정질 실리콘층의 계면으로 이동(107)하여 결정화의 시드(seed)(108)를 형성하고, 상기 시드에 의해 상기 비정질 실리콘층이 결정립계(109)을 갖는 다결정 실리콘층(110)으로 결정화하는 SGS(Super Grain Silicon) 결정화법으로 결정화된다.
이때, 상기 SGS 결정화법이라함은 비정질 실리콘층(103)상에 금속 혼합층의 금속들의 이동을 제어할 수 있는 캡핑층(104)을 형성하고, 상기 캡핑층(104)상에 금속 혼합층(105)을 형성한 후, 열처리함으로서 상기 금속 혼합층(105)에 포함되어 있는 극히 일부의 결정화 유도 물질과 결정화 촉매 물질이 상기 캡핑층(104)을 통해 비정실 실리콘층(103)의 계면으로 이동하여 결정화 핵인 시드(108)를 형성하고, 상기 시드(108)로부터 결정립이 성장하여 상기 비정질 실리콘층(103)이 다결정 실리콘층(110)으로 결정화하는 결정화법이다.
이때, 상기 시드(108)의 형성 갯수는 열처리 공정의 공정 조건 및 캡핑층(105)의 결정화 유도 물질과 결정화 촉매 물질에 대한 이동 특성에 가장 큰 영향을 받음으로 이를 적절히 조절함으로서 시드(108)의 형성 갯수를 조절할 수 있고, 상기 시드(108)의 갯수를 조절함으로서 다결정 실리콘층(110)의 결정립의 갯수, 즉 크기를 조절할 수 있다.
도 4를 참조하면, 상기 SGS 결정화법으로 비정질 실리콘층을 다결정 실리콘층(110)으로 결정화한 후, 상기 금속 혼합층(105) 및 캡핑층(104)을 제거하여 기판상에 다결정 실리콘층(110)을 노출시킨다.
이때, 상기 다결정 실리콘층(110)은 Ni에 Pd가 5 내지 50at%, 바람직하게는 5 내지 30at%의 농도로 형성된 금속 혼합층(105)을 이용한 SGS 결정화법에 의해 결정화된 다결정 실리콘층(110)이다.
도 5를 참조하면, 상기 다결정 실리콘층(110)을 식각하여 반도체층(301)을 형성하고, 상기 반도체층(301)이 형성된 기판상에 실리콘 산화막, 실리콘 질화막 또는 이들의 다중층으로 게이트 절연막(302)을 형성한다.
이어서, 상기 게이트 절연막(302)상에 게이트 도전막을 증착한 후, 패터닝하여 상기 게이트 절연막(302)의 소정 영역에 게이트 전극(303)을 형성한다.
이어서, 상기 기판상에 층간절연막(304)을 형성하고, 상기 층간절연막(304) 및 게이트 절연막(302)의 소정 영역을 식각하여 콘택홀을 형성한 후, 소오스/드레인 도전막을 기판 전면에 걸쳐 형성하고, 패터닝하여 소오스/드레인 전극(305)을 형성하여 박막트랜지스터를 완성한다.
상기 완성된 박막트랜지스터는 액정 표시 장치 또는 유기 전계 발광 표시 장치 등과 같은 평판 표시 장치에서 이용될 수 있다.
즉, 상기 액정 표시 장치는 일반적으로 광원, 제1전극, 제2전극 및 상기 제1전극과 제2전극사이에 충진된 액정으로 구성되어 있는데, 상기 제1전극이 형성된 영역을 발광부라 할 수 있고, 상기 유기 전계 발광 장치는 제1전극, 적어도 유기 발광층을 포함하는 유기막층 및 제2전극으로 구성될 수 있는데, 상기 제1전극이 형성된 영역을 발광부라 할 수 있다.
이때, 상기 액정 표시 장치 및 유기 전계 발광 표시 장치의 발광부에 스위칭(Switching) 또는 구동(Driving)하는 소자로서 박막트랜지스터가 이용될 수 있는데, 본 발명에서와 같이 결정화 유도 물질 및 결정화 촉매 물질을 이용한 SGS 결정화법으로 결정화된 반도체층을 포함하는 박막트랜지스터를 이용하여 상기 평판 표시 장치를 제조할 수 있다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
따라서, 본 발명의 박막트랜지스터 제조 방법은 비정질 실리콘층상에 캡핑층을 형성하고, 상기 캡핑층상에 Ni과 Pd의 혼합물로 금속 혼합층을 형성한 후, 열처리함으로서, 상기 Ni과 Pd에 의해 상기 비정질 실리콘층의 다결정 실리콘층으로의 결정화 속도가 빠를 뿐만 아니라 잔류하는 금속 문제를 최소화할 수 있는 특성이 우수한 박막트랜지스터를 제조할 수 있는 효과가 있다.

Claims (20)

  1. 기판을 준비하는 단계;
    상기 기판상에 비정질 실리콘층을 형성하는 단계;
    상기 비정질 실리콘층상에 캡핑층을 형성하는 단계;
    상기 캡핑층상에 Ni과 Pd의 혼합 금속을 금속 혼합층으로 형성하는 단계; 및
    상기 기판을 열처리하여 상기 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 단계를 포함하며,
    상기 Pd의 농도는 5 내지 30at%임을 특징으로 하는 박막트랜지스터 제조 방법.
  2. 제 1 항에 있어서,
    상기 결정화하는 단계 이후,
    상기 금속 혼합층 및 상기 캡핑층을 제거하는 단계;
    상기 다결정 실리콘층을 패터닝하여 반도체층을 형성하는 단계; 및
    상기 반도체층이 형성된 기판상에 게이트 절연막, 게이트 전극, 층간절연막 및 소오스/드레인 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막트랜지스터 제조 방법.
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 다결정 실리콘층의 결정화 속도는 1.5 내지 2.1㎛/hr임을 특징으로 하는 박막트랜지스터 제조 방법.
  6. 제 1 항에 있어서,
    상기 다결정 실리콘층의 결정화 속도는 1.5 내지 2.0㎛/hr임을 특징으로 하는 박막트랜지스터 제조 방법.
  7. 제 1 항에 있어서,
    상기 금속 혼합층은 1011 내지 1015 atoms/㎠의 면밀도로 형성됨을 특징으로 하는 박막트랜지스터 제조 방법.
  8. 제 1 항에 있어서,
    상기 캡핑층은 실리콘 산화막, 실리콘 질화막 또는 이들의 다중층으로 형성됨을 특징으로 하는 박막트랜지스터 제조 방법.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 결정화 유도 물질로 Ni 및 결정화 촉매 물질로 Pd을 이용한 SGS 결정화법으로 결정화된 반도체층이 형성된 기판;
    상기 반도체층상에 형성된 게이트 절연막;
    상기 게이트 절연막상의 소정 영역에 형성된 게이트 전극;
    상기 게이트 전극상에 형성된 층간절연막; 및
    상기 층간절연막상에 형성되고, 상기 반도체층의 소오스/드레인 영역에 콘택하는 소오스/드레인 전극을 포함하며,
    상기 결정화 촉매 물질의 농도는 5 내지 30at%임을 특징으로 하는 박막트랜지스터.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 제 12 항에 있어서,
    상기 반도체층의 결정화 속도는 1.5 내지 2.1㎛/hr임을 특징으로 하는 박막트랜지스터.
  17. 제 12 항에 있어서,
    상기 반도체층의 결정화 속도는 1.5 내지 2.0㎛/hr임을 특징으로 하는 박막트랜지스터.
  18. 발광부를 구비한 기판; 및
    상기 발광부상에 형성되고, 결정화 유도 물질로 Ni 및 결정화 촉매 물질로 Pd을 이용한 SGS 결정화법으로 결정화된 반도체층을 포함하여 형성된 박막트랜지스터를 포함하며,
    상기 결정화 촉매 물질의 농도는 5 내지 30at%임을 특징으로 하는 평판 표시 장치.
  19. 삭제
  20. 제 18 항에 있어서,
    상기 평판 표시 장치는 유기 전계 발광 표시 장치 또는 액정 표시 장치임을 특징으로 하는 평판 표시 장치.
KR1020040096593A 2004-11-23 2004-11-23 박막트랜지스터 및 그 제조 방법과 이를 이용한 평판 표시장치 KR100731732B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040096593A KR100731732B1 (ko) 2004-11-23 2004-11-23 박막트랜지스터 및 그 제조 방법과 이를 이용한 평판 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040096593A KR100731732B1 (ko) 2004-11-23 2004-11-23 박막트랜지스터 및 그 제조 방법과 이를 이용한 평판 표시장치

Publications (2)

Publication Number Publication Date
KR20060057444A KR20060057444A (ko) 2006-05-26
KR100731732B1 true KR100731732B1 (ko) 2007-06-22

Family

ID=37152874

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040096593A KR100731732B1 (ko) 2004-11-23 2004-11-23 박막트랜지스터 및 그 제조 방법과 이를 이용한 평판 표시장치

Country Status (1)

Country Link
KR (1) KR100731732B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100860006B1 (ko) * 2006-12-13 2008-09-25 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조방법
KR100864883B1 (ko) * 2006-12-28 2008-10-22 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치.
KR100839735B1 (ko) 2006-12-29 2008-06-19 삼성에스디아이 주식회사 트랜지스터, 이의 제조 방법 및 이를 구비한 평판 표시장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897137A (ja) * 1994-09-21 1996-04-12 Sharp Corp 半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897137A (ja) * 1994-09-21 1996-04-12 Sharp Corp 半導体装置およびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
08097137

Also Published As

Publication number Publication date
KR20060057444A (ko) 2006-05-26

Similar Documents

Publication Publication Date Title
KR100839735B1 (ko) 트랜지스터, 이의 제조 방법 및 이를 구비한 평판 표시장치
KR101017861B1 (ko) 반도체 장치 제조 방법
KR100882909B1 (ko) 박막트랜지스터, 그의 제조 방법, 이를 포함하는유기전계발광표시장치, 및 그의 제조 방법
US20010000011A1 (en) Method for producing semiconductor device
KR101015849B1 (ko) 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
JPH07221017A (ja) 半導体装置およびその作製方法
JPH07161635A (ja) 半導体装置およびその作製方法
JP3432187B2 (ja) 半導体装置の製造方法
WO2004070848A1 (en) Transistor for active matrix display and a method for producing said transistor
JP6081689B2 (ja) 多結晶シリコン層、薄膜トランジスタ、及び有機電界発光表示装置の製造方法
TWI527087B (zh) 多晶矽層、備製多晶矽層之方法、使用多晶矽層之薄膜電晶體及包含該薄膜電晶體之有機發光顯示裝置
JPH0897137A (ja) 半導体装置およびその製造方法
KR100731732B1 (ko) 박막트랜지스터 및 그 제조 방법과 이를 이용한 평판 표시장치
KR100659758B1 (ko) 박막트랜지스터 제조 방법
JP3431034B2 (ja) 半導体装置の作製方法
KR100721957B1 (ko) 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법
KR101041142B1 (ko) 박막트랜지스터 및 그의 제조방법, 그를 포함하는 유기전계발광표시장치 및 그의 제조방법
CN102136488A (zh) 有机发光二极管显示器及其制造方法
KR20090112116A (ko) 다결정 실리콘막, 이를 포함하는 박막트랜지스터, 및 이의제조방법
TW200814163A (en) Semiconductor thin film, thin film transistor, method of manufacturing the semiconductor thin film, method of manufacturing the thin film transistor, and manufacturing device of semiconductor thin film
TWI291718B (en) Active matrix display devices and the manufacture thereof
KR100615218B1 (ko) 다결정 실리콘막을 채용한 박막 트랜지스터의 제조 방법,이에 따라 제조된 박막 트랜지스터 및 상기 박막트랜지스터를 구비한 평판 표시장치
KR100770255B1 (ko) 박막트랜지스터의 제조 방법
JP3573969B2 (ja) 半導体装置作製方法
JPH0831737A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190529

Year of fee payment: 13