CN101630693A - 薄膜晶体管、其制造方法及有机发光二极管显示装置 - Google Patents

薄膜晶体管、其制造方法及有机发光二极管显示装置 Download PDF

Info

Publication number
CN101630693A
CN101630693A CN200910159484.3A CN200910159484A CN101630693A CN 101630693 A CN101630693 A CN 101630693A CN 200910159484 A CN200910159484 A CN 200910159484A CN 101630693 A CN101630693 A CN 101630693A
Authority
CN
China
Prior art keywords
absorption part
semiconductor layer
film transistor
crystallization
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910159484.3A
Other languages
English (en)
Other versions
CN101630693B (zh
Inventor
朴炳建
徐晋旭
梁泰勋
李吉远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of CN101630693A publication Critical patent/CN101630693A/zh
Application granted granted Critical
Publication of CN101630693B publication Critical patent/CN101630693B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

本发明公开一种薄膜晶体管(TFT)、其制造方法及有机发光二极管(OLED)显示装置。所述TFT包括：基板；布置在所述基板上的多晶硅(poly－Si)半导体层，包括：源区、漏区和沟道区，结晶诱导金属，布置在所述半导体层的相对边缘上的第一吸除部位，以及与所述第一吸除部位分隔开的第二吸除部位；布置在所述半导体层上的栅绝缘层；布置在所述栅绝缘层上的栅极；布置在所述栅极上的层间绝缘层；以及布置在所述层间绝缘层上并且电连接至所述半导体层的源区和漏区的源极和漏极。

Description

薄膜晶体管、其制造方法及有机发光二极管显示装置
技术领域
本发明方面涉及薄膜晶体管(TFT)、制造该TFT的方法以及包括该TFT的有机发光二极管(OLED)显示装置。
背景技术
通常，由于多晶硅(poly-Si)层具有高场效应迁移率，并且可以被应用于高速操作电路或互补金属氧化物半导体(CMOS)电路，因此多晶硅层被广泛用作薄膜晶体管(TFT)的半导体层。使用多晶硅层的TFT典型地被用作有源矩阵液晶显示器(AMLCD)的有源装置，或者被用作有源矩阵有机发光二极管显示装置(AMOLED)的开关装置或驱动装置。
可以使用固相结晶(SPC)方法、准分子激光退火(ELA)方法、金属诱导结晶(MIC)方法或者金属诱导横向结晶(MILC)方法执行非晶硅(a-Si)半导体层的结晶。特别地，SPC方法包括在低于700℃的温度下对非晶硅层退火几个小时到几十个小时，用在显示装置的TFT中的玻璃基板在700℃的温度下会变形。ELA方法包括通过利用准分子激光照射非晶体层来在短时间内将非晶硅层加热到高的温度。MIC方法包括将诸如镍(Ni)、钯(Pd)、金(Au)或者铝(Al)之类的金属放入以便接触非晶硅层，或者将金属注入非晶硅层以便将非晶硅层相变成多晶硅层。而且，MILC方法包括在横向扩散通过金属与硅之间的反应获得的硅化物的同时顺次诱导非晶硅层的结晶。
然而，因为SPC方法涉及在高温下长时间地对基板退火，所以基板会容易被损坏。而且，ELA方法需要昂贵的激光设备并且可能损坏已结晶的表面，因而会降低半导体层与栅绝缘层之间的界面的品质。
因为相对于SPC方法，使用金属结晶非晶硅层的方法允许非晶硅层在较短的时间内在较低的温度下结晶，所以已展开对使用金属结晶非晶硅层的方法的大量研究。使用金属结晶非晶硅层的典型方法包括MIC方法、MILC方法和超晶粒硅(SGS)结晶方法。然而，在这些方法中，结晶诱导金属导致的污染可能会使TFT的装置特性降级。因此，在使用结晶诱导金属对非晶硅层结晶之后，要执行吸除(getting)方法以便去除残留的结晶诱导金属。
为了执行吸除方法，在半导体层中形成吸除部位。通常，吸除部位的形成涉及利用接触孔将吸除材料注入半导体层区域中，其中该接触孔用于将半导体层的源区和漏区与源极和漏极连接。然而，当沟道区与接触孔之间的距离增大时，仅仅使用接触孔吸除部位的吸除方法不是很有效。
发明内容
本发明方面提供一种包括由多晶硅(poly-Si)层形成的半导体层的薄膜晶体管(TFT)，该多晶硅层使用结晶诱导金属结晶。该结晶诱导金属能够从所述半导体层的沟道区中被有效地吸除，从而改善TFT的诸如泄漏电流特性之类的电特性。还提供制造该TFT的方法和具有该TFT的有机发光二极管(OLED)显示装置。
根据本发明的一方面，TFT包括：基板；布置在所述基板上的包括源区、漏区和沟道区的半导体层；布置在所述半导体层上的栅绝缘层；布置在所述栅绝缘层上的栅极；布置在所述栅极上的层间绝缘层；以及布置在所述层间绝缘层上并且分别电连接至所述半导体层的源区和漏区的源极和漏极。所述半导体层由使用结晶诱导金属被结晶的多晶硅(poly-Si)层形成。所述半导体层包括布置在所述半导体层的相对边缘上的第一吸除部位和与所述第一吸除部位分隔开的第二吸除部位。
根据本发明的另一方面，一种制造TFT的方法包括：提供基板；通过图案化使用结晶诱导金属结晶的多晶硅层在所述基板上形成包括源区、漏区和沟道区的半导体层；在所述半导体层上形成栅绝缘层；在所述栅绝缘层上形成栅极；在所述栅极上形成层间绝缘层；通过图案化所述层间绝缘层和所述栅绝缘层形成第一孔和第二孔；在所述半导体层被所述第一孔和所述第二孔暴露的区域中形成吸除部位；使用所述吸除部位吸除所述半导体层的所述沟道区中残留的所述结晶诱导金属；以及形成通过所述第一孔被分别电连接至所述半导体层的所述源区和所述漏区的源极和漏极。所述第一孔暴露所述半导体层的区域，并且所述第二孔与所述第一孔分隔开。
根据本发明的又一方面，OLED显示装置包括：基板；布置在所述基板上的包括源区、漏区和沟道区的半导体层：布置在所述半导体层上的栅绝缘层；布置在所述栅绝缘层上的栅极；布置在所述栅极上的层间绝缘层；布置在所述层间绝缘层上并且分别电连接至所述半导体层的源区和漏区的源极和漏极；电连接至所述源、漏极之一的第一电极；布置在所述第一电极上并且包括发射层(EML)的有机层；以及布置在所述有机层上的第二电极。所述半导体层由使用结晶诱导金属被结晶的多晶硅层形成。所述半导体层包括布置在所述半导体层的相对边缘上的第一吸除部位和与所述第一吸除部位分隔开的第二吸除部位。
本发明的另外的方面和/或优点将在下面的说明书中部分地提出，部分地，从本说明书中将是显而易见的，或者通过实践本发明而获知。
附图说明
从以下结合附图对实施例的描述中，本发明的这些和/或其它方面及优点将变得明显并更加容易理解，其中：
图1A至图1D是示出根据本发明示例性实施例的结晶过程的截面图；
图2A、图2B、图2D和图2E是示出根据本发明示例性实施例的制造薄膜晶体管(TFT)的过程的截面图；
图2C是与图2B的截面图对应的平面图；
图3A至图3D是示出根据本发明另一示例性实施例的制造双栅TFT的过程的平面图；
图4A至图4D是示出与图3A至图3D对应的制造双栅TFT的过程的截面图；以及
图5是根据本发明示例性实施例的有机发光二极管(OLED)显示装置的截面图。
具体实施方式
现将详细参考本发明的示例性实施例，其示例被示出在附图中，其中相同的附图标记始终表示相同的元件。以下参考附图描述这些示例性实施例，以阐释本发明的方面。
正如在此处提及的，当提到第一元件被布置或者形成于第二元件之“上”或者与第二元件“相邻”时，第一元件可以直接接触第二元件，也可以通过位于它们之间的一个或者多个其它元件与第二元件分隔开。相反，当提到元件被“直接”布置或者形成于另一元件“上”时，则不存在中间元件。正如在此处使用的，词语“和/或”包括一个或多个相关列出项的任意和全部组合。
图1A至图1D是示出根据本发明示例性实施例的结晶过程的截面图。参照图1A，缓冲层110被形成在诸如玻璃基板或塑料基板之类的基板100上。缓冲层110可以使用化学气相沉积(CVD)技术或者物理气相沉积(PVD)技术形成。缓冲层110可以由诸如氧化硅层或者氮化硅层之类的一个或多个绝缘层形成。缓冲层110可以防止在结晶过程期间在基板100中产生的水分或杂质扩散，或者可以控制在结晶过程期间的热量传输，从而有利于非晶硅(a-Si)层的结晶。
此后，非晶硅层120被形成在缓冲层110上。非晶硅层120可以使用CVD或者PVD技术形成。另外，可以在非晶硅层120形成期间或之后执行脱氢过程，从而降低非晶硅层120中的氢的浓度。
然后，非晶硅层120被结晶成多晶硅层。可以通过诸如金属诱导结晶(MIC)方法、金属诱导横向结晶(MILC)方法或者超晶粒硅(SGS)结晶方法之类的使用结晶诱导金属的结晶方法，将非晶硅层120结晶成多晶硅层。
在SGS结晶方法中，结晶诱导金属以低浓度扩散到非晶硅层中，因而结晶诱导金属的晶粒大小的范围从几μm到几百μm。例如，SGS结晶方法可以包括：在非晶硅层上形成盖层，用于控制结晶诱导金属的扩散；在盖层上形成结晶诱导金属层；以及对结晶诱导金属层退火以将结晶诱导金属扩散到非晶硅层中，从而将非晶硅层结晶成多晶硅层。可替代地，可以通过以低浓度形成结晶诱导金属层而不形成盖层，来降低结晶诱导金属的浓度。
根据使用盖层的SGS结晶方法，结晶诱导金属的浓度比在MIC或者MILC方法中被更有效地控制。因此，现将描述SGS结晶方法。
图1B是示出在非晶硅层上形成盖层和结晶诱导金属层的过程的截面图。参照图1B，盖层130被形成在非晶硅层120上。盖层130可以是结晶诱导金属在随后的退火过程期间可扩散到其中的氮化硅层，或者可以是氮化硅层和氧化硅层的双层。
可以使用CVD技术或者PVD技术形成盖层130。盖层130可以被形成为约
Figure G2009101594843D00051
到约
Figure G2009101594843D00052
的厚度。当盖层130被形成为小于约
Figure G2009101594843D00053
的厚度时，盖层130可能不会适当地控制扩散到非晶硅层120中的结晶诱导金属的量。当盖层130被形成为大于约
Figure G2009101594843D00054
的厚度时，只有少量的结晶诱导金属扩散到非晶硅层120中，从而可能导致非晶硅层120的不完全结晶。
此后，结晶诱导金属被沉积在盖层130上，从而形成结晶诱导金属层140。结晶诱导金属可以包括由Ni、Pd、Ag、Au、Al、Sn、Sb、Cu、Tr以及Cd组成的组中选出的一种。如果结晶诱导金属是Ni，那么结晶诱导金属层140可以以约1011到1015原子/cm2的表面密度形成在盖层130上。
当结晶诱导金属层140以低于约1011原子/cm2的表面密度形成时，仅可以形成小数目的种子(seed)，从而阻碍非晶硅层120结晶成多晶硅层。当结晶诱导金属层140以高于约1015原子/cm2的表面密度形成时，扩散到非晶硅层120的结晶诱导金属的量可能增加，从而可减小多晶硅层的晶粒大小。而且，残留的结晶诱导金属的量可能增加，可能会使由图案化多晶硅层而形成的半导体层的特性降级。
图1C是示出将基板100退火以将结晶诱导金属通过盖层130扩散到非晶硅层120中的过程的截面图。参照图1C，基板100，缓冲层110、非晶硅层120、盖层130和结晶诱导金属层140，被退火(参见150)，以便结晶诱导金属层140的结晶诱导金属的部分可以扩散到非晶硅层120的表面中。特别地，在退火过程150期间，只有少量的结晶诱导金属140b扩散到非晶硅层120的表面中，而大量的结晶诱导金属140a既没到达非晶硅层120，也没穿过盖层130。
因此，扩散到非晶硅层120的表面中的结晶诱导金属的量可能依赖于盖层130的扩散阻挡特性，该特性与盖层130的厚度和/或密度密切相关。换句话说，随着盖层130的厚度和/或密度增加，结晶诱导金属的扩散量减少，并且晶粒大小增大。相反，随着盖层130的厚度和/或密度减小，结晶诱导金属的扩散量增加，并且晶粒大小减小。
在这种情况下，退火过程150可以在约200℃到约900℃的温度下执行几秒到几小时。当退火过程150在上述时间和温度条件下执行时，可以防止由于过热而导致基板100变形，并且可以达到期望的制造成本和产量。可以使用炉内方法、快速热退火(RTA)方法、紫外线(UV)方法以及激光方法中的任意一种来执行退火过程150。
图1D是示出使用扩散的结晶诱导金属140b将非晶硅层120结晶成多晶硅层160的过程的截面图。参照图1D，穿过盖层130并且扩散到非晶硅层120的表面中的结晶诱导金属140b使得非晶硅层120结晶成多晶硅层160。也就是说，扩散的结晶诱导金属140b与非晶硅层120的硅结合而形成金属硅化物。因此，金属硅化物形成结晶核(即种子)，从而将非晶硅层120结晶成多晶硅层160。
图1D示出在具有盖层130和结晶诱导金属层140的结构上执行的退火过程。然而，在结晶诱导金属扩散到非晶硅层120的表面中之后，在执行退火过程之前，可以去除盖层130和结晶诱导金属层140。
图2A、图2B、图2D和图2E是示出根据本发明示例性实施例的制造薄膜晶体管(TFT)的过程的截面图，并且图2C是与图2B的截面图对应的平面图。参照图2A，盖层130和结晶诱导金属层140被去除，多晶硅层(参见图1D中的160)被图案化，从而在缓冲层110上形成半导体层210。可替代地，多晶硅层160可以在随后的过程期间被图案化。
此后，栅绝缘层220被形成在半导体层210和缓冲层110上。栅绝缘层220可以是氧化硅层、氮化硅层或者是氧化硅层和氮化硅层的多层。
栅极的金属层(未示出)被形成在栅绝缘层220上。该金属层可以是由铝(Al)或者诸如铝-钕(Al-Nd)合金之类的铝合金形成的单层，也可以包括通过在铬(Cr)层或者钼(Mo)合金层上堆叠铝合金层而形成的多层。金属层可以使用光刻技术和蚀刻方法被蚀刻，从而形成栅极230。
此后，预定量的导电离子240可以使用栅极230作为掩码而被注入半导体层210中，从而形成源区211和漏区213以及在源区211和漏区213之间布置的沟道区212。导电离子可以是p型离子或n型离子。p型离子可以是从由硼(B)、铝(Al)、镓(Ga)和铟(In)组成的组中选出的一种离子。n型离子可以是从包括磷(P)、砷(As)和锑(Sb)组成的组中选出的一种离子。可替代地，可以在形成栅极230之前形成光刻胶图案，并且可以使用光刻胶图案作为掩模将导电离子240注入半导体层210中。
参照图2B和图2C，层间绝缘层250被形成在栅极230的整个表面上。层间绝缘层250可以是氮化硅层、氧化硅层或者是氧化硅层和氮化硅层的多层。
随后，层间绝缘层250和栅绝缘层220的区域可以被蚀刻，从而形成第一孔261和第二孔262。第一孔261暴露源区211和漏区213的区域。第二孔262与第一孔261分隔开。例如，第二孔262可以形成在第一孔261之间。第一孔261是将源区211和漏区213与随后形成的源极和漏极电连接的接触孔。因此，第一孔261被形成在半导体层210的边缘，也就是说，在源区211和漏区213的边缘。第二孔262能够提高吸除效率。
此后，用于从沟道区212吸除残留的结晶诱导金属的吸除部位271和272使用第一孔261和第二孔262被形成在半导体层210的被第一孔261和第二孔262暴露的区域中。第一吸除部位271使用第一孔261形成，而第二吸除部位272使用第二孔262形成。因为在沟道区212中残留的结晶诱导金属被吸除到第一吸除部位271和第二吸除部位272，所以第一吸除部位271和第二吸除部位272中结晶诱导金属的浓度高于沟道区212中结晶诱导金属的浓度。
第二吸除部位272可以布置在漏区213中。当第二吸除部位272被形成在源区211中时，即使源区211与沟道区212之间的界面到第二吸除部位272的距离增加，泄漏电流也不会显著变化。然而，当第二吸除部位272被形成在漏区231中时，随着从漏区213与沟道区212之间的界面到吸除部位272的距离增加，泄漏电流逐渐增加。因此，因为泄漏电流受到布置在漏区213中的吸除部位的影响大于受到布置在源区211中的吸除部位的影响，所以第二吸除部位272可以布置在漏区213中。
第二吸除部位272可以布置在离沟道区212与漏区213之间的界面约0.5μm到10μm的距离内。当第二吸除部位272被布置在离沟道区212与漏区213之间的界面大于约0.5μm时，可以防止在形成第二孔262期间损坏栅极230。当第二吸除部位272被布置在离沟道区212与漏区213之间的界面小于约10μm时，能进一步提高吸除效率。为了提高吸除效率，可以形成至少两个第二吸除部位272。
可以使用以下方法形成第一吸除部位271和第二吸除部位272：使用第一孔261和第二孔262将用于吸除的杂质注入半导体层210中的方法；使用等离子体形成晶格损坏区域的方法；或者形成包括除结晶诱导金属之外的金属材料的金属层的方法。由于形成金属层材料的方法呈现出高吸除效率，因此现对其进行描述。
参照图2D，金属层280被形成在具有第一孔261和第二孔262的层间绝缘层250上。金属层280可能是金属层、金属硅化物层或者是金属层和金属硅化物层的多层。金属层和金属硅化物层可以使用相比于半导体层210中的结晶诱导金属具有较低扩散系数的金属或该金属的合金而形成。金属层280或者其组分的扩散系数可以是半导体层210中的结晶诱导金属的扩散系数的1/100或者更小。当金属层280的扩散系数小于结晶诱导金属的扩散系数的约1/100时，可以防止金属或者金属硅化物进入与金属层280接触的吸除部位271和272，并且可以防止金属或者金属硅化物扩散到半导体层210的其它区域。
镍(Ni)广泛用作半导体层中的结晶诱导金属。由于镍在半导体层中具有约10-5cm2/s或者更小的扩散系数，因此当镍用于半导体层210中时，金属层280可以由具有比镍的扩散系数的约1/100小的扩散系数的金属或者金属硅化物形成。例如，金属层280或者其组分可以具有0到10-7cm2/s之间的扩散系数。金属层280可以包括从Sc、Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Mn、Re、Ru、Os、Co、Rh、Ir、Pt、Y、Ta、La、Ce、Pr、Nd、Dy、Ho、TiN、TaN、其合金以及其金属硅化物组成的组中选出的一种。
而且，金属层280可以被形成为约
Figure G2009101594843D00091
到约
Figure G2009101594843D00092
的厚度。当金属层280被形成为小于约
Figure G2009101594843D00093
的厚度时，结晶诱导金属可能不会有效地被吸除到吸除部位271和272。当金属层280被形成为大于约
Figure G2009101594843D00094
的厚度时，基板100可能会由于金属层280的热膨胀而变形。
此后，热氧化阻挡层290可以被形成在金属层280上。热氧化阻挡层290可以防止金属层280氧化和/或金属层280在随后的退火过程期间与诸如氮气之类的气体发生反应，从而抑制金属层280的表面的变化。热氧化阻挡层290可以是氧化硅层或者氮化硅层。当在惰性气体中执行退火过程时，可以省略热氧化阻挡层290。
执行退火过程，以从特别是半导体层210的沟道区212中去除(吸除)半导体层210中残留的结晶诱导金属。因此，金属层280的金属可以扩散到半导体层210中和/或与半导体层210的硅结合形成金属硅化物。可替代地，金属层280的金属硅化物可以扩散到半导体层210中。结果，金属和/或金属硅化物在吸除部位271和272被扩散到半导体层210的表面中达预定深度。金属和/或金属硅化物可以扩散到半导体层210的表面中达约到的深度，尽管该区域的深度可以依退火温度和退火时间而变化。
当结晶诱导金属由于退火过程而从半导体层210的沟道区212扩散到吸除部位271和272中时，结晶诱导金属沉淀在吸除部位271和272中，并被捕获。这是因为结晶诱导金属在包含金属和/或金属硅化物的吸除部位271和272中比在半导体层210中从热力学上来说更稳定。基于上述原理，结晶诱导金属能够从沟道区212中被去除。
退火过程可以在约500℃到993℃的温度下执行10秒到10小时。当退火过程在低于500℃的温度下执行时，结晶诱导金属不会在半导体层210中扩散，并且不会移动到吸除部位271和272。另外，退火过程可以在低于约993℃的温度下执行，因为镍(半导体层210中的结晶诱导金属)的熔点是993℃。
当退火过程执行小于10秒时，可能难以从沟道区212中充分去除结晶诱导金属。当退火过程执行长于10小时时，基板100可能会变形，也会导致制造成本和产量方面的问题。当退火过程在相对高的温度下执行时，就可能在相对短的时间内去除结晶诱导金属。
参照图2E，热氧化阻挡层290和金属层280被去除。然后，形成源极292和漏极293。源极292和漏极293通过第一孔261连接至源区211和漏区213。源极292和漏极293可以由从由钼(Mo)、铬(Cr)、钨(W)、钼-钨(MoW)、铝(Al)、铝-钕(Al-Nd)、钛(Ti)、氮化钛(TiN)、铜(Cu)、钼合金、铝合金以及铜合金组成的组中选出的一种而形成。
导电图案291可以选择性地形成在第二孔262中。导电图案291可以是减阻部。导电图案291可以通过图案化金属层280而形成。在源极292和漏极293以及导电图案291形成之后，根据本发明示例性实施例的TFT完成。
表1示出根据本发明示例性实施例的具有第二吸除部位(示例1)的TFT与不具有第二吸除部位(比较例1)的传统的TFT的泄漏电流的比较。在这两个TFT中，半导体层的沟道区具有约25μm的宽度和约20μm的长度。另外，沟道区的界面到第一吸除部位的距离约为50μm。在示例1中，沟道区的界面到第二吸除部位的距离是4μm。
[表1]
  泄漏电流(A/μm)
  示例1   8.92*10-13
  比较例1   3.15*10-12
参照表1，与比较例1相比，示例1的泄漏电流明显减小。
表2示出根据本发明示例性实施例的示例1-3与传统的比较例1的泄漏电流的比较，其中示例1-3是具有不同数目的第二吸除部位的TFT，而传统的比较例1是不具有第二吸除部位的TFT。在所有的TFT中，半导体层的沟道区具有约25μm的宽度和约20μm的长度，并且沟道区的界面到第一吸除部位的距离约为50μm。在示例1-3中，沟道区的界面到第二吸除部位的距离是4μm。
[表2]
  泄漏电流(A/μm)
  比较例1(不具有第二吸除部位的TFT)   3.15*10-12
  示例1(具有1个第二吸除部位的TFT)   8.92*10-13
  示例2(具有2个第二吸除部位的TFT)   5.44*10-13
  示例3(具有3个第二吸除部位的TFT)   5.07*10-13
参照表2，可以确定，与仅具有一个第二吸除部位的示例1相比，在包括至少两个第二吸除部位的示例2和3中，泄漏电流减小。
表3示出当沟道区与漏区之间的界面到形成在漏区中的吸除部位的距离分别是4μm、10μm、30μm和50μm时，TFT的泄漏电流的比较。在所有的TFT中，沟道区具有约25μm的宽度和约20μm的长度，并且沟道区与源区之间的界面到形成在源区中的吸除部位的距离约为4μm。
表4示出当沟道区与源区之间的界面到形成在源区中的吸除部位的距离分别是4μm、10μm、30μm和50μm时，TFT的泄漏电流的比较。在所有的TFT中，沟道区具有约25μm的宽度和约20μm的长度，并且沟道区与漏区之间的界面到形成在漏区中的吸除部位的距离约为4μm。
[表3]
  沟道区与漏区之间的界面到形成在漏区中的吸除部位的距离 泄漏电流(A/μm)
  4μm   5.47*10-13
  10μm   7.60*10-13
  30μm   2.33*10-12
  50μm   3.06*10-12
[表4]
  沟道区与源区之间的界面到形成在源区中的吸除部位的距离 泄漏电流(A/μm)
  4μm   5.47*10-13
  10μm   5.33*10-13
  30μm   5.80*10-13
  50μm   6.20*10-13
参照表3和表4，即使当沟道区与源区之间的界面到形成在源区中的吸除部位的距离增大，泄漏电流也没有显著变化。另一方面，当沟道区与漏区之间的界面到形成在漏区中的吸除部位的距离增大时，泄漏电流也增大。因此，相对于形成在源区中的吸除部位，泄漏电流更易受形成在漏区中的吸除部位的影响，因此可以在漏区中形成附加的第二吸除部位。
表5示出当沟道区的界面到形成在源区和漏区中的各个吸除部位的距离分别是4μm、10μm、30μm和50μm时，TFT的泄漏电流的比较。在所有的TFT中，沟道区具有约25μm的宽度和约20μm的长度。
[表5]
  沟道区的界面到形成在源区和漏区中的各个吸除部位的距离 泄漏电流(A/μm)
  4μm   5.47*10-13
  10μm   8.91*10-13
  30μm   3.19*10-12
  50μm   3.15*10-12
参照表5，当沟道区的界面到每个吸除部位的距离大于10μm时，产生至少10-12A/μm的高泄漏电流。因此，可以在离沟道区的界面约10μm的距离内形成附加的第二吸除部位。
图3A至图3D是示出根据本发明另一示例性实施例的制造双栅TFT的过程的平面图，并且图4A至图4D是分别沿图3A至图3D的线1A-1A′的截面图。除了下面提到的细节外，现将参照图2A至图2E所示的方法描述制造双栅TFT的过程。
参照图3A和图4A，使用如参照图1A和图1D描述的SGS结晶方法获得的多晶硅层(参见图1D中的160)被图案化，从而在具有缓冲层310的基板300上形成半导体层320。在这种情况下，半导体层320包括主体单元320a和320c，以及连接主体单元320a和320c的连接单元320b。主体单元320a和320c是其中形成源区、漏区和/或沟道区的侧。也就是说，半导体层320可以具有
Figure G2009101594843D00131
形结构。尽管图3A示出具有
Figure G2009101594843D00132
形结构的半导体层320，但是本发明并不限于此。例如，半导体层320可以具有
Figure G2009101594843D00133
形结构、
Figure G2009101594843D00134
形结构或者其组合。
参照图3B和图4B，栅绝缘层330被形成在半导体层320上。栅极340被形成在栅绝缘层330上。在这种情况下，栅极340可以与半导体层320的主体单元320a和320c相交。第一主体单元320a的与栅极340交迭的部分321可以称为第一栅，并且第二主体单元320c的与栅极340交迭的部分322可以称为第二栅。结果，获得双栅结构。
当半导体层320具有Z字形结构而非
Figure G2009101594843D00141
形结构的多个主体单元时，主体单元的与栅极340交迭的部分可以称为栅极。因此，可以制造多栅TFT。
此后，可以使用栅极340作为掩模将预定量的导电离子注入半导体层320中。半导体层320的与栅极340交迭的部分321和322可以被称为沟道区。主体单元320a和320c的不与连接单元320b相连的外部区域可以被称为源区323和漏区324。随后，层间绝缘层350被形成在栅绝缘层330和栅极340的整个表面上。
参照图3C和图4C，层间绝缘层350和栅绝缘层330被蚀刻，从而形成第一孔361和第二孔362。第一孔361暴露半导体层320的源区323和漏区324的部分。第二孔362与第一孔361分隔开，并且部分暴露沟道区321与322之间的区域。第一孔361是用于将源区323和漏区324与随后形成的源极和漏极电连接的接触孔。第二孔362被形成以提高吸除效率。
此后，用于从沟道区321和322中吸除残留的结晶诱导金属的第一吸除部位371和第二吸除部位372被形成在半导体层320的被第一孔361和第二孔362暴露的预定区域中。第一吸除部位371使用第一孔361而形成，而第二吸除部位372使用第二孔362而形成。
第二吸除部位372可以被布置得离漏区324比离源区323更近。当第二吸除部位372被布置得接近源区323时，即使沟道区321和322的界面到第二吸除部位372的距离增加，泄漏电流也不显著变化。然而，当第二吸除部位372被形成得接近于漏区324时，随着沟道区321和322的界面到第二吸除部位372的距离增加，泄漏电流逐渐增加。因此，由于泄漏电流受布置得接近于漏区324的吸除部位的影响，第二吸除部位372可以被布置得离漏区324比离源区323更近。
第二吸除部位372可以被布置得离沟道区321和322的界面约0.5μm到约10μm。当第二吸除部位372离沟道区321和322的界面大于约0.5μm时，可以防止在形成第二孔362期间损坏栅极340。当第二吸除部位372被布置得离沟道区321和322的界面小于约10μm时，可以提高吸除效率。为了进一步提高吸除效率，可以形成至少两个第二吸除部位372。
可以使用以下方法形成第一吸除部位371和第二吸除部位372：使用第一孔361和第二孔362将杂质注入半导体层320中的方法；使用等离子体形成晶格损坏区域的方法；或者形成包含除结晶诱导金属之外的金属或者该金属的硅化物的区域的方法。此后，可以执行退火过程，以将结晶诱导金属从沟道区321和322中吸除到第一吸除部位371和第二吸除部位372中。
参照图3D和图4D，源极381和漏极382通过第一孔361被连接至源区323和漏区324。在源极381和漏极382的形成期间，可以形成导电图案383，该导电图案383通过第二孔362被连接至半导体层320。导电图案383可以被称为减阻部。
表6示出根据本示例性实施例的具有一个第二吸除部位(示例4)的双栅TFT与不具有第二吸除部位(比较例2)的传统的双栅TFT的泄漏电流的比较。在这两个双栅TFT中，半导体层的沟道区具有约7μm的宽度和约14μm的长度。在示例4中，沟道区的界面到第二吸除部位的距离约为4μm。
[表6]
  泄漏电流(A/μm)
  比较例2(不具有第二吸除部位的双栅TFT)   4.00*10-13
  示例4(具有一个第二吸除部位的双栅TFT)   2.89*10-13
参照表6，可以确定，示例4相比于比较例2具有较小的泄漏电流。
图5是根据本发明示例性实施例的包括TFT的有机发光二极管(OLED)显示装置的截面图。参照图5，绝缘层510被形成在具有根据参照图2A至2E所述的方法制造的TFT的基板100的整个表面上。绝缘层510可以是无机层、有机层或者是无机层和有机层的多层。无机层可以由从由氧化硅、氮化硅或玻璃上硅(SOG)组成的组中选出的一种而形成。有机层可以由从由聚酰亚胺、苯并环丁烯系列树脂和丙烯酸脂组成的组中选出的一种而形成。
绝缘层510可以被蚀刻，从而形成暴露源极292和漏极293的孔。第一电极520通过该孔被连接至源极292和漏极293之一。第一电极520可以是阳极或者阴极。当第一电极520是阳极时，它可由从由氧化铟锡(ITO)、氧化铟锌(IZO)和氧化铟锡锌(ITZO)组成的组中选出的透明导电材料形成。当第一电极520是阴极时，它可由从由Mg、Ca、Al、Ag、Ba和其合金组成的组中选出的一种形成。
随后，像素限定层530被形成在第一电极520上。像素限定层530具有暴露第一电极520的表面的开口。具有发射层(EML)的有机层540被形成在第一电极520的被暴露的表面上。有机层540可以进一步包括从由空穴注入层(HIL)、空穴传输层(HTL)、空穴阻挡层(HBL)、电子阻挡层(EBL)、电子注入层(EIL)和电子传输层(ETL)的组成的组中选出的至少一个。之后，第二电极550被形成在有机层540上，从而完成根据本发明示例性实施例的具有TFT的OLED显示装置的形成。
根据本发明的方面，除了使用将半导体层的源极和漏极与源区和漏区相连的第一孔来形成第一吸除部位外，还形成与第一吸除部位分隔开的第二吸除部位。使用第一吸除部位和第二吸除部位从半导体层的沟道区中去除结晶诱导金属。结果，可以减小沟道区到吸除部位的距离，从而改进吸除效果。此外，可以缩短用于吸除的退火时间，从而使对基板的损坏最小化。
本发明提供一种包括使用多晶硅层形成的半导体层的TFT、制造该TFT的方法以及具有该TFT的OLED显示装置，其中该多晶硅层使用结晶诱导金属被结晶。在TFT中，结晶诱导金属能够从半导体层的沟道区中有效地被吸除，从而改善泄漏电流特性。
尽管已示出并描述了本发明的几个示例性实施例，但本领域技术人员应当理解，在不背离本发明的原理和精神的情况下，可对这些实施例做出改变，本发明的范围在权利要求书及其等同物中限定。

Claims (28)

1、一种薄膜晶体管包括：
基板；
布置在所述基板上的多晶硅半导体层，包括：
源区，
漏区，
沟道区，
结晶诱导金属，
布置在所述多晶硅半导体层的相对边缘上的第一吸除部位，以及
与所述第一吸除部位分隔开的第二吸除部位；
布置在所述多晶硅半导体层上的栅绝缘层；
布置在所述栅绝缘层上的栅极；
布置在所述栅极上的层间绝缘层；以及
布置在所述层间绝缘层上并且分别电连接至所述多晶硅半导体层的所述源区和所述漏区的源极和漏极。
2、根据权利要求1所述的薄膜晶体管，其中所述第二吸除部位被布置在所述多晶硅半导体层的所述漏区中。
3、根据权利要求2所述的薄膜晶体管，其中所述第二吸除部位被布置在离所述沟道区与所述漏区之间的界面0.5到10μm内。
4、根据权利要求1所述的薄膜晶体管，其中所述多晶硅半导体层包括至少两个所述第二吸除部位。
5、根据权利要求1所述的薄膜晶体管，其中所述栅绝缘层和所述层间绝缘层具有：
暴露所述第一吸除部位的第一孔；和
暴露所述第二吸除部位的第二孔。
6、根据权利要求5所述的薄膜晶体管，其中所述源极和所述漏极通过所述第一孔被分别连接至所述多晶硅半导体层的所述源区和所述漏区。
7、根据权利要求1所述的薄膜晶体管，其中所述第一吸除部位和所述第二吸除部位各自包括晶格损坏区或者吸除杂质。
8、根据权利要求1所述的薄膜晶体管，其中所述第一吸除部位和所述第二吸除部位各自包括：相比于所述被扩散到所述多晶硅半导体层的表面中达预定深度的结晶诱导金属，具有较低的扩散系数的金属材料。
9、根据权利要求8所述的薄膜晶体管，其中所述金属材料的扩散系数小于所述结晶诱导金属的扩散系数的1/100。
10、根据权利要求9所述的薄膜晶体管，其中所述金属材料包括从由Sc、Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Mn、Re、Ru、Os、Co、Rh、Ir、Pt、Y、La、Ce、Pr、Nd、Dy、Ho、其合金以及其硅化物组成的组中选出的一种。
11、根据权利要求1所述的薄膜晶体管，其中所述多晶硅半导体层包括：
多个所述源区、漏区和沟道区；和
布置在所述沟道区之间的多个所述第二吸除部位。
12、根据权利要求11所述的薄膜晶体管，其中：
所述多晶硅半导体层包括与所述栅极相交的主体单元，以及连接所述主体单元的相邻的第一边缘的至少一个连接单元；并且
所述第一吸除部位被布置在所述主体单元的不通过所述连接单元连接的第二边缘上。
13、根据权利要求11所述的薄膜晶体管，其中所述第二吸除部位被布置得离所述漏区比离所述源区近。
14、根据权利要求13所述的薄膜晶体管，其中所述第二吸除部位各自被布置在离所述沟道区之一与所述漏区之一之间的界面0.5到10μm内。
15、根据权利要求1所述的薄膜晶体管，其中所述第二吸除部位被布置在所述第一吸除部位之间。
16、一种制造薄膜晶体管的方法，包括：
在基板上使用结晶诱导金属将多晶硅层结晶；
通过图案化所述多晶硅层形成包括源区、漏区和沟道区的半导体层；
在所述半导体层上形成栅绝缘层；
在所述栅绝缘层上形成栅极；
在所述栅极上形成层间绝缘层；
图案化所述层间绝缘层和所述栅绝缘层，以形成暴露所述半导体层的区域的第一孔和第二孔；
在所述半导体层的暴露区域中形成吸除部位；
使用所述吸除部位，从所述半导体层的所述沟道区中吸除所述结晶诱导金属；以及
形成通过所述第一孔被分别电连接至所述半导体层的所述源区和所述漏区的源极和漏极。
17、根据权利要求16所述的制造薄膜晶体管的方法，其中所述第二孔被布置在所述半导体层的所述漏区上。
18、根据权利要求17所述的制造薄膜晶体管的方法，其中所述第二孔被形成在离所述沟道区与所述漏区之间的界面0.5到10μm内。
19、根据权利要求16所述的制造薄膜晶体管的方法，其中：
所述形成吸除部位包括将吸除杂质注入所述半导体层的暴露区域中，或者使用等离子体以在所述半导体层的暴露区域中形成晶格损坏区域；并且
所述吸除所述结晶诱导金属包括执行退火过程。
20、根据权利要求16所述的制造薄膜晶体管的方法，其中：
所述形成吸除部位包括在所述层间绝缘层上形成金属层，所述金属层相比于所述结晶诱导金属具有较低的扩散系数；并且
所述吸除所述结晶诱导金属包括执行退火过程。
21、根据权利要求20所述的制造薄膜晶体管的方法，其中所述金属层包括由从由Sc、Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Mn、Re、Ru、Os、Co、Rh、Ir、Pt、Y、La、Ce、Pr、Nd、Dy、Ho、其合金以及其金属硅化物组成的组中的选出的一种形成的一层或者多层。
22、根据权利要求20所述的制造薄膜晶体管的方法，进一步包括在所述金属层上形成热氧化阻挡层。
23、根据权利要求16所述的制造薄膜晶体管的方法，其中所述多晶硅层使用超晶粒硅结晶过程被结晶。
24、根据权利要求16所述的制造薄膜晶体管的方法，其中所述第二孔被布置在所述第一孔之间。
25、一种有机发光二极管显示装置包括：
基板；
布置在所述基板上的多晶硅半导体层，包括：
源区，
漏区，
沟道区，
结晶诱导金属，
布置在所述多晶硅半导体层的两个边缘上的第一吸除部位，和
与所述第一吸除部位分隔开的第二吸除部位；
布置在所述多晶硅半导体层上的栅绝缘层；
布置在所述栅绝缘层上的栅极；
布置在所述栅极上的层间绝缘层；
布置在所述层间绝缘层上并且分别电连接至所述多晶硅半导体层的源区和漏区的源极和漏极；
电连接至所述源、漏极之一的第一电极；
布置在所述第一电极上并且包括发射层的有机层；以及
布置在所述有机层上的第二电极。
26、根据权利要求25所述的有机发光二极管显示装置，其中所述第二吸除部位被布置在所述多晶硅半导体层的所述漏区中。
27、根据权利要求26所述的有机发光二极管显示装置，其中所述第二吸除部位被布置在离所述沟道区与所述漏区之间的界面0.5到10μm内。
28、根据权利要求25所述的有机发光二极管显示装置，其中所述第二吸除部位被布置在所述第一吸除部位之间。
CN200910159484.3A 2008-07-14 2009-07-14 薄膜晶体管、其制造方法及有机发光二极管显示装置 Active CN101630693B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020080068314 2008-07-14
KR1020080068314A KR101002666B1 (ko) 2008-07-14 2008-07-14 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR10-2008-0068314 2008-07-14

Publications (2)

Publication Number Publication Date
CN101630693A true CN101630693A (zh) 2010-01-20
CN101630693B CN101630693B (zh) 2012-07-04

Family

ID=41170901

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910159484.3A Active CN101630693B (zh) 2008-07-14 2009-07-14 薄膜晶体管、其制造方法及有机发光二极管显示装置

Country Status (5)

Country Link
US (1) US8253141B2 (zh)
EP (1) EP2146371B1 (zh)
JP (2) JP5399152B2 (zh)
KR (1) KR101002666B1 (zh)
CN (1) CN101630693B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097459A (zh) * 2010-10-28 2011-06-15 广东中显科技有限公司 一种用于可调控地制备多晶硅薄膜的多层膜结构
CN111180409A (zh) * 2018-11-13 2020-05-19 三星电子株式会社 半导体封装件
TWI755057B (zh) * 2010-01-22 2022-02-11 日商半導體能源研究所股份有限公司 半導體裝置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4814371B2 (ja) * 2007-03-16 2011-11-16 シャープ株式会社 アクティブマトリクス基板
KR100875432B1 (ko) 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR101041144B1 (ko) * 2009-08-13 2011-06-13 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
KR101809661B1 (ko) * 2011-06-03 2017-12-18 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 유기 발광 표시 장치
KR102022051B1 (ko) 2012-11-14 2019-09-18 삼성디스플레이 주식회사 박막트랜지스터 및 이를 포함하는 유기발광 화소
US9324579B2 (en) * 2013-03-14 2016-04-26 The Aerospace Corporation Metal structures and methods of using same for transporting or gettering materials disposed within semiconductor substrates
KR20150044327A (ko) * 2013-10-16 2015-04-24 삼성디스플레이 주식회사 전계 완화 박막트랜지스터, 이의 제조 방법 및 이를 포함하는 표시장치
KR102556027B1 (ko) * 2015-09-10 2023-07-17 삼성디스플레이 주식회사 디스플레이장치 및 이의 제조방법
KR102446828B1 (ko) 2017-06-16 2022-09-26 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US10007269B1 (en) 2017-06-23 2018-06-26 Uber Technologies, Inc. Collision-avoidance system for autonomous-capable vehicle
JP2022087756A (ja) * 2020-12-01 2022-06-13 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3465209A (en) 1966-07-07 1969-09-02 Rca Corp Semiconductor devices and methods of manufacture thereof
JPS62104173A (ja) 1985-10-31 1987-05-14 Fujitsu Ltd 半導体装置
JP2564935B2 (ja) * 1989-04-20 1996-12-18 三菱電機株式会社 半導体装置
JP3122177B2 (ja) 1991-08-09 2001-01-09 旭硝子株式会社 薄膜トランジスタとその製造方法
TW232751B (en) 1992-10-09 1994-10-21 Semiconductor Energy Res Co Ltd Semiconductor device and method for forming the same
JP2762215B2 (ja) 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
JPH07176753A (ja) 1993-12-17 1995-07-14 Semiconductor Energy Lab Co Ltd 薄膜半導体装置およびその作製方法
JP3403807B2 (ja) 1994-06-02 2003-05-06 松下電器産業株式会社 薄膜トランジスタおよび液晶表示装置
JP2738315B2 (ja) 1994-11-22 1998-04-08 日本電気株式会社 薄膜トランジスタおよびその製造方法
US5771110A (en) 1995-07-03 1998-06-23 Sanyo Electric Co., Ltd. Thin film transistor device, display device and method of fabricating the same
JP3744980B2 (ja) 1995-07-27 2006-02-15 株式会社半導体エネルギー研究所 半導体装置
TW374196B (en) 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
US6746905B1 (en) 1996-06-20 2004-06-08 Kabushiki Kaisha Toshiba Thin film transistor and manufacturing process therefor
JPH1012882A (ja) 1996-06-20 1998-01-16 Toshiba Corp 薄膜トランジスタ及びその製造方法
TW324862B (en) 1996-07-03 1998-01-11 Hitachi Ltd Liquid display apparatus
JP4044176B2 (ja) * 1996-07-11 2008-02-06 株式会社半導体エネルギー研究所 半導体装置
JPH10150204A (ja) 1996-09-19 1998-06-02 Toshiba Corp 半導体装置およびその製造方法
JPH10135475A (ja) 1996-10-31 1998-05-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TW386238B (en) 1997-01-20 2000-04-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP3942683B2 (ja) 1997-02-12 2007-07-11 株式会社半導体エネルギー研究所 半導体装置作製方法
JP3544280B2 (ja) 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH11111992A (ja) 1997-09-30 1999-04-23 Toshiba Corp 薄膜トランジスタ、相補型薄膜トランジスタ、および薄膜トランジスタの製造方法
US6369410B1 (en) * 1997-12-15 2002-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
KR19990075412A (ko) 1998-03-20 1999-10-15 윤종용 박막 트랜지스터 및 그 제조 방법
JPH11274502A (ja) * 1998-03-20 1999-10-08 Toshiba Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
US6331476B1 (en) 1998-05-26 2001-12-18 Mausushita Electric Industrial Co., Ltd. Thin film transistor and producing method thereof
WO2000001016A1 (fr) 1998-06-30 2000-01-06 Matsushita Electric Industrial Co., Ltd. Transistor a film mince et son procede de fabrication
JP4030193B2 (ja) 1998-07-16 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6346437B1 (en) 1998-07-16 2002-02-12 Sharp Laboratories Of America, Inc. Single crystal TFT from continuous transition metal delivery method
JP4376331B2 (ja) 1998-08-07 2009-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6559036B1 (en) 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR100482462B1 (ko) 1998-12-23 2005-09-02 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 폴리실리콘-박막트랜지스터의 제조방법
US6380007B1 (en) 1998-12-28 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP4531177B2 (ja) 1998-12-28 2010-08-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100303711B1 (ko) 1999-01-28 2001-09-26 장 진 다결정/비정질 실리콘 이중 활성층을 가지는 박막트랜지스터 및
KR20010043359A (ko) 1999-03-10 2001-05-25 모리시타 요이찌 박막 트랜지스터와 패널 및 그들의 제조 방법
US6680487B1 (en) 1999-05-14 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same
JP4270719B2 (ja) 1999-06-30 2009-06-03 株式会社東芝 半導体装置及びその製造方法
JP4437570B2 (ja) * 1999-07-12 2010-03-24 株式会社ルネサステクノロジ 半導体装置及び半導体装置の製造方法
JP2001102169A (ja) 1999-10-01 2001-04-13 Sanyo Electric Co Ltd Ｅｌ表示装置
JP4076720B2 (ja) * 1999-12-28 2008-04-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4514867B2 (ja) * 1999-12-28 2010-07-28 株式会社半導体エネルギー研究所 薄膜トランジスタ及びその作製方法、半導体装置
US20020020840A1 (en) 2000-03-10 2002-02-21 Setsuo Nakajima Semiconductor device and manufacturing method thereof
JP4785258B2 (ja) * 2000-03-10 2011-10-05 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
TWI301907B (en) 2000-04-03 2008-10-11 Semiconductor Energy Lab Semiconductor device, liquid crystal display device and manfacturing method thereof
JP3999923B2 (ja) * 2000-04-21 2007-10-31 シャープ株式会社 半導体装置およびその製造方法
JP4531923B2 (ja) * 2000-04-25 2010-08-25 株式会社半導体エネルギー研究所 半導体装置
JP2001319878A (ja) 2000-05-11 2001-11-16 Sharp Corp 半導体製造方法
JP2002093745A (ja) 2000-09-12 2002-03-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR100439345B1 (ko) 2000-10-31 2004-07-07 피티플러스(주) 폴리실리콘 활성층을 포함하는 박막트랜지스터 및 제조 방법
US7045444B2 (en) 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
TW546846B (en) 2001-05-30 2003-08-11 Matsushita Electric Ind Co Ltd Thin film transistor and method for manufacturing the same
US6743700B2 (en) 2001-06-01 2004-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device and method of their production
JP3961240B2 (ja) 2001-06-28 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100662493B1 (ko) 2001-07-10 2007-01-02 엘지.필립스 엘시디 주식회사 비정질막의 결정화방법 및 이를 이용한 액정표시소자의제조방법
US6952023B2 (en) 2001-07-17 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2003075870A (ja) 2001-09-06 2003-03-12 Toshiba Corp 平面表示装置およびその製造方法
JP2003100633A (ja) 2001-09-25 2003-04-04 Sharp Corp 半導体装置の製造方法および半導体装置
JP3600229B2 (ja) 2001-10-31 2004-12-15 株式会社半導体エネルギー研究所 電界効果型トランジスタの製造方法
JP2003188098A (ja) 2001-12-13 2003-07-04 Sharp Corp 半導体装置およびその製造方法
KR100452445B1 (ko) 2001-12-29 2004-10-08 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막트랜지스터 제조방법
US20030155572A1 (en) 2002-02-19 2003-08-21 Min-Koo Han Thin film transistor and method for manufacturing thereof
KR100488959B1 (ko) 2002-03-08 2005-05-11 비오이 하이디스 테크놀로지 주식회사 다결정 실리콘 박막트랜지스터의 제조 방법
KR100488958B1 (ko) 2002-03-08 2005-05-11 비오이 하이디스 테크놀로지 주식회사 다결정 실리콘 박막트랜지스터의 제조 방법
JP2003298059A (ja) 2002-03-29 2003-10-17 Advanced Lcd Technologies Development Center Co Ltd 薄膜トランジスタ
JP4115153B2 (ja) * 2002-04-08 2008-07-09 シャープ株式会社 半導体装置の製造方法
JP4115158B2 (ja) * 2002-04-24 2008-07-09 シャープ株式会社 半導体装置およびその製造方法
JP2004022845A (ja) 2002-06-17 2004-01-22 Sharp Corp 薄膜トランジスタおよびその製造方法並びに表示装置
JP4115283B2 (ja) 2003-01-07 2008-07-09 シャープ株式会社 半導体装置およびその製造方法
KR100469624B1 (ko) 2003-03-18 2005-02-02 네오폴리((주)) 결정질 활성층을 포함하는 박막트랜지스터의 제조 방법 및반도체 장치
KR100928490B1 (ko) 2003-06-28 2009-11-26 엘지디스플레이 주식회사 액정표시패널 및 그 제조 방법
JP2005057240A (ja) 2003-07-23 2005-03-03 Seiko Epson Corp 薄膜半導体素子、及び薄膜半導体素子の製造方法
KR100515357B1 (ko) 2003-08-14 2005-09-15 삼성에스디아이 주식회사 게이트와 바디가 전기적으로 연결된 박막 트랜지스터와 그제조방법
KR100501706B1 (ko) 2003-10-16 2005-07-18 삼성에스디아이 주식회사 게이트-바디콘택 박막 트랜지스터
US7202143B1 (en) * 2003-10-23 2007-04-10 The Board Of Trustees Of The University Of Arkansas Low temperature production of large-grain polycrystalline semiconductors
DE10351195B4 (de) 2003-10-30 2013-08-29 Samsung Display Co., Ltd. Substrat zum Tintenstrahldrucken und Verfahren zu dessen Herstellung
KR100600853B1 (ko) * 2003-11-17 2006-07-14 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
KR100611225B1 (ko) 2003-11-22 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조방법
KR100611224B1 (ko) 2003-11-22 2006-08-09 삼성에스디아이 주식회사 금속 유도 측면 결정화 방법을 이용한 박막 트랜지스터 및그의 제조 방법
KR100623247B1 (ko) 2003-12-22 2006-09-18 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
KR100595456B1 (ko) 2003-12-29 2006-06-30 엘지.필립스 엘시디 주식회사 액정표시소자의 제조방법
JP4437404B2 (ja) * 2004-01-08 2010-03-24 シャープ株式会社 半導体装置とその製造方法
KR100654022B1 (ko) 2004-05-04 2006-12-04 네오폴리((주)) 금속유도측면결정화법을 이용한 박막 트랜지스터 제조방법
KR200357656Y1 (ko) 2004-05-19 2004-07-31 한국해양연구원 오탁방지장치
TW200601566A (en) 2004-06-28 2006-01-01 Adv Lcd Tech Dev Ct Co Ltd Semiconductor apparatus and manufacturing method thereof
JP2006049823A (ja) 2004-06-28 2006-02-16 Advanced Lcd Technologies Development Center Co Ltd 半導体装置及びその製造方法
KR100656495B1 (ko) 2004-08-13 2006-12-11 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
US20060040438A1 (en) 2004-08-17 2006-02-23 Jiong-Ping Lu Method for improving the thermal stability of silicide
KR200369779Y1 (ko) 2004-08-18 2004-12-16 서성탁 트랩을 이용한 하수관로의 악취역류차단 및 해충유입 방지장치
KR100611766B1 (ko) * 2004-08-24 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 제조 방법
KR200373076Y1 (ko) 2004-10-12 2005-01-15 황금수 톱밥제조기용 칼날고정장치 및 그 칼날
KR200373075Y1 (ko) 2004-10-12 2005-01-15 장한규 빨래판
US7575959B2 (en) 2004-11-26 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR200384738Y1 (ko) 2005-03-02 2005-05-17 박현우 주황색의 불꽃을 내는 양초
US8088676B2 (en) * 2005-04-28 2012-01-03 The Hong Kong University Of Science And Technology Metal-induced crystallization of amorphous silicon, polycrystalline silicon thin films produced thereby and thin film transistors produced therefrom
JP4884735B2 (ja) * 2005-09-16 2012-02-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5670005B2 (ja) 2006-03-06 2015-02-18 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
TWI429028B (zh) 2006-03-31 2014-03-01 Semiconductor Energy Lab 非揮發性半導體記憶體裝置及其製造方法
KR100770268B1 (ko) * 2006-05-18 2007-10-25 삼성에스디아이 주식회사 박막트랜지스터의 제조방법
US7750403B2 (en) * 2006-06-30 2010-07-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
JP5148932B2 (ja) * 2006-06-30 2013-02-20 株式会社半導体エネルギー研究所 半導体装置
JP4481284B2 (ja) 2006-09-20 2010-06-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100878284B1 (ko) 2007-03-09 2009-01-12 삼성모바일디스플레이주식회사 박막트랜지스터와 그 제조 방법 및 이를 구비한유기전계발광표시장치
KR100846985B1 (ko) 2007-04-06 2008-07-17 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100875432B1 (ko) 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR101383409B1 (ko) 2007-06-08 2014-04-18 엘지디스플레이 주식회사 표시장치
KR100848341B1 (ko) * 2007-06-13 2008-07-25 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100889627B1 (ko) * 2007-08-23 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
KR100982310B1 (ko) 2008-03-27 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI755057B (zh) * 2010-01-22 2022-02-11 日商半導體能源研究所股份有限公司 半導體裝置
CN102097459A (zh) * 2010-10-28 2011-06-15 广东中显科技有限公司 一种用于可调控地制备多晶硅薄膜的多层膜结构
CN102097459B (zh) * 2010-10-28 2012-10-31 广东中显科技有限公司 一种用于可调控地制备多晶硅薄膜的多层膜结构
CN111180409A (zh) * 2018-11-13 2020-05-19 三星电子株式会社 半导体封装件
CN111180409B (zh) * 2018-11-13 2024-04-26 三星电子株式会社 半导体封装件

Also Published As

Publication number Publication date
EP2146371B1 (en) 2016-06-29
US8253141B2 (en) 2012-08-28
KR101002666B1 (ko) 2010-12-21
JP5587376B2 (ja) 2014-09-10
EP2146371A1 (en) 2010-01-20
JP2013048267A (ja) 2013-03-07
JP5399152B2 (ja) 2014-01-29
CN101630693B (zh) 2012-07-04
US20100006855A1 (en) 2010-01-14
KR20100007609A (ko) 2010-01-22
JP2010021556A (ja) 2010-01-28

Similar Documents

Publication Publication Date Title
CN101630693B (zh) 薄膜晶体管、其制造方法及有机发光二极管显示装置
CN101373792B (zh) 薄膜晶体管、有机发光二极管显示装置及其制造方法
JP5090253B2 (ja) 多結晶シリコン層の製造方法、これを利用して形成された薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置
KR100965260B1 (ko) 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치
JP5197211B2 (ja) 薄膜トランジスタ、その製造方法、及びこれを具備した有機電界発光表示装置
CN101546782B (zh) 薄膜晶体管、其制造方法及有机发光二极管显示装置
JP5126849B2 (ja) 薄膜トランジスタ、その製造方法、並びに、それを含む有機電界発光表示装置
CN101211985A (zh) 薄膜晶体管及其制造方法和有机发光二极管显示装置
JP2009004770A (ja) 多結晶シリコン層の製造方法、これを用いて形成した薄膜トランジスタ、その製造方法、並びに、これを備えた有機電界発光表示装置
CN101826548A (zh) 有机发光二极管显示装置及其制造方法
US8623720B2 (en) Method of fabricating a thin film transistor from amorphous silicon and organic light emitting diode display device having the thin film transistor
CN101826555B (zh) 薄膜晶体管、制造方法及有机发光二极管显示装置
KR20100078863A (ko) 다결정 실리콘의 제조방법, 박막트랜지스터, 그의 제조방법및 이를 포함하는 유기전계발광표시장치
KR20100078862A (ko) 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR20100078860A (ko) 다결정 실리콘의 제조방법, 박막트랜지스터, 그의 제조방법및 이를 포함하는 유기전계발광표시장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER NAME: SAMSUNG MOBILE DISPLAY CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Mobile Display Co., Ltd.