JP2022087756A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2022087756A
JP2022087756A JP2020199913A JP2020199913A JP2022087756A JP 2022087756 A JP2022087756 A JP 2022087756A JP 2020199913 A JP2020199913 A JP 2020199913A JP 2020199913 A JP2020199913 A JP 2020199913A JP 2022087756 A JP2022087756 A JP 2022087756A
Authority
JP
Japan
Prior art keywords
layer
region
display device
oxide semiconductor
low resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020199913A
Other languages
English (en)
Inventor
明紘 花田
Akihiro Hanada
創 渡壁
So Watakabe
拓生 海東
Takuo Kaito
涼 小野寺
Ryo Onodera
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2020199913A priority Critical patent/JP2022087756A/ja
Priority to US17/522,258 priority patent/US20220173247A1/en
Priority to CN202111367388.5A priority patent/CN114582979A/zh
Publication of JP2022087756A publication Critical patent/JP2022087756A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】酸化物半導体を用いた薄膜トランジスタを含む表示装置の信頼性を向上させること。【解決手段】各画素に薄膜トランジスタを有する表示装置であって、前記薄膜トランジスタは、酸化物半導体層と、ゲート絶縁層と、前記ゲート絶縁層を介して前記酸化物半導体層に重畳するゲート電極と、前記酸化物半導体層に接するソース電極と、前記酸化物半導体層に接するドレイン電極と、前記酸化物半導体層に接するとともに、前記ソース電極と前記ドレイン電極との間に、前記ソース電極及び前記ドレイン電極から離間して配置された第1金属層と、を有する。【選択図】図4B

Description

本発明の一実施形態は、各画素に薄膜トランジスタを含む表示装置に関する。特に、酸化物半導体を用いた薄膜トランジスタを含む表示装置に関する。
近年、有機発光ダイオード表示装置(OLED表示装置)に用いる薄膜トランジスタのチャネル層を構成する半導体として、酸化物半導体が注目されている。酸化物半導体を用いた薄膜トランジスタは、オフ状態のリーク電流が低く、低周波数駆動が可能である。そのため、酸化物半導体を用いた薄膜トランジスタは、低消費電力の表示装置を実現することができる。
一般的に、薄膜トランジスタは、チャネル領域とドレイン領域との境界付近において発生するホットキャリアによって電気特性が劣化するという問題を有する。具体的には、ホットキャリアによってVg-Id特性の閾値がシフトするという問題が知られている。この問題は、酸化物半導体を用いた薄膜トランジスタにおいても例外ではなく、信頼性を向上させるためには、ホットキャリア対策を講じることが望ましい。例えば、特許文献1には、ホットキャリア対策として、チャネル領域とドレイン領域との間に、電界集中を緩和するバッファ領域を配置する技術が開示されている。
特開2012-114426号公報
特許文献1に記載された技術は、ドレイン電極を等方的にエッチングする際の後退量を制御してバッファ領域の長さ(L)を決めている。そのため、基板上に複数の薄膜トランジスタを形成する際、基板面内におけるエッチング量の分布にばらつきが生じる場合がある。この場合、複数の薄膜トランジスタに対して均一な長さのバッファ領域を形成することができず、表示装置の信頼性を低下させるおそれがある。
本発明の課題の一つは、酸化物半導体を用いた薄膜トランジスタを含む表示装置の信頼性を向上させることにある。
本発明の一実施形態における表示装置は、各画素に薄膜トランジスタを有する。前記薄膜トランジスタは、酸化物半導体層と、ゲート絶縁層と、前記ゲート絶縁層を介して前記酸化物半導体層に重畳するゲート電極と、前記酸化物半導体層に接するソース電極と、前記酸化物半導体層に接するドレイン電極と、前記酸化物半導体層に接するとともに、前記ソース電極と前記ドレイン電極との間に、前記ソース電極及び前記ドレイン電極から離間して配置された第1金属層と、を有する。
本発明の第1実施形態の表示装置の構成を示す平面図である。 本発明の第1実施形態の表示装置における画素の回路構成を示す回路図である。 本発明の第1実施形態の表示装置における表示部の構成を示す断面図である。 本発明の第1実施形態の表示装置に用いる薄膜トランジスタの構成を示す断面図である。 本発明の第1実施形態の表示装置に用いる薄膜トランジスタの構成を示す平面図である。 本発明の第1実施形態の表示装置に用いる薄膜トランジスタの製造方法を示す断面図である。 本発明の第1実施形態の表示装置に用いる薄膜トランジスタの製造方法を示す平面図である。 本発明の第1実施形態の表示装置に用いる薄膜トランジスタの製造方法を示す断面図である。 本発明の第1実施形態の表示装置に用いる薄膜トランジスタの製造方法を示す平面図である。 本発明の第1実施形態の表示装置に用いる薄膜トランジスタの製造方法を示す断面図である。 本発明の第1実施形態の表示装置に用いる薄膜トランジスタの製造方法を示す平面図である。 本発明の第1実施形態の表示装置に用いる薄膜トランジスタの製造方法を示す断面図である。 本発明の第1実施形態の表示装置に用いる薄膜トランジスタの製造方法を示す平面図である。 本発明の第1実施形態の表示装置に用いる薄膜トランジスタの製造方法を示す断面図である。 本発明の第1実施形態の表示装置に用いる薄膜トランジスタの製造方法を示す平面図である。 本発明の第2実施形態の表示装置に用いる薄膜トランジスタの構成を示す断面図である。 本発明の第2実施形態の表示装置に用いる薄膜トランジスタの構成を示す平面図である。 本発明の第3実施形態の表示装置に用いる薄膜トランジスタの構成を示す断面図である。 本発明の第3実施形態の表示装置に用いる薄膜トランジスタの構成を示す平面図である。 本発明の第4実施形態の表示装置に用いる薄膜トランジスタの構成を示す断面図である。 本発明の第4実施形態の表示装置に用いる薄膜トランジスタの構成を示す平面図である。
以下、本発明の実施形態について、図面等を参照しつつ説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができる。本発明は、以下に例示する実施形態の記載内容に限定して解釈されるものではない。図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合がある。しかしながら、図面は、あくまで一例であって、本発明の解釈を限定するものではない。
本発明の実施形態の説明において、基板から発光素子に向かう方向を「上」とし、その逆の方向を「下」と定義する。ただし、「上に」又は「下に」という表現は、単に、各要素の上限関係を説明しているにすぎない。例えば、基板の上に発光素子が配置されるという表現は、基板と発光素子との間に他の部材が介在する場合も含む。さらに、「上に」又は「下に」という表現は、平面視において各要素が重畳する場合だけでなく、重畳しない場合をも含む。
本発明の実施形態の説明において、既に説明した要素と同様の機能を備えた要素については、同一の符号又は同一の符号にアルファベット等の記号を付して、説明を省略することがある。
本発明の実施形態の説明において、ある一つの膜に対してエッチング等の加工処理を施すことにより形成された複数の要素(element)は、それぞれ異なる機能又は役割を有する要素として記載される場合がある。これら複数の要素は、同一の層構造及び同一の材料で構成されたものである。したがって、ある一つの膜から形成された複数の要素は、「同一の層」に設けられた要素と呼ぶ場合がある。
本発明の実施形態の説明において、「αはA、B又はCを含む」、「αはA、B及びCのいずれかを含む」、「αはA、B及びCからなる群から選択される一つを含む」といった表現は、特に明示が無い限り、αはA~Cの複数の組み合わせを含む場合を排除しない。さらに、これらの表現は、αが他の要素を含む場合も排除しない。
本発明の実施形態の説明において、「表示装置」とは、画像を表示する装置を指す。すなわち、「表示装置」は、表示パネル又は表示モジュールだけでなく、表示パネル又は表示モジュールに他の光学部材(例えば、偏光部材、タッチパネルなど)を取り付けた装置も含む。
<第1実施形態>
[表示装置100の構成]
図1は、本発明の第1実施形態の表示装置100の構成を示す平面図である。表示装置100は、表示部120、駆動回路部130及び端子部140を含む。表示部120、駆動回路部130及び端子部140は、基板110の上に設けられる。
表示部120は、複数の画素200R、200G及び200Bを有する。画素200Rは、赤色に発光する画素に対応する。画素200Gは、緑色に発光する画素に対応する。画素200Bは、青色に発光する画素に対応する。表示部120は、複数の画素200R、200G及び200Bの発光及び非発光を制御することにより画像を表示する。本実施形態では、特にRGB各色を区別する必要がない場合は、単に画素200と記載する場合がある。各画素200の構成については後述する。
駆動回路部130は、表示部120の各画素200を制御する。駆動回路部130は、例えば、ゲート線駆動回路などを含む。図1では図示を省略するが、駆動回路部130は、データ線駆動回路を含んでいてもよい。
端子部140は、表示部120及び駆動回路部130に供給する信号を外部から受信する端子として機能する。端子部140は、複数の端子141を含む。端子部140には、フレキシブルプリント回路基板150が接続され、複数の端子141はそれぞれ、フレキシブルプリント回路基板150側の対応する端子と接続される。本実施形態では、フレキシブルプリント回路基板150の上に、ドライバICチップ160が設けられている。ただし、この例に限らず、ドライバICチップ160は、省略されてもよい。
図1では、表示装置100の全体の構成を平面的に示しているが、表示部120と端子部140との間で、基板110を折り曲げられるようにしてもよい。この場合、基板110として、樹脂基板などの可撓性基板を用いればよい。このような構成とした場合、端子部140及びフレキシブルプリント回路基板150を表示装置100の裏面側に折り畳むことができ、表示装置100を小型化することができる。
[画素回路300の構成]
図2は、本発明の第1実施形態の表示装置100における画素200の回路構成を示す回路図である。画素回路300は、選択トランジスタ310、駆動トランジスタ320、キャパシタ330及び発光素子340を含む。
選択トランジスタ310は、ゲート線312及びデータ線314に接続される。具体的には、ゲート線312は、選択トランジスタ310のゲートに接続される。データ線314は、選択トランジスタ310のソースに接続される。選択トランジスタ310は、画素回路300にデータ信号(映像信号Vs)を入力するか否かを選択するためのスイッチとして機能する。選択トランジスタ310のドレインは、駆動トランジスタ320のゲート及びキャパシタ330に接続される。
駆動トランジスタ320は、アノード電源線322、発光素子340及びキャパシタ330に接続される。具体的には、アノード電源線322は、駆動トランジスタ320のドレインに接続される。発光素子340は、駆動トランジスタ320のソースに接続される。キャパシタ330は、駆動トランジスタ320のゲートとソースとの間に接続される。駆動トランジスタ320は、発光素子340に流れる電流量を制御するためのバルブとして機能する。アノード電源線322には、高電位の電源電圧(PVDD)が印加される。
キャパシタ330は、選択トランジスタ310を経由して入力されたデータ信号を保持する役割を有する。キャパシタ330に保持されたデータ信号に対応する電圧が駆動トランジスタ320のゲートに印加される。これにより、駆動トランジスタ320を経由して流れる電流量がデータ信号に応じて制御される。
発光素子340は、駆動トランジスタ320とカソード電源線324との間に接続される。具体的には、発光素子340のアノードは、駆動トランジスタ320のソースに接続される。すなわち、発光素子340のアノードは、駆動トランジスタ320を介してアノード電源線322に接続される。発光素子340のカソードは、カソード電源線324に接続される。カソード電源線324には、低電位の電源電圧(PVSS)が印加される。
画素回路300において、選択トランジスタ310がオン状態になると、データ線314からデータ信号が入力される。入力されたデータ信号に対応する電圧は、キャパシタ330によって保持される。その後、発光期間において、キャパシタ330に保持された電圧により駆動トランジスタ320のゲートが制御され、駆動トランジスタ320を介してデータ信号に応じた電流が流れる。発光素子340に電流が流れると、発光素子340は、電流量に応じた輝度で発光する。
[画素200の構成]
図3は、本発明の第1実施形態の表示装置100における表示部120の構成を示す断面図である。具体的には、図3に示す断面構造は、図1に示した表示部120を一点鎖線A-Aで切断した断面図に対応する。各画素200R、200G及び200Bの基本的な構造は同じであるため、図3では緑色に発光する画素200Gに着目して説明する。
図3に示すように、基板110の上には、駆動トランジスタ320が設けられている。図3には図示を省略しているが、基板110の上には、選択トランジスタ310及びキャパシタ330などの画素回路300を構成する各要素も設けられている。
駆動トランジスタ320は、樹脂層を含む絶縁層121で覆われている。絶縁層121に含まれる樹脂層は、駆動トランジスタ320などに起因する起伏を平坦化する役割を有する。絶縁層121は、無機絶縁層と樹脂層との積層構造を有していてもよい。無機絶縁層の材料としては、例えば、酸化シリコン、窒化シリコンなどのシリコン系無機材料を用いることができる。樹脂層の材料としては、例えば、アクリル又はポリイミドなどの感光性の有機材料を用いることができる。
絶縁層121の上には、アノード電極122が設けられている。アノード電極122は、発光素子340のアノードであると共に、画素200の画素電極としても機能する。アノード電極122は、絶縁層121に設けられたコンタクトホールを介して駆動トランジスタ320のソース電極と電気的に接続される。本実施形態において、アノード電極122は、透明導電層で構成される。ただし、この例に限らず、アノード電極122は、金属層で構成されてもよいし、透明導電層と金属層との積層構造を有していてもよい。例えば、アノード電極122として、金属酸化物を含む透明導電層を用いることができる。本実施形態では、アノード電極122として、銀を含む金属層とITO(Indium Tin Oxide)で構成される透明導電層とを積層した導電層を用いる。この場合、後述する有機層124に接する側の導電層を透明導電層とする。
アノード電極122の上には、隔壁層123が設けられている。隔壁層123は、アノード電極122の表面の一部が露出されるように開口部を有する。つまり、隔壁層123は、アノード電極122の端部を覆うように設けられている。隔壁層123の開口部の内壁は、緩やかなテーパー形状であることが好ましい。隔壁層123の開口部の内壁をテーパー形状とすることにより、アノード電極122の上に形成される有機層124又はカソード電極125のカバレッジ不良を低減することができる。隔壁層123は、バンクまたはリブと呼ばれる場合もある。
アノード電極122上には、少なくとも正孔輸送層、発光層、および電子輸送層を含む有機層124が設けられている。画素200Gの場合、有機層124の発光層は、緑色に発光する有機材料で構成される。同様に、画素200R及び画素200Bの場合、それぞれ有機層124の発光層は、赤色に発光する有機材料及び青色に発光する有機材料で構成される。有機層124に含まれる正孔輸送層及び電子輸送層は、各画素200に跨るように設けられてもよい。また、有機層124には、電子注入層、電子ブロッキング層、正孔注入層又は正孔ブロッキング層などの機能層がさらに含まれてもよい。
有機層124の上には、カソード電極125が設けられる。カソード電極125は、各画素200に跨るように設けられてもよい。本実施形態において、カソード電極125は、金属層で構成される。ただし、この例に限らず、カソード電極125は、透明導電層で構成されてもよいし、透明導電層と金属層との積層構造を有していてもよい。例えば、カソード電極125として、アルカリ金属又はアルカリ土類金属を含む金属層を用いることができる。本実施形態では、カソード電極125として、MgAg合金(マグネシウム及び銀を含む合金)で構成される金属層を用いる。この場合、カソード電極125の膜厚は、可視光を透過し得る程度とする。
カソード電極125の上には、封止層126が設けられている。封止層126は、例えば、無機絶縁層126a、有機絶縁層126b及び無機絶縁層126cを積層した構造を有する。無機絶縁層126a及び無機絶縁層126cの材料としては、例えば、酸化シリコン、窒化シリコンなどのシリコン系無機材料を用いることができる。無機絶縁層126a及び無機絶縁層126cは、外部からの水分の侵入を防ぐ役割を有する。そのため、無機絶縁層126a及び無機絶縁層126cとしては、膜質が緻密な絶縁層を用いることが好ましい。有機絶縁層126bの材料としては、例えば、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂、シリコン樹脂、フッ素樹脂又はシロキサン樹脂などの樹脂材料を用いることができる。
本実施形態では、封止層126の上には、接着層127を介してカバーガラス128が設けられている。図3では図示を省略するが、カバーガラス128の上方、又は、下方に、さらに偏光板又はタッチセンサなどの光学部材が設けられてもよい。
[薄膜トランジスタ10の構成]
図4Aは、本発明の第1実施形態の表示装置100に用いる薄膜トランジスタ10の構成を示す断面図である。図4Bは、本発明の第1実施形態の表示装置100に用いる薄膜トランジスタ10の構成を示す平面図である。図4Bでは、説明の便宜上、図4Aに示した絶縁層18及び19の図示を省略する。薄膜トランジスタ10は、図2に示した選択トランジスタ310及び駆動トランジスタ320の少なくとも一方に用いることができる。図4A及び図4Bに示す薄膜トランジスタ10は、ボトムゲート型トランジスタの一例である。
絶縁表面を有する基板110の上には、ゲート電極11が設けられる。基板110として、例えば、ガラス、石英又はサファイアなどで構成される透光性基板を用いることができる。ただし、基板110として、シリコン又はセラミックスなどで構成される非透光性基板を用いてもよい。さらに、基板110として、ポリイミド樹脂、アクリル樹脂、シロキサン樹脂又はフッ素樹脂などの樹脂材料で構成される可撓性基板を用いてもよい。
ゲート電極11は、例えば、チタン、タンタル、タングステン、モリブデン、バナジウム、アルミニウム、銅又はニオブ等の金属材料、又は、これらの金属を含む合金材料で構成される。ゲート電極11は、単層構造であってもよいし、積層構造であってもよい。
ゲート電極11は、絶縁層12及び13で覆われる。本実施形態において、絶縁層12は、窒化シリコン層である。絶縁層13は、酸化シリコン層である。本実施形態では、絶縁層12及び13を積層して、ゲート絶縁層として機能させる。ただし、この例に限らず、ゲート絶縁層として、絶縁層13を単層で用いてもよい。
絶縁層13の上には、酸化物半導体層30が設けられる。酸化物半導体層30の材料として、例えば、酸化インジウムガリウム亜鉛(IGZO)、酸化インジウムスズ亜鉛(ITZO)、酸化インジウムアルミニウム亜鉛(IAZO)、または酸化亜鉛(ZnO)などを用いることができる。また、酸化物半導体層30は、単層であってもよく、積層であってもよい。本実施形態では、酸化物半導体層30として、酸化インジウムガリウム亜鉛(IGZO)を用いる。そのため、本実施形態の薄膜トランジスタ10は、多数キャリアを電子とするNチャネル型トランジスタとして動作する。酸化物半導体層30の構造の詳細については、後述する。
酸化物半導体層30の上には、酸化物半導体層30の端部に接するようにソース電極14及びドレイン電極15が設けられる。具体的には、断面視において、酸化物半導体層30の第1端部に接するようにソース電極14が設けられ、第1端部とは反対側の第2端部に接するようにドレイン電極15が設けられる。本実施形態では、酸化物半導体層30の端部において、3つの辺を覆うようにソース電極14及びドレイン電極15を設けているが、この例に限られるものではない。例えば、ソース電極14及びドレイン電極15は、酸化物半導体層30を横切るように(すなわち、2辺を覆うように)設けられてもよい。
ソース電極14及びドレイン電極15の材料としては、チタン、アルミニウム、タンタル、タングステン、モリブデン、バナジウム、アルミニウム、銅又はニオブ等の金属材料、又は、これらの金属を含む合金材料で構成される。ソース電極14及びドレイン電極15は、単層構造であっても積層構造であってもよい。本実施形態では、ソース電極14及びドレイン電極15として、チタン/アルミニウム/チタンの三層構造を有する金属層を用いる。
本実施形態では、ソース電極14及びドレイン電極15と同時に金属層16及び17が形成される。つまり、金属層16及び17は、いずれもソース電極14及びドレイン電極15と同一の層に設けられる。したがって、金属層16及び17は、ソース電極14及びドレイン電極15と同様に、チタン/アルミニウム/チタンの三層構造を有する。ただし、この例に限らず、金属層16及び17は、ソース電極14及びドレイン電極15とは別の金属材料で形成されてもよい。
金属層16及び17は、いずれも酸化物半導体層30に接するように設けられる。このとき、金属層16及び17は、それぞれソース電極14及びドレイン電極15から離間して配置される。具体的には、本実施形態では、ソース電極14と金属層16との間の距離は、1.0μm以上3.0μm以下(好ましくは、1.5μm以上2.0μm以下)である。ドレイン電極15と金属層17との間の距離も、1.0μm以上3.0μm以下(好ましくは、1.5μm以上2.0μm以下)である。
本実施形態において、金属層16及び17は、電気的にフローティングである。ただし、この例に限らず、金属層16及び17は、一定の電位に固定されていてもよい。金属層16及び17の幅には、特に制限はない。本実施形態において、金属層16及び17の幅は、1.0μm以上3.0μm以下である。ただし、金属層16及び17の幅の下限は、露光可能な最小限の幅であってもよい。
ソース電極14、ドレイン電極15、金属層16及び金属層17の上には、絶縁層18及び19が設けられる。絶縁層18及び19は、それぞれパッシベーション層として機能する。本実施形態では、絶縁層18として、酸化シリコン層を用いる。また、絶縁層19として、窒化シリコン層を用いる。絶縁層18は、パッシベーション層としての役割に加えて、酸化物半導体層30に酸素を供給する役割を有する。そのため、絶縁層18の材料としては、酸化シリコン、酸窒化シリコンなどの比較的酸素の含有量が多い材料を用いることが好ましい。これに対し、絶縁層19は、パッシベーション層としての役割が主である。そのため、絶縁層19は、膜質が緻密な窒化シリコン層を用いることが好ましい。
[酸化物半導体層30の構成]
本実施形態の薄膜トランジスタ10は、酸化物半導体層30が、互いに電気抵抗の異なる複数の領域(換言すれば、電気伝導度が異なる複数の領域)を有する。具体的には、酸化物半導体層30は、ソース領域31、ドレイン領域32、第1低抵抗領域33~36、第2低抵抗領域37及び38、並びに、チャネル領域39を有する。
第1低抵抗領域33~36並びに第2低抵抗領域37及び38は、いずれもチャネル領域39よりも低い電気抵抗を有する。第2低抵抗領域37及び38は、第1低抵抗領域33~36よりもさらに低い電気抵抗を有する。また、第2低抵抗領域37及び38の電気抵抗は、ソース領域31及びドレイン領域32の電気抵抗と略等しい。本実施形態では、第1低抵抗領域33~36が、ソース領域31又はドレイン領域32の近傍における電界集中を緩和するバッファ領域として機能する。このようなバッファ領域は、ホットキャリア対策として有効である。
本実施形態の酸化物半導体層30は、酸化インジウムガリウム亜鉛(IGZO)であるため、層内部から外部へと酸素が脱離すると、酸素が脱離した部分の電気抵抗が低下するという物性を有する。したがって、酸化物半導体層30に対して他の金属層が接すると、他の金属層の酸化に伴い、酸化物半導体層30の内部から酸素が脱離するという現象が起こる。すなわち、本実施形態の酸化物半導体層30は、他の金属層が接する部分及びその近傍の電気抵抗が低下するという物性を有する。したがって、本実施形態の酸化物半導体層30には、ソース電極14、ドレイン電極15、金属層16及び金属層17などの影響により、チャネル領域39よりも電気抵抗の低い領域が形成される。
具体的には、図4Aに示すように、ソース領域31及びドレイン領域32は、それぞれ酸化物半導体層30のうちソース電極14及びドレイン電極15と接する領域に形成される。第2低抵抗領域37及び38は、酸化物半導体層30のうち金属層16及び17と接する領域に形成される。
第1低抵抗領域33は、ソース領域31と第2低抵抗領域37との間に形成される。このとき、ソース領域31と第2低抵抗領域37との間は、全域にわたって第1低抵抗領域33となっている。同様に、第1低抵抗領域34は、ドレイン領域32と第2低抵抗領域38との間に形成される。この場合も、ドレイン領域32と第2低抵抗領域38との間は、全域にわたって第1低抵抗領域34となっている。第1低抵抗領域35は、第2低抵抗領域37とチャネル領域39との間に形成される。同様に、第1低抵抗領域36は、第2低抵抗領域38とチャネル領域39との間に形成される。
前述のとおり、ソース領域31、ドレイン領域32、第1低抵抗領域33~36、並びに、第2低抵抗領域37及び38は、酸化物半導体層30の内部から酸素が脱離することにより形成される。そのため、これらの領域の酸素濃度は、チャネル領域39の酸素濃度よりも低い。また、第1低抵抗領域33~36は、ソース電極14、ドレイン電極15、金属層16及び金属層17とは直接的に接していない。したがって、第1低抵抗領域33~36の酸素濃度は、ソース領域31、ドレイン領域32並びに第2低抵抗領域37及び38よりも高く、チャネル領域39より低い。
また、第1低抵抗領域33~36の長さ(キャリアが移動する方向に沿った長さ)は、ソース電極14、ドレイン電極15、金属層16及び金属層17を形成した後の製造プロセスの条件により変化する。例えば、第1低抵抗領域33~36の長さは、絶縁層18を形成する際のプロセス温度、又は、絶縁層18を形成した後のベーク温度などにより制御することが可能である。本実施形態では、例えば、第1低抵抗領域35及び36がそれぞれ0.5μm以上1.5μm以下となるように、絶縁層18を形成する際のプロセス温度を制御する。ただし、この例に限らず、最終的に、第1低抵抗領域35及び36の長さを所望の長さにすることができれば、制御方法は問わない。
第1低抵抗領域34は、ドレイン電極15及び金属層17の両方の影響により酸素が脱離する。そのため、第1低抵抗領域34の形成は、ドレイン電極15に近い領域と金属層17に近い領域の両方から進行する。したがって、例えば上述のプロセス温度を経由した場合、第1低抵抗領域34の長さは、第1低抵抗領域36の約2倍の長さになる。すなわち、第1低抵抗領域34の長さは、1.0μm以上3.0μm以下となる。その結果、ドレイン領域32の近傍のバッファ領域の長さは、実質的に、第1低抵抗領域34及び36の長さの合計になる。すなわち、本実施形態によれば、ドレイン領域32の近傍のバッファ領域として、1.5μm以上4.5μm以下(好ましくは、2.0μm以上3.0μm以下)の長さの低抵抗領域を形成することができる。ここではドレイン領域32の近傍に着目して説明したが、ソース領域31の近傍についても同様である。
本出願人の知見によれば、酸化物半導体を用いた薄膜トランジスタにおいて、ドレイン領域の近傍に配置した低抵抗領域の長さが長いほど、ホットキャリア耐性は向上する。具体的には、本出願人は、低抵抗領域の長さが少なくとも1.5μm以上(好ましくは、2.0μm以上)であれば、ホットキャリアによる特性劣化を有効に抑制できるという知見を得ている。しかしながら、ソース電極14及びドレイン電極15のみを用いて酸化物半導体層30から酸素を脱離させた場合、十分な長さの低抵抗領域を形成することは困難である。
これに対し、本実施形態では、ソース電極14及びドレイン電極15の形成と同時に金属層16及び17を形成するだけで、低抵抗領域が形成されるトータルの長さを増加させることができる。このように、本実施形態によれば、製造プロセスを増加することなく、十分な長さの第1低抵抗領域33~36を形成することができる。
また、第1低抵抗領域33~36の長さが、ソース電極14、ドレイン電極15、金属層16及び金属層17を形成した後の熱履歴等によって決定されるため、基板110の面内における第1低抵抗領域33~36の長さのばらつきが少ない。したがって、複数の薄膜トランジスタ10に対して、均一な長さのバッファ領域を形成することができる。
さらに、本実施形態によれば、ソース領域31及びドレイン領域32の両方の近傍に十分な長さのバッファ領域を形成することができる。そのため、例えば、図2に示した選択トランジスタ310のように、ソースとドレインとが入れ替わるような薄膜トランジスタにおいて、キャリアの移動方向にかかわらず、ホットキャリアによる特性劣化を抑制することが可能である。交流駆動等によりソースとドレインとが入れ替わる場合であっても、キャリアの移動方向にかかわらず、特性劣化を抑制することが可能である。
以上のとおり、本実施形態によれば、酸化物半導体を用いた薄膜トランジスタ10を含む表示装置100の信頼性を向上させることができる。
[薄膜トランジスタ10の製造方法]
図5A、図6A、図7A、図8A及び図9Aは、本発明の第1実施形態の表示装置100に用いる薄膜トランジスタ10の製造方法を示す断面図である。図5B、図6B、図7B、図8B及び図9Bは、本発明の第1実施形態の表示装置100に用いる薄膜トランジスタ10の製造方法を示す平面図である。
まず、図5A及び図5Bに示すように、基板110の上にゲート電極11を形成する。具体的には、ゲート電極11を構成する金属材料(本実施形態では、金属材料としてアルミニウムとチタン)を含む金属層を形成する。その後、アルミニウムとチタンが積層された金属層に対してエッチング加工を行ってゲート電極11を形成する。
次に、図6A及び図6Bに示すように、ゲート電極11を覆うように、絶縁層12及び13を形成する。本実施形態では、まず、絶縁層12として、窒化シリコン層を形成する。その後、絶縁層12の上に、絶縁層13として酸化シリコン層を形成する。絶縁層13を形成した後、絶縁層13の上に酸化物半導体層30を形成する。本実施形態では、まず、酸化インジウムガリウム亜鉛(IGZO)で構成される酸化物半導体層を40nm以上100nm以下の厚さで形成する。その後、酸化物半導体層に対してエッチング加工を行って酸化物半導体層30を形成する。
次に、図7A及び図7Bに示すように、酸化物半導体層30を覆うように、金属層20を形成する。金属層20は、下層から順に、チタン層、アルミニウム層及びチタン層を積層して形成する。本実施形態では、最下層にチタン層を設けることにより、酸化物半導体層30とアルミニウム層とが直接接触しないようにする。これにより、アルミニウム層の酸化に伴う酸化物半導体層30からの過剰な酸素の脱離を防ぐことができる。
次に、図8A及び図8Bに示すように、金属層20に対してエッチング加工を行ってソース電極14、ドレイン電極15、金属層16及び金属層17を形成する。このとき、図8Bに示すように、金属層16及び17は、酸化物半導体層30を横切るように形成される。本実施形態では、ソース電極14と金属層16との間、又は、ドレイン電極15と金属層17との間を、1.0μm以上3.0μm以下(好ましくは、1.5μm以上2.0μm以下)の距離で離間させる。
次に、図9A及び図9Bに示すようにソース電極14、ドレイン電極15、金属層16、金属層17及び酸化物半導体層30を覆うように、絶縁層18を形成する。本実施形態では、絶縁層18として、酸化シリコン層を100nm以上300nm以下の厚さで形成する。本実施形態では、絶縁層18の形成プロセスの最中に、酸化物半導体層30に、ソース領域31、ドレイン領域32、第1低抵抗領域33~36、第2低抵抗領域37及び38、並びに、チャネル領域39が形成される。絶縁層18を形成した後、絶縁層18に対してベークプロセスを行ってもよい。第1低抵抗領域33~36の長さは、絶縁層18に対するベークプロセスの温度で調整してもよい。
上述した絶縁層18の形成プロセス及び絶縁層18に対するベークプロセスでは、チャネル領域39に対し、絶縁層18である酸化シリコン層から酸素が供給される。これにより、チャネル領域39が正常にチャネルとして機能するように、チャネル領域39の電気抵抗を調整することができる。絶縁層18から放出される酸素は、第1低抵抗領域33~36にも供給される。しかしながら、第1低抵抗領域33~36からは金属層16及び17の影響により酸素が脱離する。したがって、第1低抵抗領域33~36の電気抵抗は、チャネル領域39の電気抵抗よりも低くなる。
図9A及び図9Bのプロセスを完了したら、絶縁層18の上に絶縁層19を形成する。本実施形態では、絶縁層19として、窒化シリコン層を100nm以上200nm以下の厚さで形成する。これにより、図4A及び図4Bを用いて説明した構造の薄膜トランジスタ10が完成する。
<第2実施形態>
本実施形態では、第1実施形態とは異なる構造の薄膜トランジスタ10aを備えた表示装置について説明する。本実施形態では、主として、第1実施形態と相違する部分について説明する。本実施形態の説明に用いる図面について、第1実施形態と同一の構成については、同一の符号を付して詳細な説明を省略する。
図10Aは、本発明の第2実施形態の表示装置に用いる薄膜トランジスタ10aの構成を示す断面図である。図10Bは、本発明の第2実施形態の表示装置に用いる薄膜トランジスタ10aの構成を示す平面図である。図10A及び図10Bに示すように、本実施形態では、ソース電極14の近傍には金属層(図4A及び図4Bに示した金属層16)を設けない構成とする。
ソースとドレインとの位置関係が変化せず、常に一定の方向にキャリアが移動する薄膜トランジスタの場合、ドレイン領域の近傍にのみ十分な長さのバッファ領域が設けられていればよい。このような場合に対応して、本実施形態では、ドレイン領域32の近傍のみに、第1低抵抗領域34及び36が設けられている。この場合、ソース領域31の近傍には、ソース電極14の酸化に伴って形成された第1低抵抗領域41のみが形成される。したがって、本実施形態では、第1低抵抗領域41と第1低抵抗領域36との間がチャネル領域42として機能する。
本実施形態においても、製造プロセスを増加することなく、ドレイン領域32の近傍に十分な長さの第1低抵抗領域34及び36を形成することができる。また、第1実施形態と同様に、複数の薄膜トランジスタ10aの間で第1低抵抗領域34及び36の長さを均一にすることができる。このように、本実施形態によれば、酸化物半導体を用いた薄膜トランジスタ10aを含む表示装置の信頼性を向上させることができる。
<第3実施形態>
本実施形態では、第1実施形態とは異なる構造の薄膜トランジスタ10bを備えた表示装置について説明する。なお、本実施形態の薄膜トランジスタ10bは、第1実施形態で説明したボトムゲート型の薄膜トランジスタ10の構造を、トップゲート型の薄膜トランジスタに変更したものに相当する。
図11Aは、本発明の第3実施形態の表示装置に用いる薄膜トランジスタ10bの構成を示す断面図である。図11Bは、本発明の第3実施形態の表示装置に用いる薄膜トランジスタ10bの構成を示す平面図である。図11Bでは、説明の便宜上、図11Aに示したゲート絶縁層52、絶縁層54及び絶縁層55の図示を省略する。薄膜トランジスタ10bは、図2に示した選択トランジスタ310及び駆動トランジスタ320の少なくとも一方に用いることができる。図11A及び図11Bに示す薄膜トランジスタ10bは、トップゲート型トランジスタの一例である。
基板110の上には、下地層51を介して酸化物半導体層60が設けられる。下地層51としては、酸化シリコン層、又は、窒化シリコン層と酸化シリコン層との二層構造を有する絶縁層を用いることができる。下地層51を二層構造とする場合、酸化物半導体層60と接する絶縁層は、酸化シリコン層とすることが望ましい。基板110の材料は、第1実施形態と同様であるため、ここでの説明は省略する。
酸化物半導体層60の材料として、例えば、酸化インジウムガリウム亜鉛(IGZO)、酸化インジウムスズ亜鉛(ITZO)、酸化インジウムアルミニウム亜鉛(IAZO)、または酸化亜鉛(ZnO)などを用いることができる。また、酸化物半導体層60は、単層であってもよく、積層であってもよい。本実施形態では、酸化物半導体層60として、酸化インジウムガリウム亜鉛(IGZO)を用いる。そのため、本実施形態の薄膜トランジスタ10bは、多数キャリアを電子とするNチャネル型トランジスタとして動作する。
酸化物半導体層60は、ゲート絶縁層52で覆われる。本実施形態では、ゲート絶縁層52として、酸化シリコン層を用いる。ただし、この例に限らず、ゲート絶縁層52として、窒化シリコン層と酸化シリコン層との二層構造を有する絶縁層を用いてもよい。ただし、この場合、酸化物半導体層60と接する絶縁層は、酸化シリコン層とすることが望ましい。
ゲート絶縁層52の上には、ゲート電極53が設けられる。ゲート電極53の材料は、第1実施形態と同様であるため、ここでの説明は省略する。ゲート電極53は、絶縁層54及び55で覆われる。本実施形態において、絶縁層54は、酸化シリコン層である。絶縁層54は、主に、ゲート電極53と、ソース電極56、ドレイン電極57、金属層58及び金属層59とを絶縁分離するために設けられる。絶縁層55は、窒化シリコン層である。絶縁層55は、パッシベーション膜として機能する。ただし、この例に限らず、絶縁層55は、省略することも可能である。
絶縁層55の上には、ソース電極56、ドレイン電極57、金属層58及び金属層59が設けられる。本実施形態では、ソース電極56、ドレイン電極57、金属層58及び金属層59として、第1実施形態と同様に、チタン/アルミニウム/チタンの三層構造を有する金属層を用いる。本実施形態において、金属層58及び59は、電気的にフローティングであってもよいし、一定の電位に固定されていてもよい。本実施形態において、ソース電極56、ドレイン電極57、金属層58及び金属層59は、同一プロセスで同時に形成される。ただし、この例に限らず、金属層58及び59は、ソース電極56及びドレイン電極57とは別の金属材料で形成されてもよい。
ソース電極56、ドレイン電極57、金属層58及び金属層59は、いずれもゲート絶縁層52、絶縁層54及び55に設けられたコンタクトホールを介して酸化物半導体層60に接する。したがって、第1実施形態と同様に、ソース電極56、ドレイン電極57、金属層58及び金属層59の酸化に伴い、酸化物半導体層60から酸素が脱離する。その結果、酸化物半導体層60には、ソース領域61、ドレイン領域62、第1低抵抗領域63~66、並びに、第2低抵抗領域67及び68が形成される。ソース領域61、ドレイン領域62、第1低抵抗領域63~66、並びに、第2低抵抗領域67及び68の詳細については、それぞれ、第1実施形態で説明したソース領域31、ドレイン領域32、第1低抵抗領域33~36、並びに、第2低抵抗領域37及び38と同様であるため、ここでの説明は省略する。
金属層58及び59は、それぞれソース電極56及びドレイン電極57から離間して配置される。具体的には、本実施形態では、第1低抵抗領域63の長さ、又は、第1低抵抗領域64の長さが、1.0μm以上3.0μm以下(好ましくは、1.5μm以上2.0μm以下)になるように設計する。したがって、ソース領域61又はドレイン領域62の近傍のバッファ領域の長さ(第1低抵抗領域63及び65の長さの合計、又は、第1低抵抗領域64及び66の長さの合計)は、1.5μm以上4.5μm以下(好ましくは、2.0μm以上3.0μm以下)になる。
以上のとおり、本実施形態によれば、製造プロセスを増加することなく、十分な長さの第1低抵抗領域63~66を形成することができる。また、第1低抵抗領域63~66の長さが、ソース電極56、ドレイン電極57、金属層58及び金属層59を形成した後の熱履歴等によって決定されるため、基板110の面内における長さのばらつきが少なく、複数の薄膜トランジスタ10bに対して均一な長さのバッファ領域を形成することができる。このように、本実施形態によれば、酸化物半導体を用いた薄膜トランジスタ10bを含む表示装置の信頼性を向上させることができる。
<第4実施形態>
本実施形態では、第3実施形態とは異なる構造の薄膜トランジスタ10cを備えた表示装置について説明する。本実施形態では、主として、第1実施形態と相違する部分について説明する。本実施形態の説明に用いる図面について、第1実施形態と同一の構成については、同一の符号を付して詳細な説明を省略する。
図12Aは、本発明の第4実施形態の表示装置に用いる薄膜トランジスタ10cの構成を示す断面図である。図12Bは、本発明の第2実施形態の表示装置に用いる薄膜トランジスタ10cの構成を示す平面図である。図12A及び図12Bに示すように、本実施形態では、金属層71及び72として、ゲート電極53と同一の層の金属層を用いる。
本実施形態では、ゲート絶縁層52を形成した後、後に第2低抵抗領域67及び68となる領域が露出するように、ゲート絶縁層52に対してコンタクトホールを形成する。その後、アルミニウムとチタンが積層された金属層を形成し、エッチング加工を行ってゲート電極53、金属層71及び金属層72を形成する。すなわち、本実施形態において、ゲート電極53、金属層71及び金属層72は、同一プロセスで同時に形成される。ただし、この例に限らず、金属層71及び72は、ゲート電極53とは別の金属材料で形成されてもよい。
金属層71及び金属層72は、いずれもゲート絶縁層52に設けられたコンタクトホールを介して酸化物半導体層60に接する。したがって、ソース電極56、ドレイン電極57、金属層71及び金属層72に起因して、酸化物半導体層60には、第1低抵抗領域63~66並びに第2低抵抗領域67及び68が形成される。酸化物半導体層60の構成は、第3実施形態と同様であるので、ここでの説明は省略する。
本実施形態においても、製造プロセスを増加することなく、ドレイン領域62の近傍に十分な長さの第1低抵抗領域64及び66を形成することができる。また、第3実施形態と同様に、複数の薄膜トランジスタ10cに対して第1低抵抗領域64及び66の長さを均一にすることができる。このように、本実施形態によれば、酸化物半導体を用いた薄膜トランジスタ10cを含む表示装置の信頼性を向上させることができる。
本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。各実施形態を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
また、上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。
10、10a~10c…薄膜トランジスタ、11…ゲート電極、12、13…絶縁層、14…ソース電極、15…ドレイン電極、16、17…金属層、18、19…絶縁層、20…金属層、30…酸化物半導体層、31…ソース領域、32…ドレイン領域、33~36…第1低抵抗領域、37、38…第2低抵抗領域、39…チャネル領域、41…第1低抵抗領域、42…チャネル領域、51…下地層、52…ゲート絶縁層、53…ゲート電極、54、55…絶縁層、56…ソース電極、57…ドレイン電極、58、59…金属層、60…酸化物半導体層、61…ソース領域、62…ドレイン領域、63~66…第1低抵抗領域、67、68…第2低抵抗領域、71、72…金属層、100…表示装置、110…基板、120…表示部、121…絶縁層、122…アノード電極、123…隔壁層、124…有機層、125…カソード電極、126…封止層、126a、126c…無機絶縁層、126b…有機絶縁層、127…接着層、128…カバーガラス、130…駆動回路部、140…端子部、141…端子、150…フレキシブルプリント回路基板、160…ドライバICチップ、200…画素、200R、200G、200B…画素、300…画素回路、310…選択トランジスタ、312…ゲート線、314…データ線、320…駆動トランジスタ、322…アノード電源線、324…カソード電源線、330…キャパシタ、340…発光素子

Claims (12)

  1. 各画素に薄膜トランジスタを有する表示装置であって、
    前記薄膜トランジスタは、
    酸化物半導体層と、
    ゲート絶縁層と、
    前記ゲート絶縁層を介して前記酸化物半導体層に重畳するゲート電極と、
    前記酸化物半導体層に接するソース電極と、
    前記酸化物半導体層に接するドレイン電極と、
    前記酸化物半導体層に接するとともに、前記ソース電極と前記ドレイン電極との間に、前記ソース電極及び前記ドレイン電極から離間して配置された第1金属層と、
    を有する、表示装置。
  2. 前記第1金属層と前記ドレイン電極との間の距離は、1.0μm以上3.0μm以下である、請求項1に記載の表示装置。
  3. 前記第1金属層及び前記ドレイン電極は、互いに同一の層に設けられている、請求項1に記載の表示装置。
  4. 前記第1金属層及び前記ドレイン電極は、互いに同一の金属材料で構成されている、請求項1に記載の表示装置。
  5. 前記第1金属層は、電気的にフローティングである、請求項1に記載の表示装置。
  6. 前記酸化物半導体層は、チャネル領域、ドレイン領域、及び前記チャネル領域と前記ドレイン領域との間の低抵抗領域を有する、請求項1に記載の表示装置。
  7. 前記低抵抗領域のうち第1領域は、前記第1金属層に接する領域と前記ドレイン領域との間に配置される、請求項6に記載の表示装置。
  8. 前記低抵抗領域のうち第2領域は、前記第1金属層に接する領域と前記チャネル領域との間に配置される、請求項7に記載の表示装置。
  9. 前記第1領域と前記第2領域とは、前記第1金属層に接する領域により互いに離間している、請求項8に記載の表示装置。
  10. 前記第1金属層は、前記ゲート絶縁層を貫通して前記酸化物半導体層に接する、請求項1に記載の表示装置。
  11. さらに、前記酸化物半導体層に接するとともに、前記ソース電極と前記第1金属層との間に、前記ソース電極及び前記第1金属層から離間して配置された第2金属層を有する、請求項1に記載の表示装置。
  12. 前記第2金属層と前記ソース電極との間の距離は、1.0μm以上3.0μm以下である、請求項11に記載の表示装置。
JP2020199913A 2020-12-01 2020-12-01 表示装置 Pending JP2022087756A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020199913A JP2022087756A (ja) 2020-12-01 2020-12-01 表示装置
US17/522,258 US20220173247A1 (en) 2020-12-01 2021-11-09 Semiconductor device
CN202111367388.5A CN114582979A (zh) 2020-12-01 2021-11-18 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020199913A JP2022087756A (ja) 2020-12-01 2020-12-01 表示装置

Publications (1)

Publication Number Publication Date
JP2022087756A true JP2022087756A (ja) 2022-06-13

Family

ID=81751769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020199913A Pending JP2022087756A (ja) 2020-12-01 2020-12-01 表示装置

Country Status (3)

Country Link
US (1) US20220173247A1 (ja)
JP (1) JP2022087756A (ja)
CN (1) CN114582979A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4025021A4 (en) * 2019-08-27 2022-11-23 BOE Technology Group Co., Ltd. DISPLAY DEVICE AND MANUFACTURING METHOD, HEAT DISSIPATION FILM LAYER AND ELECTRONIC DEVICE
CN113809163B (zh) * 2021-09-17 2023-11-24 武汉天马微电子有限公司 金属氧化物晶体管、显示面板及显示装置
WO2024044880A1 (zh) * 2022-08-29 2024-03-07 京东方科技集团股份有限公司 薄膜晶体管单元及制备方法、移位寄存器单元

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100611224B1 (ko) * 2003-11-22 2006-08-09 삼성에스디아이 주식회사 금속 유도 측면 결정화 방법을 이용한 박막 트랜지스터 및그의 제조 방법
KR101002666B1 (ko) * 2008-07-14 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
JP6410496B2 (ja) * 2013-07-31 2018-10-24 株式会社半導体エネルギー研究所 マルチゲート構造のトランジスタ
KR20150044327A (ko) * 2013-10-16 2015-04-24 삼성디스플레이 주식회사 전계 완화 박막트랜지스터, 이의 제조 방법 및 이를 포함하는 표시장치

Also Published As

Publication number Publication date
CN114582979A (zh) 2022-06-03
US20220173247A1 (en) 2022-06-02

Similar Documents

Publication Publication Date Title
KR102248641B1 (ko) 유기전계 발광소자
JP2022087756A (ja) 表示装置
US10269885B2 (en) Display device having multiple protective films
JP6019507B2 (ja) 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
US11114521B2 (en) Display device and manufacturing method thereof
US11189734B2 (en) Semiconductor device and display device
US20190189974A1 (en) Organic el display device
JP2019033250A (ja) 薄膜トランジスタ、その製造方法、およびそれを含む表示装置
TWI548100B (zh) 薄膜電晶體、顯示面板以及其製造方法
JP2021108366A (ja) 薄膜デバイス
US20220173248A1 (en) Semiconductor device
US10879329B2 (en) Semiconductor device, semiconductor substrate, luminescent unit, and display unit
JP7506725B2 (ja) 酸化物半導体を含むディスプレイ装置
JP2020016697A (ja) 薄膜トランジスタ基板および発光装置
US20210202570A1 (en) Display apparatus having a substrate hole
US20210036197A1 (en) Display apparatus having a substrate hole
JP2018133404A (ja) 半導体装置
JP2018067371A (ja) 表示装置および電子機器
KR102486234B1 (ko) 유기발광 표시패널
CN112186004A (zh) 显示设备
US11765951B2 (en) TFT array substrate including a heat dissipation layer in a curved region
JP7500669B2 (ja) 酸化物半導体を含むディスプレイ装置
US20230387320A1 (en) Semiconductor device
WO2021161635A1 (ja) 半導体装置及びその製造方法
KR20240040176A (ko) 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231128