CN106711155A - 一种阵列基板、显示面板及显示装置 - Google Patents

一种阵列基板、显示面板及显示装置 Download PDF

Info

Publication number
CN106711155A
CN106711155A CN201710032611.8A CN201710032611A CN106711155A CN 106711155 A CN106711155 A CN 106711155A CN 201710032611 A CN201710032611 A CN 201710032611A CN 106711155 A CN106711155 A CN 106711155A
Authority
CN
China
Prior art keywords
layer
array base
base palte
amorphous silicon
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710032611.8A
Other languages
English (en)
Other versions
CN106711155B (zh
Inventor
钱海蛟
操彬彬
杨成绍
黄寅虎
陈正伟
何晓龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710032611.8A priority Critical patent/CN106711155B/zh
Publication of CN106711155A publication Critical patent/CN106711155A/zh
Application granted granted Critical
Publication of CN106711155B publication Critical patent/CN106711155B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请提供的一种阵列基板、显示面板及显示装置，用以提高阵列基板半导体层的电子迁移率，从而提高阵列基板的导电能力、提高阵列基板的开口率，进而提高显示装置的分辨率，提升产品性能。本申请实施例提供的一种阵列基板，包括半导体层，所述半导体层包括用于提高所述半导体层的电子迁移率的结构。

Description

一种阵列基板、显示面板及显示装置
技术领域
本申请涉及显示技术领域，尤其涉及一种阵列基板、显示面板及显示装置。
背景技术
目前高分辨率显示产品成为市场主流趋势，实现显示器的高分辨率的关键在于薄膜晶体管(Thin Film Transistor，TFT)特性提升。现有技术中，制作阵列基板一般采用非晶硅技术，但是，采用非晶硅技术得到的阵列基板中的半导体层电子迁移率较低，难以满足显示器高分辨率的要求。
发明内容
本申请实施例提供了一种阵列基板、显示面板及显示装置，用以提高阵列基板的半导体层的电子迁移率，从而提高了阵列基板的导电能力、开口率，进而提高显示设备分辨率，提升产品性能。
本申请实施例提供的一种阵列基板，包括半导体层，所述半导体层包括用于提高所述半导体层的电子迁移率的结构。
通过在半导体层设置用于提高所述半导体层的电子迁移率的结构，从而提高阵列基板半导体层的电子迁移率，提高阵列基板的导电能力、提高了阵列基板的开口率，进而提高显示设备分辨率，提升产品性能。
较佳地，所述用于提高所述半导体层的电子迁移率的结构，包括多晶硅层。
较佳地，所述半导体层还包括非晶硅层，所述非晶硅层包围所述多晶硅层。
较佳地，所述非晶硅层包括第一非晶硅层和第二非晶硅层，所述第一非晶硅层与所述多晶硅层同层设置，且包围所述多晶硅层；所述第二非晶硅层位于所述多晶硅层之上，且覆盖所述多晶硅层。
较佳地，所述第二非晶硅层包括第一非晶硅子层和第二非晶硅子层，所述第一非晶硅子层位于所述多晶硅层之上，且覆盖所述多晶硅层，第二非晶硅子层位于所述第一非晶硅子层之上，其中，第一非晶硅子层和第二非晶硅子层中的氢含量不同。
较佳地，还包括保护层，该保护层位于所述多晶硅层之上，且覆盖所述多晶硅层。
较佳地，所述保护层为绝缘层。
较佳地，还包括导体层，所述导体层包括第一导体层和第二导体层，所述第一导体层位于所述半导体层之上，所述第二导体层位于所述第一导体层之上，所述第一导体层和所述第二导体层中的磷化氢含量不同。
本申请实施例提供的一种显示面板，包括本申请实施例提供的上述的阵列基板。
本申请实施例提供的一种显示装置，包括本申请实施例提供的显示面板。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种阵列基板结构示意图；
图2为本申请实施例提供的第二种阵列基板结构示意图；
图3为本申请实施例提供的第三种阵列基板结构示意图；
图4为本申请实施例提供的第四种阵列基板结构示意图；
图5为本申请实施例提供的第五种阵列基板结构示意图；
图6为本申请实施例提供的第六种阵列基板结构示意图；
图7为本申请实施例提供的第七种阵列基板结构示意图；
图8为本申请实施例提供的第八种阵列基板结构示意图；
图9为本申请实施例提供的第九种阵列基板结构示意图；
图10为本申请实施例提供的第十种阵列基板结构示意图。
具体实施方式
本申请实施例提供了一种阵列基板、显示面板及显示装置，用以提高半导体层的电子迁移率，从而提高阵列基板的导电能力，提高阵列基板开口率，进而提高显示装置分辨率，提升产品性能。
本申请实施例提供的一种阵列基板，如图1所示，包括玻璃基板1、位于玻璃基板1之上的栅极金属层2、位于栅极金属层2之上的栅极绝缘层3、位于栅极绝缘层3之上的半导体层4，位于半导体层之上的导体层5，以及位于所述导体层5之上的源极层6和漏极层7，如图2所示，半导体层4包括用于提高半导体层的电子迁移率的结构8。其中，所述的半导体层，也可以称为有源层。
本申请实施例提供的阵列基板，通过在半导体层设置用于提高所述半导体层的电子迁移率的结构，从而提高半导体层的电子迁移率，提高阵列基板的导电能力、提高了阵列基板的开口率，进而提高显示设备分辨率。
较佳地，用于提高所述半导体层的电子迁移率的结构8，包括多晶硅层，当然还可以包括其他材料的可以提高电子迁移率的结构。
下面以用于提高所述半导体层的电子迁移率的结构8全部为多晶硅层为例，对本申请实施例提供的阵列基板结构进行说明。
需要说明的是，多晶硅由大量小晶粒组成，晶粒之间存在晶粒边界，晶粒边界多会导致源极和漏极之间的关态漏电流增加，即当TFT的源极和漏极之间的状态从导通变为断开后，由于多晶硅层的引入，可能会存在关态漏电流，即在TFT开关断开的情况下，TFT的源极和漏极之间也存在电流，影响TFT器件特性。因此，为了避免该问题的出现，本申请实施例提供两种解决方式。一种方式是全部采用非晶硅层包围所述多晶硅层，另一种实现方式是采用非晶硅层和保护层相结合的方式包围多晶硅层，其中所述保护层，可以是绝缘层，例如采用氧化硅材料。从而使得所述多晶硅层不与源极层、漏极层和导体层接触，从而可以有效阻止源极层和漏极层之间的关态漏电流，改善TFT器件的特性。
实施例一：
以全部采用非晶硅层包围所述多晶硅层的方式举例说明。即如图3所示，半导体层4还包括非晶硅层10，所述非晶硅层10包围多晶硅层8。
较佳地，如图4所示，非晶硅层10包括第一非晶硅层11和第二非晶硅层12，所述第一非晶硅层11与多晶硅层8同层设置，且包围所述多晶硅层8；所述第二非晶硅层12位于所述多晶硅层8之上，且覆盖所述多晶硅层8。
需要说明的是，本申请实施例中，形成所述多晶硅层，是对所述第一非晶硅层的部分区域采用微激光掩模板工艺形成的，该工艺利用微透镜阵列技术(Micro Lens Array，MLA)，通过多组微透镜叠加，实现高能量密度的激光，被该高能量密度的激光光束照射的部分会发生熔融再结晶，从而可以选择性的将第一非晶硅层中部分区域由非晶硅转化为多晶硅。此外，第二非晶硅层可以保护所述多晶硅层在之后的源极、漏极刻蚀的过程中不被破坏。
较佳地，如图5所示，所述第二非晶硅层12包括第一非晶硅子层13和第二非晶硅子层14，所述第一非晶硅子层13位于所述多晶硅层8之上，且覆盖所述多晶硅层8，第二非晶硅子层14位于所述第一非晶硅子层13之上，其中，第一非晶硅子层13和第二非晶硅子层14中的氢含量不同。
需要说明的是，在如图5所示的阵列基板中，第一非晶硅子层13的氢含量高于第二非晶硅子层14的氢含量，从而可以在保证多晶硅层8的传输特性的同时进一步降低多晶硅层8对源极层6和漏极层7之间的关态漏电流的影响，进一步改善TFT器件的特性。同理，进一步，如图6所示，导体层5包括第一导体层16和第二导体层17，所述第一导体层16位于第二非晶硅子层14之上，所述第二导体层17位于所述第一导体层16之上，所述第一导体层16和所述第二导体层17中的磷化氢(PH3)含量不同，从而可以更进一步地改善TFT器件的特性。
所述第一导体层和所述第二导体层例如可以是电子型(N型)非晶硅，在实际应用中，第一导体层中PH3的含量低于第二导体层中PH3的含量，从而可以降低导体层5与源极层6、漏极层7之间的接触电阻，提高阵列基板的导电能力，同时也可以降低源极层6和漏极层7之间的关态漏电流。
实施例二：以采用非晶硅层和保护层相结合的方式包围多晶硅层为例进行说明。
如图7所示，与实施例一相类似地，阵列基板包括玻璃基板1、位于玻璃基板1之上的栅极金属层2、位于栅极金属层2之上的栅极绝缘层3、位于栅极绝缘层3之上的半导体层4，位于半导体层4之上的导体层5，以及位于所述导体层5之上的源极层6和漏极层7，半导体层4包括多晶硅层8、与多晶硅层8同层的第一非晶硅层11以及位于第一非晶硅层11之上的第二非晶硅层12，该阵列基板还包括保护层15，该保护层15位于所述多晶硅层8之上，且覆盖所述多晶硅层8。
较佳地，所述保护层15为绝缘层。
较佳地，所述保护层15的材料例如可以是氧化硅。当然也可以是其他绝缘材料，只要能避免后续刻蚀工艺对多晶硅层8的刻蚀即可。
与上述实施例一相类似地，较佳地，如图8所示，导体层5包括第一导体层16和第二导体层17，所述第一导体层16位于第二非晶硅层12之上，所述第二导体层17位于所述第一导体层16之上，所述第一导体层16和所述第二导体层17中的PH3含量不同。
所述第一导体层16和所述第二导体层17例如可以是N型非晶硅，在实际应用中，第一导体层16中PH3的含量低于第二导体层17中PH3的含量，从而可以降低导体层5与源极层6、漏极层7之间的接触电阻，提高阵列基板的导电能力，同时降低源极层6和漏极层7之间的关态漏电流，改善TFT器件的特性。
与上述实施例一相类似地，较佳地，如图9所示，所述第二非晶硅层12包括第一非晶硅子层13和第二非晶硅子层14，所述第一非晶硅子层13位于第一非晶硅层11之上，第二非晶硅子层14位于所述第一非晶硅子层13之上，其中，第一非晶硅子层13和第二非晶硅子层14中的氢含量不同。
下面举例说明本申请实施例中上述的阵列基板的制备方法。
针对实施例一，形成如图4所示的阵列基板，例如可以采用如下方法：
设置玻璃基板1，在玻璃基板1之上依次设置栅极金属层2、栅绝缘层3，然后进行第一非晶硅层11沉积，进行脱氢(Dehydrogenation)处理后，使用MLA工艺对部分第一非晶硅层11区域，例如可以是沟道区域进行处理，形成多晶硅层8，从而可以提升半导体层的电子迁移率，并且，通过对第一非晶硅层11的中间部分区域进行处理，使得多晶硅层8周围保留部分非晶硅，可以阻止源极层6和漏极层7之间的关态漏电流；形成多晶硅层8之后进行第二非晶硅层12、导体层、源漏金属层的沉积，然后使用背沟道刻蚀(Back channel etching，BCE)工艺，最终形成如图4所示的半导体层4、导体层5、源极层6和漏极层7。
其中，沉积栅极绝缘层3、第一非晶硅层11、第二非晶硅12和导体层5的工艺例如可以采用化学气相沉积(Chemical Vapor Deposition)法。
形成如图5所示的阵列基板，可以采用形成如图4所示的阵列基板的方法，只是在沉积第二非晶硅层12时，先沉积一层低速非晶硅层(氢含量较高)，即第一非晶硅子层13，保证多晶硅层8的传输特性，之后再沉积一层高速非晶硅层(氢含量较低)，即第二非晶硅子层14，进一步阻止源极层6和漏极层7之间的关态漏电流。
形成如图6所示的阵列基板，可以采用形成如图5所示的阵列基板的方法，只是在沉积导体层5时，第一导体层16中掺杂PH3的含量较低，第二导体层17中掺杂PH3的含量较高，从而可以降低导体层5与源极层6、漏极层7之间的接触电阻，提高阵列基板的导电能力，同时阻止源极层6和漏极层7之间的关态漏电流，改善TFT器件的特性。
需要说明的是，本申请实施例提供的如图4至图6所示的阵列基板，由于在刻蚀源极层和漏极层时使用BCE工艺，因此，在形成多晶硅层之后再沉积第二非晶硅层，而无需在多晶硅层之上再额外设置其他保护层结构，从而简化阵列基板的制备工艺流程。
针对实施例二，形成如图7所示的阵列基板，例如可以采用如下方法：
设置玻璃基板1，在玻璃基板1之上依次设置栅极金属层2、栅绝缘层3，然后进行第一非晶硅层11沉积，进行脱氢(Dehydrogenation)处理后，使用MLA工艺对部分第一非晶硅层11区域，例如对沟道区域进行处理，形成多晶硅层8，提升半导体层的电子迁移率，并且，通过对第一非晶硅层11的中间部分区域进行处理，使得多晶硅层8周围保留部分非晶硅，可以阻止源极层6和漏极层7之间的关态漏电流，在形成多晶硅层8之后进行保护层15沉积，之后进行刻蚀阻挡层(Etch Stopper Layer，ELS)掩模(mask)工艺，曝光刻蚀后再依次沉积第二非晶硅层12、导体层、源漏极金属层，之后刻蚀形成如图7所示的源极层6、漏极层7、导体层5和第二非晶硅层12。其中，在形成保护层15之后，再沉积一层非晶硅层，即第二非晶硅层12，使得多晶硅层8的任何边界都不与源极层6、漏极层7以及导体层5接触，可以有效控制多晶硅层8对源极层6和漏极层7之间的关态漏电流的影响。沉积栅绝缘层3、第一非晶硅层11、保护层15、第二非晶硅12和导体层5的工艺，例如可以采用CVD法。此外，采用MLA工艺形成多晶硅层8之后，也可以不保留其余的第一非晶硅层，之后在沉积第二非晶硅层12的时候，同样可以使得多晶硅层8被第二非晶硅层12覆盖，如图10所示，避免多晶硅层8不与源极层6、漏极层7以及导体层5接触。
形成如图8所示的阵列基板，可以采用形成如图7所示的阵列基板的方法，只是在沉积导体层5时，第一导体层16中掺杂磷化氢的含量较低，第二导体层17中掺杂磷化氢的含量较高。
形成如图9所示的阵列基板，可以采用形成如图8所示的阵列基板的方法，只是在沉积第二非晶硅12时，先沉积一层低速非晶硅层(氢含量较高)，即第一非晶硅子层13，保证多晶硅层的传输特性，之后再沉积一层高速非晶硅层(氢含量较低)，即第二非晶硅子层14，进一步阻止源极层6与漏极层7之间的关态漏电流。
需要说明的是，本申请实施例提供的如图7至图10所示的阵列基板，在保护层15设置完成之后再设置第二非晶硅层12，从而可以使得多晶硅层8的侧壁不与源极层6、漏极层7和导体层5接触，可以有效阻止源极层6与漏极层7之间的关态漏电流。
本申请实施例提供的一种显示面板，包括本申请实施例提供的上述的阵列基板。
例如，本申请实施例提供的显示面板，可以是液晶显示面板或OLED显示面板等。
本申请实施例提供的一种显示装置，包括本申请实施例提供的显示面板。
例如，本申请实施例中所述的显示装置，可以是手机、电视、电脑、PAD等装置。
综上所述，本申请实施例提供了一种阵列基板、显示面板及显示装置，用以提高阵列基板半导体层的电子迁移率，从而提高阵列基板的导电能力，提高阵列基板开口率，进而提高显示装置分辨率，提升产品性能。本申请实施例提供的阵列基板，还可以在提高半导体层的电子迁移率的同时有效阻止源极层和漏极层之间的关态漏电流，从而改善TFT器件的性能，进一步改善阵列基板的导电能力。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (10)

1.一种阵列基板，包括半导体层，其特征在于，所述半导体层包括用于提高所述半导体层的电子迁移率的结构。
2.根据权利要求1所述的阵列基板，其特征在于，所述用于提高所述半导体层的电子迁移率的结构，包括多晶硅层。
3.根据权利要求2所述的阵列基板，其特征在于，所述半导体层还包括非晶硅层，所述非晶硅层包围所述多晶硅层。
4.根据权利要求3所述的阵列基板，其特征在于，所述非晶硅层包括第一非晶硅层和第二非晶硅层，所述第一非晶硅层与所述多晶硅层同层设置，且包围所述多晶硅层；所述第二非晶硅层位于所述多晶硅层之上，且覆盖所述多晶硅层。
5.根据权利要求4所述的阵列基板，其特征在于，所述第二非晶硅层包括第一非晶硅子层和第二非晶硅子层，所述第一非晶硅子层位于所述多晶硅层之上，且覆盖所述多晶硅层，第二非晶硅子层位于所述第一非晶硅子层之上，其中，第一非晶硅子层和第二非晶硅子层中的氢含量不同。
6.根据权利要求2所述的阵列基板，其特征在于，还包括保护层，该保护层位于所述多晶硅层之上，且覆盖所述多晶硅层。
7.根据权利要求6所述的阵列基板，其特征在于，所述保护层为绝缘层。
8.根据权利要求6所述的阵列基板，其特征在于，还包括导体层，所述导体层包括第一导体层和第二导体层，所述第一导体层位于所述半导体层之上，所述第二导体层位于所述第一导体层之上，所述第一导体层和所述第二导体层中的磷化氢含量不同。
9.一种显示面板，其特征在于，包括权利要求1至8任一权利要求所述的阵列基板。
10.一种显示装置，其特征在于，包括权利要求9所述的显示面板。
CN201710032611.8A 2017-01-16 2017-01-16 一种阵列基板、显示面板及显示装置 Active CN106711155B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710032611.8A CN106711155B (zh) 2017-01-16 2017-01-16 一种阵列基板、显示面板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710032611.8A CN106711155B (zh) 2017-01-16 2017-01-16 一种阵列基板、显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN106711155A true CN106711155A (zh) 2017-05-24
CN106711155B CN106711155B (zh) 2020-04-21

Family

ID=58906867

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710032611.8A Active CN106711155B (zh) 2017-01-16 2017-01-16 一种阵列基板、显示面板及显示装置

Country Status (1)

Country Link
CN (1) CN106711155B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019056447A1 (zh) * 2017-09-20 2019-03-28 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101414638A (zh) * 2007-10-15 2009-04-22 株式会社日立显示器 显示装置和显示装置的制造方法
CN101771087A (zh) * 2008-12-30 2010-07-07 三星移动显示器株式会社 薄膜晶体管、其制备方法及有机发光二极管显示设备
CN105870135A (zh) * 2016-05-19 2016-08-17 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置
WO2016157313A1 (ja) * 2015-03-27 2016-10-06 堺ディスプレイプロダクト株式会社 薄膜トランジスタ及び表示パネル

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101414638A (zh) * 2007-10-15 2009-04-22 株式会社日立显示器 显示装置和显示装置的制造方法
CN101771087A (zh) * 2008-12-30 2010-07-07 三星移动显示器株式会社 薄膜晶体管、其制备方法及有机发光二极管显示设备
WO2016157313A1 (ja) * 2015-03-27 2016-10-06 堺ディスプレイプロダクト株式会社 薄膜トランジスタ及び表示パネル
CN105870135A (zh) * 2016-05-19 2016-08-17 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019056447A1 (zh) * 2017-09-20 2019-03-28 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制造方法
US10629746B2 (en) 2017-09-20 2020-04-21 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and manufacturing method thereof

Also Published As

Publication number Publication date
CN106711155B (zh) 2020-04-21

Similar Documents

Publication Publication Date Title
CN103472646B (zh) 一种阵列基板及其制备方法和显示装置
US20090155940A1 (en) Method of manufacturing thin film transistor and method of manufacturing organic light emitting display having thin film transistor
CN105702744B (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
US10644159B2 (en) Array substrate, method for manufacturing array substrate, and display device
CN108417580B (zh) 阵列基板及其制作方法和显示面板
US20160172389A1 (en) Thin film transistor and manufacturing method thereof
US20170170330A1 (en) Thin film transistors (tfts), manufacturing methods of tfts, and display devices
CN103996716A (zh) 一种多晶硅薄膜晶体管及其制备方法、阵列基板
CN105914134B (zh) 电子器件、薄膜晶体管、以及阵列基板及其制作方法
CN107195583B (zh) 一种oled显示面板及其制备方法
US9159746B2 (en) Thin film transistor, manufacturing method thereof, array substrate and display device
CN110993610A (zh) 阵列基板及其制备方法、显示面板
CN109686794A (zh) 薄膜晶体管及其制造方法、显示装置
US10121883B2 (en) Manufacturing method of top gate thin-film transistor
CN107564966B (zh) 薄膜晶体管及薄膜晶体管的制造方法、液晶显示面板
CN110993697B (zh) 薄膜晶体管及其制造方法、显示面板
CN109920856B (zh) 薄膜晶体管及其制造方法、阵列基板和显示装置
CN103413834A (zh) 一种薄膜晶体管及其制作方法、阵列基板及显示装置
CN104465670A (zh) 一种阵列基板及其制作方法、显示装置
US11121263B2 (en) Hydrogen trap layer for display device and the same
CN109192668A (zh) 薄膜晶体管及其制造方法、显示面板
CN106711155A (zh) 一种阵列基板、显示面板及显示装置
CN111129033A (zh) 阵列基板及其制备方法
CN115588696A (zh) 一种薄膜晶体管、阵列基板及薄膜晶体管的制备方法
KR101819214B1 (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant