CN102576174B - 液晶显示装置及包括该液晶显示装置的电子设备 - Google Patents

液晶显示装置及包括该液晶显示装置的电子设备 Download PDF

Info

Publication number
CN102576174B
CN102576174B CN201080046493.2A CN201080046493A CN102576174B CN 102576174 B CN102576174 B CN 102576174B CN 201080046493 A CN201080046493 A CN 201080046493A CN 102576174 B CN102576174 B CN 102576174B
Authority
CN
China
Prior art keywords
pixel
oxide semiconductor
semiconductor layer
liquid crystal
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080046493.2A
Other languages
English (en)
Other versions
CN102576174A (zh
Inventor
荒泽亮
宍户英明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN201410253700.1A priority Critical patent/CN103984176B/zh
Publication of CN102576174A publication Critical patent/CN102576174A/zh
Application granted granted Critical
Publication of CN102576174B publication Critical patent/CN102576174B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134327Segmented, e.g. alpha numeric display
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134345Subdivided pixels, e.g. for grey scale or redundancy
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/13624Active matrix addressed cells having more than one switching element per pixel
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40Arrangements for improving the aperture ratio
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0439Pixel structures
    • G09G2300/0443Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G09G2300/0447Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations for multi-domain technique to improve the viewing angle in a liquid crystal display, such as multi-vertical alignment [MVA]
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix

Abstract

目的之一是提供一种可以具有高的开口率的液晶显示装置,其中液晶显示装置所具有的像素具备使用氧化物半导体的薄膜晶体管。所述液晶显示装置包括多个各具有薄膜晶体管及像素电极的像素。该像素与用作扫描线的第一布线电连接。该薄膜晶体管具有在第一布线上隔着栅极绝缘膜设置的氧化物半导体层。该氧化物半导体层以超出设置有第一布线的区域的边缘的方式设置。像素电极和氧化物半导体层彼此重叠。

Description

液晶显示装置及包括该液晶显示装置的电子设备
技术领域
本发明涉及液晶显示装置。另外,本发明涉及具备该液晶显示装置的电子设备。
背景技术
如以液晶显示装置为代表那样,形成在诸如玻璃衬底等的平板上的薄膜晶体管使用非晶硅或多晶硅来形成。使用非晶硅制造的薄膜晶体管具有如下特性:虽然其场效应迁移率低,但是能形成在较大的玻璃衬底上。另一方面,使用多晶硅制造的薄膜晶体管具有如下特性:虽然其场效应迁移率高,但是需要进行诸如激光退火等的晶化工序,且不一定适合于较大的玻璃衬底。
鉴于上述情况,使用氧化物半导体来制造薄膜晶体管,且将它应用于电子设备和光装置的技术方案受到关注。例如,专利文献1公开了作为氧化物半导体膜使用氧化锌、In-Ga-Zn-O类氧化物半导体来制造薄膜晶体管,且将这种晶体管用于液晶显示装置的开关元件等的技术方案。
专利文献1:日本专利申请公开2009-099887号
将氧化物半导体用作沟道区域的薄膜晶体管的场效应迁移率高于将非晶硅用作沟道区域的薄膜晶体管的场效应迁移率。期待具备使用氧化物半导体来形成的这种薄膜晶体管的像素应用于诸如液晶显示装置等的显示装置。另外,在诸如三维显示器、4k2k显示器等的具有更高的附加价值的液晶显示装置中,期待每个像素的面积减小,且希望具有开口率得到提高的像素的液晶显示装置。
发明内容
考虑到前述情况,本发明的目的之一是提供一种具有高的开口率的液晶显示装置,其中液晶显示装置所具有的像素具备使用氧化物半导体的薄膜晶体管。
根据本发明的一个实施方式是一种液晶显示装置,包括:具有薄膜晶体管及像素电极的像素。该像素与用作扫描线的第一布线电连接。该薄膜晶体管具有在第一布线上隔着栅极绝缘膜设置的氧化物半导体层。该氧化物半导体层延伸以超出设置有第一布线的区域的边缘。像素电极和氧化物半导体层彼此重叠。
根据本发明的一个实施方式是一种液晶显示装置,包括:具有薄膜晶体管及像素电极的像素。该像素与用作扫描线的第一布线及用作信号线的第二布线电连接。该薄膜晶体管具有在第一布线上隔着栅极绝缘膜设置的氧化物半导体层。该氧化物半导体层延伸以超出设置有第一布线的区域的边缘。第二布线延伸到第一布线上的栅极绝缘膜上,且在氧化物半导体层上并与氧化物半导体层接触,像素电极和氧化物半导体层彼此重叠。
根据本发明的一个实施方式是一种液晶显示装置,包括:薄膜晶体管及像素电极。该像素与用作扫描线的第一布线及用作信号线的第二布线电连接,该薄膜晶体管具有在第一布线上隔着栅极绝缘膜设置的氧化物半导体层。该氧化物半导体层延伸以超出设置有第一布线的区域的边缘。第二布线延伸到第一布线上的栅极绝缘膜及该栅极绝缘膜上的层间绝缘膜上,且在氧化物半导体层上并与氧化物半导体层接触。像素电极和氧化物半导体层彼此重叠。
可以实现具备使用氧化物半导体的薄膜晶体管的像素的开口率的提高。由此,可以提供具有高清晰显示部的液晶显示装置。
附图说明
在附图中:
图1A和图1B是液晶显示装置的俯视图及截面图;
图2A至图2D是图示液晶显示装置的截面图;
图3A和图3B各是图示液晶显示装置的俯视图;
图4A和图4B是液晶显示装置的俯视图及截面图;
图5A和图5B各是图示液晶显示装置的俯视图;
图6A至图6C是液晶显示装置的俯视图及截面图;
图7是液晶显示装置的电路图;
图8A和图8B各是图示液晶显示装置的电路图;
图9A和图9B是图示液晶显示装置的电路图及时序图;
图10A和图10B各是图示液晶显示装置的电路图;
图11A和图11B各是图示液晶显示装置的电路图;
图12A至图12C各图示电子设备;
图13A至图13C各图示电子设备;以及
图14A和图14B是液晶显示装置的俯视图及截面图。
具体实施方式
参照附图对本发明的实施方式进行详细说明。本发明不局限于以下说明,且所属技术领域的普通技术人员可以很容易地理解一个事实就是此处公开的方式及详细内容在不脱离本发明的宗旨及其范围的情况下能按各种各样的形式被修改。因此,本发明不应该被解释为仅局限在此处包含的实施方式的内容中。注意,在以下说明的本发明的结构中,在不同的附图之间使用相同的附图标记来表示相同的部分或具有相似功能的部分,且不重复其说明。
注意,在本说明书的附图中,图示的每个结构的大小、层的厚度或区域为了简单而有时被夸大。因此,本发明的实施例不局限于这种尺度。
注意,在本说明书中使用的诸如“第一”、“第二”、“第三”等的术语是为了避免结构元件的混淆而使用的,而不是用于在结构元件的数目方面上进行限制。因此,例如能将术语“第一”适当地替换为术语“第二”或“第三”等。
实施方式1
在本实施方式中,作为一个例子,使用薄膜晶体管(以下,也称为TFT)及连接到该TFT的用作像素电极的电极(这种电极也简称为像素电极)对液晶显示装置进行说明。注意,像素是指由设置在显示装置的每个像素中的元件(例如诸如薄膜晶体管、用作像素电极的电极或布线等的根据电信号来控制显示的元件)构成的元件群。另外,像素可以包括滤色片等,且可以对应于能用一个像素控制其亮度的一个颜色成分。因此,例如,具备RGB色素元件的彩色显示装置中,图像的最小单位由R像素、G像素及B像素的三个像素构成,并且能通过多个像素来得到图像。
注意,当说明“A与B连接”时,其中包括A与B彼此电连接的情况及A与B彼此直接连接的情况。在此,A及B各是具有电功能的对象物。具体地说,“A与B连接”的说明包括当考虑到电路工作时,A和B之间的部分可以被认为一个节点的情况,例如:通过诸如晶体管等的开关元件使A与B连接,并通过该开关元件的导通而使A和B具有相同或大致相同的电位的情况;以及通过电阻器使A与B连接,且产生在该电阻器的相反端的电位差为不会不利地影响到包括A及B的电路的工作的情况。
图1A是像素的俯视图。图1A所图示的TFT具有一种底栅型结构,其中从用作栅极的布线来看在用作沟道区域的氧化物半导体层的相反一侧放置用作TFT的源极电极及漏极电极的布线层,即所谓的反交错型的结构。
图1A所图示的像素100具有用作扫描线的第一布线101、用作信号线的第二布线102A、氧化物半导体层103、电容器线104、以及像素电极105。另外,图1A中的像素100具有用来使氧化物半导体层103与像素电极105电连接的第三布线102B,由此形成薄膜晶体管106。
第一布线101也用作薄膜晶体管106的栅极。第二布线102A也用作薄膜晶体管106的源极电极或漏极电极的一个及存储电容器的一个电极。第三布线102B也用作薄膜晶体管106的源极电极及漏极电极的另一个。电容器线104用作存储电容器的另一个电极。注意,第一布线101和电容器线104由同一层构成,且第二布线102A和第三布线102B由同一层构成。另外,第三布线102B部分重叠于电容器线104,由此形成液晶元件的存储电容器。
薄膜晶体管106具有的氧化物半导体层103隔着栅极绝缘膜(未图示)设置在第一布线101上。该氧化物半导体层103延伸以超出设置有第一布线101的区域的边缘。
注意,“A延伸以超出B的边缘”的说明是指当在俯视图看层叠的A与B时,A与B的边缘对准,且A向外延伸以便A的边缘放置在B的边缘的外侧。
另外,图1B图示沿着图1A中的点划线A1-A2的截面结构。在图1B所图示的截面结构中,在衬底111上隔着基底膜112设置有电容器线104及用作栅极的第一布线101。栅极绝缘膜113设置为覆盖第一布线101及电容器线104。在栅极绝缘膜113上设置有氧化物半导体层103。在氧化物半导体层103上设置有第二布线102A及第三布线102B。另外,在氧化物半导体层103、第二布线102A及第三布线102B上设置有用作钝化膜的氧化物绝缘层114。在氧化物绝缘层114中形成有开口部分。在该开口部分中,像素电极105与第三布线102B彼此连接。由第三布线102B和电容器线104以栅极绝缘膜113作为电介质而组成电容器。
注意,将图1A和图1B所图示的像素,如图7所图示那样,在衬底700上作为多个像素701放置为矩阵。图7示出在衬底700上放置像素部分702、扫描线驱动电路703及信号线驱动电路704的结构。像素701根据由与扫描线驱动电路703连接的第一布线101供给的扫描信号,被决定每行成为选择状态或非选择状态。根据扫描信号而被选择的像素701被供给来自与信号线驱动电路704连接的第二布线102A的视频电压(也称为图像信号、视频信号、或视频数据)。
图7图示扫描线驱动电路703及信号线驱动电路704设置在衬底700上的结构,备选地,也可以扫描线驱动电路703或信号线驱动电路704的一个设置在衬底700上。也可以只有像素部分702设置在衬底700上。
图7图示在像素部分702中将多个像素701配置为矩阵(条形)的一个例子。注意,像素701不必配置为矩阵,例如可以配置为三角图案配置或拜尔(Bayer)配置。作为像素部分702的显示方法,能使用顺序方法或隔行方法。注意,当进行彩色显示时像素中被控制的色素不局限于RGB(R是红色,G是绿色,B是蓝色)的三种颜色,也可以使用三种颜色以上的色素,例如可以对RGBW(W对应于白色)或RGB添加黄色、蓝绿色、紫红色等的一种以上。另外,色素的点可以具有不同大小的显示区域。
在图7图示对应于像素的行方向及列方向的个数的第一布线101及第二布线102A。注意,取决于包含于一个像素的子像素(sub pixel)的个数或像素中的晶体管的个数,可以增加第一布线101及第二布线102A的个数。也可以采用在像素之间共享的第一布线101及第二布线102A来驱动像素701。
注意,图1A图示第二布线102A为矩形的TFT的形状,备选地,第二布线102A可以围绕第三布线102B(具体地说,第二布线102A可以是U字型或C字型),由此增加载流子移动的区域的面积,而增加流动的电流量。
注意,可以将除了待成为薄膜晶体管106的区域之外的第一布线101的宽度以第一布线101部分地变细的方式而减小。通过将第一布线的宽度减小,可以实现像素的开口率的提高。
注意,开口率代表一个像素中的光透过的区域的面积。因此,当不透光的构件所占的区域增大时,开口率降低,而当透过光的构件所占的区域增大时,开口率提高。在液晶显示装置中,通过减少与像素电极重叠的布线、电容器线所占的面积及减小薄膜晶体管的尺寸,使开口率得到提高。
注意,薄膜晶体管是至少具有栅极、漏极及源极的三个端子的元件。薄膜晶体管在漏极区域及源极区域之间具有沟道区域,且可以使电流流过漏极区域、沟道区域及源极区域。在此,由于晶体管的源极及漏极取决于结构、工作条件等可以变化,因此很难限定哪个是源极或漏极。因此,有时不将用作源极或漏极的区域称为源极或漏极。在此情况下,例如,有时将源极及漏极的一个称作第一端子、第一电极或第一区域;且源极及漏极的另一个称作第二端子、第二电极或第二区域。
接着,根据图1A和图1B所图示的俯视图及截面图,参照图2A至图2D说明像素的制造方法。
作为具有透光性的衬底111,能使用玻璃衬底。另外,图示将用来防止杂质从衬底111扩散或提高衬底111与设置在衬底111上的元件的附着的基底膜112设置在衬底111上的结构。注意,不必设置基底膜112。
接着,在衬底111的整个表面上形成导电层。之后,通过进行第一光刻工序来形成抗蚀剂掩模,并通过蚀刻去除不需要的部分来形成第一布线101及电容器线104。此时,以至少使第一布线101及电容器线104的边缘渐缩的方式进行蚀刻。图2A是这个阶段的截面图。
第一布线101及电容器线104优选使用诸如铝(Al)或铜(Cu)等的低电阻导电材料来形成。因为Al单体的使用有诸如耐热性低并且容易腐蚀等的缺点,所以将铝与具有耐热性的导电材料组合使用。作为具有耐热性的导电材料,能使用选自钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)、钪(Sc)中的元素、以任意这些元素作为其成分的合金、将包含任意这些元素的组合的合金或以包含任意这些元素作为其成分的氮化物。
注意,能通过喷墨法或印刷法来形成TFT所包含的布线等。由此,布线等能在室温下形成、能在低真空度下形成或能使用大的衬底形成。因为即使不使用光掩模也能制造布线等,所以能容易改变晶体管的布局。另外,因为不需要使用抗蚀剂,所以能实现材料成本的降低及工序数量的减少。另外,也能通过喷墨法或印刷法来形成抗蚀剂掩模等。当使用喷墨法或印刷法只在需要的部分上形成抗蚀剂,并通过进行曝光及显影而形成抗蚀剂掩模时,与在整个表面上形成抗蚀剂的情况相比,能实现低成本化。
或者,可以使用多色调(multi-tone)掩模来形成具有多种厚度(代表的是两种厚度)的区域的抗蚀剂掩模,而形成布线等。
接着,在第一布线101及电容器线104的整个表面上形成绝缘膜(以下,称为栅极绝缘膜113)。栅极绝缘膜113是使用溅射法等来形成的。
例如,通过溅射法,形成氧化硅膜作为栅极绝缘膜113。当然,栅极绝缘膜113不局限于这种氧化硅膜,也可以使用诸如氧氮化硅膜、氮化硅膜、氧化铝膜或氧化钽膜等的其他绝缘膜来形成单层或叠层结构。
注意,在沉积氧化物半导体之前,优选进行引入氩气体生成等离子体的反溅射(reverse sputtering),来除去附着在栅极绝缘膜113的表面的尘埃。注意,可以使用氮气氛、氦气氛等代替氩气氛。也可以使用对其中添加有氧、N2O等氩气氛。备选地,也可以使用对其中添加有Cl2、CF4等的氩气氛。
接着,在对栅极绝缘膜113的表面进行等离子体处理之后,在不暴露于大气的情况下在栅极绝缘膜113上沉积氧化物半导体。通过将氧化物半导体用作晶体管的半导体层,与使用诸如非晶硅等的硅类半导体材料的情况相比,可以提高场效应迁移率。注意,氧化物半导体,例如氧化锌(ZnO)及氧化锡(SnO2)。另外,能对ZnO添加In、Ga等。
作为氧化物半导体,能使用以InMO3(ZnO)x(x>0)为代表的薄膜。注意,M表示选自镓(Ga)、铁(Fe)、镍(Ni)、锰(Mn)及钴(Co)中的一种金属元素或多种金属元素。例如,有时M代表Ga,此外,有时M代表诸如Ni或Fe等的除Ga之外(Ga和Ni或Ga和Fe)的上述金属元素。另外,在所述氧化物半导体中,除了作为M包含的金属元素之外,有时还可以包含作为杂质元素的诸如Fe或Ni等过渡金属元素或者该过渡金属的氧化物。例如,作为氧化物半导体层,可以使用In-Ga-Zn-O类膜。
作为氧化物半导体(InMO3(ZnO)x(x>0)膜),可以使用M为不同的金属元素的InMO3(ZnO)x(x>0)膜来代替In-Ga-Zn-O类膜。另外,作为氧化物半导体,除了上述材料之外,还可以使用以下氧化物半导体:In-Sn-Zn-O类氧化物半导体、In-Al-Zn-O类氧化物半导体、Sn-Ga-Zn-O类氧化物半导体、Al-Ga-Zn-O类氧化物半导体、Sn-Al-Zn-O类氧化物半导体、In-Zn-O类氧化物半导体、Sn-Zn-O类氧化物半导体、Al-Zn-O类氧化物半导体、In-O类氧化物半导体、Sn-O类氧化物半导体、Zn-O类氧化物半导体。
注意,在本实施方式中,作为氧化物半导体使用In-Ga-Zn-O类氧化物半导体。在此使用含有In2O3∶Ga2O3∶ZnO=1∶1∶1的比率的靶。在以下条件下沉积氧化物半导体:衬底与靶之间的距离为100mm,压力为0.6Pa,直流(DC)电源为0.5kW,并且气氛为氧(氧流量比为100%)气氛。注意,优选使用脉冲直流(DC)电源,因为能减少在膜沉淀时产生的粉状物质(也称为微粒或尘埃),并且能使膜厚度变得均匀。
注意,氧化物半导体既可以使用与先前进行反溅射的处理室相同的处理室进行沉积,又可以使用与先前进行反溅射的处理室不同的处理室进行沉积。
溅射法的例子如下:作为溅射电源使用高频电源的RF溅射法、使用直流电源的DC溅射法、以及以脉冲方式施加偏压的脉冲DC溅射法。RF溅射法主要用于绝缘膜的形成,且DC溅射法主要用于金属膜的形成。
另外,也有能设置材料不同的多个靶的多源溅射装置。多源溅射装置既能在同一处理室中层叠形成材料不同的膜,又可以在同一处理室中通过同时放电来形成多种材料的膜。
另外,也有如下溅射装置:在处理室内部具备磁铁系统且使用磁控管溅射法的溅射装置;不使用辉光放电而使用通过微波来产生的等离子体的使用ECR溅射法的溅射装置。
另外,使用溅射法的沉积方法有如下例子:在成膜时使靶物质与溅射气体成分彼此化学反应而形成其化合物薄膜的反应溅射法;在成膜时对衬底也施加电压的偏压溅射法。
接着,对氧化物半导体层进行脱水化或脱氢化。用于脱水化或脱氢化的第一加热处理的温度为400℃以上且低于750℃,优选为425℃以上且低于750℃。注意,当加热处理的温度为425℃以上时,加热处理进行1个小时以内即可,当温度低于425℃时,加热处理优选进行长于1个小时。在此,将衬底导入到加热处理装置之一的电炉中,且在氮气氛下对氧化物半导体层进行加热处理。之后,不使氧化物半导体层暴露于大气,这防止水或氢等进入到氧化物半导体层,由此得到氧化物半导体层。在本实施方式中,使用同一电炉以从对氧化物半导体层进行脱水化或脱氢化的加热温度T到防止水的进入的充分低的温度而进行缓冷,具体地说,在氮气氛下对氧化物半导体层进行直到温度从加热温度T降低100℃以上的缓冷。另外,不局限于氮气氛,而也可以在稀有气体(氦、氖、氩等)气氛下进行脱水化或脱氢化。
另外,加热处理装置不局限于电炉,而也可以配备有通过来自诸如电阻发热体等的发热体的热传导或热辐射来加热被处理物的装置。例如,能使用诸如GRTA(Gas RapidThermal Anneal,即气体快速热退火)装置、LRTA(Lamp Rapid Thermal Anneal,即灯快速热退火)装置等的RTA(Rapid Thermal Anneal,即快速热退火)装置。LRTA装置是通过诸如卤素灯、金属卤化物灯、氙弧灯、碳弧灯、高压钠灯或高压汞灯等的灯发出的光(电磁波)的辐射来加热被处理物的装置。GRTA装置是使用高温气体进行加热处理的装置。作为气体,使用诸如氩等的稀有气体或例如氮的在加热处理中也几乎不与对象产生反应的惰性气体。
通过在400℃以上且低于750℃的温度下使氧化物半导体层经历热处理,能实现氧化物半导体层的脱水化或脱氢化,由此,能防止后面工序中的水(H2O)的再次侵入。
在第一加热处理中,优选在氮或诸如氦、氖、氩等的稀有气体中不包含水及氢等。优选将导入到加热处理装置中的氮或诸如氦、氖、氩等的稀有气体的纯度设定为6N(99.9999%)以上,优选为7N(99.99999%)以上(即杂质浓度为1ppm以下,优选为0.1ppm以下)。
注意,取决于第一加热处理的条件或氧化物半导体层的材料,有时该氧化物半导体层晶化并成为微晶膜或多晶膜。例如,氧化物半导体层可以晶化为具有晶化率为90%以上或80%以上的程度的微晶氧化物半导体膜。另外,取决于第一加热处理的条件或氧化物半导体层的材料,氧化物半导体层可以为不包含结晶成分的非晶氧化物半导体膜。
氧化物半导体层在用于脱水化或脱氢化的第一加热处理之后成为氧缺陷型,且氧化物半导体层的电阻被降低。第一加热处理之后的氧化物半导体层的载流子浓度比刚成膜之后的氧化物半导体膜的载流子浓度高,且氧化物半导体层优选具有1×1018/cm3以上的载流子浓度。
接着,通过进行第二光刻工序来形成抗蚀剂掩模,并通过蚀刻去除不需要的部分来形成由氧化物半导体构成的氧化物半导体层103。可以对尚未加工为岛状氧化物半导体层的氧化物半导体膜进行对氧化物半导体层103的第一加热处理。作为此时的蚀刻方法,使用湿蚀刻或干蚀刻。图2B是这个阶段的截面图。
接着,通过溅射法或真空蒸镀法,在氧化物半导体层上形成由金属材料构成的导电膜。导电膜的材料的例子是选自Al、Cr、Ta、Ti、Mo和W中的元素、包含任意所述元素作为其成分的合金、以及包含任意所述元素的组合的合金。另外,当进行200℃至600℃的热处理时,优选使该导电膜具有承受该热处理的耐热性。因为Al单体有耐热性低并且容易腐蚀等的缺点,所以将Al与具有耐热性的导电材料组合使用。作为与Al组合使用的具有耐热性的导电材料,能使用任意以下材料:选自钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)、钪(Sc)中的元素、包含任意所述元素作为成分的合金、包含所述元素的组合的合金以及包含任意所述元素作为成分的氮化物。
在此,导电膜采用钛膜的单层结构。或者,导电膜可以采用双层结构,并可以将钛膜层叠在铝膜上。备选地,导电膜可以采用三层结构,其中按此顺序层叠钛膜、包含Nd的铝膜(Al-Nd膜)及钛膜。导电膜可以采用包含硅的铝膜的单层结构。
接着,通过进行第三光刻工序来形成抗蚀剂掩模,并通过蚀刻去除不需要的部分来形成由导电膜构成的第二布线102A及第三布线102B。作为此时的蚀刻方法,使用湿蚀刻或干蚀刻。例如,通过使用过氧化氢氨水(31wt%的过氧化氢溶液∶28wt%的氨水∶水=5∶2∶2)的湿蚀刻对Ti的导电膜进行蚀刻时,对第二布线102A及第三布线102B部分地进行蚀刻而能使氧化物半导体层103残存。图2C是这个阶段的截面图。
另外,取决于蚀刻条件在第三光刻工序中有时氧化物半导体层的露出区域被蚀刻。在此情况下,第二布线102A与第三布线102B之间的区域中的氧化物半导体层103的厚度比在第一布线101上与第二布线102A或第三布线102B重叠的区域中的第一氧化物半导体层103的厚度小。
接着,在栅极绝缘膜113、氧化物半导体层103、第二布线102A及第三布线102B上形成氧化物绝缘层114。在这个阶段,氧化物半导体层103的一部分接触于氧化物绝缘层114。注意,隔着栅极绝缘膜113与第一布线101重叠的氧化物半导体层103的区域用作沟道形成区。
氧化物绝缘层114能适当地使用诸如溅射法等的不使水或氢等的杂质混入到氧化物绝缘层中的方法来形成至少1nm的厚度。在本实施方式中,使用溅射法来形成用作氧化物绝缘层的氧化硅膜。膜形成时的衬底温度为室温以上且300℃以下,在本实施方式中为100℃。能通过溅射法在稀有气体(代表地是氩)气氛下、氧气氛下或稀有气体(代表地是氩)及氧的混合气氛下形成氧化硅膜。作为靶能使用氧化硅靶或硅靶。例如,能使用硅靶在氧及稀有气体气氛下通过溅射法来形成氧化硅膜。作为与低电阻化了的氧化物半导体层接触地形成的氧化物绝缘层,使用不包含诸如水分、氢离子或OH-等的杂质,并防止所述杂质从外部进入的无机绝缘膜。具体地,使用氧化硅膜、氮氧化硅膜、氧化铝膜或氧氮化铝膜等。注意,通过溅射法形成的氧化物绝缘层尤其致密,即使该氧化物绝缘层的单层,也能用作防止杂质扩散到与其接触的层的保护膜。另外,通过使用掺杂磷(P)或硼(B)的靶,能将磷(P)或硼(B)添加到氧化物绝缘层中。
在本实施方式中,使用具有纯度为6N的柱状多晶且掺杂有硼的硅靶(电阻值为0.01Ωcm)在以下条件下通过脉冲DC溅射法形成氧化物绝缘层114:衬底与靶之间的距离(T-S距离)为89mm,压力为0.4Pa,直流(DC)电源为6kW,并且在氧(氧流量比为100%)气氛下。氧化物绝缘层114的厚度为300nm。
注意,氧化物绝缘层114设置为在用作氧化物半导体层的沟道形成区域的区域上且与该区域接触,且也具有用作沟道保护层的功能。
接着,第二加热处理(优选为200℃至400℃,例如250℃至350℃)可以在惰性气体气氛下或氮气体气氛下进行。例如,在氮气氛下进行250℃且1个小时的第二加热处理。通过第二加热处理,在氧化物半导体层103的一部分接触于氧化物绝缘层114下施加热。
当在通过第一加热处理而低电阻化的氧化物半导体层103接触于氧化物绝缘层114下进行第二加热处理时,与氧化物绝缘层114接触的区域成为氧缺陷的状态。由此,从氧化物半导体层103的与氧化物绝缘层114接触的区域向氧化物半导体层103的深度方向成为i型化区域(该区域高电阻化)。
接着,通过第四光刻工序,在氧化物绝缘层114中形成开口部分121,并且形成透光导电膜。通过溅射法或真空蒸镀法等,使用氧化铟(In2O3)、氧化铟与氧化锡的合金(In2O3-SnO2、简称为ITO)等来形成透光导电膜。备选地,可以使用包含氮的Al-Zn-O类膜,即Al-Zn-O-N类膜、包含氮的Zn-O类膜或包含氮的Sn-Zn-O类膜。注意,Al-Zn-O-N类膜中的锌的组成比率(at.%)为47at.%以下,且比该膜中的铝的组成比率(at.%)高,该膜中的铝的组成比率(at.%)比膜中的氮的组成比率(at.%)高。通过使用盐酸类的溶液对这些材料进行蚀刻。然而,由于对ITO的蚀刻特别容易产生残渣,因此为了改善蚀刻加工性,可以使用氧化铟与氧化锌的合金(In2O3-ZnO)。
注意,透光导电膜的组成百分比的单位为at.%,并通过使用电子探针X射线微分析仪(EPMA:Electron Probe X-ray Micro Analyzer)的分析来评价组成百分比。
接着,通过进行第五光刻工序来形成抗蚀剂掩模,并通过蚀刻去除不需要的部分来形成像素电极105。图2D是这个阶段的截面图。
以此方式,可以制造具有薄膜晶体管106的像素。并且,通过将像素配置为矩阵状来构成像素部分,可以得到用来制造有源矩阵型液晶显示装置的一个的衬底。在本说明书中,为了方便起见,将这种衬底称为有源矩阵衬底。
注意,在有源矩阵型液晶显示装置中,通过驱动配置为矩阵状的像素电极,从而在屏幕上形成显示图案。详细地说,通过在被选择的像素电极与对应于该像素电极的对置电极(counter electrode)之间施加电压,从而进行设置在像素电极与对置电极之间的液晶层的光学调制,且该光学调制被观察者识别为显示图案。诸如液晶元件等的显示元件设置在像素电极105上。
参照图3A和图3B,对在图1A和图1B、图2A至图2D中图示的本实施方式的结构的优点详细地进行说明。
图3A和图3B各是图1A的俯视图中的氧化物半导体层附近的放大图。将图3A中的氧化物半导体层103的宽度(在图3A中的W1)扩大的示图对应于图示了氧化物半导体层103的宽度(图3B中的W2)的图3B。
在本实施方式的图1A中的像素的俯视图中,如图3A和图3B所图示那样,在不从第一布线101分支另一布线的情况下,在第一布线101上设置有氧化物半导体层103。形成在第二布线102A与第三布线102B之间的氧化物半导体层的沟道区域形成在与第一布线101重叠的区域。当光照射至沟道区域时,TFT特性可能不均匀,因此,氧化物半导体层103需要用从第一布线101分支的布线确实地进行遮光,而这导致像素的开口率的降低。相对于此,通过本实施方式中的结构,即,将氧化物半导体层设置为重叠于第一布线101,而不形成从第一布线101分支的布线,能实现开口率的提高。另外,通过使用透光氧化物半导体层作为薄膜晶体管的半导体层,即使氧化物半导体层偏移出预期的重叠于第一布线101的区域,而重叠于像素电极105,也能不降低开口率地进行显示。
通过以大于规定的尺寸的图案形成氧化物半导体层,即使该氧化物半导体层形成于稍微偏移出预期的位置的部分,也能进行良好的显示,而无故障及开口率的降低。因此,能容易制造液晶显示装置的有源矩阵衬底,并能实现成品率的提高。
如上所述,本实施方式所说明的结构使得能提高具备在其中使用氧化物半导体的薄膜晶体管的像素的开口率的提高。因此,液晶显示装置能具有高清晰显示部。
本实施方式能与任意其他实施方式中所说明的结构适当地组合而实施。
实施方式2
下面对包含具有与实施方式1不同结构的TFT的显示装置中的像素的一个例子进行说明。
图4A是具有与实施方式1的结构不同的结构的像素的俯视图。另外,图4A中所图示的TFT的结构是一种底栅结构,即从用作栅极的布线来看,在用作沟道区域的氧化物半导体层的相反侧放置用作TFT的源极电极及漏极电极的布线层的所谓的反交错结构。
图4A中所图示的像素400具有用作扫描线的第一布线401、用作信号线的第二布线402A、氧化物半导体层403、电容器线404、像素电极405。另外,该像素400具有用来使氧化物半导体层403与像素电极405电连接的第三布线402B,由此形成薄膜晶体管406。第一布线401也用作薄膜晶体管406的栅极。第二布线402A也用作薄膜晶体管406的源极电极及漏极电极中的一个。第三布线402B也用作薄膜晶体管406的源极电极及漏极电极的另一个以及存储电容器的一个电极。电容器线404是用作存储电容器的另一个电极的布线。
注意,第一布线401和电容器线404由同一层构成,第二布线402A和第三布线402B由同一层构成。另外,第三布线402B与电容器线404彼此一部分重叠,由此形成液晶元件的存储电容器。注意,薄膜晶体管406中具有的氧化物半导体层403在第一布线401上隔着栅极绝缘膜(未图示)而设置,且以超出设置有第一布线401的区域的边缘的方式延伸。
图4B图示沿着图4A中的点划线A1-A2的截面结构。在图4B中图示的截面结构中,在衬底411上隔着基底膜412设置有用作栅极的第一布线401、电容器线404。以覆盖第一布线401及电容器线404的方式,设置有栅极绝缘膜413。在栅极绝缘膜413上设置有氧化物半导体层403。在氧化物半导体层403上设置有第二布线402A及第三布线402B。在氧化物半导体层403、第二布线402A及第三布线402B上设置有用作钝化膜的氧化物绝缘层414。在氧化物绝缘层414中形成有开口部分,在该开口部分中像素电极405与第三布线402B连接。另外,由第三布线402B和电容器线404将栅极绝缘膜413用作电介质来组成电容器。
注意,将图4A和图4B所图示的像素,与实施方式1的图1A和图1B中的说明那样,放置在图7中的衬底700上作为配置为矩阵状的多个像素701。图7的说明与实施方式1相似。
另外,图4B中的截面图与图1B中的截面图相似,且用于形成像素的方法的说明,与实施方式1的图2A至图2D的说明相似。
参照图5A和图5B详细地说明在图4A和图4B中说明的本实施方式中的结构的优点。
图5A和图5B每一个是图4A的俯视图中的氧化物半导体层附近的放大图。图5A中的氧化物半导体层403的宽度(图5A中的W1)扩大的示图对应于图示了氧化物半导体层403的宽度(图5B中的W2)的图5B。
在本实施方式的图4A的像素的俯视图中,如图5A和图5B所图示那样,在不从第一布线401分支另一布线的情况下,在第一布线401上设置有氧化物半导体层403。形成于氧化物半导体层中的第二布线402A与第三布线402B之间的沟道区域形成在与第一布线401重叠的区域。再者,在本实施方式中,使氧化物半导体层403延伸到第一布线401上的栅极绝缘膜上且接触于第二布线402A及第三布线402B。当光照射至沟道区域时,TFT特性可能不均匀,因此,氧化物半导体层403需要用从第一布线401分支的布线确实地进行遮光,这导致像素的开口率的降低。相对于此,通过本实施方式中的结构,即,其中将氧化物半导体层设置为重叠于第一布线401,而不从第一布线401形成分支的布线,并且使第二布线402A及第三布线402B延伸到第一布线401上的栅极绝缘膜上而接触于氧化物半导体层403,能实现开口率的提高。另外,通过使用透光氧化物半导体层作为薄膜晶体管的半导体层,即使氧化物半导体层偏移出预期的重叠于第一布线401的区域且由此重叠于像素电极405,也可以不降低开口率地进行显示。
注意,图4A所图示的延伸到第一布线401上的第二布线402A及第三布线402B重叠于第一布线401。第二布线402A及第三布线402B既可以被置为弯曲状(蜿曲状),又可以直线状设置。
当通过大于规定的尺寸的图案形成氧化物半导体层时,即使该氧化物半导体层形成在稍微偏移出预期的位置的区域,也能进行良好的显示,而无故障及开口率的降低。因此,能容易制造用于液晶显示装置的有源矩阵衬底,并能实现成品率的提高。
如上所述,本实施方式中的结构使得能提高具备在其中使用氧化物半导体的薄膜晶体管的像素的开口率。因此,液晶显示装置能具有高清晰显示部。
本实施方式能与任意其他实施方式说明的结构适当地组合而实施。
实施方式3
下面对包含具有与实施方式1和2不同的结构的TFT的显示装置的像素的一个构成例子进行说明。
图6A至图6C是具有与实施方式2中不同的结构的像素的俯视图及截面图。注意,图6A的俯视图中的结构与图4A相似,所以不重复说明。另外,图6B的截面图中的结构与图4B的截面图中的结构不同之处在于在第一布线401与第二布线402A之间设置绝缘层601A,以及在第一布线401与第三布线402B之间设置绝缘层601B。另外,图6C是沿着图6A中的虚线B1-B2的截面图,图示在电容器线404与第二布线402A之间放置有绝缘层601A的结构。
当将第二布线402A及第三布线402B延伸到第一布线401及电容器线404上时,取决于栅极绝缘膜413的厚度,在第一布线401与第二布线402A之间、第一布线401与第三布线402B之间、以及电容器线404与第二布线402A之间可能产生寄生电容。因此,如图6A和图6B所图示那样,通过设置绝缘层601A及绝缘层601B能降低寄生电容,且能减少诸如故障等的不良现象。
如上所述,本实施方式所示的结构使得能增加具备使用氧化物半导体的薄膜晶体管的像素的开口率。另外,在本实施方式中,除了实施方式2中的优点之外,能实现寄生电容的降低。因此,能提供具有高清晰显示部,并且故障不太可能发生的液晶显示装置。
实施方式4
在本实施方式中,对能应用于液晶显示装置的像素的结构及工作进行说明。
图8A图示能够应用于液晶显示装置的像素结构的一个例子。像素880具有晶体管881、液晶元件882及电容器883。晶体管881的栅极与布线885电连接。晶体管881的第一端子与布线884电连接。晶体管881的第二端子与液晶元件882的第一端子电连接。液晶元件882的第二端子与布线887电连接。电容器883的第一端子与液晶元件882的第一端子电连接。电容器883的第二端子与布线886电连接。
布线884可以用作信号线。信号线是用来将从像素的外部输入的信号电压传送到像素880的布线。布线885能用作扫描线。扫描线是用来控制晶体管881的导通/截止的布线。布线886可以用作电容器线。电容器线是用来对电容器883的第二端子施加规定的电压的布线。晶体管881能用作开关。电容器883能用作存储电容器。存储电容器是用来在开关为截止的状态下也使信号电压继续施加到液晶元件882的电容器。布线887能用作对置电极。对置电极是用来对液晶元件882的第二端子施加规定的电压的布线。注意,每个布线的功能不局限于上述,且每一布线能具有各种各样的功能。例如,通过使施加到电容器线的电压变化,能调整施加到液晶元件的电压。
图8B图示能够应用于液晶显示装置的像素配置的一个例子。图8B中的像素配置的例子除了如下点之外与图8A中的像素配置的例子相同:省略布线887,并且液晶元件882的第二端子与电容器883的第二端子彼此电连接。图8B所示的像素配置的例子尤其当使用具有横向电场模式的液晶元件(包括IPS模式和FFS模式)时能应用。这是因为,在横向电场模式的液晶元件中,能将液晶元件882的第二端子及电容器883的第二端子形成在同一衬底上,因此容易使液晶元件882的第二端子与电容器883的第二端子电连接。通过图8B中的像素配置,能省略布线887,因此可以使制造工艺简单,且能降低制造成本。
能将多个有图8A或8B所图示的结构的像素配置为矩阵状。通过这样,形成液晶显示装置的显示部,且能显示各种各样的图像。图9A图示将多个有图8A所图示的结构的像素配置为矩阵状时的电路配置的图。图9A是将显示部中所具有的多个像素中的4个像素进行图示的电路图。置于i列及j行(i、j各是自然数)的像素表示为像素880_i,j,以及布线884_i、布线885_j及布线886_j电连接到像素880_i,j。类似地,像素880_i+1,j与布线884_i+1、布线885_j及布线886_j电连接。类似地,像素880_i,j+1与布线884_i、布线885_j+1及布线886_j+1电连接。类似地,像素880_i+1,j+1与布线884_i+1、布线885_j+1及布线886_j+1电连接。注意,每个布线能由同一列或行中的多个像素共享。另外,在图9A所图示的像素配置中,布线887是对置电极。对置电极被所有的像素共同使用,因此布线887不使用自然数i或j来表示。另外,也能采用图8B中的像素配置,因此即使采用设置有布线887的结构,布线887也不是必须的,例如,当另一布线用作布线887时,布线887能被省略。
图9A中的像素配置可以通过各种各样的方法来驱动。尤其是,通过称为交流驱动的方法驱动像素,能抑制液晶元件的劣化(余像)。图9B是当进行交流驱动的一种的点反转驱动(dot inversion driving)时的对图9A中的像素配置中的每个布线施加电压的时序图。通过进行点反转驱动,能抑制当进行交流驱动时看到的闪烁(flicker)。注意,图9B示出输入到布线885_j的信号985_j、输入到布线885_j+1的信号985_j+1、输入到布线884_i的信号984_i、输入到布线884_i+1的信号984_i+1、供给到布线886的电压986。
在图9A的像素配置中,使与布线885_j电连接的像素中的开关在1个帧期间中的第j栅极选择期间处于选择状态(导通状态),在除此之外的期间处于非选择状态(截止状态)。并且,在第j栅极选择期间之后设置有第j+1栅极选择期间。通过以此方式按顺序进行扫描,在1个帧期间内按顺序选择所有的像素。在图9B中的时序图中,当电压设置为高电平时,使该像素中的开关成为选择状态,且当电压设置为低电平时,使该开关成为非选择状态。
在图9B的时序图中,在第k帧(k是自然数)中的第j栅极选择期间,对用作信号线的布线884_i施加正的信号电压,对布线884_i+1施加负的信号电压。再者,在第k帧中的第j+1栅极选择期间,对布线884_i施加负的信号电压,并且对布线884_i+1施加正的信号电压。然后,对每个信号线交替施加在每个栅极选择期间极性反转了的信号。由此,在第k帧中对像素880_i,j及像素880_i+1,j+1施加正的信号电压,对像素880_i+1,j及像素880_i,j+1施加负的信号电压。然后,在第k+1帧中,对每个像素写入与在第k帧中写入的信号电压相反的极性的信号电压。由此,在第k+1帧中,对像素880_i,j及880_i+1,j+1施加负的信号电压,对像素880_i+1,j及像素880_i,j+1施加正的信号电压。在同一帧中对相邻的像素施加不同极性的信号电压,并且在每1帧中对每个像素反转信号电压的极性的驱动方法是点反转驱动。通过点反转驱动,抑制液晶元件的劣化并能减少当所显示的图像整体或一部分均匀时看到的闪烁。注意,将施加到包括布线886_j及886_j+1的所有的布线886的电压能为固定电压。另外,虽然在时序图中仅示出布线884的信号电压的极性,但是实际上在所示出的极性中信号电压能具有各种各样的值。在此说明了按每1个点(一个像素)进行极性反转的情况,不局限于此,也能按每多个像素进行极性反转。例如,当按每2个栅极选择期间进行待写入的信号电压的极性反转时,能减少信号电压的写入所需要的功耗。备选地,能按每1列进行极性反转(源极线反转),或者能按每1行进行极性反转(栅极线反转)。
接着,说明当液晶元件是以MVA模式或PVA模式为代表的垂直取向(VA)模式时特别优选使用的像素配置及其驱动方法。VA模式具有如下优点:制造时不需要研磨工序;显示黑色图像时光泄露的量少;以及驱动电压的电平低,但是也具有当以一个角度看屏幕时图像质量劣化(即,视角小)的问题。为了扩大VA模式下的视角,如图10A及10B所图示那样,采用一个像素具有多个子像素(sub pixel)的像素配置是有效的。图10A及10B所图示的像素配置是当像素1080包括两个子像素(第一子像素1080-1及第二子像素1080-2)的情况的一个例子。注意,在一个像素中的子像素的数量不局限于两个,且也能使用其他数量。随着子像素的数量变大,视角能进一步越大。多个子像素能具有相同的电路配置,在此对所有的子像素具有图8A中的电路配置的情况进行说明。第一子像素1080-1具有晶体管1081-1、液晶元件1082-1以及电容器1083-1。连接关系与图8A中的电路配置相同。类似地,第二子像素1080-2具有晶体管1081-2、液晶元件1082-2以及电容器1083-2。连接关系与图8A中的电路配置相同。
对于一个像素所包含的两个子像素,图10A所示的像素配置包含:两条用作扫描线的布线1085(布线1085-1及1085-2),一条用作信号线的布线1084,以及一条用作电容器线的布线1086。通过使两个子像素以此方式,共享信号线及电容器线,可以提高开口率。而且,能使信号线驱动电路为简单,由此能降低制造成本。能够减少液晶面板与驱动电路IC之间的连接的个数,因此能提高成品率。对于一个像素所包含的两个子像素,图10B中的像素配置包含:一条用作扫描线的布线1085,两条用作信号线的布线1084(布线1084-1及布线1084-2),以及一条用作电容器线的布线1086。当使两个子像素以此方式共享扫描线及电容器线时,能提高开口率。而且,能减少的扫描线的总个数,因此即使在高清晰的液晶面板中也能充分地延长每个像素的一个栅极线选择期间,并且能对每个像素写入适合的信号电压。
图11A及图11B的每一个是在图10B的像素配置中,将液晶元件置换为像素电极的形状而示意性地图示元件的电连接的例子。在图11A及图11B中,电极1088-1代表第一像素电极,电极1088-2代表第二像素电极。在图11A中,第一像素电极1088-1对应于图10B中的液晶元件1082-1的第一端子,以及第二像素电极1088-2对应于图10B中的液晶元件1082-2的第一端子。就是说,第一像素电极1088-1与晶体管1081-1的源极及漏极的一个电连接,且第二像素电极1088-2与晶体管1081-2的源极及漏极的一个电连接。在图11B中,像素电极与晶体管的连接关系与图11A中的连接关系相反。就是说,第一像素电极1088-1与晶体管1081-2的源极及漏极的一个电连接,且第二像素电极1088-2与晶体管1081-1的源极及漏极的一个电连接。
在本实施方式的像素中,通过与实施方式1~3的任一个的结构组合,能提高具备使用氧化物半导体的薄膜晶体管的像素的开口率。
本实施方式能与任意其他实施方式所说明的结构适当地组合而实施。
实施方式5
在本实施方式中,对具备在实施方式1~4的任一个中说明的液晶显示装置的电子设备的例子进行说明。
图12A图示一种便携式游戏机,该便携式游戏机能包括壳体9630、显示部9631、扬声器9633、操作键9635、连接端子9636、记录介质插入读出部9672等。图12A中的便携式游戏机能具有如下功能:读出存储在记录介质中的程序或数据而将其显示在显示部上;通过与其他便携式游戏机进行无线通信而共享信息等。注意,图12A中的便携式游戏机所具有的功能不局限于此,而能具有各种各样的功能。
图12B图示一种数码相机,该数码相机能包括壳体9630、显示部9631、扬声器9633、操作键9635、连接端子9636、快门按钮9676、图像接收部9677等。图12B中的具有电视接收功能的数码相机具有如下功能:例如,拍摄静止图像及动态图像;自动或手动地修正所拍摄的图像;从天线获得各种各样的信息;以及将所拍摄的图像或从天线获得的信息显示在显示部上等。注意,图12B中的具有电视接收功能的数码相机所具有的功能不局限于此,而能具有各种各样的功能。
图12C图示一种电视机,该电视机能包括壳体9630、显示部9631、扬声器9633、操作键9635、连接端子9636等。图12C中的电视机具有如下功能:将用于电视的电波转换为图像信号;将图像信号转换为适于显示的信号;对图像信号的帧频率进行转换等。注意,图12C中的电视机所具有的功能不局限于此,而能具有各种各样的功能。
图13A图示一种计算机,该计算机能包括壳体9630、显示部9631、扬声器9633、操作键9635、连接端子9636、指针装置9681、外部连接端口9680等。图13A中的计算机能具有如下功能:将各种各样的信息(例如,静止图像、动态图像、文本图像)显示在显示部上;通过各种各样的软件(程序)控制处理;诸如无线通信或有线通信等的通信功能;使用通信功能而连接到各种各样的计算机网络;使用通信功能而进行各种各样的数据的发送或接收等。注意,图13A中的计算机所具有的功能不局限于此,而能具有各种各样的功能。
图13B图示出一种移动电话,该移动电话能包括壳体9630、显示部9631、扬声器9633、操作键9635、麦克风9638等。图13B中的移动电话能具有如下功能:显示各种各样的信息(例如,静止图像、动态图像、文本图像);将日历、日期或时间等显示在显示部上;对显示在显示部上的信息进行操作或编辑;通过各种各样的软件(程序)控制处理等。注意,图13B所示的移动电话所具有的功能不局限于此,且该移动电话能具有各种各样的功能。
图13C图示一种包括电子纸的电子设备(也称为e-book或e-book阅读器),该电子纸能包括壳体9630、显示部9631、操作键9635等。图13C中的e-book阅读器能具有如下功能:显示各种各样的信息(例如,静止图像、动态图像、文本图像);将日历、日期或时刻等显示在显示部上;对显示在显示部上的信息进行操作或编辑;通过各种各样的软件(程序)控制处理等。注意,图13C中的e-book阅读器所具有的功能不局限于此,而能具有各种各样的功能。
在本实施方式中说明的电子设备中,能提高显示部所包含的多个像素的开口率。
本实施方式能与任意其他实施方式中说明的结构适当地组合而实施。
实施例1
本例子示出对通过使用包含氧化物半导体层的薄膜晶体管,液晶显示装置的每个像素的开口率提高的程度进行的估算,及该估算的结果。
对栅极施加使晶体管处于截止状态的电压时,流过具有氧化物半导体的薄膜晶体管的电流(以下,称为泄漏电流)是0.1pA以下,而具有非晶硅的薄膜晶体管的泄漏电流达到几百nA左右。因此,在具有氧化物半导体的薄膜晶体管中,能实现存储电容的缩小。换言之,在设置有具有氧化物半导体的薄膜晶体管的像素中,与设置有具有非晶硅的薄膜晶体管的像素相比,能提高开口率。在此,对开口率提高的程度进行估算,假设使用氧化物半导体的薄膜晶体管的泄漏电流为1×10-13(A),且使用非晶硅的薄膜晶体管的泄漏电流为1×10-11(A)而进行以下说明。
用于对像素的开口率进行估算的其他参数如下:面板尺寸为3.4英寸,表现的灰度为256灰度级,输入的电压为10V,且用于显示的1帧为1.66×10-2(秒)。另外,栅极绝缘膜具有的介电常数为3.7(F/m)、厚度为1×10-7(m)。
首先,对当将所述参数应用于像素数为540×RGB×960的面板(称为第一面板)的情况的存储电容器的面积及开口率进行估算。在该面板中,像素尺寸为26(μm)×78(μm),即2.03×10-9(m2)。其中,布线及TFT所占的区域之外的面积为1.43×10-9(m2),且布线及TFT所占的区域的面积为6.00×10-10(m2)。
在包括具备存储电容器和具有氧化物半导体层的薄膜晶体管的像素的第一面板中,存储电容器至少需要的电容值为4.25×10-14(F)。在此情况下,电容器所需要的面积为1.30×10-10(m2),在像素中存储电容器所占面积的比例为6.4(%),开口率为64.0(%)。另外,在第一面板中,在具备具有非晶硅的薄膜晶体管的像素中,存储电容器至少需要的电容为4.25×10-12(F)。在此情况下,电容器所需要的面积为1.30×10-8(m2),这意味着在像素中存储电容器所占面积的比例为639.9(%),即存储电容器需要比像素的尺寸更大的面积。
另外,对当将所述参数应用于像素数为480×RGB×640的面板(称为第二面板)的情况的存储电容器的面积及开口率进行估算。在该面板中,像素的尺寸为36(μm)×108(μm),即3.89×10-9(m2)。布线及TFT所占的区域之外的面积为3.29×10-9(m2),布线及TFT所占的区域的面积为6.00×10-10(m2)。
在包括具备存储电容器和具有氧化物半导体层的薄膜晶体管的像素的第二面板中,存储电容器至少需要的电容为4.25×10-14(F)。在此情况下,电容器所需要的面积为1.30×10-10(m2),在像素中存储电容器所占面积的比例为3.3(%),开口率为81.2(%)。另外,在第二面板中,在具备具有非晶硅的薄膜晶体管的像素中,存储电容器至少需要的电容为4.25×10-12(F)。在此情况下,电容器所需要的面积为1.30×10-8(m2),这意味着在像素中存储电容器所占面积的比例为333.8(%),即存储电容器需要比像素的尺寸更大的面积。
在所述第一面板及第二面板中,具有氧化物半导体层的薄膜晶体管的泄漏电流极小,所以能省略用来形成存储电容器的电容器线。具体地说,图14A和图14B图示省略电容器线的情况的俯视图及截面图。图14A所图示的像素的俯视图对应于在实施方式1的图1A的俯视图中省略电容器线的图。从图14A中的俯视图及图14B中的截面图可知,通过使用具有氧化物半导体层的薄膜晶体管,能扩大像素电极105所占的区域,即能提高开口率。另外,从图14B中的截面图可知,通过使用具有氧化物半导体层的薄膜晶体管,能省略电容器线,并且能扩大像素电极105所占的区域。换言之,能提高开口率。注意,在图14A和图14B中的用于第一面板的诸条件下,开口率能提高到70.4%;以及在图14A和图14B中的第二面板的诸条件下,开口率能提高到84.5%。
如上所述,可知随着面板的分辨率增高,将提高开口率的氧化物半导体层用于薄膜晶体管的优点越大。
本申请基于2009年10月9日向日本专利局提交的序号为2009-235287的日本专利申请,在此引入其整个内容作为参照。

Claims (19)

1.一种液晶显示装置,包括:
扫描线;
信号线;
包括第一晶体管和第一像素电极的第一像素;以及
包括第二晶体管和第二像素电极的第二像素,
其中,所述第一像素与所述扫描线和所述信号线电连接,
其中所述第二像素与所述第一像素相邻并且与所述信号线电连接,
其中所述第一晶体管包括氧化物半导体层,所述氧化物半导体层隔着栅极绝缘膜位于所述扫描线之上,
其中所述氧化物半导体层的宽度大于所述扫描线的宽度,
其中所述第二像素电极与所述第一晶体管的所述氧化物半导体层重叠并且不与所述扫描线和所述信号线中的任一个重叠,
其中所述第一像素不包括电容器线,并且
其中所述氧化物半导体层是晶体并且包含铟、镓、锌和氧。
2.根据权利要求1所述的液晶显示装置,其中在所述第一晶体管的沟道宽度方向上,所述氧化物半导体层的宽度大于所述扫描线的宽度。
3.根据权利要求1所述的液晶显示装置,其中在所述第一晶体管的沟道长度方向上,所述氧化物半导体层的宽度大于所述扫描线的宽度。
4.根据权利要求1所述的液晶显示装置,还包括氧化物绝缘层,
其中所述氧化物绝缘层位于至少部分所述氧化物半导体层之上并与其接触。
5.根据权利要求4所述的液晶显示装置,其中所述氧化物绝缘层包含磷或硼。
6.一种液晶显示装置,包括:
扫描线;
信号线;
包括第一晶体管和第一像素电极的第一像素;以及
包括第二晶体管和第二像素电极的第二像素,
其中,所述第一像素与所述扫描线和所述信号线电连接,
其中所述第二像素与所述第一像素相邻并且与所述信号线电连接,
其中所述第一晶体管包括氧化物半导体层,所述氧化物半导体层隔着栅极绝缘膜位于所述扫描线之上,
其中所述氧化物半导体层的宽度大于所述扫描线的宽度,
其中所述信号线包括沿着所述扫描线的长度方向延伸且位于所述扫描线之上的部分,
其中所述第二像素电极与所述第一晶体管的所述氧化物半导体层重叠并且不与所述扫描线和所述信号线中的任一个重叠,
其中所述第一像素不包括电容器线,并且
其中所述氧化物半导体层是晶体并且包含铟、镓、锌和氧。
7.根据权利要求6所述的液晶显示装置,其中在所述第一晶体管的沟道宽度方向上,所述氧化物半导体层的宽度大于所述扫描线的宽度。
8.根据权利要求6所述的液晶显示装置,其中在所述第一晶体管的沟道长度方向上,所述氧化物半导体层的宽度大于所述扫描线的宽度。
9.根据权利要求6所述的液晶显示装置,还包括氧化物绝缘层,其中所述氧化物绝缘层位于至少部分所述氧化物半导体层之上并与其接触。
10.根据权利要求9所述的液晶显示装置,其中所述氧化物绝缘层包含磷或硼。
11.根据权利要求6所述的液晶显示装置,
其中所述第一像素还包括绝缘层,并且
所述绝缘层位于所述栅极绝缘膜与所述信号线之间。
12.根据权利要求11所述的液晶显示装置,其中所述氧化物半导体层的边缘部分被所述绝缘层覆盖。
13.一种液晶显示装置,包括:
扫描线;
信号线;
包括第一晶体管、第一布线和第一像素电极的第一像素;以及
包括第二晶体管和第二像素电极的第二像素,
其中,所述第一像素与所述扫描线和所述信号线电连接,
其中所述第二像素与所述第一像素相邻并且与所述信号线电连接,
其中所述第一布线与所述第一像素电极电连接,
其中所述第一晶体管包括氧化物半导体层,所述氧化物半导体层隔着栅极绝缘膜位于所述扫描线之上,
其中所述氧化物半导体层的宽度大于所述扫描线的宽度,
其中所述信号线包括沿着所述扫描线的长度方向延伸且位于所述扫描线之上的部分,
其中所述第二像素电极与所述第一晶体管的所述氧化物半导体层重叠并且不与所述扫描线和所述信号线中的任一个重叠,
其中所述第一像素不包括电容器线,并且
其中所述氧化物半导体层是晶体并且包含铟、镓、锌和氧。
14.根据权利要求13所述的液晶显示装置,其中在所述第一晶体管的沟道宽度方向上,所述氧化物半导体层的宽度大于所述扫描线的宽度。
15.根据权利要求13所述的液晶显示装置,其中在所述第一晶体管的沟道长度方向上,所述氧化物半导体层的宽度大于所述扫描线的宽度。
16.根据权利要求13所述的液晶显示装置,还包括氧化物绝缘层,其中所述氧化物绝缘层位于至少部分所述氧化物半导体层之上并与其接触。
17.根据权利要求16所述的液晶显示装置,其中所述氧化物绝缘层包含磷或硼。
18.根据权利要求13所述的液晶显示装置,
其中所述第一像素还包括第一绝缘层和第二绝缘层,
其中所述第一绝缘层位于所述栅极绝缘膜与所述信号线之间,并且
其中所述第二绝缘层位于所述栅极绝缘膜与所述第一布线之间。
19.根据权利要求18所述的液晶显示装置,其中所述氧化物半导体层的边缘部分被所述第一绝缘层和所述第二绝缘层覆盖。
CN201080046493.2A 2009-10-09 2010-09-21 液晶显示装置及包括该液晶显示装置的电子设备 Active CN102576174B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410253700.1A CN103984176B (zh) 2009-10-09 2010-09-21 液晶显示装置及包括该液晶显示装置的电子设备

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009235287 2009-10-09
JP2009-235287 2009-10-09
PCT/JP2010/066746 WO2011043217A1 (en) 2009-10-09 2010-09-21 Liquid crystal display device and electronic device including the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201410253700.1A Division CN103984176B (zh) 2009-10-09 2010-09-21 液晶显示装置及包括该液晶显示装置的电子设备

Publications (2)

Publication Number Publication Date
CN102576174A CN102576174A (zh) 2012-07-11
CN102576174B true CN102576174B (zh) 2018-02-23

Family

ID=43854579

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410253700.1A Active CN103984176B (zh) 2009-10-09 2010-09-21 液晶显示装置及包括该液晶显示装置的电子设备
CN201080046493.2A Active CN102576174B (zh) 2009-10-09 2010-09-21 液晶显示装置及包括该液晶显示装置的电子设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201410253700.1A Active CN103984176B (zh) 2009-10-09 2010-09-21 液晶显示装置及包括该液晶显示装置的电子设备

Country Status (6)

Country Link
US (1) US8482690B2 (zh)
JP (12) JP5542258B2 (zh)
KR (2) KR101424950B1 (zh)
CN (2) CN103984176B (zh)
TW (2) TWI464486B (zh)
WO (1) WO2011043217A1 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102549638B (zh) 2009-10-09 2015-04-01 株式会社半导体能源研究所 发光显示器件以及包括该发光显示器件的电子设备
JP5806043B2 (ja) 2010-08-27 2015-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8603841B2 (en) 2010-08-27 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor device and light-emitting display device
US8797487B2 (en) 2010-09-10 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Transistor, liquid crystal display device, and manufacturing method thereof
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US8647919B2 (en) 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
US8546161B2 (en) 2010-09-13 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and liquid crystal display device
KR101789236B1 (ko) * 2010-12-24 2017-10-24 삼성디스플레이 주식회사 박막 트랜지스터 및 평판 표시 장치
JP5936908B2 (ja) * 2011-05-20 2016-06-22 株式会社半導体エネルギー研究所 パリティビット出力回路およびパリティチェック回路
JP6076038B2 (ja) * 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
JP6122275B2 (ja) 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
JP2013206994A (ja) * 2012-03-27 2013-10-07 Toppan Printing Co Ltd 薄膜トランジスタおよび画像表示装置
JP6001308B2 (ja) * 2012-04-17 2016-10-05 株式会社半導体エネルギー研究所 半導体装置
US8779592B2 (en) * 2012-05-01 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Via-free interconnect structure with self-aligned metal line interconnections
CN104904018B (zh) 2012-12-28 2019-04-09 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
TWI607510B (zh) * 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US9915848B2 (en) * 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
TWI649606B (zh) 2013-06-05 2019-02-01 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
CN104345511B (zh) * 2014-09-30 2017-09-15 南京中电熊猫液晶显示科技有限公司 像素结构及其制造方法、显示面板
TWI546850B (zh) * 2014-11-14 2016-08-21 群創光電股份有限公司 顯示面板之製備方法
JP6618779B2 (ja) * 2014-11-28 2019-12-11 株式会社半導体エネルギー研究所 半導体装置
CN107112365A (zh) 2014-12-25 2017-08-29 夏普株式会社 半导体装置
CN104849930B (zh) 2015-05-29 2017-10-13 合肥鑫晟光电科技有限公司 阵列基板及其制作方法以及显示装置
TWI597830B (zh) * 2016-05-13 2017-09-01 群創光電股份有限公司 顯示裝置
WO2018087631A1 (en) 2016-11-09 2018-05-17 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and method for manufacturing the display device
JP6963906B2 (ja) * 2017-04-25 2021-11-10 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR102562943B1 (ko) * 2018-09-12 2023-08-02 엘지디스플레이 주식회사 표시 장치
CN110942708B (zh) * 2018-09-21 2021-08-27 元太科技工业股份有限公司 导电结构、线路设计及显示器
JP2021128271A (ja) 2020-02-14 2021-09-02 株式会社ジャパンディスプレイ 表示装置及び表示装置用アレイ基板
WO2023002291A1 (ja) * 2021-07-20 2023-01-26 株式会社半導体エネルギー研究所 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122754A (ja) * 1993-10-21 1995-05-12 Toshiba Corp 半導体装置
KR100484571B1 (ko) * 2000-11-30 2005-04-20 엔이씨 엘씨디 테크놀로지스, 엘티디. 액티브 매트릭스형 액정 표시 장치 및 이 장치에 사용하는스위칭 소자
CN1828911A (zh) * 2001-09-28 2006-09-06 三星电子株式会社 薄膜晶体管衬底及其制造方法
CN101030006A (zh) * 2001-10-15 2007-09-05 株式会社日立制作所 液晶显示装置
CN101097868A (zh) * 2006-06-30 2008-01-02 Lg.菲利浦Lcd株式会社 薄膜晶体管及其制造方法和显示器件
CN101430463A (zh) * 2007-11-09 2009-05-13 上海广电Nec液晶显示器有限公司 液晶显示装置及其制作方法
CN101552277A (zh) * 2008-04-03 2009-10-07 上海广电Nec液晶显示器有限公司 薄膜晶体管阵列基板及其制造方法

Family Cites Families (155)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0816757B2 (ja) * 1988-11-18 1996-02-21 シャープ株式会社 透過型アクティブマトリクス液晶表示装置
JPH03127030A (ja) * 1989-10-13 1991-05-30 Sharp Corp 表示電極基板の製造方法
JPH05291343A (ja) * 1992-04-10 1993-11-05 Miyagi Oki Denki Kk 半導体装置
JPH06160900A (ja) * 1992-11-20 1994-06-07 Sanyo Electric Co Ltd 液晶表示装置
WO1997006554A2 (en) * 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JPH09105952A (ja) * 1995-10-11 1997-04-22 Toshiba Electron Eng Corp アクティブマトリクス型液晶表示装置
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3512955B2 (ja) * 1996-09-09 2004-03-31 株式会社東芝 液晶表示装置
US6486023B1 (en) * 1997-10-31 2002-11-26 Texas Instruments Incorporated Memory device with surface-channel peripheral transistor
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6724443B1 (en) * 1999-03-18 2004-04-20 Sanyo Electric Co., Ltd. Active matrix type display device
TWI232595B (en) 1999-06-04 2005-05-11 Semiconductor Energy Lab Electroluminescence display device and electronic device
JP4730994B2 (ja) 1999-06-04 2011-07-20 株式会社半導体エネルギー研究所 電気光学装置及びその作製方法並びに電子装置
TW500937B (en) * 1999-07-13 2002-09-01 Samsung Electronics Co Ltd Liquid crystal display
JP2001036087A (ja) 1999-07-15 2001-02-09 Seiko Epson Corp アクティブマトリクス基板、電気光学装置及び電子機器
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001117115A (ja) 1999-10-21 2001-04-27 Sanyo Electric Co Ltd アクティブマトリクス型表示装置
JP3420135B2 (ja) * 1999-10-26 2003-06-23 日本電気株式会社 アクティブマトリクス基板の製造方法
US6885064B2 (en) 2000-01-07 2005-04-26 Samsung Electronics Co., Ltd. Contact structure of wiring and a method for manufacturing the same
JP5244274B2 (ja) * 2000-04-28 2013-07-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2003050405A (ja) * 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
JP4954366B2 (ja) 2000-11-28 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW586141B (en) 2001-01-19 2004-05-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
TW490857B (en) * 2001-02-05 2002-06-11 Samsung Electronics Co Ltd Thin film transistor array substrate for liquid crystal display and method of fabricating same
SG179310A1 (en) 2001-02-28 2012-04-27 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
KR100743101B1 (ko) * 2001-05-07 2007-07-27 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법과 이를 이용한 화소리페어방법
JP4709442B2 (ja) 2001-08-28 2011-06-22 株式会社 日立ディスプレイズ 薄膜トランジスタの製造方法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2003173153A (ja) * 2001-12-06 2003-06-20 Matsushita Electric Ind Co Ltd 信号線の配線方法および薄膜トランジスタアレイ基板
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4118705B2 (ja) * 2003-02-25 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
KR100947525B1 (ko) * 2003-03-12 2010-03-12 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 이의 제조방법
KR20040084488A (ko) * 2003-03-28 2004-10-06 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP4023399B2 (ja) * 2003-06-25 2007-12-19 カシオ計算機株式会社 配線用ケーブル、折畳式電子機器及びケーブル配線方法
JP2005019627A (ja) 2003-06-25 2005-01-20 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
KR100698048B1 (ko) 2003-06-26 2007-03-23 엘지.필립스 엘시디 주식회사 액정표시장치
KR100947538B1 (ko) * 2003-06-27 2010-03-12 삼성전자주식회사 노광 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4483235B2 (ja) * 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
KR101090245B1 (ko) * 2003-12-10 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP2413366B1 (en) 2004-03-12 2017-01-11 Japan Science And Technology Agency A switching element of LCDs or organic EL displays
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
TWI382264B (zh) 2004-07-27 2013-01-11 Samsung Display Co Ltd 薄膜電晶體陣列面板及包括此面板之顯示器裝置
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
AU2005302964B2 (en) * 2004-11-10 2010-11-04 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
CA2708337A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1810335B1 (en) * 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI562380B (en) * 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1995787A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) * 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
US8212953B2 (en) 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5121221B2 (ja) 2005-12-26 2013-01-16 株式会社半導体エネルギー研究所 半導体装置
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US20070215945A1 (en) * 2006-03-20 2007-09-20 Canon Kabushiki Kaisha Light control device and display
JP5369367B2 (ja) * 2006-03-28 2013-12-18 凸版印刷株式会社 薄膜トランジスタおよびその製造方法
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5376774B2 (ja) * 2006-07-21 2013-12-25 三星ディスプレイ株式會社 液晶表示装置
KR101217182B1 (ko) * 2006-07-28 2012-12-31 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조방법 및 이를 갖는표시패널
KR20080011826A (ko) * 2006-07-31 2008-02-11 삼성전자주식회사 유기 박막 트랜지스터 기판 및 이의 제조방법
JP4946250B2 (ja) * 2006-08-07 2012-06-06 ソニー株式会社 液晶表示装置
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP2008042043A (ja) * 2006-08-09 2008-02-21 Hitachi Ltd 表示装置
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
CN100454558C (zh) * 2006-09-11 2009-01-21 北京京东方光电科技有限公司 一种tft矩阵结构及其制造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5116277B2 (ja) 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
US8143115B2 (en) * 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP5014810B2 (ja) * 2007-01-17 2012-08-29 株式会社ジャパンディスプレイイースト 表示装置およびその製造方法
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5109424B2 (ja) * 2007-03-20 2012-12-26 凸版印刷株式会社 反射型表示装置
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
JP5406449B2 (ja) * 2007-05-30 2014-02-05 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置
JP5361249B2 (ja) * 2007-05-31 2013-12-04 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法
US20090001881A1 (en) 2007-06-28 2009-01-01 Masaya Nakayama Organic el display and manufacturing method thereof
JP2009031750A (ja) 2007-06-28 2009-02-12 Fujifilm Corp 有機el表示装置およびその製造方法
JP2009099887A (ja) 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
JP2009122601A (ja) * 2007-11-19 2009-06-04 Seiko Epson Corp 液晶装置の製造方法
KR101375831B1 (ko) * 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101425131B1 (ko) * 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
KR101412761B1 (ko) * 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
WO2010032619A1 (en) * 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5439878B2 (ja) * 2009-03-13 2014-03-12 セイコーエプソン株式会社 半導体装置の製造方法、半導体装置、電気光学装置および電子機器
CN102549638B (zh) * 2009-10-09 2015-04-01 株式会社半导体能源研究所 发光显示器件以及包括该发光显示器件的电子设备

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122754A (ja) * 1993-10-21 1995-05-12 Toshiba Corp 半導体装置
KR100484571B1 (ko) * 2000-11-30 2005-04-20 엔이씨 엘씨디 테크놀로지스, 엘티디. 액티브 매트릭스형 액정 표시 장치 및 이 장치에 사용하는스위칭 소자
CN1828911A (zh) * 2001-09-28 2006-09-06 三星电子株式会社 薄膜晶体管衬底及其制造方法
CN101030006A (zh) * 2001-10-15 2007-09-05 株式会社日立制作所 液晶显示装置
CN101097868A (zh) * 2006-06-30 2008-01-02 Lg.菲利浦Lcd株式会社 薄膜晶体管及其制造方法和显示器件
CN101430463A (zh) * 2007-11-09 2009-05-13 上海广电Nec液晶显示器有限公司 液晶显示装置及其制作方法
CN101552277A (zh) * 2008-04-03 2009-10-07 上海广电Nec液晶显示器有限公司 薄膜晶体管阵列基板及其制造方法

Also Published As

Publication number Publication date
JP2016066101A (ja) 2016-04-28
JP2022186813A (ja) 2022-12-15
JP2014170239A (ja) 2014-09-18
JP2013109375A (ja) 2013-06-06
TWI464486B (zh) 2014-12-11
JP2023126290A (ja) 2023-09-07
TWI655486B (zh) 2019-04-01
KR101424950B1 (ko) 2014-08-01
JP2018197878A (ja) 2018-12-13
US8482690B2 (en) 2013-07-09
JP6393801B2 (ja) 2018-09-19
JP6642951B2 (ja) 2020-02-12
WO2011043217A1 (en) 2011-04-14
JP5542258B2 (ja) 2014-07-09
JP7161562B2 (ja) 2022-10-26
JP2020074012A (ja) 2020-05-14
US20110085104A1 (en) 2011-04-14
JP5225493B2 (ja) 2013-07-03
KR20140066802A (ko) 2014-06-02
JP7309028B2 (ja) 2023-07-14
TW201435432A (zh) 2014-09-16
JP2011100117A (ja) 2011-05-19
JP6857751B2 (ja) 2021-04-14
KR20120083341A (ko) 2012-07-25
CN103984176B (zh) 2016-01-20
JP2012252349A (ja) 2012-12-20
TW201207531A (en) 2012-02-16
CN102576174A (zh) 2012-07-11
CN103984176A (zh) 2014-08-13
JP2015165329A (ja) 2015-09-17
JP2017194691A (ja) 2017-10-26
JP2021113974A (ja) 2021-08-05

Similar Documents

Publication Publication Date Title
CN102576174B (zh) 液晶显示装置及包括该液晶显示装置的电子设备
JP6576497B2 (ja) 表示装置
CN101997007B (zh) 半导体装置及制造半导体装置的方法
CN102549638B (zh) 发光显示器件以及包括该发光显示器件的电子设备
CN104934447A (zh) 半导体装置及其制造方法
CN107195686A (zh) 半导体装置
KR20120091229A (ko) 액정 표시 장치 및 그 액정 표시 장치를 구비하는 전자기기
CN103489871A (zh) 半导体装置及其制造方法
TWI830077B (zh) 半導體裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant