TWI792336B - 金屬氧化物半導體結構的製作方法 - Google Patents

Abstract

本發明提出了一種金屬氧化物半導體結構，其結構包含一矽基底，其上具有一主動區域、一凹槽形成在該主動區域上，其中該凹槽具有一矽{100}晶面的水平底面以及兩相對的矽{111}晶面的斜側面、兩閘極設置在該凹槽上且分別與該兩斜側面以及該水平底面部分重疊、一閘氧化層介於該兩閘極與該凹槽之間，其中位於該斜側面上的該閘氧化層的厚度大於位於該水平底面上的該閘氧化層的厚度。

Description

金屬氧化物半導體結構的製作方法

本發明大體上與一種金屬氧化物半導體結構有關，更具體言之，其係關於一種具有不同閘氧化層厚度的金屬氧化物半導體結構及其製作方法。

金屬氧化物半導體場效電晶體(Metal-Oxide-Semiconductor Field Effect Transistor,MOSFET)是現今最常見、最廣泛使用的電晶體元件，其結構中包含由金屬(或多晶矽)、氧化層以及半導體依序疊在一起所形成類似電容的閘極，且其通道的特性與附近電場有關並可經由閘極的電位來控制，故以此命名。由於MOSFET結構非常容易微縮，而且功率需求也小，使得在同一晶片上製作出上千萬個電晶體開關變為可行，加上可以將MOS元件設計成一個N型MOS(NMOS，以電子為主要載子)搭配一個P型MOS(PMOS，以電洞為主要載子)的互補式金氧半場效電晶體(complementary MOS,CMOS)的邏輯電路型態，故其特別適合用來製作電腦及通訊相關的電子設備，大量的這種電晶體開關可以達到處理、運算及記憶大量數據的需求。

一般MOS元件的兩側會具有源極與汲極，以NMOS為例，當閘 極加上足夠正電壓，半導體層內部靠近氧化層的介面上就會有足夠多的電子被吸引而在源極與汲極之間形成導電通道，即等效控制閘氧化層的電場。由於上述MOS元件的開關機制，閘氧化層的厚度是非常重要的參數，以NMOS為例，當汲極電壓持續上升，電子會在汲極區聚集累積。為了避免汲極區附近的閘氧化層因為累積過多的電子而產生損傷，一般設計上會希望靠近汲極端附近的閘氧化層可以較其他部位來得厚。

現今要製作出源極/汲極兩端具有不同厚度的閘氧化層通常是採用兩道熱氧化製程來形成不同厚度的氧化膜，或者是直接形成一個較厚的淺溝槽隔離結構(shallow trench isolation,STI)或場氧化層(field oxide)結構來做為汲極區部位的閘氧化層。上述這些做法會需要較多的製程與工序，業界的技術人士希望能開發出更為簡化的製程與結構。

相較於前述先前技術的做法，本發明提出了一種新穎的金屬氧化物半導體結構以及其相關製程，其特點在於利用矽基底的不同晶面在蝕刻製程中會具有不同的蝕刻速率以及在熱氧化製程中會具有不同的氧化速率的方式來達到形成具有不同膜厚的單一氧化層的發明訴求。

本發明的其一面向在於提出一種金屬氧化物半導體結構，其結構包含一矽基底，其上具有淺溝槽隔離結構界定出一主動區域、一凹槽形成在該主動區域上，其中該凹槽具有一矽{100}晶面的水平底面以及位於該水平底面兩側的兩相對的矽{111}晶面的斜側面、兩閘極設置在該凹槽上並彼此間隔，其中該兩閘極分別與該兩斜側面以及該水平底面部分重疊、一閘氧化層介於該兩閘極與該凹槽之間，其中位於該斜側面上的該閘氧化層的厚度大於位於該水平底面上的該閘氧化層的厚度、兩汲 極分別位於該兩閘極與該淺溝槽隔離結構之間的該主動區域中、以及一共同源極位於該兩閘極之間的該主動區域中。

本發明的另一面向在於提出一種金屬氧化物半導體結構的製作方法，其步驟包含提供一矽基底，其上具有由淺溝槽隔離結構界定出一主動區域、進行一濕蝕刻製程蝕刻該矽基底，以在該主動區域上形成一凹槽，其中該凹槽具有一矽{100}晶面的水平底面以及位於該水平底面兩側的兩相對的矽{111}晶面的斜側面、進行熱氧化製程在該矽基底上形成一閘氧化層，其中位於該斜側面上的該閘氧化層的厚度大於位於該水平底面上的該閘氧化層的厚度、形成該閘氧化層後，在該凹槽上形成兩彼此間隔的閘極，其中該兩閘極分別與該兩斜側面以及該水平底面部分重疊、以及進行離子佈植製程在該兩閘極之間的該主動區域中形成一共同源極以及分別在該兩閘極與該淺溝槽隔離結構之間的該主動區域中形成兩汲極。

本發明的這類目的與其他目的在閱者讀過下文中以多種圖示與繪圖來描述的較佳實施例之細節說明後應可變得更為明瞭顯見。

100:基底

100a:主動區域

102:淺溝槽隔離結構

102a:側壁

104:犧牲氧化層

105:開口

106:光阻

108:凹槽

108a:水平底面

108b:斜側面

110:閘氧化層

110a:閘氧化層部位

110b:閘氧化層部位

112:閘極

114:漂流區

115:間隔壁

116:P型井

118:深井區

120:基極

D:汲極

S:源極

本說明書含有附圖併於文中構成了本說明書之一部分，俾使閱者對本發明實施例有進一步的瞭解。該些圖示係描繪了本發明一些實施例並連同本文描述一起說明了其原理。在該些圖示中：第1圖至第9圖為根據本發明實施例中一種金屬氧化物半導體結構的製作方法流程的截面示意圖；第10圖為根據本發明實施例一種金屬氧化物半導體結構中具有斜 側面的凹槽的頂示意圖；以及第11圖為根據本發明實施例一種金屬氧化物半導體結構中具有斜側面的凹槽以及形成於其上的閘極的頂示意圖。

須注意本說明書中的所有圖示皆為圖例性質，為了清楚與方便圖示說明之故，圖示中的各部件在尺寸與比例上可能會被誇大或縮小地呈現，一般而言，圖中相同的參考符號會用來標示修改後或不同實施例中對應或類似的元件特徵。

現在下文將詳細說明本發明的示例性實施例，其會參照附圖示出所描述之特徵以便閱者理解並實現技術效果。閱者將可理解文中之描述僅透過例示之方式來進行，而非意欲要限制本案。本案的各種實施例和實施例中彼此不衝突的各種特徵可以以各種方式來加以組合或重新設置。在不脫離本發明的精神與範疇的情況下，對本案的修改、等同物或改進對於本領域技術人員來說是可以理解的，並且旨在包含在本案的範圍內。

閱者應能容易理解，本案中的「在…上」、「在…之上」和「在…上方」的含義應當以廣義的方式來解讀，以使得「在…上」不僅表示「直接在」某物「上」而且還包括在某物「上」且其間有居間特徵或層的含義，並且「在…之上」或「在…上方」不僅表示「在」某物「之上」或「上方」的含義，而且還可以包括其「在」某物「之上」或「上方」且其間沒有居間特徵或層(即，直接在某物上)的含義。此外，諸如「在…之下」、「在…下方」、「下部」、「在…之上」、「上部」等空間相關術語在本文中為了描述方便可以用於描述一個元件或特徵與另一個或多個元 件或特徵的關係，如在附圖中示出的。

如本文中使用的，術語「基底」是指向其上增加後續材料的材料。可以對基底自身進行圖案化。增加在基底的頂部上的材料可以被圖案化或可以保持不被圖案化。此外，基底可以包括廣泛的半導體材料，例如矽、鍺、砷化鎵、磷化銦等。或者，基底可以由諸如玻璃、塑膠或藍寶石晶圓的非導電材料製成。

如本文中使用的，術語「層」是指包括具有厚度的區域的材料部分。層可以在下方或上方結構的整體之上延伸，或者可以具有小於下方或上方結構範圍的範圍。此外，層可以是厚度小於連續結構的厚度的均質或非均質連續結構的區域。例如，層可以位於在連續結構的頂表面和底表面之間或在頂表面和底表面處的任何水平面對之間。層可以水準、豎直和/或沿傾斜表面延伸。基底可以是層，其中可以包括一個或多個層，和/或可以在其上、其上方和/或其下方具有一個或多個層。層可以包括多個層。例如，互連層可以包括一個或多個導體和接觸層(其中形成觸點、互連線和/或通孔)和一個或多個介電層。

閱者通常可以至少部分地從上下文中的用法理解術語。例如，至少部分地取決於上下文，本文所使用的術語「一或多個」可以用於以單數意義描述任何特徵、結構或特性，或者可以用於以複數意義描述特徵、結構或特性的組合。類似地，至少部分地取決於上下文，諸如「一」、「一個」、「該」或「所述」之類的術語同樣可以被理解為傳達單數用法或者傳達複數用法。另外，術語「基於」可以被理解為不一定旨在傳達排他性的因素集合，而是可以允許存在不一定明確地描述的額外因素，這同樣至少部分地取決於上下文。

閱者更能了解到，當「包含」與/或「含有」等詞用於本說明 書時，其明定了所陳述特徵、區域、整體、步驟、操作、要素以及/或部件的存在，但並不排除一或多個其他的特徵、區域、整體、步驟、操作、要素、部件以及/或其組合的存在或添加的可能性。

現在下文的實施例將根據第1~9圖的截面示意圖來說明本發明金屬氧化物半導體結構的製作方法的步驟流程。請參照第1圖，首先在流程一開始，提供一半導體基底100做為半導體結構的製作基礎。在本發明實施例中，基底100較佳為一矽基底，如P型摻雜的單晶矽基底。矽基底具有吾人所需不同、鮮明的晶面特性，特別是在蝕刻速率與氧化速率方面，可以達成本發明的發明目的。如第1圖所示，基底100上形成有淺溝槽隔離結構(shallow trench isolation,STI)102，其界定出了基底上主動區域100a的範圍。須注意儘管圖中僅示出一個主動區域100a，本領域的技術人士應能理解淺溝槽隔離結構102會在基底上界定出大量彼此分隔的主動區域100a。

復參照第1圖。在形成淺溝槽隔離結構102與界定出主動區域100a後，接著在主動區域100a的表面形成一層犧牲氧化層104。在本發明實施例中，犧牲氧化層104會具有開口105裸露出部分的主動區域100a，此裸露出的主動區域100a為本發明製程後續要形成凹槽的區域，其從頂視角度來看可為一正方形或矩形。犧牲氧化層104可為在半導體基底100中形成摻雜井的離子佈植製程中所使用的遮蔽氧化層，其材料為氧化矽，可藉由熱氧化製程或是沉積製程來形成。犧牲氧化層104上可形成圖案化光阻106界定出開口105區域後，再透過濕蝕刻製程，如使用稀釋氫氟酸(DHF)蝕刻去除裸露的氧化層，如此形成具有開口105裸露出主動區域100a的犧牲氧化層104。

請參照第2圖，並可同時參照頂視角度下的第10圖來獲得對本 發明更清楚的理解。在犧牲氧化層104以及開口105形成後，接著進行一灰化製程去除光阻106，並以犧牲氧化層104為蝕刻遮罩進行一非等向濕蝕刻製程，如使用四甲基氫氧化銨(tetramethylammonium hydroxide,TMAH)蝕刻液，蝕刻裸露出的半導體基底100，以形成一凹槽108。在本發明實施例中，由於TMAH蝕刻液對矽基底的{100}晶面與{111}晶面會具有明顯不同的蝕刻速率(例如使用TMAH 20.0wt%於79.8℃時，蝕刻速率比約為35：1)，蝕刻所形成的凹槽108會具有水平底面108a特徵(即矽{100}晶面)以及兩側相對的斜側面108b特徵(即矽{111}晶面)，如圖中所示。整個凹槽108會從水平底面108a經由斜側面108b向上延伸至覆蓋有犧牲氧化層104的半導體基底100表面，凹槽108的邊界與淺溝槽隔離結構102之間會有剩餘的主動區域100a可供其他部位形成或設置。從第10圖中也可以看到，由於不是矽材質的緣故，位於凹槽108側邊的淺溝槽隔離結構102的側壁102a是與凹槽的水平底面108a垂直的，並未像凹槽108的斜側面108b與水平底面108a呈一斜角。此步驟的優點在於，利用矽的不同晶面具有不同蝕刻速率的性質，透過簡單的濕蝕刻製程即可達到形成斜側面的功效。

請參照第3圖。在形成具有斜側面108b的凹槽108後，接著進行一蝕刻製程移除犧牲氧化層104，使得整個矽質的主動區域裸露出來。之後，再進行一熱氧化製程氧化裸露出的矽質基底100，在其表面形成一層氧化矽材質的閘氧化層110。在本發明實施例中，閘氧化層110依其所生成部位的不同而會有不同的厚度。如圖所示，位於斜側面108b上的閘氧化層部位110b的厚度會大於位於水平底面108a上的閘氧化層部位110a的厚度。在本發明實施例中，在同一道製程中形成的同一閘氧化層110會具有不同厚度的原因在於，本發明是採用熱氧化法從矽質基底 100形成氧化矽材質的閘氧化層110，由於矽{111}晶面(即斜側面108b)上的矽原子密度高於矽{100}晶面(即水平底面108a)上的矽原子密度，所以同樣的製程參數與時間下，斜側面108b上所生成的閘氧化層110厚度會大於水平底面108a上所生成的閘氧化層110厚度。例如，在熱氧化溫度900℃~1100℃的範圍內，形成在斜側面108b上的閘氧化層部位110b與形成在水平底面108a上的閘氧化層部位110a的厚度比可介於1.25~2之間。這樣閘氧化層110厚度與差值可以透過調配熱氧化製程的持續時間以及溫度來達到吾人所欲的數值。此步驟的優點在於，利用矽不同晶面氧化速率不同的性質，透過單次的熱氧化製程即可達到形成厚度不同的閘氧化層110的發明目的，不必像習知技術般需要使用兩次的熱氧化製程以及其他額外的製程步驟。

請參照第4圖，並可同時參照頂視角度下的第11圖來獲得對本發明更清楚的理解。在閘氧化層110形成後，接著在閘氧化層110上形成兩閘極112。在本發明實施例中，如圖所示，兩閘極112係彼此間隔，且會分別與兩斜側面108b以及水平底面108a部分重疊。形成閘極112的細節步驟包括，在閘氧化層110上形成一多晶矽層，如使用低壓化學氣相沉積(LPCVD)來形成。之後在多晶矽層上形成圖案化光阻113界定出閘極圖案後，再以該光阻113為蝕刻遮罩以及閘氧化層110為蝕刻停止層進行光刻製程移除裸露的多晶矽層，如此形成兩閘極112。光阻113在閘極112形成後可透過一灰化製程加以移除。

請參照第5圖。在閘極112形成後，接著在兩閘極112的側壁上形成間隔壁115。間隔壁115的材料可為氧化矽或氮化矽，其可透過在閘極112上沉積一共形的間隔層再進行回蝕刻製程移除其位於水平面上的部位來形成。在其他實施例中，此回蝕刻製程亦可以移除部分或全部裸 露的閘氧化層110。在本發明實施例中，間隔壁115可以用來保護閘極112側壁並界定出後續的源/汲極摻雜區的範圍。

請參照第6圖。在間隔壁115形成後，接著以兩閘極112、間隔壁115以及淺溝槽隔離結構102為遮罩進行離子佈植製程，如此在兩閘極112之間的主動區域中摻雜離子，以形成一共同源極S以及分別在兩閘極112與淺溝槽隔離結構102之間的主動區域中形成兩汲極D。以NMOS為例，共同源極S與兩汲極D可為n型摻雜區。在此步驟中，閘極區域以外的閘氧化層110可做為離子佈植製程的遮蔽氧化層來保護基底。須注意在本發明實施例中，共同源極S係形成在凹槽水平底面108a處的主動區域表層，兩汲極則分別形成在凹槽外的剩餘主動區域的表層，故共同源極S的高度會低於兩汲極D的高度。相較於一般MOS結構中源極與汲極位於同一平面上的設計，本發明共同源極S與汲極D具有一高低差的設計可以增加MOS元件運作時源/汲極的空乏區容限，避免兩部位的空乏區接觸而產生擊穿效應。

請參照第7圖。除了上述的共同源極S與兩汲極D，主動區域中可以形成其他的摻雜區。以NMOS為例，如第7圖所示，共同源極S與兩汲極D的下方還可以分別形成一p型井區(p-well)116以及兩個n型漂移區(drift)114。再者，整個主動區域可為一n型的深井區118。更具體言之，p型井116位於兩閘極112之間的主動區域之中並包圍住共同源極S，兩漂移區114分別位於兩汲極D的下方並與該處的斜側面110b部分重疊，漂移區114還會與兩汲極D部位連接並有部分向共同源極S端(即通道長度方向)延伸至水平底面108a下方與之部分重疊，深井區118則含括整個主動區域並包圍住上述各摻雜區域。在本發明實施例中，P型井116、漂移區114以及深井區118同樣可透過離子佈植製程形成，更具體言之，P型井116 與漂移區114較佳可以在閘極112形成之前就形成，也可以選擇在閘極112與共同源極S/兩汲極D形成後才加以形成，深井區118則是在界定出主動區域後形成。以NMOS為例，同是N型摻雜區，共同源極S/汲極D的摻雜濃度(N+)會大於漂移區114的摻雜濃度(N)，復又大於深井區118的摻雜濃度(N-)。在上述的摻雜區域完成後還可以進行一回蝕刻製程將共同源極S與汲極D上方的閘氧化層110移除。

請參照第8圖。在本發明的另一實施例中，除了上述的設置以外，如第8圖所示，漂移區114也可以設計成是僅會與斜側面108b部分重疊，而不會延伸至水平底面的下方，端視所需達成的電場型態而定。

請參照第9圖。在本發明的又一實施例中，MOS元件的基極(body)120也可以透過離子佈植製程直接形成在共同源極S中，其為重P型摻雜區(P+)，與重N型摻雜(N+)的共同源極S是互補型態。以如此設置，基極120與共同源極S會連接構成一個共同的端點，其接收來自源極S與P型井116的同一電流或是將電流從該處傳出。

根據上述本發明所提出的製作方法，本發明於此也提出了一種新穎的金屬氧化物半導體結構，如第6圖所示，其包含一矽基底100，其上具有淺溝槽隔離結構102界定出一主動區域。一凹槽形成在該主動區域上，其中該凹槽具有一矽{100}晶面的水平底面108a以及位於該水平底面兩側的兩相對的矽{111}晶面的斜側面108b。兩閘極112設置在該凹槽上並彼此間隔，其中該兩閘極分別與該兩斜側面以及該水平底面部分重疊。一閘氧化層110介於該兩閘極與該凹槽之間，其中位於該斜側面108b上的該閘氧化層110b的厚度大於位於該水平底面108a上的該閘氧化層110a的厚度。兩汲極D分別位於該兩閘極112與該淺溝槽隔離結構102之間的該主動區域中，以及一共同源極S位於該兩閘極112之間的該主動 區域中。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100:基底

102:淺溝槽隔離結構

108a:水平底面

108b:斜側面

110:閘氧化層

110a:閘氧化層部位

110b:閘氧化層部位

112:閘極

116:P型井

D:汲極

S:源極

Claims (15)

1. 一種金屬氧化物半導體結構，包含：一矽基底，其上具有淺溝槽隔離結構界定出一主動區域；一凹槽，形成在該主動區域上，其中該凹槽具有一矽{100}晶面的水平底面以及位於該水平底面兩側的兩相對的矽{111}晶面的斜側面；兩閘極，設置在該凹槽上並彼此間隔，其中該兩閘極分別與該兩斜側面以及該水平底面部分重疊；一閘氧化層，介於該兩閘極與該凹槽之間，其中位於該斜側面上的該閘氧化層的厚度大於位於該水平底面上的該閘氧化層的厚度；兩汲極，分別位於該兩閘極與該淺溝槽隔離結構之間的該主動區域中；以及一共同源極，位於該兩閘極之間的該主動區域中。
2. 如申請專利範圍第1項所述之金屬氧化物半導體結構，其中該兩汲極位於該凹槽外的該主動區域的表層，該共同源極位於該水平底面處的該主動區域的表層且高度低於該兩汲極的高度。
3. 如申請專利範圍第1項所述之金屬氧化物半導體結構，更包含漂移區位於該汲極下方且與該斜側面部分重疊。
4. 如申請專利範圍第3項所述之金屬氧化物半導體結構，其中該漂移區更延伸至與該水平底面部分重疊。
5. 如申請專利範圍第1項所述之金屬氧化物半導體結構，更 包含一基極位於該共同源極中並與該共同源極連接。
6. 如申請專利範圍第1項所述之金屬氧化物半導體結構，更包含間隔壁位於該兩閘極的側壁上。
7. 如申請專利範圍第1項所述之金屬氧化物半導體結構，更包含一井區位於該主動區域中以及該兩閘極之間且包圍住該共同源極。
8. 如申請專利範圍第1項所述之金屬氧化物半導體結構，更包含一深井區位於該基底中且含括整個該主動區域。
9. 一種金屬氧化物半導體結構的製作方法，包含：提供一矽基底，其上具有由淺溝槽隔離結構界定出一主動區域；進行一濕蝕刻製程蝕刻該矽基底，以在該主動區域上形成一凹槽，其中該凹槽具有一矽{100}晶面的水平底面以及位於該水平底面兩側的兩相對的矽{111}晶面的斜側面；進行熱氧化製程在該矽基底上形成一閘氧化層，其中位於該斜側面上的該閘氧化層的厚度大於位於該水平底面上的該閘氧化層的厚度；形成該閘氧化層後，在該凹槽上形成兩彼此間隔的閘極，其中該兩閘極分別與該兩斜側面以及該水平底面部分重疊；以及進行離子佈植製程在該兩閘極之間的該主動區域中形成一共同源極以及分別在該兩閘極與該淺溝槽隔離結構之間的該主動區域中形成兩汲極。
10. 如申請專利範圍第9項所述之金屬氧化物半導體結構的製作方法，其中該兩汲極位於該凹槽外的該主動區域的表層，該共同源極位於該水平底面處的該主動區域的表層且高度低於該兩汲極的高度。
11. 如申請專利範圍第9項所述之金屬氧化物半導體結構的製作方法，更包含進行另一離子佈植製程在該汲極下方形成漂移區，其中該漂移區與該斜側面部分重疊。
12. 如申請專利範圍第9項所述之金屬氧化物半導體結構的製作方法，其中進行該濕蝕刻製程在該主動區域上形成該凹槽的步驟更包含：在該基底上形成一犧牲氧化層，其中該犧牲氧化層具有開口裸露出該矽基底並界定出該凹槽的邊界；進行該濕蝕刻製程蝕刻該矽基底以形成該凹槽；以及移除該犧牲氧化層。
13. 如申請專利範圍第9項所述之金屬氧化物半導體結構的製作方法，其中形成該共同源極與該兩汲極的步驟包含：在該兩閘極的側壁上形成間隔壁；以該兩閘極、該些間隔壁以及該淺溝槽隔離結構為遮罩進行該離子佈植製程，形成該共同源極以及該兩汲極，其中該共同源極位於該水平底面處的該主動區域的表層且高度低於該兩汲極的高度。
14. 如申請專利範圍第9項所述之金屬氧化物半導體結構的製 作方法，其中形成該兩閘極的步驟包含：在該閘氧化層上形成一多晶矽層；以及進行一光刻製程圖案化該多晶矽層，形成該兩閘極。
15. 如申請專利範圍第9項所述之金屬氧化物半導體結構的製作方法，更包含進行另一離子佈植製程在該共同源極中形成一基極。

Images