CN115425120B - 显示面板的制备方法 - Google Patents

显示面板的制备方法 Download PDF

Info

Publication number
CN115425120B
CN115425120B CN202210952741.4A CN202210952741A CN115425120B CN 115425120 B CN115425120 B CN 115425120B CN 202210952741 A CN202210952741 A CN 202210952741A CN 115425120 B CN115425120 B CN 115425120B
Authority
CN
China
Prior art keywords
hole
layer
conductive layer
substrate
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210952741.4A
Other languages
English (en)
Other versions
CN115425120A (zh
Inventor
毛晗
袁海江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN202210952741.4A priority Critical patent/CN115425120B/zh
Publication of CN115425120A publication Critical patent/CN115425120A/zh
Application granted granted Critical
Publication of CN115425120B publication Critical patent/CN115425120B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请提供了一种显示面板的制备方法，制造方法包括：转移发光元件至驱动基板；制备过渡层，过渡层封装发光元件；在过渡层上开设间隔设置的第一通孔和第二通孔；第一通孔裸露发光元件的电极，第二通孔裸露驱动基板的电极。通过在在第一通孔内溅射沉积保护层，在第一通孔内制备第一导电层，在第二通孔内物理气相沉积第二导电层。使第二导电层至少部分覆盖第一导电层远离驱动基板的一端，以与第一导电层电连接，在保证了驱动基板与发光元件具有良好的电性连接的情况下，减少了焊线工艺和降低键合难度，进而提高键合良率。

Description

显示面板的制备方法
技术领域
本申请涉及显示技术领域，特别是涉及一种显示面板的制备方法。
背景技术
微发光二极管显示是目前最先进的显示技术之一，并且是未来显示技术的发展趋势。目前业界普遍的做法是：将微发光二极管单体巨量转移到印有控制电路的衬底上。巨量转移技术目前还不够成熟，是限制微发光二极管发展的一重要因素。主要限制是：1.单次微发光二极管单体转移数量较少，限制大尺寸应用；2.微发光二极管单体与控制电极的键合良率不够高，产品黑点率较高；3.键合后，坏点修复率不高。
因此，需提出一种新的巨量转移技术和显示面板制造方法，解决现有巨量转移技术键合困难的问题。
发明内容
本申请主要解决的技术问题是提供一种显示面板的制备方法，解决现有巨量转移技术键合困难的问题。
为了解决上述技术问题，本申请提供的第一个技术方案为：提供一种显示面板的制造方法，制造方法包括：
提供驱动基板；
转移发光元件至驱动基板；
制备平坦层，平坦层封装发光元件；
在平坦层上开设间隔设置的第一通孔和第二通孔；第一通孔裸露发光元件的电极，第二通孔裸露驱动基板的电极；
在第一通孔内物理气相沉积保护层；
在第一通孔内制备第一导电层；
在第二通孔内磁控溅射沉积第二导电层；第二导电层至少部分覆盖第一导电层远离驱动基板的一端，以与第一导电层电连接。
其中，磁控溅射沉积的温度为100℃～150℃，磁控溅射沉积的速率小于100nm/min；所述第二导电层的厚度大于200nm。
其中，第二导电层为金属薄膜或氧化铟锡薄膜。
其中，物理气相沉积的速率大于100nm/min。
其中，在第一通孔内制备第一导电层，包括：
在第一通孔内采用溅射沉积或灌注的方式制备第一导电层；第一导电层与驱动基板的电极电连接，且第一导电层的高度不小于第一通孔的高度。
其中，在第一通孔内物理气相沉积保护层，之后还包括：
使驱动基板的电极裸露。
其中，保护层为氮化铝薄膜或镍铝薄膜。
其中，转移发光元件至驱动基板，包括：
在驱动基板的一侧制备过渡层；
在过渡层远离驱动基板的一侧制备凹槽；
将发光元件转移至凹槽内。
为了解决上述技术问题，本申请提供的第二个技术方案为：提供一种显示面板，显示面板由上述的制备方法制得，显示面板包括：
驱动基板；
多个发光元件；设置于驱动基板一侧；
平坦层，设置于驱动基板的一侧，且封装发光元件；其中，平坦层上设置有第一通孔和第二通孔，使驱动基板的电极裸露于第一通孔内以及发光元件的电极裸露于第二通孔内；
第一导电层，设置于第一通孔内，且填充第一通孔；第一导电层的高度不小于第一通孔的高度；
保护层，设置于第一通孔与第一导电层之间，且覆盖第一通孔的内侧壁；
第二导电层，设置于第二通孔内，且延伸出第二通孔远离驱动基板的一端并覆盖第一导电层远离驱动基板的一端；驱动基板的电极与发光元件的电极通过第一导电层和第二导电层导通。
其中，还包括过渡层，过渡层设置于平坦层与驱动基板之间；过渡层远离驱动基板的一侧设置有凹槽，发光元件设置于凹槽内。
本申请的有益效果：区别于现有技术，本申请提供了一种显示面板的制备方法，制造方法包括：提供驱动基板；转移发光元件至驱动基板；制备平坦层，平坦层封装发光元件；在平坦层上开设间隔设置的第一通孔和第二通孔；第一通孔裸露发光元件的电极，第二通孔裸露驱动基板的电极；在第一通孔内溅射沉积保护层；在第一通孔内制备第一导电层；在第二通孔内物理气相沉积第二导电层；第二导电层至少部分覆盖第一导电层远离驱动基板的一端，以与第一导电层电连接。通过在第一通孔内制备第一导电层，第二通孔内物理气相沉积第二保护层，且使第二保护层至少部分覆盖第一导电层远离驱动基板的一端，以与第一导电层电连接，在保证了驱动基板与发光元件具有良好的电性连接的情况下，减少了焊线工艺和降低键合难度，进而提高键合良率。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出任何创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是本申请提供的显示面板的制造方法一实施方式的流程示意图；
图2是图1中步骤S1至S8对应的结构示意图；
图3是图1中步骤S2一实施方式对应的流程示意图；
图4是图3中步骤S211至S212对应的结构示意图；
图5是图1中步骤S2另一实施方式对应的流程示意图；
图6是图5中步骤S221至S213对应的结构示意图；
图7是图2中A处的局部放大图；
图8是本申请提供的显示面板一实施例的结构示意图；
图9是本申请提供的显示面板另一实施例的结构示意图。
附图标号说明：
驱动基板-1、衬底-11、驱动电路层-12、第一金属层-121、第一绝缘层-122、有源半导体层-123、第二金属层-124、第二绝缘层-125、过渡层-2、凹槽-21、发光元件-3、平坦层-4、第一通孔-41、第二通孔-42、半径-R1/R2/r1/r2、保护层-5、第一导电层-6、第二导电层-7、第一连接段-71、第二连接段72、封装层-8、显示面板-100。
具体实施方式
下面结合说明书附图，对本申请实施例的方案进行详细说明。
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、接口、技术之类的具体细节，以便透彻理解本申请。
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请中的术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
请参阅图1和图2，图1是本申请提供的显示面板的制造方法一实施方式的流程示意图，图2是图1中步骤S1至S8对应的结构示意图。
本申请提供一种显示面板100的制备方法，显示面板100的制备方法步骤具体如下所示：
S1：提供驱动基板。
具体地，驱动基板1包括衬底11，衬底11上设置有驱动电路层12，驱动电路层12用于驱动显示面板100发光。衬底11为透明基材，衬底11的透光率不低于95％，使得显示面板100的出光效果更好。衬底11的厚度为0.4mm～0.6mm。衬底11可以为蓝宝石、石英、硅和碳化硅中的一种或多种，此处不作过多限制。驱动电路层12为多层结构，且驱动电路层12包括至少5层结构。驱动电路层12包括电极(图未示)、多个扫描线(图未示)、多个数据线(图未示)和多个薄膜晶体管(TFT)。驱动基板1还可以包括与驱动电路层12绑定的驱动芯片(图未示)。
在本实施方式中，驱动电路层12包括依次层叠设置于衬底11的第一金属层121、第一绝缘层122、有源半导体层123、第二金属层124和第二绝缘层125。衬底11的厚度为0.4mm～0.6mm，第一金属层121的厚度为150nm～450nm，第二金属层124的厚度为150nm～450nm，第一绝缘层122的厚度为400nm～1000nm，第二绝缘层125的厚度为50μm～200μm，有源半导体层123的厚度为30nm～60nm。第一金属层121的材料和第二金属层124的材料可以是铜、铝或钼，也可以是其他金属。第一金属层121和第二金属层124的材料可以相同也可以不相同，此处不作限制。第一绝缘层122的材料可以是氧化硅，也可以是其他材料。第二绝缘层125的材料可以是氮化硅，也可以是其他材料。有源半导体层123的材料可以是非晶硅也可以是其他材料。此处对驱动电路层12各层的材料和厚度不作限制，根据实际需求进行选择。在其他可选实施方式中，驱动电路层12也可以包括更多层结构，此处不作限制。
S2：转移发光元件至驱动基板。
具体地，将发光元件3转移至驱动基板1的一侧，且发光元件3远离衬底11设置。即，将发光元件3转移至驱动电路层12远离衬底11的一侧。发光元件3的一侧设置有两个电极，两个电极分别为发光元件3的阳极和阴极。发光元件3的两个电极朝向远离驱动基板1的方向设置。发光元件3为发光二极管，发光二极管的尺寸小于等于200μm。发光二极管可以为微米发光二极管(Micro-LED)或小型发光二极管(Mini-LED)，Mini-LED的尺寸为50μm～200μm，Micro-LED的尺寸小于50μm。发光二极管还可分为普通单色发光二极管、高亮度发光二极管、超高亮度发光二极管、变色发光二极管、闪烁发光二极管、电压控制型发光二极管、红外发光二极管和负阻发光二极管等，此处不作过多限制，根据实际需求进行选择。
一个发光元件3即为一个像素单元，一个像素单元对应一种颜色像素。多个发光元件3对应至少一种颜色像素，也就是说，一个发光元件3对应一种颜色像素，每个发光元件3对应的颜色像素可以相同，也可以不相同。颜色像素代表的颜色可以为红色、绿色和蓝色这三种颜色，也可以为其他颜色，此处不作限制。
在一实施方式中，转移发光元件至驱动基板的具体步骤如下所示：
请查阅图3和图4，图3是图1中步骤S2一实施方式对应的流程示意图，图4是图3中步骤S211至S212对应的结构示意图。
在一实施方式中，转移发光元件3至驱动基板1的具体步骤如下所示：
S211：在驱动基板的一侧制备过渡层。
具体地，在驱动电路层12远离衬底11的一侧制备过渡层2，过渡层2平铺驱动电路层12远离衬底11的一侧的整个表面。过渡层2的折射率满足发光元件3的出光设计，利于发光元件3的出光，提升出光效果。具体地，过渡层2可以是环氧树脂，也可以是其他绝缘材料，此处不作限制。过渡层2的材料与第二绝缘层125的材料可以相同，也可以不同。过渡层2的材料与第二绝缘层125的材料相同时，过渡层2和第二绝缘层125可以一同制备，过渡层2和第二绝缘层125为同一层结构，也就是说，过渡层2即为第二绝缘层125的一部分。
S212：将发光元件转移至过渡层远离驱动基板的一侧。
具体地，将发光元件3转移绝缘层远离驱动基板1的一侧。发光元件3的电极朝向远离驱动基板1的方向设置。
在另一实施方式中，转移发光元件3至驱动基板1的具体步骤如下所示：
请查阅图5和图6，图5是图1中步骤S2另一实施方式对应的流程示意图，图6是图5中步骤S221至S213对应的结构示意图。
S221：在驱动基板的一侧制备过渡层。
步骤S221与步骤S211相同，请参照步骤S211，此处不再赘述。
S222：在过渡层远离驱动基板的一侧制备凹槽。
具体地，在过渡层2远离驱动基板1的一侧制备凹槽21。凹槽21为多个，一个凹槽21对应设置一个发光元件3。凹槽21的高度不小于发光元件3的高度的一半，便于对凹槽21内的发光元件3进行限位。凹槽21的深度不能太深，也不能太浅。凹槽21的深度太深，不仅浪费材料增加制造成本，还会增加显示面板100的高度和后续步骤的工艺难度。凹槽21的深度太浅，不能很好的容置发光元件3，不利于对发光元件3的限位。
凹槽21的形状可以设置为矩形，也可以设置为其他形状。凹槽21的形状和深度可以根据实际需要以及发光元件3的尺寸进行设计。
S223：将发光元件转移至凹槽内。
具体地，将发光元件3转移至凹槽21内。发光元件3的电极朝向远离驱动基板1的方向设置。通过设置凹槽21，可以对要转移至驱动基板1的发光元件3进行限位，降低发光元件3的转移难度，提升定位精度。
S3：制备平坦层，平坦层封装发光元件。
具体地，通过气相沉积等方式对发光元件3进行封装，形成平坦层4。平坦层4位于过渡层2远离衬底11的一侧，且平坦层4环绕发光元件3并填充发光元件3之间的间隙，同时覆盖发光元件3远离衬底11的一侧。发光元件3进行封装，可以实现发光元件3远离衬底11一侧的平坦化；同时，可以防止多个发光元件3之间的光干扰。平坦层4的厚度为300μm～800μm。其中，平坦层4可以是单层结构，也可以是多层结构，具体根据需要进行选择。平坦层4的材料可以是树脂，也可以是其他有机材料。
S4：在平坦层上开设间隔设置的第一通孔和第二通孔；第一通孔裸露发光元件的电极，第二通孔裸露驱动基板的电极。
请参阅图7，图7是图2中A处的局部放大图。
具体地，在平坦层4远离衬底11的一侧开设间隔设置的第一通孔41和第二通孔42，第一通孔41朝向衬底11的方向延伸，穿过平坦层4、过渡层2和部分驱动电路层12，以使驱动基板1的电极裸露于平坦层4。第一通孔41属于深孔，第一通孔41的深度大于500μm。第一通孔41只需保证第一导电层6与驱动基板1的电极之间的电性导通，其几何尺寸要求精度较低，第一通孔41的横截面可以是圆形、方形，也可以是其他不规则图形，此处不作限制。第一通孔41远离衬底11一端的半径为R1，靠近衬底11一端的半径为r1，0.2R1<r1≤0.8R1，优选r1＝0.8R1，便于在第一通孔41内制备第一导电层6，保证第一导电层6与驱动基板1的电性连接。第二通孔42朝向衬底11的方向延伸，穿过部分平坦层4，以使发光元件3的电极裸露于平坦层4。第二通孔42属于浅孔，第二通孔42的深度为200μm～400μm，优选第二通孔42的深度为300μm。第二通孔42既需要保证第一导电层6和第二导电层7之间的电性导通，又需要保证第二导电层7与发光元件3的电极接触良好，其几何尺寸要求精度高。为了适配各种形状的电极。第二通孔42的横截面必须为圆形。第二通孔42远离衬底11一端的半径为R2，靠近衬底11一端的半径为r2，0.4R2<r2<0.6R2，以保证连续沉积第二导电层7时不断线。优选r2＝0.5R2，便于在第二通孔42内制备第二导电层7，保证第二导电层7与发光元件3的电性连接。第一通孔41和第二通孔42均为多个，一个第二通孔42对应一个发光元件3的一个电极设置。每个发光元件3的电极之间依旧填充有平坦层4，防止电极之间发生短路。第一通孔41远离驱动基板1的一端与第二通孔42远离驱动基板1的一端齐平，以便于后续的工艺制备。
S5：在第一通孔内物理气相沉积保护层。
具体地，采用物理气相沉积工艺在第一通孔41内制备保护层5，保护层5覆盖第一通孔41的内壁。保护层5可以是氮化铝薄膜或镍铝薄膜，也可以是其他高抗热性材料。由于平坦层4为有机材料，抗热性较低，物理气相沉积工艺能保证沉积保护层5时的沉积温度低于平坦层4的热失效温度，以保护平坦层4的性能不受损。保护层5为镍铝薄膜等金属薄膜时，保护层5与物理气相沉积工艺的镀膜靶材相同，均是只包含金属的材料，在真空室内无需通入其他气体。保护层5为氮化铝薄膜时，保护层5与物理气相沉积工艺的镀膜靶材不相同，在真空室内可以通入氮气。此处对保护层5的材料不作限制，根据实际需求进行选择。物理气相沉积的速率可以进行高速沉积，缩短沉积时间。物理气相沉积的速率大于100nm/min，在本实施方式中，物理气相沉积的速率为200nm/min。
保护层5制备完成后，需对保护层5靠近驱动基板1的端部进行刻蚀，以裸露驱动基板1的电极，便于后续驱动基板1与发光元件3的电连接。
S6：在第一通孔内制备第一导电层。
具体地，在第一通孔41内可以采用灌注工艺或物理气相沉积工艺制备第一导电层6。第一导电层6可以是铜、铝或钼等金属。第一导电层6的高度不小于第一通孔41的深度。第一导电层6高于第一通孔41时，第一导电层6高于第一通孔41的部分的高度不超过第一通孔41的高度的二十分之一。第一导电层6的高度太低，不便于发光元件3与第一导电层6的电连接。第一导电层6的高度太高，会增加后续工艺的制备难度，且不利于发光元件3与第一导电层6的电连接。第一导电层6的高度大于第一通孔41的深度时，在平行于驱动基板1的方向上，第一导电层6超出第一通孔41的部分的横截面积可以略大于第一通孔41远离驱动基板1的一端的横截面积，便于与发光元件3更好的电连接。
在一实施方式中，在第一通孔41内可以采用灌注工艺制备第一导电层6，可以缩短制程时间。将金属预加热到流动态，将针头定位到第一通孔41远离驱动基板1的端口，通过压力差异将金属顶入第一通孔41内以形成第一导电层6。由于保护层5为高抗热性材料，在灌注第一导电层6时，保护层5可以进一步保护平坦层4的性能不受损。
在另一实施方式中，在第一通孔41内可以采用物理气相沉积工艺制备第一导电层6，由于第一导电层6与物理气相沉积工艺的镀膜靶材相同，均是只包含金属的材料，可以在物理气相沉积时的真空室内通入1％～2％的氮气辅助，使得只包含金属的薄膜中含有少量金属氮化物，增加第一导电层6的致密性和导电性能。在本实施方式中，物理气相沉积的速率为50nm/min。
S7：在第二通孔内磁控溅射沉积第二导电层；第二导电层至少部分覆盖第一导电层远离驱动基板的一端，以与第一导电层电连接。
具体地，在第二通孔42内磁控溅射沉积第二导电层7；第二导电层7至少部分覆盖第一导电层6远离驱动基板1的一端，以与第一导电层6电连接。第二导电层7包括相互连接的第一连接段71和第二连接段72，第一连接段71设置于第二通孔42内，第二连接段72设置于平坦层4远离驱动基板1的一侧的表面，且向第一通孔41远离驱动基板1的端口处延伸，使得第二连接段72至少部分覆盖第一导电层6远离驱动基板1的一端，从而实现第二导电层7与第一导电层6良好的电性连接，且减少了焊线工艺和降低键合难度，进而提高键合良率。为了第一导电层6与第二导电层7之间能良好的接触并导通，必须先在第一通孔41内先制备第一导电层6，再在第二通孔42内制备第二导电层7，从而使第二导电层7能覆盖第一导电层6，并与之良好接触。第一连接段71覆盖第二通孔42的内壁，且与发光元件3的电极电性连接。磁控溅射沉积的温度为100℃～150℃，以保证沉积第二导电层7时的沉积温度低于平坦层4的热失效温度，以保护平坦层4的性能不受损。第二导电层7的厚度大于200nm。第二导电层7的厚度太薄，会影响第二导电层7的导电性，不能保证第二导电层7与发光元件3的电极的电性导通。第二导电层7可以为金属薄膜或氧化铟锡(ITO)薄膜。第二导电层7为金属薄膜时，第二导电层7可以是铜、铝、和钼等金属，第二导电层7的厚度大于200nm，才能保证第二导电层7具有良好的导电性。第二导电层7为ITO薄膜时，第二导电层7的厚度大于500nm，才能保证第二导电层7具有良好的导电性，ITO薄膜膜质致密，电导率高，容易蚀刻且无残留。磁控溅射沉积的速率为小于100nm/min。第二导电层7为铜、铝、和钼等金属时，可以在磁控溅射沉积的真空室内通入1％～2％的氧气或1％～2％的水蒸气辅助，磁控溅射沉积的镀膜靶材是金属氧化物，为了使沉积得到的只包含金属的薄膜成分与靶材相同，需通入氧原子调节。为了保证成膜质密度和保持导电性能，磁控溅射沉积的速率不宜过快。磁控溅射沉积的速率过快也会导致靶材过热，自放电不能维持而无法溅射，增加磁场目的是维持自放电过程。在本实施方式中，磁控溅射沉积的速率为20nm/min。
在本实施方式中，第二连接段72仅覆盖第二通孔42的内壁，且未完全填充第二通孔42，在其他可选实施方式中，第二连接段72可以填充整个第二通孔42，此处不作限制。
在一优选实施方式中，第二导电层7的厚度为300nm～600nm。第二导电层7的厚度太厚，浪费材料，还会增加制程时间。
S8：在远离驱动基板的一侧制备封装层。
具体地，在平坦层4远离驱动基板1的一侧制备封装层8。封装层8可以是单层结构，也可以是多层结构，具体根据需要进行选择。封装层8的材料可以是树脂，也可以是其他有机材料。封装层8的厚度为300μm～500μm。封装层8可以保护第一导电层6和第二导电层7免受外界环境中水分的侵蚀，以保证驱动基板1的电极与发光元件3的电极的良好电性连接。
本申请提供了一种显示面板100的制备方法，制造方法包括：提供驱动基板1；转移发光元件3至驱动基板1；制备平坦层4，平坦层4封装发光元件3；在平坦层4上开设间隔设置的第一通孔41和第二通孔42；第一通孔41裸露发光元件3的电极，第二通孔42裸露驱动基板1的电极；在第一通孔41内溅射沉积保护层5；在第一通孔41内制备第一导电层6；在第二通孔42内物理气相沉积第二导电层7；第二导电层7至少部分覆盖第一导电层6远离驱动基板1的一端，以与第一导电层6电连接。通过在第一通孔41内制备第一导电层6，第二通孔42内物理气相沉积第二保护层5，且使第二保护层5至少部分覆盖第一导电层6远离驱动基板1的一端，以与第一导电层6电连接，在保证了驱动基板1与发光元件3具有良好的电性连接的情况下，减少了焊线工艺和降低键合难度，进而提高键合良率。
请参阅图8，图8是本申请提供的显示面板一实施例的结构示意图。
本申请提供一种显示面板100，显示面板100包括驱动基板1、过渡层2、发光元件3、平坦层4、保护层5、封装层8、第一导电层6和第二导电层7。过渡层2设置于驱动基板1的一侧，发光元件3间隔设置于过渡层2远离驱动基板1的一侧，平坦层4封装发光元件3。驱动基板1的电极与发光元件3的电极通过第一导电层6与第二导电层7导通。
驱动基板1包括衬底11，衬底11上设置有驱动电路层12，驱动电路层12用于驱动显示面板100发光。衬底11为透明基材，衬底11的透光率不低于95％，使得显示面板100的出光效果更好。衬底11的厚度为0.4mm～0.6mm。衬底11可以为蓝宝石、石英、硅和碳化硅中的一种或多种，此处不作过多限制。驱动电路层12为多层结构，且驱动电路层12包括至少5层结构。驱动电路层12包括电极(图未示)、多个扫描线(图未示)、多个数据线(图未示)和多个薄膜晶体管(TFT)。驱动基板1还可以包括与驱动电路层12绑定的驱动芯片(图未示)。
在本实施例中，驱动电路层12包括5层结构，驱动电路层12包括依次层叠设置于衬底11的第一金属层121、第一绝缘层122、有源半导体层123、第二金属层124和第二绝缘层125。衬底11的厚度为0.4mm～0.6mm，第一金属层121的厚度为150nm～450nm，第二金属层124的厚度为150nm～450nm，第一绝缘层122的厚度为400nm～1000nm，第二绝缘层125的厚度为50μm～200μm，有源半导体层123的厚度为30nm～60nm。第一金属层121的材料和第二金属层124的材料可以是铜、铝或钼，也可以是其他金属。第一金属层121和第二金属层124的材料可以相同也可以不相同，此处不作限制。第一绝缘层122的材料可以是氧化硅，也可以是其他材料。第二绝缘层125的材料可以是氮化硅，也可以是其他材料。有源半导体层123的材料可以是非晶硅也可以是其他材料。此处对驱动电路层12各层的材料和厚度不作限制，根据实际需求进行选择。在其他可选实施方式中，驱动电路层12也可以包括更多层结构，此处不作限制。
过渡层2平铺驱动电路层12远离衬底11的一侧的整个表面。过渡层2的折射率满足发光元件3的出光设计，利于发光元件3的出光，提升出光效果。具体地，过渡层2可以是环氧树脂，也可以是其他绝缘材料，此处不作限制。过渡层2的材料与第二绝缘层125的材料可以相同，也可以不同。过渡层2的材料与第二绝缘层125的材料相同时，过渡层2和第二绝缘层125可以一同制备，过渡层2和第二绝缘层125为同一层结构，也就是说，过渡层2即为第二绝缘层125的一部分。在本实施例中，过渡层2的材料与第二绝缘层125的材料不相同。
发光元件3设置于过渡层2远离衬底11的一侧。发光元件3的一侧设置有两个电极，两个电极分别为发光元件3的阳极和阴极。发光元件3的两个电极朝向远离驱动基板1的方向设置。发光元件3为发光二极管，发光二极管的尺寸小于等于200μm。
平坦层4位于过渡层2远离衬底11的一侧，且平坦层4环绕发光元件3并填充发光元件3之间的间隙，同时覆盖发光元件3远离衬底11的一侧。发光元件3进行封装，可以实现发光元件3远离衬底11一侧的平坦化；同时，可以防止多个发光元件3之间的光干扰。平坦层4的厚度为300μm～800μm。其中，平坦层4可以是单层结构，也可以是多层结构，具体根据需要进行选择。平坦层4的材料可以是树脂，也可以是其他有机材料。
在平坦层4远离衬底11的一侧间隔设置有第一通孔41和第二通孔42，第一通孔41朝向衬底11的方向延伸，以使驱动基板1的电极裸露于第一通孔41内。第二通孔42朝向衬底11的方向延伸，以使发光元件3的电极裸露于第二通孔42。第一通孔41和第二通孔42均为多个，一个第二通孔42对应一个发光元件3的一个电极设置。每个发光元件3的电极之间依旧填充有平坦层4，防止电极之间发生短路。第一通孔41远离驱动基板1的一端与第二通孔42远离驱动基板1的一端齐平，以便于后续的工艺制备。在本实施例中，第一通孔41和第二通孔42为缩口结构，在朝向驱动基板1的方向上，第一通孔41和第二通孔42的直径逐渐减小，便于后续工艺的制备。在其他可选实施例中，在朝向驱动基板1的方向上，第一通孔41和第二通孔42的直径不变，或者在朝向驱动基板1的方向上，第一通孔41和第二通孔42中的一个直径逐渐减小，另一个直径不变，此处不作限制，根据实际需求进行选择。
第一导电层6填充于第一通孔41内，第一导电层6可以是铜、铝或钼等金属。第一导电层6的高度不小于第一通孔41的深度。第一导电层6高于第一通孔41时，第一导电层6高于第一通孔41的部分的高度不超过第一通孔41的高度的二十分之一。第一导电层6的高度太低，不便于发光元件3与第一导电层6的电连接。第一导电层6的高度太高，会增加后续工艺的制备难度，且不利于发光元件3与第一导电层6的电连接。第一导电层6的高度大于第一通孔41的深度时，在平行于驱动基板1的方向上，第一导电层6超出第一通孔41的部分的横截面积可以略大于第一通孔41远离驱动基板1的一端的横截面积，便于与发光元件3更好的电连接。在本实施例中，第一导电层6的高度等于第一通孔41的深度。
保护层5设置于第一导电层6与第一通孔41之间且覆盖第一通孔41的内壁，用于保护平坦层4。保护层5可以是氮化铝薄膜或镍铝薄膜，也可以是其他高抗热性材料。由于平坦层4为有机材料，抗热性较低，能保证沉积保护层5时的沉积温度低于平坦层4的热失效温度，以保护平坦层4的性能不受损。
第二导电层7设置于第二通孔42内，且延伸出第二通孔42远离驱动基板1的一端，并覆盖第一导电层6远离驱动基板1的一端，使得驱动基板1的电极与发光元件3的电极通过第一导电层6和第二导电层7导通。第二导电层7包括相互连接的第一连接段71和第二连接段72，第一连接段71设置于第二通孔42内，第二连接段72设置于平坦层4远离驱动基板1的一侧的表面，且向第一通孔41远离驱动基板1的端口处延伸，使得第二连接段72至少部分覆盖第一导电层6远离驱动基板1的一端，从而实现第二导电层7与第一导电层6良好的电性连接，且减少了焊线工艺和降低键合难度，进而提高键合良率。第一连接段71覆盖第二通孔42的内壁，且与发光元件3的电极电性连接。第二导电层7的厚度大于200nm。第二导电层7的厚度太薄，会影响第二导电层7的导电性，不能保证第二导电层7与发光元件3的电极的电性导通。第二导电层7可以为金属薄膜或氧化铟锡(ITO)薄膜。第二导电层7为金属薄膜时，第二导电层7可以是铜、铝、和钼等金属，第二导电层7的厚度大于200nm，才能保证第二导电层7具有良好的导电性。第二导电层7为ITO薄膜时，第二导电层7的厚度大于500nm，才能保证第二导电层7具有良好的导电性，ITO薄膜膜质致密，电导率高，容易蚀刻且无残留。在一优选实施例中，第二导电层7的厚度为300nm～600nm。第二导电层7的厚度太厚，浪费材料，还会增加制程时间。
在平坦层4远离驱动基板1的一侧制备封装层8。封装层8可以是单层结构，也可以是多层结构，具体根据需要进行选择。封装层8的材料可以是树脂，也可以是其他有机材料。封装层8的厚度为300μm～500μm。封装层8可以保护第一导电层6和第二导电层7免受外界环境中水分的侵蚀，以保证驱动基板1的电极与发光元件3的电极的良好电性连接。
请参阅图9，图9是本申请提供的显示面板另一实施例的结构示意图。
本实施例与本申请提供的显示面板的上一实施例的结构基本相同，不同之处在于：在过渡层2远离驱动基板1的一侧设置有凹槽21。
在本实施例中，在过渡层2远离驱动基板1的一侧设置有凹槽21。凹槽21为多个，一个凹槽21对应设置一个发光元件3。凹槽21的高度不小于发光元件3的高度的一半，便于对凹槽21内的发光元件3进行限位。凹槽21的深度不能太深，也不能太浅。凹槽21的深度太深，不仅浪费材料增加制造成本，还会增加显示面板100的高度和后续步骤的工艺难度。凹槽21的深度太浅，不能很好的容置发光元件3，不利于对发光元件3的限位。通过设置凹槽21，可以对设置于平坦层4上的发光元件3进行限位，从而提高定位精度。
本申请提供一种显示面板100，显示面板100由上述的制备方法制得，显示面板100包括驱动基板1、发光元件3、平坦层4、保护层5、封装层8、第一导电层6和第二导电层7。多个发光元件3设置于驱动基板1一侧；平坦层4设置于驱动基板1的一侧，且封装发光元件3；其中，平坦层4上设置有第一通孔41和第二通孔42，使驱动基板1的电极裸露于第一通孔41内，发光元件3的电极裸露于第二通孔42内；第一导电层6设置于第一通孔41内，且填充第一通孔41；第一导电层6的高度不小于第一通孔41的高度；保护层5设置于第一通孔41与第一导电层6之间，且覆盖第一通孔41的内侧壁；第二导电层7设置于第二通孔42内，且延伸出第二通孔42远离驱动基板1的一端并覆盖第一导电层6远离驱动基板1的一端；驱动基板1的电极与发光元件3的电极通过第一导电层6和第二导电层7导通。通过将第二导电层7覆盖第一导电层6设置，使得第一导电层6与第二导电层7电连接，从而实现驱动基板1的电极与发光元件3的电极之间的免焊线连接，简化制备工艺，提升了键合良率。
以上仅为本申请的实施方式，并非因此限制本申请的专利保护范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种显示面板的制备方法，其特征在于，包括：
提供驱动基板；所述驱动基板包括衬底和驱动电路层；
转移发光元件至所述驱动基板；
制备平坦层，所述平坦层封装所述发光元件；
在所述平坦层上开设间隔设置的第一通孔和第二通孔；所述第二通孔裸露所述发光元件的电极，所述第一通孔穿过部分所述驱动电路层以裸露所述驱动基板的电极；定义所述第一通孔远离所述衬底一端的半径为R1，靠近所述衬底一端的半径为r1，0.2R1<r1≤0.8R1；
在所述第一通孔内物理气相沉积保护层；
在所述第一通孔内制备第一导电层；
在所述第二通孔内磁控溅射沉积第二导电层；所述第二导电层至少部分覆盖所述第一导电层远离所述驱动基板的一端，以与所述第一导电层电连接。
2.根据权利要求1所述的制备方法，其特征在于，所述磁控溅射沉积的温度为100℃～150℃，所述磁控溅射沉积的速率小于100nm/min；所述第二导电层的厚度大于200nm。
3.根据权利要求2所述的制备方法，其特征在于，所述第二导电层为金属薄膜或氧化铟锡薄膜。
4.根据权利要求1所述的制备方法，其特征在于，所述物理气相沉积的速率大于100nm/min。
5.根据权利要求1所述的制备方法，其特征在于，所述在所述第一通孔内制备第一导电层，包括：
在所述第一通孔内采用溅射沉积或灌注的方式制备所述第一导电层；所述第一导电层与所述驱动基板的电极电连接，且所述第一导电层的高度不小于所述第一通孔的高度。
6.根据权利要求1所述的制备方法，其特征在于，所述在所述第一通孔内物理气相沉积保护层，之后还包括：
使所述驱动基板的电极裸露。
7.根据权利要求1所述的制备方法，其特征在于，所述保护层为氮化铝薄膜或镍铝薄膜。
8.根据权利要求1所述的制备方法，其特征在于，所述转移发光元件至所述驱动基板，包括：
在所述驱动基板的一侧制备过渡层；
在所述过渡层远离所述驱动基板的一侧制备凹槽；
将所述发光元件转移至所述凹槽内。
9.一种显示面板，所述显示面板由权利要求1至8中任一项所述的制备方法制得，其特征在于，包括：
驱动基板；所述驱动基板包括衬底和驱动电路层；
多个发光元件；设置于所述驱动基板一侧；
平坦层，设置于所述驱动基板的一侧，且封装所述发光元件；其中，所述平坦层上设置有第一通孔和第二通孔，使所述驱动基板的电极裸露于所述第一通孔内以及所述发光元件的电极裸露于所述第二通孔内；定义所述第一通孔远离所述衬底一端的半径为R1，靠近所述衬底一端的半径为r1，0.2R1<r1≤0.8R1；
第一导电层，设置于所述第一通孔内，且填充所述第一通孔；所述第一导电层的高度不小于所述第一通孔的高度；
保护层，设置于所述第一通孔与所述第一导电层之间，且覆盖所述第一通孔的内侧壁；
第二导电层，设置于所述第二通孔内，且延伸出所述第二通孔远离所述驱动基板的一端并覆盖所述第一导电层远离所述驱动基板的一端；所述驱动基板的电极与所述发光元件的电极通过所述第一导电层和所述第二导电层导通。
10.根据权利要求9所述的显示面板，其特征在于，还包括过渡层，所述过渡层设置于所述平坦层与所述驱动基板之间；所述过渡层远离所述驱动基板的一侧设置有凹槽，所述发光元件设置于所述凹槽内。
CN202210952741.4A 2022-08-09 2022-08-09 显示面板的制备方法 Active CN115425120B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210952741.4A CN115425120B (zh) 2022-08-09 2022-08-09 显示面板的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210952741.4A CN115425120B (zh) 2022-08-09 2022-08-09 显示面板的制备方法

Publications (2)

Publication Number Publication Date
CN115425120A CN115425120A (zh) 2022-12-02
CN115425120B true CN115425120B (zh) 2023-10-20

Family

ID=84195697

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210952741.4A Active CN115425120B (zh) 2022-08-09 2022-08-09 显示面板的制备方法

Country Status (1)

Country Link
CN (1) CN115425120B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116053387A (zh) * 2023-03-07 2023-05-02 惠科股份有限公司 显示面板制作方法与显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106571371A (zh) * 2015-10-09 2017-04-19 群创光电股份有限公司 阵列基板及其应用装置与组装方法
CN108321169A (zh) * 2017-12-04 2018-07-24 友达光电股份有限公司 像素结构
CN111048568A (zh) * 2019-12-25 2020-04-21 上海天马微电子有限公司 显示面板及显示装置
CN112750854A (zh) * 2021-02-04 2021-05-04 上海天马微电子有限公司 显示面板及显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012112873A2 (en) * 2011-02-18 2012-08-23 3M Innovative Properties Company Flexible light emitting semiconductor device
TWI654762B (zh) * 2011-05-05 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN106941108B (zh) * 2017-05-23 2019-09-17 深圳市华星光电技术有限公司 微发光二极管显示面板及其制作方法
CN108493209B (zh) * 2018-05-24 2020-06-23 京东方科技集团股份有限公司 一种显示基板、显示装置以及显示基板的制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106571371A (zh) * 2015-10-09 2017-04-19 群创光电股份有限公司 阵列基板及其应用装置与组装方法
CN108321169A (zh) * 2017-12-04 2018-07-24 友达光电股份有限公司 像素结构
CN111048568A (zh) * 2019-12-25 2020-04-21 上海天马微电子有限公司 显示面板及显示装置
CN112750854A (zh) * 2021-02-04 2021-05-04 上海天马微电子有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
CN115425120A (zh) 2022-12-02

Similar Documents

Publication Publication Date Title
US11923382B2 (en) Method of fabricating array substrate, array substrate and display device
US11832501B2 (en) Display panel
KR20240045195A (ko) 투명 유기 발광 표시 장치 및 이의 제조방법
WO2021212313A1 (zh) 显示基板及其制备方法、显示装置
CN110416434A (zh) 显示基板及其制备方法、显示装置
CN101859794B (zh) 显示装置及制造显示装置的方法
CN106531768A (zh) 一种有机电致发光显示面板及其制备方法
CN113658990B (zh) 显示面板及其制备方法、显示装置
CN111524952B (zh) 显示基板及其制备方法、显示装置
CN110462830A (zh) 显示基板及其制备方法、显示面板和显示装置
CN115425120B (zh) 显示面板的制备方法
CN108878677B (zh) 显示面板和显示装置
WO2021189669A1 (zh) 显示基板及其制备方法、显示母板和显示装置
CN100435380C (zh) 带支撑板的有机电致发光器件及其制作方法
CN110211994A (zh) 阵列基板及其制造方法、有机发光二极管显示器
CN106575715A (zh) 显示装置和电子装置
CN114156286B (zh) 显示面板
CN113299746B (zh) Micro LED显示面板及其制备方法
CN112289948B (zh) 有机发光二极体显示面板及其制作方法
CN112928195A (zh) 发光基板和制备发光基板的方法、显示装置
US11950450B2 (en) Display substrate and method of manufacturing the same and electronic device
WO2024040843A1 (zh) 显示面板及其驱动基板
CN114335109A (zh) 显示面板及其制备方法
US20240049570A1 (en) Display substrate and manufacturing method thereof, and display device
CN115241242A (zh) 一种显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant