JP2005109063A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2005109063A JP2005109063A JP2003339053A JP2003339053A JP2005109063A JP 2005109063 A JP2005109063 A JP 2005109063A JP 2003339053 A JP2003339053 A JP 2003339053A JP 2003339053 A JP2003339053 A JP 2003339053A JP 2005109063 A JP2005109063 A JP 2005109063A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating film
- wiring
- semiconductor device
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】 銅からなる第1電極112、第2電極120、第3電極136が各層の絶縁膜に埋め込み形成され、第1電極112と第2電極120の間に第3絶縁膜114が形成され、第2電極120と第3電極136の間に第5絶縁膜122が形成されている。第1電極112と第2電極120は、第3絶縁膜114を誘電体として第1MIMキャパシタを形成し、第2電極120と第3電極136は、第5絶縁膜122を誘電体として第2MIMキャパシタを形成している。2つのキャパシタを積層した構造とすることにより、同一層にキャパシタを形成する構造に比べて、同じ半導体基板上の面積でも容量をおよそ2倍に増大したMIMキャパシタを実現できる。
【選択図】 図1
Description
図1〜図2を参照しながら、本発明の実施の形態1について説明する。
図3〜図4を参照しながら、本発明の実施の形態2について説明する。
104 第2絶縁膜
106 ビア
108 第1配線層
110 第1配線
112 第1電極
114 第3絶縁膜
116 第4絶縁膜
120 第2電極
122 第5絶縁膜
126 第2配線層
128 第6絶縁層
134 第2配線
136 第3電極
138 第7絶縁膜
140 電極パッド
142 保護膜
Claims (5)
- 半導体基板上に下層から順に第1の金属電極、第2の金属電極、第3の金属電極が形成され、前記第1の金属電極と前記第2の金属電極との間に第1の容量絶縁膜が形成され、前記第2の金属電極と前記第3の金属電極との間に第2の容量絶縁膜が形成された半導体装置。
- 前記第1の金属電極と前記第3の金属電極との間の層の絶縁膜に、前記第1の金属電極と前記第3の金属電極とを電気的に接続するビア部が形成されたことを特徴とする請求項1記載の半導体装置。
- 前記第1および第2の容量絶縁膜が窒化シリコン膜であることを特徴とする請求項1または2記載の半導体装置。
- 前記第1の金属電極、前記第2の金属電極および前記第3の金属電極が同一の金属材料からなり、それぞれの底面および側面に前記金属材料の拡散を防止する拡散防止膜が形成されたことを特徴とする請求項1または2記載の半導体装置。
- 前記拡散防止膜が窒化金属膜であることを特徴とする請求項4記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003339053A JP2005109063A (ja) | 2003-09-30 | 2003-09-30 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003339053A JP2005109063A (ja) | 2003-09-30 | 2003-09-30 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005109063A true JP2005109063A (ja) | 2005-04-21 |
Family
ID=34534346
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003339053A Pending JP2005109063A (ja) | 2003-09-30 | 2003-09-30 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005109063A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100454541C (zh) * | 2006-01-31 | 2009-01-21 | 恩益禧电子股份有限公司 | 半导体器件 |
WO2015097593A1 (en) * | 2013-12-27 | 2015-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9553042B2 (en) | 2014-08-25 | 2017-01-24 | Renesas Electronics Corporation | Semiconductor device and manufacturing method therefor |
US9653479B2 (en) | 2015-03-19 | 2017-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
US9728559B2 (en) | 2015-02-06 | 2017-08-08 | Semiconductor Energy Laboratory Co., Ltd. | Device, manufacturing method thereof, and electronic device |
US20210343829A1 (en) * | 2014-04-30 | 2021-11-04 | Stmicroelectronics, Inc. | Dram interconnect structure having ferroelectric capacitors exhibiting negative capacitance |
-
2003
- 2003-09-30 JP JP2003339053A patent/JP2005109063A/ja active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100454541C (zh) * | 2006-01-31 | 2009-01-21 | 恩益禧电子股份有限公司 | 半导体器件 |
US9704868B2 (en) | 2013-12-27 | 2017-07-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2015144267A (ja) * | 2013-12-27 | 2015-08-06 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9356054B2 (en) | 2013-12-27 | 2016-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
WO2015097593A1 (en) * | 2013-12-27 | 2015-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US20210343829A1 (en) * | 2014-04-30 | 2021-11-04 | Stmicroelectronics, Inc. | Dram interconnect structure having ferroelectric capacitors exhibiting negative capacitance |
US11664415B2 (en) * | 2014-04-30 | 2023-05-30 | Stmicroelectronics, Inc. | Method of making interconnect structure having ferroelectric capacitors exhibiting negative capacitance |
US9553042B2 (en) | 2014-08-25 | 2017-01-24 | Renesas Electronics Corporation | Semiconductor device and manufacturing method therefor |
US9728559B2 (en) | 2015-02-06 | 2017-08-08 | Semiconductor Energy Laboratory Co., Ltd. | Device, manufacturing method thereof, and electronic device |
US10074672B2 (en) | 2015-02-06 | 2018-09-11 | Semiconductor Energy Laboratory Co., Ltd. | Device, manufacturing method thereof, and electronic device |
US10707239B2 (en) | 2015-02-06 | 2020-07-07 | Semiconductor Energy Laboratory Co., Ltd. | Device, manufacturing method thereof, and electronic device |
US9653479B2 (en) | 2015-03-19 | 2017-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
US10050060B2 (en) | 2015-03-19 | 2018-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9691684B2 (en) | Integrated circuit device including through-silicon via structure and decoupling capacitor and method of manufacturing the same | |
US7919803B2 (en) | Semiconductor memory device having a capacitor structure with a desired capacitance and manufacturing method therefor | |
US6436787B1 (en) | Method of forming crown-type MIM capacitor integrated with the CU damascene process | |
KR100642633B1 (ko) | 엠아이엠 캐패시터들 및 그의 제조 방법 | |
TW544738B (en) | Semiconductor having capacitor and method of producing the same | |
US20100164062A1 (en) | Method of manufacturing through-silicon-via and through-silicon-via structure | |
KR100796499B1 (ko) | 커패시터를 갖는 반도체 소자 및 이의 제조방법 | |
KR20000053364A (ko) | Beol 감결합 커패시터 | |
US20070111496A1 (en) | Semiconductor device having dual stacked MIM capacitor and method of fabricating the same | |
US20210343731A1 (en) | METHOD AND STRUCTURES PERTAINING TO IMPROVED FERROELECTRIC RANDOM-ACCESS MEMORY (FeRAM) | |
US20240096929A1 (en) | Method of making semiconductor device including metal insulator metal capacitor | |
US20180122580A1 (en) | Multilayer thin-film capacitor | |
US20230207448A1 (en) | Three dimensional mim capacitor having a comb structure and methods of making the same | |
US20080135910A1 (en) | Semiconductor device and method of fabricating the same | |
JP2008300676A (ja) | 半導体装置およびその製造方法 | |
JP2008218902A (ja) | 半導体装置およびその製造方法 | |
JP2004342787A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2005109063A (ja) | 半導体装置 | |
JP4118202B2 (ja) | 半導体装置及びその製造方法 | |
KR20200091192A (ko) | 반도체 장치 및 그 제조 방법 | |
KR20230012403A (ko) | 개선된 FeRAM(Ferroelectric Random-Access Memory)에 관한 방법 및 구조 | |
JP2004095754A (ja) | キャパシタ | |
US7276412B2 (en) | MIM capacitor of semiconductor device and manufacturing method thereof | |
JP2007095898A (ja) | 半導体記憶装置及びその製造方法 | |
KR101044612B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Effective date: 20051219 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060221 |
|
A521 | Written amendment |
Effective date: 20060308 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
RD04 | Notification of resignation of power of attorney |
Effective date: 20060428 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
A131 | Notification of reasons for refusal |
Effective date: 20070403 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20070828 Free format text: JAPANESE INTERMEDIATE CODE: A02 |