CN100474502C - 半导体器件的制造方法 - Google Patents
半导体器件的制造方法 Download PDFInfo
- Publication number
- CN100474502C CN100474502C CNB2005100686873A CN200510068687A CN100474502C CN 100474502 C CN100474502 C CN 100474502C CN B2005100686873 A CNB2005100686873 A CN B2005100686873A CN 200510068687 A CN200510068687 A CN 200510068687A CN 100474502 C CN100474502 C CN 100474502C
- Authority
- CN
- China
- Prior art keywords
- film
- interlayer dielectric
- substrate
- tft
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种用于制造具有高性能和可靠性的半导体器件的方法。可以避免在绝缘膜上形成电极或布线之后的干法蚀刻期间造成的蚀刻损害。该损害的避免是通过形成导电层使干法蚀刻过程中产生的带电粒子不能进入半导体层中。因此,本发明的一个目的在于提供一种方法,用于不造成对晶体管特性的损害,尤其是在具有微型结构的薄膜晶体管中。
Description
技术领域
本发明涉及一种包含含有薄膜晶体管(以下称作TFT)的电路的半导体设备,以及一种用于制造该半导体设备的方法。例如,本发明涉及以液晶显示面板、EL(场致发光)显示器、EC显示器等为代表的电光器件。此外,本发明涉及一种用于提高用处理速度、由TFT构成的电气器件,例如,中央处理单元(CPU),以及一种用于制造该电气器件的方法。另外,本发明涉及一种具有这些电光器件和电气器件作为组件的电气设备。
背景技术
近年来,利用在具有绝缘表面的基板上形成的半导体膜制成了薄膜晶体管(TFT),并且具有由该TFT构成的大型集成电路的半导体设备得到了长足发展。
在具有这样的大型集成电路的半导体设备中,构成该半导体设备的每个器件都是小型化和集成化的。
因此,随着器件的小型化和集成化,实现例如在构成TFT后形成多层布线的过程,就变得更加重要的多。在形成多层布线的过程中,会反复地进行制成TFT后形成绝缘膜、形成接触孔、以及形成布线的一系列过程。
在形成多层布线的过程中,接触孔通常是通过进行绝缘膜的成型、图案化(patterning)、以及蚀刻过程而形成在绝缘膜上。
然而,当该接触孔形成时很明显会发生损坏该绝缘膜的现象(例如,见参考文献1,公开号为No.H5-166945的日本专利)
干法蚀刻和湿法蚀刻可作为在绝缘膜上形成接触孔的方法。然而,由于装置尺寸的最小化,为了形成微小的接触孔,通常采用的是利用了等离子的干法蚀刻技术。
然而,人们担心在干法蚀刻过程中的物理损坏、充电损害、由X射线或紫外线辐射引起的损害等等会破坏TFT的晶体管的特性。
特别是,当产生了用于蚀刻的等离子时,在TFT上的绝缘膜中形成接触孔的时候,电子、离子等带电粒子会穿过绝缘膜射入TFT的栅极或栅布线,或者是源极或漏极。当接触孔形成在多层布线结构的层间绝缘膜中时,无论该层间绝缘膜在TFT的上层是怎样构成,带电粒子都会射入。例如,当接触孔形成在与TFT直接接触的第一层间绝缘膜中时,带电粒子会射入栅极或栅布线,或者是源极或漏极。此外,当连接栅极或栅布线、或源极或漏极的第二布线形成于第一层间绝缘膜的上方,并且第二层间绝缘膜形成在该第二布线的上方时,在该第二层间绝缘膜中形成接触孔的时候带电粒子会射入该第二布线中。而且由于第二布线与栅极或栅布线、或源极或漏极连接,带电粒子会穿过该第二布线射入到栅极或栅布线,或源极或漏极。换句话说,当形成接触孔时,通过操作设置于下层作为天线的布线,带电粒子射入到栅极或栅布线、或源极或漏极中。然后,到达了栅极或栅布线、或源极或漏极的带电粒子在TFT的栅极或栅布线与源极(或漏极)区域之间产生了电势差。从而,栅绝缘膜上被施加了电场,并且当该电场很强时会使该栅绝缘膜受到介电击穿的损害。就算该栅绝缘膜没有被击穿,晶体管的特性也会受到损害,例如,TFT的阈值电压改变,或者特征值中的变数增加。
而且,在具有微小结构的TFT中,这种晶体管特性的损害会更加明显。
这是因为射入的带电粒子集中在一个很小的区域,而栅绝缘膜中产生的电场变得相对更大了。因而,在具有微小结构的TFT中对TFT的损害会更严重。
发明内容
本发明的一个目的在于防止在制造TFT的过程中,在形成了TFT之后的对层间绝缘膜进行干法蚀刻的过程中造成的蚀刻损害。并且,本发明的另一个目的是提供一种不会损害晶体管特性,特别是具有微小结构的TFT特性的方法。
电极形成之后,干法蚀刻期间的损害被认为是由绝缘材料,例如层间绝缘膜或抗蚀剂引起的,只有它在形成了TFT之后在层间绝缘膜中形成接触孔时,存在于与TFT电连接的电极或布线上。换句话说,在蚀刻过程中产生的带电粒子穿过绝缘膜射入导电膜,也就是与TFT电连接的电极或布线。这被认为导致了TFT性能的损害。
根据本发明,当电极或布线与形成在绝缘膜下方的TFT电连接时,其中该绝缘膜中形成有接触孔,在该电极或布线的上方形成了不与该TFT电连接的导电材料膜。因此,在进行蚀刻以形成接触孔的时候,可以防止蚀刻过程造成的损害。
通过形成这样一种导电材料膜,可以防止由等离子产生的带电粒子扩散进入导电材料膜而触及下层中的TFT。因此,可以防止对TFT的晶体管特性造成的损害。
换而言之,由等离子产生的带电粒子被捕获在具有浮动电位的导电材料膜中,并且不能触及TFT。因此,可以避免对TFT特性的损害,例如,由于带电粒子的射入对TFT的栅绝缘膜造成的损害。
这种导电材料膜在本说明书中被称为“盖膜”(“cap film”)。这是因为该导电材料膜在蚀刻过程中通过覆盖而保护诸如TFT这样形成在下层中的元件。尤其是当导电材料膜为金属膜时,该导电材料膜被称作“金属盖膜”。
本发明包括以下构造。下文中描述了一种在形成了与TFT连接的电极或布线之后,使在绝缘膜内形成接触孔期间造成的损害最小化的方法,其中该绝缘膜位于电极或布线的上方。这是因为在形成了上部穿过电极或布线与TFT连接的大型电极之后,在蚀刻形成接触孔时,由电极或布线构成的大型电极的上部起着聚集带电粒子的天线的作用。这样,显然可防止蚀刻损害,因而本发明具有显著的有利效果。当然,任何层的绝缘膜都可以蚀刻,只要是为形成接触孔而进行蚀刻。
根据本发明,一种用于制造半导体设备的方法包括以下过程:在基板上形成半导体层、栅绝缘膜和栅极;在该半导体层、栅绝缘膜和栅极上形成层间绝缘膜;在该层间绝缘膜上形成导电膜;以及通过干法蚀刻在该层间绝缘膜和导电膜中形成接触孔。
根据本发明,一种用于制造半导体设备的方法包括以下过程:在基板上形成半导体层、栅绝缘膜和栅极;在该半导体层、栅绝缘膜和栅极上形成层间绝缘膜;在该层间绝缘膜上形成导电膜;在该层间绝缘膜和导电膜内形成接触孔;形成穿过该接触孔与该半导体层或栅极相连接的第二电极;以及利用该第二电极作为掩模以自对准方式除去部分导电膜。
根据本发明,该导电膜包含Ti、Ta、W,或其氮化物。
根据本发明,一种用于制造半导体设备的方法包括以下过程:在基板上形成半导体层、栅绝缘膜和栅极;在该半导体层、栅绝缘膜和栅极上形成第一层间绝缘膜;在该第一层间绝缘膜上形成第一导电膜作为第一盖膜;在该第一层间绝缘膜和第一盖膜内形成第一接触孔;形成穿过该第一接触孔与该半导体层或栅极相连接的第二电极;利用第二电极作为掩模以自对准方式去除部分第一导电膜;在第一层间绝缘膜和第二电极上形成第二层间绝缘膜;在该第二层间绝缘膜上形成第二导电膜作为第二盖膜;以及通过干法蚀刻在该第二层间绝缘膜和第二盖膜内形成第二接触孔。
根据本发明,所述栅极层为栅布线的一部分。
根据本发明,所述栅极与所述栅布线电连接。
根据本发明,所述第二电极为布线的一部分。
根据本发明,所述第二电极与布线电连接。
根据本发明,第三电极穿过所述第二接触孔形成在所述第二导电膜之上。
根据本发明,所述第三电极为布线的一部分。
根据本发明,所述第三电极与布线电连接。
根据本发明,所述第二层间绝缘膜为平面膜。
根据本发明,所述第一导电膜包含Ti、Ta、W,或其氮化物。
根据本发明,所述第二导电膜包含Ti、Ta、W,或其氮化物。
根据本发明,所述第二层间绝缘膜包含有机材料。
根据本发明,所述第二层间绝缘膜含有由硅氧烷形成的氧化硅膜。
根据本发明,所述第一导电膜不被去除的部分用作为第二电极部分。
此外,在本说明书中所述半导体设备(器件)的意思是利用半导体特性起作用的设备(器件),电光器件、电气器件、半导体电路、或者电气设备都是半导体设备(器件)。
根据本发明,尽管在形成电极后对层间绝缘膜进行干法蚀刻,但干法蚀刻过程中由等离子产生的带电粒子并不穿过绝缘膜射入TFT。因此,不会损害TFT晶体管的特性,从而可获得一种可靠的半导体设备。
附图说明
图1A至1D分别表示根据本发明的特定方面的半导体设备制造过程的横截面图;
图2A至2C分别表示根据本发明的特定方面的半导体设备制造过程的横截面图;
图3表示根据本发明的特定方面的半导体设备制造过程的横截面图;
图4A和4B分别表示根据本发明特定方面的TFT的晶体管特性的曲线图;
图5表示常规技术的TFT的晶体管特性的曲线图;
图6表示根据本发明特定方面的TFT的晶体管特性的曲线图;
图7表示常规技术的TFT的晶体管特性的曲线图;
图8表示根据本发明特定方面的TFT的晶体管特性的曲线图;
图9A至9E分别表示根据本发明的特定方面的液晶显示器制造过程的横截面图;
图10为根据本发明特定方面的液晶显示器的顶视图;
图11A至11D分别表示根据本发明的特定方面利用滴注液晶的方法制造液晶显示器过程的横截面图和透视图;
图12A至12D分别表示根据本发明的特定方面利用滴注液晶的方法制造液晶显示器过程的顶视图;
图13A和13B分别表示根据本发明的特定方面利用滴注液晶的方法制造液晶显示器过程的视图;
图14A和14B为根据本发明特定方面的液晶显示器的顶视图;
图15为根据本发明特定方面的液晶显示器的横截面图;
图16为根据本发明特定方面的EL显示器的横截面图;
图17A至17C分别表示根据本发明特定方面的CPU制造过程的横截面图;
图18A至18C分别表示根据本发明特定方面的CPU制造过程的横截面图;
图19A至19C分别表示根据本发明特定方面的CPU制造过程的横截面图;
图20A和20B分别表示根据本发明特定方面的CPU制造过程的横截面图;
图21为根据本发明特定方面的CPU顶视图;
图22A至22E分别表示根据本发明特定方面的ID芯片制造过程的横截面图;
图23A至23C分别表示根据本发明特定方面的ID芯片制造过程的横截面图;
图24A至24C分别表示根据本发明特定方面的ID芯片制造过程的横截面图;
图25A至25C分别表示根据本发明特定方面的ID芯片制造过程的横截面图;
图26A和26B分别表示根据本发明特定方面的ID芯片制造过程的横截面图;
图27A至27D分别表示应用本发明的电气设备实例;
图28A至28D分别表示应用本发明的电气设备实例;
图29A和29B分别表示常规TFT的晶体管特性的曲线图;
图30A至30C分别表示根据本发明特定方面的EL显示器制造过程的横截面图;
图31A和31B分别表示根据本发明特定方面的顶部发光EL显示器制造过程的横截面图;
图32表示根据本发明特定方面的顶部发光EL显示器制造过程的横截面图;
图33表示根据本发明特定方面的顶部发光EL显示器制造过程的横截面图;以及
图34A和34B分别表示根据本发明特定方面的反射式液晶显示器制造过程的横截面图。
具体实施方式
[实施方式]
下面将参照附图描述本发明的实施方式。然而,本领域技术人员容易明白,本发明可采用多种方式并且显然有多种变化和改动方式,除非这种变化和改动与本发明的目的和范围相背离。因此,对本发明的解释并不限于对本实施方式的描述。
以下参照附图1A至1D、图2A至2C和图3描述根据本实施方式的半导体设备的制造过程。
首先,制造薄膜晶体管(TFT)。在基板101上形成底膜102、作为有源层的半导体层103、栅绝缘膜104,以及栅极105(图1A)。
还可使用表面上形成有绝缘膜的基板如玻璃基板、石英基板、或硅基板、或金属基板、或不锈钢基板作为基板101。或者,也可使用可经受加工温度的耐热塑料基板。
另外,形成底膜102,其由绝缘膜例如氧化硅膜(SiO)、氮化硅膜(SiN)、含氧的氮化硅膜(SiNO膜)、或含氮的氧化硅膜(SiON)构成。这里描述了使用单层膜作为底膜102的例子;然而,也可采用层叠的两层或更多层绝缘膜结构。而且,还可以不形成底膜。
另外,通过公知的手段(喷溅方法、LPCVD方法、等离子CVD方法等)沉积具有无定形结构的半导体膜。之后,通过公知的结晶化处理(激光结晶法、热结晶法、利用诸如镍等催化剂的热结晶法)获得晶体半导体膜,通过光掩模使该晶体半导体膜图案化形成所希望的形状而构成半导体层103。尽管该晶体半导体膜的材料不限,但优选通过使用硅(Si)或锗化硅(SiGe)合金来制成该晶体半导体膜。
通过等离子CVD等方法形成的微晶体半导体膜可以通过激光进一步结晶而作为晶体半导体膜使用。
通过引入杂质在该半导体层103中形成沟道形成区120、低浓度杂质区121、以及高浓度杂质区122。
栅绝缘膜104由通过等离子CVD方法或喷溅方法形成单层结构或多层结构的含硅绝缘膜构成。
栅极105采用单层导电膜结构或者两层或更多层导电膜的层叠结构构成。当两层或更多层导电膜被层叠时,栅极可通过层叠选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)和铝(Al)中的元素,或含有该元素作为主要成分的合金材料或化合物材料形成。此外,栅极可用以掺入杂质元素如磷(P)的多晶硅膜为代表的半导体膜构成。
在本实施方式中,栅极105采用层叠膜构成,其中氮化钽(TaN)105a和钨(W)分别以30nm和370nm的厚度层叠。
栅极105可以作为栅布线的一部分构成,或者可以由单独地连接栅极105至栅布线的所述栅布线构成。
接着,通过覆盖半导体层103、栅绝缘膜104、以及栅极105形成第一层间绝缘膜106。
第一层间绝缘膜106由含硅的绝缘膜,例如氧化硅膜(SiO)、氮化硅膜(SiN)、或含氮的氧化硅膜(SiON)、或其层叠膜,通过等离子CVD方法或喷溅方法构成。当然,该第一层间绝缘膜106的材料并不限于含氧的氮化硅膜或氮化硅膜,或其层叠膜,也可使用其它的单层结构或层叠结构的含硅绝缘膜。
在本实施方式中,使用的是含氮的氧化硅膜(SiON)、氮化硅膜(SiN)、以及含氮的氧化硅膜(SiON)分别以50nm、50nm和600nm的厚度层叠而成的层叠膜作为第一层间绝缘膜106。
接着,在第一层间绝缘膜106上形成导电材料膜130。由于该导电材料膜130不与下层中的电极或布线接触,所以该导电材料膜130也不与TFT电连接。
优选采用难熔金属例如钛(Ti)、钽(Ta)、钨(W),或其氮化物作为导电材料膜130。这种难熔金属或其氮化物也可用作布线中的阻挡层金属,以及在形成接触孔时作为金属盖膜,这十分方便。
通过捕获干法蚀刻过程中产生的带电颗粒,该导电材料膜130具有防止对下方的电极或布线、绝缘膜、以及半导体层造成损害的功能。换句话说,由于导电材料膜130覆盖并保护了下层的层结构,因而该导电材料膜130可被称作“盖膜”。当该导电材料膜由金属构成时,该导电材料膜130还可被称作“金属盖膜”。
对第一层间绝缘膜106和导电材料膜130进行蚀刻以在该第一层间绝缘膜106和导电材料膜130中形成触及半导体层103的接触孔(图1B)。
电极或布线107和108通过形成穿过第一层间绝缘膜106上的接触孔的金属膜并使其图案化而制成。此时,导电材料膜130也被图案化。
由铝(Al)、钛(Ti)、钼(Mo)、钨(W)、或硅(Si)元素构成的膜,或者采用这些元素的合金膜可用于所述金属膜。该实施方式中,钛膜(Ti)、氮化钛膜(TiN)、硅-铝合金膜(Al-Si)、以及钛膜(Ti)分别以60nm、40nm、300nm和100nm的厚度进行层叠,之后图案化并蚀刻成预期的形状以形成电极或布线107和108。
每个电极或布线107和108都可以通过集成电极和布线构成,或者制成单独地将它们相互连接的电极和布线来构成。
此外,在导电材料膜130图案化之后,余下部分可用作为电极或布线107和108的一部分(图1C)。
接着,通过覆盖第一层间绝缘膜106和电极或布线107和108形成了起平面膜作用的第二绝缘膜109(图1D)。
感光或非感光有机材料(聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、苯并环丁烯、或抗蚀剂)可作为第二层间绝缘膜109。正型感光有机树脂或负型感光有机树脂可作为所述有机材料。
另一选择,用硅氧烷构成的绝缘膜或该绝缘膜的层叠结构可作为第二层间绝缘膜109。
硅氧烷由硅(Si)氧(O)键构成的骨架组成。可用至少包含氢的有机基团(例如烷基或芳烃基)作取代基。或者,可用氟基作取代基。另外,另一选择是,用至少包含氢和氟基的有机基团作为取代基。
在本实施方式中,通过旋涂法形成了硅氧烷制成的绝缘膜作为第二层间绝缘膜109。
在形成了第二层间绝缘膜109之后,在该第二层间绝缘膜109上部形成导电材料膜110(图2A)。由于该导电材料膜110不与下层的电极或布线接触,所以该导电材料膜110也不与TFT电连接。
此外,在导电材料膜110上形成抗蚀剂111并图案化。
用图案化的抗蚀剂111作为掩模,同过干法蚀刻对导电材料膜110和第二层间绝缘膜109进行蚀刻并形成接触孔。
以与导电材料膜130相同的方式,通过捕获干法蚀刻过程中产生的带电颗粒,该导电材料膜110具有防止对下方的电极或布线、绝缘膜、以及半导体层造成的损害的功能。
以与导电材料膜130相同的方式,当采用难熔金属例如钛(Ti)、钽(Ta)、钨(W),或其氮化物作为导电材料膜110时,该导电材料膜110也可用作布线中的阻挡层金属,以及在形成接触孔时作为金属盖膜,这十分方便。
之后,通过覆盖接触孔形成导电膜并使其图案化以构成布线112。在形成接触孔时使用的导电材料膜110在形成布线时可作为部分布线。
当用感光导电材料作为抗蚀剂时,不需要形成导电材料膜110。导电抗蚀剂本身可有效地抑制电荷射入TFT中。
根据本实施方式,甚至通过在绝缘膜上实施干法蚀刻形成接触孔也可抑制等离子充电造成的损害。因此,可获得具有高度晶体管特性的TFT,其可靠性得到了大大地提高。
[实施例1]
在本实施例中,在晶体管特性方面比较了用金属盖膜形成接触孔的TFT和没用金属盖膜形成接触孔的TFT,参见图4A和4B,图5至8,以及图29A和29B。
图29A表示不形成金属盖膜时制造的n-沟道TFT的栅电压和漏电流特征。图4A表示形成金属盖膜时制造的n-沟道TFT的栅电压和漏电流特征。
在图4A和图29A中,用横轴表示栅电压(VG[V]),纵轴表示漏电流(ID[A])。
图4A和图29A中,n-沟道TFT的沟道长度(L)和沟道宽度(W)分别为3μm和2μm,栅绝缘膜的厚度(本说明书中称作“Tox”)为55nm。
在图4A和图29A中,用实线表示接触孔形成之前的TFT特征,虚线表示接触孔形成之后的TFT特征。如图29A所示,在常规开口处,晶体管的特征移动或者通过栅绝缘膜漏向半导体膜(有源层)的栅泄露增加。然而,如图4A所示,当形成了金属盖膜时,晶体管特征几乎不移动并且几乎没有栅泄露。
换句话说,从图29A看显然对于作为阈值电压的栅电压VG,漏电流ID的升高比接触孔形成之前向正值方向移动了大约0.5V。然而,在接触孔形成附近的阈值电压没有波动。这证实了图29A中栅泄露电流在形成接触孔之后增加了,然而,图4可防止栅泄露电流的增加。
图4B和图29B中分别表示根据本发明制成的p-沟道TFT和根据常规方法制成的p-沟道TFT的栅电压和漏电流特征。
在图4B和图29B中,p-沟道TFT的沟道长度(L)和沟道宽度(W)分别为3μm和2μm,栅绝缘膜的厚度(Tox)为55nm。
图4B与图29B相比,图29B中可看见的栅电流泄露在本发明的p-沟道TFT中不会看见(图4B)。
图5和图6分别表示没有形成金属盖膜而制造的n-沟道TFT和形成了金属盖膜而制造的n-沟道TFT在ON状态下的栅泄露电流(Ig)变化的正态概率分布。换句话说,图5和图6中横轴表示在接触孔形成之后相对接触孔形成之前TFT的栅泄露电流增量,纵轴表示相对所述增量的累积频率。
图5与图6相比,用常规方法形成接触孔的TFT栅泄露电流较小并且有增加,其波动较大。而显然本发明的TFT中的栅泄露电流几乎没有任何增加和波动。
图7和图8分别表示没有用金属盖膜形成接触孔的n-沟道TFT和使用金属盖膜形成接触孔的n-沟道TFT的ID-VG曲线中,在接触孔形成之前的升高电压的变化。换句话说,在图7和图8中,横轴表示形成了金属膜的n-沟道TFT和未形成金属膜的n-沟道TFT之间的移动波动(接触孔形成之前n-沟道TFT的ID-VG曲线中升高电压的变化),纵轴表示累积频率。这样,图7和图8为绘制在正态概率纸上的数据,它表示了接触孔形成附近的特征量波动。当该绘制在正态概率纸上的数据达到线性时,可以说横轴所表示的特征量波动为正态分布。相反,当该绘制在正态概率纸上的数据不能达到线性时,该数据就不是正态分布。另外,该升高的电压表示当具有最大梯度的ID-VG曲线的切线电流值为1×10-12A时的电压,图中L和W分别表示栅长度和栅宽度。换句话说,当在横轴的0V附近存在标记,也就是绘图点时,在图7和图8中接触孔形成附近的TFT特征没有变化和有一些变化。
根据图7的结果,当未用金属盖膜形成接触孔时,所绘制的数据不能达到线性,并且曲线平缓正如具有较小L/W值的微型TFT的情况那样。换句话说,可以看出通过形成接触孔特征量波动变大,并且进一步地特征变化量变大了。这些元件的特征量波动变大被认为是由于加工过程中的损伤,因而不能成正态分布。另一方面,在图8所示的本发明的方法中,可以看到很少有元件出现大的波动量,并且也可以抑制具有较小L/W值的TFT的特征量波动和特征量变化。
如图6至图8所示,当使用本发明的盖膜形成接触孔时,可以抑制ID-VG曲线中接触孔形成附近的升高电压的波动,栅极漏电流的增加,或TFT特征量波动的增加。ID-VG曲线中升高电压的变化以及变化的增加会导致电路故障,而栅极漏电流的增加会导致电流消耗的增加。在用于形成接触孔的常规方法中,后加工处理中接触孔的形成会损害预期的TFT特性,甚至要调整例如ID-VG曲线中升高电压这样的TFT特性以达到预期值。特别是,该效果如同微型TFT中的情况。然而,可以看出根据本发明,在构成TFT的附近形成接触孔的过程中可以抑制TFT特性的移动和变化的增加,这十分有效。
以下参考附图1A至1D,图2A至2C以及图3说明根据本实施例的用于制造半导体设备的方法。另外,如实施方式中一样,相同元件使用相同的附图标记。
将含氧的氮化硅(SiNO膜)和含氮的氧化硅(SiON膜)分别以50nm和100nm的厚度通过等离子CVD方法沉积在玻璃基板101上作为底膜102。
将无定形硅膜以66nm的厚度通过等离子CVD方法沉积在底膜102上,接着,在500℃下加热1小时进行脱氢作用。之后,用含有促进晶体生长的催化剂元素的溶液涂覆该无定形硅膜。在本实施例中涂覆无定形硅膜用的溶液含有10ppm的镍(Ni)。然后将该无定形硅膜在550℃下加热4小时使之结晶,再将该无定形硅膜进一步用连续波激光束照射以提高其结晶度。
在用上述方式获得结晶硅膜之后,将一层新的无定形硅膜沉积在该结晶硅膜上并在存在氮气的情况下在550℃下加热4小时。根据该加热处理过程,结晶硅膜中的催化剂元素就移动到新沉积的无定形硅膜中。换句话说,催化剂元素被吸到了无定形硅膜当中。因此,结晶硅膜中的催化剂元素的浓度可得到降低。
然后,通过对结晶硅膜的图案化制作形成作为有源层103的岛状硅区。将用来控制阈值的杂质引入到该岛状硅区。在本实施例中,通过掺杂乙硼烷(B2H6)将硼(B)引入该岛状硅区。
通过等离子CVD方法用SiH4和N2O来沉积含氮的氧化硅膜(SiON膜),厚度为60nm。该SiON膜起栅绝缘膜104的作用。
通过喷溅方法将氮化钽膜(TaN膜)和钨膜(W膜)分别以300nm和370nm的厚度形成于该栅绝缘膜104上,并图案化以形成栅极105。
用栅极105作为掩模将杂质引入该岛状硅区。在本实施例中,形成n-沟道TFT时,施加50keV的电压并用3×1015cm-2剂量的磷化氢(PH3)将磷(P)掺杂到该岛状硅区。形成p-沟道TFT时,在施加40keV的电压并用2×1016cm-2剂量的乙硼烷(B2H6)的条件下,将硼(B)掺杂到该岛状硅区。
引入杂质之后,通过等离子CVD方法形成含氮的氧化硅膜(SiON膜),然后在存在氮气的情况下在550℃下加热4小时以活化杂质。
然后,通过等离子CVD方法形成50nm厚度的氮化硅膜(SiN膜)并进一步形成600nm厚度的含氮的氧化硅膜(SiON膜)。该SiN膜和SiON膜起第一层间绝缘膜106的作用。
整个元件在410℃下加热1小时,并通过从SiN膜中释放氢来实现加氢作用。
通过干法蚀刻的方法用CHF3蚀刻该层间绝缘膜的SiON膜以形成接触孔。在此情况下,SiN膜起着蚀刻阻止层的作用。之后,用干法蚀刻的方法蚀刻SiN膜。进一步,用三氟甲烷(CHF3)蚀刻栅绝缘膜。
形成接触孔之后,通过喷溅方法分别以60nm、40nm、300nm和100nm的厚度层叠钛膜(Ti膜)、氮化钛膜(TiN膜)、含硅的铝膜(Al-Si膜)以及钛膜(Ti膜)形成层叠膜。然后,使该层叠膜图案化以制成电极或布线107和108。
通过旋涂的方法将电极或布线107和108以及第一层间绝缘膜106用硅氧烷构成的绝缘膜涂覆,用其覆盖并在300℃下烘焙1小时以形成第二层间绝缘膜109。
在该第二层间绝缘膜109上形成金属盖膜110。在本实施例中,通过喷溅的方法形成100nm厚的钛膜(Ti膜)作为金属盖膜110。而且,图29A和29B、图5和图7中分别所示的TFT中并不形成该Ti膜,而是只在图4A和4B,图6和图8分别所示的TFT中形成。
然后,通过干法蚀刻的方法形成接触孔。在本实施例中,以流速分别为50sccm、50sccm、30sccm的四氟化碳(CF4)、氧(O2)和氦(He)作为蚀刻气体来进行蚀刻。
本说明书中所述的特性的比较是通过在接触孔形成之后用氨过氧化氢水去除Ti膜,并在由下层布线构成的电极上放置探针来测量得到的。用湿法蚀刻去除Ti膜是因为当进一步采用干法蚀刻来去除Ti膜时,除接触孔外的部分会由于干法蚀刻的影响而损坏。实际过程中金属盖膜可用作电极或布线部分而不必去除。
之后,在氢气存在的条件下在350℃下进行烘焙1小时实现加氢作用。从而,结晶硅膜中的悬挂键(dangling bond)被封端。
根据本实施例,显然当形成接触孔的同时形成盖膜的话,则接触孔形成附近的晶体管特性不会变化。从而可以制造出可靠的TFT。
另外如果需要的话,本实施例可以任意地与实施方式的任何内容相结合。
[实施例2]
本实施例描述了一种用于制造有源矩阵液晶显示器的方法,其中使用了反向交错式TFT作为开关元件。另外,图9A至9E中分别表示了制造过程的横截面图,而图10表示的是顶视图。
首先,在基板610上形成底绝缘膜611。优选用绝缘膜例如氧化硅膜、氮化硅膜、或含氮的氧化硅膜(SiOxNy)作为底绝缘膜611。除了非碱性玻璃基板外,还可用能够经受制造过程中的加工温度的耐热塑料基板作为基板610。在反射式液晶显示器中,半导体基板例如单晶硅、金属基板例如不锈钢、或者表面具有绝缘层的陶瓷基板也可以应用于该基板。
接着,在该底绝缘膜611上形成厚度为100nm到600nm的导电膜。选自钽(Ta)、钛(Ti)、钼(Mo)、钨(W)、铬(Cr)、硅(Si)、钪(Sc)、Nd、Al、和Cu,或者带有这些元素组合的合金膜(典型的有,Mo-W合金或Mo-Ta合金)可用作该导电膜。
利用光掩模形成抗蚀剂掩模以便采用干法蚀刻的方法或湿法蚀刻的方法进行蚀刻。通过该蚀刻过程,导电膜被蚀刻从而得到导电层612和640。导电层612作为TFT的栅极,而导电层640作为端电极。由于在后面过程中形成了薄半导体膜,因而优选将其端面蚀刻成渐缩形状使得覆盖层没有瑕疵。另外,还形成了电容电极或电容布线以构成存储电容。
抗蚀剂掩模去除之后,形成绝缘膜613用以覆盖导电层。形成的绝缘膜613的厚度为50nm至200nm,采用单层或层叠的绝缘膜,如氧化硅膜、氮化硅膜、或含氮的氧化硅膜(SiOxNy),其通过等离子CVD方法或喷溅的方法获得。例如,可采用下层为氮化硅膜,上层为氧化硅膜的层叠构造。此外,绝缘膜613作为TFT的栅绝缘膜。当然,栅绝缘膜并不限于上述材料,也可使用其它的绝缘膜例如氧化钽膜。然而,需要防止导电层612和640由于绝缘膜613的沉积温度造成的损坏。
然后,用等离子CVD方法在绝缘膜613的整个表面上形成晶体半导体膜614a,厚度为50nm至200nm(优选为100nm至150nm)。在本实施例中,用SiH4气体和F2气体作为气源来沉积半无定形(semi-amorphous)硅膜。得到的半无定形硅膜中所包含的C、N和O的浓度分别为3×1021cm-3或更小,优选为3×1020cm-3或更小。得到的半无定形硅膜中所包含的氢的浓度为1×1021cm-3,与无定形硅膜中的量相同。
在晶体半导体膜614a的整个表面上形成绝缘膜之后,通过进行图案化形成沟道保护膜616。图案化可以采用常规的光刻法技术实现或者采用背面曝光的方法以自动对准方式形成抗蚀剂掩模,其中导电层膜用作掩模。另外,沟道保护膜616优选由小型膜构成以防止半导体层被杂质例如有机物、金属物、或水蒸汽污染从而保证界面的洁净。
接着,通过光掩模使半导体层图案化以形成抗蚀剂掩模615(图9A)。之后,通过蚀刻半导体膜614a而形成半导体层614b作为TFT的有源层。
去除抗蚀剂掩模之后,形成了一种导电类型(n-型或p-型)的含杂元素的无定形半导体膜617,厚度为20nm至80nm。该赋予了一种导电类型(n-型或p-型)的含杂元素的无定形半导体膜617是通过公知的方法,例如等离子CVD方法或喷溅的方法整个形成。此外,可以形成赋予了一种导电类型(n-型或p-型)的含杂元素半的无定形半导体膜来代替该赋予了一种导电类型(n-型或p-型)的含杂元素的无定形半导体膜617。在本实施例中,赋予了n-型导电性的的含杂元素(磷)的无定形半导体膜被用作无定形半导体膜617,其也被称作n+层(欧姆接触层)。在本实施例中,通过CVD方法用SiH4气体、氢气、以及PH3(0.2%稀释)气体作为气源来获得无定形半导体膜617。
然后,由金属膜构成的第一导电膜通过喷溅的方法或者真空气相沉积法形成。第一导电膜的材料没有限制,只要该金属材料与无定形半导体膜617具有欧姆接触即可。例如可用选自于Al、Cr、Ta、和Ti的元素,含有这些元素作为组分的合金、带有这些元素组合的合金膜等等。在本实施例中,采用喷溅的方法形成了厚度为50nm至150nm的Ti膜,在Ti膜上的厚度为300nm至400nm的铝(Al)膜,以及厚度在100nm至150nm的另一Ti膜,作为第一导电膜。
通过进行光刻过程形成抗蚀剂掩模621,以及通过蚀刻去除不需要的部分形成布线618a和618b(其在后面的过程中作为源极布线和漏极)(图9B)。
接着,通过仍然使用该抗蚀剂掩模通过蚀刻所述赋予了一种导电类型的含杂元素的无定形半导体膜以形成源区或漏区619a和619b。该n+层被称为源区或漏区。之后,去除该抗蚀剂掩模(图9C)。
形成层间绝缘膜622。透光无机材料(例如氧化硅、氮化硅、或含氮的氧化硅)、感光或非感光有机材料(聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、苯并环丁烯,或抗蚀剂)、这些材料的层叠结构等可用作层间绝缘膜622。其它可用作层间绝缘膜622的材料膜如下:由含烷基的SiOx膜构成的绝缘膜,其可通过涂覆的方法获得,例如,石英玻璃、烷基硅氧烷聚合物、烷基倍半硅氧烷(silsesquioxane)聚合物、倍半硅氧烷聚合物氢化物等。硅氧烷基聚合物的例子有由TorayIndustries,Inc.生产的涂覆的绝缘膜材料PSB-K1和PSB-K31,或是由Catalysts & Chemicals Industries Co.,Ltd.生产的涂覆的绝缘膜材料ZRS-5PH。
另外,如果不需要的话,就不必都提供层间绝缘膜622。而且,如果需要的话,可以形成保护膜。
然后,将导电材料膜(盖膜)650,例如金属膜,沉积在该层间绝缘膜622上面。本实施例中,通过喷溅的方法形成了100nm厚的钛膜(Ti膜)。也可采用难熔金属例如钽(Ta)或钨(W),或者难熔金属的氮化物等例如氮化钛(TiN)或氮化钽(TaN)。
利用光掩模形成抗蚀剂掩模之后,通过干法蚀刻去除部分导电材料膜650和层间绝缘膜622以形成接触孔。形成接触孔时,用四氟化碳(CF4)、氧(O2)和氦(He)分别以50sccm、50sccm、和30sccm的流速作为蚀刻气体。并且,接触孔的底部触及到布线618a和618b。端部分中还去除了部分绝缘膜613。去除部分绝缘膜613的过程可以在形成层间绝缘膜之前进行。
去除抗蚀剂掩模之后,将第二导电膜沉积在整个表面上。然后,利用光掩模使该第二导电膜图案化以制成像素电极623和端电极644(图9D)。由于本实施例中制造的是反射式液晶显示面板,所以可通过喷溅的方法利用具有光反射性的金属材料例如Ag(银)、Au(金)、Cu(铜)、W(钨)、或Al(铝)来形成像素电极623和端电极644。
在制造透射式液晶显示面板的情况下,在形成像素电极623之前通过蚀刻去除导电材料膜650。之后,用透明导电膜例如氧化锡铟(ITO)、含氧化硅的氧化锡铟、氧化锌(ZnO)、或氧化锡(SnO2)形成像素电极623和端电极644。
图10表示了放大的部分像素区域的顶视图。图10中像素电极还没完全形成。在图10中,左侧像素中的像素电极已形成,而右侧像素中的像素电极尚未形成。图10中沿实线A-A’得到的图像对应于图9D中的像素部分的横截面视图,相同的元件用与图9D中相同的附图标记标注。导电材料膜650与像素电极623重叠。此外,提供了电容布线631,并且由像素电极623和与像素电极重叠的电容布线631构成了用栅绝缘膜作为作为电介质的存储电容。
根据前述过程,完成了用于液晶显示面板的TFT基板,其中基板610上形成了下栅极TFT(也被称作反向交错式TFT)以及像素电极。尽管本实施例所描述的沟道保护TFT为下栅极TFT,但并不仅限于下栅极TFT,可以任意地采用沟道蚀刻TFT。或者采用上栅极TFT。
本实施例采用了TFT的源极和漏极之间具有双沟道形成区域的构造(双栅极结构)。在本实施例中,有源层为半无定形硅膜,它的问题是TFT截止电流比无定形硅膜的升高了。因而,本实施例中采用了双栅极结构来解决这个问题。另外,本实施例也可采用多栅极结构如三栅极结构,而不限于双栅极结构,以降低截止电流的波动性。或者,采用单栅极结构来提高孔径比。
接着,形成取向膜624a以覆盖像素电极623。该取向膜624a优选用液滴释放法(droplet discharging method)、丝网印刷术、或者胶版印刷术形成。之后,在取向膜624a的表面上进行摩擦处理。
在相对的基板625上,形成了由着色层626a、遮光层(黑色基质)626b、以及外罩层627构成的滤色镜,并进一步形成了由透明电极或反射电极构成的相对电极628,在该相对电极628上形成了取向膜624b。接着,通过液滴释放法形成了具有封闭图案的密封剂以围绕与像素部分重叠的区域。这里,给出了通过液滴释放法形成的具有封闭图案的密封剂的例子以便滴加液晶。然而,在提供了具有开口部分的密封图案并将TFT基板连接到相对基板之后,也可以采用利用毛细现象注入液晶的浸渍涂布法(管吸(piping up)法)。
然后,在减压下滴加液晶629以防止气泡进入,并使两块基板彼此贴合。在闭环密封图案中可一次或多次滴加液晶629。主要使用扭转向列(TN)模式作为液晶629的对准模式。在该TN模式中,液晶分子的对准方向根据光入射至出射的偏振方向扭转90°。在制造TN液晶显示器的情况下,基板相互贴合以使得摩擦方向相互垂直。
一对基板之间的间隔可通过喷溅球状间隔物,形成由树脂构成的柱状间隔物,或者将填料混合入密封剂来保持。上述柱状间隔物由有机树脂材料构成,该有机树脂材料包括:选自于丙烯酸、聚酰亚胺、聚酰亚胺酰胺、以及环氧树脂的至少一种材料作为组份,氧化硅、氮化硅、和氧氮化硅中的任何一种,或者含有这些层叠膜的无机材料。
然后,基板被划线并分割。从一块基板得到多块面板的情况下,每块面板都是分离的。从一块基板得到一块面板的情况下,通过贴合预先切割的相对基板可省去上述划线和分割的步骤。
通过公知的方法将FPC(软性印刷电路)646连接至端电极644,二者之间具有各向异性的导电层645。根据前述过程制成了液晶模块(图9E)。此外,如果需要的话可贴上光学镀膜。在透射式液晶显示器的情况中,有源矩阵基板和相对基板都贴有偏振片。
如上所述,本实施例中利用了具有可靠晶体管特性的TFT来制造液晶显示面板。根据本实施例所制造的液晶显示面板可用作各种电子设备的显示部件。
尽管本实施例以上栅极TFT来描述TFT,但TFT并不限于这种结构,也可任意地采用下栅极TFT。TFT不限于单栅极TFT,可备选地采用具有多个沟道形成区域的多栅极TFT,例如具有双沟道形成区域的双栅极TFT.
此外,如果需要的话,可任意地将本实施例与实施方式以及实施例1的任何内容相结合。
[实施例3]
本实施例描述了一种利用液滴释放法来滴加液晶的例子。在本实施例中,图11A至11D、图12A至12D、图13A和13B、图14A和14B、以及图15分别表示了从一块大型基板1110上获得四块面板的面板制造实例。
图11A表示通过分配器(或喷墨)方法形成液晶层的横截面视图。从液滴释放装置1116的喷嘴1118释放、喷溅或滴加液晶材料1114,以覆盖被密封剂1112围着的像素部分1111。图11A中液滴释放器件1116的移动方向通过箭头表示。另外,还描述了移动喷嘴1118的例子,然而,可以使喷嘴固定而使基板移动以形成液晶层。
图11B表示的是透视图。在图11B中,可选择性地通过释放、喷溅或滴加使液晶材料1114只释放到被密封剂1112围着的部分,滴注面1115与喷嘴扫过方向111一致。
图11C和11D表示图11A中被虚线圈住的区域的放大横截面图。当液晶材料具有高粘度时,该液晶材料就被连续地释放,并以该液晶材料的每个液滴以彼此结合的方式粘附到表面上。另一方面,当液晶材料速度具有低粘度时,则该液晶材料被断续地释放;换句话说,液滴如图11D所示的方式滴加。
图11C中,分别地,附图标记1120表示反向交错式TFT,1221为像素电极,1122为导电材料膜(盖膜)。像素部分1111包括排列成矩阵构造的像素电极,与像素电极相连的开关元件(这里为反向交错式TFT),以及储存电容。
尽管本实施例中形成的是反向交错式TFT,但也可以形成其它的下栅极TFT或上栅极TFT。
以下将参照图12A至12D来说明面板的制作流程。
首先,制备在绝缘表面上具有像素部分1034的第一基板1035。该第一基板1035上预先提供了取向膜,进行了摩擦处理,并分散着球状间隔物或具有柱状间隔物,或者具有滤色镜。然后,如图11A所示,在惰性气体的存在下或减压条件下,在第一基板1035上的预定位置(围绕着像素部分1034的图案)通过分配器件或喷墨器件构成密封剂1032。将含有填料(直径为6μm至24μm)并且粘度为40Pa/-s至400Pa/-s的材料用作半透明密封剂1032。另外,优选选择在接触该密封材料的液晶中不会溶解的密封材料。可用丙烯酸基光固化树脂或丙烯酸基热固化树脂作为密封剂。密封剂1032还可以通过印制的方式形成,因为该密封剂1032只需形成简单的图案。
通过喷墨的方法滴加液晶1033到被密封剂1032围着的区域中(图12B)。具有能够通过喷墨方法来释放的粘度的已知液晶材料可用作液晶1033。由于液晶材料的粘度可以通过控制温度来设定,所以液晶材料适合于喷墨方法。通过喷墨方法,可以控制密封剂1032所围绕区域中的所需要的液晶1033量而不会浪费。
接着,在减压条件下将具有像素部分1034的第一基板1035贴合在具有相对电极和取向膜的第二基板1031上,以使气泡不会进入这两块基板之间(图12C)。此处,在贴合的同时用紫外辐射处理或者热处理密封剂1032。除了紫外辐射之外,还可用热处理。
图13A和13B表示了能够在贴合过程中或贴合之后实现UV辐射或热处理的贴合器件的实例。
在图13A和13B中,附图标记1041表示第一基板支持介质,1042为第二基板支持介质,1044为窗口,1048为下表面工作台,以及1049为光源。图13A和13B中,与图12相同组件用相同的附图标记表示。
下表面工作台1048安装有固化密封剂的加热器。第二基板支持介质具有窗口1044用以通过来自光源1049的紫外光。尽管未画出,但基板的对准是通过窗口1044来实现的。起着相对基板作用的第二基板1033预先切割成预期的大小并通过真空吸盘固定在第二基板支持介质1042上。图13A表示贴合之前的状态。
在贴合之时,第一基板支持介质和第二基板支持介质向下移动,并且第一基板1035和第二基板1031彼此贴合,然后用紫外光辐射固化贴合后的基板。图13B表示贴合之后的状态。
接着,用切割装置例如划线器、断裂器(breaker),滚式切割器等来切割第一基板1035(图12D)。通过这种方式,从一块基板制造出了四块面板。然后通过已知的方法将FPC连接到面板上。
可用玻璃基板或塑料基板作为第一基板1035和第二基板1031。
图14A表示了根据前述过程获得的液晶模块的顶视图。图14B表示了另一种液晶模块的顶视图例子。
图14A中,附图标记1201表示有源矩阵基板,1206表示相对基板,1204表示像素部分,1207表示密封剂,以及1205表示FPC。此外,通过液滴释放方法来释放液晶,并且将一对基板1201和1206在减压条件下用密封剂贴合。
在使用具有由半无定形半导体例如半无定形硅膜构成的有源层的TFT情况下,还可制造部分驱动电路并且可以制造如图14B所示的液晶模块。另外,如果具有由半无定形硅膜构成的有源层的TFT不能形成驱动电路,就安装IC芯片。
此外,半无定形半导体表示一种薄膜,其包括的半导体具有在无定形半导体和具有晶体结构(包括单晶和多晶)的半导体之间的中间构造。这种半无定形半导体是具有第三种情况的半导体,其像自由能以及具有短程有序和晶格畸变的晶体半导体一样稳定,其结晶粒度设定为0.5nm至20nm,并可通过分散在非单晶半导体中而存在。半无定形半导体的Raman光谱向小于520cm-1的较低波数一边偏移。X射线衍射中观察到从硅晶格中产生的(111)或(220)衍射峰值。含有至少1原子%或更多的氢或卤素以将悬挂键封端。这里为方便起见,将这种半导体称作半无定形半导体(SAS)。另外,优选的具有较高稳定性的半无定形半导体可通过进一步促进晶格畸变以包含稀有气体元素,如氦、氩、氪或氖而获得。
另外,可通过进行硅化物气体的辉光放电分解而获得SAS。典型的硅化物气体是SiH4,还可使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等等。并且,利用用氢或添加了一种或多种稀有气体元素氦、氩、氪或氖的氢来稀释的这种硅化物气体很容易形成SAS。硅化物气体优选以2倍至1000倍的稀释比来稀释。此外,硅化物气体的能带宽度可以通过在硅化物气体中混合碳化物气体例如CH4或C2H6,锗气体例如GeH4或GeF4或F2来调整,从1.5eV至2.4eV,或者从0.9eV至1.1eV。
例如,在使用加入了H2的SiH4气体或者用加入了F2的SiH4气体的情况下,用所形成的半无定形半导体制造出了TFT。在此情况下,TFT的亚阈值系数(S-值)可设定在0.35V/sec或更小,典型地为0.25V/sec至0.09V/sec,流动性可设定为10cm2/Vsec。例如,以上述使用半无定形半导体的TFT制成19-级环形振荡器时,电源电压为3V至5V时可获得1MHz,优选100MHz或更高的重复率特性。此外,电源电压为3V至5V时,反相变换器(inverter)每个阶段的滞后时间可设为26ns,优选为0.26ns或更短。
图14B中,附图标记1211表示有源矩阵基板,1216表示相对基板,1212表示源信号线驱动电路,1213表示栅信号线驱动电路,1214表示像素部分,1217表示第一密封剂,以及1515表示FPC。此外,通过液滴释放的方法释放液晶,并通过第一密封剂1217和第二密封剂1218贴合一对基板1211和1216。驱动电路部分1212和1213上没有液晶,而只在像素部分1214上提供液晶。提供第二密封剂1218用以加固整个面板。
所得到的液晶模块具有背光1304和光波导管1305,并被盖件1306覆盖。因此,图15中表示出了完成的有源矩阵液晶显示器(透射式)的部分横截面。另外,盖件和液体模块由粘合剂或有机树脂固定。由于图15所示的有源矩阵液晶显示器为透射式,所以在有源矩阵基板和相对基板上都贴了偏振片2603。
图15中,附图标记1300表示基板,1301表示像素电极,1302表示柱状间隔物,1307表示密封剂,1320表示着色层和遮光层对应于每个像素排布的滤色镜,1321为相对电极,1322和1323为取向膜,1324为液晶层,1319为保护膜,以及1325为导电材料膜(盖膜)。
另外,如果需要的话,可任意地将本实施例与实施方式以及实施例1和2的任何内容相结合。
[实施例4]
本实施例参照图16描述了一种用于制造EL(电致发光)显示器的方法实例。
本实施例描述了双面发光显示器作为EL显示器的实例,还描述了用于制造该双面发光显示器的方法。
首先,在基板400上形成底绝缘膜410。为了使光发射通过作为一块显示面的基板,可以用玻璃基板或石英基板作为基板400,其都具备透光性。此外,还可以采用能够经受加工温度的具有耐热性的透光塑料基板。这里,用的是玻璃基板作为基板400。另外,该玻璃基板的折射率大约为1.55。
由绝缘膜例如氧化硅膜、氮化硅膜、或含氮的氧化硅膜制成底膜作为底绝缘膜410。这里该底绝缘膜还具有透光性。尽管这里描述的是具有两层结构的底膜的例子,但其也可以是单层结构的前述绝缘膜,或者两层或更多层前述绝缘膜的层压层。并不是都须要形成底绝缘膜。
接下来,在底绝缘膜410上形成半导体层。通过公知的方法(喷溅方法、LPCVD方法、等离子CVD方法等等)沉积具有无定形结构的半导体膜形成该半导体层,通过公知的结晶化处理(激光结晶法、热结晶法、使用催化剂如镍等的热结晶法)获得晶体半导体膜,并使用第一光掩模使该晶体半导体膜上图案化形成预期的形状。该半导体层形成的厚度为25nm至80nm(优选30nm至70nm)。对晶体半导体膜的材料没有特别的限制。该晶体半导体膜优选由硅、硅-锗(SiGe)合金等构成。
另外,连续波激光器可用于该具有无定形结构半导体膜的结晶化处理。为了在结晶无定形半导体膜时获得大粒径的晶体,优选以基波的第二谐波至第四谐波使用能够连续振荡的固体激光器。典型的是,使用Nd:YVO4激光器(基波为1064nm)的第二谐波(532nm)或第三谐波(355nm)。在使用连续波激光器的情况下,从连续波YVO4激光器发出的输出为10W的激光通过非线性光学元件被转换成谐波。另一选择,可以通过将YVO4晶体与非线性光学元件放入谐振腔中来发射谐波。然后,优选通过光学系统将谐波形成辐射面上的矩形或椭圆形激光向物体发射,在这种情况中需要大约0.01MW/cm2至100MW/cm2(优选从0.1MW/cm2至10MW/cm2)的能量密度。通过相对于激光以大约10cm/s至2000cm/s的速度移动,可用激光来照射该半导体膜。
接着,在抗蚀剂掩模去除之后形成用于覆盖该半导体层的栅绝缘膜。通过等离子CVD方法、喷溅方法、或热氧化方法形成的该栅绝缘膜的厚度为1nm至200nm。用绝缘膜例如氧化硅膜、氮化硅膜、氮氧化硅膜来构成该栅绝缘膜。这里该栅绝缘膜还具有透光性。当使用等离子CVD方法形成厚度较薄的栅绝缘膜时,需要通过降低沉积速度来获得厚度较薄又具有良好可控制性的膜。例如,氧化硅膜的沉积速度可设定在6nm/min条件下,换句话说,RF电源设置为100W,10kHz,压力为0.3Torr,以及N2O气体流速为400sccm,SiH4气体流速为1sccm。
接着,在该栅绝缘膜上形成厚度为100nm到600nm的导电膜。这里,导电膜是通过喷溅方法形成的TaN膜和W膜的层叠结构。这里导电膜是通过层叠TaN膜和W膜形成的,然而,导电膜并不仅限于此。由Ta、W、Ti、Mo、Al和Cu,或者含有前述元素作为主要成分的合金材料或化合物材料的单层膜,或者由前述单层形成的层压层都可作为导电膜。或者,也可以采用以用杂质元素例如磷掺杂的多晶硅膜为代表的半导体膜。
用第二光掩模形成抗蚀剂掩模来进行干法蚀刻法或湿法蚀刻法的蚀刻过程。在该蚀刻过程中,导电膜被蚀刻形成TFT402R、402G、402B的栅极。
接着,去除抗蚀剂掩模之后用第三光掩模再形成新的抗蚀剂掩模。在这种情况下,进行掺入杂质元素以赋予半导体n-型导电性(典型地是磷(P)或砷(As))的第一掺杂过程以形成低浓度区,从而制成n-沟道TFT。该抗蚀剂掩模覆盖着将要形成p-沟道TFT的区域以及导电层附近。通过第一掺杂过程经由绝缘膜进行的完全掺杂过程形成了低浓度杂质区。用多个TFT驱动发光元件。然而,当该发光元件仅由p-沟道TFT驱动时,并不特别地需要上述掺杂过程。
抗蚀剂掩模去除之后,通过第四光掩模形成新的抗蚀剂掩模。进行掺入杂质元素以赋予半导体p-型导电性(典型地是硼(B))的第二掺杂过程以形成高浓度区。通过第二掺杂过程经由绝缘膜进行的完全掺杂过程形成了p-型高浓度杂质区。
然后,通过第五光掩模形成新的抗蚀剂掩模。进行掺入杂质元素以赋予半导体n-型导电性(典型地是磷(P)或砷(As))的第三掺杂过程以形成高浓度区,从而制成n-沟道TFT。该抗蚀剂掩模覆盖着将要形成p-沟道TFT的区域以及导电层附近。通过第三掺杂过程经由栅绝缘膜进行的完全掺杂过程形成了n-型高浓度杂质区。
之后,在去除抗蚀剂掩模并沉积了含氢绝缘膜411后,对加入该半导体层的杂质元素进行活化和加氢过程。该含氢绝缘膜411由通过PCVD方法获得的含氧的氮化硅膜(SiNO膜)构成。另外,在利用促进结晶化的金属元素,典型的有镍,来结晶半导体膜的情况下,也可以与活化过程同时进行吸除过程,用于减少沟道形成区域中的镍。并且,含氢绝缘膜411为第一层层间绝缘膜,换句话说,即含氧化硅的透光膜。
接着,形成平面膜412作为第二层层间绝缘膜。透光无机材料(氧化硅、氮化硅、含氮化物的氧化硅等),感光或非感光有机材料(聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、苯并环丁烯,或抗蚀剂)、前述材料的层压层结构等可用作平面膜412。另外,平面膜412还可以用通过涂覆的方法由含烷基的SiOx膜形成的绝缘膜,例如,石英玻璃、烷基硅氧烷聚合物、烷基倍半硅氧烷聚合物、氢化的倍半硅氧烷聚合物、氢化的烷基倍半硅氧烷聚合物等。硅氧烷基聚合物的例子有由Toray Industries,Inc生产的绝缘涂层膜材料PSB-K1和PSB-K31,或是由Catalysts & Chemicals Ltd.生产的绝缘涂层膜材料ZRS-5PH。
接着,形成作为第三层层间绝缘膜的透光层间绝缘膜413。提供作为第三层层间绝缘膜的层间绝缘膜413是为了保护作为第二层间绝缘膜的平面膜,当在后面的过程中使透明电极403图案化时,其作为蚀刻阻止层。然而,当使透明电极403图案化时第二层间绝缘膜412可以起到蚀刻阻止层膜作用时,就不需要第三层间绝缘膜413。
在层间绝缘膜411至413上形成导电材料膜(该膜)420。在本实施例中,同过喷溅的方法沉积形成了100nm厚的钛膜。难熔金属例如钽(Ta)或钨(W),或者上述难熔金属的氮化物等例如氮化钛(TiN)或氮化钽(TaN)可用作所述导电材料膜420。
通过第六掩模在层间绝缘膜411至413内形成接触孔。该接触孔的形成是通过干法蚀刻法。四氟化碳(CF4)、氧(O2)和氦(He)分别以流速50:50:30sccm各自用作蚀刻气体。
接着,去除第六掩模。形成导电膜(TiN/Al/TiN的层压层膜)之后,利用第八掩模将该导电膜蚀刻(用BCl3和Cl2的混合气体干法蚀刻)形成布线(例如TFT的源布线或漏布线,或者电流源布线)。TiN是与高耐热性平面膜具有良好粘附性的材料中的一种。另外,优选TiN中的氮含量少于44%以便与TFT的源区或漏区具有优良的欧姆接触。
利用第七掩模,形成透明电极403,也就是有机发光元件的阳极,其厚度为10nm至800nm。具有高功函(4.0eV或更高的功函)的透明导电材料,例如含Si元素的氧化锡铟(ITSO),或者作为2%至20%的氧化锌(ZnO)与氧化铟的混合物的氧化锌铟(IZO),以及氧化锡铟(ITO)可用作透明电极403。
利用第八掩模形成绝缘体(也称作堤岸(bank)等等)414,用于覆盖透明电极403的边缘。可以采用厚度为0.8μm至1μm的感光或非感光有机材料(聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、苯并环丁烯,或抗蚀剂),或者通过涂覆方法获得的SOG膜(例如含烷基的SiOx膜)作为绝缘体414。
通过汽相沉积方法或涂覆方法形成含有有机化合物的层404、480、405(405R、405G、和405B)、481、以及406。为提高可靠性,在含有有机化合物的层404形成之前,优选进行真空热处理以去除气泡。例如,在沉积有机化合物材料之前,优选在200℃至300℃的温度下在低压大气或惰性气体中进行热处理以去除包含在基板中的气体。在由具高耐热性的SiOx膜构成层间绝缘膜与堤岸的情况下,可以另外在较高温度(410℃)下进行热处理。
利用汽化掩模,可选择性地将氧化钼(MoOx)、4,4’-二[N-(1-萘基)-N-苯基-氨基]-联苯(α-NPD)、红荧烯共同汽化在透明电极403上,以形成含有机化合物的第一层404(空穴注入层)。
除了MoOx,还可使用具有高空穴注入特性的材料例如铜酞菁(CuPC)、钒氧化物(VOx)、钌氧化物(RuOx)、或钨氧化物(WOx)。或者,含有机化合物的第一层404可以通过涂覆具有高空穴注入特性的高分子量材料,例如聚(乙烯二氧噻吩)溶液(PEDOC)或聚(苯乙烯磺酸)溶液(PSS)而形成。
利用汽化掩模可选择性地将α-NPD沉积,以便在含有机化合物的第一层404上形成含有机化合物的第二层(空穴传输层)480。除了α-NPD,还可以使用以芳香胺基化合物为代表的具有高空穴传输特性的材料,例如4,4’-二[N-(3-甲基苯基)-N-苯基-氨基]-联苯(TPD)、4,4’,4”-三(N,N-二苯基-氨基)-三苯胺(TDATA)或4,4’,4”-三[N-(3-甲基苯基)-N-苯基-氨基]-三苯胺(MTDATA)。
选择性地形成含有机化合物的第三层405(405R、405G和405B)(发光层)。通过针对各发光色彩(R、G、和B)对准各汽化掩模形成含有机化合物的层405R、405G和405B以实现全色显示。
例如Alq3:DCM或Alq3:红荧烯:BisDCJTM的材料可用作显示红光的发光层405R。例如Alq3:DMQD(N,N’-二甲基喹吖啶酮)或Alq3:香豆素6的材料可用作显示绿光的发光层405G。例如α-NPD或tBu-DNA的材料可用作显示蓝光的发光层405B。
用汽化掩模可选择性的沉积Alq3(三(8-羟基喹啉)铝),以便在发光层405R、405G和405B上形成含有机化合物的第四层(电子传输层)481。除了Alq3,还可以用具有优良电子传输特性的材料,其中以具有喹啉构架或苯并喹啉构架的金属配合物为代表,例如三(4-甲基-8-羟基喹啉)铝(简写为Almq3)、二(10-羟基苯并[h]-喹啉合)铍(简写为BeBq2)、二(2-甲基-8-喹啉)-4苯基苯酚-铝(简写为BAlq)等等。其它例子包括具有噁唑基和噻唑基配体的金属配合物,例如二[2-(2-羟苯基)-苯并噁唑合]锌(简写为Zn(BOX)2)和二[2-(2-羟苯基)-苯并噻唑合]锌(简写为Zn(BTZ)2)。此外,除了金属配合物,也可用2-(4-联苯基)-5-(4-叔丁基苯基)-1,3,4-噁二唑(简写为PBD),以及1,3-二[5-(对叔丁基苯基)-1,3,4-噁二唑-2-基]苯(简写为OXD-7),3-(4-叔丁基苯基)-4-苯基-5-(4-联苯基)-1,2,4-三唑(简写为TAZ),和3-(4-叔丁基苯基)-4-(4-乙基苯基)-5-(4-联苯基)-1,2,4-三唑(简写为p-EtTAZ),红菲绕啉(简写为BPhen),bathocuproin(简写为BCP)等等作为含有机化合物层的第四层(电子传输层)481,因为它们具有优良的电子传输特性。
接着,将4,4-二(5-甲基苯并噁唑-2-基)茋(简写为BzOs)和锂(Li)共同汽化以形成含有机化合物的第五层(电子注入层)406,覆盖着电子传输层481和绝缘体414。使用苯并噁唑衍生物(BzOs)就可以抑制在进行后面处理形成透明电极407过程中由于喷溅方法造成的损害。除了BzOs:Li,还可以用具有高电子注入特性的碱金属或碱土金属,例如CaF2、氟化锂(LiF)、氟化铯(CsF)。另外,还可用Alq3和镁(Mg)的混合物。
于含有机化合物的第五层406上形成透明电极407,也就是有机发光元件的阴极,其厚度为10nm至800nm。含Si元素的氧化锡铟(ITSO),或者作为2%至20%的氧化锌(ZnO)与氧化铟的混合物的氧化锌铟(IZO),以及氧化锡铟(ITO)可用作透明电极407。
如上所述,制造发光元件。适当地选择每种材料,用于阳极、含有机化合物的层(含有有机化合物的第一至第五层),以及阴极,其中每种都构成发光元件,并且调整前述各层的厚度。希望阳极和阴极是以同样的材料构成以便据有几乎相同的厚度,优选大约100nm的薄膜厚度。
如果需要的话,可形成透明保护层,以便通过覆盖发光元件来防止水渗入该发光元件中。该透明保护层可使用氮化硅膜、氧化硅膜、或含氧的氮化硅膜(组成比N>O的SiNO膜或组成比N>O的SiON膜)、主要含碳的薄膜(例如,DLC膜或CN膜)等等,其中每种都可通过喷溅方法或CVD方法获得。
用含间隔材料的密封剂将第二基板408与基板400贴合,以在两基板之间形成间隙。第二基板408也可用玻璃基板或石英基板构成,它们都具有透光性。另外,一对基板之间的间隙可以用干燥剂作为气隙(air gap)(惰性气体)或用透明密封剂(紫外线固化树脂、热固化环氧树脂等)来填充。
发光元件中,透明电极403和407是由发光材料制成的,光可以从一个发光元件中向两个方向发射,换句话说,两面都可以发光如图16中的外框箭头所示。
通过形成具有前述结构的面板,来自于顶面和背面的发射光强度基本上相同。如本实施例所述的采用两面发光方式的面板被称作双面发光面板。
最后,提供光学镀膜401和409(偏振片或圆形偏振片)以提高对比度。
在本实施例中,制成的TFT为上栅极TFT,但并不限于此,TFT也可被适当地制成下栅极TFT(反向交错式)或交错式TFT。另外,TFT并不限于单栅极结构,也可构成具有多个沟道形成区的多栅极TFT,例如双栅极TFT。
本实施例中,描述了双面发光面板。或者,还可以使用作为表面发光面板的上发光面板或下发光面板。
为制造上发光面板,可用具有遮光特性的材料而不是透明电极来制成有机发光元件的阳极。例如,在制作由氮化钛膜、含有铝作主要成分的膜、以及氮化钛膜构成的三层结构的阳极的情况下,该阳极具有作为布线的高阻抗性、良好的欧姆接触并起着阳极的作用。或者,可以用单层结构例如氮化钛膜、铬膜、钨膜、Zn膜、Pt膜、或由三层或更多层构成的层压层来形成该有机发光元件的阳极。
上发光面板的阴极优选为透明或半透明的,并由用于制作透明电极407的材料构成。
当制造下发光面板时,该有机发光元件的阳极可由用于制作透明电极407的材料构成。
具有遮光特性和小功函的材料(Al、Ag、Li、Ca、或前述元素的合金例如MgAg、MgIn、AlLi、CaF2、或CaN)可用作下发光面板的阴极。
在制造上发光面板或下发光面板中,有机发光元件中的含有机化合物的层可以根据每种阳极和阴极材料作适当地变化。
从发光元件发出的光包括从单重激发态回到基态时发出的光(荧光),以及从三重激发态回到基态时发出的光(磷光)。在本实施例中,可使用其中一种或者二者都使用。
如果需要的话,可任意地将本实施例与实施方式以及实施例1和2的任何内容相结合。
[实施例5]
参照图30A至30C、图31A和31B、图32和图33说明上发光式EL显示面板。
图30A至30C、图31A和31B、图32和图33中,如实施例4一样相同的元件用相同的附图标记表示。未特别说明的元件通过实施例4中所进行的过程来制造。
根据如实施例4中的过程,进行直到形成含氢绝缘膜(第一层层间绝缘膜,以下称为第一层间绝缘膜)411的过程(见图30A)。在本实施例中,通过等离子CVD方法沉积厚度为100nm的含氧的氮化硅膜(SiNO膜)作为第一层间绝缘膜411。之后,在氮气存在的情况下410℃加热第一层间绝缘膜411,进行1小时。通过该热处理,实现了掺杂到半导体层的杂质元素的活化和该半导体层的加氢处理。在利用促进结晶化的金属元素,典型的有镍(Ni),来结晶半导体膜的情况下,也可以与活化过程同时进行吸除过程,用于减少沟道形成区域中的镍(Ni)。
形成第二层间绝缘膜(以下称为第二层间绝缘膜)412(见图30B)。透光无机材料(氧化硅、氮化硅、氮氧化硅等),感光或非感光有机材料(聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、苯并环丁烯,或抗蚀剂)、前述材料的层压层结构等可用作第二层间绝缘膜412。另外,平面膜412还可以采用通过涂覆的方法由含烷基的SiOx膜形成的绝缘膜,例如,石英玻璃、烷基硅氧烷聚合物、烷基倍半硅氧烷聚合物、氢化的倍半硅氧烷聚合物、氢化的烷基倍半硅氧烷聚合物等。硅氧烷基聚合物的例子有由Toray Industries,Inc生产的绝缘涂层膜材料PSB-K1和PSb-K31,或是由Catalysts & Chemicals Ltd.生产的绝缘涂层膜材料ZRS-5PH。本实施例中,用等离子CVD方法沉积得到的厚度为900nm的含氮的氧化硅膜作为第二层间绝缘膜412。
在第一层间绝缘膜411和第二层间绝缘膜412内形成接触孔。在本实施例中,接触孔的形成是通过用流速35sccm的CHF3作为蚀刻气体的干法蚀刻法。
接着,在第二层间绝缘膜412上形成导电膜。在本实施例中,分别以60nm、40nm、700nm和200nm的厚度层叠Ti、TiN、Al-Si(含硅的铝)、以及TiN形成层压层膜。
用流速分别为60sccm和20sccm的BCl3和Cl2混合气体以及流速分别为40sccm和40sccm BCl3和CF4的混合气体,通过进行干法蚀刻形成布线(TFT的源极和漏极,电流源布线等等)5421(见图30C)。
在第二层间绝缘膜412和布线5421上形成第三层间绝缘膜5422。用于形成第二层间绝缘膜412的材料也可用作第三层间绝缘膜5422的材料。在本实施例中,绝缘膜使用的是由硅氧烷聚合物形成的绝缘膜,其是一种耐热绝缘膜,由通过涂覆方法得到的含烷基的SiOx膜构成。
在第三层间绝缘膜5422上形成导电材料膜(盖膜)5420(见图31A)。在本实施例中通过喷溅方法沉积厚度为100nm的氮化钛膜(TiN膜)。难熔金属例如钽(Ta)或钨(W),或者前述难熔金属的氮化物等可用作导电材料膜5420。
在第三层间绝缘膜5422内形成接触孔。在本实施例中,用流速分别为45sccm和50sccm的四氟化碳(CF4)和氧(O2)作为蚀刻气体进行蚀刻。
在形成接触孔时,导电材料膜5420可通过将等离子产生的带电粒子分散在该导电材料膜5420中而防止带电粒子触及下层的TFT。
在第三层间绝缘膜5422中形成接触孔之后,在将被图案化形成下电极5462的导电材料膜5420上沉积导电膜(见图31B)。该下电极5462需要平整,这样在后面的过程中含有机化合物的层5404、5480、5405(5405R、5405G、和5405B)、5481、和5406才不会短路。在形成的下电极5462具有层状结构的情况下,其中该层状结构由以下组成:主要成分为铝并且含硅的膜、含碳的铝合金膜、以及选自镍、钴、铁的至少一种元素,形成的下电极5462能够具有作为布线的高阻抗性、良好的欧姆接触、并起着下电极的作用。
另一选择,下电极5462可以采用由含硅铝作为主要成份的膜和透明导电膜(例如含硅(Si)或氧化硅的ITO膜)构成层压层膜;或者是含有碳和选自镍、钴、铁中的至少一种元素以及透明导电膜(例如,含硅(Si)或氧化硅的ITO膜)构成的层压层膜。
含有碳和选自镍、钴、铁中的至少一种元素的铝合金膜可防止硅和铝的逆扩散,甚至在该膜与硅接触时。由于这种铝合金膜不产生氧化-还原作用,甚至在该铝合金膜与透明导电膜如ITO接触时,因而该铝合金膜和ITO相互之间可直接接触。此外,这种铝合金膜可作为导电膜,因为它具有低电阻率和高耐热性。
在本实施例中,通过层叠厚度分别为30nm、10nm、10nm的含硅的含铝膜、氮化钛膜、以及含硅或氧化硅的ITO膜得到的层压层膜,或者通过层叠厚度分别为35nm和10nm的含碳和选自镍、钴、铁中至少一种元素的铝合金膜或ITO膜而构成的层压层膜,可以用作下电极5462。
在形成下电极5462的蚀刻中,导电材料膜5420也被蚀刻了。根据该过程,导电材料膜5420的剩余区域5460对应于剩余区域5460的边缘和下电极5462的边缘,这样该剩余区域5460就作为部分下电极5462。
在形成第三层间绝缘膜5422的接触孔时,导电材料膜5420可通过将等离子产生的带电粒子分散在该导电材料膜5420中而防止带电粒子触及下层的TFT。同时,导电材料膜5420具有防止下电极5462脱落的效用。这是因为导电材料膜5420和第三层间绝缘膜5422具有优良粘附性的结果。
形成绝缘体(也称为堤岸、分割壁、阻挡层、围堤等)5461,用于覆盖下电极5462的边缘。可以采用厚度为0.8μm至1μm的通过涂覆方法获得的感光或非感光有机材料(聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、苯并环丁烯,或抗蚀剂),或者SOG膜(例如含烷基的SiOx膜)作为绝缘体。
接下来,通过汽相沉积方法或涂覆方法形成含有有机化合物的层5404、5480、5405(5405R、5405G、和5405B)、5481、以及5406。为提高发光元件的可靠性,在含有有机化合物的层5404形成之前,优选进行真空热处理以去除气泡。例如,在沉积有机化合物材料之前,优选在200℃至300℃的温度下在低压大气或惰性气体中进行热处理以去除包含在基板中的气体。在由具高耐热性的SiOx膜构成层间绝缘膜与堤岸的情况下,可以另外在较高温度(410℃)下进行热处理。
利用汽化掩模,可选择性地将氧化钼(MoOx)、4,4’-二[N-(1-萘基)-N-苯基-氨基]-联苯(α-NPD)、红荧烯共同汽化在下电极5462上以形成含有机化合物的第一层5404(空穴注入层),厚度为120nm。
除了MoOx,还可使用具有高空穴注入特性的材料例如铜酞菁(CuPC)、钒氧化物(VOx)、钌氧化物(RuOx)、或钨氧化物(WOx)。或者,含有机化合物的第一层5404可以通过涂覆的方法,由具有高空穴注入特性的高分子量材料,例如聚(乙烯二氧噻吩)溶液(PEDOC)或聚(苯乙烯磺酸)溶液(PSS)而制成。
利用汽化掩模可选择性地将α-NPD沉积,以便在含有机化合物的第一层5404上形成含有机化合物的第二层(空穴传输层)5480。除了α-NPD,还可以使用以芳香胺基化合物为代表的具有高空穴传输特性的材料,例如4,4’-二[N-(3-甲基苯基)-N-苯基-氨基]-联苯(TPD)、4,4’,4”-三(N,N-二苯基-氨基)-三苯胺(TDATA)或4,4’,4”-三[N-(3-甲基苯基)-N-苯基-氨基]-三苯胺(MTDATA)。
选择性地形成含有机化合物的第三层5405(5405R、5405G和5405B)(发光层)。通过针对各发光色彩(R、G、和B)对准各汽化掩模形成含有机化合物的层5405R、5405G和5405B以实现全色显示。
例如Alq3:DCM或Alq3:红荧烯:BisDCJTM的材料可用作显示红光的发光层5405R。例如Alq3:DMQD(N,N’-二甲基喹吖啶酮)或Alq3:香豆素6的材料可用作显示绿光的发光层405G。例如α-NPD或tBu-DNA的材料可用作显示蓝光的发光层5405B。
用汽化掩模可选择性的沉积Alq3(三(8-羟基喹啉)铝),在发光层5405R、5405G和5405B上形成含有机化合物的第四层(电子传输层)5481。除了Alq3,还可以用具有优良电子传输特性的材料,其中以具有喹啉构架或苯并喹啉构架的金属配合物为代表,例如三(4-甲基-8-羟基喹啉)铝(简写为Almq3)、二(10-羟基苯并[h]-喹啉合)铍(简写为BeBq2)、二(2-甲基-8-喹啉)-4苯基苯酚-铝(简写为BAlq)等等。其它例子包括具有噁唑基和噻唑基配体的金属配合物,例如二[2-(2-羟苯基)-苯并噁唑合]锌(简写为Zn(BOX)2)和二[2-(2-羟苯基)-苯并噻唑合]锌(简写为Zn(BTZ)2)。此外,除了金属配合物,也可用2-(4-联苯基)-5-(4-叔丁基苯基)-1,3,4-噁二唑(简写为PBD),以及1,3-二[5-(对叔丁基苯基)-1,3,4-噁二唑-2-基]苯(简写为OXD-7),3-(4-叔丁基苯基)-4-苯基-5-(4-联苯基)-1,2,4-三唑(简写为TAZ),和3-(4-叔丁基苯基)-4-(4-乙基苯基)-5-(4-联苯基)-1,2,4-三唑(简写为p-EtTAZ),红菲绕啉(简写为BPhen),bathocuproin(简写为BCP)等等作为含有机化合物层的第四层(电子传输层)5481,因为它们具有优良的电子传输特性。
接着,将4,4-二(5-甲基苯并噁唑-2-基)茋(简写为BzOs)和锂(Li)共同汽化以形成含有机化合物的第五层(电子注入层)5406,覆盖着电子传输层5481和绝缘体5461。使用苯并噁唑衍生物(BzOs)就可以抑制在进行后面处理形成透明电极5407过程中由于喷溅方法造成的损害。除了BzOs:Li,还可以用具有高电子注入特性的碱金属或碱土金属,例如CaF2、氟化锂(LiF)、氟化铯(CsF)。另外,还可用Alq3和镁(Mg)的混合物。
上电极5407由透明导电材料以10nm至800nm的厚度形成于含有机化合物的第五层5406上。含Si元素的氧化锡铟(ITSO),或者作为2%至20%的氧化锌(ZnO)与氧化铟的混合物的氧化锌铟(IZO),以及氧化锡铟(ITO)可用作上电极5407。本实施例中,氧化锡铟(ITO)以110nm的厚度作为上电极5407构成。如果可获得透光性,可用薄金属膜代替该透明导电材料。
如上所述,制造发光元件(见图32)。适当地选择每种材料,用于阳极、含有机化合物的层(含有有机化合物的第一至第五层),以及阴极,其中每种都构成发光元件,并且调整前述各层的厚度。希望阳极和阴极是以同样的材料构成以便据有几乎相同的厚度,优选大约100nm的薄膜厚度。
例如,由酞菁铜(CuPc)制成厚度为20nm的含有机化合物的第一层5404,而可用厚度为40nm的α-NPD作为含有机化合物的第二层(空穴注入层)5480。形成发光层5405之后,可将Alq3(三(8-羟基喹啉)铝)以37.5nm的厚度沉积,作为电子传输层(第四层)5481,以及将MgAg(由比例为10:1的Mg和Ag共同汽化形成)以15nm的厚度沉积作为上电极5407。
如果需要的话,可形成透明保护层,以便通过覆盖发光元件来防止水渗入该发光元件中。该透明保护层可使用氮化硅膜、氧化硅膜、或含氧的氮化硅膜(组成比N>O的SiNO膜或组成比N>O的SiON膜)、主要含碳的薄膜(例如,DLC膜或CN膜)等等,其中每种都可通过喷溅方法或CVD方法获得。
用含间隔材料的密封剂将第二基板5408与基板400贴合,以在两基板之间形成间隙。第二基板5408也可用玻璃基板或石英基板构成,它们都具有透光性。另外,一对基板之间的间隙可以用干燥剂作为气隙(惰性气体)或用透明密封剂(紫外线固化树脂、热固化环氧树脂等)来填充。
最后,提供光学镀膜5401和5409(偏振片或圆形偏振片)以提高对比度(见图33)。
发光元件中,上电极5407是由透明材料制成的,光可以从一个发光元件中向顶部发射,如图16中的外框箭头所示。
从发光元件发出的光包括从单重激发态回到基态时发出的光(荧光),以及从三重激发态回到基态时发出的光(磷光)。在本实施例中,可使用其中一种或者二者都使用。
如果需要的话,可任意地将本实施例与实施方式以及实施例1、2和4的任何内容相结合。
[实施例6]
本实施例参照图34A和34B描述了反射式液晶显示器的制造实例。
根据实施例5,进行直到制造如图31B所示的下电极5462的过程。图34A和34B中,如实施例5一样相同的元件用相同的附图标记表示。未特别说明的元件通过实施例5中所进行的过程来制造。
本实施例中,驱动像素用的像素TFT 6402(6402R、6402G、和6402B)为n-沟道TFT。在岛状半导体膜中形成沟道形成区、n-型低浓度杂质区、以及源或漏区。
当形成下电极5462时,形成取向膜6624以覆盖第三层间绝缘膜5422和下电极5462。另外,取向膜6624a可通过液滴释放、丝网印刷术、或者胶版印刷术形成。之后,在取向膜6624a的表面上进行摩擦处理。
在相对的基板6625上,形成了由对应于RGB的着色层6626(6626R、6626G、和6626B)、遮光层(黑色矩阵层)6630、以及外罩层6627。并且,在其上形成了由透明电极构成的相对电极6628,在该相对电极6628上形成了取向膜6624b。通过液滴释放法形成了具有封闭图案的密封剂以围绕与像素部分重叠的区域。由于此例中液晶是滴加的,因而描述的是绘制封闭图案的密封剂例子。另一选择,在涂敷(pasting)TFT基板之后,可以采用利用毛细现象来注入液晶的浸渍法(泵吸(pumping)法)。
然后,在减压下滴加液晶以防止气泡进入,使两块基板彼此贴合。在闭环密封图案中可一次或多次滴加液晶。通常采用TN模式作为液晶的取向模式,也就是说液晶分子的排列从入射光至出射光的方向上成90度。在制造TN模式的液晶显示器的情况下,基板彼此贴合使得每块基板的摩擦方向相互垂直。如上所述,液晶层6629在取向膜6624a和6624b之间形成(见图34B)。
液晶层6629可通过如实施例3所述的液滴释放方法形成。
基板之间可通过分布球状间隔物,形成由树脂构成的柱状间隔物,或者将填料混合入密封剂来间隔。前述柱状间隔物由有机树脂材料构成,该有机树脂材料包括丙烯酸、聚酰亚胺、聚酰亚胺酰胺、或环氧树脂中的至少任何一种,氧化硅、氮化硅、和氧氮化硅中的一种材料,或者由前述材料构成的层叠膜形成的无机材料。
然后,基板被划线并分割。从一块基板制成多块面板的情况下,该基板被划分成每块平板。在从一块基板形成一块面板的情况下,将预先切割的相对基板贴合到该基板上可省去上述划线和分割的步骤。
通过公知的方法用各向异性导电层将FPC连接到面板上。根据前述过程完成了液晶模块的制作。此外,如果需要的话可贴上光学镀膜。
如上所述,根据本实施例可制造反射式液晶显示器件。根据本实施例所制造的反射式液晶显示器件可用作各种电子设备的显示部件。
本实施例中,TFT为上栅极TFT,然而,本发明并不仅限于此。也可适当地采用下栅极型反向交错式TFT(例如反向交错式TFT)。另外,不仅可以采用单栅极TFT,还可以采用具有多个沟道形成区域的多栅极TFT,例如双栅极TFT。
此外,如果需要的话,可任意地将本实施例与实施方式以及实施例1至6的任何内容相结合。
[实施例7]
本实施例参照图17A至17C、图18A至18C、图19A至19C、图20A和20B以及图21描述了根据本发明的CPU(中央处理单元)的制造过程。
如图17A所示,在具有绝缘表面的基板2100上形成底膜2101。玻璃基板例如硼硅酸钡玻璃、铝硼硅酸盐玻璃、石英基板、不锈钢基板等等可用作基板2100。由以PET、PES、和PEN为代表的塑料,或具有弹性的合成树脂例如丙烯酸构成的基板一般来说比其它基板的耐受温度要低。尽管有上述特点,也可采用这种塑料或合成树脂基板,如果其能经受制造过程中的加工温度的话。
提供底膜2101是为了防止基板2100中的碱金属如Na或碱土金属扩散在半导体膜中,从而对半导体元件的性能造成不利的影响。因而,底膜用绝缘膜例如氧化硅、氮化硅、含氧的氮化硅构成,其可以抑制碱金属或碱土金属的扩散。在本实施例中,通过等离子CVD方法利用SiH4、NH3、N2O和H2气体的反应形成了含氧的氮化硅膜(SiNO),厚度为10nm至200nm(本实施例为50nm),并且其上层叠了通过等离子CVD方法利用SiH4、N2O气体反应形成的含氮的氧化硅膜(SiON),厚度为50nm至200nm(本实施例为100nm)。底膜2101可以是单层。例如,可用厚度为10nm至400nm(优选为50nm至300nm)的含氧的氮化硅膜作为底膜。
在基板含有一些碱金属或碱土金属,例如使用不锈钢基板或塑料基板的情况下,底膜对防止杂质很有效。然而,在杂质的扩散不要紧,例如使用石英基板的情况下,不是非得需要底膜。
底膜2101上形成了无定形半导体膜2101。该无定形半导体膜2101形成的厚度为25nm至100nm(优选为30nm至60nm)。不仅可以使用硅还可使用锗化硅作为该无定形半导体。在使用锗化硅的情况下,该锗化硅优选具有0.01原子%至4.5原子%的浓度。在本实施例中,使用了含有硅作为其主要成分的半导体膜(也称作无定形硅膜或无定形硅),厚度为66nm。
无定形硅膜2102中掺杂了金属元素。在本发明中,“掺杂”指的是在无定形半导体膜2102表面上形成金属元素,以便促进无定形半导体膜的结晶化。优选形成金属元素是由于该无定形半导体膜可以在低温下结晶。
例如,将Ni溶液(包括水溶液或者乙酸介质)通过涂覆方法例如旋涂法或浸涂法涂覆在该无定形半导体膜2102上,以形成含Ni膜2103(有可能所涂覆的膜太薄而不能被看成一层膜)。为提高无定形半导体膜2102表面的润湿性,并使溶液遍布无定形半导体膜的表面,优选厚度为1nm至5nm的氧化物膜在氧气存在的情况下通过由UV光辐射、热氧化方法和用含羟基自由基或过氧化氢的臭氧水处理而沉积得到。另一选择,将Ni离子通过离子注射方法注入该无定形半导体膜,将该无定形半导体膜在含Ni的水蒸气气氛中加热,或者喷溅作为Ni材料的目标物。在本实施例中,含10ppm醋酸镍的溶液通过旋涂法涂覆。
之后,无定形半导体膜2102在500°至550°温度下加热2小时至20小时,以结晶该无定形半导体膜成为晶体半导体膜。在这种情况下,加热温度优选为渐变的。通过最初的低温加热过程,释放该无定形半导体膜中的氢等,其导致降低膜粗糙度的所谓脱氢作用的发生。或者,还可利用磁能,向要结晶的无定形半导体膜施加磁场,或者使用高功率的微波。在本实施例中,热处理是通过立式炉在500℃下进行1小时,以及550℃下进行4小时来实现的。
如图17B所示,将结晶半导体膜表面上的氧化物膜通过氢氟酸蚀刻掉,并将已结晶的无定形半导体膜2102用激光(激光束)105照射。可使用一种或多种激光器,包括Ar激光器、Kr激光器、受激准分子激光器、YAG激光器、Y2O3激光器、YVO4激光器、YLF激光器、YAIO3激光器、玻璃激光器、红宝石激光器、变石激光器、Ti:蓝宝石激光器、铜蒸汽激光器、金蒸汽激光器。可用连续波激光器(CW激光器)或脉冲式激光器(脉冲激光器)。光束优选为线性的并且长轴长度为200μm至350μm。此外,激光器相对于半导体膜的入射角为θ(0<θ<90°)
本实施例中,6.4W的CW激光以25°的角度进入半导体膜,其长轴为300μm,扫描速度40cm/sec。然后,在半导体膜中宽度为210μm的区域(长度方向与激光照射方向垂直)中的晶体生长良好,因而激光照射优选通过使激光束彼此之间长轴重叠90μm来进行。
在这样的激光照射下,可制成标记物使激光束重叠并控制照射的起始或结束位置。标记物可以与无定形半导体膜同时形成在基板上。
之后,进行吸除过程以降低或去除金属元素。描述了用无定形硅膜作为吸除接收器来捕获金属元素的方法。首先,在氧存在的情况下通过UV光辐射、热氧化方法和用含羟基自由基或过氧化氢的臭氧水处理而形成氧化物膜。然后,通过等离子CVD方法,采用SH4和Ar为气体源,压力0.3Pa,RF电源3KW以及基板温度150℃,来形成厚度为150nm的无定形半导体膜。
之后,在存在的氮气的情况下在550℃下通过热处理4小时降低或去除金属元素。作为吸除接受器的无定形半导体膜和氧化物膜通过氢氟酸等除去。因此,可获得具有降低或去除了金属元素的晶体半导体膜。
如图17C所示,将晶体半导体膜图案化形成预期形状,以制成岛状半导体膜2106a至2106e。在图案化时,在该要曝光的晶体半导体膜上涂覆光刻胶形成预期的形状并烘焙。因此,在晶体半导体膜上形成了掩模。利用该掩模,该晶体半导体膜通过干法蚀刻的方法图案化。用CF4和O2作为干法蚀刻的气体。
根据需要将杂质掺入该晶体半导体膜中。例如,用掺杂的方法掺入硼(B)。因此,可使得作为薄膜晶体管特性的阈值更加接近于零。换句话说,可将该晶体半导体膜制成更加内在的状态(intrinsic state)。
之后,形成绝缘膜,即所说的栅绝缘膜2108,以便覆盖晶体半导体膜2106a至2106e。形成栅绝缘膜2108之前,用氢氟酸等来清洗岛状半导体膜的表面。栅绝缘膜2108是由含硅绝缘膜通过等离子CVD法或喷溅方法构成的,厚度为10nm至50nm,优选为20nm至40nm。本实施例中,通过等离子CVD法,以SiH4和N2O作为气体源,沉积室温度400℃,形成了厚度为20nm的含氮的氧化硅膜。此时,由于栅绝缘膜变薄,沉积速率降低。结果,可以减少膜沉积过程初期得到的质量差的薄膜。不必说,栅绝缘膜并不仅限于含氮的氧化硅膜。还可使用其它的单层或层压层的含硅绝缘膜。
之后,在晶体半导体膜上穿过栅绝缘膜2108形成起栅极2109作用的导电膜2109a和2109b。不必说,该栅极2109可以为单层或者是层压层。导电膜2109a和2109b可由选自Ta、W、Ti、Mo和Al的元素,或者含有前述元素作为主要成分的合金材料或化合物材料构成。本实施例中,形成了厚度为10nm至50nm,例如30nm的氮化钽膜,以覆盖栅绝缘膜2108作为第一导电膜2109a,以及厚度为200nm至400nm,例如370nm的钨膜作为第二导电膜2109b。
如图18A所示,第一导电膜2109a和第二导电膜2109b通过使用掩模来蚀刻。首先将光刻胶通过旋涂法涂覆在该导电膜上。
接着,对涂覆的光刻胶进行热处理,即所说的预烘焙。预烘焙的加热温度设置为50℃至120℃,低于后面进行的后烘焙。在本实施例中,预烘焙在90℃的加热温度下加热90sec。
之后,通过向光刻胶滴加显影液或从喷嘴中喷洒显影液并进行热处理来显影被曝光的光刻胶。在本实施例中用NMD-3作为显影液,显影时间为60sec。
本实施例中,在125℃下对显影后光刻胶的进行热处理180sccm。结果,可以去除湿气等,同时提高了热稳定性。因此,导电膜上形成了具有渐缩形状边缘的抗蚀剂掩模。抗蚀剂掩模可以具有渐缩形状边缘,并且该抗蚀剂的形状可以为扇形或梯形。
通过在曝光分辨率以下加上图案来控制抗蚀剂形状,可以形成具有渐缩形状边缘的抗蚀剂掩模。该抗蚀剂掩模具有渐缩形状,这样可以防止产生附着在抗蚀剂掩模边缘的反应产物。
如图18B所示,第二导电膜2109b通过使用掩模2110来蚀刻。本实施例中,第二导电膜2109b是通过干法蚀刻方法采用CF4、Cl和O2作为气体来蚀刻的。如抗蚀剂掩模2110一样,形成导电膜2109a具有渐缩形状边缘。第一导电膜2109a起蚀刻阻挡层的作用以防止栅绝缘膜或半导体膜被蚀刻。
蚀刻的第二导电膜2109b具有的栅宽度113为0.2μm至1.0μm,在此情况下抗蚀剂掩模2110可以凹进几μn。在本实施例中,通过使抗蚀剂掩模2111凹进0.4μm形成了栅宽度为0.8μm的第二导电膜。
如图18C所示,在具有抗蚀剂掩模2110的状态下蚀刻第一导电膜2109a,在此情况下第一导电膜2109a在栅绝缘膜2108相对于第一导电膜2109a具有高选择比的条件下进行蚀刻。在本实施例中,第一导电膜2109a用Cl2作为气体来蚀刻。因此,在保持栅绝缘膜2108处于薄膜状态时,可以蚀刻第一导电膜2109a。根据该过程,抗蚀剂掩模2110和第二导电膜2109b在某种程度上可被蚀刻得更薄。如上所述,形成了具有1.0μm或更小的极短栅长度的栅极2109。
之后,用O2灰化或利用抗蚀剂剥离溶液去除抗蚀剂掩模2110,以形成抗蚀剂掩模2115,用于掺入杂质。如图19A所示,抗蚀剂掩模2115形成于要制成p-沟道TFT的区域中。用于制造抗蚀剂掩模的方法可见以上描述,不再进一步说明。
利用栅极2109作为掩模,将作为杂质元素的磷(P)以自对准的方式掺杂到要制成n-沟道TFT的区域。本实施例中,将磷化氢(PH3)在60keV至80keV下进行掺杂。因此,在要制成n-沟道TFT的区域中形成了杂质区2116a至2116c,在此情况下掺入磷(P)以使得该半导体膜在深度方向上均匀。然而,形成的杂质区可以与栅极2109重叠,因为在掺杂过程中杂质在栅极2109a之后。杂质区的沟道长度方向上的长度设定为0.1μm至0.3μm。
如图19B所示,在要制成n-沟道TFT的区域中形成抗蚀剂掩模2117。之后,利用栅极2109作为掩模,将作为杂质元素的硼(B)以自对准的方式掺杂到要制成p-沟道TFT的区域。本实施例中,将B2H6在30keV至45keV下进行掺杂。因此,在要制成p-沟道TFT的区域中形成了杂质区2118a至2118c。然后,通过O2灰化或利用抗蚀剂剥离溶液去除抗蚀极掩模2117。
如图19C所示,形成了绝缘膜,即所说的侧壁2119a至2119c以覆盖栅极的侧面。该侧壁可通过等离子CVD方法或低压CVD(LPCVD)方法由含硅绝缘膜形成。本实施例中,硅氮化物氧化物膜,即所说的含氮的氧化硅膜(SiON)是通过低压CVD(LPCVD)法形成,其中在400℃温度和266Pa压力下用SiH4和N2O作为气体源。在用等离子CVD形成侧壁的情况下,可在133Pa压力下用SiH4和N2O作为气体源形成含氮的氧化硅膜(SiON)。之后,可通过蚀刻该含氮的氧化硅膜(SiON)形成具有渐缩形状的侧壁。
下面是通过低压CVD(LPCVD)法形成侧壁时的蚀刻条件。作为第一种蚀刻条件,用CHF3和He作为气体源,产生几秒钟的等离子,例如3秒,在此情况下将相对于基板的电极提供给设置为475W的沉积器件,而将基板上具有的电极提供给设置为300W的沉积器件。向基板上具有的电极施加的电压可以加速蚀刻气体的离子。作为第二种蚀刻条件,用CHF3和He作为气体源,施加几十秒钟电压,例如60秒。可以确定蚀刻时间使得被蚀刻的膜厚度达到预期值时(本实施例中为100nm)完成蚀刻,在此情况下将相对于基板的电极提供给设置为475W的沉积器件,而将基板上具有的电极提供给设置为300W的器件。作为第三种蚀刻条件,用CHF3和He作为气体源,当被蚀刻的膜基本被蚀刻掉时,施加几十秒钟电压,例如31秒,在此情况下将相对于基板的电极提供给设置为50W的沉积器件,而将基板上具有的电极提供给设置为450W的器件。
下面是通过等离子CVD法形成侧壁时的蚀刻条件。作为第一种蚀刻条件,用CHF3和He作为气体源,产生几秒钟的等离子,例如3秒,在此情况下将相对于基板的电极提供给设置为475W的沉积器件,而将基板上具有的电极提供给设置为300W的沉积器件。作为第二种蚀刻条件,用CHF3和He作为气体源,施加几十秒钟电压,例如50秒。可以确定蚀刻时间使得被蚀刻的膜厚度达到100nm时完成蚀刻,在此情况下将相对于基板的电极提供给设置为900W的沉积器件,而将基板上具有的电极提供给设置为150W的器件。作为第三种蚀刻条件,用CHF3和He作为气体源,当被蚀刻的膜基本被蚀刻掉时,施加几十秒钟电压,例如30秒,在此情况下将相对于基板的电极提供给设置为50W的沉积器件,而将基板上具有的电极提供给设置为300W的器件。
如上所述制造的侧壁边缘并不需要为渐缩形状,而优选为矩形。当形成的侧壁边缘为矩形时,可防止后来掺入的杂质的浓度在侧壁下面存在浓度梯度。
通过采用侧壁2119a至2119c,在n-沟道TFT的杂质区中形成了高浓度杂质区2120a至2120c。换句话说,通过采用侧壁2119a至2119c作掩模,以自对准的方式形成了高浓度杂质区2120a至2120c,在此情况下在p-沟道TFT上形成抗蚀剂掩模2121。在本实施例中,在15keV至25keV下掺入磷化氢(PH3)以形成高浓度杂质区,即源区和漏区。之后,抗蚀剂掩模2121通过O2灰化或利用抗蚀剂剥离溶液去除。
进行热处理以活化杂质区。在本实施例中,在氮气存在的情况下在550℃下加热该杂质区。
如图20A所示,形成了第一绝缘膜2122,以覆盖栅绝缘膜2108和栅极2109。该第一绝缘膜优选为含氮的绝缘膜。本实施例中,通过等离子CVD方法以100nm的厚度形成了氮化硅膜。
之后,热处理以进行氢化作用。本实施例中,在410℃下热处理1小时。结果,氧化硅膜或硅膜中的悬挂键可由氮化硅膜中释放出的氢气封端。
在第一绝缘膜2122上形成第二绝缘膜2123。该第二绝缘膜2123可由无机材料(氧化硅、氮化硅、含氮的氧化硅等),或者有机材料(聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、苯并环丁烯、或抗蚀剂)构成。正型感光有机树脂或负型感光有机树脂可用作有机材料。在使用正型感光有机树脂作为有机材料的情况下,形成了具有带有曲率的上边缘的开口部分,其可通过在光刻法过程中的曝光处理蚀刻该感光有机树脂而形成。
采用硅氧烷的绝缘膜或其层压层结构可被用作第二绝缘膜2123。
硅氧烷由硅(Si)氧(O)键构成的骨架组成,其中包括至少含有氢的有机基团(例如烷基或芳烃基)作为取代基。或者,可用氟基作为取代基。另外,另一选择是,也可用氟基和至少包含氢的有机基团作为取代基。
本实施例中,通过等离子CVD方法,采用SiH4和N2O作为气体源形成了厚度为600nm的氮化硅膜作为第二绝缘膜2123,在此情况下基板温度加热到300℃至400℃,本实施例为400℃。
形成导电材料膜(盖膜)2200以覆盖该第二绝缘膜2123。在本实施例中,通过喷溅法形成了100nm厚的钛膜。难熔金属例如钽(Ta)或钨(W),或者前述难熔金属的氮化物例如氮化钛(TiN)或氮化钽(TaN)等可用作导电材料膜2200。
通过第六掩模在层间绝缘膜内形成接触孔。该接触孔的形成是通过干法蚀刻法。使用四氟化碳(CF4)、氧(O2)和氦(He)分别以流速50sccm、50sccm、30sccm作为蚀刻气体。
如图20B所示,栅绝缘膜2108、第一绝缘膜2122、以及第二绝缘膜2123上穿过接触孔提供了布线2125a至2125e。同时,形成了连接着栅极的布线,在此情况下形成的接触孔优选垂直于第一绝缘膜2122和第二绝缘膜2123,因为形成的接触孔直径大约为1.0μm。因而,抗蚀剂的边缘故意不形成渐缩形状。当接触孔上的抗蚀剂和绝缘膜之间的选择比较高时,抗蚀剂的边缘可形成渐缩形状。由于本实施例中用硅氮化物氧化物膜作为第二绝缘膜2123,因而接触孔是利用形成垂直边缘的抗蚀剂掩模通过干法蚀刻法形成的,换句话说,有意不形成渐缩形状的部分,在此情况下实际的抗蚀剂边缘可能还是渐缩形状。用CHF3和He作为蚀刻气体进行蚀刻,作为第一次蚀刻时间要几秒钟,例如3秒,作为第二次蚀刻时间要100至130秒,例如117秒,以及作为第三次蚀刻时间要200至270秒,例如256秒,在此情况下蚀刻气体的流量可根据接触孔的蚀刻条件来决定。
在用有机材料或硅氧烷制成的绝缘膜来形成第二绝缘膜2123的情况下,优选使用比抗蚀剂掩模具有更高硬度的掩模,例如由无机材料制成的硬掩模如氧化硅膜,因为接触孔具有垂直的边缘。
抗蚀剂掩模通过O2灰化或利用抗蚀剂剥离溶液来去除。
在接触孔中形成布线2125a至2125e。该布线可以由铝(Al)、钛(Ti)、钼(Mo)、钨(W)、或硅(Si),或者由前述元素制成的合金膜构成。本实施例中,布线,也就是源极和漏极,是通过分别以60nm、40nm、300nm、和100nm的厚度层叠钛膜(Ti)、氮化钛膜(TiN)、钛-铝合金膜(Ti-Al)、以及钛膜(Ti)而形成的,图案化并蚀刻成预期的形状。
布线2125a至2125e可由含有镍、钴、铁中的一种元素的铝合金膜制成。这种铝合金膜可防止硅和铝的逆扩散,甚至在该铝合金膜与硅接触时。此外,当与透明导电膜如ITO(氧化锡铟)膜接触时,这种铝合金膜不产生氧化-还原作用,因此,该铝合金膜和ITO相互之间可直接接触。此外,这种铝合金膜具有低电阻率和高耐热性,因而可用作布线材料。
如上所述,具有LDD结构的n-沟道型薄膜晶体管具有低浓度杂质区,并且栅长度为1.0μ或更小。并且,具有所说的单漏极结构的p-沟道型薄膜晶体管不具有低浓度杂质区,并且栅长度为1.0μ或更小。栅长度为1.0μ或更小的TFT可称作亚微米晶体管。p-沟道型薄膜晶体管可形成单漏极结构,因为p-沟道型薄膜晶体管不易由于热载流子损坏或很难具有短沟道效应。
本发明中,p-沟道型薄膜晶体管可形成LDD结构。在n-沟道型薄膜晶体管和p-沟道型薄膜晶体管中,也可以形成低浓度杂质区与栅极之间重叠的结构,即所说的GOLD构造来代替LDD结构。
可以制造本实施例中的具有如上所述薄膜晶体管的半导体设备和CPU。在驱动电压为5V,操作频率为30MHz下可实现高速工作。
另外,通过方框图说明了根据本实施例的CPU结构。
如图21所示的CPU主要包括在基板2600上的运算电路(ALU:算术逻辑单元)2601、运算电路的控制单元(ALU控制器)2602、指令解码器2603,以及中断控制器2604、定时控制器2605、寄存器2606、寄存器控制器2607、总线接口(总线I/F)2608、可重写ROM 2609、和ROM接口(ROM I/F)2620。此外,可重写ROM 2609、和ROM接口(ROM I/F)2620可以在另外的芯片上提供。
如图21所示的CPU仅仅是CPU构造的简化说明。因此,实际的CPU可根据用途具有各种结构。
通过总线接口2608输入CPU的指令被输入指令解码器2603进行解码,并输入运算电路的控制单元2602、中断控制器2604、寄存器控制器2607、以及定时控制器2605。
根据所解码的指令,通过运算电路的控制单元2602、中断控制器2604、寄存器控制器2607、以及定时控制器2605可实现各种控制。特别是,运算电路的控制单元2602产生信号,用于控制运算电路2601的操作。中断控制器2604在CPU执行程序过程中根据优先级和屏蔽条件计算来自于外围电路和内部输入-输出装置的中断需求,以便处理这些需求。寄存器控制器2607产生寄存器2606的地址,并根据CPU状态进行读和写。
定时控制器2605产生信号,用于控制运算电路2601、运算电路的控制单元2602、指令解码器2603、中断控制器2604、以及寄存器控制器2607的定时操作。例如,定时控制器2605具有内部时钟产生单元,其从基础时钟CLK1(2601)中产生内部时钟信号CLK2(2622),并且将该时钟信号CLK2提供给上述各种电路。
如实施例1种所述,本发明可防止具有精细结构的半导体元件的变化。对于需要精细结构的半导体元件例如本实施例所述的CPU,整个半导体元件的可靠性有所提高,这使得半导体设备本身的可靠性也提高了。因此,本发明具有有利的效果。
可任意地将本实施例与实施方式以及实施例1至6中的任何描述相结合。
[实施例8]
本实施例详细说明了将本发明应用于ID芯片的制造方法中的实例。另外在本实施例中,描述以电绝缘TFT作为半导体元件的例子,然而,用于集成电路的半导体元件并不仅限于此,可以使用任意种类的电路元件。例如,除了TFT之外,典型地还有记录元件、二极管、光电转换元件、电阻元件、线圈、电容元件,或者电感器。
另外,ID芯片表示用来识别目标物的集成电路,用于身份证明的信息储存于ID芯片中。ID芯片与控制系统或读装置之间可以通过无线电波或电磁波来传送或/和接受信息。通过ID芯片中具有的信息,可以得知ID芯片所连接的目标物的生产地区、有效期、分销渠道等等。另外,在应用于医疗和化学领域的情况下,通过将ID芯片与药品或患者相连接可以确保安全。
如图22A所示,通过喷溅方法在耐热基板(第一基板)500上形成剥离层501。玻璃基板例如硼硅酸钡玻璃或者铝硼硅酸盐玻璃,石英基板,陶瓷基板等都可以作为第一基板500。另外,可以使用其表面具有绝缘膜的金属基板包括不锈钢基板或者半导体基板。尽管由合成树脂如塑料构成的柔性基板,例如塑料基板,一般来说耐热性次于上述基板,但当该基板能够经受制造过程中的加热温度时也可使用该柔性基板。
剥离层501可由含硅层作为主要成份而构成,含硅层例如无定形硅、多晶硅、单晶硅,或者微晶硅(包括半无定形硅)。可通过喷溅方法、低压CVD方法、等离子CVD方法等形成剥离层501。本实施例中,剥离层501是通过低压CVD方法由无定形硅构成的,厚度大约为50nm。剥离层501的材料不限于硅,可以使用能被选择性蚀刻掉的材料。优选该剥离层501的厚度为50nm至60nm。当该剥离层501由半无定形硅构成时,其厚度可以为30nm至50nm。
接着,在剥离层501上形成底膜502。提供该底膜502是为了防止第一基板500中的碱金属或碱土金属如Na扩散到半导体膜中。碱金土属或碱金属当在半导体中时,会对该半导体元件例如TFT的性能有不利的影响。提供底膜的另一个目的在于在随后剥离该半导体元件的过程中保护半导体元件。底膜502可以为单层绝缘膜,或者包括多层绝缘膜。因此,底膜502由绝缘材料例如氧化硅、氮化硅、或含氧的氮化硅构成,其可以抑制碱土金属或碱金属扩散到半导体膜中。
本实施例中,底膜502是通过顺序地层叠厚度为100nm的SiON膜、厚度为50nm的SiNO膜、厚度为100nm的SiON膜形成的。然而,材料、厚度、以及层叠膜的数目并不仅限于以上说明。例如,通过旋涂法、窄缝涂覆法、液滴释放法等等,可以形成厚度为0.5μm至3μm的硅氧烷基树脂以代替作为底层的SiON膜。可以用氮化硅膜(SiNx、Si3N4等)代替作为中间层的SiNO膜。可用SiO2膜代替作为顶层的SiON膜。预期每层膜的厚度为0.05μm至3μm,并且在该范围内可以任意地选择厚度。
另一选择,接近剥离层的底膜502的底层可以由SiON膜或SiO2膜构成,中间层可以由硅氧烷基树脂构成,顶层可以由SiO2膜构成。
氧化硅膜可以通过热CVD、等离子CVD、常压CVD、偏ECRCVD等方法形成,同时使用SiH4和O2的混合气体或者TEOS(四乙氧基硅烷)、O2的混合气体等。氮化硅膜可以通过等离子CVD法形成,同时典型地使用SiH4和NH3的混合气体。含氮的氧化硅膜(SiOxNy:x>y)以及含氧的氮化硅膜(SiNxOy:x>y)可以通过等离子CVD法形成,同时典型地使用SiH4和N2O的混合气体。
接着,在底膜502上形成半导体膜503。希望在底膜502形成之后形成半导体膜503而不暴露于空气。半导体膜的厚度为20nm至200nm(希望为40nm至170nm,优选为50nm至150nm)。该半导体膜503可以是无定形半导体、半无定形半导体,或者多晶半导体。半导体可以为硅或者为锗化硅。在采用锗化硅的情况下,锗化硅的浓度优选为大约0.01原子%至4.5原子%。
可以通过辉光放电以分解硅化物气体来获得无定形半导体。硅化物气体以SiH4、Si2H6等为代表。该硅化物气体可以用氢气或者用氢气和氦气稀释。
然后,如图22A所示,利用激光使半导体膜503结晶。另一选择,采用激光的激光结晶法可以与采用催化剂元素的结晶化方法相结合。
在激光结晶之前,希望对半导体膜在500℃下进行热退火1小时以便提高该半导体对激光的耐受性。然后,利用连续波固态激光器,用具有基波的第二至第四谐波的激光束照射该半导体膜。这样可获得具有大粒度的晶体。例如,典型地是,优选使用Nd:YVO4激光器(基波为1064nm)的第二谐波(532nm)或第三谐波(355nm)。尤其是,从连续波YVO4激光器发出激光束通过非线性光学元件被转换成输出功率为10W的谐波。优选通过光学系统使激光束形成在辐射面上的矩形或椭圆形,并照射半导体膜。需要激光束具有大约0.01MW/cm2至100MW/cm2(优选从0.1MW/cm2至10MW/cm2)的能量密度。扫描速度设定为大约10cm/s至2000cm/s,然后,用激光束照射半导体膜。
激光器可以为已知的连续波气态激光器或固态激光器。作为气态激光器的有Ar激光器、Kr激光器等。固态激光器的例子包括YAG激光器、YVO4激光器、YLF激光器、YAIO3激光器、Y2O3激光器、玻璃激光器、红宝石激光器、变石激光器、Ti:蓝宝石激光器等等。
此外,可采用脉冲式激光束来实现激光结晶。在此情况下,将重复频率设为10MHz或更高。该重复频率比通常使用的脉冲式激光束的几十Hz至几百Hz要高得多。在半导体膜用脉冲式激光束照射之后,据说需要几十纳秒至几百纳秒来使该半导体膜完全固化。因而可以在用前述脉冲式激光束熔化半导体膜与采用上述重复频率固化该半导体膜之间的时间段中,用脉冲式激光束照射该半导体膜。因而,由于固相和液相之间的界面可以在半导体膜中连续移动,就形成了晶体颗粒向着扫描方向连续生长的半导体膜。尤其是,可以形成晶体颗粒的聚集体,其中每个在扫描方向上的宽度为10μm至30μm,在垂直于扫描方向上的宽度为1μm至5μm。还有可能通过形成在扫描方向上延伸的单晶体的晶体颗粒,形成至少在TFT沟道长度方向上几乎没有晶体颗粒边界的半导体膜。
另外,可以在惰性气体例如稀有气体或氮气存在的情况下用激光束照射该半导体膜。因此,可以通过激光束的照射来减少半导体的表面粗糙性,并且可以抑制由界面状态浓度变化产生的阈值的改变。
通过上述激光照射半导体膜,形成了具有较高结晶度的半导体膜。该半导体膜包括由激光斑点的中心区域构成的第一区域504,和由激光斑点边缘附近区域构成的第二区域505,每个区域具有不同的结晶度。第一区域504包括的晶体颗粒在扫描方向上的宽度为10μm至30μm,在垂直于扫描方向上的宽度为1μm至5μm。另一方面,第二区域505具有的微晶体颗粒的粒度大约为0.2μm至几μm,其位置和大小随机。
接着,如图22B所示,使结晶化半导体膜中的第一区域504和第二区域505图案化,使得第一区域504成为岛状半导体膜506和507,而第二区域505成为岛状半导体膜508。然后,形成栅绝缘膜509以覆盖该岛状半导体膜506至508。栅绝缘膜509可以通过等离子CVD方法、喷溅方法等,由氮化硅、氧化硅、含氮的氧化硅、或含氧的氮化硅形成单层或多层的结构。例如在多层结构的情况下,栅绝缘膜509优选通过在基板侧顺序地层叠氧化硅膜、氮化硅膜、氧化硅膜形成。
形成栅绝缘膜509之后,可以在存在3%至100%氢气的情况下以300℃至450℃的温度进行热处理1小时至12小时,以便氢化该岛状半导体膜506至508。可以进行等离子氢化(采用由等离子激活的氢)作为其它的氢化方式。在氢化过程中,通过热激活的氢可以使悬挂键封端。将半导体元件与柔性的第二基板贴合之后,在随后过程中由于第二基板的弯曲可能在该半导体膜中形成瑕疵。然而,即使是这种情况,当半导体膜中的氢浓度为1×1019原子/厘米3至1×1022原子/厘米3,优选为1×1019原子/厘米3至5×1020原子/厘米3时,也可以通过氢化作用利用该半岛体膜中的氢消除该瑕疵。另外,为了消除该瑕疵,可以将卤素加入该半导体膜中。
接着,如图22C所示,形成栅极510至512。本实施例中,栅极510至512是Si和W的多层结构,其通过喷溅方法并接着利用抗蚀剂513作为掩模进行蚀刻形成。该栅极510至512的材料、结构、以及制造方法并不限于以上所述,可以适当地选取。例如,栅极510至512可以为含有NiSi(硅化镍)和Si(硅)的多层结构,其中掺入了赋予n-型的杂质,或者为含有TaN(氮化钽)和W(钨)的多层结构。此外,栅极510至512可以为由各种各样导电材料构成的单层结构。
可以用SiOx构成的掩模等来代替抗蚀剂掩模。在这种情况下,进行另外的过程以便通过图案化形成由SiOx、SiON等构成的掩模(被称作硬膜)。然而,在蚀刻过程中该掩模的厚度损失比用光刻胶掩模的情况下的要少,可以形成具有预期宽度的栅极510至512。或者,栅极510至512可选择地通过液滴释放法形成而不使用光刻胶513。
导电材料可根据导电膜的功能选自各种材料。当栅极与天线同时形成时,该材料可以在考虑它们的功能的情况下作出选择。
尽管用CF4、Cl2、和O2的混合气体或者Cl2气体作为蚀刻气体,用于通过蚀刻形成栅极,但是该蚀刻气体并不仅限于此。
接着,如图22D所示,用抗蚀剂515覆盖要形成p-沟道TFT的岛状半导体膜507,用栅极510和512作为掩模将赋予n-型导电性的杂质元素(典型为P(磷)或As(砷))掺入该岛状半导体膜506和508以形成低浓度区(第一掺杂过程)。该第一掺杂过程进行的条件为,剂量为1×1013/cm2至6×1013/cm2,加速电压为50keV至70keV。然而,第一掺杂过程的条件并不仅限于此。在该第一掺杂过程中,通过栅绝缘膜509进行掺杂,并且在岛状半导体膜506和508上形成了一对对低浓度杂质区516和517。此外,该第一掺杂过程可以不用以抗蚀剂覆盖要形成p-沟道TFT的岛状半导体膜507。
接着,如图22E所示,通过灰化等方式去除抗蚀剂515之后,新形成了抗蚀剂518以覆盖要形成n-沟道TFT的岛状半导体膜506和508。然后,用栅极511作为掩模将赋予p-型导电性的杂质元素(典型为B(硼))掺入该岛状半导体膜507以形成高浓度区(第二掺杂过程)。该第二掺杂过程进行的条件为,剂量为1×1016/cm2至3×1016/cm2,加速电压为20keV至40keV。在该第二掺杂过程中,通过栅绝缘膜509进行掺杂,并且在岛状半导体膜507上形成了一对对p-型高浓度杂质区520。
接着,如图23A所示,通过灰化等方式去除抗蚀剂518之后,形成了绝缘膜521以覆盖栅绝缘膜509和栅极510至512。在本实施例中,绝缘膜521通过等离子CVD方法由100nm的SiO2膜构成。之后,绝缘膜521和栅绝缘膜509通过向后蚀刻方法(etch back method)被部分刻蚀形成侧壁522至524,与栅极510至512的侧面以自对准的方式接触,如图23B所示。用CHF3和He的混合气体作为蚀刻气体,另外,形成侧壁的过程并不仅限于此。
当形成绝缘膜521时,绝缘膜521还可以形成于基板的后表面。在这种情况下,形成于基板的后表面的绝缘膜可以通过抗蚀剂被选择性地蚀刻掉。另一选择,当在向后蚀刻方法中形成侧壁时,所使用的抗蚀剂可以与绝缘膜521和栅绝缘膜509同时被部分的去除掉。
接着,如图23C所示,新形成了抗蚀剂526以覆盖要形成p-沟道TFT的岛状半导体膜507。然后用栅极510和512以及侧壁522和524作为掩模将赋予n-型导电性的杂质元素(典型为P(磷)或As(砷))掺入以形成高浓度区(第三掺杂过程)。该第三掺杂过程进行的条件为,剂量为1×1013/cm2至5×1015/cm2,加速电压为60keV至100keV。在该第三掺杂过程中,通过栅绝缘膜509进行掺杂,并且在岛状半导体膜506和508上形成了一对对n-型高浓度杂质区527和528。
此外,当接着掺杂赋予n-型导电性的高浓度杂质,并在侧壁522和524下形成低浓度杂质区或未掺杂的偏移区(off-set region)时,侧壁522和524起着掩模作用。因此,为了控制该低浓度杂质区或偏移区的宽度,可通过适当地改变成膜条件以及用于形成侧壁的向后蚀刻方法,来调整侧壁的尺寸。
通过灰化等方式去除抗蚀剂526之后,可对杂质区进行加热活化。例如,以50nm的厚度沉积SiON膜之后,可以在氮气存在的情况下在550℃下进行热处理4小时。以100nm的厚度形成含氢的SiNx膜之后,在氮气存在的情况下在410℃下对其进行热处理1小时。因此,可以修复多晶硅膜中的瑕疵。例如,该处理为使多晶硅半导体膜中的悬挂键被封端,被称为加氢过程等等。
根据上述的一系列过程,形成了n-沟道TFT 530,p-沟道TFT 531,和n-沟道TFT 532。当在这些制造过程中通过适当地改变向后蚀刻方法的条件来调整侧壁的尺寸时,就可以形成沟道长度为0.2μm至2μm的TFT。尽管本是实例中TFT 530至532具有上栅极结构,但它们也可以为下栅极结构(反向交错式结构)。
之后,可形成钝化膜以保护TFT 530至532。希望该钝化膜由氮化硅、含氧的氮化硅、氮化铝、氧化铝、氧化硅等等构成,其可以防止碱金属或碱土金属渗透进TFT 530至532中。特别是,例如,可采用厚度大约在600nm的SiON膜作为钝化膜。在此情况下,可在形成SiON膜之后进行加氢过程。在这种方式中,钝化膜包括SiON¥SiNx¥SiON的三层结构,其顺序地形成于基板侧的TFT 530至532上。然而,这些膜的结构和材料并不仅限于上述的描述。由于通过上述结构底膜502和钝化膜覆盖了TFT 530至532,就可以防止碱土金属或碱金属例如Na扩散到半导体元件的半导体膜中,当其在半导体中时会对半导体元件的性能有不利的影响。
接着,如图24A所示,形成第一层间绝缘膜533以覆盖TFT530至532。该第一层间绝缘膜533可由具有耐热性的有机树脂构成,例如聚酰亚胺、丙烯酸或聚酰胺。除此之外,可以使用低介电常数材料(低-k材料)、含Si-O-Si键的树脂(以下称作硅氧烷基树脂)等等。硅氧烷基树脂包括至少含有氢的有机基团(例如,烷基或芳烃)、氟基、或者至少含氢和氟基作为取代基的有机基团。第一层间绝缘膜533的形成可根据材料应用旋涂法、浸涂法、喷涂法、液滴释放法(喷墨法、丝网印刷法、胶印法等等)、刮片法、滚涂法、帘式淋涂法、刮涂法等等。此外,可以用有机材料,在此情况下可以使用氧化硅、氮化硅、氧氮化硅、PSG(磷玻璃)、BPSG(磷硼玻璃)、氧化铝膜等等。另外,第一层间绝缘膜533可通过层叠上述绝缘膜构成。
本实施例中,在第一层间绝缘膜533上形成了第二层间绝缘层膜534。该第二层间绝缘层膜534可由包含碳的膜例如DLC(金刚石样碳)或CN(氮化碳)、氧化硅、氮化硅,或者含氧的氮化硅,通过等离子CVD方法、常压等离子CVD方法等等来形成。此外,第二层间绝缘膜534可以用感光或非感光的有机材料例如聚酰亚胺、丙烯酸、聚酰胺、苯并环丁烯,或抗蚀剂、硅氧烷基树脂等等构成。
第一层间绝缘膜533或第二层间绝缘膜534中可以混入填料,以防止该第一层间绝缘膜533和第二层间绝缘膜534由于之后要构成布线的导电材料与第一层间绝缘膜533或第二层间绝缘膜534之间的热膨胀系数差异而造成的应力产生剥离或损害。
在第二层间绝缘膜534上形成第一导电材料膜560。难熔金属例如钛(Ti)、钽(Ta)、钨(W),或其氮化物可用作该第一导电材料膜560。在之后用干法蚀刻法形成接触孔的情况下,通过形成导电材料膜560可抑制充电损害。
接着,如图24A所示,在第一层间绝缘膜533、第二层间绝缘膜534、栅绝缘膜509以及导电材料膜560中形成接触孔。然后,形成布线535至539,以通过接触孔与TFT 530至532连接。尽管用四氟化碳(CF4)、氧气(O2)和氦气(He)的混合气体作为蚀刻气体用于形成接触孔,但也可以使用CHF3和He的混合气体,并且蚀刻气体不仅限于此。本实施例中,在通过喷涂方法形成布线535至539,以便包括依次层叠的五层,即从基板侧起为Ti、TiN、Al-Si、Ti,和TiN后,对其进行图案化。
通过在Al中混入Si,可以防止在使布线图案化的过程中烘焙抗蚀剂时形成小丘。可以混入大约0.5%的Cu来代替Si。当Al-Si层通过Ti或TiN形成夹层结构时,可进一步提高防止小丘形成的性能。在图案化过程中希望使用上述由SiON等构成的硬膜。布线的材料和制造方法并不仅限于此,也可使用以上用于栅极的材料。
分别地,布线535和536与n-沟道TFT 530的高浓度杂质区527连接,布线536和537与p-沟道TFT 531的高浓度杂质区520连接,以及布线538和539与n-沟道TFT 532的高浓度杂质区528连接。布线539也与n-沟道TFT 532的栅极512连接。n-沟道TFT532可用作随机ROM的存储元件。
接着,如图24B所示,在第二层间绝缘膜534上形成第三层间绝缘膜541以覆盖布线535至539。该第三层间绝缘膜541以这样的方式形成,其具有接触孔使得布线535部分暴露。该第三层间绝缘膜541可由用于第一层间绝缘膜533的材料构成。
在第三层间绝缘膜541上沉积第二导电材料膜570。该第二导电材料膜570可由用于第一导电材料膜560的材料构成。在第三层间绝缘膜541中通过干法蚀刻的方法形成接触孔以触及布线535。
接着,在第二导电材料膜570上形成第三导电材料膜,并通过图案化形成天线542。该天线542可由具有Ag、Au、Cu、Pd、Cr、Mo、Ti、Ta、W、Al、Fe、Co、Zn、Sn或Ni的一种或多种金属或金属化合物的导电材料构成。此时,第二导电材料膜570还可以被图案化以形成部分天线542。另外,该天线542可以仅仅由第三导电材料膜通过湿法蚀刻去除第二导电材料膜570来形成。
天线542与布线535连接。尽管图24C中天线542直接连接于布线535,但本发明的ID芯片并不仅限于此结构。例如,天线542可以通过分开形成的布线连接至布线535。
天线542可以通过印制方法、光刻法、汽相沉积法、液滴释放法等等而形成。本实施例中,天线542由单层导电膜形成。然而,天线542也可通过层叠多层导电膜而构成。例如,天线542可以通过非电解镀层由布线例如涂覆了Cu的Ni构成。
液滴释放法是一种通过从小喷嘴释放含有预定组成的液滴以形成预定图案的方法。喷墨方法就是液滴释放法的一个例子。另一方面,印制方法包括丝网印刷方法,胶版印刷方法等等。当采用印制方法或者液滴释放法时,可以不用掩模曝光就形成天线542。另外,液滴释放法和印制方法不会浪费在光刻法中要蚀刻去除的材料。而且,由于不必使用昂贵的曝光掩模,就可以减少制造ID芯片的成本。
在使用液滴释放法或者各种印制方法的情况下,例如,可以使用由镀Ag的Cu得到的导电颗粒等等。当通过液滴释放法形成天线542时,希望进行处理以提高天线542与第三层间绝缘膜541表面的粘合性。
一些提高粘合性的方法如下:一种是将金属或金属化合物附在第三层间绝缘膜541的表面,其中该金属或金属化合物由于催化作用能够提高对导电膜或绝缘膜的粘合性;另一种方法是将对导电薄膜或绝缘膜有高粘合性的有机物基绝缘膜、金属、或金属化合物附在第三层间绝缘膜541的表面;还有一种方法是在常压或减压情况下对第三层间绝缘膜541的表面进行等离子处理,使其表面得以改良。除了钛或钛氧化物,对导电薄膜或绝缘膜具有高粘合性的金属实例还有作为3d过渡元素的Sc,Ti,V,Cr,Mn,Fe,Co,Ni,Cu或者Zn等等。所述金属化合物的实例有上述金属的氧化物、氮化物、氮氧化物等等。例如,有机物基绝缘膜的实例有聚酰亚胺、硅氧烷基树脂等等。
当附在第三层间绝缘膜上的金属或金属化合物能导电时,可以控制片材电阻使天线542正常工作。尤其是,导电金属或金属化合物的平均厚度可以为1nm到10nm。另外,金属或金属化合物可以通过氧化作用而部分或全部地绝缘。此外,附在不需要粘合性的区域上的金属或金属化合物可以通过蚀刻被选择性地去除掉。为代替将金属或金属化合物遍布地附在基板上之后再蚀刻金属或金属化合物的方法,可通过液滴释放法、印制方法、或者溶胶凝胶法来将金属或金属化合物选择性地附在特殊区域。金属或金属化合物不必在第三层间绝缘膜表面上呈完全连续薄膜的状态,而可以以某种程度分开。
接着,如图25A所示,形成天线542之后,在第三层间绝缘膜541上形成了保护层545以覆盖天线542。该保护层545由在之后蚀刻掉剥离层501时能够保护天线542的材料构成。例如,通过整体涂覆可溶于水或醇的环氧基树脂、丙烯酸基树脂、或者硅基树脂可形成保护层545。
本实施例中,保护层545以这样的方式形成,即通过旋涂方法将水溶性树脂(由Toagpsei Co.,Ltd生产的VL-WSHL10)以30μm的厚度涂覆,曝光2分钟以暂时固化树脂,然后用UV光照射基板背面2.5分钟,接着用UV光照射基板顶面10分钟,总共12.5分钟,以便完全固化树脂。在层叠多层有机树脂的情况下,涂覆或烘焙过程中粘度可能会变得过高,或者有机树脂可能会根据溶剂而部分融化。因而,当第三层间绝缘膜541和保护层545是由能溶解于相同溶剂中的有机树脂构成时,优选的是在第三层间绝缘膜541上形成无机绝缘膜(SiNx膜,SiNxOy膜,AlNx膜,AlNxOy膜)以便保护层545可以在以下过程中被顺利地去除。
接下来,如图25B所示,形成凹槽546以分割ID芯片。凹槽546所具有的深度应使剥离层501露出。凹槽546可通过切割方法、划线方法等形成。此外,当在第一基板500上形成的ID芯片无需分割开时,就没必要构成凹槽546。
如图25C所示,蚀刻掉剥离层501。在本实施例中,用卤氟化物作为蚀刻气体,并且该气体从凹槽546引入。本实施例中,使用ClF3(三氟化氯),条件为温度350℃,流速300sccm,压力6Torr,以及蚀刻时间3小时。另一选择,可使用与氮气混合的ClF3气体。通过使用卤氟化物例如ClF3,可将剥离层501选择性地蚀刻,使得第一基板500能够从TFT 530至532上剥离。卤氟化物可以是气态或液态。
如图26A所示,利用粘合剂550,将剥离的TFT 530至532和天线542贴合在第二基板551上。粘合剂550由能使第二基板551和底膜502彼此贴合的材料构成。例如粘合剂550可以是光固化型如活性剂固化型,热固化型,UV固化型,或者厌氧型。
第二基板551可由有机材料例如柔性纸张或塑料构成。另一选择,柔性无机材料也可用做第二基板551。塑料基板可由具有极性基团的包含聚降冰片烯的ARTON(JSR制造)构成。此外,以聚对苯二甲酸乙二醇酯(PET)、聚醚砜(PES)、聚萘二甲酸乙二酯(PEN)、聚碳酸酯(PC)、尼龙、聚醚醚酮(PEEK)、聚砜(PSF)、聚醚酰亚胺(PEI)、多芳基化合物(PAR)、聚对苯二甲酸丁二醇酯(PBT)、聚酰亚胺、丙烯腈-丁二烯-苯乙烯树脂、聚氯乙烯、聚丙烯、聚乙酸乙烯基酯、丙烯酸树脂等等为代表的聚酯都可以作为塑料基板材料的实例。希望第二基板551具有高达约2W/mK至30W/mK的热导率,以便散发集成电路中产生的热量。
如图26B所示,在去除保护层545后,将粘合剂552涂覆在第三层间绝缘膜541上以覆盖天线542,然后贴合盖件553。有机材料例如柔性纸张或塑料可以以与第二基板551同样的方式来制成盖件553。粘合剂552的厚度可为10μm到200μm范围内。
粘合剂552由能够贴合盖件553、第三层间绝缘膜541、和天线542的材料构成。例如,粘合剂552可以是光固化型如活性剂固化型,热固化型,UV固化型或者厌氧型。
根据前述的过程,ID芯片就完成了。通过上述制造方法,在第二基板551和盖件553之间可形成总厚度为0.3μm至3μm,典型地为大约2μm的十分薄的集成电路。集成电路的厚度不仅包括半导体元件的厚度,而且还包括粘合剂550和粘合剂552之间形成的绝缘膜和层间绝缘膜的厚度。ID芯片中包含的集成电路可形成占大约5mm见方的面积(25mm2的平方面积)或更小,更优选为大约从0.3mm见方(0.09mm2)到4mm见方(16mm2)。
尽管图26B中表示了使用盖件553的实例,但本发明并不限于此结构。例如,该过程可以如图26A所示的那样完成。
尽管本实施例描述了一种用于剥离基板和集成电路的方法,其在具有高耐热性的第一基板500与要通过蚀刻从该第一基板剥离的集成电路之间提供剥离层,但本发明的ID芯片制造方法并不仅限于该构成。例如,可在集成电路和具有高耐热性的基板之间提供金属氧化物膜,并且,该金属氧化物膜可以通过结晶化变薄使得集成电路被剥离。另一选择,在集成电路和具有高耐热性的基板之间可以提供由含氢无定形半导体膜构成的剥离层,并可通过激光照射去除该剥离层而将基板和集成电路剥离。此外,另一选择是,通过将具有高耐热性的基板与其上形成的集成电路机械地去除,或者通过蚀刻基板同时使用溶剂或气体,可将集成电路从基板剥离。
当与底膜502接触的粘合剂550由有机树脂形成以保证ID芯片的柔韧性时,通过使用氮化硅膜或含氧的氮化硅膜例作为底膜502,能够防止碱土金属或碱金属例如Na从有机树脂中扩散到半导体膜中。
当ID芯片所连接的物体具有曲面并且ID芯片的第二基板551弯曲以形成沿母线例如锥面或者柱面的曲面时,希望母线的方向与TFT530至532的载体移动方向一致。通过上面的结构,就算第二基板551弯曲时,也可防止由于这个结构对TFT 530至532的特性造成的不利影响。当岛状半导体膜的面积在集成电路中的比例为1%到30%时,可进一步防止由于第二基板551的弯曲造成的TFT 530至532的特性改变。
尽管本实施例中描述了在集成电路的同一基板上形成天线的实例,但本发明并不限于此结构。在不同基板上形成的天线和集成电路可以之后彼此粘合使之电连接。
通常在ID芯片中应用的电波频率为13.56MHz或者2.45GHz,并且这对于形成ID芯片很重要,这样这些频率可被检测到以提高其通用性。
本实施例的ID芯片具有的优点是,与在半导体基板上形成的ID芯片相比,其电波不易阻塞,并且可以防止由于电波阻塞所造成的信号衰减。由于本发明中不需要半导体基板,所以制造ID芯片的成本也大幅减少。例如,具有12英寸直径的硅基板与730×920mm2大小的玻璃基板相当。前一种硅基板面积约为73000mm2,而后一种玻璃基板的面积大约是672000mm2。因此,玻璃基板大约是硅基板的9.2倍。从大小约672000mm2的玻璃基板,可以获得大约672000个面积分别为1平方毫米的ID芯片,而可以忽略通过分割基板被浪费的面积。该ID芯片的数目大约是用硅基板构成芯片的9.2倍。另外,由于使用大小为730×920mm2的玻璃基板所需的步骤比使用12英寸直径的硅基板少,因而对ID芯片大规模生产的设备投资数额会减少最高达1/3。此外,在从玻璃基板剥离集成电路之后,该玻璃基板还可以再利用。甚至考虑到用于补偿损坏玻璃基板和清洗玻璃基板表面的所有成本之后,其成本和使用硅基板相比也大幅度减少。甚至当玻璃基板被丢弃不再循环利用,大小为730×920mm2的玻璃基板的成本也只有直径12英寸的硅基板的大约一半。因此,可以理解ID芯片的成本能够大大减少。
因此,当使用大小为730×920mm2的玻璃基板时,该ID芯片的价格大约是形成于直径12英寸的硅基板上的ID芯片的1/30。由于预期该ID芯片是作为可抛弃型芯片,因而本发明的ID芯片,能够大大减少成本,在该应用中十分有利。
尽管本实施例描述的实例为被剥离的集成电路贴在柔性基板上,但本发明并不限于此结构。例如,在使用如同玻璃基板一样能够经受制造集成电路过程中的热处理温度的耐热基板的情况下,并不需要剥离该集成电路。
而且,如果需要的话,本实施例也能够任意地与实施方式和实施例1至7的任何描述相结合。
[实施例9]
能够应用本发明的各种电气设备的实例包括照相机例如摄影机或数码相机,眼罩式显示器(头戴式显示器),导航系统,声音还原设备(汽车音响组件系统),计算机,游戏机,便携式信息终端(例如,掌上电脑,手机,便携式游戏机,电子书籍等)和具有记录介质的图像再现设备(尤其是,能够再现记录介质如数字化视频光盘(DVD)并具有显示再现图像的显示器的设备)。图27A到28E分别表示了其具体实例。
图27A表示了一种发光显示器件例如TV接收器,其包括外壳3001,显示部件3003,扬声器部件3004等。本发明可应用于显示部件3003,控制电路部件等。在像素部分可具有偏振片或者圆形偏振片以便提高对比度。例如封闭的基板上可以依次具有1/4λ片,1/2λ片,以及偏振片。此外,还可在偏振片上提供抗反射膜。根据本发明,提高了可靠性也提高了显示质量。另外,当安装了实施例8中制造的ID芯片时,还可以得知产地,分销渠道等等。
图27B表示了一种液晶显示器或OLED显示器,其包括外壳3101,支座3102,显示部件3103等。本发明可应用于显示部件3103,控制电路部件等。根据本发明,提高了可靠性也提高了显示质量。另外,当安装了实施例8中制造的ID芯片时,还可以得知产地,分销渠道等等。
图27C表示了一种手机,其包括机身3201,外壳3202,显示部件3203,音频输入部件3204,音频输出部件3205,操作键3206,天线3208等。本发明可应用于显示部件3203,控制电路部件等。根据本发明,提高了可靠性也提高了显示质量。另外,当安装了实施例8中制造的ID芯片时,还可以得知产地,分销渠道等等。
图27D表示了一种计算机,它包括机身3301,外壳3302,显示部件3303,键盘3304,外接端口3305,鼠标3306等。本发明可应用于显示部件3303,控制电路部件等。根据本发明,提高了可靠性也提高了显示质量。另外,当安装了实施例8中制造的ID芯片时,还可以得知产地,分销渠道等等。
图28A表示了一种掌上电脑,它包括机身4001,显示部件4002,开关4003,操作键4004,红外端口4005等。本发明可应用于显示部件4002,控制电路部件等。根据本发明,提高了可靠性也提高了显示质量。另外,当安装了实施例8中制造的ID芯片时,还可以得知产地,分销渠道等等。
图28B表示了一种便携式游戏机,其包括外壳4101,显示部件4102,扬声器部件4103,操作键4104,记录介质插入端口4105等。本发明可应用于显示部件4102,控制电路部件等。根据本发明,提高了可靠性也提高了显示质量。另外,当安装了实施例8中制造的ID芯片时,还可以得知产地,分销渠道等等。
图28C表示了一种具有记录介质的便携式图像再现设备(尤其是,DVD再现设备),其包括机身4201,外壳4202,显示部件A 4203,显示部件B 4204,记录介质(例如DVD)读取部件4205,操作键4206,扬声器部件4207等。显示部件A 4203主要显示图像信息,显示部分B4204主要显示文本信息。本发明可应用于显示部件A 4203,显示部件B 4204,控制电路部件等。此外,具有记录介质的图像再现设备包括家庭电视游戏机等。根据本发明,提高了可靠性也提高了显示质量。另外,当安装了实施例8中制造的ID芯片时,还可以得知产地,分销渠道等等。
图28D表示了一种具有便携式显示屏的无线TV。外壳4302具有内置电池和内置的信号接收器,并且显示部件4303或者扬声器部件4307由该电池驱动。电池可通过电池充电器4300反复充电。电池充电器能够发送和接收图像信号,并将图像信号发送给显示屏的信号接收器。外壳4302由操作键4306控制。图28D所示的设备也被称为视频-音频双向通信设备,因为可以通过操控操作键4306将信号从外壳4302发送给电池充电器4300。此外,这个设备也被称为万能遥控设备,因为通过操控操作键4306,信号可以从外壳4302发送给电池充电器4300,并且电池充电器4300发送的信号可以由其它的电子设备接收,从而可控制其它电子设备的通讯。本发明可应用于显示部件4303,控制电路部件等。根据本发明,提高了可靠性也提高了显示质量。另外,当安装了实施例8中制造的ID芯片时,还可以得知产地,分销渠道等等。
除了玻璃基板外,具有耐热性的塑料基板根据其尺寸,强度或预期用途,也可用于这些电气设备的显示器件。因而,可进一步减轻重量。
此外,本实施例中描述的实例仅仅作为例子,而本发明所适用的电子设备的例子并不限于这些应用。
本实施例可以任意地与实施方式和实施例1至8的任何描述相结合。
根据本发明,可防止由于在绝缘膜中形成接触孔的情况下进行蚀刻造成的损失。此外,还提高了绝缘膜与作为电极材料的导电膜之间的粘度。
本申请基于2004年5月7日向日本专利局提交的序列号为No.2004-139148的日本专利申请,在此引入其内容作为参考。
Claims (11)
1.一种用于制造半导体器件的方法,包括:
在基板上形成半导体层、栅绝缘膜、和栅极;
在所述半导体层、栅绝缘膜、和栅极上形成层间绝缘膜;
在所述层间绝缘膜上形成含金属的导电膜;以及
通过干法蚀刻在所述层间绝缘膜和所述导电膜二者内形成接触孔。
2.根据权利要求1所述的一种用于制造半导体器件的方法,其中所述导电膜含有Ti、Ta、W,或其氮化物。
3.一种用于制造半导体器件的方法,包括:
在基板上形成半导体层、栅绝缘膜、和栅极;
在所述半导体层、栅绝缘膜、和栅极上形成层间绝缘膜;
在所述层间绝缘膜上形成含金属的导电膜;
在所述层间绝缘膜和所述导电膜二者内形成接触孔;
形成穿过所述接触孔与所述半导体层或所述栅极相连接的第二电极;以及
利用所述第二电极作为掩模以自对准的方式除去部分导电膜。
4.根据权利要求3所述的一种用于制造半导体器件的方法,其中所述导电膜含有Ti、Ta、W,或其氮化物。
5.一种用于制造半导体器件的方法,包括:
在基板上形成半导体层、栅绝缘膜、和栅极;
在所述半导体层、栅绝缘膜、和栅极上形成第一层间绝缘膜;
在所述第一层间绝缘膜上形成含金属的第一导电膜;
在所述第一层间绝缘膜和所述第一导电膜二者内形成第一接触孔;
形成穿过所述第一接触孔与所述半导体层或所述栅极相连接的第二电极;
利用第二电极作为掩模以自对准的方式除去部分所述第一导电膜;
在所述第一层间绝缘膜和所述第二电极上形成第二层间绝缘膜;
在所述第二层间绝缘膜上形成含金属的第二导电膜;以及
通过干法蚀刻在所述第二层间绝缘膜和所述第二导电膜二者内形成第二接触孔。
6.根据权利要求5所述的一种用于制造半导体器件的方法,其中在所述第二导电膜上穿过所述第二接触孔形成了第三电极。
7.根据权利要求5所述的一种用于制造半导体器件的方法,其中所述第二层间绝缘膜为平面膜。
8.根据权利要求5所述的一种用于制造半导体器件的方法,其中所述第一导电膜含有Ti、Ta、W,或其氮化物。
9.根据权利要求5所述的一种用于制造半导体器件的方法,其中所述第二导电膜含有Ti、Ta、W,或其氮化物。
10.根据权利要求5所述的一种用于制造半导体器件的方法,其中所述第二层间绝缘膜包含有机材料。
11.根据权利要求5所述的一种用于制造半导体器件的方法,其中所述第二层间绝缘膜包含由硅氧烷构成的氧化硅膜。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004139148 | 2004-05-07 | ||
JP139148/04 | 2004-05-07 | ||
JP205413/04 | 2004-07-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1694223A CN1694223A (zh) | 2005-11-09 |
CN100474502C true CN100474502C (zh) | 2009-04-01 |
Family
ID=35353130
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100686873A Expired - Fee Related CN100474502C (zh) | 2004-05-07 | 2005-05-08 | 半导体器件的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100474502C (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4480735B2 (ja) | 2007-03-22 | 2010-06-16 | 日本電信電話株式会社 | 電界通信装置 |
JP5491833B2 (ja) * | 2008-12-05 | 2014-05-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
CN104956352B (zh) * | 2013-01-31 | 2018-04-27 | 英派尔科技开发有限公司 | 屏蔽现场可编程门阵列上的协处理器的功率使用 |
CN105223748B (zh) * | 2014-06-25 | 2018-07-13 | 群创光电股份有限公司 | 显示面板和应用其显示面板的显示装置 |
CN104485344B (zh) * | 2014-12-08 | 2017-12-05 | 信利(惠州)智能显示有限公司 | 一种柔性显示器制备方法 |
TW201643508A (zh) * | 2015-06-01 | 2016-12-16 | Lwo Technology Co Ltd | 雙面顯示器的製造方法 |
CN104935252B (zh) * | 2015-07-01 | 2018-01-16 | 东南大学 | 硅基低漏电流固支梁栅的环形振荡器及制备方法 |
US10815426B2 (en) * | 2016-08-17 | 2020-10-27 | Sharp Kabushiki Kaisha | Liquid crystal cell for scanning antenna and method of producing liquid crystal cell for scanning antenna |
CN110176203B (zh) * | 2018-05-09 | 2021-03-16 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
CN109817647A (zh) * | 2019-03-05 | 2019-05-28 | 京东方科技集团股份有限公司 | 一种阵列基板、显示装置以及阵列基板的制备方法 |
CN111129162B (zh) * | 2019-12-31 | 2022-10-04 | 华南理工大学 | 一种薄膜晶体管、显示基板、显示面板及显示装置 |
-
2005
- 2005-05-08 CN CNB2005100686873A patent/CN100474502C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1694223A (zh) | 2005-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100474502C (zh) | 半导体器件的制造方法 | |
US7521368B2 (en) | Method for manufacturing semiconductor device | |
CN100481316C (zh) | 激光处理装置、激光照射方法及半导体装置的制作方法 | |
TWI286338B (en) | Semiconductor device and manufacturing method thereof | |
JP5025095B2 (ja) | 半導体装置の作製方法 | |
CN1790741B (zh) | 半导体器件及制造该器件的方法 | |
US7459406B2 (en) | Laser processing unit, laser processing method, and method for manufacturing semiconductor device | |
CN101271827B (zh) | 用于制造半导体器件的方法 | |
US8575618B2 (en) | Electronic device, semiconductor device and manufacturing method thereof | |
KR101389298B1 (ko) | 반도체 장치를 제작하는 방법 | |
KR101354162B1 (ko) | 레이저 조사방법, 레이저 조사장치, 및 반도체장치 제조방법 | |
US7800113B2 (en) | Method for manufacturing display device | |
JP4954495B2 (ja) | 半導体装置の作製方法 | |
TW200425248A (en) | Drop discharge apparatus, method for forming pattern and method for manufacturing semiconductor device | |
JP7438300B2 (ja) | 積層体 | |
TW200524168A (en) | Method for manufacturing semiconductor device | |
US20050023531A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
TW200844492A (en) | Color filter and manufacturing method thereof, and electronic appliance having the color filter | |
EP3346496B1 (en) | Array substrate and display device | |
JP4963163B2 (ja) | レーザ処理装置及び半導体装置の作製方法 | |
JP2008100285A (ja) | 半導体装置の作製方法及びレーザ加工装置 | |
JP4754918B2 (ja) | 半導体装置の作製方法 | |
JP5030405B2 (ja) | 半導体装置の作製方法 | |
JP4628032B2 (ja) | 半導体装置及びその作製方法 | |
JP2005303150A (ja) | 半導体装置の作製方法、発光装置及びその作製方法、及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090401 |