JP5154009B2 - 有機シロキサン系絶縁膜の製造方法、及び、この製造方法で製造した有機シロキサン系絶縁膜を層間絶縁として用いた液晶表示装置の製造方法 - Google Patents

有機シロキサン系絶縁膜の製造方法、及び、この製造方法で製造した有機シロキサン系絶縁膜を層間絶縁として用いた液晶表示装置の製造方法 Download PDF

Info

Publication number
JP5154009B2
JP5154009B2 JP2005306988A JP2005306988A JP5154009B2 JP 5154009 B2 JP5154009 B2 JP 5154009B2 JP 2005306988 A JP2005306988 A JP 2005306988A JP 2005306988 A JP2005306988 A JP 2005306988A JP 5154009 B2 JP5154009 B2 JP 5154009B2
Authority
JP
Japan
Prior art keywords
insulating film
film
liquid crystal
amount
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005306988A
Other languages
English (en)
Other versions
JP2007114560A (ja
Inventor
大介 龍崎
和功 鳥居
睦子 波多野
大介 園田
寿輝 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Original Assignee
Panasonic Liquid Crystal Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Liquid Crystal Display Co Ltd filed Critical Panasonic Liquid Crystal Display Co Ltd
Priority to JP2005306988A priority Critical patent/JP5154009B2/ja
Priority to US11/583,882 priority patent/US7586554B2/en
Publication of JP2007114560A publication Critical patent/JP2007114560A/ja
Priority to US12/500,639 priority patent/US7969520B2/en
Application granted granted Critical
Publication of JP5154009B2 publication Critical patent/JP5154009B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K2323/00—Functional layers of liquid crystal optical display excluding electroactive liquid crystal layer characterised by chemical composition
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/02—Materials and properties organic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、有機シロキサン系絶縁膜の製造方法、及び、薄膜トランジスタで駆動するアクティブ・マトリクス方式の液晶表示装置の製造方法に関する。
液晶表示装置は薄型テレビ、コンピュータ用ディスプレイ、携帯用端末などの画像表示装置として、さまざまな電子機器に応用されている。これらの液晶表示装置の多くは、アクティブ・マトリクス方式と呼ばれる方式で動作する。すなわち、マトリクス状に並んだ画素ごとに液晶を駆動するための薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、以下ＴＦＴ）が配置されている。ＴＦＴの種類としては、主にアモルファスシリコン（ａ−Ｓｉ:非結晶シリコン）ＴＦＴとポリシリコン（ｐｏｌｙ−Ｓｉ:多結晶シリコン）ＴＦＴが知られている。
アモルファスシリコンＴＦＴは大面積の基板に安価に形成できるため、従来から液晶表示装置に幅広く使われてきた。一方で、ポリシリコンＴＦＴはアモルファスシリコンＴＦＴに比べて動作速度が速く微細化しやすいため、高速で高精彩な液晶表示装置に適している。最近では、液晶表示装置の高性能化の要求から、ポリシリコンＴＦＴの需要が急速に拡大している。
図１は、従来のアクティブ・マトリクス方式の液晶表示装置の回路構成図である。図１において、基板上に複数の画素１がマトリクス状に形成されており、それぞれの画素内には画素電極２を有する液晶セル３と、画素電極２に接続された液晶セル駆動用のＴＦＴ４が配置されている。このＴＦＴ４のゲート電極には、ゲートドライバ５からゲート配線６を介して走査信号が供給される。また、ＴＦＴ４のソース電極には、ソースドライバ７からソース配線８を介してデータ信号が供給される。
このようにして、走査信号によって選択されたＴＦＴ４を介して、データ信号が画素電極２に入力される。各ゲート配線６とソース配線８とは、画素１の周囲に互いに直交するように配置される。さらに、ＴＦＴ４のドレイン電極は液晶セル３および保持容量９に接続されており、この保持容量９の対向電極はそれぞれ共通配線１０に接続されている。保持容量９は液晶セル３に印加される電圧を保持するために用いられ、液晶セル３による液晶容量と並列に設けられる。
図２は、従来のアクティブ・マトリクス方式の液晶表示装置におけるＴＦＴ構造を説明する断面図である。図２では、従来のアモルファスシリコンＴＦＴを例とした。図２において、ガラスを好適とする透明基板１１上に図１で説明したゲート配線６に接続されたゲート電極１２が形成され、その上を覆ってゲート絶縁膜１３が形成されている。その上にはゲート電極１２と重なるように半導体膜１４が形成され、その中央部上にチャネル保護膜１５が形成されている。
このチャネル保護層１５の両端部および半導体膜１４の一部に接するように、チャネル保護膜１５上で分断されたソース電極１６ａおよびドレイン電極１６ｂとしてのｎ+Ｓｉ膜が形成されている。ソース電極１６ａ上には図１のソース配線８となる金属膜１７ａが形成され、ドレイン電極１６ｂ上にはドレイン電極１６ｂと画素電極２とを接続する金属膜１７ｂが形成されている。さらに、ソース電極１６ａ、ドレイン電極１６ｂ、金属膜１７ａ、１７ｂを被覆するように層間絶縁膜１８が形成されている。この層間絶縁膜１８の上には、画素電極２となる透明導電膜が形成され、この透明導電膜は、層間絶縁膜１８をパターニングして形成されたコンタクト孔１９を介して、ドレイン電極１６ｂと接続した金属膜１７ｂと接続されている。
このように、ゲート配線６およびソース配線８と画素電極２となる透明導電膜との間に層間絶縁膜１８が形成されているので、ゲート配線６およびソース配線８に対して画素電極２をオーバーラップさせることができる。このような構造は、例えば特許文献１に開示されており、これによって液晶表示装置の開口率を向上できる。
上記層間絶縁膜１８としては、従来、シリコン窒化膜（ＳｉＮ、比誘電率〜８）、シリコン酸窒化膜（ＳｉＯＮ、比誘電率〜４．５）、シリコン酸化膜（ＳｉＯ、比誘電率〜４）などが知られており、これらの膜を化学気相成長（以下、ＣＶＤ）法によって堆積している。その膜厚は５００ｎｍ程度である。
しかし、これらの層間絶縁膜の比誘電率は４以上と高く、画素電極２とゲート配線６およびソース配線８の間に寄生する電気容量が大きくなってしまい、これが課題の一つとなっている。この課題の解決するため、これらの層間絶縁膜よりも低誘電率の絶縁膜を層間絶縁膜１８として用いる方法が提案されている。
例えば、特許文献２には、シリコン酸化膜にフッ素を添加したＳｉＯＦ膜（比誘電率〜３．５）や、シリコン酸化膜に炭素を添加したＳｉＯＣ膜（比誘電率〜３）をＣＶＤ法によって堆積し、層間絶縁膜とする方法が開示されている。これにより、層間絶縁膜１８に生じる電気容量の低減でき、ひいては液晶表示装置の配線における消費電力を低減することができる。
ＣＶＤ法により層間絶縁膜１８を形成する方法のもう一つの課題は、層間絶縁膜１８の表面が下地ＴＦＴの凹凸形状を反映することである。このため、層間絶縁膜１８上に形成する画素電極２にも同じように凹凸が生じ、画素電極の段切れ不良や液晶分子の配向不良などを引き起こす。その結果、ＴＦＴの画素欠陥が増加したり、画像視認性が低下したりする。
この課題に対して、層間絶縁膜１８を十分に厚く堆積した後に化学機械研磨（ＣＭＰ）法で平坦化して下地段差を解消する方法が特許文献３に開示されている。また、別の平坦化方法として、塗布型の低誘電率膜、例えばハイドロシルセスキオキサン膜（ＨＳＱ、比誘電率〜３）やメチルシルセスキオキサン膜（ＭＳＱ、比誘電率〜３）を用いる方法が特許文献４に開示されている。
図３は、上記の従来方法による層間絶縁膜１８で下地段差を平坦化した場合液晶表示装置のＴＦＴ構造の断面図である。図３における図２との同一符号は同一機能部分を示す。図３には、層間絶縁膜１８が平坦面となっていることが示されている。図３に示されたように、低誘電性と平坦性を兼ね備えた層間絶縁膜を用いることによって、液晶表示装置の消費電力や欠陥を低減し、画像視認性を高めることができる。
一方で、これらの層間絶縁膜を用いた場合、当該層間絶縁膜１８を加工する工程数が多く、液晶表示装置の製造コストが高くなってしまう。すなわち、ＣＶＤ法で厚い層間絶縁膜を堆積するには長い成膜時間を要する。また、大面積の基板上で行うＣＭＰ工程では均一に平坦化することが難しく、また工程時間も長くなる。
塗布型の低誘電率膜を用いた場合はＣＭＰ工程を必要としないが、画素電極２とドレイン電極１６ｂを電気的に接続させるためのコンタクト孔１９を形成するための複雑な工程が必要となる。つまり、フォトレジストを用いてフォトパターニングを行い、エッチングにより層間絶縁膜１８にコンタクト孔のパターンを転写して、最後に不要となったフォトレジストを剥離する工程を必要としている。
このように、層間絶縁膜１８を加工する工程数が多いという問題を解決するために、感光性層間絶縁膜を用いる方法が特許文献５に開示されている。この方法では、層間絶縁膜１８として感光性アクリル膜（比誘電率〜３．５）を用いることにより、エッチングおよびフォトレジスト剥離工程を省略している。これにより、液晶表示装置の製造コストの低減が可能となる。
しかし、感光性アクリル膜には耐熱性が低いという問題がある。すなわち、感光性アクリル膜の耐熱温度は２５０℃以下である。感光性アクリル膜の形成工程では、原料液を塗布およびフォトパターニング後に２００℃から２５０℃程度で熱硬化し、膜厚が１．５から３μｍ程度の層間絶縁膜を得る。その後、層間絶縁膜上に画素電極や配向膜を形成するが、その形成温度を２５０℃以下にしなくてはいけないという制限が加えられる。
感光性アクリル膜は、耐熱温度以上の熱処理を受けると容易に着色してしまい、高い光透過性と要求される層間絶縁膜として適さない。また、感光性アクリル膜が着色しないように熱処理工程を最適化したとしても、感光性アクリル膜の材料自体の光透過率は、先に述べたＣＶＤ膜やＨＳＱ、ＭＳＱ膜などのシロキサン系材料の光透過率に比べて５％から１０％程度低い。このように層間絶縁膜の光透過性が低いと、液晶表示装置の透過率も低くなるため画像視認性が低下する。
感光性アクリル膜の耐熱性や光透過性が低いことで生じる問題を解決するために、別の感光性層間絶縁膜を用いる方法が特許文献６〜８に開示されている。図４は、ポリシラザンを用いた従来の絶縁膜の形成プロセスを説明する図である。この方法では、絶縁膜の原料としてポリシラザンと感光剤を含む原料液を塗布し（プロセス１、以下Ｐ−１のように表記）、プリベーク（Ｐ−２）、パターン露光（Ｐ−３）、現像（Ｐ−４）、全面露光（Ｐ−５）、加湿（Ｐ−６）、熱硬化（Ｐ−７）の工程を経てシロキサン系絶縁膜を得る。
ここで、全面露光（Ｐ−５）、加湿（Ｐ−６）、熱硬化（Ｐ−７）の工程では、塗布膜中のシラザン結合（Ｓｉ−ＮＨ−Ｓｉ）を、シラノール（Ｓｉ−ＯＨ）を経由してシロキサン結合（Ｓｉ−Ｏ−Ｓｉ）に完全に置換するためのプロセスである。
このようにして得られた絶縁膜の耐熱性は５００℃以上であり、画像表示装置の層間絶縁膜として用いた場合に、層間絶縁膜工程の後の工程に必要される処理温度に対して十分に高い。また、ポリシラザンの側鎖に有機基を備えた有機ポリシラザンを原料とすれば、熱硬化後に有機シロキサン系絶縁膜（比誘電率〜３）が得られ、低誘電性が達成される。
なお、特許文献７にはポリシラザンの側鎖に水素基を備えた無機ポリシラザンを原料とする方法が開示されているが、この原料は熱硬化後に無機シロキサン系絶縁膜（比誘電率〜４）になるため、有機シロキサン系絶縁膜を用いた場合に比べて配線の電気容量が大きくなってしまう。
特開５８−１７２６８５号広報 特開２００２−３５３４６５号広報 特開２００４−１３３２３９号広報 特開２００３−３２４２０１号広報 特開２０００−１８１０６９号広報 特開２０００−２４３８３４号広報 特開２００２−７２５０４号広報 特開２００４−５３８３８号広報
有機ポリシラザンを原料として得られる有機シロキサン系絶縁膜は比誘電率が低く、耐熱性や光透過率が高く、しかも成膜に要する工程数が少ない。したがって、これを層間絶縁膜に用いることで、消費電力が低く、画像視認性が高い液晶表示装置を低コストで製造できる。しかし、有機シロキサン系絶縁膜には、厚膜化が困難であるという別の問題がある。
有機シロキサン系絶縁膜を厚膜化しようとすると、シラノールのシロキサン化による膜収縮が原因で膜応力が起こり、応力が集中した部分にクラックが発生する。層間絶縁膜の下地に段差がある場合は、特に段差周辺でクラックが発生しやすい。クラックによる層間絶縁膜の吸湿はＴＦＴの信頼性低下、ひいては液晶表示装置の信頼性低下を招いてしまう。また、このように厚膜化できないと層間絶縁膜に生じる電気容量が膜厚に反比例して増加するため、たとえ低誘電率の層間絶縁膜を用いても配線の消費電力を低減するのが困難になる。さらには、厚膜化できないと下地段差を充分に平坦化できないため、画素欠陥を低減したり画像視認性を高めたりするのが困難になる。
前述の特許文献５および特許文献８には、有機ポリシラザンに含まれる炭素量を増やしてクラック限界膜厚（クラックが発生しない最大の膜厚）を向上させる方法が記載されている。具体的には有機基の量を増やすか、有機基に含まれる炭素数を増やす（例えば、炭素数が１のメチル基に変えて炭素数が６のフェニル基を採用する）などすれば良い。このように炭素量を増やすことによって膜の応力を低減でき、クラック限界膜厚が向上する。しかしながら、有機ポリシラザンの炭素量を増やすと熱硬化後に得られる有機シロキサン系絶縁膜の耐熱性が低くなったり、光透過性が低下したりする問題が新たに生じる。
上記したように、従来は液晶表示装置用として要求される特性をすべて兼ね備えた層間絶縁膜が存在しなかったため、液晶表示装置の性能を充分に高めることができなかった。
本発明の目的は、低消費電力かつ低コストで、画像視認性が高い液晶表示装置とその層間絶縁膜にも適用できる低誘電率、低コスト、高耐熱、高光透過率、厚膜、高平坦化可能な絶縁膜を提供することにある。
上記目的は、基板と薄膜トランジスタと導電層と層間絶縁膜を有する液晶表示装置における層間絶縁膜に、シリコン、酸素、炭素、水素、窒素を少なくとも含む有機シロキサン系絶縁膜を用い、膜中のシリコン量に対する窒素量（Ｎ量／Ｓｉ量）が元素比で０．０４以上にした絶縁材料を用いることで達成される。なお、上記の本発明による絶縁材料は液晶表示装置の層間絶縁膜以外にも適用できる。
上記有機シロキサン系絶縁膜は、シリコン、酸素、炭素、水素を含むことは自明であるが、さらに微量の窒素を含有させることで、上述の絶縁膜の厚膜化によるクラック発生の問題を解決できる。有機シロキサン系絶縁膜に窒素を含有させると、有機シロキサン系絶縁膜中に微量なシラザン結合を付与できる。この微量なシラザン結合により、シロキサン化による膜収縮の際に膜応力が低減でき、クラック発生を抑制できる。なお、この微量な窒素を含有させることで有機シロキサン系絶縁膜の応力以外の膜特性（低誘電性、耐熱性、耐吸湿性など）が大きく低下しないことが当然ながら要求される。
本願発明者らの検討によると、有機シロキサン系絶縁膜中の窒素量は、クラック抑制効果の観点から、Ｎ量／Ｃ量は０．０４以上が好ましく、０．０７５以上がより好ましく、０．１以上がさらに好ましいことが分かった。一方で、窒素量が過剰な場合、クラック発生効果は向上するが有機シロキサン系絶縁膜の吸湿性が増すため、Ｎ量／Ｃ量は０．５以下が好ましく、０．４以下より好ましく、０．３以下がさらに好ましいことが分かった。
また、有機シロキサン系絶縁膜の炭素量は、低誘電化や高平坦化の観点から、Ｃ量／Ｓｉ量は０．０１以上が好ましく、０．１以上がより好ましく、０．５以上がさらに好ましいことが分かった。一方で炭素量が過剰な場合、有機シロキサン系絶縁膜の耐熱性や光透過性が低下するため、Ｃ量／Ｓｉ量は２以下が好ましく、１．７５以下がより好ましく、１．５以下がさらに好ましいことが分かった。
さらに、有機シロキサン系絶縁膜の膜厚は、電気容量の低減と下地段差の平坦化の観点から、１．５μｍ以上であることが好ましく、２μｍ以上がより好ましく、２．５μｍ以上がさらに好ましいことが分かった。また膜厚が厚くなりすぎると製造工程（層間絶縁膜のエッチングやフォトパターニングなど）に時間がかかることから、膜厚は５μｍ以下が好ましく、４μｍ以下がより好ましく、３μｍ以下がさらに好ましいことが分かった。
上記有機シロキサン系絶縁膜の主たる有機基としては、アルキル基、フェニル基、ビニル基、アルキレン基、フェニレン基、ビニレン基などが適している。有機シロキサン系絶縁膜の原料コストが低く抑えられ、熱硬化後の膜の化学的安定性が高くなるという観点では、主たる有機基がメチル基であることが特に好ましい。
上記有機シロキサン系絶縁膜の原料としては、有機ポリシロキサン、有機ポリシラザンなどシリコン系の重合体を溶液中に含む原料液を用いることが好ましい。さらに感光性を付与できることから、該原料液中に感光剤が入っていることが好ましい。シリコン系重合体と感光剤を含む原料液はポジ型またはネガ型の塗布絶縁膜材料となりうるが、層間絶縁膜にコンタクト孔を形成する場合、ポジ型の方が欠陥密度低減の観点から好ましい。したがって、ポジ型感光性を付与しやすい有機ポリシラザンと感光剤（例えば光酸発生剤）の組み合わせが特に好ましい。
以下に、有機ポリシラザンと感光剤を含む原料液を用いて、上記有機ポリシロキサン系絶縁膜を形成する方法を説明する。
上記有機ポリシラザンと感光剤を含む原料液を、ロールコート、浸漬コート、バーコート、スピンコート、スプレーコート、スリットコートなどの塗布法、または印刷などにより基板上に塗布して塗布膜を形成する。その後、塗布膜を必要に応じて４０℃から２００℃程度で、１０秒から３０分程度のプリベークをする。この際、雰囲気は特に限定されず、大気、水蒸気、酸素の他、窒素、アルゴンなどの不活性ガスなどから雰囲気を選べる。なお、塗布膜の膜厚は、最終的な熱硬化の後に１．５μｍ以上５μｍ以下になるように調整される。
次に、フォトマスクまたは直接描画法などの露光方法で塗布膜をパターニングする。露光に用いられる露光光源としては、感光特性に応じて高圧水銀灯、低圧水銀灯、メタルハライドランプ、キセノンランプ、エキシマレーザ、Ｘ線、電子線などを用いることができる。照射量は、通常０．０５ｍＪ／ｃｍ2から１００００ｍＪ／ｃｍ2程度である。
上記原料液が感光剤として光酸発生剤を含む場合、上記露光により塗布膜内に酸が発生し、これによりシラザン結合（Ｓｉ−ＮＨ−Ｓｉ）が解裂する。次いで雰囲気中の水分と反応することによりシラノール（Ｓｉ−ＯＨ）結合が生成し、有機ポリシラザンが分解する。この時塗布膜内に水分の供給が継続的に行われれば、一旦有機ポリシラザンのシラザン結合の解裂に寄与した酸が繰り返し解裂触媒として機能する（化学増幅作用）。このシラザン結合のシラノール化は露光中においても起こるが、露光後、露光された塗布膜を、加湿処理することにより促進できる。この加湿処理は、通常、湿度１５％ＲＨから９０％ＲＨ程度、温度１５℃から１００℃程度、時間３０秒から５時間程度でおこなわれる。また、加湿の方法としては、室内雰囲気中の水分による加湿であっても良いし、加湿処理装置による強制的な加湿であっても良く、ホットプレートや炉体などによる基板の加熱を併用してもよい。
上記露光によるシラノール化の後、塗布膜は、パドル現像、ディップ現像、シャワー現像などの現像方法を用い、アルカリ現像液により現像される。これにより、塗布膜の露光部分が溶解し、未露光部分が基板上に残留してパターンが形成される。未露光部の有機ポリシラザン膜はアルカリ現像液にはほとんど溶解しないので、照射光のパターンと溶解する有機ポリシラザンのパターンはほぼ一致し、良好なパターン精度が得られる。
アルカリ現像液としては、例えば、濃度０．１％から１０％程度のテトラメチルアンモニウムヒドロキシド（ＴＭＡＨ）、コリン、珪酸ナトリウム、水酸化ナトリウム、水酸化カリウムなどの水溶液を用いることができる。現像時間は通常０．１分から１０分程度、現像温度は通常１５℃から９０℃程度である。
現像後のパターン化された塗布膜は、純水リンス後に熱硬化することにより有機シロキサン系絶縁膜に転化される。なお、熱硬化の前処理工程として、パターン化された塗布膜に全面露光および加湿処理をしてもよい。塗布膜のパターンとして残っている領域（未露光量領域）には、光酸発生剤が残存している。従って、熱硬化の前処理工程として塗布膜の全面露光および加湿処理をすれば、先に説明した塗布膜のパターニング時と同様、露光により塗布膜内に酸が生成し、この酸の触媒作用により有機ポリシラザンのシラザン結合が解裂し、加湿処理によりシラノール化が促進される。このようにしてシラノール化した有機ポリシラザンは、熱硬化によって容易にシロキサン結合（Ｓｉ−Ｏ−Ｓｉ）を有する有機シロキサン系絶縁膜に転化する。
熱硬化の前処理工程としての全面露光は、先に述べた塗布膜のパターニング時の露光と同様の露光光源や露光量の範囲でおこなえばよい。この全面露光においては、露光は全面一括露光であることが好ましいが、必要に応じパターンが形成されている部分のみ或いは基板の一部のみの露光であってもよい。
また、熱硬化の前処理としての加湿も、先に述べた塗布膜のパターニング時の加湿処理と同様の条件範囲でおこなえばよい。
最後に、塗布膜の熱硬化工程としては、基板など他の部材の耐熱性にもよるが、通常２００℃から１０００℃程度で行われる。この際、雰囲気は特に限定されず大気、水蒸気、酸素の他、窒素、アルゴンなどの不活性ガスなどから選ぶことができる。
ここで、本発明において重要なのは、熱硬化の前処理としての全面露光、加湿処理、および熱硬化の条件を制御することで、熱硬化後の有機ポリシラザンに含まれる窒素量を制御できるということである。本発明に必要なＮ量／Ｓｉ量である０．０４以上を達成するには、全面露光、加湿処理、熱硬化の程度を従来よりも低減してシロキサン化を抑制すればよい。
図５は、本発明に係るポリシラザンを原料とした絶縁膜の形成プロセスを説明する図である。図５において、絶縁膜の原料としてポリシラザンと感光剤を含む原料液を塗布し（Ｐ−１１）、プリベーク（Ｐ−１２）、パターン露光（Ｐ−１３）、現像（Ｐ−１４）の工程までは図４と同様である。本発明では、全面露光を省略するか、または全面露光の照射量を低減し（Ｐ−１５）、加湿を省略するか、または加湿処理の湿度、温度、時間を低減し（Ｐ−１６）、熱硬化の温度、時間、雰囲気中の水蒸気を低減して（Ｐ−１７）、シロキサン系絶縁膜を得る。
このように、従来よりも窒素量を増加させるには、全面露光を省略するか、または全面露光の照射量を低減する、加湿処理を省略するか、または加湿処理の湿度、温度、時間を低減するか、熱硬化の温度、時間、雰囲気中の水蒸気を低減、するなどをすればよい。但し、これらの条件制御は本発明のＮ量／Ｓｉ量の上限である０．５を超えない範囲でおこなう必要がある。具体的には、上記パラメータのいくつかを低減してＮ量／Ｓｉ量が０．５を越えた場合は、それ以外のパラメータを増加させることによってＮ量／Ｓｉ量を０．５以下に戻すことができる。このように全面露光、加湿処理、熱硬化の条件を適切に組み合わせることにより、窒素量が制御された本発明に関わる有機シロキサン系絶縁膜が得られる。
以上のように、有機ポリシラザンと感光剤を含む原料液を用いて形成した、低誘電率、高平坦、低コスト、高耐熱、高光透過率、厚膜の有機シロキサン系絶縁膜を層間絶縁膜として用いることで、消費電力、低コストで、画像視認性が高い液晶表示装置が得られる。なお、この絶縁膜を液晶表示装置以外のアクティブ・マトリクス型の画像表示装置、あるいは画像表示装置以外の電子デバイスの絶縁層として用いることもできる。
本発明によれば、低誘電率、低コスト、高耐熱、高光透過率、厚膜、高平坦で、しかもクラックが発生しない絶縁膜を提供することが可能となるため、この絶縁膜をアクティブ・マトリクス型の画像表示装置の層間絶縁膜に用いることで、低消費電力、低コストで、画像視認性が高い液晶表示装置を製造できるようになる。
液晶表示装置に適用した場合の効果については、具体的には、厚膜と低誘電率の効果から配線の電気容量を低減できるため、配線の消費電力、ひいては液晶表示装置の消費電力を低減できる。特に、薄型テレビなど、大画面の液晶表示装置では薄膜トランジスタ基板に設ける配線長が非常に長いために、消費電力の低減効果が高くなる。これにより、ドライバＩＣの数を減らすことができるなど、コスト低減にもつながる。
また、本発明の絶縁膜は耐熱性が高いため、絶縁膜形成後の工程で高温を用いても変質しにくい。これによって、例えば、液晶表示装置の層間絶縁膜として用いた場合に、層間絶縁膜の上層の透明導電膜を高温アニールすることにより低抵抗化でき、液晶表示装置の低消費電力化、高性能化が実現する。また、本発明の絶縁膜は光透過性が高いため、液晶表示装置のバックライト光を効率的に透過することができる。これによって液晶表示装置の画像視認性を高め、消費電力を低減できる。
また、本発明の絶縁膜を液晶表示装置の層間絶縁膜として塗布法を用いて形成される場合、層間絶縁膜の下地段差を効率的に平坦化することができる。これにより画素電極の平坦化が可能となり、液晶分子の配向不良を抑制できる。
また、本発明の絶縁膜が感光性を有する原料液によって形成される場合、レジストのフォトパターニングおよび絶縁膜のエッチング工程を省略することができ、液晶表示装置の層間絶縁膜として用いた場合、液晶表示装置の工程数、工程コスト、材料コストを低減できる。
なお、本発明は液晶表示装置に使われる薄膜トランジスタ（ＴＦＴ）やその構成部材の種類、液晶表示装置の表示方式を問わずに広く適用できる。例えば、ＴＦＴとしては、アモルファスシリコンＴＦＴ、低温ポリシリコンＴＦＴ、高温ポリシリコンＴＦＴ、擬似単結晶シリコンＴＦＴ、単結晶シリコンＴＦＴ、非シリコン系ＴＦＴ（有機ＴＦＴなど）などを用いることができる。また、薄膜トランジスタはトップゲート型でもボトムゲート型でも良い。
また、基板としては、ガラス基板、石英基板、プラスチック樹脂基板などを用いることができる。
また、液晶表示装置における配線や画素電極として用いられる導電膜としては、アルミニウム、銅、チタン、タンタル、タングステン、モリブデン、シリコンなどの単体、あるいはこれらの合金を用いることができる。また、導電膜が透明である必要があれば、ＩＴＯ（酸化インジウム錫）系、ＺｎＯ（酸化亜鉛）、ＳｎＯ（酸化錫）系、ＣｄＳｎＯ(酸化カドミニウム錫)系、または有機ポリマ系などの透明導電膜も用いることができる。
また、液晶表示装置の液晶を駆動する電界方式としては、縦電界型と横電界型の両方を用いることができる。したがって、ＶＡ（Ｖｉｒｔｉｃａｌ Ａｌｉｇｎ）方式、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）方式など種々の液晶駆動方式を用いることができる。
また、液晶表示装置の表示方式としては、透過型、半透過型、反射型のいずれの方式も用いることができる。
また、本発明に関わる絶縁膜は、液晶表示装置の層間絶縁膜に適用したときに最も効果を発揮するが、液晶表示装置以外の画像表示装置、例えば有機ＥＬディスプレイ、フィールドエミッションディスプレイ（ＦＥＤ）などに適用できる。
以下、実施例を用いて本発明を具体的に説明するが、本発明はこれらの実施例に限定されず広く応用が可能である。
本発明の実施例１は、液晶表示装置の層間絶縁膜に好適な絶縁膜の形成方法と、得られた絶縁膜に関する。実施例１の絶縁膜は、その原料として、有機基がメチル基であり、炭素量に対する窒素量（Ｃ量／Ｓｉ量）が元素比で１である有機ポリシラザンと、光酸発生剤をプロピレングリコールモノメチルエーテルアテート（ＰＧＭＥＡ）で希釈した原料液を用意した。この原料液を、シリコン基板またはガラス基板上に回転数５００〜３０００ｒｐｍでスピンコートし、９０℃、９０秒間、窒素雰囲気中でホットプレートによるプリベークをした。得られた塗布膜に対して、表１に示した条件で全面露光、加湿処理、熱硬化を順にほどこした。なお、全面露光には低圧水銀灯を用いた。また、熱硬化にはホットプレートを用いた。表１には各サンプルの成膜条件、および得られた有機シロキサン系絶縁膜のシリコン量に対する窒素量（Ｎ量／Ｓｉ量）の元素比を示す。
Figure 0005154009
表１におけるサンプル１は、従来の形成方法に従って、充分に全面露光、加湿処理、熱硬化をおこない、膜中の窒素量を極力低減した例である。また、サンプル２〜１１は、本発明に従って全面露光、加湿処理、熱硬化の条件を制御して、最適な窒素量を得た例である。
ここで、Ｎ量／Ｓｉ量は、Ｘ線光電子分光（ＸＰＳ）を用いて測定された。なお、同様にＸＰＳで測定された有機シロキサン系絶縁膜のＣ量／Ｓｉ量はサンプル１〜１１のいずれにおいても１であり、原料の有機ポリシラザンのＣ量／Ｓｉ量に等しかった。
図６は、本発明で得られた有機シロキサン系絶縁膜のＮ量／Ｓｉ量に対するクラック限界膜厚を示す図である。図６から明らかなように、Ｎ量／Ｓｉ量を従来の０．０１から増やして０．０４以上にするとクラック限界膜厚が従来の１．２μｍから１．５μｍ以上に向上した。
図７は、本発明で得られた有機シロキサン系絶縁膜のＮ量／Ｓｉ量に対する比誘電率を示す図である。そして、図８は、本発明で得られた有機シロキサン系絶縁膜のＮ量／Ｓｉ量に対する相対容量を示す図である。なお、図８の相対容量は比誘電率／クラック限界膜厚の相対値として計算される。
図７から分かるように、クラック限界膜厚を向上するために、Ｎ量／Ｓｉ量を増加させると比誘電率が上昇する。しかしながら、図８から分かるように、層間絶縁膜の相対容量（比誘電率／クラック限界膜厚の相対値）としては、Ｎ量／Ｓｉ量が増加するとともに減少する。これは、比誘電率の上昇が問題にならないことを示している。
次に、表１のサンプル１〜１１の下地段差の平坦化効率を次のように調べた。高さ５００ｎｍ、幅２μｍ、奥行き１ｍｍの孤立段差に、各サンプルをクラック限界膜厚で塗布した。熱硬化後の有機シロキサン系絶縁膜の最厚部の膜厚をＸｎｍ、最薄部（孤立段差部）の膜厚をＹｎｍとして、平坦化効率を１００×[Ｘ／（Ｙ＋５００）]％で計算した。その結果、膜厚が薄いサンプル１では平坦化効率が約７０％であったが、厚膜化を実現したサンプル２〜１１では平坦化効率が約８０％から約１００％であった。
また、サンプル１〜１１の耐熱性（比誘電率の変動で評価）を調べたところ、いずれのサンプルにおいても比誘電率は５００℃まで上昇しなかった。さらに、サンプル１〜１１の波長４００ｎｍにおける光透過率を測定したところ、いずれのサンプルにおいても９８％以上と高かった。
上記サンプル１〜１１のＮ量／Ｓｉ量は最大で０．５になるように制御されたが、Ｎ量／Ｓｉ量が０．５を超えたときの効果を調べた。すなわち、サンプル１〜１１と同様の有機ポリシラザンを原料とし、全面露光、加湿処理を省略し、熱硬化を窒素中、１５０℃で１５分としたサンプル１２を比較として形成したところ、同サンプルの耐湿性はサンプル１〜１１に比べて低下していた。すなわち、サンプル１〜１２を湿度４０％ＲＨ、温度２５℃の雰囲気中に一週間放置したところ、サンプル１〜１０の比誘電率の上昇は１０％以下であったが、サンプル１２の比誘電率の上昇は２５％以上と高かった。
このように、Ｎ量／Ｓｉ量が０．５以上になると耐湿性が低下することがわかった。全面露光と加湿処理を省略したときにＮ量／Ｓｉ量が０．５以上になるのを避けるには、例えば熱硬化を大気中でおこなう（サンプル１１）、または熱硬化温度を２００℃以上にする（サンプル５〜７）などの対策をすればよい。
以上の実験では、有機シロキサン系絶縁膜の炭素量が一定（Ｃ量／Ｓｉ量＝１）であったが、以下では炭素量を変化させた実験をおこなった。すなわち、サンプル８と同様の成膜条件で、Ｃ量／Ｓｉ量を０．０１から４まで変化させた。その結果、Ｃ量／Ｓｉ量を増加させるほど、比誘電率が減少し、平坦化効率も向上した。一方で、波長４００ｎｍにおける光透過率と耐熱性は低下した。具体的にはＣ量／Ｓｉ量が２を超えると光透過率は９０％以下となり、耐熱性は４００℃以下に低下した。また、Ｃ量／Ｓｉ量が０のときは、熱硬化後の比誘電率が４．２と高く、平坦化効率も７０％と低かった。したがって、Ｃ量／Ｓｉ量の範囲は０．０１以上２以下の範囲が望ましいことがわかった。
実施例２は、本発明の液晶表示装置に関する。本実施例では低温ポリシリコンＴＦＴを形成する工程を例にとった。図９は、本発明の液晶表示装置におけるＴＦＴの１つの画素部を示す平面図である。画素内にはポリシリコン膜２３ａ、ゲート電極２５ａ、ソース配線２８ａ、ドレイン配線２８ｂからなるＴＦＴと、容量電極２５ｂが配置されている。また、画素電極３３ａとドレイン配線２８ｂが層間絶縁膜に隔てられて上下に重なって配置されている。図９の破断線Ａ−Ａ'に対応した、本発明の液晶表示装置におけるＴＦＴの断面を図１５に示す。
図１０〜図１５は、アクティブ・マトリクス型液晶表示装置の薄膜トランジスタ基板に低温ポリシリコンＴＦＴを形成する工程を説明する図である。以下、図１０〜図１５を参照してガラス基板上に低温ポリシリコンＴＦＴを形成する工程を説明する。液晶表示歪点６７０℃の無アルカリガラスから成るガラス基板２１上に、下地絶縁膜２２としてプラズマＣＶＤ法で１５０ｎｍの窒化シリコン膜および１００ｎｍの酸化シリコン膜をこの順に堆積し、さらにプラズマＣＶＤ法でアモルファスシリコン膜２３を５０ｎｍ堆積した（図１０ａ）。
次に、ＸｅＣｌエキシマレーザを照射してアモルファスシリコン膜２３を結晶化し、公知のフォトパターニングおよびエッチング工程により、島状のポリシリコン膜２３ａを得た（図１０ｂ）。
その後、プラズマＣＶＤ法により酸化シリコン膜からなるゲート絶縁膜２４を１００ｎｍ堆積し（図１０ｃ）、さらにスパッタリング法により第１の金属膜２５としてＡｌ膜を２００ｎｍ堆積した（図１１ａ）。続いて、公知のフォトパターニングおよびエッチング工程により、第１の金属膜２５をパターンニングしてゲート電極２５ａおよび容量電極２５ｂを形成した（図１１ｂ）。
以上の工程において、ポリシリコン２３ａの一部には必要に応じてリンやボロンなどの不純が注入されていてもよい。不純物の注入は、公知のフォトパターニングとイオン注入工程を用いて行われる。また、必要に応じて基板を加熱して不純物を活性化してもよい。引き続き、ゲート電極２５ａと容量電極２５ｂを被覆するようにＣＶＤ酸化シリコン膜から成る第１の層間絶縁膜２６を５００ｎｍ程度堆積した（図１１ｃ）。
次に、公知のフォトパターニングおよびエッチング工程を用いて、ゲート絶縁膜２４および第１の層間絶縁膜２６にコンタクト孔２７ａ、２７ｂを形成した（図１２ａ）。続いて、コンタクト孔２７ａ、２７ｂを介してスパッタリング法によりＴｉ／ＴｉＮ／Ａｌ／ＴｉＮ／Ｔｉの５層金属膜よりなる第２の金属膜２８を計５００ｎｍ堆積した（図１２ｂ）。
さらに、第２の金属膜２８を公知のフォトパターニングおよびエッチング工程により加工し、ソース配線２８ａおよびドレイン配線２８ｂを形成した（図１３ａ）。その後、全体を覆うようにＣＶＤ窒化シリコン膜からなる膜厚２００ｎｍの保護絶縁膜２９を堆積した（図１３ｂ）。
以上のようにして形成したＴＦＴ、配線、絶縁膜からなる基板を下地に有機シロキサン系絶縁膜を第２の層間絶縁膜３０として成膜した（図１４ａ）。層間絶縁膜３０の具体的な成膜方法を以下のとおりである。有機基がメチル基であり、炭素量に対する窒素量（Ｃ量／Ｓｉ量）が元素比で１である有機ポリシラザンと光酸発生剤をプロピレングリコールモノメチルエーテルアテート（ＰＧＭＥＡ）で希釈した原料液を用意した。この原料液を、上記基板に回転数８００ｒｐｍでスピンコートし、９０℃、９０秒間、窒素雰囲気中でホットプレートによるプリベークをした。
続いて、フォトマスクを用いて、孔パターン３１を形成する部分のみに低圧水銀ランプで１００ｍＪ／ｃｍ2のパターン露光を行った。その後、湿度８０％ＲＨ、２５℃で３分間の加湿処理をおこなった。この加湿処理はマスク露光をした孔パターン３１に対応した部分のみに作用する。次いで、２．３８％ＴＭＡＨ現像液で２分間の現像、および純水で５分間のリンスをおこなうことで、孔パターン３１を得た。引き続き、熱硬化前の前処理としての全面露光および加湿処理は省略し、直ちに窒素中、３００℃で３０分間の熱硬化をおこなった。このようにして、図１３ａに示すように有機シロキサン系絶縁膜からなる第２の層間絶縁膜３０と、それに形成された孔パターン３１を得た。このとき、第２の層間絶縁膜３０の膜厚は約２．３μｍであった。
その後、第２の層間絶縁膜３０をマスクにして、公知のエッチングによって２９を加工してコンタクト孔３２を得た（図１４ｂ）。さらに、第２の層間絶縁膜３０の上に、コンタクト孔３２を介してドレイン配線２８ｂに接続するように、スパッタリング法でＩＴＯ膜からなる透明導電膜３３を形成した（図１５ａ）。透明導電膜３３は公知のフォトパターニングとエッチング工程を経て、画素電極３３ａに加工される（図１５ｂ）。
上記のように形成された低温ポリシリコンＴＦＴを用い、さらに液晶封入、カラーフィルタ形成、ドライバＩＣ取付けなど公知の液晶表示装置を製造する工程を経て、アクティブ・マトリクス方式の液晶表示装置を完成させた。
本実施例で得られた液晶表示装置の特性を調べたところ、従来の膜厚約１．２μｍの有機シロキサン系絶縁膜を第２の層間絶縁膜３０として用いた液晶表示装置に比べて、液晶の配向不良による画素の欠陥が約５％低減でき、消費電力が約４％低減できた。さらに、従来の膜厚約２．３μｍの感光性アクリル膜を第２の層間絶縁膜３０として用いた液晶表示装置に比べると、パネル透過率が約３％向上していた。また、本実施例では低温ポリシリコンＴＦＴを用いた液晶表示装置を例にとったが、図３に示したアモルファスシリコンＴＦＴに本発明に関わる層間絶縁膜を適用しても、同様の効果が得られた。
以上のように、実施例２によって低消費電力で画像視認性が高く、高性能な液晶表示装置を低コストで製造できる。
従来のアクティブ・マトリクス方式の液晶表示装置の回路構成図である。 従来のアクティブ・マトリクス方式の液晶表示装置におけるＴＦＴ構造を説明する断面図である。 従来方法による層間絶縁膜１８で下地段差を平坦化した場合液晶表示装置のＴＦＴ構造の断面図である。 ポリシラザンを用いた従来の絶縁膜の形成プロセスを説明する図である。 本発明に係るポリシラザンを原料とした絶縁膜の形成プロセスを説明する図である。 本発明で得られた有機シロキサン系絶縁膜のＮ量／Ｓｉ量に対するクラック限界膜厚を示す図である。 本発明で得られた有機シロキサン系絶縁膜のＮ量／Ｓｉ量に対する比誘電率を示す図である。 本発明で得られた有機シロキサン系絶縁膜のＮ量／Ｓｉ量に対する相対容量を示す図である。 本発明の液晶表示装置におけるＴＦＴの１つの画素部を示す平面図である。 アクティブ・マトリクス型液晶表示装置の薄膜トランジスタ基板に低温ポリシリコンＴＦＴを形成する工程を説明する図である。 アクティブ・マトリクス型液晶表示装置の薄膜トランジスタ基板に低温ポリシリコンＴＦＴを形成する工程を説明する図１０に続く図である。 アクティブ・マトリクス型液晶表示装置の薄膜トランジスタ基板に低温ポリシリコンＴＦＴを形成する工程を説明する図１１に続く図である。 アクティブ・マトリクス型液晶表示装置の薄膜トランジスタ基板に低温ポリシリコンＴＦＴを形成する工程を説明する図１２に続く図である。 アクティブ・マトリクス型液晶表示装置の薄膜トランジスタ基板に低温ポリシリコンＴＦＴを形成する工程を説明する図１３に続く図である。 アクティブ・マトリクス型液晶表示装置の薄膜トランジスタ基板に低温ポリシリコンＴＦＴを形成する工程を説明する図１４に続く図である。
符号の説明
１・・・画素、２・・・画素電極、３・・・液晶セル、４・・・ＴＦＴ、５・・・ゲートドライバ、６・・・ゲート配線、７・・・ソースドライバ、８・・・ソース配線、９・・・保持容量、１０・・・共通配線、１１・・・透明基板、１２・・・ゲート電極、１３・・・ゲート絶縁膜、１４・・・半導体膜、１５・・・チャネル保護膜、１６ａ・・・ソース電極、１６ｂ・・・ドレイン電極、１７ａ、１７ｂ・・・金属膜、１８・・・層間絶縁膜、１９・・・コンタクト孔、２０ａ、２０ｂ・・・透明導電膜、２１・・・ガラス基板、２２・・・下地絶縁膜、２３・・・アモルファスシリコン膜、２３ａ・・・ポリシリコン膜、２４・・・ゲート絶縁膜、２５・・・第１の金属膜、２５ａ・・・ゲート電極、２５ｂ・・・容量電極、２６・・・第１の層間絶縁膜、２７ａ、２７ｂ・・・コンタクト孔、２８・・・第２の金属膜、２８ａ・・・ソース配線、２８ｂ・・・ドレイン配線、２９・・・ 保護絶縁膜、３０・・・第２の層間絶縁膜、３１・・・孔パターン、３２・・・コンタクト孔、３３・・・透明導電膜、３３ａ・・・画素電極。

Claims (2)

  1. 少なくとも有機ポリシラザンと感光剤とを含む原料液を基板上に塗布し、熱硬化することにより形成される有機シロキサン系絶縁膜の製造方法において、
    前記有機シロキサン系絶縁膜はシリコン、酸素、炭素、水素、窒素を少なくとも含み、該有機シロキサン系絶縁膜中のシリコン量に対する窒素量が元素比で０．０４以上０．５以下であり、該有機シロキサン系絶縁膜の最も厚い部分の膜厚が１．５μｍ以上５μｍ以下であり、
    前記有機シロキサン系絶縁膜は、前記原料液を前記基板上に塗布した塗布膜に対して、照射量５０ｍＪ／ｃｍ 2 以下の条件で全面露光を施し、さらに湿度４０％ＲＨ以下、温度２０℃以下、時間５分以下の条件で加湿処理を施し、さらに大気雰囲気中で熱硬化することにより形成されることを特徴とする有機シロキサン系絶縁膜の製造方法。
  2. 請求項１に記載の有機シロキサン系絶縁膜の製造方法において、
    前記原料液を基板上に塗布した塗布膜に対して、全面露光と加湿処理を実質的に省略し、不活性ガス雰囲気中で熱硬化することにより形成されることを特徴とする有機シロキサン系絶縁膜の製造方法。


JP2005306988A 2005-10-21 2005-10-21 有機シロキサン系絶縁膜の製造方法、及び、この製造方法で製造した有機シロキサン系絶縁膜を層間絶縁として用いた液晶表示装置の製造方法 Active JP5154009B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005306988A JP5154009B2 (ja) 2005-10-21 2005-10-21 有機シロキサン系絶縁膜の製造方法、及び、この製造方法で製造した有機シロキサン系絶縁膜を層間絶縁として用いた液晶表示装置の製造方法
US11/583,882 US7586554B2 (en) 2005-10-21 2006-10-20 Liquid crystal display device and dielectric film usable in the liquid crystal display device
US12/500,639 US7969520B2 (en) 2005-10-21 2009-07-10 Liquid crystal display device and dielectric film usable in the liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005306988A JP5154009B2 (ja) 2005-10-21 2005-10-21 有機シロキサン系絶縁膜の製造方法、及び、この製造方法で製造した有機シロキサン系絶縁膜を層間絶縁として用いた液晶表示装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007114560A JP2007114560A (ja) 2007-05-10
JP5154009B2 true JP5154009B2 (ja) 2013-02-27

Family

ID=37985699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005306988A Active JP5154009B2 (ja) 2005-10-21 2005-10-21 有機シロキサン系絶縁膜の製造方法、及び、この製造方法で製造した有機シロキサン系絶縁膜を層間絶縁として用いた液晶表示装置の製造方法

Country Status (2)

Country Link
US (2) US7586554B2 (ja)
JP (1) JP5154009B2 (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060231908A1 (en) * 2005-04-13 2006-10-19 Xerox Corporation Multilayer gate dielectric
US20070277734A1 (en) * 2006-05-30 2007-12-06 Applied Materials, Inc. Process chamber for dielectric gapfill
US7790634B2 (en) * 2006-05-30 2010-09-07 Applied Materials, Inc Method for depositing and curing low-k films for gapfill and conformal film applications
US7825038B2 (en) * 2006-05-30 2010-11-02 Applied Materials, Inc. Chemical vapor deposition of high quality flow-like silicon dioxide using a silicon containing precursor and atomic oxygen
US7902080B2 (en) * 2006-05-30 2011-03-08 Applied Materials, Inc. Deposition-plasma cure cycle process to enhance film quality of silicon dioxide
US8232176B2 (en) * 2006-06-22 2012-07-31 Applied Materials, Inc. Dielectric deposition and etch back processes for bottom up gapfill
US7745352B2 (en) * 2007-08-27 2010-06-29 Applied Materials, Inc. Curing methods for silicon dioxide thin films deposited from alkoxysilane precursor with harp II process
US7803722B2 (en) * 2007-10-22 2010-09-28 Applied Materials, Inc Methods for forming a dielectric layer within trenches
US7867923B2 (en) * 2007-10-22 2011-01-11 Applied Materials, Inc. High quality silicon oxide films by remote plasma CVD from disilane precursors
US7943531B2 (en) * 2007-10-22 2011-05-17 Applied Materials, Inc. Methods for forming a silicon oxide layer over a substrate
US8003174B2 (en) * 2007-12-13 2011-08-23 Asm Japan K.K. Method for forming dielectric film using siloxane-silazane mixture
US8357435B2 (en) * 2008-05-09 2013-01-22 Applied Materials, Inc. Flowable dielectric equipment and processes
JP2010170850A (ja) * 2009-01-23 2010-08-05 Hitachi Ltd プラズマディスプレイパネル及びそれを備えた画像表示装置
US8980382B2 (en) 2009-12-02 2015-03-17 Applied Materials, Inc. Oxygen-doping for non-carbon radical-component CVD films
US8741788B2 (en) 2009-08-06 2014-06-03 Applied Materials, Inc. Formation of silicon oxide using non-carbon flowable CVD processes
US7935643B2 (en) * 2009-08-06 2011-05-03 Applied Materials, Inc. Stress management for tensile films
US7989365B2 (en) * 2009-08-18 2011-08-02 Applied Materials, Inc. Remote plasma source seasoning
US20110136347A1 (en) * 2009-10-21 2011-06-09 Applied Materials, Inc. Point-of-use silylamine generation
US8449942B2 (en) 2009-11-12 2013-05-28 Applied Materials, Inc. Methods of curing non-carbon flowable CVD films
JP2013516763A (ja) 2009-12-30 2013-05-13 アプライド マテリアルズ インコーポレイテッド フレキシブルな窒素／水素比を使用して生成されるラジカルを用いる誘電体膜成長
US8329262B2 (en) * 2010-01-05 2012-12-11 Applied Materials, Inc. Dielectric film formation using inert gas excitation
JP2013517616A (ja) 2010-01-06 2013-05-16 アプライド マテリアルズ インコーポレイテッド 酸化物ライナを使用する流動可能な誘電体
SG182333A1 (en) 2010-01-07 2012-08-30 Applied Materials Inc In-situ ozone cure for radical-component cvd
JP2013521650A (ja) * 2010-03-05 2013-06-10 アプライド マテリアルズ インコーポレイテッド ラジカル成分ｃｖｄによる共形層
US8236708B2 (en) 2010-03-09 2012-08-07 Applied Materials, Inc. Reduced pattern loading using bis(diethylamino)silane (C8H22N2Si) as silicon precursor
US7994019B1 (en) 2010-04-01 2011-08-09 Applied Materials, Inc. Silicon-ozone CVD with reduced pattern loading using incubation period deposition
US8476142B2 (en) 2010-04-12 2013-07-02 Applied Materials, Inc. Preferential dielectric gapfill
US8524004B2 (en) 2010-06-16 2013-09-03 Applied Materials, Inc. Loadlock batch ozone cure
US8318584B2 (en) 2010-07-30 2012-11-27 Applied Materials, Inc. Oxide-rich liner layer for flowable CVD gapfill
US9285168B2 (en) 2010-10-05 2016-03-15 Applied Materials, Inc. Module for ozone cure and post-cure moisture treatment
US8664127B2 (en) 2010-10-15 2014-03-04 Applied Materials, Inc. Two silicon-containing precursors for gapfill enhancing dielectric liner
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US8450191B2 (en) 2011-01-24 2013-05-28 Applied Materials, Inc. Polysilicon films by HDP-CVD
US8716154B2 (en) 2011-03-04 2014-05-06 Applied Materials, Inc. Reduced pattern loading using silicon oxide multi-layers
US8445078B2 (en) 2011-04-20 2013-05-21 Applied Materials, Inc. Low temperature silicon oxide conversion
US8466073B2 (en) 2011-06-03 2013-06-18 Applied Materials, Inc. Capping layer for reduced outgassing
US9404178B2 (en) 2011-07-15 2016-08-02 Applied Materials, Inc. Surface treatment and deposition for reduced outgassing
US8617989B2 (en) 2011-09-26 2013-12-31 Applied Materials, Inc. Liner property improvement
US8551891B2 (en) 2011-10-04 2013-10-08 Applied Materials, Inc. Remote plasma burn-in
TWI492389B (zh) * 2012-07-13 2015-07-11 Au Optronics Corp 畫素結構及畫素結構的製作方法
US8889566B2 (en) 2012-09-11 2014-11-18 Applied Materials, Inc. Low cost flowable dielectric films
JP6016558B2 (ja) * 2012-09-27 2016-10-26 旭化成株式会社 シリカ系被膜の製造方法
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
KR20150109011A (ko) * 2014-03-18 2015-10-01 삼성디스플레이 주식회사 슬롯 다이 코터 및 이를 이용한 코팅 방법
US9412581B2 (en) 2014-07-16 2016-08-09 Applied Materials, Inc. Low-K dielectric gapfill by flowable deposition
KR102482590B1 (ko) * 2017-04-17 2022-12-28 제이에스알 가부시끼가이샤 박막 트랜지스터 기판, 액정 표시 소자, 유기 el 소자, 감방사선성 수지 조성물 및 박막 트랜지스터 기판의 제조 방법
JP6904889B2 (ja) * 2017-11-16 2021-07-21 パナソニック液晶ディスプレイ株式会社 液晶表示パネル

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW495494B (en) * 1998-10-05 2002-07-21 Tonengeneral Sekiyu Kk Photosensitive polysilazane composition and method of forming patterned polysilazane film
JP2000243834A (ja) 1999-02-23 2000-09-08 Seiko Epson Corp 半導体装置及びその製造方法並びに電気光学装置
JP3615979B2 (ja) * 2000-01-18 2005-02-02 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP3414710B2 (ja) * 2000-09-05 2003-06-09 クラリアント ジャパン 株式会社 感光性ポリシラザン塗膜の焼成方法
US7095460B2 (en) * 2001-02-26 2006-08-22 Samsung Electronics Co., Ltd. Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same
JP2003324201A (ja) * 2002-02-26 2003-11-14 Hitachi Ltd 薄膜トランジスタ及びそれを用いた表示装置
JP2004053838A (ja) * 2002-07-18 2004-02-19 Clariant (Japan) Kk 層間絶縁膜用感光性組成物及びパターン化層間絶縁膜の形成方法
JP4019868B2 (ja) * 2002-09-11 2007-12-12 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4120348B2 (ja) 2002-10-11 2008-07-16 ソニー株式会社 液晶表示装置の製造方法
JP4623464B2 (ja) * 2005-09-26 2011-02-02 株式会社 日立ディスプレイズ 液晶表示装置

Also Published As

Publication number Publication date
JP2007114560A (ja) 2007-05-10
US7969520B2 (en) 2011-06-28
US20070092661A1 (en) 2007-04-26
US20090273751A1 (en) 2009-11-05
US7586554B2 (en) 2009-09-08

Similar Documents

Publication Publication Date Title
JP5154009B2 (ja) 有機シロキサン系絶縁膜の製造方法、及び、この製造方法で製造した有機シロキサン系絶縁膜を層間絶縁として用いた液晶表示装置の製造方法
US6380006B2 (en) Pattern formation method and method of manufacturing display using it
CN106229347B (zh) 一种低温多晶硅薄膜晶体管及其制造方法
US6133620A (en) Semiconductor device and process for fabricating the same
US6864133B2 (en) Device, method of manufacturing device, electro-optic device, and electronic equipment
JP4772653B2 (ja) Ｔｆｔアレイ基板及びその製造方法
US7247562B2 (en) Semiconductor element, semiconductor device and methods for manufacturing thereof
KR101278477B1 (ko) 박막 트랜지스터 기판의 제조 방법
TW200837962A (en) Thin film transistor, display device using thereof and method of manufacturing the thin film transistor and the display device
JP4462775B2 (ja) パターン形成方法及びそれを用いた液晶表示装置の製造方法
US10243004B2 (en) Low-temperature polycrystalline silicon thin film transistor, and manufacturing method for fabricating the same, array substrate, display panel and display device
KR100796874B1 (ko) 박막 트랜지스터 장치 및 그 제조 방법과 그것을 구비한박막 트랜지스터 기판 및 표시 장치
TW499605B (en) Manufacture method of thin film transistor flat panel display
KR100737910B1 (ko) 폴리실리콘형 박막트랜지스터 제조방법
US20050148119A1 (en) Method of manufacturing thin film transistor, method of manufacturing flat panel display, thin film transistor, and flat panel display
US5897345A (en) Semiconductor device and process for fabricating the same
WO2014047981A1 (zh) 薄膜晶体管的制造方法及其制造的薄膜晶体管
JPH11135797A (ja) 積層膜の形状加工方法およびそれを利用した薄膜トランジスタの製造方法
CN1577894A (zh) 晶体管制造方法和电光装置以及电子仪器
JP3197723B2 (ja) 液晶表示装置
CN111627929A (zh) 高穿透性液晶显示面板及制备方法
JP2001244465A (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ及び液晶表示装置
KR20030053570A (ko) 박막 트랜지스터의 제조 방법
TW200941104A (en) System for display images and fabrication method thereof
JP2004165286A (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100727

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110218

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5154009

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250