JPH0620991A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0620991A JPH0620991A JP17788792A JP17788792A JPH0620991A JP H0620991 A JPH0620991 A JP H0620991A JP 17788792 A JP17788792 A JP 17788792A JP 17788792 A JP17788792 A JP 17788792A JP H0620991 A JPH0620991 A JP H0620991A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- doped
- interlayer insulating
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】半導体装置の製造方法において、より簡便なプ
ロセスで、しかも、６００℃〜７００℃程度以下の低温
で、低いコンタクト抵抗を実現するためのコンタクト構
造及びその製造方法を提供する。 【構成】半導体基板の所定領域に形成された不純物領域
と、該不純物領域の上部に開孔部を有する層間絶縁膜
と、該開孔部内に被着した不純物をドープした多結晶シ
リコン層を少なくとも有する。 【効果】コンタクト径がサブミクロン以下でアスペクト
比が高いコンタクトホールに対して、Ｐ＋拡散層、Ｎ＋
拡散層共、低抵抗でオーミック性の優れたコンタクト構
造を、簡便なプロセスで低温形成できる。またコンタク
トホール開孔後の、イオンインプラ工程や不純物の活性
化のための高温アニール工程が不要となる。更に、不純
物の再分布、熱ストレスによるダメージ等を生じない。
ロセスで、しかも、６００℃〜７００℃程度以下の低温
で、低いコンタクト抵抗を実現するためのコンタクト構
造及びその製造方法を提供する。 【構成】半導体基板の所定領域に形成された不純物領域
と、該不純物領域の上部に開孔部を有する層間絶縁膜
と、該開孔部内に被着した不純物をドープした多結晶シ
リコン層を少なくとも有する。 【効果】コンタクト径がサブミクロン以下でアスペクト
比が高いコンタクトホールに対して、Ｐ＋拡散層、Ｎ＋
拡散層共、低抵抗でオーミック性の優れたコンタクト構
造を、簡便なプロセスで低温形成できる。またコンタク
トホール開孔後の、イオンインプラ工程や不純物の活性
化のための高温アニール工程が不要となる。更に、不純
物の再分布、熱ストレスによるダメージ等を生じない。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係わり、特に、微細コンタクトを有する半導体素子に
おいて、優れたコンタクト特性を有する半導体素子を簡
便なプロセスで実現する素子構造及び製造方法に関す
る。
に係わり、特に、微細コンタクトを有する半導体素子に
おいて、優れたコンタクト特性を有する半導体素子を簡
便なプロセスで実現する素子構造及び製造方法に関す
る。
【０００２】
【従来の技術】サブミクロンの微細コンタクトにおいて
は、拡散層（特に、Ｐ＋拡散層）とのコンタクト抵抗の
増大が問題となっている。この対策として、コンタクト
ホール開口後、Ｐ＋拡散領域のみ、Ｂ（ボロン）を追加
注入し、ボロンの表面濃度を高めることで、コンタクト
抵抗を下げる方法が用いられている。
は、拡散層（特に、Ｐ＋拡散層）とのコンタクト抵抗の
増大が問題となっている。この対策として、コンタクト
ホール開口後、Ｐ＋拡散領域のみ、Ｂ（ボロン）を追加
注入し、ボロンの表面濃度を高めることで、コンタクト
抵抗を下げる方法が用いられている。
【０００３】図３に、従来の半導体装置の製造方法を示
す。図３において、図３（ａ）は、半導体基板301内に
Ｎ−ｗｅｌｌ302及びＰ−ｗｅｌｌ303を形成後、Ｐ＋拡
散層304及びＮ＋拡散層305を形成し、層間絶縁膜306を
形成する工程である。図３（ｂ）は、該層間絶縁膜306
にコンタクトホール307を開け、Ｐ＋拡散領域のみをマ
スク308により選択し、ボロンをイオンインプラする工
程である。図３（ｃ）は、マスクを除去後、イオン注入
されたボロンを活性化するためのランプアニール（１０
００℃以上）を行い、Ｔｉ／ＴｉＮ等のバリア層309を
スパッタ法で形成後、Ａｌ−Ｓｉ等で金属配線310を形
成する工程である。
す。図３において、図３（ａ）は、半導体基板301内に
Ｎ−ｗｅｌｌ302及びＰ−ｗｅｌｌ303を形成後、Ｐ＋拡
散層304及びＮ＋拡散層305を形成し、層間絶縁膜306を
形成する工程である。図３（ｂ）は、該層間絶縁膜306
にコンタクトホール307を開け、Ｐ＋拡散領域のみをマ
スク308により選択し、ボロンをイオンインプラする工
程である。図３（ｃ）は、マスクを除去後、イオン注入
されたボロンを活性化するためのランプアニール（１０
００℃以上）を行い、Ｔｉ／ＴｉＮ等のバリア層309を
スパッタ法で形成後、Ａｌ−Ｓｉ等で金属配線310を形
成する工程である。
【０００４】
【発明が解決しようとする課題】しかし、従来の技術で
は、コンタクト開口後にＰ＋拡散領域を選択するフォト
工程、イオンインプラ工程、インプラされたドーパント
を活性化する工程が必要であり、工程が煩雑であった。
さらに、活性化のために、高温の熱処理が必要なことか
ら、不純物の再分布、熱ストレスによるダメージ等を生
じ、サブミクロン、さらにはハーフミクロン以下のデバ
イスにおいては、大きな問題となっている。
は、コンタクト開口後にＰ＋拡散領域を選択するフォト
工程、イオンインプラ工程、インプラされたドーパント
を活性化する工程が必要であり、工程が煩雑であった。
さらに、活性化のために、高温の熱処理が必要なことか
ら、不純物の再分布、熱ストレスによるダメージ等を生
じ、サブミクロン、さらにはハーフミクロン以下のデバ
イスにおいては、大きな問題となっている。
【０００５】そこで、本発明は、このような問題を解決
するもので、より簡便なプロセスで、しかも、６００℃
〜７００℃程度以下の低温で、低いコンタクト抵抗を実
現するためのコンタクト構造及びその製造方法を提供す
るものである。
するもので、より簡便なプロセスで、しかも、６００℃
〜７００℃程度以下の低温で、低いコンタクト抵抗を実
現するためのコンタクト構造及びその製造方法を提供す
るものである。
【０００６】
【課題を解決するための手段】本発明の半導体装置は、 （１） 半導体基板と、該半導体基板の所定領域に形成
された不純物領域と、該不純物領域の上部に開孔部を有
する層間絶縁膜と、該開孔部内に被着した不純物をドー
プした多結晶シリコン層を少なくとも有することを特徴
とする。
された不純物領域と、該不純物領域の上部に開孔部を有
する層間絶縁膜と、該開孔部内に被着した不純物をドー
プした多結晶シリコン層を少なくとも有することを特徴
とする。
【０００７】（２） 該不純物をドープした多結晶シリ
コン層が、ボロンを０．５〜４モル％含むことを特徴と
する。
コン層が、ボロンを０．５〜４モル％含むことを特徴と
する。
【０００８】（３） 該不純物をドープした多結晶シリ
コン層が、結晶粒径０．５μｍ以上の結晶粒を含む多結
晶シリコンであることを特徴とする。
コン層が、結晶粒径０．５μｍ以上の結晶粒を含む多結
晶シリコンであることを特徴とする。
【０００９】また、本発明の半導体装置の製造方法は、 （４） 半導体基板にＰ型の拡散層を形成する工程と、
該拡散層を覆う層間絶縁膜を形成する工程と、該拡散層
上の層間絶縁膜にコンタクト孔を開ける工程と、少なく
とも該コンタクト孔内にＰ型不純物をドープした非単結
晶シリコン層を被着する工程と、該非単結晶シリコンを
熱処理により多結晶化する工程と、金属配線層を形成す
る工程を少なくとも有することを特徴とする。
該拡散層を覆う層間絶縁膜を形成する工程と、該拡散層
上の層間絶縁膜にコンタクト孔を開ける工程と、少なく
とも該コンタクト孔内にＰ型不純物をドープした非単結
晶シリコン層を被着する工程と、該非単結晶シリコンを
熱処理により多結晶化する工程と、金属配線層を形成す
る工程を少なくとも有することを特徴とする。
【００１０】（５） 前記非単結晶シリコン層がＰ型不
純物をドープした非晶質シリコンであることを特徴とす
る。
純物をドープした非晶質シリコンであることを特徴とす
る。
【００１１】（６） 半導体基板にＰ型の拡散層を形成
する工程と、該拡散層を覆う層間絶縁膜を形成する工程
と、該拡散層上の層間絶縁膜にコンタクト孔を開ける工
程と、少なくとも該コンタクト孔内に、Ｐ型不純物をド
ープした非単結晶シリコン層を被着する工程と、該非単
結晶シリコン上に金属層を形成する工程と、熱処理によ
り、該非単結晶シリコンを多結晶化すると同時に、該金
属層と該非単結晶シリコン層を反応させシリサイド層を
形成する工程と、金属配線層を形成する工程を少なくと
も有することを特徴とする。
する工程と、該拡散層を覆う層間絶縁膜を形成する工程
と、該拡散層上の層間絶縁膜にコンタクト孔を開ける工
程と、少なくとも該コンタクト孔内に、Ｐ型不純物をド
ープした非単結晶シリコン層を被着する工程と、該非単
結晶シリコン上に金属層を形成する工程と、熱処理によ
り、該非単結晶シリコンを多結晶化すると同時に、該金
属層と該非単結晶シリコン層を反応させシリサイド層を
形成する工程と、金属配線層を形成する工程を少なくと
も有することを特徴とする。
【００１２】（７） 前記非単結晶シリコン層がＰ型不
純物をドープした非晶質シリコンであることを特徴とす
る。
純物をドープした非晶質シリコンであることを特徴とす
る。
【００１３】（８） 半導体基板にＰ型拡散層を形成す
る工程と、該拡散層を覆う層間絶縁膜を形成する工程
と、該拡散層上の層間絶縁膜にコンタクト孔を開ける工
程と、少なくとも該コンタクト孔内にＰ型不純物をドー
プした多結晶シリコン層を被着する工程と、金属配線層
を形成する工程を少なくとも有することを特徴とする。
る工程と、該拡散層を覆う層間絶縁膜を形成する工程
と、該拡散層上の層間絶縁膜にコンタクト孔を開ける工
程と、少なくとも該コンタクト孔内にＰ型不純物をドー
プした多結晶シリコン層を被着する工程と、金属配線層
を形成する工程を少なくとも有することを特徴とする。
【００１４】（９） 前記Ｐ型不純物をドープした多結
晶シリコン層を、ＣＶＤ法でＰ型不純物をその場ドーピ
ングしながら成膜することを特徴とする。
晶シリコン層を、ＣＶＤ法でＰ型不純物をその場ドーピ
ングしながら成膜することを特徴とする。
【００１５】
【実施例】図１は、本発明の実施例における半導体装置
の断面図の一例である。
の断面図の一例である。
【００１６】図１において、101はＮ−ｗｅｌｌ、102は
Ｐ＋拡散層、103は層間絶縁膜、１０４はコンタクト
部、１０５はボロンをドープしたＰ＋ｐｏｌｙ−Ｓｉ
層、106はバリア層、107はコンタクトプラグ、108は金
属配線である。
Ｐ＋拡散層、103は層間絶縁膜、１０４はコンタクト
部、１０５はボロンをドープしたＰ＋ｐｏｌｙ−Ｓｉ
層、106はバリア層、107はコンタクトプラグ、108は金
属配線である。
【００１７】図２は、本発明の実施例における半導体装
置の製造方法の一例である。
置の製造方法の一例である。
【００１８】図２において、（ａ）は、半導体基板201
内にＮ−ｗｅｌｌ202及びＰ−ｗｅｌｌ203を形成後、Ｐ
＋拡散層204及びＮ＋拡散層205を形成し、層間絶縁膜20
6を形成する工程である。図２（ｂ）は、該層間絶縁膜2
06にＰ＋拡散領域上のコンタクトホール207を開け、ボ
ロンをドープしたＰ＋ｐｏｌｙ−Ｓｉ層208を２００Å
〜２０００Å程度形成する工程である。Ｐ＋ｐｏｌｙ−
Ｓｉ層の形成方法としては、ＣＶＤ法、プラズマＣＶＤ
法、ＥＣＲ−ＣＶＤ法等で、ボロンをその場ドーピング
しながらＰ＋ｐｏｌｙ−Ｓｉ層、もしくはＰ＋ａ−Ｓｉ
層（成膜後、熱処理によって多結晶化する）を形成する
方法が、低抵抗のｐｏｌｙ−Ｓｉ層を低温形成できる点
で優れている。ｐｏｌｙ−Ｓｉ層の形成方法の一例とし
ては、ＣＶＤ法で５４０℃〜６３０℃で、ＳｉＨ４（モ
ノシラン）等のシラン系のガスにＢ２Ｈ６（ジボラン）
等のドーピングガスを混合し成膜する方法がある。成膜
温度が５７０℃〜５８０℃程度以下では成膜したシリコ
ンは多結晶ではなく非晶質である。一方、成膜温度５８
０℃〜５９０℃程度以上では結晶相からのピークが観測
され（Ｘ線回折等）多結晶シリコン（もしくは微結晶シ
リコン）となっている。多結晶シリコン中の不純物濃度
は、コンタクト抵抗を低くするために、０．５〜４原子
数％程度が望ましい。成膜温度５７０℃〜５８０℃程度
以下で非晶質シリコンを成膜する場合は、単結晶シリコ
ンに対するボロンの固溶限界（〜２％）を上回る高濃度
のドーピングが可能であり、成膜後、６００℃程度以上
で数分から数時間アニールし、多結晶化することで、ボ
ロンを高濃度ドーピングした比較的粒径の大きい多結晶
シリコン層を形成できる。アニール温度としては６００
℃〜８００℃程度が望ましく、特に、６００℃〜７００
℃程度の低温でアニールした場合、粒径０．５μｍ以上
の結晶粒を含む低抵抗で不純物濃度の高い（２〜４原子
数％）多結晶シリコンを形成できた。この時のＰ＋ｐｏ
ｌｙ−Ｓｉの抵抗率は１×１０−３〜３×１０−３Ω・
ｃｍ程度であり、十分な低抵抗化が図れる。上記のＣＶ
Ｄ法で成膜する方法以外にも、プラズマＣＶＤ法やＥＣ
Ｒ−ＣＶＤ法で、Ｐ＋ａ−Ｓｉを成膜する方法も、低温
で高濃度に不純物をドープしたａ−Ｓｉを容易に形成で
きる点で優れている。図２（ｃ）は、該層間絶縁膜206
にＮ＋拡散領域上のコンタクトホール209を開け、Ｔｉ
Ｎ、ＴｉＷもしくはＴｉ／ＴｉＮ、Ｔｉ／ＴｉＷ等のバ
リア層210をスパッタ法もしくはＣＶＤ法等で形成後、
ブランケットＣＶＤ等によりＷ等の金属層211を全面形
成する工程である。該バリア層はコンタクト抵抗を下げ
るためのＴｉ等のコンタクトメタル上に、ＴｉＮ等のバ
リアメタルを設けた構造を例としている。コンタクトメ
タル及びバリアメタルを成膜後、５５０℃〜７００℃程
度で不活性ガスもしくは水素ガス雰囲気中で炉アニール
を施すか、８００℃〜８５０℃程度のランプアニールを
施すことで、さらにコンタクト抵抗を下げ、０．５μｍ
径で３０Ω〜５０Ω（Ｐ＋拡散層）程度にすることがで
きた。又、工程（ｂ）で非晶質シリコンを成膜した場合
必要となる多結晶化のためのアニールを、工程（ｃ）の
上記アニールで兼ねることもできる。この場合、Ｔｉ等
のコンタクトメタルと下地の高濃度にボロンをドープし
た非晶質シリコン層が反応し、シリサイド層を形成しな
がら、下地の非晶質シリコン層が多結晶化するため、よ
り低温でシリサイド化反応が進み、コンタクト抵抗の基
板面内のばらつきや基板間の再現性が向上するほか、コ
ンタクト抵抗値自身も、０．５μｍ径で２０Ω〜４０Ω
程度が実現された。尚、本実施例ではブランケットＣＶ
Ｄ法でＷ等を全面形成する場合を例としたが、本発明は
これに限定されるものではない。又、Ｎ＋拡散層とのコ
ンタクト抵抗は、不純物の表面濃度を高めなくても十分
低い値を示すため、Ｎ＋拡散領域にＮ型不純物をドープ
した多結晶シリコンを形成する必要はない。図２（ｄ）
は、該金属層を全面エッチバックして、コンタクトプラ
グ212を形成後、Ａｌ−Ｃｕ等で金属配線213を形成する
工程である。
内にＮ−ｗｅｌｌ202及びＰ−ｗｅｌｌ203を形成後、Ｐ
＋拡散層204及びＮ＋拡散層205を形成し、層間絶縁膜20
6を形成する工程である。図２（ｂ）は、該層間絶縁膜2
06にＰ＋拡散領域上のコンタクトホール207を開け、ボ
ロンをドープしたＰ＋ｐｏｌｙ−Ｓｉ層208を２００Å
〜２０００Å程度形成する工程である。Ｐ＋ｐｏｌｙ−
Ｓｉ層の形成方法としては、ＣＶＤ法、プラズマＣＶＤ
法、ＥＣＲ−ＣＶＤ法等で、ボロンをその場ドーピング
しながらＰ＋ｐｏｌｙ−Ｓｉ層、もしくはＰ＋ａ−Ｓｉ
層（成膜後、熱処理によって多結晶化する）を形成する
方法が、低抵抗のｐｏｌｙ−Ｓｉ層を低温形成できる点
で優れている。ｐｏｌｙ−Ｓｉ層の形成方法の一例とし
ては、ＣＶＤ法で５４０℃〜６３０℃で、ＳｉＨ４（モ
ノシラン）等のシラン系のガスにＢ２Ｈ６（ジボラン）
等のドーピングガスを混合し成膜する方法がある。成膜
温度が５７０℃〜５８０℃程度以下では成膜したシリコ
ンは多結晶ではなく非晶質である。一方、成膜温度５８
０℃〜５９０℃程度以上では結晶相からのピークが観測
され（Ｘ線回折等）多結晶シリコン（もしくは微結晶シ
リコン）となっている。多結晶シリコン中の不純物濃度
は、コンタクト抵抗を低くするために、０．５〜４原子
数％程度が望ましい。成膜温度５７０℃〜５８０℃程度
以下で非晶質シリコンを成膜する場合は、単結晶シリコ
ンに対するボロンの固溶限界（〜２％）を上回る高濃度
のドーピングが可能であり、成膜後、６００℃程度以上
で数分から数時間アニールし、多結晶化することで、ボ
ロンを高濃度ドーピングした比較的粒径の大きい多結晶
シリコン層を形成できる。アニール温度としては６００
℃〜８００℃程度が望ましく、特に、６００℃〜７００
℃程度の低温でアニールした場合、粒径０．５μｍ以上
の結晶粒を含む低抵抗で不純物濃度の高い（２〜４原子
数％）多結晶シリコンを形成できた。この時のＰ＋ｐｏ
ｌｙ−Ｓｉの抵抗率は１×１０−３〜３×１０−３Ω・
ｃｍ程度であり、十分な低抵抗化が図れる。上記のＣＶ
Ｄ法で成膜する方法以外にも、プラズマＣＶＤ法やＥＣ
Ｒ−ＣＶＤ法で、Ｐ＋ａ−Ｓｉを成膜する方法も、低温
で高濃度に不純物をドープしたａ−Ｓｉを容易に形成で
きる点で優れている。図２（ｃ）は、該層間絶縁膜206
にＮ＋拡散領域上のコンタクトホール209を開け、Ｔｉ
Ｎ、ＴｉＷもしくはＴｉ／ＴｉＮ、Ｔｉ／ＴｉＷ等のバ
リア層210をスパッタ法もしくはＣＶＤ法等で形成後、
ブランケットＣＶＤ等によりＷ等の金属層211を全面形
成する工程である。該バリア層はコンタクト抵抗を下げ
るためのＴｉ等のコンタクトメタル上に、ＴｉＮ等のバ
リアメタルを設けた構造を例としている。コンタクトメ
タル及びバリアメタルを成膜後、５５０℃〜７００℃程
度で不活性ガスもしくは水素ガス雰囲気中で炉アニール
を施すか、８００℃〜８５０℃程度のランプアニールを
施すことで、さらにコンタクト抵抗を下げ、０．５μｍ
径で３０Ω〜５０Ω（Ｐ＋拡散層）程度にすることがで
きた。又、工程（ｂ）で非晶質シリコンを成膜した場合
必要となる多結晶化のためのアニールを、工程（ｃ）の
上記アニールで兼ねることもできる。この場合、Ｔｉ等
のコンタクトメタルと下地の高濃度にボロンをドープし
た非晶質シリコン層が反応し、シリサイド層を形成しな
がら、下地の非晶質シリコン層が多結晶化するため、よ
り低温でシリサイド化反応が進み、コンタクト抵抗の基
板面内のばらつきや基板間の再現性が向上するほか、コ
ンタクト抵抗値自身も、０．５μｍ径で２０Ω〜４０Ω
程度が実現された。尚、本実施例ではブランケットＣＶ
Ｄ法でＷ等を全面形成する場合を例としたが、本発明は
これに限定されるものではない。又、Ｎ＋拡散層とのコ
ンタクト抵抗は、不純物の表面濃度を高めなくても十分
低い値を示すため、Ｎ＋拡散領域にＮ型不純物をドープ
した多結晶シリコンを形成する必要はない。図２（ｄ）
は、該金属層を全面エッチバックして、コンタクトプラ
グ212を形成後、Ａｌ−Ｃｕ等で金属配線213を形成する
工程である。
【００１９】本発明に基づく半導体装置の電気的特性に
関し、以下に述べる。本発明によれば、例えば、層間絶
縁膜の膜厚１．５μｍ、コンタクト径０．５μｍのアス
ペクト比３のコンタクトホールにおいて、コンタクト抵
抗２０〜５０Ω（Ｐ＋拡散層）、２０〜３０Ω（Ｎ＋拡
散層）を実現できた。また、Ａｌ配線後５２５℃３０分
のアニールを施しても、接合リーク等の特性劣化を生ず
ることもなく。熱的にも安定なコンタクト構造を実現で
きた。
関し、以下に述べる。本発明によれば、例えば、層間絶
縁膜の膜厚１．５μｍ、コンタクト径０．５μｍのアス
ペクト比３のコンタクトホールにおいて、コンタクト抵
抗２０〜５０Ω（Ｐ＋拡散層）、２０〜３０Ω（Ｎ＋拡
散層）を実現できた。また、Ａｌ配線後５２５℃３０分
のアニールを施しても、接合リーク等の特性劣化を生ず
ることもなく。熱的にも安定なコンタクト構造を実現で
きた。
【００２０】以上述べたように、本発明に基づく半導体
装置及びその製造方法によれば、Ｐ＋拡散層、Ｎ＋拡散
層共、優れたコンタクト特性を有する半導体装置を簡便
なプロセスでしかも低温形成することができた。
装置及びその製造方法によれば、Ｐ＋拡散層、Ｎ＋拡散
層共、優れたコンタクト特性を有する半導体装置を簡便
なプロセスでしかも低温形成することができた。
【００２１】尚、本発明は、図１及び図２の実施例に限
らず、半導体素子のコンタクト構造全般に広く応用でき
る。
らず、半導体素子のコンタクト構造全般に広く応用でき
る。
【００２２】
【発明の効果】以上述べたように、本発明によればコン
タクト径がサブミクロン以下でアスペクト比が高いコン
タクトホールに対して、Ｐ＋拡散層、Ｎ＋拡散層共、低
抵抗でオーミック性の優れたコンタクト構造が形成可能
となった。更に本発明によれば、従来のようなコンタク
トホール開孔後の、イオンインプラ工程や不純物の活性
化のための高温アニール工程が不要となり、より簡便な
プロセスで、６００℃〜７００℃程度以下の低温プロセ
スで優れたコンタクト特性を実現できるようになった。
更に、不純物の再分布、熱ストレスによるダメージ等を
生ずることもなく、優れた特性を再現良く実現できるよ
うになった。
タクト径がサブミクロン以下でアスペクト比が高いコン
タクトホールに対して、Ｐ＋拡散層、Ｎ＋拡散層共、低
抵抗でオーミック性の優れたコンタクト構造が形成可能
となった。更に本発明によれば、従来のようなコンタク
トホール開孔後の、イオンインプラ工程や不純物の活性
化のための高温アニール工程が不要となり、より簡便な
プロセスで、６００℃〜７００℃程度以下の低温プロセ
スで優れたコンタクト特性を実現できるようになった。
更に、不純物の再分布、熱ストレスによるダメージ等を
生ずることもなく、優れた特性を再現良く実現できるよ
うになった。
【図１】本発明の実施例における半導体装置の断面図で
ある。
ある。
【図２】本発明の実施例における半導体装置の製造工程
図である。
図である。
【図３】従来の半導体装置の製造工程図である。
101,202,302 ・・・ Ｎ−ｗｅｌｌ 102,304 ・・・ Ｐ＋拡散層 103,206,306 ・・・ 層間絶縁膜 104 ・・・ コンタクト部 105,208 ・・・ Ｐ＋ｐｏｌｙ−Ｓｉ層 107 ・・・ コンタクトプラグ 108,213,310 ・・・ 金属配線 201,301 ・・・ 半導体基板 203,303 ・・・ Ｐ−ｗｅｌｌ 205,305 ・・・ Ｎ＋拡散層 207,209,307 ・・・ コンタクトホール 212 ・・・ コンタクトプラグ
Claims (9)
- 【請求項１】 半導体基板と、該半導体基板の所定領域
に形成された不純物領域と、該不純物領域の上部に開孔
部を有する層間絶縁膜と、該開孔部内に被着した不純物
をドープした多結晶シリコン層を少なくとも有すること
を特徴とする半導体装置。 - 【請求項２】 該不純物をドープした多結晶シリコン層
が、ボロンを０．５〜４原子数％含むことを特徴とする
請求項１記載の半導体装置。 - 【請求項３】 該不純物をドープした多結晶シリコン層
が、結晶粒径０．５μｍ以上の結晶粒を含む多結晶シリ
コンであることを特徴とする請求項１または請求項２記
載の半導体装置。 - 【請求項４】 半導体基板にＰ型の拡散層を形成する工
程と、該拡散層を覆う層間絶縁膜を形成する工程と、該
拡散層上の層間絶縁膜にコンタクト孔を開ける工程と、
少なくとも該コンタクト孔内にＰ型不純物をドープした
非単結晶シリコン層を被着する工程と、該非単結晶シリ
コンを熱処理により多結晶化する工程と、金属配線層を
形成する工程を少なくとも有することを特徴とする半導
体装置の製造方法。 - 【請求項５】 前記非単結晶シリコン層がＰ型不純物を
ドープした非晶質シリコンであることを特徴とする請求
項４記載の半導体装置の製造方法。 - 【請求項６】 半導体基板にＰ型の拡散層を形成する工
程と、該拡散層を覆う層間絶縁膜を形成する工程と、該
拡散層上の層間絶縁膜にコンタクト孔を開ける工程と、
少なくとも該コンタクト孔内に、Ｐ型不純物をドープし
た非単結晶シリコン層を被着する工程と、該非単結晶シ
リコン上に金属層を形成する工程と、熱処理により、該
非単結晶シリコンを多結晶化すると同時に、該金属層と
該非単結晶シリコン層を反応させシリサイド層を形成す
る工程と、金属配線層を形成する工程を少なくとも有す
ることを特徴とする半導体装置の製造方法。 - 【請求項７】 前記非単結晶シリコン層がＰ型不純物を
ドープした非晶質シリコンであることを特徴とする請求
項６記載の半導体装置の製造方法。 - 【請求項８】 半導体基板にＰ型拡散層を形成する工程
と、該拡散層を覆う層間絶縁膜を形成する工程と、該拡
散層上の層間絶縁膜にコンタクト孔を開ける工程と、少
なくとも該コンタクト孔内にＰ型不純物をドープした多
結晶シリコン層を被着する工程と、金属配線層を形成す
る工程を少なくとも有することを特徴とする半導体装置
の製造方法。 - 【請求項９】 前記Ｐ型不純物をドープした多結晶シリ
コン層を、ＣＶＤ法でＰ型不純物をその場ドーピングし
ながら成膜することを特徴とする請求項８記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17788792A JPH0620991A (ja) | 1992-07-06 | 1992-07-06 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17788792A JPH0620991A (ja) | 1992-07-06 | 1992-07-06 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0620991A true JPH0620991A (ja) | 1994-01-28 |
Family
ID=16038799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17788792A Pending JPH0620991A (ja) | 1992-07-06 | 1992-07-06 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620991A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5487225A (en) * | 1994-11-14 | 1996-01-30 | The Conair Group, Inc. | Apparatus and method for controlled drying of plastic pellets |
| JP2010517264A (ja) * | 2007-01-18 | 2010-05-20 | 株式会社テラセミコン | 半導体素子の製造方法 |
-
1992
- 1992-07-06 JP JP17788792A patent/JPH0620991A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5487225A (en) * | 1994-11-14 | 1996-01-30 | The Conair Group, Inc. | Apparatus and method for controlled drying of plastic pellets |
| JP2010517264A (ja) * | 2007-01-18 | 2010-05-20 | 株式会社テラセミコン | 半導体素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5665646A (en) | Method for manufacturing semiconductor device with low electric resistance silicide layer on silicon surface | |
| US7923322B2 (en) | Method of forming a capacitor | |
| JPH0367334B2 (ja) | ||
| US6159852A (en) | Method of depositing polysilicon, method of fabricating a field effect transistor, method of forming a contact to a substrate, method of forming a capacitor | |
| US6323130B1 (en) | Method for self-aligned formation of silicide contacts using metal silicon alloys for limited silicon consumption and for reduction of bridging | |
| JP5497269B2 (ja) | 安定したシリサイド膜及びその製造方法 | |
| JP2001024194A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH06302542A (ja) | 半導体装置の低抵抗接触構造およびその形成方法 | |
| JPH1187711A (ja) | トランジスタ製造方法 | |
| JP3313432B2 (ja) | 半導体装置及びその製造方法 | |
| US6114765A (en) | C49-structured tungsten-containing titanium salicide structure and method of forming the same | |
| JP4010724B2 (ja) | 半導体装置の製造方法 | |
| US20020072209A1 (en) | Method of forming tungsten nitride layer as metal diffusion barrier in gate structure of MOSFET device | |
| US6221760B1 (en) | Semiconductor device having a silicide structure | |
| JPH0620991A (ja) | 半導体装置及びその製造方法 | |
| JPH0620944A (ja) | 半導体装置及びその製造方法 | |
| JPH11289087A (ja) | 半導体装置及びその製造方法 | |
| US6432801B1 (en) | Gate electrode in a semiconductor device and method for forming thereof | |
| JP2658847B2 (ja) | 半導体装置の製造方法 | |
| JPH09139360A (ja) | 半導体素子の金属配線形成方法 | |
| JP3259357B2 (ja) | 半導体装置 | |
| JPH0810765B2 (ja) | 半導体装置の製造方法 | |
| JP2889718B2 (ja) | 光起電力装置の製造方法 | |
| JPH10116797A (ja) | 半導体装置の製造方法 | |
| JP2993665B2 (ja) | 配線形成方法 |