DE4300983C2 - Ätzverfahren für die Herstellung einer Halbleitervorrichtung - Google Patents

Ätzverfahren für die Herstellung einer Halbleitervorrichtung

Info

Publication number
DE4300983C2
DE4300983C2 DE4300983A DE4300983A DE4300983C2 DE 4300983 C2 DE4300983 C2 DE 4300983C2 DE 4300983 A DE4300983 A DE 4300983A DE 4300983 A DE4300983 A DE 4300983A DE 4300983 C2 DE4300983 C2 DE 4300983C2
Authority
DE
Germany
Prior art keywords
negative
photosensitive resin
semiconductor device
etching
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE4300983A
Other languages
English (en)
Other versions
DE4300983A1 (de
Inventor
David A Cathey
J Brett Rolfson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of DE4300983A1 publication Critical patent/DE4300983A1/de
Application granted granted Critical
Publication of DE4300983C2 publication Critical patent/DE4300983C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Ätzen von Halbleitervorrichtungen und spezieller ein Verfahren zum effektiven und effizienten Ätzen von Multi­ lagen-Halbleitervorrichtungen unter Verwendung einer ver­ besserten Photolack-Ätzmaske.
Es ist nach dem Stand der Technik bekannt, daß man Multi­ lagen-Halbleitervorrichtungen herstellen kann, wie z. B. bei der Fabrikation von VLSI-Halbleiterchips (darin einge­ schlossen DRAM-Speicherchips mit Stapelkondensator), indem bestimmte Schichten dieser Vorrichtungen entsprechend einem Muster mit Hilfe von Flüssig- oder Naßätz-Materialien geätzt werden. Das Ätzen kann auch in einer Gasphase mit Hilfe von bekannten Techniken wie Plasmaätzen, Ionenstrahlätzen und reaktivem Ionenätzen durchgeführt werden.
Beim Ätzen von Halbleitervorrichtungen wird zuerst eine schützende Ätzmaske gebildet, wobei eine Schicht eines Photoresistmaterials ("Fotolack") verwendet wird, die auf einer Hauptoberfläche der Halbleitervorrichtung angeordnet ist. Diese schützende Fotolack-Ätzmaske ist derart gestaltet, daß die Bildung eines gewünschten Musters von Linien und Zwischenräumen in der Fotolackschicht auf der Grundlage eines vorbestimmten Ätzmusters in der Fotolack­ schicht ermöglicht wird. Dementsprechend wird, wenn eine optische Quelle, wie UV-Licht, auf diese vorbestimmten Fotolackbereiche auftrifft, ein Muster in der Fotolack- Anordnung gebildet, welches die erforderlichen Teile der Halbleiteroberfläche zum Zweck des nachfolgenden Ätzens freilegt. Je größer die Zahl von dünnen Linien und je kleiner die Zwischenräume dazwischen (d. h. Breiten von 3 µm oder weniger), desto größer ist die Kapazität pro Einheits­ fläche, die in einer gegebenen Halbleitervorrichtung unter­ gebracht werden kann, und umso größer ist die Auflösung dieser Vorrichtung. Wenn die schützende Fotolack-Ätzmaske auf der Halbleiteroberfläche angebracht ist, kann das Ätzen der freigelegten Bereiche beginnen, um einen Halbleiter mit einem vorbestimmten Ätzmuster zu erzeugen.
Eines der ersten Fotolackmaterialien, die bei der Halb­ leiterherstellung verwendet wurden, erzeugte ein negatives Bild und wurde daher Negativlack genannt. Es werden Bereiche, wo die optische Quelle auftrifft, polymerisiert und sind schwieriger zu entfernen. Wenn der Foto­ lack "entwickelt" wird (einem Lösungsmittel ausgesetzt wird), bleiben polymerisierte Bereiche zurück und die nicht polymerisierten Bereiche werden entfernt. Diese Negativlacke haben drei Komponenten. Die erste ist der Harzanteil, der strahlungsunempfindlich ist, aber äußerst löslich in nicht polaren organischen Lösungsmitteln. Polyvinylcinnamat wurde als Basisharz bei den meisten Fotolacken der 60er Jahre verwendet. Die meisten dieser Negativlack-Harze haben heute jedoch zyklisierte Polyisopren-Polymere als Grundlage. Der zweite Bestandteil ist der Fotosensibilisator, der eine lichtempfindliche Verbindung ist. Eine fotochemische Re­ aktion wird eingeleitet, die ein dreidimensionales ver­ netztes molekulares Netzwerk erzeugt, das in einer Ent­ wicklersubstanz unlöslich ist. Die wichtigste Fotoreaktion ist die Abscheidung von Stickstoff aus dem angeregten Zu­ stand des Arylazids zur Bildung einer äußerst reaktiven Zwischenverbindung, die Nitren genannt wird. Ein weiter Bereich von Fotosensibilisatoren kann verwendet werden, worin Chinone, Azidoverbindungen und Nitroverbindungen für Polyvinylcinnamat und Azide für zyklisiertes Polyisopren eingeschlossen sind. Eine kleine Menge von Novolakharz kann zugesetzt werden, um die Haftung während des Ent­ wickelns zu verbessern. Die dritte Komponente ist der Ent­ wickler. Die Entwickler umfassen Nitrobenzol und Furfural für Polyvinylcinnamat und Xylol und Benzol für Polyisopren.
Historisch waren Negativlacke ungeeignet für Anwendungen, die Linien- und Zwischenraumabmessungen des Fotolackmusters von weniger als 3 µm erfordern (vgl. "Silicon Processing for the VLSI ERA", Band 1 - Process Technology, S. Wolf und R. N. Tauber (1986)). Das Hauptproblem ist das Anschwellen. Es ist bekannt, daß Negativlacke unabhängig von dem Harz oder den Additiven unter dem Problem des Schwellens während der Entwicklung leiden. Auch wenn der Entwickler den be­ lichteten Fotolack nicht auflöst, wird er doch darin ab­ sorbiert und verursacht ein Anschwellen. Während der nach­ folgenden Wässerungsvorgänge wird der Entwickler entfernt und der Fotolack schrumpft. Wenn die Fotolacklinien näher als 3 µm beieinanderliegen (wie es für hohe Auflösung nötig ist), kann das Anschwellen dazu führen, daß sie sich be­ rühren. Während des nachfolgenden Schrumpfvorgangs können sie weiter aneinander hängen, wodurch der geforderte Abstand zwischen Linien beseitigt wird. Lange, dünne Fotolacklinien können während des Anschwellens auch wellig werden und ihre Welligkeit nach dem Schrumpfen beibehalten, wenn die Ober­ flächenhaftfähigkeit gut ist. Außerdem können Fotolacklinien von dem Substrat losgerissen werden.
Wegen der oben genannten Probleme mit Negativlacken er­ setzten Positivlacke die Negativlackmaterialien. Positvlacke beruhen auf einer vollkommen anderen Chemie als Negativ­ lacke. Wie in den Fig. 1 und 2 gezeigt, verändert die Belichtung mit einer optischen Quelle das Positivlackmaterial so, daß es löslich wird und leichter entfernt werden kann. Da die belichteten Bereiche entfernt werden, wird der Lack als positiv bezeichnet. Positivlacke wirken sehr verschieden von Negativlacken. Der Fotosensibilisator und das Harz wechselwirken nicht miteinander, daher ist die Änderung der Löslichkeit vollständig auf den Fotosensibilisator zurückzu­ führen. Der Fotosensibilisator zersetzt sich unter dem Einfluß einer optischen Quelle und erhöht die Löslichkeits­ rate in alkalischen Lösungen um einen Faktor von ungefähr 1000. Da die Gegenwart des Fotosensibilisators die Lösung verhindert, wird er häufig als Inhibitor bezeichnet. Während bei Negativlacken nur 2% oder 3% Fotosensibilisator ver­ wendet werden, können bei Positivlacken 20% verwendet werden. Der am meisten verbreitete Fotosensibilisator ist Naphthochinondiazid. Monomethyl-Ethylenglykol kann als Lösungsmittel verwendet werden, während die Verdünner Butyl- und Celluloseazetat umfassen. Positivlacke haben eine breitere optische Empfindlichkeit als Negativlacke und können das Licht einer konventionellen UV-Lampe ausnützen. Indem man den Fotolack im Vakuum mit dem gewünschten op­ tischen Muster belichtet und dann die gesamte Oberfläche mit UV flutlichtartig belichtet, wird der vorher nicht be­ lichtete Fotolack löslich und der im Vakuum belichtete bleibt unlöslich. Auf diese Weise kann ein Positivlack ein Fotolackmuster mit Linien und Zwischenräumen, die eine Abmessung von 3 µm oder weniger haben, ohne das Problem des Anschwellens erzeugen, das mit den Negativlacken verbunden ist.
Sequentielle Schichtprozesse, die bei der Herstellung von DRAM-Speicherchips mit Stapelkondensator und anderen VSLI- Halbleiterchips verwendet werden, können zu Situationen führen, wo man leitfähige Filme auf Oberflächen mit "zurück­ springendem" Querschnitt aufbringen muß, die eine unregel­ mäßige Konfiguration haben. Zum Beispiel ist, wie man in den Fig. 1 und 2 sieht, bei der Bildung von TEOS-Oxid- Polysilicium-Halbleitervorrichtungen 10 der äußere Teil der äußeren Oberfläche einer topographischen Schicht 12, ty­ pischerweise Siliciumdioxid, in einer "flügelförmigen" Konfiguration ausgebildet. Diese flügelförmige Konfiguration bildet Vertiefungen oder "Einbuchtungen" 14. Eine leitende Schicht 15, im allgemeinen Polysilicium, wird auf der äu­ ßeren Oberfläche der topographischen Schicht 12 gebildet. Fotolithografische Musterbildung und Ätzen wird bei dieser Vorrichtung, die eine flügelförmige Konfiguration hat, durchgeführt. Wenn ein konventionelles Positivlackmaterial 16, wie ein Novolakharz, in Verbindung mit Sauerstoffplasmen oder aggressiven Entwicklern verwendet wird, wird ein Rest Lackmaterial 16' in den Einbuchtungen 14 "eingefangen", weil das Lackmaterial nicht mit UV-Licht belichtet wird (vgl. Fig. 2). Dies liegt daran, daß das UV-Licht, das in Fig. 1 durch Pfeile 20 bezeichnet ist, nicht in die Ein­ buchtungen eindringen kann. Die leitende Schicht 15 wieder­ um, die sich innerhalb der Grenzen der Einbuchtungen 14 befindet, wird in der Folge während des Ätzvorgangs nicht entfernt. Daher wird der Ätzvorgang durch unterbelichtete und/oder unterentwickelte Reste von Lack auf den Seiten­ wänden der zurückspringenden Profile und der defokussierten tiefen Mulden verhindert, was dazu führt, daß leitende Kurzschlüsse nach dem Ätzen übrigbleiben. Auch nach der UV- Belichtung und dem Entwickeln bleibt ein Rest Lackmaterial 16', typischerweise in der Form eines Lackbalkens, in den Einbuchtungen zurück. Ein ergänzender Ätzvorgang muß dann durchgeführt werden, bei dem ein Entwickler mit basischem pH oder ein sauerstoffhaltiges Plasma verwendet wird, um das restliche Lackmaterial und die leitende Schicht zu entfernen. Dies führt zu einem unerwünschten Verlust in der kritischen Dimension (CD-loss).
In jüngerer Zeit sind Negativlacke bekannt geworden, die nicht die störende Schwellung früherer Negativlacke aufweisen. C. A. Mack u. a., "Modeling and Characterization of a 0.5 µm Deep Ultraviolet Process", J. Vac. Sci. Technol. B9, Nov/Dec 1991, S. 3143-3149, beschreibt die Verwendung des Negativlacks SNR248 (Shipley Co.) zur Herstellung von Grabenstrukturen auf einer Längenskala von ungefähr 0,5 µm mit Hilfe von tiefultraviolet­ tem Licht. F. Murai u. a., "Electron Beam Direct Writing Technology for 64-Mb DRAM LSIs", Japanese Journal of Applied Physics 29, No. 11, Nov. 1990, S. 2590-2595, beschreibt die Verwendung von Positiv- und Negativlacken für die Herstellung von DRAMs auf einer Län­ genskala von 0,3 µm durch Elektronenstrahllithographie. Keine dieser beiden Druckschriften behandelt ein Ätzverfahren für eine Struktur mit einem unterschnittenen oder flügelartigen Profil.
Es ist die Aufgabe der Erfindung, ein einfacheres Verfahren zum Ätzen von dreidimensionalen Strukturen mit einem unter­ schnittenen Profil zur Verfügung zu stellen, welches insbeson­ dere weniger Prozeßschritte als die Verfahren nach dem Stand der Technik erfordert.
Diese Aufgabe wird erfindungsgemäß durch ein Verfahren nach Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen des erfin­ dungsgemäßen Verfahren sind in den Unteransprüchen angegeben.
Durch die Verwendung von Negativlack entfallen die Nachbe­ handlungsschritte, die nach dem Stand der Technik zum Entfer­ nen von Lackresten in den unterschnittenen Abschnitten der Struktur nötig sind. Mit dem erfindungsgemäßen Verfahren kön­ nen Lackmuster mit Linien- und Zwischenraumabmessungen von weniger als 3 µm hergestellt werden, so daß Halbleiterelemente mit einer hohen Auflösung hergestellt werden können.
Die Erfindung ist im folgenden anhand von Zeichnungen in Ausführungsbeispielen mit weiteren Einzelheiten näher er­ läutert.
Fig. 1 stellt bildlich im Querschnitt das Entfernen eines vorbestimmten Musters aus einem Positiv­ lackmaterial nach dem Stand der Technik, welches eine Halbleitervorrichtung mit einem zurückspringenden Profil bedeckt, als Teil eines chemischen Ätzvorgangs dar;
Fig. 2 stellt bildlich im Querschnitt das Resultat des Vorgangs des Entfernens des Positivlacks der Fig. 1 dar, bei welchem ein Rest Foto­ lackmaterial übrigbleibt;
Fig. 3 stellt bildlich im Querschnitt einen Ätz­ vorgang der vorliegenden Erfindung als Teil eines chemischen Ätzvorgangs dar, bei welchem ein Negativlackmaterial eine Halbleitervor­ richtung mit einem zurückspringenden Profil bedeckt;
Fig. 4 stellt bildlich im Querschnitt das Resultat des Entfernens eines vorbestimmten Teils des Negativlackmaterials der Fig. 3 dar, wobei kein Fotolackmaterialrest übrigbleibt.
Das erfindungsgemäße Verfahren ist darauf gerichtet, eine Halbleitervorrichtung in der Art, wie sie bildlich in Fig. 3 beschrieben ist, selektiv zu ätzen.
Der Gegenstand der Erfindung betrifft ein Verfahren zum Ätzen einer Halbleitervorrichtung zur Bildung eines vor­ bestimmten geätzten Musters darin. Beim Verfahren dieser Erfindung wird eine Halbleitervorrichtung mit einer Viel­ zahl von strukturellen Schichten geschaffen. Die struk­ turellen Schichten der Halbleitervorrichtung sind auf einem zugrundeliegenden strukturellen Siliciumsubstrat ausge­ bildet. Als nächstes wird eine Ätzmaske auf einer Haupt­ oberfläche der Halbleitervorrichtung 10 gebildet. Die Ätz­ maske wird erzeugt, indem eine Hauptoberfläche der äußeren strukturellen Schicht der Halbleitervorrichtung mit einer Schicht Negativlackmaterial 18 bedeckt wird (vgl. Fig. 3). Die Ätzmaske umfaßt eine Vielzahl von Fotolacklinien in einer Anordnung nach einem vorbestimmten Muster, das wie nachfolgend beschrieben gebildet wird und das eine Vielzahl von Zwischenräumen festlegt. Die Vielzahl von Zwischenräumen resultiert aus dem chemischen Entwickeln der Bereiche des Negativlacks, in welchem ein Muster nicht gebildet worden ist. Auf diese Weise wird das Negativlackmaterial, das sich in den Einbuchtungsbereichen 14 befindet, durch die che­ mischen Entwicklersubstanzen beim Entfernen des Fotolacks beseitigt, so daß im wesentlichen kein Lackmaterialrest übrigbleibt. Die Vielzahl von Zwischenräumen in der Ätzmaske deckt eine Vielzahl von Bereichen der Hauptoberfläche der Halbleitervorrichtung auf, typischerweise die leitende Schicht 15. In diesen Bereichen haben die Fotolacklinien und die Zwischenräume dazwischen eine Breite von weniger als 3 µm, vorzugsweise bis zu 2 µm, noch mehr bevorzugt bis zu 1 µm und am meisten bevorzugt nicht mehr als 0,5 µm. Die Vielzahl von freigelegten Bereichen der Hauptoberfläche der äußeren strukturellen Schicht wird dann selektiv mit einem chemischen Ätzsystem geätzt. Ein geätztes Muster wird dann in der äußeren strukturellen Schicht gebildet, das Halbleitervorrichtungen mit hochaufgelösten geätzten Mustern hervorbringt, ohne daß wesentliche unerwünschte Balken oder andere unerwünschte Muster zurückbleiben, die bei der Benut­ zung eines Positivlacks auftreten könnten (vgl. Fig. 4).
Das Verfahren der vorliegenden Erfindung zum Bilden einer Negativlack-Ätzmaske auf einer Hauptoberfläche des äußeren Teils der Halbleitervorrichtung kann weiterhin umfassen, die Hauptoberfläche der Halbleitervorrichtung mit einer Schicht aus einem negativ lichtempfindlichen Harz zu be­ decken. Das negativ lichtempfindliche Harz wird dann mit einem optischen Bild belichtet, das eine Vielzahl von Linien in einer Anordnung nach einem vorbestimmten Muster enthält, welches eine Vielzahl von dazwischenliegenden Raumbereichen festlegt. Das belichtete negativ lichtempfindliche Harz erzeugt dann einen in situ-Katalysator an allen Stellen, die von dem optischen Bild getroffen werden. Das belichtete negativ lichtempfindliche Harz wird dann an den Stellen vernetzt, die von dem optischen Bild in dem vorbestimmten Muster getroffen werden. Schließlich wird das vernetzte, polymerisierte negativ lichtempfindliche Harz mit einer Photoentwicklersubstanz entwickelt, um das nicht vernetzte, polymerisierte negativ lichtempfindliche Harz zu entfernen und dadurch die Negativlack-Ätzmaske zu bilden. Obwohl die meisten Hochauflösungs-Negativlacke für diesen Zweck ver­ wendet werden können, enthält das negativ lichtempfindliche Harz typischerweise ein säurekatalysiertes lichtempfind­ liches Harz und die Fotoentwicklersubstanz ist typischer­ weise eine verdünnte Hydroxidlösung. Vorzugsweise ist die verdünnte Hydroxidlösung verdünntes Tetramethyl-Ammonium­ hydroxid und das negativ lichtempfindliche Harz enthält ein Poly(p-vinylphenol)-Harz und ein säureaktiviertes Ver­ netzungsmittel. Der Fotosäure-Erzeuger setzt eine Säure bei Belichten mit UV-Licht frei, welche das Auftreten von Ver­ netzungen in dem Film bedingt. In der bevorzugten Zusam­ mensetzung enthält das säurekatalysierte lichtempfindliche Harz Poly(p-vinylphenol)-Harz, ein säureaktiviertes Vernet­ zungsmittel und einen Fotosäure-Erzeuger.
Das vorliegende Verfahren betrifft auch das Ätzen einer Halbleitervorrichtung mit einem Bereich mit zurückspringen­ dem Profil, welches bedingt, daß restliches Positivlackma­ terial darin nach der Bildung einer Ätzmaske aus dem Posi­ tivlackmaterial zurückbleibt. Wie vorangehend dargestellt, wird eine Negativlack-Ätzmaske auf einer Hauptoberfläche der äußeren, einen leitenden Film umfassenden strukturellen Schicht gebildet. Die Ätzmaske enthält eine Vielzahl von Fotolacklinien in einer Anordnung nach einem vorbestimmten Muster, welches eine Vielzahl von Zwischenräumen festlegt, welche wiederum eine Vielzahl von Bereichen der Hauptober­ fläche der Halbleitervorrichtung freilegen. Diese Bildung einer Negativlack-Ätzmaske umfaßt das Bedecken der Haupt­ oberfläche der Halbleitervorrichtung mit einer Schicht aus einem negativ lichtempfindlichen Harz und das Belichten dieses negativ lichtempfindlichen Harzes mit einem optischen Bild, das eine Vielzahl von Fotolacklinien in einer Anord­ nung nach einem vorbestimmten Muster umfaßt, welches eine Vielzahl von Zwischenräumen festlegt. Das belichtete, nega­ tiv lichtempfindliche Harz wird an den Stellen vernetzt, die von dem optischen Bild getroffen werden. Beim Herstellen der Negativlack-Ätzmaske wird das vernetzte, polymerisierte negativ lichtempfindliche Harz mit einer Fotoentwickler­ substanz entwickelt, um das nicht vernetzte, polymerisierte negativ lichtempfindliche Harz zu entfernen. Im wesentlichen das gesamte negativ lichtempfindliche Material, das sich innerhalb des Bereichs mit zurückspringendem Profil befin­ det, wird ebenfalls entfernt. Die freigelegten Bereiche der Hauptoberfläche der äußeren strukturellen Schicht können dann zur Bildung des erforderlichen Ätzmusters mit einem chemischen Ätzsystem geätzt werden, ohne Rücksicht auf eine Beeinträchtigung durch unerwünschtes restliches Fotolack­ material nehmen zu müssen.
Die oben genannten Halbleitervorrichtungen umfassen all­ gemein VSLI-Halbleitervorrichtungen wie eine DRAM-Speicher­ vorrichtung mit Stapelkondensator.
Im folgenden werden erläuternde Beispiele von konven­ tionellen Verfahren zur Lösung der Probleme gegeben, die mit der Verwendung von Positivlackmaterialien bei der Her­ stellung von Halbleitervorrichtungen mit zurückspringenden Profilen, wie Stapelzellen-Kondensatoren, verbunden sind. Diese Probleme umfassen die Bildung von Balken und der­ gleichen. Bei einem Verfahren nach dem Stand der Technik wird ein zweiter Fotomaskierschritt unter Verwendung von Positivlack durchgeführt, um den Bereich, wo Balken gebildet werden können, zu öffnen. Zum Beispiel kann eine anisotrope Ätzung zum Festlegen der Kondensatorplatte eingesetzt werden, um deren Bereich zu maximieren. In diesem Fall würde der Positivlack abgezogen und die Halbleitervorrich­ tung würde neu bedeckt werden. Eine "Balkenmaske" würde auf die Vorrichtung aufgebracht werden. Dann würde eine sehr aggressive isotrope Ätzung die Balken von den zurücksprin­ genden Bereichen entfernen, in denen sie sich befinden. Obwohl dieses Verfahren die Zellengröße maximiert, erfordert es einen größeren Verfahrensaufwand und daher wesentlich höhere Herstellungskosten. Bei dem anderen Verfahren nach dem Stand der Technik, das zur Erläuterung angeführt wird, wird das gesamte Muster aggressiv isotrop geätzt. Der Nach­ teil dieses Verfahrens besteht darin, daß es die Zellen­ größe, die Leistungsfähigkeit der Vorrichtung und die Schrumpffähigkeit stark reduziert.
Die Verfahren nach dem Stand der Technik wurden durchgeführt und als inakzeptabel befunden, insbesondere vom Standpunkt der "Schrumpffähigkeit". Die maximale Zellengröße muß auf­ rechterhalten werden. Bei einem DRAM wirkt sich die Ladungsmenge, die jede Zelle aufnehmen kann, direkt auf die Leistungsfähigkeit der gesamten Vorrichtung aus. Jedesmal, wenn die Zelle größer gemacht werden kann, wird die Leistungsfähigkeit verbessert. Weiterhin kann die Zellen­ größe schwerer geschrumpft werden, wenn sie begrenzt ist. Schrumpffähigkeit ist sehr wichtig, weil mehr Exemplare in einem vorgegebenen Bereich gebildet werden können.
Im folgenden wird ein erläuterndes Beispiel des Verfahrens der vorliegenden Erfindung gegeben, welches einen Negativ­ lack-Prozess verwendet. Verwendet man eine ähnliche Halb­ leitervorrichtung mit zurückspringendem Profil, so kann ein Beschichtungsschritt durchgeführt werden, bei welchem die Vorrichtung mit einem säurekatalysierten, licht­ empfindlichen Harz, wie Shipley XP-91101-Harz, bedeckt wird, das von der Shipley Company hergestellt wird. Der Vorgang kann mit einer Schleudertechnik unter Verwendung einer Beschichtungsbahn (Coat Track) der Serie 8800, die von der Silicon Valley Group hergestellt wird, durchgeführt werden. Das Harz wird zuerst auf die Oberfläche der Halbleitervor­ richtung aufgebracht und für ungefähr 30 Sekunden mit 2500 bis 5000 Umdrehungen pro Minute geschleudert, um die Be­ schichtung gleichförmiger zu machen. Die Vorrichtung sollte dann auf einer im Vakuum geheizten Heizplatte für 40 bis 120 Sekunden bei einer Temperatur von 85 bis 115°C gebacken werden. Das Harz auf der beschichteten Vorrichtung wird dann zu dem gewünschten Ätzmuster unter Verwendung eines optischen Abbildungsgeräts wie einem 2500/40 i-Linien-Step­ per, der von ASM-Lithography hergestellt wird, belichtet. Die belichtete, beschichtete Vorrichtung wird dann einem der Belichtung nachfolgenden Backschritt auf einer Vakuum- Heizplatte für 40 bis 120 Sekunden bei einer Temperatur von 95 bis 125°C unterzogen. Nach diesem der Belichtung nach­ folgenden Heizschritt sollte ein Musterentwicklungsschritt durchgeführt werden, wobei eine verdünnte Lösung von Tetra­ methyl-Ammoniumhydroxid (0,125-0,275 N) verwendet wird. Dies kann entweder durch das Eintauchen des Arbeitsstücks für 20 bis 45 Sekunden geschehen, worauf eine Wasserspülung und ein Trockenschritt folgen, oder durch eine Einzel- oder Doppel-Puddle-Entwicklung auf einem Schleudergerät, wobei der erste Puddle-Vorgang 7 bis 15 Sekunden dauert und von einer Wasserspülung gefolgt wird, wobei der Wafer mit 200 bis 1500 Umdrehungen pro Minute für 5 bis 20 Sekunden ro­ tiert, und dann ein zweiter Puddle-Vorgang zwischen 10 und 25 Sekunden dauert. Der erforderliche Ätzprozess wird dann wie unten beschrieben durch den üblichen Halbleiterbildungs­ vorgang weiter durchgeführt.
Eine bevorzugte Art des Ätzens der entsprechenden struktu­ rellen Schichten ist das Plasmaätzen. Die Gasplasmaätztech­ nik, die hier verwendet wird, findet typischerweise in einem Ätzbereich in einem Gasplasma statt, das unter Vakuum innerhalb einer HF-Entladungseinheit erzeugt wird. Die bevorzugte Plasmaätztechnik, die hierbei verwendet wird, kann Verwendung von ECR (Electron Cyclotron Resonance), RIE, MIE, Plasmaätzen mit reaktiven Ionen, Punktplasmaätzen, magnetisch begrenztes Plasmaätzen oder Magnetron-Plasmaätzen umfassen.
Bezugszeichenliste
10
Halbleitervorrichtung
12
topographische Schicht
14
Einbuchtung
15
leitende Schicht
16
Positivlack
16
'"eingefangener" Positivlack
18
Negativlack
20
UV-Licht

Claims (7)

1. Ätzverfahren für die Herstellung einer Halbleitervorrich­ tung, welches umfaßt:
  • a) Bereitstellen eines mit mehreren strukturellen Schichten versehenen Halbleiterwafers, wobei die Schichtstruktur dieses Wafers ein von einer Hauptfläche nach oben ragen­ des Element mit einer Seitenwand, die ein zurückspringendes (unterschnittenes) Profil besitzt, und eine leitende Schicht aufweist, die das nach oben ragende Element ein­ schließlich des zurückspringenden Seitenwandabschnitts bedeckt,
  • b) Bilden einer Ätzmaske aus einem Negativ-Fotolack auf dem Wafer, wobei diese Ätzmaske ein derartiges Muster auf­ weist, daß bestimmte Abschnitte der leitenden Schicht bedeckt sind und zumindest der Bereich des nach oben ra­ genden Elements, der den zurückspringenden Seitenwandab­ schnitt umfaßt, freigelassen wird,
  • c) Ätzen der freigelegten Abschnitte der leitenden Schicht.
2. Verfahren nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Maske Fotolacklinien und/oder freiliegende Bereiche mit einer Breite von 2 µm oder weni­ ger, insbesondere von nicht mehr als 1 µm oder von nicht mehr als 0,5 µm, aufweist.
3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß der Negativ-Fotolack ein Harz, einen säureaktivierten Vernetzer und einen Fotosäu­ re-Erzeuger umfaßt.
4. Verfahren nach Anspruch 3, dadurch gekenn­ zeichnet, daß das Harz Poly(p-vinylphenol)-Harz enthält.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch ge­ kennzeichnet, daß die Bildung der Negativlack- Ätzmaske umfaßt:
  • 1. Beschichten der Hauptoberfläche des Halbleiterwafers mit einer Schicht aus einem negativ lichtempfindlichen Harz (18),
  • 2. Belichten des negativ lichtempfindlichen Harzes (18), wobei das negativ lichtempfindliche Harz einen in situ-Katalysator an allen Stellen erzeugt, die be­ lichtet werden.
  • 3. Vernetzen des belichteten negativ lichtempfindlichen Harzes (18),
  • 4. Entwickeln des negativ lichtempfindlichen Harzes (18) mit einer Fotoentwicklersubstanz, um das nicht ver­ netzte negativ lichtempfindliche Harz zu entfernen und dadurch die Negativlack-Ätzmaske zu bilden.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Halbleitervorrich­ tung eine VLSI-Halbleitervorrichtung ist.
7. Verfahren nach Anspruch 6, dadurch gekenn­ zeichnet, daß die Halbleitervorrichtung eine DRAM-Speichervorrichtung mit Stapelkondensator umfaßt.
DE4300983A 1992-01-23 1993-01-15 Ätzverfahren für die Herstellung einer Halbleitervorrichtung Expired - Lifetime DE4300983C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/824,792 US5223083A (en) 1992-01-23 1992-01-23 Process for etching a semiconductor device using an improved protective etching mask

Publications (2)

Publication Number Publication Date
DE4300983A1 DE4300983A1 (de) 1993-07-29
DE4300983C2 true DE4300983C2 (de) 1998-11-05

Family

ID=25242330

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4300983A Expired - Lifetime DE4300983C2 (de) 1992-01-23 1993-01-15 Ätzverfahren für die Herstellung einer Halbleitervorrichtung

Country Status (3)

Country Link
US (2) US5223083A (de)
JP (1) JP3803389B2 (de)
DE (1) DE4300983C2 (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5403435A (en) * 1992-01-23 1995-04-04 Micron Technology, Inc. Process for selectively etching integrated circuit devices having deep trenches or troughs or elevated features with re-entrant profiles
US5271798A (en) * 1993-03-29 1993-12-21 Micron Technology, Inc. Method for selective removal of a material from a wafer's alignment marks
US6417605B1 (en) 1994-09-16 2002-07-09 Micron Technology, Inc. Method of preventing junction leakage in field emission devices
TW289864B (de) 1994-09-16 1996-11-01 Micron Display Tech Inc
US5975975A (en) * 1994-09-16 1999-11-02 Micron Technology, Inc. Apparatus and method for stabilization of threshold voltage in field emission displays
US5674354A (en) * 1995-09-29 1997-10-07 United Microelectronics Corporation Method for etching a conducting layer of the step-covered structure for semiconductor fabrication
US5770510A (en) * 1996-12-09 1998-06-23 Vanguard International Semiconductor Corporation Method for manufacturing a capacitor using non-conformal dielectric
US6103636A (en) 1997-08-20 2000-08-15 Micron Technology, Inc. Method and apparatus for selective removal of material from wafer alignment marks
US6057084A (en) 1997-10-03 2000-05-02 Fusion Systems Corporation Controlled amine poisoning for reduced shrinkage of features formed in photoresist
US6074569A (en) * 1997-12-09 2000-06-13 Hughes Electronics Corporation Stripping method for photoresist used as mask in Ch4 /H2 based reactive ion etching (RIE) of compound semiconductors
US6153532A (en) 1998-02-27 2000-11-28 Micron Technology, Inc. Methods and apparatuses for removing material from discrete areas on a semiconductor wafer
US6613681B1 (en) * 1998-08-28 2003-09-02 Micron Technology, Inc. Method of removing etch residues
US6159662A (en) * 1999-05-17 2000-12-12 Taiwan Semiconductor Manufacturing Company Photoresist development method with reduced cycle time and improved performance
US6290863B1 (en) 1999-07-31 2001-09-18 Micron Technology, Inc. Method and apparatus for etch of a specific subarea of a semiconductor work object
US6469436B1 (en) * 2000-01-14 2002-10-22 Micron Technology, Inc. Radiation shielding for field emitters
US6368886B1 (en) 2000-09-15 2002-04-09 The Charles Stark Draper Laboratory, Inc. Method of recovering encapsulated die
DE10054121B4 (de) * 2000-10-31 2006-06-14 Infineon Technologies Ag Verfahren zur Strukturierung einer Photolackschicht
US6934928B2 (en) * 2002-08-27 2005-08-23 Micron Technology, Inc. Method and apparatus for designing a pattern on a semiconductor surface
US6898779B2 (en) * 2002-08-28 2005-05-24 Micron Technology, Inc. Pattern generation on a semiconductor surface
JP2004228152A (ja) * 2003-01-20 2004-08-12 Shinko Electric Ind Co Ltd ウエハのダイシング方法
TWI315543B (en) * 2003-02-11 2009-10-01 Chunghwa Picture Tubes Ltd Lithoraphic process for multi-etching steps by using single reticle
US7867687B2 (en) * 2003-10-15 2011-01-11 Intel Corporation Methods and compositions for reducing line wide roughness
US7981698B2 (en) * 2007-03-09 2011-07-19 The Charles Stark Draper Laboratory, Inc. Removal of integrated circuits from packages
WO2017053296A1 (en) * 2015-09-24 2017-03-30 Tokyo Electron Limited Methods of forming etch masks for sub-resolution substrate patterning
US11259417B2 (en) * 2018-03-14 2022-02-22 Lg Chem, Ltd. Embedded-type transparent electrode substrate and method for manufacturing same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4310380A (en) * 1980-04-07 1982-01-12 Bell Telephone Laboratories, Incorporated Plasma etching of silicon
US4700457A (en) * 1985-03-29 1987-10-20 Mitsubishi Denki Kabushiki Kaisha Method of making multilayer capacitor memory device
US4789646A (en) * 1987-07-20 1988-12-06 North American Philips Corporation, Signetics Division Company Method for selective surface treatment of semiconductor structures
DE4029256A1 (de) * 1990-06-29 1992-01-09 Samsung Electronics Co Ltd Stapelkondensator einer dram-speicherzelle und verfahren zu seiner herstellung

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4174217A (en) * 1974-08-02 1979-11-13 Rca Corporation Method for making semiconductor structure
US4826754A (en) * 1987-04-27 1989-05-02 Microelectronics Center Of North Carolina Method for anisotropically hardening a protective coating for integrated circuit manufacture

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4310380A (en) * 1980-04-07 1982-01-12 Bell Telephone Laboratories, Incorporated Plasma etching of silicon
US4700457A (en) * 1985-03-29 1987-10-20 Mitsubishi Denki Kabushiki Kaisha Method of making multilayer capacitor memory device
US4789646A (en) * 1987-07-20 1988-12-06 North American Philips Corporation, Signetics Division Company Method for selective surface treatment of semiconductor structures
DE4029256A1 (de) * 1990-06-29 1992-01-09 Samsung Electronics Co Ltd Stapelkondensator einer dram-speicherzelle und verfahren zu seiner herstellung

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
AOKI, E. et.al.: Novel Chemical Amplification System in Azide/Phenolic Resin-Based Negative Resist. In: Proceedings of the SPIE, Vol. 1089, 1989, pp. 334-338 *
BARRIER, J. et.al.: Patterning of 0.1mum Polysili- con Lines By Using a Negative Electron Beam Resist. In: Microelectronic Engineering 11, April 1990, pp. 121-124 *
Electron Beam Direct Writing Technology for 64-Mb DRAM LSIs. In: Jap.J. of Appl.Phys., Vol. 29, No. 11, Nov. 1990, pp. 2590-2595 *
HAYASHI, N. et.al.: Negative Resist for i-Line Lithography Utilizing Acid Catalyzed Silanol- Condensation Reaction. In: Jap.J. of Appl.Phys., Vol. 29, No. 11, Nov. 1990, pp. 2632-2637 *
MACK, C.A. et.al.: Modeling and characterization of a 0,5mum deep ultraviolet process. In: J.Vac. Sci.Technol. B9 (6), Nov./Dec. 1991, pp.3143-3149 *
WOLF, S. and TAUBER, R.N.: Silicon Processing *

Also Published As

Publication number Publication date
JP3803389B2 (ja) 2006-08-02
DE4300983A1 (de) 1993-07-29
US5358599A (en) 1994-10-25
JPH05283637A (ja) 1993-10-29
US5223083A (en) 1993-06-29

Similar Documents

Publication Publication Date Title
DE4300983C2 (de) Ätzverfahren für die Herstellung einer Halbleitervorrichtung
DE3586903T2 (de) Photolithographisches material mit sperrschichtkombination.
DE2754396C2 (de)
EP0002795B1 (de) Verfahren zum Erzeugen von Masken für lithographische Prozesse unter Verwendung von Photolack
DE2655455C2 (de) Verfahren zum Herstellen einer Maske und Lackstruktur zur Verwendung bei dem Verfahren
EP0492253B1 (de) Photostrukturierungsverfahren
DE69708787T2 (de) Verfahren zur herstellung von filmmustern unter anwendung der abhebetechnologie
DE19843179A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtungund dadurch hergestellte Halbleitervorrichtung
DE3786088T2 (de) Mikrokunststoffstrukturen, Verfahren zur Herstellung derselben und Photomaske dafür.
DE69308755T2 (de) Verfahren zur Herstellung eines Musters durch Silylierung
DE3239613A1 (de) Lichtempfindliche zusammensetzungen
DE10014083A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
EP0394741A2 (de) Ätzresistentes deep-UV-resist system
EP0212482B1 (de) Verfahren zur Herstellung negativer Bilder aus einem positiv arbeitenden Photoresist
DE10328610A1 (de) Mikromuster erzeugendes Material, Verfahren zum Erzeugen von Mikromustern und Verfahren zum Herstellen einer Halbleitervorrichtung
DE10329867A1 (de) Lithographieverfahren zum Verhindern einer Lithographischen Belichtung des Randgebiets eines Halbleiterwafers
DE4317925C2 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
DE69131150T2 (de) Resist-Materialien
DE10339717A1 (de) Mikrostrukturbildender Stoff und Verfahren zum Ausbilden einer feinen Struktur
EP0492256A1 (de) Photolithographische Strukturerzeugung
DE3134158A1 (de) "zusammensetzung und verfahren zur ultrafeinen musterbildung"
DE10219122B4 (de) Verfahren zur Herstellung von Hartmasken
DE69326224T2 (de) Elektronenstrahllithographie mit verringerter Aufladung
DE3337315A1 (de) Zweifach-lichtempfindliche zusammensetzungen und verfahren zur erzeugung bildmustergemaesser photoresistschichten
DE3443400A1 (de) Verfahren zur erzeugung eines bildes

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
R071 Expiry of right
R071 Expiry of right