IT9048323A1 - Condensatore impilato di una cella dram e procedimento per questo. - Google Patents
Condensatore impilato di una cella dram e procedimento per questo. Download PDFInfo
- Publication number
- IT9048323A1 IT9048323A1 IT048323A IT4832390A IT9048323A1 IT 9048323 A1 IT9048323 A1 IT 9048323A1 IT 048323 A IT048323 A IT 048323A IT 4832390 A IT4832390 A IT 4832390A IT 9048323 A1 IT9048323 A1 IT 9048323A1
- Authority
- IT
- Italy
- Prior art keywords
- polycrystalline silicon
- layer
- layers
- oxide
- producing
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims description 38
- 238000000034 method Methods 0.000 title claims description 23
- 239000010410 layer Substances 0.000 claims description 219
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 124
- 239000000758 substrate Substances 0.000 claims description 34
- 239000004065 semiconductor Substances 0.000 claims description 26
- 238000003860 storage Methods 0.000 claims description 23
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- 150000004767 nitrides Chemical class 0.000 claims description 15
- 238000009413 insulation Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 239000011229 interlayer Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 8
- 238000000926 separation method Methods 0.000 claims description 5
- 239000006096 absorbing agent Substances 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 238000002955 isolation Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims 2
- 230000003449 preventive effect Effects 0.000 claims 1
- 239000000377 silicon dioxide Substances 0.000 claims 1
- 238000001039 wet etching Methods 0.000 claims 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
DESCRIZIONE DELL'INVENZIONE INDUSTRIALE dal titolo: "CONDENSATORE IMPILATO DI UNA CELLA DRAM E PROCEDIMENTO PER QUESTO"
FONDAMENTO DELL'INVENZIONE
La presente invenzione si riferisce ad un condensatore di un dispositivo di memoria a semiconduttore e particolarmente ad un condensatore impilato di una DRAM e ad un procedimento per questo.
La capacità di memorizzazione di un dispositivo di memoria a semiconduttore, particolarmente di una cella DRAM,, è determinata dalla capacità del condensatore che: costituisce la cella di memoria. Nello stesso tempo, poiché il dispositivo di memoria perviene semprei più altamente integrato e così sempre più piccolo .nella dimensione, la zona occupata da ciascuna cella viene ridotta, e così la capacità del condensatore deve sopportare la riduzione strutturale. Quindi è adeguatamente grande anche se la dimensione di una cella di memoria perviene più piccola. Un esempio tipico di condensatori di celle DRAM con, una capacità grande più di 4 megabit è una struttura impilata, in cui gli elettrodi di memorizzazione sono impilati sul sostrato, cosicché le 'zone superficiali allargate degli elettrodi di memorizzazione vengono impiegate per aumentare la capacità del condensatore.
Con riferimento alla figura 1, per la illustrazione della sezione di un condensatore impilato convenzionalmente perfezionato,' sul sostrato 1 che ha uno strato 2 di ossido di separazione di elementi, regioni 3 e 4 di sorgente e di assorbitore, linee 5 e 10 di parola e di bit, e uno strato 6 di isolamento, viene formato un condensatore che include un elettrodo 17 di memorizzazione conformato ad alette, di contatto con la regione 3 di sorgente, uno strato 8 di dielettrico e un elettrodo 9 di armatura. Sull'intera superficie del sostrato 1 è steso uno strato 11 che protegge gli elementi. L'elettrodo 7 di memorizzazione conformato ad alette è formato depositando alternativamente una molteplicità di strati di silicio policrist.allino e una molteplicità di strati di ossidi sul sostrato e incidendoli, e dopo di che l'intero sostrato viene immerso in una soluzione di incisione di ossidi1per asportare tutti gli strati di ossidi che rimangono tra gli strati di silicio policristallino. Quindi vengono formati lo strato 8 di dielettrico e l'elettrodo 9 di armatura. Tuttavia, in questo caso le porzioni 12 e 13 di ala dell'elettrodo di memorizzazione sono suscettibili a venir spezzate quando il sostrato viene immerso nella soluzione di incisione. Vale a dire, se tutti gli strati di ossidi tra gli strati di silicio policristallino vengono asportati, le porzioni 12 e 13 di ala dell'elettrodo 7 di memorizzazione sono sospese senza alcun strato di supporto, dando 1come risultato così debolezza delle porzioni di ala. Questo svantaggio riduce la affidabilità del procedimento così come provoca struttura instabile di un condensatore impilato formato di strati multipli di silicio policristallina.
SOMMARIO DELLA INVENZIONE
Di conseguenza, uno scopo della presente invenzione è di fornire un condensatore impilato di una struttura stabile per una cella DRAM.
Un altro scopo della presente invenzione è di fornire un metodo per assicurare la affidabilità e la stabilità del procedimento e di incrementare la capacità di un condensatore per una cella DRAM.
Secondo un aspetto della presente invenzione, un condensatore impilato comprende un elettrodo di memorizzazione di strati multipli di silicio policristallino con uno strato di supporto tra questi.
Secondo un altro aspetto della presente invenzione, soltanto porzioni di strati di ossidi tra strati multipli di silicio policristallino vengono incise per formare strati di supporto.
La presente invenzione sarà ora descritta con riferimento ai disegni annessi, solamente a titolo di esempio.
BREVE DESCRIZIONE DEI DISEGNI ANNESSI
Per una miglior comprensione dell'invenzione e per mostrare come la stessa può venir portata ad effettuazione, sarà fatto ora riferimento, a titolo di esempio, ai disegni schematici annessi, nei quali:.
la figura 1 è una vista in sezione di un condensatore impilato convenzionale;
la figura 2 è una vista in pianta per illustrare la conformazione di un condensatore impilato dell'invenzione;
la figura 3 è una vista in sezione secondo la linea a-b della figura 2;
la figura 4 è una vista in sezione secondo la linea c-d della figura 2, e
la figura 5 illustra il procedimento dell'invenzione per fabbricare un condensatore impilato.
DESCRIZIONE DETTAGLIATA DELLE REALIZZAZIONI PREFERITE
Con riferimento alla figura 2 per illustrare la conformazione per formare il condensatore impilato della invenzione, gli strati 101 e 102 di silicio policristallino adiacenti che formano l'elettrodo di memorizzazione di un condensatore, si sovrappongono uno all'altro mostrando una sovrapposizione 103. Le regioni degli strati di silicio policristallino, eccetto la sovrapposizione, hanno aperture 72, 73, 75 di contatto per collegare gli strati più bassi di silicio policristallino con le fonti di transistor MOS . Nelle regioni centrali degli strati 101 e 102 di silicio policristallino è steso uno strato 104 di ossidi in parallelo a queste, il quale strato è interposto tra gli strati di silicio policristallino in modo da supportare questi. Dopo che una molteplicità di strati di silicio policristallino viene depositata sul sostrato, sopra questo viene stesa una conformazione 76 di fotoriserva per formare la conformazione dell'elettrodo di memorizzazione. Lei conformazione di fotoriserva viene impiegata nella procedura che verrà descritta in appresso con riferimento alla figura 3.
Con riferimento alla figura 3, sopra il sostrato 31 a semiconduttore avendo strati 32, 33 di ossidi di separazione di elementi, regioni 35, 36, 38 di sorgente, regioni 34, 37 di assorbitore, linea 40 di parola e linea 41 di bit, vengono successivamente stesi uno spesso interstrato i45 di isolamento e uno strato 46 di nitruri. Le porzioni dell'interstrato 45 di isolamento e dello strato 46 di nitruri posizionate sopra le regioni 35, 36, 38 di sorgente vengono asportate per formare aperture 72, 73, 75 di contatto, per collegare le regioni di sorgente con il condensatore. L'elettrodo 80 di memorizzazione del condensatore entra in contatto con le regioni 35, 36, 38 di sorgente attraverso le aperture 72, 73, 75 di contatto. Sopra la superficie dell'elettrodo 80 di memorizzazione vengono successivamente stesi strato 81 di dielettrico ed elettrodo 90 di armatura. L'elettrodo 80 di memorizzazione è conformato ad alette con le sue porzioni di ala essendo interposte tra le porzioni di ala degli altri elettrodi di memorizzazione adiacenti. Vale a dire, l'elettrodo di memorizzazione collegato con la regione 36 di sorgente comprende una prima p'arete 54' di silicio policristallino collegata alla regione 36 di sorgente ed estesa verticalmente al sostrato, un quarto strato 54 di silicio policristallino collegato alla estremità superiore della prima parete 54' di silicio policristàllino ed esteso in parallelo con il sostrato, ed un secondo strato 52 di silicio policristallino collegato alla prima parete 54' di silicio policristallino al di sotto del quarto strato 54 di silicio policristallino ed esteso in parallelo con il sostrato. Similmente, l'elettrodo di memorizzazione collegato con un'altra regione 38 di sorgente adiacente alla regione di sorgente 36 comprende una seconda parete 53' di silicio policristallino collegata con la regione :38 di’ sorgente ed estesa verticalmente al sostrato, un terzo strato 53 di silicio policristàllino collegato all'estremità superiore della seconda parete 53' di silicio policristallino ed esteso in parallelo con il sostrato tra il quarto strato 54 di silicio policristallino e il secondo strato 52 di silicio policristallino, e il primo strato 51 di silicio policristallino collegato alla seconda parete 53' di silicio policristallino al di sotto del secondo strato 52 di silicio policristallino ed esteso in parallelo con il sostrato.
Nel frattempo, sebbene questo non sia mostrato nella figura 3, lo strato 104 di ossidi che rimane tra gli strati di silicio policristallino .come mostrato nella figura 2, con riferimento alla figura 4, sopra il sostrato 31 a semiconduttore vengono successivamente stesi strato 32 di ossidi di separazione di elementi, interstrato 45 di isolamento e strato 46 di nitruri, sopra i quali vengono successivamente stesi il primo, secondo, terzo e quarto strati 51, 52, 53, 54 di silicio policristallino con il primo, secondo, terzo e quarto strati 47', 61', 62', 63' di supporto interposti tra le loro regioni centrali. lvi gli strati primo, secondo, terzo e quarto di supporto sono gli stessi dello strato 104 di òssidi mostrato nella figura 2. Sopra le superfici degli strati 51, 52, 53, 54 di silicio policristallino e degli strati 47', 61', 62', 63' di supporto viene steso lo strato 81 di dielettrico, sopra il quale successivamente viene steso l'elettrodo 90 di armatura .
Come è mostrato nelle figure 2, 3 e 4, ci si renderà conto che la struttura dell'elettrodo di memorizzazione del condensatore impilato della invenzione comprende una molteplicità di strati di silicio policristallino conformati ad alette impilati con strati di supporto interposti tra di essi per compensare la debolezza della struttura conformata ad alette .
Qui di seguito, con riferimento alla figura 5, verrà descritto il procedimento per produrre il condensatore impilato della invenzione.
In primo luogo, come mostrato nella figura 5A, sopra il sostrato 31 a semiconduttore, che ha gli strati 32, 33 di ossidi di separazione di elementi, regioni 35, 36, 38, 39 di sorgente, regioni 34, 37 di assorbitore, linea 40 di parola e linea 41 di bit, vengono successivamente stesi l'interstrato 45 di isolamento e lo strato 46 di nit.ruri di spessore 1000-2000 A, per arrestare la incisione 'nello stadio successivo di lavorazione. Per convenienza di descrizione, le porzioni indicate con i numeri di riferimento 36 e 39 sono riportate come pirima regione di sorgente e i numeri di riferimento 35 e 38 come seconda regione di sorgente.
Quindi, come mostrato nella figura 5B, sopra la superficie dello strato 46 di nitruri vengono successivamente stesi un primo strato 47 di ossidi dello spessore di 1000-4000 A e un primo strato 51 di silicio policristallino dello spessore di 500-3000 A. La porzione del primo strato 51 di silicio policristallino, posizionata sopra la prima regione 36, 39 di sorgente viene incisa in modo selettivo. Lo strato di ossidi e lo strato di silicio policristallino che sono formati dopo di che sono dello stesso spessore di quelli del primo strato 47 di ossidi e del primo strato 51 di silicio policristallino. Successivamente, come mostrato nella figura 5C, sopra la superficie esposta del primo strato 47 di ossidi e la superficie del,primo strato 51 di silicio policristallino, vengono successivamente stesi il secondo strato 51 di ossidi ed il secondo strato 52 di silicio policristallino. La porzione del secondo strato 52 di silicio policristallino posizionata sopra la seconda regione 35, 38 di sorgente, viene incisa in modo selettivo, e poi, sopra la intera superficie del sostrato, viene steso il terzo strato 62 di ossidi.
La prima conformazione 71 di fotoriserva, come mostrato nella figura 5D, è stesa sopra il terzo strato di ossidi per incidere in modo sequenziale le porzioni del terzo strato 62 di ossidi, secondo strato 61 di ossidi, primo strato 51 di silicio policristallino, primo strato 47 di ossidi, strato 46 di nitruri, interstrato 45 di isolamento posizionati sopra le seconde regioni 35, 38 di sorgente, formando con ciò le prime aperture 72, 73 di contatto per esporre la superficie delle seconde regioni 35, 38 di sorgente. Quindi, come mostrato nella figura 5E, dopo che la prima conformazione 71 di fotoriserva viene asportata e la seconda parete 53' di silicio policristallino con il terzo strato di silicio policristallino viene formata mettendo a contatto la seconda regione 35, 38 di sorgente ed il primo strato 51 di silicio policristallino, sopra la intera superficie del sostrato viene steso il quarto strato 63 di ossidi.
Quindi, come mostrato nella figura 5F, la seconda conformazione 74 di fotoriserva viene'stesa sopra il quarto strato 63 di ossidi per incidere in modo sequenziale le porzioni del quarto strato 63 di ossidi, terzo strato 62 di ossidi, secondo strato 52 di silicio policristallino, secondo strato 61 di ossidi, primo strato 47 di ossidi, strato 46 di nitruri ed interstrato 45 di isolamento, posizionati sopra la prima regione 36 di sorgente, formando con ciò la seconda apertura di contatto per esporre la superficie della prima regione di sorgente. La terza conformazione 76 di fotoriserva, come mostrato nella figura 5G, viene estesa sopra la intera superficie del sostrato. La terza conformazione di fotoriserva è la stessa come la conformazione 76 di fotoriserva mostrata nella figura 2. La porzione che non è ricoperta .dalla terza conformazione 76 di fotoriserva viene incisa finché lo strato 46 di nitruri viene esposto (vedere figura 2). Lo strato 46 di nitruri serve per arrestare il procedimento di incisione.
Successivamente, il sostrato 31 a semiconduttore viene immerso in una soluzione BOE (Buffered Oxide Etch) nel rapporto di 1 7:1 (NK4F :HF) per 3-4 minuti, oppure in una soluzione di acido fluoridrico nel rapporto di 100:1 (H20:HF) per 100-120 minuti, oppure sottoposto alla incisione isotropica a secco per un dato tempo mantenendo contemporaneamente la conformazione 76 di fotoriserva in modo da incidere circa 4500 A-4700 A dall'esterno della conformazione 7i6 di fotoriserva verso l'interno degli strati primo, secondo, terzo e quarto 47,61,62, 63 di ossidi al di sotto della conformazione 76 di fotoriserva, ottenendo con ciò la struttura come mostrata 'nella figura 5H oppure 51. Come visto nelle figure 5H e 51 sono ivi mostrati gli strati primo, secondo, terzo e quarto, 47', 61', 62', 6i3' di supporto formati dalle porzioni di incisione degli strati primo, secondo, terzo e quarto di ossidi,'. Gli strati di supporto sono gli stessi come lo strato 104 di supporto esteso per la lunghezza al di sotto della porzione centrale della 'terza conformazione 76 di fotoriserva come visto nella figura 2. In questa realizzazione, quando la larghezza nella conformazione 76 di fotoriserva ha uno spessore di 0,5 μπι, è preferibile che gli spessori degli strati di supporto di cui1sopra siano di circa 300-500 A. Quindi lo strato!81 di dielettrico viene steso sopra le superfici, degli strati primo, secondo, terzo e quarto 51, 52, 53, 54 di silicio policristallino esposti , e gli strati primo, secondo, terzo e quarto, 47', 61', 62', 63' di supporto, e sull'intera superficie del sostrato viene depositato il quinto strato 90 di silicio policristallino come elettrodo di armatura, completando con ciò il condensatore della cella DRAM. Lo strato di dielettrico può essere formato mediante ossidazione con calore in un'atmosfera di ossigeno oppure formato mediante pellicola ONO (Ossido-Nitruro-Ossido) dello spessore di 30-50 A con un buon aspetto di dielettrico.
In tal modo, secondo la presente invenzione, gli strati di ossidi di supporto vengono interposti tra gli strati di silicio policristallino .allo scopo di compensare la debolezza della struttura delle porzioni di ala degli elettrodi di memorizzazione conformati ad alette così come migliorando la affidabilità della lavorazione. Di conseguenza, superando le limitazioni che incontrano l'aumento della capacità del condensatore, viene qui fornito un condensatore di una cella DRAM idoneo per elevata integrazione e grande capacità.
Mentre la invenzione è stata particolarmente mostrata e descritta con riferimento ad una realizzazione preferita, quelli esperti 'nella tecnica comprenderanno che possono venir effettuate modifiche in dettaglio senza scostarsi dallo spirito e dal campo dell'invenzione.
Claims (21)
- RIVENDICAZIONI 1. Dispositivo di memoria a semiconduttore avente una prima ed una seconda regione conduttrice formata su un sostrato a semiconduttore, che comprende : una prima parete di silicio policristallino estesa verticalmente a detto sostrato a semiconduttore insieme all'esecuzione di contatto con detta prima regione conduttrice; un secondo strato di silicio policristallino esteso in parallelo a detto sostrato a semiconduttore ad una data distanza insieme alla esecuzione di contatto con detta prima parete di silicio policristallino; un quarto strato di silicio policristàllino esteso nella stessa direzione come detto sècondo strato di silicio policristàllino ad una data distanza insieme alla esecuzione di contatto con la estremità superiore di detta prima parete di silicio policristallino; una seconda parete di silicio policristàllino estesa verticalmente a detto sostrato a semiconduttore insieme all'esecuzione di contatto con detta seconda regione conduttrice; un primo strato di silicio policristallino esteso nella direzione opposta a detto secondo strato di silicio policristallino al di sotto di detto secondo strato di silicio policristallino ad una data distanza insieme all'esecuzione I di contatto con detta seconda parete di silicio policristallino; un terzo strato di silicio policristallino esteso nella stessa direzione come detto primo strato di silicio policristallino ad una data distanza tra detto secondo strato di silicio policristallino e detto quarto strato di silicio policristallino insieme all'esecuzione di contatto con l'estremità superiore di detta, seconda parete di silicio policristallino; uno strato di isolamento formato al di sotto di detto primo strato di silicio policristallino e tra dette prima e seconda pareti di silicio policristallino ; una molteplicità di strati di supporto estesi per la lunghezza di detto terzo strato di silicio policristallino in modo da riempire porzioni degli interstizi tra detti primo, secondo, terzo e quarto strati di silicio policristallino e detto strato di isolamento; uno strato di dielettrico formato sulle superfici di dette prima e seconda pareti di silicio policristallino, detti primo, secondo, terzo e quarto strati di silicio policristallino e detti strati di supporto; e un quinto strato di silicio policristallino che ricopre la superficie superiore di detto quarto strato di silicio policristallino insieme alla esecuzione di contatto con la superficie di detto strato di dielettrico.
- 2. Dispositivo di memoria a semiconduttore come rivendicato nella rivendicazione 1, in cui detti primo, secondo, terzo e quarto strati di silicio policristallino hanno la stessa larghezza e lunghezza di estensione, detta lunghezz.a di estensione essendo entro la distanza tra dette prima e seconda regioni conduttrici.
- 3. Dispositivo di memoria a semiconduttore come rivendicato nella rivendicazione 1 oppure 2, in cui detti strati di supporto comprendono l'ossido di silicio, che hanno la larghezza almeno uguale oppure inferiore alla larghezza di detti primo, secondo, terzo e quarto strati di silicio policristallino.
- 4. Dispositivo di memoria a semiconduttore come rivendicato nella rivendicazione 1, in cui detta prima parete di silicio policristallino, e detti secondo e quarto strati di silicio policristallino, oppure detta seconda parete di silicio policristallino , e detti primo e terzo strato di silicio policristallino servono come elettrodo di memorizzazione di un condensatore.
- 5. Dispositivo di memoria a semiconduttore1come rivendicato nella rivendicazione 1, in cui detto quinto strato di silicio policristallino serve come elettrodo di armatura di un condensatore.
- 6. Cella DRAM che comprende: un condensatore con elettrodi di memorizzazione e di armatura; un transistor con una regione conduttrice formata in un sostrato; detto elettrodo di memorizzazione comprendendo una parete di silicio policristallino estesa verticalmente a detto sostrato all'esecuzione di contatto con la regione conduttrice di. 'detto transistor; primo strato di silicio policristallino esteso in parallelo con detto sostrato alla esecuzione di contatto con detta parete di silicio policristallino; secondo strato di silicio policristallino esteso in parallelo con il sostrato al di sopra di detto primo strato di silicio policristallino alla esecuzione di contatto con detta parete di silicio policristallino; e uno strato di supporto esteso per la lunghezza di detti strati di silicio policristallino' tra detti primo e secondo strati di silicio policristallino.
- 7. Cella DRAM come rivendicata nella rivendicazione 6, in cui detti primo e secondo strati di silicio policristallino hanno la stessa larghezza e lunghezza, detta lunghezza essendo almeno più piccola della distanza tra detta regione conduttrice e una adiacente.
- 8. Cella DRAM come rivendicata inelle rivendicazioni 6 oppure 7, in cui detto strato di supporto è ossido di silicio, avente la larghezza almeno uguale a oppure più piccola della larghezza di detti primo e secondo strati di silicio policristallino.
- 9. Procedimento per produrre un dispositivo a semiconduttore che comprende gli stadi di: depositare in modo sequenziale un interstrato di isolamento e un sostrato di nitruri su!uno strato a semiconduttore che comprende strato di ossidi di separazione di elementi, prima e seconda regione di sorgente, regione di assorbitore ed elettrodo di porta di un transistor, ed elettrodi di linea di bit; formare un primo strato di ossidi su detto strato di nitruri, detto primo strato di ossidi essendo ricoperto dal primo strato di silicio policristallino, la porzione di detto strato di silicio policristallino posizionata sopra detta prima regione di sorgente, essendo incisa; formare un secondo strato di ossidi sulla superficie esposta di detto primo strato di ossidi e detto primo strato di silicio policristallino, detto secondo strato di ossidi essendo ricoperti dal secondo strato di silicio policristallino, la porzione di detto secondo strato di silicio policristallino posizionata al di sopra di ,detta seconda sorgente, essendo incisa; formare un terzo strato di ossidi sulla superficie esposta di detto secondo strato di ossidi e detto secondo strato di silicio policristallino , le porzioni di detto terzo strato di ossidi, secondo strato di ossidi, primo strato di silicio policristallino, primo strato di ossidi, strato di nitruri, e interstrato di isolamento posizionati di sopra di detta seconda regione di sorgente, ed essendo incise in modo sequenziale per formare prima apertura di contatto; depositare un terzo strato di silicio policristallino all'interno di detta prima apertura di contatto e la superficie superiore di detto strato di ossidi, la porzione di detto terzo strato di silicio policristallino posizionata al di sopra di detta prima regione di sorgente, essendo incisa; formare un quarto strato di ossidi sulla superficie esposta di detto terzo strato di ossidi e detto terzo strato di silicio policristallino, le porzioni di detto quarto strato di ossidi, terzo strato di ossidi, secondo strato di silicio policristallino, secondo strato di ossidi, primo strato di ossidi, strato di nitruri ed interstrato di isolamento essendo incise in maniera sequenziale per formare seconda apertura di contatto; depositare un quarto strato di silicio policristallino all'interno di detta seconda apertura di contatto e la superficie superiore di detto quarto strato di ossidi, la porzione di ,detto quarto strato di silicio policristallino posizionata al di sopra di detta seconda regione di sorgente, essendo incisa ; formare una conformazione di fotoriserva sulle superfici di detto quarto strato di silicio policristallino e quarto strato di ossidi, le regioni di detti strati non ricoperte da ietta conformazione di fotoriserva essendo incise finché viene esposto detto strato di nitruri; e effettuare parzialmente la incisione isotropica a secco oppure incisione ad umido a detti primo, secondo, terzo e quarto strati di ossidi, rispettivamnte posizionati al di sotto di detti primo, secondo, terzo e quarto strati di silicio policristallino per un dato periodo mentre detta conformazione di fotoriserva viene mantenuta in modo tale da formare strati di supporto.
- 10 . Procedimento per produrre un dispositivo a semiconduttore come rivendicato nella rivendicazione 9, in cui detto terzo strato di silicio policristallino è collegato a detto (primo strato di silicio policristallino nel quinto stadio .
- 11. Procedimento per produrre un dispositivo a semiconduttore come rivendicato nella rivendicazione 9, in cui detto quarto strato di silicio policristallino è collegato a detto secondo strato di silicio policristallino nel settimo stadio.
- 12. Procedimento per produrre un dispositivo a semiconduttore come rivendicato in ciascuna dIelle rivendicazioni 9, 10 oppure 11, in cui detti primo, secondo, terzo e quarto strati isolano detti secondo e quarto strati di silicio policristallino iniziando in corrispondenza di detti primo e terzo strati di silicio policristallino.
- 13. Procedimento per produrre un dispositivo a semiconduttore come rivendicato nella rivendicazione 9, in cui detto strato di nitruri serve come strato di misura preventiva di incisione nell'ottavo stadio .
- 14 . Procedimento per produrre un semiconduttore come rivendicato nella rivendicazione 9, in cui detti primo, secondo, terzo e quarto strati di ossidi vengono incisi in maniera isotropica per la larghezza di detta conformazione di fotoriserva nel nono stadio, e detti strati di supporto’ sono rispettivamente estesi per la lunghezza di detta conformazione di fotoriserva centralmente al di sotto di detti primo, secondo, terzo e quarto strati di silicio policristallino.
- 15. Procedimento per produrre un dispositivo a semiconduttore come rivendicato nella rivendicazione 9, che comprende inoltre gli stadi di: formare un sottile strato di dielettrico sulla superficie esposta di detto strato di nitruri, detti strati di supporto e detti primo, secondo, terzo e quarto strati di silicio policristallino; e depositare un quinto strato di silicio policristallino sulla porzione superiore di detto sostrato a semidoconduttore che comprende la superficie di detto strato di dielettrico; con cui detti primo e terzo strati di silicio policristallino oppure detti secondo e quarto strati di silicio policristallino servono 'come elettrodo di memorizzazione di un condensatore, e detto quinto strato di silicio policristallino serve come elettrodo di armatura di detto condensatore .
- 16. Procedimento per produrre un dispositivo a semiconduttore come rivendicato Inella rivendicazione 9, in cui la procedura dal quarto stadio al settimo stadio può venire ripetuta.
- 17. Procedimento per produrre un condensatore impilato di una cella DRAM che comprende gli stadi di: depositare alternativamente una molteplicità negli strati di silicio policrist.allino ed una molteplicità di strati di ossidi sopra una regione conduttrice formata su un sostrato a semiconduttore; incidere le porzioni date di detta molteplicità di strati di silicio policristallino e molteplicità di strati di ossidi finché la superficie di detto strato conduttore viene esposta, in modo da formare una apertura di contatto ; depositare un altro strato di silicio policristallino all'interno di detta apertura di contatto, detto altro strato di silicio policristallino essendo collegato a detta molteplicità di strati di silicio policristallino; asportare porzioni di detti strati di ossidi tra detta molteplicità di strati di silicio policristallino; formare uno strato di dielettrico sopra la superficie esposta degli strati di ossidi che rimangono e detti strati di silicio policristallino; e depositare un altro ulteriore strato di siliciio policristallino sopra la parte superiore di detto sostrato a semiconduttore che include la superficie di detto strato di dielettrico.
- 18. Procedimento per produrre uri condensatore impilato di una cella DRAM come rivendicato nella rivendicazione 17, in cui lo strato di silicio policristallino formato all'interno di detta apertura di contatto è collegato con detta molteplicità di strati di silicio policristallino.
- 19. Procedimento per produrre un condensatore impilato di una cella DRAM come rivendicato nella rivendicazione 17 oppure 18, in cui detta molteplicità di strati di silicio policristallino e lo strato di silicio policristallino formato all'interno di detta apertura di contatto servono come elettrodo di memorizzazione di detto condensatore.
- 20. Procedimento per produrre un condensatore impilato di una cella DRAM come rivendicato ,nella rivendicazione 17, in cui gli strati di ossidi che rimangono nel quarto stadio servono come strati di supporto per sostenere detta molteplicità di strati di silicio policristallino.
- 21 . Procedimento per produrre un condensatore impilato di una cella DRAM come rivendicato nella rivendicazione 17, in cui detto altro ulteriore strato di silicio policristallino serve come elettrodo di armatura di detto condensatore.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900009726A KR930007192B1 (ko) | 1990-06-29 | 1990-06-29 | 디램셀의 적층형캐패시터 및 제조방법 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| IT9048323A0 IT9048323A0 (it) | 1990-09-28 |
| IT9048323A1 true IT9048323A1 (it) | 1992-03-28 |
| IT1242357B IT1242357B (it) | 1994-03-04 |
Family
ID=19300626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT48323A IT1242357B (it) | 1990-06-29 | 1990-09-28 | Condensatore impilato di una cella dram e procedimento per questo. |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5187548A (it) |
| JP (1) | JP2538119B2 (it) |
| KR (1) | KR930007192B1 (it) |
| DE (1) | DE4029256C2 (it) |
| FR (1) | FR2664098B1 (it) |
| GB (1) | GB2245761B (it) |
| IT (1) | IT1242357B (it) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04147669A (ja) * | 1990-10-09 | 1992-05-21 | Nec Ic Microcomput Syst Ltd | 半導体記憶装置 |
| US5223083A (en) * | 1992-01-23 | 1993-06-29 | Micron Technology, Inc. | Process for etching a semiconductor device using an improved protective etching mask |
| US5525534A (en) * | 1992-03-13 | 1996-06-11 | Fujitsu Limited | Method of producing a semiconductor device using a reticle having a polygonal shaped hole |
| KR960016486B1 (ko) * | 1993-08-31 | 1996-12-12 | 현대전자산업 주식회사 | 디램 캐패시터 및 그 제조방법 |
| JPH07161832A (ja) * | 1993-12-08 | 1995-06-23 | Oki Electric Ind Co Ltd | 半導体記憶装置およびその製造方法 |
| US5436186A (en) * | 1994-04-22 | 1995-07-25 | United Microelectronics Corporation | Process for fabricating a stacked capacitor |
| US5460999A (en) * | 1994-06-06 | 1995-10-24 | United Microelectronics Corporation | Method for making fin-shaped stack capacitors on DRAM chips |
| US5981992A (en) * | 1995-06-07 | 1999-11-09 | International Business Machines Corporation | Mechanical supports for very thin stacked capacitor plates |
| US5946566A (en) * | 1996-03-01 | 1999-08-31 | Ace Memory, Inc. | Method of making a smaller geometry high capacity stacked DRAM device |
| US5926718A (en) * | 1996-08-20 | 1999-07-20 | Micron Technology, Inc. | Method for forming a capacitor |
| DE19640271C1 (de) * | 1996-09-30 | 1998-03-05 | Siemens Ag | Verfahren zur Herstellung einer integrierten Halbleiterspeicheranordnung |
| US5712813A (en) * | 1996-10-17 | 1998-01-27 | Zhang; Guobiao | Multi-level storage capacitor structure with improved memory density |
| DE19705530C2 (de) * | 1997-02-13 | 1999-03-11 | Siemens Ag | Verfahren zur Erzeugung eines Kontaktes und eines Kondensators in einem Halblieterbauelement |
| KR19990038862A (ko) * | 1997-11-07 | 1999-06-05 | 성재갑 | 안료를 함유한 수중실리콘 유화형 화장료 조성물 |
| KR100334575B1 (ko) * | 1999-07-05 | 2002-05-03 | 윤종용 | 반도체 메모리 제조 방법 |
| KR100327709B1 (ko) * | 1999-12-23 | 2002-03-09 | 성재갑 | 왁스를 함유하지 않는 오일-프리형 실리콘중수 유화형화장료 조성물 |
| US6800890B1 (en) * | 2002-12-30 | 2004-10-05 | Infineon Technologies Aktiengesellschaft | Memory architecture with series grouped by cells |
| US8169014B2 (en) * | 2006-01-09 | 2012-05-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interdigitated capacitive structure for an integrated circuit |
| KR101934426B1 (ko) * | 2012-11-26 | 2019-01-03 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
| US9959974B2 (en) * | 2015-02-27 | 2018-05-01 | The United States Of America As Represented By The Secretary Of The Army | Method for making a structural capacitor |
| US10622318B2 (en) * | 2017-04-26 | 2020-04-14 | Advanced Semiconductor Engineering Korea, Inc. | Semiconductor package device and method of manufacturing the same |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59231851A (ja) * | 1983-06-14 | 1984-12-26 | Nippon Telegr & Teleph Corp <Ntt> | 半導体メモリセル |
| JPH0682783B2 (ja) * | 1985-03-29 | 1994-10-19 | 三菱電機株式会社 | 容量およびその製造方法 |
| EP0750347B1 (en) * | 1987-06-17 | 2002-05-08 | Fujitsu Limited | Dynamic random access memory device and method of producing the same |
| KR910009805B1 (ko) * | 1987-11-25 | 1991-11-30 | 후지쓰 가부시끼가이샤 | 다이나믹 랜덤 액세스 메모리 장치와 그의 제조방법 |
| JPH01265556A (ja) * | 1988-04-15 | 1989-10-23 | Fujitsu Ltd | 半導体記憶装置及びその製造方法 |
| KR910010167B1 (ko) * | 1988-06-07 | 1991-12-17 | 삼성전자 주식회사 | 스택 캐패시터 dram셀 및 그의 제조방법 |
| JPH0240949A (ja) * | 1988-07-30 | 1990-02-09 | Sony Corp | メモリ装置 |
| EP0370407A1 (en) * | 1988-11-18 | 1990-05-30 | Nec Corporation | Semiconductor memory device of one transistor - one capacitor memory cell type |
| US5006481A (en) * | 1989-11-30 | 1991-04-09 | Sgs-Thomson Microelectronics, Inc. | Method of making a stacked capacitor DRAM cell |
| JPH03173176A (ja) * | 1989-11-30 | 1991-07-26 | Sharp Corp | 半導体記憶装置 |
-
1990
- 1990-06-29 KR KR1019900009726A patent/KR930007192B1/ko not_active IP Right Cessation
- 1990-09-14 DE DE4029256A patent/DE4029256C2/de not_active Expired - Lifetime
- 1990-09-20 FR FR9011609A patent/FR2664098B1/fr not_active Expired - Lifetime
- 1990-09-28 JP JP2257565A patent/JP2538119B2/ja not_active Expired - Lifetime
- 1990-09-28 GB GB9021200A patent/GB2245761B/en not_active Expired - Lifetime
- 1990-09-28 IT IT48323A patent/IT1242357B/it active IP Right Grant
- 1990-09-28 US US07/589,621 patent/US5187548A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2538119B2 (ja) | 1996-09-25 |
| GB2245761A (en) | 1992-01-08 |
| IT9048323A0 (it) | 1990-09-28 |
| FR2664098B1 (fr) | 1997-07-04 |
| JPH0461159A (ja) | 1992-02-27 |
| DE4029256A1 (de) | 1992-01-09 |
| KR930007192B1 (ko) | 1993-07-31 |
| KR920001761A (ko) | 1992-01-30 |
| IT1242357B (it) | 1994-03-04 |
| DE4029256C2 (de) | 1994-02-03 |
| US5187548A (en) | 1993-02-16 |
| GB9021200D0 (en) | 1990-11-14 |
| GB2245761B (en) | 1994-11-23 |
| FR2664098A1 (fr) | 1992-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| IT9048323A1 (it) | Condensatore impilato di una cella dram e procedimento per questo. | |
| US5135883A (en) | Process for producing a stacked capacitor of a dram cell | |
| US5432116A (en) | Method for the fabrication of dynamic random access memory capacitor | |
| US6885542B2 (en) | Capacitor structure | |
| IT9048239A1 (it) | Condensatore impilato per una cella dram e metodo per fabbricarlo. | |
| KR0138317B1 (ko) | 반도체장치 커패시터 제조방법 | |
| US6403431B1 (en) | Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits | |
| US5688726A (en) | Method for fabricating capacitors of semiconductor device having cylindrical storage electrodes | |
| JPH11186127A (ja) | 半導体装置及びその製造方法 | |
| KR100427922B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US5658817A (en) | Method for fabricating stacked capacitors of semiconductor device | |
| KR0126622B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100418588B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR0166038B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR0150674B1 (ko) | 캐패시터 제조방법 | |
| KR950005467B1 (ko) | 반도체 소자의 스택 캐패시터 제조방법 | |
| KR100804147B1 (ko) | 커패시터의 형성방법 | |
| KR100415541B1 (ko) | 반도체 소자의 커패시터 및 제조 방법 | |
| KR100233560B1 (ko) | 디램 소자 및 그 제조방법 | |
| KR0166492B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR0161874B1 (ko) | 커패시터 제조방법 | |
| KR100622756B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR20230059028A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20020051291A (ko) | 캐패시터의 제조 방법 | |
| KR100255162B1 (ko) | 캐패시터의 전하저장전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 0001 | Granted | ||
| TA | Fee payment date (situation as of event date), data collected since 19931001 |
Effective date: 19970829 |