JPH1084266A - 電流切替回路 - Google Patents
電流切替回路Info
- Publication number
- JPH1084266A JPH1084266A JP8239340A JP23934096A JPH1084266A JP H1084266 A JPH1084266 A JP H1084266A JP 8239340 A JP8239340 A JP 8239340A JP 23934096 A JP23934096 A JP 23934096A JP H1084266 A JPH1084266 A JP H1084266A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- transistor
- current
- type
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 本発明は従来の問題点を解決するためになさ
れ、電力消費が小さい、切り替え時の電流波形の歪みの
少ない、またダイナミックレンジの大きな電流切替回路
を提供する。 【解決手段】 本発明の電流切替回路は、第１の電源
と、一端が電源に接続された負荷と、コレクタ電極が負
荷の他端に接続され、ベース電極がＤＣバイアス源に接
続されたｎタイプの第１のバイポーラトランジスタと、
コレクタ電極がｎタイプの第１のバイポーラトランジス
タのエミッタ電極に接続され、エミッタ電極が第２の電
源に接続され、ベース電極が入力端子に接続されたｎチ
ャンネルの第１のＭＯＳトランジスタとから構成され、
入力端子に印加される電圧によってｎチャンネルの第１
のＭＯＳトランジスタをオンオフする。
れ、電力消費が小さい、切り替え時の電流波形の歪みの
少ない、またダイナミックレンジの大きな電流切替回路
を提供する。 【解決手段】 本発明の電流切替回路は、第１の電源
と、一端が電源に接続された負荷と、コレクタ電極が負
荷の他端に接続され、ベース電極がＤＣバイアス源に接
続されたｎタイプの第１のバイポーラトランジスタと、
コレクタ電極がｎタイプの第１のバイポーラトランジス
タのエミッタ電極に接続され、エミッタ電極が第２の電
源に接続され、ベース電極が入力端子に接続されたｎチ
ャンネルの第１のＭＯＳトランジスタとから構成され、
入力端子に印加される電圧によってｎチャンネルの第１
のＭＯＳトランジスタをオンオフする。
Description
【０００１】
【発明の属する技術分野】本発明は電流切替回路に関す
るものであり、より詳細にはレーザプリンタ等の液晶デ
ィスプレイ（ＬＤ）を駆動し、ハードディスク（ＨＤ
Ｄ）のヘッド電流を駆動するために集積回路中に設けら
れた電流切替回路に関するものである。
るものであり、より詳細にはレーザプリンタ等の液晶デ
ィスプレイ（ＬＤ）を駆動し、ハードディスク（ＨＤ
Ｄ）のヘッド電流を駆動するために集積回路中に設けら
れた電流切替回路に関するものである。
【０００２】
【従来の技術】図１５は、従来技術におけるＬＤ駆動回
路に使用される電流切替回路を示す図である。図１５に
おいて、１は電源、３はデータ入力端子、４はレーザダ
イオード、６は電源、２５は定電流源、Ｒは抵抗、Ｖは
定電圧源、Ｑ８，Ｑ８１，Ｑ８２はバイポーラトランジ
スタである。トランジスタＱ８１，８２は差動接続さ
れ、データ入力端子３の信号レベルによって、電流Ｉ１
またはＩ２をスイッチングする。トランジスタＱ８は定
電流源を構成するトランジスタである。図１５におい
て、入力信号はトランジスタＱ８１のベース電極に入力
する。トランジスタＱ８１のコレクタ電極には電源１か
らレーザダイオード４を介して電源電圧が印加される。
このレーザダイオード４はトランジスタＱ８１の負荷抵
抗となるものであり、高速動作が要求される。一方、ト
ランジスタＱ８２のベースは電源６に接続され、この電
源６は入力信号に対する閾値電圧（Ｖｔ）を供給する。
トランジスタＱ８１と８２のエミッタ電極は共通にトラ
ンジスタＱ８のコレクタ電極に接続される。トランジス
タＱ８のベース電極には定電圧源が接続され、そのエミ
ッタ電極は抵抗を介して接地される。
路に使用される電流切替回路を示す図である。図１５に
おいて、１は電源、３はデータ入力端子、４はレーザダ
イオード、６は電源、２５は定電流源、Ｒは抵抗、Ｖは
定電圧源、Ｑ８，Ｑ８１，Ｑ８２はバイポーラトランジ
スタである。トランジスタＱ８１，８２は差動接続さ
れ、データ入力端子３の信号レベルによって、電流Ｉ１
またはＩ２をスイッチングする。トランジスタＱ８は定
電流源を構成するトランジスタである。図１５におい
て、入力信号はトランジスタＱ８１のベース電極に入力
する。トランジスタＱ８１のコレクタ電極には電源１か
らレーザダイオード４を介して電源電圧が印加される。
このレーザダイオード４はトランジスタＱ８１の負荷抵
抗となるものであり、高速動作が要求される。一方、ト
ランジスタＱ８２のベースは電源６に接続され、この電
源６は入力信号に対する閾値電圧（Ｖｔ）を供給する。
トランジスタＱ８１と８２のエミッタ電極は共通にトラ
ンジスタＱ８のコレクタ電極に接続される。トランジス
タＱ８のベース電極には定電圧源が接続され、そのエミ
ッタ電極は抵抗を介して接地される。
【０００３】以下に、従来の電流切替回路の動作につい
て説明する。データ入力端子３に入力するデータ信号は
論理「Ｈ」のときには、トランジスタＱ８１がオンし、
一方、トランジスタＱ８２はオフする。従って、データ
信号がオンのときには、電流Ｉ1がレーザダイオード４
を流れ、レーザダイオード４を駆動していた。
て説明する。データ入力端子３に入力するデータ信号は
論理「Ｈ」のときには、トランジスタＱ８１がオンし、
一方、トランジスタＱ８２はオフする。従って、データ
信号がオンのときには、電流Ｉ1がレーザダイオード４
を流れ、レーザダイオード４を駆動していた。
【０００４】
【発明が解決しようとする課題】しかしながら、図１５
のような電流切替回路においては、トランジスタＱ８２
がオフでレーザダイオード４に電流が供給されていない
ときでも、トランジスタＱ８２の方に定電流が流れ、電
力を消費していた。
のような電流切替回路においては、トランジスタＱ８２
がオフでレーザダイオード４に電流が供給されていない
ときでも、トランジスタＱ８２の方に定電流が流れ、電
力を消費していた。
【０００５】さらに、定電流源にバイポーラトランジス
タＱ８が使用されていたために、トランジスタＱ８のベ
ースエミッタ間電圧ＶBEが通常０．７ボルト程度あり、
その分だけトランジスタＱ８１のダイナミックレンジが
小さくなるという弊害があった。とくに、電源電圧が３
〜５ボルト程度であると、この０．７ボルトという電圧
はダイナミックレンジに大きく影響する。
タＱ８が使用されていたために、トランジスタＱ８のベ
ースエミッタ間電圧ＶBEが通常０．７ボルト程度あり、
その分だけトランジスタＱ８１のダイナミックレンジが
小さくなるという弊害があった。とくに、電源電圧が３
〜５ボルト程度であると、この０．７ボルトという電圧
はダイナミックレンジに大きく影響する。
【０００６】本発明は、従来の問題点を解決するために
なされたもので、電力消費の小さい、切り替え時の電流
波形の歪みの少ない、またダイナミックレンジの大きな
電流切替回路を提供することを目的とする。
なされたもので、電力消費の小さい、切り替え時の電流
波形の歪みの少ない、またダイナミックレンジの大きな
電流切替回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明の第１の発明の電
流切替回路は、第１の電源と、一端が第１の電源に接続
された負荷と、第１の電極が負荷の他端に接続され、第
３の電極がＤＣバイアス源に接続された第１のタイプの
第１のバイポーラトランジスタと、第１の電極が第１の
タイプの第１のバイポーラトランジスタの第２の電極に
接続され、第２の電極が第２の電源に接続され、第３の
電極が入力端子に接続された第１のチャンネルの第１の
ＭＯＳトランジスタとから構成され、入力端子に印加さ
れる電圧によって第１のチャンネルの第１のＭＯＳトラ
ンジスタをオンオフするように構成される。
流切替回路は、第１の電源と、一端が第１の電源に接続
された負荷と、第１の電極が負荷の他端に接続され、第
３の電極がＤＣバイアス源に接続された第１のタイプの
第１のバイポーラトランジスタと、第１の電極が第１の
タイプの第１のバイポーラトランジスタの第２の電極に
接続され、第２の電極が第２の電源に接続され、第３の
電極が入力端子に接続された第１のチャンネルの第１の
ＭＯＳトランジスタとから構成され、入力端子に印加さ
れる電圧によって第１のチャンネルの第１のＭＯＳトラ
ンジスタをオンオフするように構成される。
【０００８】本発明の第２の発明の電流切替回路のＤＣ
バイアス源は、一端が第１の電源に接続された定電流源
と、第１の電極が定電流源の他端に接続され、第３の電
極が第１のタイプの第１のバイポーラトランジスタの第
３の電極とカレントミラー接続された第１のタイプの第
２のバイポーラトランジスタと、第１の電極が第１のタ
イプの第２のバイポーラトランジスタの第２の電極に接
続され、第２の電極が第２の電源に接続され、第３の電
極が第３の電源に接続された第１のチャンネルの第２の
ＭＯＳトランジスタとから構成され、入力端子に印加さ
れる電圧によって第１のチャンネルの第１のＭＯＳトラ
ンジスタをオンオフするように構成される。
バイアス源は、一端が第１の電源に接続された定電流源
と、第１の電極が定電流源の他端に接続され、第３の電
極が第１のタイプの第１のバイポーラトランジスタの第
３の電極とカレントミラー接続された第１のタイプの第
２のバイポーラトランジスタと、第１の電極が第１のタ
イプの第２のバイポーラトランジスタの第２の電極に接
続され、第２の電極が第２の電源に接続され、第３の電
極が第３の電源に接続された第１のチャンネルの第２の
ＭＯＳトランジスタとから構成され、入力端子に印加さ
れる電圧によって第１のチャンネルの第１のＭＯＳトラ
ンジスタをオンオフするように構成される。
【０００９】本発明の第３の発明の電流切替回路のＤＣ
バイアス源は、一端が第１の電源に接続された定電流源
と、第１の電極が定電流源の他端に接続され、第３の電
極が第１のタイプの第１のバイポーラトランジスタの第
３の電極とカレントミラー接続された第１のタイプの第
２のバイポーラトランジスタと、第１の電極が第１の電
源に接続され、第２の電極が第１のタイプの第１のバイ
ポーラトランジスタの第３の電極に接続され、第３の電
極が定電流源の他端に接続された第１のタイプの第３の
バイポーラトランジスタと、第１の電極が第１のタイプ
の第２のバイポーラトランジスタの第２の電極に接続さ
れ、第２の電極が第２の電源に接続され、第３の電極が
第３の電源に接続された第１のチャンネルの第２のＭＯ
Ｓトランジスタとから構成され、入力端子に印加される
電圧によって第１のチャンネルの第１のＭＯＳトランジ
スタをオンオフするように構成される。
バイアス源は、一端が第１の電源に接続された定電流源
と、第１の電極が定電流源の他端に接続され、第３の電
極が第１のタイプの第１のバイポーラトランジスタの第
３の電極とカレントミラー接続された第１のタイプの第
２のバイポーラトランジスタと、第１の電極が第１の電
源に接続され、第２の電極が第１のタイプの第１のバイ
ポーラトランジスタの第３の電極に接続され、第３の電
極が定電流源の他端に接続された第１のタイプの第３の
バイポーラトランジスタと、第１の電極が第１のタイプ
の第２のバイポーラトランジスタの第２の電極に接続さ
れ、第２の電極が第２の電源に接続され、第３の電極が
第３の電源に接続された第１のチャンネルの第２のＭＯ
Ｓトランジスタとから構成され、入力端子に印加される
電圧によって第１のチャンネルの第１のＭＯＳトランジ
スタをオンオフするように構成される。
【００１０】本発明の第４の発明の電流切替回路のＤＣ
バイアス源は、一端が第１の電源に接続された定電流源
と、第１の電極が定電流源の他端に接続され、第３の電
極が第１のタイプの第１のバイポーラトランジスタの第
３の電極とカレントミラー接続された第１のタイプの第
２のバイポーラトランジスタと、第１の電極が第１のタ
イプの第２のバイポーラトランジスタの第２の電極に接
続され、第２の電極が第２の電源に接続され、第３の電
極が第３の電源に接続された第１のチャンネルの第２の
ＭＯＳトランジスタと、第１の電極が第１のタイプの第
１のバイポーラトランジスタの第３の電極に接続され、
第３の電極と第２の電極が接続された第１のタイプの第
３のバイポーラトランジスタと、第１の電極が第１のタ
イプの第３のバイポーラトランジスタの第２の電極に接
続され、第２の電極が第２の電源に接続され、第３の電
極がインバータを介して入力端子に接続される第１のチ
ャンネルの第３のＭＯＳトランジスタとから構成され、
入力端子に印加される電圧によって第１のチャンネルの
第１のＭＯＳトランジスタをオンオフするように構成さ
れる。
バイアス源は、一端が第１の電源に接続された定電流源
と、第１の電極が定電流源の他端に接続され、第３の電
極が第１のタイプの第１のバイポーラトランジスタの第
３の電極とカレントミラー接続された第１のタイプの第
２のバイポーラトランジスタと、第１の電極が第１のタ
イプの第２のバイポーラトランジスタの第２の電極に接
続され、第２の電極が第２の電源に接続され、第３の電
極が第３の電源に接続された第１のチャンネルの第２の
ＭＯＳトランジスタと、第１の電極が第１のタイプの第
１のバイポーラトランジスタの第３の電極に接続され、
第３の電極と第２の電極が接続された第１のタイプの第
３のバイポーラトランジスタと、第１の電極が第１のタ
イプの第３のバイポーラトランジスタの第２の電極に接
続され、第２の電極が第２の電源に接続され、第３の電
極がインバータを介して入力端子に接続される第１のチ
ャンネルの第３のＭＯＳトランジスタとから構成され、
入力端子に印加される電圧によって第１のチャンネルの
第１のＭＯＳトランジスタをオンオフするように構成さ
れる。
【００１１】本発明の第５の発明の電流切替回路のＤＣ
バイアス源は、一端が第１の電源に接続された定電流源
と、第１の電極が定電流源の他端に接続され、第３の電
極が第１のタイプの第１のバイポーラトランジスタの第
３の電極とカレントミラー接続された第１のタイプの第
２のバイポーラトランジスタと、第１の電極が第１の電
源に接続され、第２の電極が第１のタイプの第１のバイ
ポーラトランジスタの第３の電極に接続され、第３の電
極が定電流源の他端に接続された第１のタイプの第４の
バイポーラトランジスタと、第１の電極が第１のタイプ
の第２のバイポーラトランジスタの第２の電極に接続さ
れ、第２の電極が第２の電源に接続され、第３の電極が
第３の電源に接続された第１のチャンネルの第２のＭＯ
Ｓトランジスタと、第１の電極が第１のタイプの第１の
バイポーラトランジスタの第３の電極に接続され、第３
の電極と第１の電極が接続された第１のタイプの第３の
バイポーラトランジスタと、第１の電極が第１のタイプ
の第３のバイポーラトランジスタの第２の電極に接続さ
れ、第２の電極が第２の電源に接続され、第３の電極が
インバータを介して入力端子に接続される第１のチャン
ネルの第３のＭＯＳトランジスタとから構成され、入力
端子に印加される電圧によって第１のチャンネルの第１
のＭＯＳトランジスタをオンオフするように構成され
る。
バイアス源は、一端が第１の電源に接続された定電流源
と、第１の電極が定電流源の他端に接続され、第３の電
極が第１のタイプの第１のバイポーラトランジスタの第
３の電極とカレントミラー接続された第１のタイプの第
２のバイポーラトランジスタと、第１の電極が第１の電
源に接続され、第２の電極が第１のタイプの第１のバイ
ポーラトランジスタの第３の電極に接続され、第３の電
極が定電流源の他端に接続された第１のタイプの第４の
バイポーラトランジスタと、第１の電極が第１のタイプ
の第２のバイポーラトランジスタの第２の電極に接続さ
れ、第２の電極が第２の電源に接続され、第３の電極が
第３の電源に接続された第１のチャンネルの第２のＭＯ
Ｓトランジスタと、第１の電極が第１のタイプの第１の
バイポーラトランジスタの第３の電極に接続され、第３
の電極と第１の電極が接続された第１のタイプの第３の
バイポーラトランジスタと、第１の電極が第１のタイプ
の第３のバイポーラトランジスタの第２の電極に接続さ
れ、第２の電極が第２の電源に接続され、第３の電極が
インバータを介して入力端子に接続される第１のチャン
ネルの第３のＭＯＳトランジスタとから構成され、入力
端子に印加される電圧によって第１のチャンネルの第１
のＭＯＳトランジスタをオンオフするように構成され
る。
【００１２】本発明の第６の発明は第１の電源と、各一
端が第１の電源に接続された第１のインダクタンス負荷
および第２のインダクタンス負荷と、第１の電極が第１
のインダクタンス負荷の他端に接続され、第３の電極が
ＤＣバイアス源に接続された第１のタイプの第１のバイ
ポーラトランジスタと、第１の電極が第１のタイプの第
１のバイポーラトランジスタの第２の電極に接続され、
第２の電極が第２の電源に接続され、第３の電極が入力
端子に接続された第１のチャンネルの第１のＭＯＳトラ
ンジスタと、第１の電極が第２のインダクタンス負荷の
他端に接続され、第３の電極がＤＣバイアス源に接続さ
れた第１のタイプの第２のバイポーラトランジスタとを
備え、さらに、そのＤＣバイアス源は；第１の電極が第
１のタイプの第２のバイポーラトランジスタの第２の電
極に接続され、第２の電極が第２の電源に接続され、第
３の電極がインバータを介して入力端子に接続された第
１のチャンネルの第２のＭＯＳトランジスタと、一端が
第１の電源に接続された定電流源と、第１の電極が定電
流源の他端に接続され、第３の電極が第１のタイプの第
１のバイポーラトランジスタの第３の電極および第１の
タイプの第２のバイポーラトランジスタの第３の電極と
カレントミラー接続された第１のタイプの第３のバイポ
ーラトランジスタと、第１の電極が第１の電源に接続さ
れ、第２の電極が第１のタイプの第１のタイプの第２の
バイポーラトランジスタの第３の電極に接続され、第３
の電極が定電流源の他端に接続された第１のタイプの第
５のバイポーラトランジスタと、第１の電極が第１のタ
イプの第３のバイポーラトランジスタの第２の電極に接
続され、第２の電極が第２の電源に接続され、第３の電
極が第３の電源に接続された第１のチャンネルの第３の
ＭＯＳトランジスタと、第１の電極が第１のタイプの第
２のバイポーラトランジスタの第３の電極に接続され、
第３の電極と第１の電極が接続された第１のタイプの第
４のバイポーラトランジスタと、第１の電極が第１のタ
イプの第４のバイポーラトランジスタの第２の電極に接
続され、第２の電極が第２の電源に接続され、第３の電
極が第３の電源に接続される第１のチャンネルの第４の
ＭＯＳトランジスタとを備え、入力端子に印加される電
圧によって前記第１のチャンネルの第１のＭＯＳトラン
ジスタをおよび第２のＭＯＳトランジスタを逆特性でオ
ンオフするように構成される。
端が第１の電源に接続された第１のインダクタンス負荷
および第２のインダクタンス負荷と、第１の電極が第１
のインダクタンス負荷の他端に接続され、第３の電極が
ＤＣバイアス源に接続された第１のタイプの第１のバイ
ポーラトランジスタと、第１の電極が第１のタイプの第
１のバイポーラトランジスタの第２の電極に接続され、
第２の電極が第２の電源に接続され、第３の電極が入力
端子に接続された第１のチャンネルの第１のＭＯＳトラ
ンジスタと、第１の電極が第２のインダクタンス負荷の
他端に接続され、第３の電極がＤＣバイアス源に接続さ
れた第１のタイプの第２のバイポーラトランジスタとを
備え、さらに、そのＤＣバイアス源は；第１の電極が第
１のタイプの第２のバイポーラトランジスタの第２の電
極に接続され、第２の電極が第２の電源に接続され、第
３の電極がインバータを介して入力端子に接続された第
１のチャンネルの第２のＭＯＳトランジスタと、一端が
第１の電源に接続された定電流源と、第１の電極が定電
流源の他端に接続され、第３の電極が第１のタイプの第
１のバイポーラトランジスタの第３の電極および第１の
タイプの第２のバイポーラトランジスタの第３の電極と
カレントミラー接続された第１のタイプの第３のバイポ
ーラトランジスタと、第１の電極が第１の電源に接続さ
れ、第２の電極が第１のタイプの第１のタイプの第２の
バイポーラトランジスタの第３の電極に接続され、第３
の電極が定電流源の他端に接続された第１のタイプの第
５のバイポーラトランジスタと、第１の電極が第１のタ
イプの第３のバイポーラトランジスタの第２の電極に接
続され、第２の電極が第２の電源に接続され、第３の電
極が第３の電源に接続された第１のチャンネルの第３の
ＭＯＳトランジスタと、第１の電極が第１のタイプの第
２のバイポーラトランジスタの第３の電極に接続され、
第３の電極と第１の電極が接続された第１のタイプの第
４のバイポーラトランジスタと、第１の電極が第１のタ
イプの第４のバイポーラトランジスタの第２の電極に接
続され、第２の電極が第２の電源に接続され、第３の電
極が第３の電源に接続される第１のチャンネルの第４の
ＭＯＳトランジスタとを備え、入力端子に印加される電
圧によって前記第１のチャンネルの第１のＭＯＳトラン
ジスタをおよび第２のＭＯＳトランジスタを逆特性でオ
ンオフするように構成される。
【００１３】
実施の形態１．図１は本発明の実施の形態１の電流切替
回路を示す図である。図１において、１は電源、Ｑ１１
はバイポーラトランジスタ、Ｍ２１はスイッチング用ｎ
チャネルＭＯＳトランジスタ、３はスイッチング用ＭＯ
ＳトランジスタＭ２１のゲートを制御するデータ信号が
入力するデータ入力端子、４はトランジスタＱ１１に流
れる電流によって駆動され、プリンタ等に使用されるレ
ーザダイオード、１５はトランジスタＱ１１のベース電
流を制御するＤＣバイアス源である。図１において、ス
イッチング回路としてのＭＯＳトランジスタＭ２１はバ
イポーラトランジスタＱ１１と同じＩＣ上に形成されて
いる。従来はこのような高周波スイッチング回路におい
て、バイポーラトランジスタとＭＯＳトランジスタが同
じＩＣ基板上に形成されている電流切替回路は開示され
ていない。
回路を示す図である。図１において、１は電源、Ｑ１１
はバイポーラトランジスタ、Ｍ２１はスイッチング用ｎ
チャネルＭＯＳトランジスタ、３はスイッチング用ＭＯ
ＳトランジスタＭ２１のゲートを制御するデータ信号が
入力するデータ入力端子、４はトランジスタＱ１１に流
れる電流によって駆動され、プリンタ等に使用されるレ
ーザダイオード、１５はトランジスタＱ１１のベース電
流を制御するＤＣバイアス源である。図１において、ス
イッチング回路としてのＭＯＳトランジスタＭ２１はバ
イポーラトランジスタＱ１１と同じＩＣ上に形成されて
いる。従来はこのような高周波スイッチング回路におい
て、バイポーラトランジスタとＭＯＳトランジスタが同
じＩＣ基板上に形成されている電流切替回路は開示され
ていない。
【００１４】このようなＭＯＳトランジスタをスイッチ
ング素子として使用することによって、従来のバイポー
ラトランジスタ電流切替回路の欠点であったベースエミ
ッタ間電圧を排除したことによって、トランジスタＱ１
１のダイナミックレンジを大きくできる。トランジスタ
Ｑ１１はスイッチング速度を速くするためにベース接地
で動作する。トランジスタＱ１１のベース電極には定電
圧ＤＣバイアス源１５によって駆動電流が供給される。
トランジスタＱ１１に流れる電流は、スイッチングＭＯ
Ｓトランジスタをオンオフさせることによって制御さ
れ、レーザダイオード４に電流が供給しないときは、ト
ランジスタＱ１１に流れる電流を完全にオフとすること
ができるので、電力消費を小さくできる。
ング素子として使用することによって、従来のバイポー
ラトランジスタ電流切替回路の欠点であったベースエミ
ッタ間電圧を排除したことによって、トランジスタＱ１
１のダイナミックレンジを大きくできる。トランジスタ
Ｑ１１はスイッチング速度を速くするためにベース接地
で動作する。トランジスタＱ１１のベース電極には定電
圧ＤＣバイアス源１５によって駆動電流が供給される。
トランジスタＱ１１に流れる電流は、スイッチングＭＯ
Ｓトランジスタをオンオフさせることによって制御さ
れ、レーザダイオード４に電流が供給しないときは、ト
ランジスタＱ１１に流れる電流を完全にオフとすること
ができるので、電力消費を小さくできる。
【００１５】図２は図１の電流切替回路の詳細回路を示
す図である。図２において、１５はトランジスタＱ１１
のベース電流を制御するＤＣバイアス源であり、図１に
おけるＤＣバイアス源の部分の詳細回路を示したもので
ある。図２において、１は電源、Ｑ１１はバイポーラト
ランジスタ、Ｍ２１はスイッチング用ｎチャネルＭＯＳ
トランジスタ、３はスイッチング用ＭＯＳトランジスタ
Ｍ２１のゲートを制御するデータ信号が入力するデータ
入力端子、４はトランジスタＱ１１に流れる電流によっ
て駆動され、プリンタ等に使用されるレーザダイオー
ド、１５はトランジスタＱ１１のベース電流を制御する
ＤＣバイアス源である。Ｑ２２はバイポーラトランジス
タであり、トランジスタＱ１１とカレントミラー回路を
構成している。トランジスタＱ１１とトランジスタＱ２
２の電流比をｎ：１とすることによって、トランジスタ
Ｑ２２に流れる電流をトランジスタＱ１１の１／ｎにで
きるのでトランジスタＱ２２は小さな電流が流れるトラ
ンジスタで良い。２５はトランジスタＱ２２に定電流を
供給する定電流源である。定電流源２５の一端は電源１
に接続され、その他端はトランジスタＱ２２のコレクタ
電極に接続される。トランジスタＱ２２のベース電極は
トランジスタＱ１１のベース電極に接続されると共に、
トランジスタＱ２２のコレクタ電極にも接続される。Ｍ
２２はＭＯＳトランジスタであり、そのゲート電極には
電源５から電源電圧が印加され、ドレイン電極はトラン
ジスタＱ２２のエミッタ電極に接続される。そのソース
電極は接地される。
す図である。図２において、１５はトランジスタＱ１１
のベース電流を制御するＤＣバイアス源であり、図１に
おけるＤＣバイアス源の部分の詳細回路を示したもので
ある。図２において、１は電源、Ｑ１１はバイポーラト
ランジスタ、Ｍ２１はスイッチング用ｎチャネルＭＯＳ
トランジスタ、３はスイッチング用ＭＯＳトランジスタ
Ｍ２１のゲートを制御するデータ信号が入力するデータ
入力端子、４はトランジスタＱ１１に流れる電流によっ
て駆動され、プリンタ等に使用されるレーザダイオー
ド、１５はトランジスタＱ１１のベース電流を制御する
ＤＣバイアス源である。Ｑ２２はバイポーラトランジス
タであり、トランジスタＱ１１とカレントミラー回路を
構成している。トランジスタＱ１１とトランジスタＱ２
２の電流比をｎ：１とすることによって、トランジスタ
Ｑ２２に流れる電流をトランジスタＱ１１の１／ｎにで
きるのでトランジスタＱ２２は小さな電流が流れるトラ
ンジスタで良い。２５はトランジスタＱ２２に定電流を
供給する定電流源である。定電流源２５の一端は電源１
に接続され、その他端はトランジスタＱ２２のコレクタ
電極に接続される。トランジスタＱ２２のベース電極は
トランジスタＱ１１のベース電極に接続されると共に、
トランジスタＱ２２のコレクタ電極にも接続される。Ｍ
２２はＭＯＳトランジスタであり、そのゲート電極には
電源５から電源電圧が印加され、ドレイン電極はトラン
ジスタＱ２２のエミッタ電極に接続される。そのソース
電極は接地される。
【００１６】以下に、図２の動作について説明する。定
電圧ＤＣバイアス源１５の回路においては、ＭＯＳトラ
ンジスタＭ２２のゲート電極に電源５から正電圧が常時
印加されているのでＭＯＳトランジスタＭ２２は常時オ
ンの状態にある。このＭＯＳトランジスタＭ２２は抵抗
素子として動作しトランジスタＱ２２に所定値以上の電
流が流れるのを阻止する。またトランジスタＱ２２のコ
レクタ電極には定電流源２５から常時定電流Ｉ2が供給
されるので、トランジスタＱ２２は常時オンの状態にあ
る。前述したように、トランジスタＱ２２を流れる電流
はトランジスタＱ１１の１／ｎであるので電流Ｉ2を小
さくでき、従来の回路と比べ電力消費をはるかに小さく
できる。このときに、ＭＯＳトランジスタＭ２１とＭＯ
ＳトランジスタＭ２２の抵抗比は１：ｎとなるように設
定される。言い換えると、ＭＯＳトランジスタＭ２１の
抵抗値は小さく大電流をレーザダイオード４に供給で
き、ＭＯＳトランジスタＭ２２の抵抗値は大きくトラン
ジスタＱ２２に流れる電流を小さくしている。トランジ
スタＱ２２のベース電極はトランジスタＱ１１のベース
電極に接続されているので、トランジスタＱ１１のベー
ス電極には常時トランジスタＱ２２のベース電極と同じ
電圧が印加されている。
電圧ＤＣバイアス源１５の回路においては、ＭＯＳトラ
ンジスタＭ２２のゲート電極に電源５から正電圧が常時
印加されているのでＭＯＳトランジスタＭ２２は常時オ
ンの状態にある。このＭＯＳトランジスタＭ２２は抵抗
素子として動作しトランジスタＱ２２に所定値以上の電
流が流れるのを阻止する。またトランジスタＱ２２のコ
レクタ電極には定電流源２５から常時定電流Ｉ2が供給
されるので、トランジスタＱ２２は常時オンの状態にあ
る。前述したように、トランジスタＱ２２を流れる電流
はトランジスタＱ１１の１／ｎであるので電流Ｉ2を小
さくでき、従来の回路と比べ電力消費をはるかに小さく
できる。このときに、ＭＯＳトランジスタＭ２１とＭＯ
ＳトランジスタＭ２２の抵抗比は１：ｎとなるように設
定される。言い換えると、ＭＯＳトランジスタＭ２１の
抵抗値は小さく大電流をレーザダイオード４に供給で
き、ＭＯＳトランジスタＭ２２の抵抗値は大きくトラン
ジスタＱ２２に流れる電流を小さくしている。トランジ
スタＱ２２のベース電極はトランジスタＱ１１のベース
電極に接続されているので、トランジスタＱ１１のベー
ス電極には常時トランジスタＱ２２のベース電極と同じ
電圧が印加されている。
【００１７】このような状態において、論理「Ｈ」を有
するデータ信号がデータ入力端子３に入力すると、ＭＯ
ＳトランジスタＭ２１がオンし、それによってトランジ
スタＱ１１もオンし、レーザダイオード４に駆動電流Ｉ
1を供給する。
するデータ信号がデータ入力端子３に入力すると、ＭＯ
ＳトランジスタＭ２１がオンし、それによってトランジ
スタＱ１１もオンし、レーザダイオード４に駆動電流Ｉ
1を供給する。
【００１８】一方、データ信号が論理「Ｌ」に変化する
と、ＭＯＳトランジスタＭ２１がオフし、それによって
トランジスタＱ１１もオフし、レーザダイオード４に供
給されていた駆動電流Ｉ1は消失する。
と、ＭＯＳトランジスタＭ２１がオフし、それによって
トランジスタＱ１１もオフし、レーザダイオード４に供
給されていた駆動電流Ｉ1は消失する。
【００１９】このように、実施の形態１による電流切替
回路においては、レーザダイオード４を駆動する大電流
はデータ信号が論理「Ｌ」になると完全に消失するので
電力消費を小さくできる。さらに、ＭＯＳトランジスタ
Ｍ２１は従来のバイポーラトランジスタのように大きな
ベースエミッタ間電圧を有しないのでトランジスタＱ１
１のダイナミックレンジを大きく取ることができる。
回路においては、レーザダイオード４を駆動する大電流
はデータ信号が論理「Ｌ」になると完全に消失するので
電力消費を小さくできる。さらに、ＭＯＳトランジスタ
Ｍ２１は従来のバイポーラトランジスタのように大きな
ベースエミッタ間電圧を有しないのでトランジスタＱ１
１のダイナミックレンジを大きく取ることができる。
【００２０】たとえば、図１５に示すような従来の回路
においては、トランジスタＱ８のコレクタ・エミッタ間
電圧が０．５Ｖ程度であり、抵抗Ｒの電圧降下が０．２
Ｖ程度の合計で０．７Ｖ程度の電圧降下があるのに対し
て、本発明で用いられるＭＯＳトランジスタのドレイン
・ソース間電圧は０．２Ｖ程度であるので、バイポーラ
トランジスタを用いるのに比べ、ダイナミックレンジを
ほぼ０．５Ｖ程度大きくすることができる。
においては、トランジスタＱ８のコレクタ・エミッタ間
電圧が０．５Ｖ程度であり、抵抗Ｒの電圧降下が０．２
Ｖ程度の合計で０．７Ｖ程度の電圧降下があるのに対し
て、本発明で用いられるＭＯＳトランジスタのドレイン
・ソース間電圧は０．２Ｖ程度であるので、バイポーラ
トランジスタを用いるのに比べ、ダイナミックレンジを
ほぼ０．５Ｖ程度大きくすることができる。
【００２１】かつ、従来の回路においては、データ入力
端子３の中心電位は、トランジスタＱ８１のベース・エ
ミッタ間電圧０．７Ｖ程度が加算されるので、０．２＋
０．５＋０．７＝１．４Ｖ程度となる。一方、本発明に
おいては、データ入力端子３の中心電位をゲート・ソー
ス間電圧であるほぼ０．４Ｖ程度にすることができるの
で、従来の回路と比べて１Ｖも低い値とすることができ
る。
端子３の中心電位は、トランジスタＱ８１のベース・エ
ミッタ間電圧０．７Ｖ程度が加算されるので、０．２＋
０．５＋０．７＝１．４Ｖ程度となる。一方、本発明に
おいては、データ入力端子３の中心電位をゲート・ソー
ス間電圧であるほぼ０．４Ｖ程度にすることができるの
で、従来の回路と比べて１Ｖも低い値とすることができ
る。
【００２２】実施の形態２．図３は本発明の実施の形態
２の電流切替回路を示す図である。図３において、１５
はトランジスタＱ１１のベース電流を制御するＤＣバイ
アス源であり、図１におけるＤＣバイアス源１５の他の
詳細回路を示したものである。図３において、負荷レー
ザダイオード４とトランジスタＱ１１を含む主回路は図
１と同じであるので説明を省略する。図３において、Ｑ
２２はバイポーラトランジスタであり、トランジスタＱ
１１とカレントミラー回路を構成している。トランジス
タＱ１１とトランジスタＱ２２の電流比をｎ：１とする
ことによって、トランジスタＱ２２に流れる電流をトラ
ンジスタＱ１１の１／ｎにできるのでトランジスタＱ２
２は小さな電流が流れるトランジスタで良い。２５はト
ランジスタＱ２２に定電流を供給する定電流源である。
トランジスタＱ３２はトランジスタＱ１１およびトラン
ジスタＱ２２にベース電流を供給するためのバイポーラ
トランジスタである。トランジスタＱ２２のコレクタは
電源Ｖｃｃに接続され、そのエミッタはトランジスタＱ
１１およびトランジスタＱ２２の共通ベースに接続さ
れ、そのベース電極は定電流源２５に接続されている。
トランジスタＱ２２のコレクタ電極は定電流源２５に接
続され、ベース電極はトランジスタＱ１１のベース電極
に接続される。Ｍ２２はＭＯＳトランジスタであり、そ
のゲート電極には電源５から正の電圧が印加され、ドレ
イン電極はトランジスタＱ２２のエミッタ電極に接続さ
れる。そのソース電極は接地される。
２の電流切替回路を示す図である。図３において、１５
はトランジスタＱ１１のベース電流を制御するＤＣバイ
アス源であり、図１におけるＤＣバイアス源１５の他の
詳細回路を示したものである。図３において、負荷レー
ザダイオード４とトランジスタＱ１１を含む主回路は図
１と同じであるので説明を省略する。図３において、Ｑ
２２はバイポーラトランジスタであり、トランジスタＱ
１１とカレントミラー回路を構成している。トランジス
タＱ１１とトランジスタＱ２２の電流比をｎ：１とする
ことによって、トランジスタＱ２２に流れる電流をトラ
ンジスタＱ１１の１／ｎにできるのでトランジスタＱ２
２は小さな電流が流れるトランジスタで良い。２５はト
ランジスタＱ２２に定電流を供給する定電流源である。
トランジスタＱ３２はトランジスタＱ１１およびトラン
ジスタＱ２２にベース電流を供給するためのバイポーラ
トランジスタである。トランジスタＱ２２のコレクタは
電源Ｖｃｃに接続され、そのエミッタはトランジスタＱ
１１およびトランジスタＱ２２の共通ベースに接続さ
れ、そのベース電極は定電流源２５に接続されている。
トランジスタＱ２２のコレクタ電極は定電流源２５に接
続され、ベース電極はトランジスタＱ１１のベース電極
に接続される。Ｍ２２はＭＯＳトランジスタであり、そ
のゲート電極には電源５から正の電圧が印加され、ドレ
イン電極はトランジスタＱ２２のエミッタ電極に接続さ
れる。そのソース電極は接地される。
【００２３】以下に、図３の動作について説明する。定
電圧ＤＣバイアス源１５の回路においては、ＭＯＳトラ
ンジスタＭ２２のゲート電極に電源５から正電圧が常時
印加されているのでＭＯＳトランジスタＭ２２は常時オ
ンの状態にある。このＭＯＳトランジスタＭ２２は抵抗
素子として動作しトランジスタＱ２２に所定値以上の電
流が流れるのを阻止する。またトランジスタＱ２２のコ
レクタ電極には定電流源２５から常時定電流Ｉ2が供給
されるので、トランジスタＱ２２は常時オンの状態にあ
る。前述したように、トランジスタＱ２２を流れる電流
はトランジスタＱ１１の１／ｎであるので電流Ｉ2を小
さくでき、従来の回路と比べ電力消費をはるかに小さく
できる。このときに、ＭＯＳトランジスタＭ２１とＭＯ
ＳトランジスタＭ２２の抵抗比は１：ｎとなるように設
定される。言い換えると、ＭＯＳトランジスタＭ２１の
抵抗値は小さく大電流をレーザダイオード４に供給で
き、ＭＯＳトランジスタＭ２２の抵抗値は大きくトラン
ジスタＱ２２に流れる電流を小さくしている。トランジ
スタＱ２２のベース電極は、トランジスタＱ１１のベー
ス電極に接続されており、トランジスタＱ３２のエミッ
タから常時ベース電流が供給されている。
電圧ＤＣバイアス源１５の回路においては、ＭＯＳトラ
ンジスタＭ２２のゲート電極に電源５から正電圧が常時
印加されているのでＭＯＳトランジスタＭ２２は常時オ
ンの状態にある。このＭＯＳトランジスタＭ２２は抵抗
素子として動作しトランジスタＱ２２に所定値以上の電
流が流れるのを阻止する。またトランジスタＱ２２のコ
レクタ電極には定電流源２５から常時定電流Ｉ2が供給
されるので、トランジスタＱ２２は常時オンの状態にあ
る。前述したように、トランジスタＱ２２を流れる電流
はトランジスタＱ１１の１／ｎであるので電流Ｉ2を小
さくでき、従来の回路と比べ電力消費をはるかに小さく
できる。このときに、ＭＯＳトランジスタＭ２１とＭＯ
ＳトランジスタＭ２２の抵抗比は１：ｎとなるように設
定される。言い換えると、ＭＯＳトランジスタＭ２１の
抵抗値は小さく大電流をレーザダイオード４に供給で
き、ＭＯＳトランジスタＭ２２の抵抗値は大きくトラン
ジスタＱ２２に流れる電流を小さくしている。トランジ
スタＱ２２のベース電極は、トランジスタＱ１１のベー
ス電極に接続されており、トランジスタＱ３２のエミッ
タから常時ベース電流が供給されている。
【００２４】実施の形態２のように、トランジスタＱ２
２のベース電極とコレクタ電極とが接続された回路にお
いて、トランジスタＱ２２のベースに流れる電流を無視
すると、トランジスタＱ１１のベース電極に供給される
電流ＩB1は定電流源２５から供給される電流ＩB0にほぼ
等しくなりＩB1＝ＩB0と表される。電流ＩB1はトランジ
スタＱ１１のベース電極に供給される電流であり、トラ
ンジスタＱ２２に供給される電流Ｉ2と比べるとほぼ１
／１０であるので（電流ＩB1＝ＩB0＝Ｉ1／ｈfe、Ｉ1＝
ｎＩ2、従って電流ＩB0＝（ｎ／ｈfe）Ｉ2＝Ｉ2／１０
（ｎ＝１０、ｈfe＝１００と仮定する）程度となる。従
って、電流ＩB1を定電流源２５から直接供給すると電流
ＩB1の変動によって電流Ｉ2が変動し、カレントミラー
比が変動し、そのために駆動電流Ｉ1が変動することに
なる。
２のベース電極とコレクタ電極とが接続された回路にお
いて、トランジスタＱ２２のベースに流れる電流を無視
すると、トランジスタＱ１１のベース電極に供給される
電流ＩB1は定電流源２５から供給される電流ＩB0にほぼ
等しくなりＩB1＝ＩB0と表される。電流ＩB1はトランジ
スタＱ１１のベース電極に供給される電流であり、トラ
ンジスタＱ２２に供給される電流Ｉ2と比べるとほぼ１
／１０であるので（電流ＩB1＝ＩB0＝Ｉ1／ｈfe、Ｉ1＝
ｎＩ2、従って電流ＩB0＝（ｎ／ｈfe）Ｉ2＝Ｉ2／１０
（ｎ＝１０、ｈfe＝１００と仮定する）程度となる。従
って、電流ＩB1を定電流源２５から直接供給すると電流
ＩB1の変動によって電流Ｉ2が変動し、カレントミラー
比が変動し、そのために駆動電流Ｉ1が変動することに
なる。
【００２５】この実施の形態３においては、トランジス
タＱ３２を設け、トランジスタ３２のエミッタ電極か
ら、トランジスタＱ１１とトランジスタＱ２２の共通ベ
ース電極にバイアス電流を供給している。トランジスタ
Ｑ３２のエミッタ電極はトランジスタＱ１１およびトラ
ンジスタＱ２２にベース電流を供給している。トランジ
スタＱ２２のベースに流れる電流（ほぼＩB1／ｎ）を無
視すると、トランジスタＱ１１のベース電極に供給され
る電流ＩB1はトランジスタＱ３２に供給される電流ＩE
にほぼ等しくなりＩB1＝ＩEと表される。一方、トラン
ジスタＱ３２のベース電流ＩB0はエミッタ電流ＩEの１
／ｈfeとなるので、電流ＩB1の変動が電流Ｉ2に与える
影響が小さくなる。
タＱ３２を設け、トランジスタ３２のエミッタ電極か
ら、トランジスタＱ１１とトランジスタＱ２２の共通ベ
ース電極にバイアス電流を供給している。トランジスタ
Ｑ３２のエミッタ電極はトランジスタＱ１１およびトラ
ンジスタＱ２２にベース電流を供給している。トランジ
スタＱ２２のベースに流れる電流（ほぼＩB1／ｎ）を無
視すると、トランジスタＱ１１のベース電極に供給され
る電流ＩB1はトランジスタＱ３２に供給される電流ＩE
にほぼ等しくなりＩB1＝ＩEと表される。一方、トラン
ジスタＱ３２のベース電流ＩB0はエミッタ電流ＩEの１
／ｈfeとなるので、電流ＩB1の変動が電流Ｉ2に与える
影響が小さくなる。
【００２６】実施の形態３においては、このようなトラ
ンジスタＱ１１のベース電流の変動に伴って生じるカレ
ントミラー比の変動を押さえ、レーザダイオード４に一
定の電流を供給できる。以下にその根拠を説明する。ト
ランジスタＱ３２において、ＩB0＝ＩE/ｈfe＝ＩB1／ｈ
feとなるので、電流ＩB1の変化によるトランジスタＱ２
２を流れる電流Ｉ2への影響ＩB0／Ｉ2は、ＩB1＝Ｉ1／
ｈfe、Ｉ1＝ｎＩ2であるので、ＩB0／Ｉ2＝ｎＩB0／Ｉ1
＝ｎＩE／Ｉ1ｈfe＝ｎＩB1／Ｉ1ｈfe＝ｎＩ1／Ｉ1ｈfe
×ｈfe＝ｎ／（ｈfe×ｈfe）となる。従って、カレント
ミラー比を１０、トランジスタのｈfeを１００と仮定す
ると、Ｉ2に対するＩB0の変動比は１／１０００とな
る。このようにトランジスタＱ３２を設けることによっ
て、Ｉ2に対するＩB0の変動比は１／１０から１／１０
００となるので、レーザダイオード４に一定の電流を供
給できる。
ンジスタＱ１１のベース電流の変動に伴って生じるカレ
ントミラー比の変動を押さえ、レーザダイオード４に一
定の電流を供給できる。以下にその根拠を説明する。ト
ランジスタＱ３２において、ＩB0＝ＩE/ｈfe＝ＩB1／ｈ
feとなるので、電流ＩB1の変化によるトランジスタＱ２
２を流れる電流Ｉ2への影響ＩB0／Ｉ2は、ＩB1＝Ｉ1／
ｈfe、Ｉ1＝ｎＩ2であるので、ＩB0／Ｉ2＝ｎＩB0／Ｉ1
＝ｎＩE／Ｉ1ｈfe＝ｎＩB1／Ｉ1ｈfe＝ｎＩ1／Ｉ1ｈfe
×ｈfe＝ｎ／（ｈfe×ｈfe）となる。従って、カレント
ミラー比を１０、トランジスタのｈfeを１００と仮定す
ると、Ｉ2に対するＩB0の変動比は１／１０００とな
る。このようにトランジスタＱ３２を設けることによっ
て、Ｉ2に対するＩB0の変動比は１／１０から１／１０
００となるので、レーザダイオード４に一定の電流を供
給できる。
【００２７】このような状態において、論理「Ｈ」を有
するデータ信号がデータ入力端子３に入力すると、ＭＯ
ＳトランジスタＭ２１がオンし、それによってトランジ
スタＱ１１もオンし、レーザダイオード４に駆動電流Ｉ
1を供給する。
するデータ信号がデータ入力端子３に入力すると、ＭＯ
ＳトランジスタＭ２１がオンし、それによってトランジ
スタＱ１１もオンし、レーザダイオード４に駆動電流Ｉ
1を供給する。
【００２８】一方、データ信号が論理「Ｌ」に変化する
と、ＭＯＳトランジスタＭ２１がオフし、それによって
トランジスタＱ１１もオフし、レーザダイオード４に供
給されていた駆動電流Ｉ1は消失する。
と、ＭＯＳトランジスタＭ２１がオフし、それによって
トランジスタＱ１１もオフし、レーザダイオード４に供
給されていた駆動電流Ｉ1は消失する。
【００２９】このように、実施の形態１による電流切替
回路においては、レーザダイオード４を駆動する大電流
はデータ信号が論理「Ｌ」になると完全に消失する。一
方、トランジスタＱ２２の電流は流れ続けるが電流が小
さいので電流切替回路全体としては電力消費を小さくで
きる。さらに、ＭＯＳトランジスタＭ２１は従来のバイ
ポーラトランジスタのように大きなベースエミッタ間電
圧を有しないのでトランジスタＱ１１のダイナミックレ
ンジを大きく取ることができる。
回路においては、レーザダイオード４を駆動する大電流
はデータ信号が論理「Ｌ」になると完全に消失する。一
方、トランジスタＱ２２の電流は流れ続けるが電流が小
さいので電流切替回路全体としては電力消費を小さくで
きる。さらに、ＭＯＳトランジスタＭ２１は従来のバイ
ポーラトランジスタのように大きなベースエミッタ間電
圧を有しないのでトランジスタＱ１１のダイナミックレ
ンジを大きく取ることができる。
【００３０】たとえば、図１５に示すような従来の回路
においては、トランジスタＱ８のコレクタ・エミッタ間
電圧が０．５Ｖ程度であり、抵抗Ｒの電圧降下が０．２
Ｖ程度の合計で０．７Ｖ程度の電圧降下があるのに対し
て、本発明で用いられるＭＯＳトランジスタのドレイン
・ソース間電圧は０．２Ｖ程度であるので、バイポーラ
トランジスタを用いるのに比べ、ダイナミックレンジを
ほぼ０．５Ｖ程度大きくすることができる。
においては、トランジスタＱ８のコレクタ・エミッタ間
電圧が０．５Ｖ程度であり、抵抗Ｒの電圧降下が０．２
Ｖ程度の合計で０．７Ｖ程度の電圧降下があるのに対し
て、本発明で用いられるＭＯＳトランジスタのドレイン
・ソース間電圧は０．２Ｖ程度であるので、バイポーラ
トランジスタを用いるのに比べ、ダイナミックレンジを
ほぼ０．５Ｖ程度大きくすることができる。
【００３１】かつ、従来の回路においては、データ入力
端子３の中心電位は、トランジスタＱ４１のベース・エ
ミッタ間電圧０．７Ｖ程度が加算されるので、０．２＋
０．５＋０．７＝１．４Ｖ程度となる。一方、本発明に
おいては、データ入力端子３の中心電位をゲート・ソー
ス間電圧であるほぼ０．４Ｖ程度にすることができるの
で、従来の回路と比べて１Ｖも低い値とすることができ
る。
端子３の中心電位は、トランジスタＱ４１のベース・エ
ミッタ間電圧０．７Ｖ程度が加算されるので、０．２＋
０．５＋０．７＝１．４Ｖ程度となる。一方、本発明に
おいては、データ入力端子３の中心電位をゲート・ソー
ス間電圧であるほぼ０．４Ｖ程度にすることができるの
で、従来の回路と比べて１Ｖも低い値とすることができ
る。
【００３２】さらに、第１の電極が第１の電源に接続さ
れ、第２の電極が第１のタイプの第１のバイポーラトラ
ンジスタの第３の電極に接続され、第３の電極が定電流
源の他端に接続された第１のタイプの第３のバイポーラ
トランジスタを設けたので、トランジスタＱ１１が立ち
上がるときにトランジスタＱ３２を介してトランジスタ
Ｑ１１のベース電極に急激な変化の電流を供給できる。
従って、実施の形態１の発明に加えて、さらに、レーザ
ダイオードに流れる駆動電流の立ち上がり時の波形を歪
まないようにできる。
れ、第２の電極が第１のタイプの第１のバイポーラトラ
ンジスタの第３の電極に接続され、第３の電極が定電流
源の他端に接続された第１のタイプの第３のバイポーラ
トランジスタを設けたので、トランジスタＱ１１が立ち
上がるときにトランジスタＱ３２を介してトランジスタ
Ｑ１１のベース電極に急激な変化の電流を供給できる。
従って、実施の形態１の発明に加えて、さらに、レーザ
ダイオードに流れる駆動電流の立ち上がり時の波形を歪
まないようにできる。
【００３３】実施の形態３．図４は、本発明の実施の形
態３の電流切替回路を示す図である。図４において、１
５はトランジスタＱ１１のベース電流を制御するＤＣバ
イアス源であり、図１におけるＤＣバイアス源１５の他
の詳細回路を示したものである。図４において、負荷レ
ーザダイオード４とトランジスタＱ１１を含む主回路は
図１と同じであるので説明を省略する。図４において、
Ｑ２２はバイポーラトランジスタであり、トランジスタ
Ｑ１１とカレントミラー回路を構成している。トランジ
スタＱ１１とトランジスタＱ２２の電流比をｎ：１とす
ることによって、トランジスタＱ２２に流れる電流をト
ランジスタＱ１１の１／ｎにできるのでトランジスタＱ
２２は小さな電流が流れるトランジスタで良い。２５は
トランジスタＱ２２に定電流を供給する定電流源であ
る。トランジスタＱ２２のコレクタ電極は定電流源２５
に接続され、ベース電極はトランジスタＱ１１のベース
電極に接続されると共に、トランジスタＱ２２のコレク
タ電極にも接続される。Ｍ２２はＭＯＳトランジスタで
あり、そのゲート電極には電源５から電源電圧が印加さ
れ、ドレイン電極はトランジスタＱ２２のエミッタ電極
に接続される。そのソース電極は接地される。
態３の電流切替回路を示す図である。図４において、１
５はトランジスタＱ１１のベース電流を制御するＤＣバ
イアス源であり、図１におけるＤＣバイアス源１５の他
の詳細回路を示したものである。図４において、負荷レ
ーザダイオード４とトランジスタＱ１１を含む主回路は
図１と同じであるので説明を省略する。図４において、
Ｑ２２はバイポーラトランジスタであり、トランジスタ
Ｑ１１とカレントミラー回路を構成している。トランジ
スタＱ１１とトランジスタＱ２２の電流比をｎ：１とす
ることによって、トランジスタＱ２２に流れる電流をト
ランジスタＱ１１の１／ｎにできるのでトランジスタＱ
２２は小さな電流が流れるトランジスタで良い。２５は
トランジスタＱ２２に定電流を供給する定電流源であ
る。トランジスタＱ２２のコレクタ電極は定電流源２５
に接続され、ベース電極はトランジスタＱ１１のベース
電極に接続されると共に、トランジスタＱ２２のコレク
タ電極にも接続される。Ｍ２２はＭＯＳトランジスタで
あり、そのゲート電極には電源５から電源電圧が印加さ
れ、ドレイン電極はトランジスタＱ２２のエミッタ電極
に接続される。そのソース電極は接地される。
【００３４】Ｑ３１はバイポーラトランジスタ、Ｍ３１
はＭＯＳトランジスタである。トランジスタＱ３１およ
びＭＯＳトランジスタＭ３１は直列に接続され、ＭＯＳ
トランジスタＭ２１がオフのときにＭＯＳトランジスタ
Ｍ３１がオンするように構成されている。具体的には、
トランジスタＱ３１のコレクタ電極はトランジスタＱ１
１とトランジスタＱ２２の共通ベース電極に接続され、
トランジスタＱ３１のベース電極とコレクタ電極は互い
に接続され、そのエミッタ電極はＭＯＳトランジスタＭ
３１のドレイン電極に接続される。ＭＯＳトランジスタ
Ｍ３１のソース電極は接地され、そのゲート電極には入
力端子３からの信号をインバータ３３で反転した信号が
印加される。
はＭＯＳトランジスタである。トランジスタＱ３１およ
びＭＯＳトランジスタＭ３１は直列に接続され、ＭＯＳ
トランジスタＭ２１がオフのときにＭＯＳトランジスタ
Ｍ３１がオンするように構成されている。具体的には、
トランジスタＱ３１のコレクタ電極はトランジスタＱ１
１とトランジスタＱ２２の共通ベース電極に接続され、
トランジスタＱ３１のベース電極とコレクタ電極は互い
に接続され、そのエミッタ電極はＭＯＳトランジスタＭ
３１のドレイン電極に接続される。ＭＯＳトランジスタ
Ｍ３１のソース電極は接地され、そのゲート電極には入
力端子３からの信号をインバータ３３で反転した信号が
印加される。
【００３５】以下に、図４の動作について説明する。定
電圧ＤＣバイアス源１５の回路においては、ＭＯＳトラ
ンジスタＭ２２のゲート電極に電源５から正電圧が常時
印加されているのでＭＯＳトランジスタＭ２２は常時オ
ンの状態にある。このＭＯＳトランジスタＭ２２は抵抗
素子として動作しトランジスタＱ２２に所定値以上の電
流が流れるのを阻止する。またトランジスタＱ２２のコ
レクタ電極には定電流源２５から常時定電流Ｉ2が供給
されるので、トランジスタＱ２２は常時オンの状態にあ
る。前述したように、トランジスタＱ２２を流れる電流
はトランジスタＱ１１の１／ｎであるので電流Ｉ2を小
さくでき、従来の回路と比べ電力消費をはるかに小さく
できる。このときに、ＭＯＳトランジスタＭ２１とＭＯ
ＳトランジスタＭ２２の抵抗比は１：ｎとなるように設
定される。
電圧ＤＣバイアス源１５の回路においては、ＭＯＳトラ
ンジスタＭ２２のゲート電極に電源５から正電圧が常時
印加されているのでＭＯＳトランジスタＭ２２は常時オ
ンの状態にある。このＭＯＳトランジスタＭ２２は抵抗
素子として動作しトランジスタＱ２２に所定値以上の電
流が流れるのを阻止する。またトランジスタＱ２２のコ
レクタ電極には定電流源２５から常時定電流Ｉ2が供給
されるので、トランジスタＱ２２は常時オンの状態にあ
る。前述したように、トランジスタＱ２２を流れる電流
はトランジスタＱ１１の１／ｎであるので電流Ｉ2を小
さくでき、従来の回路と比べ電力消費をはるかに小さく
できる。このときに、ＭＯＳトランジスタＭ２１とＭＯ
ＳトランジスタＭ２２の抵抗比は１：ｎとなるように設
定される。
【００３６】言い換えると、ＭＯＳトランジスタＭ２１
の抵抗値は小さく大電流をレーザダイオード４に供給で
き、ＭＯＳトランジスタＭ２２の抵抗値は大きくトラン
ジスタＱ２２に流れる電流を小さくしている。トランジ
スタＱ２２のベース電極はトランジスタＱ１１のベース
電極に互いに接続されており、定電流源２５からこの共
通ベースに常時ベース電流が供給されている。入力信号
はＭＯＳトランジスタＭ２１のゲート電極に直接印加さ
れると共に、インバータ３３を介して反転された入力信
号がトランジスタＱ３１のゲート電極に印加される。従
って、入力信号が論理「Ｈ」のときにＭＯＳトランジス
タＭ３１のゲートには論理「Ｌ」が入力されるので、Ｍ
ＯＳトランジスタＭ２１がオンの時はＭＯＳトランジス
タＭ３１はオフとなり、一方、入力信号が論理「Ｌ」の
ときにＭＯＳトランジスタＭ３１のゲートには論理
「Ｈ」が入力されるので、ＭＯＳトランジスタＭ２１で
オフとなりＭＯＳトランジスタＭ３１はオンとなる。
の抵抗値は小さく大電流をレーザダイオード４に供給で
き、ＭＯＳトランジスタＭ２２の抵抗値は大きくトラン
ジスタＱ２２に流れる電流を小さくしている。トランジ
スタＱ２２のベース電極はトランジスタＱ１１のベース
電極に互いに接続されており、定電流源２５からこの共
通ベースに常時ベース電流が供給されている。入力信号
はＭＯＳトランジスタＭ２１のゲート電極に直接印加さ
れると共に、インバータ３３を介して反転された入力信
号がトランジスタＱ３１のゲート電極に印加される。従
って、入力信号が論理「Ｈ」のときにＭＯＳトランジス
タＭ３１のゲートには論理「Ｌ」が入力されるので、Ｍ
ＯＳトランジスタＭ２１がオンの時はＭＯＳトランジス
タＭ３１はオフとなり、一方、入力信号が論理「Ｌ」の
ときにＭＯＳトランジスタＭ３１のゲートには論理
「Ｈ」が入力されるので、ＭＯＳトランジスタＭ２１で
オフとなりＭＯＳトランジスタＭ３１はオンとなる。
【００３７】このような状態において、論理「Ｈ」を有
するデータ信号がデータ入力端子３に入力すると、ＭＯ
ＳトランジスタＭ２１がオンし、それによってトランジ
スタＱ１１もオンし、レーザダイオード４に駆動電流Ｉ
1を供給する。この時には、トランジスタＱ３１とＭＯ
ＳトランジスタＭ３１の直列回路はオフになり電流は流
れない。
するデータ信号がデータ入力端子３に入力すると、ＭＯ
ＳトランジスタＭ２１がオンし、それによってトランジ
スタＱ１１もオンし、レーザダイオード４に駆動電流Ｉ
1を供給する。この時には、トランジスタＱ３１とＭＯ
ＳトランジスタＭ３１の直列回路はオフになり電流は流
れない。
【００３８】一方、データ信号が論理「Ｌ」に変化する
と、ＭＯＳトランジスタＭ２１がオフし、それによって
トランジスタＱ１１もオフし、レーザダイオード４に供
給されていた駆動電流Ｉ1は消失する。この時には、ト
ランジスタＱ３１とＭＯＳトランジスタＭ３１の直列回
路はオンになるので、トランジスタＱ１１およびトラン
ジスタＱ２２のベースに蓄えられた電荷はこの直列回路
を介して大地に放電される。従って、トランジスタＱ１
１のスイッチング速度（立ち下がり速度）が速くなり、
電流Ｉ1の電流波形の立ち下がり時の歪みが小さくな
る。
と、ＭＯＳトランジスタＭ２１がオフし、それによって
トランジスタＱ１１もオフし、レーザダイオード４に供
給されていた駆動電流Ｉ1は消失する。この時には、ト
ランジスタＱ３１とＭＯＳトランジスタＭ３１の直列回
路はオンになるので、トランジスタＱ１１およびトラン
ジスタＱ２２のベースに蓄えられた電荷はこの直列回路
を介して大地に放電される。従って、トランジスタＱ１
１のスイッチング速度（立ち下がり速度）が速くなり、
電流Ｉ1の電流波形の立ち下がり時の歪みが小さくな
る。
【００３９】この波形の一例を図７に示す。図７は、本
発明の実施の形態３における電流Ｉ1の切替え時の波形
を示す図である。従来の電流切替回路においては、入力
信号周波数が高くなるとトランジスタＱ１１がオフする
ときベースに電荷が残り、その電荷を瞬間的に再結合す
ることが困難であったので、電流波形は論理「Ｈ」状態
から論理「Ｌ」状態に遷移する時に図７の４５に示すよ
うに遅延が生じていた。そのために、電流Ｉ1の応答が
悪くレーザダイオード４に供給される駆動電流Ｉ1に歪
みが生じていた。しかしながら、本発明の実施の形態３
によれば、トランジスタＱ１１がオフするときベースに
残っていた電荷は、トランジスタＱ３１とＭＯＳトラン
ジスタＭ３１の直列回路によって瞬間的に再結合される
ので、駆動電流Ｉ1の応答は図７の４６に示すようにな
り遅延がほとんどなくなった。そのために、レーザダイ
オード４に流れる駆動電流Ｉ1に歪みが生じなくなっ
た。
発明の実施の形態３における電流Ｉ1の切替え時の波形
を示す図である。従来の電流切替回路においては、入力
信号周波数が高くなるとトランジスタＱ１１がオフする
ときベースに電荷が残り、その電荷を瞬間的に再結合す
ることが困難であったので、電流波形は論理「Ｈ」状態
から論理「Ｌ」状態に遷移する時に図７の４５に示すよ
うに遅延が生じていた。そのために、電流Ｉ1の応答が
悪くレーザダイオード４に供給される駆動電流Ｉ1に歪
みが生じていた。しかしながら、本発明の実施の形態３
によれば、トランジスタＱ１１がオフするときベースに
残っていた電荷は、トランジスタＱ３１とＭＯＳトラン
ジスタＭ３１の直列回路によって瞬間的に再結合される
ので、駆動電流Ｉ1の応答は図７の４６に示すようにな
り遅延がほとんどなくなった。そのために、レーザダイ
オード４に流れる駆動電流Ｉ1に歪みが生じなくなっ
た。
【００４０】このように、実施の形態３による電流切替
回路においては、レーザダイオード４を駆動する大電流
はデータ信号が論理「Ｌ」になると完全に消失する。一
方、トランジスタＱ２２の電流は流れ続けるが電流が小
さいので電流切替回路全体としては電力消費を小さくで
きる。また、トランジスタＱ３１およびＭＯＳトランジ
スタＭ３１を設けたので、レーザダイオード４に流れる
駆動電流の波形を歪まないようにできる。さらに、ＭＯ
ＳトランジスタＭ２１は従来のバイポーラトランジスタ
のように大きなベースエミッタ間電圧を有しないのでト
ランジスタＱ１１のダイナミックレンジを大きく取るこ
とができる。
回路においては、レーザダイオード４を駆動する大電流
はデータ信号が論理「Ｌ」になると完全に消失する。一
方、トランジスタＱ２２の電流は流れ続けるが電流が小
さいので電流切替回路全体としては電力消費を小さくで
きる。また、トランジスタＱ３１およびＭＯＳトランジ
スタＭ３１を設けたので、レーザダイオード４に流れる
駆動電流の波形を歪まないようにできる。さらに、ＭＯ
ＳトランジスタＭ２１は従来のバイポーラトランジスタ
のように大きなベースエミッタ間電圧を有しないのでト
ランジスタＱ１１のダイナミックレンジを大きく取るこ
とができる。
【００４１】たとえば、図１５に示すような従来の回路
においては、トランジスタＱ８のコレクタ・エミッタ間
電圧が０．５Ｖ程度であり、抵抗Ｒの電圧降下が０．２
Ｖ程度の合計で０．７Ｖ程度の電圧降下があるのに対し
て、本発明で用いられるＭＯＳトランジスタのドレイン
・ソース間電圧は．０．２Ｖ程度であるので、バイポー
ラトランジスタを用いるのに比べ、ダイナミックレンジ
をほぼ０．５Ｖ程度大きくすることができる。
においては、トランジスタＱ８のコレクタ・エミッタ間
電圧が０．５Ｖ程度であり、抵抗Ｒの電圧降下が０．２
Ｖ程度の合計で０．７Ｖ程度の電圧降下があるのに対し
て、本発明で用いられるＭＯＳトランジスタのドレイン
・ソース間電圧は．０．２Ｖ程度であるので、バイポー
ラトランジスタを用いるのに比べ、ダイナミックレンジ
をほぼ０．５Ｖ程度大きくすることができる。
【００４２】かつ、従来の回路においては、データ入力
端子３の中心電位は、トランジスタＱ４１のベース・エ
ミッタ間電圧０．７Ｖ程度が加算されるので、０．２＋
０．５＋０．７＝１．４Ｖ程度となる。一方、本発明に
おいては、データ入力端子３の中心電位をゲート・ソー
ス間電圧であるほぼ０．４Ｖ程度にすることができるの
で、従来の回路と比べて１Ｖも低い値とすることができ
る。
端子３の中心電位は、トランジスタＱ４１のベース・エ
ミッタ間電圧０．７Ｖ程度が加算されるので、０．２＋
０．５＋０．７＝１．４Ｖ程度となる。一方、本発明に
おいては、データ入力端子３の中心電位をゲート・ソー
ス間電圧であるほぼ０．４Ｖ程度にすることができるの
で、従来の回路と比べて１Ｖも低い値とすることができ
る。
【００４３】実施の形態４．図５は、本発明の実施の形
態４の電流切替回路を示す図である。図５において、１
５はトランジスタＱ１１のベース電流を制御するＤＣバ
イアス源であり、図１におけるＤＣバイアス源１５の他
の詳細回路を示したものである。図５において、負荷レ
ーザダイオード４とトランジスタＱ１１を含む主回路は
図１と同じであるので説明を省略する。図５において、
Ｑ２２はバイポーラトランジスタであり、トランジスタ
Ｑ１１とカレントミラー回路を構成している。トランジ
スタＱ１１とトランジスタＱ２２の電流比をｎ：１とす
ることによって、トランジスタＱ２２に流れる電流をト
ランジスタＱ１１の１／ｎにできるのでトランジスタＱ
２２は小さな電流が流れるトランジスタで良い。２５は
トランジスタＱ２２に定電流を供給する定電流源であ
る。トランジスタＱ２２のコレクタ電極は定電流源２５
に接続され、そのベース電極はトランジスタＱ１１のベ
ース電極に接続される。
態４の電流切替回路を示す図である。図５において、１
５はトランジスタＱ１１のベース電流を制御するＤＣバ
イアス源であり、図１におけるＤＣバイアス源１５の他
の詳細回路を示したものである。図５において、負荷レ
ーザダイオード４とトランジスタＱ１１を含む主回路は
図１と同じであるので説明を省略する。図５において、
Ｑ２２はバイポーラトランジスタであり、トランジスタ
Ｑ１１とカレントミラー回路を構成している。トランジ
スタＱ１１とトランジスタＱ２２の電流比をｎ：１とす
ることによって、トランジスタＱ２２に流れる電流をト
ランジスタＱ１１の１／ｎにできるのでトランジスタＱ
２２は小さな電流が流れるトランジスタで良い。２５は
トランジスタＱ２２に定電流を供給する定電流源であ
る。トランジスタＱ２２のコレクタ電極は定電流源２５
に接続され、そのベース電極はトランジスタＱ１１のベ
ース電極に接続される。
【００４４】Ｑ３２はトランジスタＱ１１およびトラン
ジスタＱ２２にベース電流を供給するためのバイポーラ
トランジスタである。トランジスタＱ３２のコレクタは
電源Ｖｃｃに接続され、そのエミッタはトランジスタＱ
１１およびトランジスタＱ２２の共通ベースに接続さ
れ、そのベース電極は定電流源２５に接続されている。
Ｍ２２はＭＯＳトランジスタであり、そのゲート電極に
は電源５から電源電圧が印加され、ドレイン電極はトラ
ンジスタＱ２２のエミッタ電極に接続される。そのソー
ス電極は接地される。
ジスタＱ２２にベース電流を供給するためのバイポーラ
トランジスタである。トランジスタＱ３２のコレクタは
電源Ｖｃｃに接続され、そのエミッタはトランジスタＱ
１１およびトランジスタＱ２２の共通ベースに接続さ
れ、そのベース電極は定電流源２５に接続されている。
Ｍ２２はＭＯＳトランジスタであり、そのゲート電極に
は電源５から電源電圧が印加され、ドレイン電極はトラ
ンジスタＱ２２のエミッタ電極に接続される。そのソー
ス電極は接地される。
【００４５】Ｑ３１はバイポーラトランジスタ、Ｍ３１
はＭＯＳトランジスタである。トランジスタＱ３１およ
びＭＯＳトランジスタＭ３１は直列に接続され、この直
列回路はＭＯＳトランジスタＭ２１がオフのときにＭＯ
ＳトランジスタＭ２１がオンするように構成されてい
る。具体的には、トランジスタＱ３１のコレクタ電極は
トランジスタＱ１１とトランジスタＱ２２の共通ベース
電極に接続され、トランジスタＱ３１のベース電極とそ
のコレクタ電極は互いに接続され、そのエミッタ電極は
ＭＯＳトランジスタＭ３１のドレイン電極に接続され
る。ＭＯＳトランジスタＭ３１のソース電極は接地さ
れ、そのゲート電極には入力端子３からの信号をインバ
ータ３３で反転した信号が印加される。
はＭＯＳトランジスタである。トランジスタＱ３１およ
びＭＯＳトランジスタＭ３１は直列に接続され、この直
列回路はＭＯＳトランジスタＭ２１がオフのときにＭＯ
ＳトランジスタＭ２１がオンするように構成されてい
る。具体的には、トランジスタＱ３１のコレクタ電極は
トランジスタＱ１１とトランジスタＱ２２の共通ベース
電極に接続され、トランジスタＱ３１のベース電極とそ
のコレクタ電極は互いに接続され、そのエミッタ電極は
ＭＯＳトランジスタＭ３１のドレイン電極に接続され
る。ＭＯＳトランジスタＭ３１のソース電極は接地さ
れ、そのゲート電極には入力端子３からの信号をインバ
ータ３３で反転した信号が印加される。
【００４６】以下に、図５の動作について説明する。定
電圧ＤＣバイアス源１５の回路においては、ＭＯＳトラ
ンジスタＭ２２のゲート電極に電源５から正電圧が常時
印加されているのでＭＯＳトランジスタＭ２２は常時オ
ンの状態にある。このＭＯＳトランジスタＭ２２は抵抗
素子として動作しトランジスタＱ２２に所定値以上の電
流が流れるのを阻止する。またトランジスタＱ２２のコ
レクタ電極には定電流源２５から常時定電流Ｉ2が供給
されるので、トランジスタＱ２２は常時オンの状態にあ
る。前述したように、トランジスタＱ２２を流れる電流
はトランジスタＱ１１の１／ｎであるので電流Ｉ2を小
さくでき、従来の回路と比べ電力消費をはるかに小さく
できる。このときに、ＭＯＳトランジスタＭ２１とＭＯ
ＳトランジスタＭ２２の抵抗比は１：ｎとなるように設
定される。言い換えると、ＭＯＳトランジスタＭ２１の
抵抗値は小さく大電流をレーザダイオード４に供給で
き、ＭＯＳトランジスタＭ２２の抵抗値は大きくトラン
ジスタＱ２２に流れる電流を小さくしている。
電圧ＤＣバイアス源１５の回路においては、ＭＯＳトラ
ンジスタＭ２２のゲート電極に電源５から正電圧が常時
印加されているのでＭＯＳトランジスタＭ２２は常時オ
ンの状態にある。このＭＯＳトランジスタＭ２２は抵抗
素子として動作しトランジスタＱ２２に所定値以上の電
流が流れるのを阻止する。またトランジスタＱ２２のコ
レクタ電極には定電流源２５から常時定電流Ｉ2が供給
されるので、トランジスタＱ２２は常時オンの状態にあ
る。前述したように、トランジスタＱ２２を流れる電流
はトランジスタＱ１１の１／ｎであるので電流Ｉ2を小
さくでき、従来の回路と比べ電力消費をはるかに小さく
できる。このときに、ＭＯＳトランジスタＭ２１とＭＯ
ＳトランジスタＭ２２の抵抗比は１：ｎとなるように設
定される。言い換えると、ＭＯＳトランジスタＭ２１の
抵抗値は小さく大電流をレーザダイオード４に供給で
き、ＭＯＳトランジスタＭ２２の抵抗値は大きくトラン
ジスタＱ２２に流れる電流を小さくしている。
【００４７】実施の形態３のように、トランジスタＱ２
２のベース電極とコレクタ電極とが接続された回路にお
いて、トランジスタＱ２２のベースに流れる電流を無視
すると、トランジスタＱ１１のベース電極に供給される
電流ＩB1は定電流源２５から供給される電流ＩB0にほぼ
等しくなりＩB1＝ＩB0と表される。電流ＩB1はトランジ
スタＱ１１のベース電極に供給される電流であり、トラ
ンジスタＱ２２に供給される電流Ｉ2と比べるとほぼ１
／１０であるので（電流ＩB1＝ＩB0＝Ｉ1／ｈfe、Ｉ1＝
ｎＩ2、従って電流ＩB0＝（ｎ／ｈfe）Ｉ2＝Ｉ2／１０
（ｎ＝１０、ｈfe＝１００と仮定する）程度となる。従
って、電流ＩB1を定電流源２５から直接供給すると電流
ＩB1の変動によって電流Ｉ2が変動し、カレントミラー
比が変動し、そのために駆動電流Ｉ1が変動することに
なる。
２のベース電極とコレクタ電極とが接続された回路にお
いて、トランジスタＱ２２のベースに流れる電流を無視
すると、トランジスタＱ１１のベース電極に供給される
電流ＩB1は定電流源２５から供給される電流ＩB0にほぼ
等しくなりＩB1＝ＩB0と表される。電流ＩB1はトランジ
スタＱ１１のベース電極に供給される電流であり、トラ
ンジスタＱ２２に供給される電流Ｉ2と比べるとほぼ１
／１０であるので（電流ＩB1＝ＩB0＝Ｉ1／ｈfe、Ｉ1＝
ｎＩ2、従って電流ＩB0＝（ｎ／ｈfe）Ｉ2＝Ｉ2／１０
（ｎ＝１０、ｈfe＝１００と仮定する）程度となる。従
って、電流ＩB1を定電流源２５から直接供給すると電流
ＩB1の変動によって電流Ｉ2が変動し、カレントミラー
比が変動し、そのために駆動電流Ｉ1が変動することに
なる。
【００４８】この実施の形態５においては、トランジス
タＱ３２を設け、トランジスタ３２のエミッタ電極か
ら、トランジスタＱ１１とトランジスタＱ２２の共通ベ
ース電極にバイアス電流を供給している。トランジスタ
Ｑ３２のエミッタ電極はトランジスタＱ１１およびトラ
ンジスタＱ２２にベース電流を供給している。トランジ
スタＱ２２のベースに流れる電流（ほぼＩB1／ｎ）を無
視すると、トランジスタＱ１１のベース電極に供給され
る電流ＩB1はトランジスタＱ３２に供給される電流ＩE
にほぼ等しくなりＩB1＝ＩEと表される。一方、トラン
ジスタＱ３２のベース電流ＩB0はエミッタ電流ＩEの１
／ｈfeとなるので、電流ＩB1の変動が電流Ｉ2に与える
影響が小さくなる。
タＱ３２を設け、トランジスタ３２のエミッタ電極か
ら、トランジスタＱ１１とトランジスタＱ２２の共通ベ
ース電極にバイアス電流を供給している。トランジスタ
Ｑ３２のエミッタ電極はトランジスタＱ１１およびトラ
ンジスタＱ２２にベース電流を供給している。トランジ
スタＱ２２のベースに流れる電流（ほぼＩB1／ｎ）を無
視すると、トランジスタＱ１１のベース電極に供給され
る電流ＩB1はトランジスタＱ３２に供給される電流ＩE
にほぼ等しくなりＩB1＝ＩEと表される。一方、トラン
ジスタＱ３２のベース電流ＩB0はエミッタ電流ＩEの１
／ｈfeとなるので、電流ＩB1の変動が電流Ｉ2に与える
影響が小さくなる。
【００４９】実施の形態４においては、このようなトラ
ンジスタＱ１１のベース電流の変動に伴って生じるカレ
ントミラー比の変動を押さえ、レーザダイオード４に一
定の電流を供給できる。以下にその根拠を説明する。ト
ランジスタＱ３２において、ＩB0＝ＩE/ｈfe＝ＩB1／ｈ
feとなるので、電流ＩB1の変化によるトランジスタＱ２
２を流れる電流Ｉ2への影響ＩB0／Ｉ2は、ＩB1＝Ｉ1／
ｈfe、Ｉ1＝ｎＩ2であるので、ＩB0／Ｉ2＝ｎＩB0／Ｉ1
＝ｎＩE／Ｉ1ｈfe＝ｎＩB1／Ｉ1ｈfe＝ｎＩ1／Ｉ1ｈfe
×ｈfe＝ｎ／（ｈfe×ｈfe）となる。従って、カレント
ミラー比を１０、トランジスタのｈfeを１００と仮定す
ると、Ｉ2に対するＩB0の変動比は１／１０００とな
る。このようにトランジスタＱ３２を設けることによっ
て、Ｉ2に対するＩB0の変動比は１／１０から１／１０
００となり、レーザダイオード４に一定の電流を供給で
きる。
ンジスタＱ１１のベース電流の変動に伴って生じるカレ
ントミラー比の変動を押さえ、レーザダイオード４に一
定の電流を供給できる。以下にその根拠を説明する。ト
ランジスタＱ３２において、ＩB0＝ＩE/ｈfe＝ＩB1／ｈ
feとなるので、電流ＩB1の変化によるトランジスタＱ２
２を流れる電流Ｉ2への影響ＩB0／Ｉ2は、ＩB1＝Ｉ1／
ｈfe、Ｉ1＝ｎＩ2であるので、ＩB0／Ｉ2＝ｎＩB0／Ｉ1
＝ｎＩE／Ｉ1ｈfe＝ｎＩB1／Ｉ1ｈfe＝ｎＩ1／Ｉ1ｈfe
×ｈfe＝ｎ／（ｈfe×ｈfe）となる。従って、カレント
ミラー比を１０、トランジスタのｈfeを１００と仮定す
ると、Ｉ2に対するＩB0の変動比は１／１０００とな
る。このようにトランジスタＱ３２を設けることによっ
て、Ｉ2に対するＩB0の変動比は１／１０から１／１０
００となり、レーザダイオード４に一定の電流を供給で
きる。
【００５０】入力信号はＭＯＳトランジスタＭ２１のゲ
ートに直接印加されると共に、インバータ３３を介して
反転された入力信号がＭＯＳトランジスタＭ３１のゲー
トに印加される。従って、入力信号が論理「Ｈ」のとき
にＭＯＳトランジスタＭ３１のゲートには論理「Ｌ」が
入力されるので、ＭＯＳトランジスタＭ２１がオンの時
はＭＯＳトランジスタＭ３１はオフとなり、一方、入力
信号が論理「Ｌ」のときにＭＯＳトランジスタＭ３１の
ゲートには論理「Ｈ」が入力されるので、ＭＯＳトラン
ジスタＭ２１がオフの時はＭＯＳトランジスタＭ３１は
オンとなる。
ートに直接印加されると共に、インバータ３３を介して
反転された入力信号がＭＯＳトランジスタＭ３１のゲー
トに印加される。従って、入力信号が論理「Ｈ」のとき
にＭＯＳトランジスタＭ３１のゲートには論理「Ｌ」が
入力されるので、ＭＯＳトランジスタＭ２１がオンの時
はＭＯＳトランジスタＭ３１はオフとなり、一方、入力
信号が論理「Ｌ」のときにＭＯＳトランジスタＭ３１の
ゲートには論理「Ｈ」が入力されるので、ＭＯＳトラン
ジスタＭ２１がオフの時はＭＯＳトランジスタＭ３１は
オンとなる。
【００５１】このような状態において、論理「Ｈ」を有
するデータ信号がデータ入力端子３に入力すると、ＭＯ
ＳトランジスタＭ２１がオンし、それによってトランジ
スタＱ１１もオンし、レーザダイオード４に駆動電流Ｉ
1を供給する。この時には、トランジスタＱ３１とＭＯ
ＳトランジスタＭ３１の直列回路はオフになり電流は流
れない。
するデータ信号がデータ入力端子３に入力すると、ＭＯ
ＳトランジスタＭ２１がオンし、それによってトランジ
スタＱ１１もオンし、レーザダイオード４に駆動電流Ｉ
1を供給する。この時には、トランジスタＱ３１とＭＯ
ＳトランジスタＭ３１の直列回路はオフになり電流は流
れない。
【００５２】一方、データ信号が論理「Ｌ」に変化する
と、ＭＯＳトランジスタＭ２１がオフし、それによって
トランジスタＱ１１もオフし、レーザダイオード４に供
給されていた駆動電流Ｉ1は消失する。この時には、ト
ランジスタＱ３１とＭＯＳトランジスタＭ３１の直列回
路はオンになるので、トランジスタＱ１１およびトラン
ジスタＱ２２のベースに蓄えられた電荷はこの直列回路
を介して大地に放電される。従って、トランジスタＱ１
１のスイッチング速度（立ち下がり速度）が速くなり、
電流Ｉ1の電流波形の立ち下がり時の歪みが小さくな
る。
と、ＭＯＳトランジスタＭ２１がオフし、それによって
トランジスタＱ１１もオフし、レーザダイオード４に供
給されていた駆動電流Ｉ1は消失する。この時には、ト
ランジスタＱ３１とＭＯＳトランジスタＭ３１の直列回
路はオンになるので、トランジスタＱ１１およびトラン
ジスタＱ２２のベースに蓄えられた電荷はこの直列回路
を介して大地に放電される。従って、トランジスタＱ１
１のスイッチング速度（立ち下がり速度）が速くなり、
電流Ｉ1の電流波形の立ち下がり時の歪みが小さくな
る。
【００５３】この波形の一例を図７に示す。図７は、さ
らに、本発明の実施の形態４における電流Ｉ1の切替え
時の波形を示す図である。従来の電流切替回路において
は、入力信号周波数が高くなるとトランジスタＱ１１が
オフするときベースに電荷が残り、その電荷を瞬間的に
再結合することが困難であったので、電流波形は論理
「Ｈ」状態から論理「Ｌ」状態に遷移する時に図７の４
５に示すように波形の遅延が生じていた。そのために、
電流Ｉ1の応答が悪くレーザダイオード４に供給される
駆動電流Ｉ1に歪みが生じていた。しかしながら、本発
明の実施の形態４によれば、トランジスタＱ１１がオフ
するときベースに残っていた電荷は、トランジスタＱ３
１とＭＯＳトランジスタＭ３１の直列回路によって瞬間
的に再結合するので、駆動電流Ｉ1の応答は図７の４６
に示すようになり遅延がほとんどなくなった。そのため
に、レーザダイオード４に流れる駆動電流Ｉ1の立ち下
がり時の歪みが生じなくなった。
らに、本発明の実施の形態４における電流Ｉ1の切替え
時の波形を示す図である。従来の電流切替回路において
は、入力信号周波数が高くなるとトランジスタＱ１１が
オフするときベースに電荷が残り、その電荷を瞬間的に
再結合することが困難であったので、電流波形は論理
「Ｈ」状態から論理「Ｌ」状態に遷移する時に図７の４
５に示すように波形の遅延が生じていた。そのために、
電流Ｉ1の応答が悪くレーザダイオード４に供給される
駆動電流Ｉ1に歪みが生じていた。しかしながら、本発
明の実施の形態４によれば、トランジスタＱ１１がオフ
するときベースに残っていた電荷は、トランジスタＱ３
１とＭＯＳトランジスタＭ３１の直列回路によって瞬間
的に再結合するので、駆動電流Ｉ1の応答は図７の４６
に示すようになり遅延がほとんどなくなった。そのため
に、レーザダイオード４に流れる駆動電流Ｉ1の立ち下
がり時の歪みが生じなくなった。
【００５４】このように、実施の形態４による電流切替
回路においては、レーザダイオード４を駆動する大電流
はデータ信号が論理「Ｌ」になると完全に消失する。一
方、トランジスタＱ２２の電流は流れ続けるがその電流
が小さいので電流切替回路全体としては電力消費を小さ
くできる。さらに、レーザダイオードに流れる駆動電流
の立ち上がり時の波形を歪まないようにでき、また、レ
ーザダイオード４に流れる駆動電流の立ち下がり時の波
形を歪まないようにできる。さらに、ＭＯＳトランジス
タＭ２１は従来のバイポーラトランジスタのように大き
なベースエミッタ間電圧を有しないのでトランジスタＱ
１１のダイナミックレンジを大きく取ることができる。
回路においては、レーザダイオード４を駆動する大電流
はデータ信号が論理「Ｌ」になると完全に消失する。一
方、トランジスタＱ２２の電流は流れ続けるがその電流
が小さいので電流切替回路全体としては電力消費を小さ
くできる。さらに、レーザダイオードに流れる駆動電流
の立ち上がり時の波形を歪まないようにでき、また、レ
ーザダイオード４に流れる駆動電流の立ち下がり時の波
形を歪まないようにできる。さらに、ＭＯＳトランジス
タＭ２１は従来のバイポーラトランジスタのように大き
なベースエミッタ間電圧を有しないのでトランジスタＱ
１１のダイナミックレンジを大きく取ることができる。
【００５５】たとえば、図１５に示すような従来の回路
においては、トランジスタＱ８のコレクタ・エミッタ間
電圧が０．５Ｖ程度であり、抵抗Ｒの電圧降下が０．２
Ｖ程度の合計で０．７Ｖ程度の電圧降下があるのに対し
て、本発明で用いられるＭＯＳトランジスタのドレイン
・ソース間電圧は０．２Ｖ程度であるので、バイポーラ
トランジスタを用いるのに比べ、ダイナミックレンジを
ほぼ０．５Ｖ程度大きくすることができる。
においては、トランジスタＱ８のコレクタ・エミッタ間
電圧が０．５Ｖ程度であり、抵抗Ｒの電圧降下が０．２
Ｖ程度の合計で０．７Ｖ程度の電圧降下があるのに対し
て、本発明で用いられるＭＯＳトランジスタのドレイン
・ソース間電圧は０．２Ｖ程度であるので、バイポーラ
トランジスタを用いるのに比べ、ダイナミックレンジを
ほぼ０．５Ｖ程度大きくすることができる。
【００５６】かつ、従来の回路においては、データ入力
端子３の中心電位は、トランジスタＱ４１のベース・エ
ミッタ間電圧０．７Ｖ程度が加算されるので、０．２＋
０．５＋０．７＝１．４Ｖ程度となる。一方、本発明に
おいては、データ入力端子３の中心電位をゲート・ソー
ス間電圧であるほぼ０．４Ｖ程度にすることができるの
で、従来の回路と比べて１Ｖも低い値とすることができ
る。
端子３の中心電位は、トランジスタＱ４１のベース・エ
ミッタ間電圧０．７Ｖ程度が加算されるので、０．２＋
０．５＋０．７＝１．４Ｖ程度となる。一方、本発明に
おいては、データ入力端子３の中心電位をゲート・ソー
ス間電圧であるほぼ０．４Ｖ程度にすることができるの
で、従来の回路と比べて１Ｖも低い値とすることができ
る。
【００５７】実施の形態５．図６は、本発明の実施の形
態５の電流切替回路を示す図である。図６は、磁気ヘッ
ド等のコイルのようなインダクタンス負荷を駆動する場
合の例を示す。図６において、１５はトランジスタＱ４
１，４２のベース電流を制御するＤＣバイアス源であ
り、図１におけるＤＣバイアス源１５の他の詳細回路を
示したもので図５の回路と同じである。もちろんＤＣバ
イアス源１５の部分を図２〜図４のような回路で置き換
えることもできる。
態５の電流切替回路を示す図である。図６は、磁気ヘッ
ド等のコイルのようなインダクタンス負荷を駆動する場
合の例を示す。図６において、１５はトランジスタＱ４
１，４２のベース電流を制御するＤＣバイアス源であ
り、図１におけるＤＣバイアス源１５の他の詳細回路を
示したもので図５の回路と同じである。もちろんＤＣバ
イアス源１５の部分を図２〜図４のような回路で置き換
えることもできる。
【００５８】図６において、トランジスタＱ４１、４２
はバイポーラトランジスタであり、それぞれトランジス
タＱ２２とカレントミラー回路を構成している。トラン
ジスタＱ４１，４２とトランジスタＱ２２の電流比をそ
れぞれｎ：ｎ：１とすることによって、トランジスタＱ
２２に流れる電流をトランジスタＱ４１，４２に流れる
電流の１／ｎにできるのでトランジスタＱ２２は小さな
電流が流れるトランジスタで良い。４１，４２はたとえ
ば、磁気ヘッド等のコイルのようなインダクタンス負荷
である。トランジスタＱ４１のコレクタはインダクタン
ス４１を介して電源１に接続される。トランジスタＱ４
１のエミッタはＭＯＳトランジスタＭ４１のドレインに
接続され、ＭＯＳトランジスタＭ４１のソースは接地さ
れる。ＭＯＳトランジスタＭ４１のゲートはデータ入力
端子３に接続される。
はバイポーラトランジスタであり、それぞれトランジス
タＱ２２とカレントミラー回路を構成している。トラン
ジスタＱ４１，４２とトランジスタＱ２２の電流比をそ
れぞれｎ：ｎ：１とすることによって、トランジスタＱ
２２に流れる電流をトランジスタＱ４１，４２に流れる
電流の１／ｎにできるのでトランジスタＱ２２は小さな
電流が流れるトランジスタで良い。４１，４２はたとえ
ば、磁気ヘッド等のコイルのようなインダクタンス負荷
である。トランジスタＱ４１のコレクタはインダクタン
ス４１を介して電源１に接続される。トランジスタＱ４
１のエミッタはＭＯＳトランジスタＭ４１のドレインに
接続され、ＭＯＳトランジスタＭ４１のソースは接地さ
れる。ＭＯＳトランジスタＭ４１のゲートはデータ入力
端子３に接続される。
【００５９】一方、トランジスタＱ４２のコレクタはイ
ンダクタンス４２を介して電源１に接続される。トラン
ジスタＱ４２のエミッタはＭＯＳトランジスタＭ４２の
ドレインに接続され、ＭＯＳトランジスタＭ４２のソー
スは接地される。ＭＯＳトランジスタＭ４２のゲートは
インバータ３３を介してデータ入力端子３に接続され
る。２５はトランジスタＱ２２に定電流を供給する定電
流源である。トランジスタＱ２２のコレクタ電極は定電
流源２５に接続され、そのベース電極はトランジスタＱ
４１，４２のベース電極に接続される。
ンダクタンス４２を介して電源１に接続される。トラン
ジスタＱ４２のエミッタはＭＯＳトランジスタＭ４２の
ドレインに接続され、ＭＯＳトランジスタＭ４２のソー
スは接地される。ＭＯＳトランジスタＭ４２のゲートは
インバータ３３を介してデータ入力端子３に接続され
る。２５はトランジスタＱ２２に定電流を供給する定電
流源である。トランジスタＱ２２のコレクタ電極は定電
流源２５に接続され、そのベース電極はトランジスタＱ
４１，４２のベース電極に接続される。
【００６０】Ｑ３２はトランジスタＱ４１，４２および
トランジスタＱ２２にベース電流を供給するためのバイ
ポーラトランジスタである。トランジスタＱ３２のコレ
クタ電極は電源Ｖｃｃに接続され、そのエミッタ電極は
トランジスタＱ４１，４２およびトランジスタＱ２２の
共通ベース電極に接続され、そのベース電極は定電流源
２５に接続されている。Ｍ２２はＭＯＳトランジスタで
あり、そのゲート電極には電源５から電源電圧が印加さ
れ、ドレイン電極はトランジスタＱ２２のエミッタ電極
に接続される。そのソース電極は接地される。
トランジスタＱ２２にベース電流を供給するためのバイ
ポーラトランジスタである。トランジスタＱ３２のコレ
クタ電極は電源Ｖｃｃに接続され、そのエミッタ電極は
トランジスタＱ４１，４２およびトランジスタＱ２２の
共通ベース電極に接続され、そのベース電極は定電流源
２５に接続されている。Ｍ２２はＭＯＳトランジスタで
あり、そのゲート電極には電源５から電源電圧が印加さ
れ、ドレイン電極はトランジスタＱ２２のエミッタ電極
に接続される。そのソース電極は接地される。
【００６１】Ｑ３１はバイポーラトランジスタ、Ｍ３１
はＭＯＳトランジスタである。トランジスタＱ３１およ
びＭＯＳトランジスタＭ３１は直列に接続されている。
具体的には、トランジスタＱ３１のコレクタ電極はトラ
ンジスタＱ４２とトランジスタＱ２２の共通ベース電極
に接続され、トランジスタＱ３１のベース電極とコレク
タ電極は互いに接続され、そのエミッタ電極はＭＯＳト
ランジスタＭ３１のドレイン電極に接続される。ＭＯＳ
トランジスタＭ３１のソース電極は接地され、そのゲー
ト電極は電源５に接続されている。
はＭＯＳトランジスタである。トランジスタＱ３１およ
びＭＯＳトランジスタＭ３１は直列に接続されている。
具体的には、トランジスタＱ３１のコレクタ電極はトラ
ンジスタＱ４２とトランジスタＱ２２の共通ベース電極
に接続され、トランジスタＱ３１のベース電極とコレク
タ電極は互いに接続され、そのエミッタ電極はＭＯＳト
ランジスタＭ３１のドレイン電極に接続される。ＭＯＳ
トランジスタＭ３１のソース電極は接地され、そのゲー
ト電極は電源５に接続されている。
【００６２】以下に、図６の動作について説明する。定
電圧ＤＣバイアス源１５の回路においては、ＭＯＳトラ
ンジスタＭ２２のゲート電極に電源５から正電圧が常時
印加されているのでＭＯＳトランジスタＭ２２は常時オ
ンの状態にある。このＭＯＳトランジスタＭ２２は抵抗
素子として動作しトランジスタＱ２２に所定値以上の電
流が流れるのを阻止する。またトランジスタＱ２２のコ
レクタ電極には定電流源２５から常時定電流Ｉ2が供給
されるので、トランジスタＱ２２は常時オンの状態にあ
る。前述したように、トランジスタＱ２２を流れる電流
はトランジスタＱ４１，４２の１／ｎであるので電流Ｉ
2を小さくでき、従来の回路と比べ電力消費をはるかに
小さくできる。このときに、ＭＯＳトランジスタＭ４
１，４２とＭＯＳトランジスタＭ２２の抵抗比はそれぞ
れ１：１：ｎとなるように設定される。言い換えると、
ＭＯＳトランジスタＭ４１，４２の抵抗値は小さく大電
流を磁気ヘッドのコイル４１，４２に供給でき、ＭＯＳ
トランジスタＭ２２の抵抗値は大きくトランジスタＱ２
２に流れる電流を小さくしている。
電圧ＤＣバイアス源１５の回路においては、ＭＯＳトラ
ンジスタＭ２２のゲート電極に電源５から正電圧が常時
印加されているのでＭＯＳトランジスタＭ２２は常時オ
ンの状態にある。このＭＯＳトランジスタＭ２２は抵抗
素子として動作しトランジスタＱ２２に所定値以上の電
流が流れるのを阻止する。またトランジスタＱ２２のコ
レクタ電極には定電流源２５から常時定電流Ｉ2が供給
されるので、トランジスタＱ２２は常時オンの状態にあ
る。前述したように、トランジスタＱ２２を流れる電流
はトランジスタＱ４１，４２の１／ｎであるので電流Ｉ
2を小さくでき、従来の回路と比べ電力消費をはるかに
小さくできる。このときに、ＭＯＳトランジスタＭ４
１，４２とＭＯＳトランジスタＭ２２の抵抗比はそれぞ
れ１：１：ｎとなるように設定される。言い換えると、
ＭＯＳトランジスタＭ４１，４２の抵抗値は小さく大電
流を磁気ヘッドのコイル４１，４２に供給でき、ＭＯＳ
トランジスタＭ２２の抵抗値は大きくトランジスタＱ２
２に流れる電流を小さくしている。
【００６３】トランジスタＱ４１，４２およびトランジ
スタＱ２２のベース電極はトランジスタＱ３２のエミッ
タに接続され、トランジスタＱ３２からこの共通ベース
に常時ベース電流が供給されている。トランジスタＱ３
１のコレクタはトランジスタＱ２２のベースに接続さ
れ、そのエミッタはＭＯＳトランジスタＭ３１のドレイ
ンに接続される。ＭＯＳトランジスタＭ３１のソースは
接地され、そのゲートは電源５に接続されている。従っ
て、ＭＯＳトランジスタＭ３１は常時オンになり、従っ
てこのトランジスタＱ３１とＭＯＳトランジスタＭ３１
との直列回路は常時オンになっている。
スタＱ２２のベース電極はトランジスタＱ３２のエミッ
タに接続され、トランジスタＱ３２からこの共通ベース
に常時ベース電流が供給されている。トランジスタＱ３
１のコレクタはトランジスタＱ２２のベースに接続さ
れ、そのエミッタはＭＯＳトランジスタＭ３１のドレイ
ンに接続される。ＭＯＳトランジスタＭ３１のソースは
接地され、そのゲートは電源５に接続されている。従っ
て、ＭＯＳトランジスタＭ３１は常時オンになり、従っ
てこのトランジスタＱ３１とＭＯＳトランジスタＭ３１
との直列回路は常時オンになっている。
【００６４】このような状態において、論理「Ｈ」を有
するデータ信号がデータ入力端子３に入力すると、ＭＯ
ＳトランジスタＭ４１がオンする。それによってトラン
ジスタＱ４１もオンし、インダクタンス４１に駆動電流
Ｉ1を供給する。この時には、ＭＯＳトランジスタＭ４
１はオフになるので、トランジスタＱ４２とＭＯＳトラ
ンジスタＭ４２の直列回路はオフになり電流は流れな
い。
するデータ信号がデータ入力端子３に入力すると、ＭＯ
ＳトランジスタＭ４１がオンする。それによってトラン
ジスタＱ４１もオンし、インダクタンス４１に駆動電流
Ｉ1を供給する。この時には、ＭＯＳトランジスタＭ４
１はオフになるので、トランジスタＱ４２とＭＯＳトラ
ンジスタＭ４２の直列回路はオフになり電流は流れな
い。
【００６５】一方、データ信号が論理「Ｌ」に変化する
と、ＭＯＳトランジスタＭ４１がオフし、それによって
トランジスタＱ４１もオフし、インダクタンス４１に供
給されていた駆動電流Ｉ1は消失する。一方、ＭＯＳト
ランジスタＭ４２がオンになり、それによってトランジ
スタＱ４２もオンし、インダクタンス４１に供給されて
いた駆動電流Ｉ1はインダクタンス４２の方に切り替わ
る。この時には、トランジスタＱ４２のベースには急激
にベース電流を供給する必要があり、一方、トランジス
タＱ４１のベースに蓄えられた電荷を急激に大地に放電
する必要がある。
と、ＭＯＳトランジスタＭ４１がオフし、それによって
トランジスタＱ４１もオフし、インダクタンス４１に供
給されていた駆動電流Ｉ1は消失する。一方、ＭＯＳト
ランジスタＭ４２がオンになり、それによってトランジ
スタＱ４２もオンし、インダクタンス４１に供給されて
いた駆動電流Ｉ1はインダクタンス４２の方に切り替わ
る。この時には、トランジスタＱ４２のベースには急激
にベース電流を供給する必要があり、一方、トランジス
タＱ４１のベースに蓄えられた電荷を急激に大地に放電
する必要がある。
【００６６】トランジスタＱ３２を設けることによっ
て、トランジスタＱ４１およびトランジスタＱ４２がオ
ンするときのベース電流を供給できるので、レーザダイ
オードに流れる駆動電流の立ち上がり時の波形を歪まな
いようにできる。一方、トランジスタＱ３１とＭＯＳト
ランジスタＭ３１の直列回路を介して、トランジスタＱ
４１およびトランジスタＱ４２がオフするときのベース
に蓄積された電荷を急激に大地に放電することができ
る。従って、実施の形態５によれば、トランジスタＱ４
１とトランジスタＱ４２のスイッチング切り替え速度が
速くなり、電流Ｉ1の電流波形の立ち下がり時の歪みが
小さくなる。この波形の一例は実施の形態３，４と同様
に図７のように図示できる。
て、トランジスタＱ４１およびトランジスタＱ４２がオ
ンするときのベース電流を供給できるので、レーザダイ
オードに流れる駆動電流の立ち上がり時の波形を歪まな
いようにできる。一方、トランジスタＱ３１とＭＯＳト
ランジスタＭ３１の直列回路を介して、トランジスタＱ
４１およびトランジスタＱ４２がオフするときのベース
に蓄積された電荷を急激に大地に放電することができ
る。従って、実施の形態５によれば、トランジスタＱ４
１とトランジスタＱ４２のスイッチング切り替え速度が
速くなり、電流Ｉ1の電流波形の立ち下がり時の歪みが
小さくなる。この波形の一例は実施の形態３，４と同様
に図７のように図示できる。
【００６７】図８は、トランジスタＱ４１とトランジス
タＱ４２を切り替える時のトランジスタＱ４１またはト
ランジスタＱ４２に流れる電流を図示したものである。
上述したように、図５の回路においては、図８に示すよ
うに、立ち上がりおよび立ち下がりの両方における電流
波形の歪を小さくできる。
タＱ４２を切り替える時のトランジスタＱ４１またはト
ランジスタＱ４２に流れる電流を図示したものである。
上述したように、図５の回路においては、図８に示すよ
うに、立ち上がりおよび立ち下がりの両方における電流
波形の歪を小さくできる。
【００６８】また、実施の形態５による電流切替回路に
おいては、インダクタンス４１とインダクタンス４２を
駆動する大電流はそれぞれＭＯＳトランジスタＭ４１，
４２がオフになると完全に消失する。一方、トランジス
タＱ２２の電流は流れ続けるが電流が小さいので電流切
替回路全体としては電力消費を小さくできる。さらに、
ＭＯＳトランジスタＭ４１，４２は従来のバイポーラト
ランジスタのように大きなベースエミッタ間電圧を有し
ないのでトランジスタＱ４１，４２のダイナミックレン
ジを大きく取ることができる。
おいては、インダクタンス４１とインダクタンス４２を
駆動する大電流はそれぞれＭＯＳトランジスタＭ４１，
４２がオフになると完全に消失する。一方、トランジス
タＱ２２の電流は流れ続けるが電流が小さいので電流切
替回路全体としては電力消費を小さくできる。さらに、
ＭＯＳトランジスタＭ４１，４２は従来のバイポーラト
ランジスタのように大きなベースエミッタ間電圧を有し
ないのでトランジスタＱ４１，４２のダイナミックレン
ジを大きく取ることができる。
【００６９】たとえば、図１５に示すような従来の回路
においては、トランジスタＱ８のコレクタ・エミッタ間
電圧が０．５Ｖ程度であり、抵抗Ｒの電圧降下が０．２
Ｖ程度の合計で０．７Ｖ程度の電圧降下があるのに対し
て、本発明で用いられるＭＯＳトランジスタのドレイン
・ソース間電圧は０．２Ｖ程度であるので、バイポーラ
トランジスタを用いるのに比べ、ダイナミックレンジを
ほぼ０．５Ｖ程度大きくすることができる。
においては、トランジスタＱ８のコレクタ・エミッタ間
電圧が０．５Ｖ程度であり、抵抗Ｒの電圧降下が０．２
Ｖ程度の合計で０．７Ｖ程度の電圧降下があるのに対し
て、本発明で用いられるＭＯＳトランジスタのドレイン
・ソース間電圧は０．２Ｖ程度であるので、バイポーラ
トランジスタを用いるのに比べ、ダイナミックレンジを
ほぼ０．５Ｖ程度大きくすることができる。
【００７０】かつ、従来の回路においては、データ入力
端子３の中心電位は、トランジスタＱ４１のベース・エ
ミッタ間電圧０．７Ｖ程度が加算されるので、０．２＋
０．５＋０．７＝１．４Ｖ程度となる。一方、本発明に
おいては、データ入力端子３の中心電位をゲート・ソー
ス間電圧であるほぼ０．４Ｖ程度にすることができるの
で、従来の回路と比べて１Ｖも低い値とすることができ
る。
端子３の中心電位は、トランジスタＱ４１のベース・エ
ミッタ間電圧０．７Ｖ程度が加算されるので、０．２＋
０．５＋０．７＝１．４Ｖ程度となる。一方、本発明に
おいては、データ入力端子３の中心電位をゲート・ソー
ス間電圧であるほぼ０．４Ｖ程度にすることができるの
で、従来の回路と比べて１Ｖも低い値とすることができ
る。
【００７１】実施の形態６．図９は、本発明の実施の形
態６の電流切替回路を示す図である。実施の形態１〜５
は駆動トランジスタにｎｐｎトランジスタを使用し、ス
イッチングトランジスタにｎチャネルＭＯＳトランジス
タを用いて電流切替回路を構成していたが、実施の形態
６〜１０は駆動トランジスタにｐｎｐトランジスタを使
用し、スイッチングトランジスタにｐチャネルＭＯＳト
ランジスタを用いて電流切替回路を構成する。そのため
に、各部の接続が異なるが動作原理は実施の形態１〜５
と同じである。なお、実施の形態６〜１０はそれぞれ実
施の形態１〜５に対応している。
態６の電流切替回路を示す図である。実施の形態１〜５
は駆動トランジスタにｎｐｎトランジスタを使用し、ス
イッチングトランジスタにｎチャネルＭＯＳトランジス
タを用いて電流切替回路を構成していたが、実施の形態
６〜１０は駆動トランジスタにｐｎｐトランジスタを使
用し、スイッチングトランジスタにｐチャネルＭＯＳト
ランジスタを用いて電流切替回路を構成する。そのため
に、各部の接続が異なるが動作原理は実施の形態１〜５
と同じである。なお、実施の形態６〜１０はそれぞれ実
施の形態１〜５に対応している。
【００７２】図９において、１は電源、Ｑ５１はｐｎｐ
バイポーラトランジスタ、Ｍ５１はスイッチング用ｐチ
ャネルＭＯＳトランジスタ、３はスイッチング用ＭＯＳ
トランジスタＭ５１のゲートを制御するデータ信号が入
力するデータ入力端子、４はトランジスタＱ５１に流れ
る電流によって駆動され、プリンタ等に使用されるレー
ザダイオード、１５はトランジスタＱ５１のベース電流
を制御するＤＣバイアス源である。図９において、スイ
ッチング回路としてのＭＯＳトランジスタＭ５１はバイ
ポーラトランジスタＱ５１と同じＩＣ上に形成されてい
る。従来はこのような高周波スイッチング回路におい
て、ＰタイプバイポーラトランジスタとｐチャンネルＭ
ＯＳトランジスタが同じＩＣ基板上に形成されている電
流切替回路は開示されていない。
バイポーラトランジスタ、Ｍ５１はスイッチング用ｐチ
ャネルＭＯＳトランジスタ、３はスイッチング用ＭＯＳ
トランジスタＭ５１のゲートを制御するデータ信号が入
力するデータ入力端子、４はトランジスタＱ５１に流れ
る電流によって駆動され、プリンタ等に使用されるレー
ザダイオード、１５はトランジスタＱ５１のベース電流
を制御するＤＣバイアス源である。図９において、スイ
ッチング回路としてのＭＯＳトランジスタＭ５１はバイ
ポーラトランジスタＱ５１と同じＩＣ上に形成されてい
る。従来はこのような高周波スイッチング回路におい
て、ＰタイプバイポーラトランジスタとｐチャンネルＭ
ＯＳトランジスタが同じＩＣ基板上に形成されている電
流切替回路は開示されていない。
【００７３】このようなＭＯＳトランジスタをスイッチ
ング素子として使用することによって、従来のバイポー
ラトランジスタ電流切替回路の欠点であったベースエミ
ッタ間電圧を排除したことによって、トランジスタＱ５
１のダイナミックレンジを大きくできる。トランジスタ
Ｑ５１はスイッチング速度を速くするためにベース接地
で動作する。トランジスタＱ５１のベース電極には定電
圧ＤＣバイアス源１５によって駆動電流が供給される。
トランジスタＱ５１に流れる電流は、スイッチングＭＯ
Ｓトランジスタ５１をオンオフさせることによって制御
され、レーザダイオード４に電流を供給しないときは、
トランジスタＱ５１に流れる電流を完全にオフとするこ
とができる。一方、トランジスタＱ５２の電流は流れ続
けるが電流が小さいので電流切替回路全体としては電力
消費を小さくできる。
ング素子として使用することによって、従来のバイポー
ラトランジスタ電流切替回路の欠点であったベースエミ
ッタ間電圧を排除したことによって、トランジスタＱ５
１のダイナミックレンジを大きくできる。トランジスタ
Ｑ５１はスイッチング速度を速くするためにベース接地
で動作する。トランジスタＱ５１のベース電極には定電
圧ＤＣバイアス源１５によって駆動電流が供給される。
トランジスタＱ５１に流れる電流は、スイッチングＭＯ
Ｓトランジスタ５１をオンオフさせることによって制御
され、レーザダイオード４に電流を供給しないときは、
トランジスタＱ５１に流れる電流を完全にオフとするこ
とができる。一方、トランジスタＱ５２の電流は流れ続
けるが電流が小さいので電流切替回路全体としては電力
消費を小さくできる。
【００７４】図１０は図９の電流切替回路の詳細回路を
示す図である。図１０において、１５はトランジスタＱ
５１のベース電流を制御するＤＣバイアス源であり、図
９におけるこの部分の詳細回路を示したものである。図
１０において、１は電源、Ｑ５１はｐタイプバイポーラ
トランジスタ、Ｍ５１はスイッチング用ｐチャネルＭＯ
Ｓトランジスタ、３はスイッチング用ＭＯＳトランジス
タＭ５１のゲートを制御するデータ信号が入力するデー
タ入力端子、４はトランジスタＱ５１に流れる電流によ
って駆動され、プリンタ等に使用されるレーザダイオー
ド、１５はトランジスタＱ５１のベース電流を制御する
ＤＣバイアス源である。Ｑ５２はｐタイプバイポーラト
ランジスタであり、ｐタイプトランジスタＱ５１とカレ
ントミラー回路を構成している。トランジスタＱ５１と
トランジスタＱ５２の電流比をｎ：１とすることによっ
て、トランジスタＱ５２に流れる電流をトランジスタＱ
５１の１／ｎにできるのでトランジスタＱ５２は小さな
電流が流れるトランジスタで良い。２５はトランジスタ
Ｑ５２に定電流を供給する定電流源である。Ｍ５２はＭ
ＯＳトランジスタであり、そのドレインには電源１から
電源電圧が印加され、ソース電極はトランジスタＱ５２
のエミッタ電極に接続され、そのゲート電極は接地され
る。トランジスタＱ５２のコレクタ電極は定電流源２５
の一端に接続され、ベース電極はトランジスタＱ５１の
ベース電極に接続されると共に、トランジスタＱ５２の
コレクタ電極にも接続される。定電流源２５の他端は接
地される。
示す図である。図１０において、１５はトランジスタＱ
５１のベース電流を制御するＤＣバイアス源であり、図
９におけるこの部分の詳細回路を示したものである。図
１０において、１は電源、Ｑ５１はｐタイプバイポーラ
トランジスタ、Ｍ５１はスイッチング用ｐチャネルＭＯ
Ｓトランジスタ、３はスイッチング用ＭＯＳトランジス
タＭ５１のゲートを制御するデータ信号が入力するデー
タ入力端子、４はトランジスタＱ５１に流れる電流によ
って駆動され、プリンタ等に使用されるレーザダイオー
ド、１５はトランジスタＱ５１のベース電流を制御する
ＤＣバイアス源である。Ｑ５２はｐタイプバイポーラト
ランジスタであり、ｐタイプトランジスタＱ５１とカレ
ントミラー回路を構成している。トランジスタＱ５１と
トランジスタＱ５２の電流比をｎ：１とすることによっ
て、トランジスタＱ５２に流れる電流をトランジスタＱ
５１の１／ｎにできるのでトランジスタＱ５２は小さな
電流が流れるトランジスタで良い。２５はトランジスタ
Ｑ５２に定電流を供給する定電流源である。Ｍ５２はＭ
ＯＳトランジスタであり、そのドレインには電源１から
電源電圧が印加され、ソース電極はトランジスタＱ５２
のエミッタ電極に接続され、そのゲート電極は接地され
る。トランジスタＱ５２のコレクタ電極は定電流源２５
の一端に接続され、ベース電極はトランジスタＱ５１の
ベース電極に接続されると共に、トランジスタＱ５２の
コレクタ電極にも接続される。定電流源２５の他端は接
地される。
【００７５】図１０の動作は図２の動作とほぼ同様であ
るので説明を省略する。実施の形態６による電流切替回
路においては、図２で説明したように、レーザダイオー
ド４を駆動する大電流はデータ信号が論理「Ｌ」になる
と完全に消失する。一方、トランジスタＱ５２の電流は
流れ続けるが電流が小さいので電流切替回路全体として
は電力消費を小さくできる。さらに、ＭＯＳトランジス
タＭ５１は従来のバイポーラトランジスタのように大き
なベースエミッタ間電圧を有しないのでトランジスタＱ
５１のダイナミックレンジを大きく取ることができる。
るので説明を省略する。実施の形態６による電流切替回
路においては、図２で説明したように、レーザダイオー
ド４を駆動する大電流はデータ信号が論理「Ｌ」になる
と完全に消失する。一方、トランジスタＱ５２の電流は
流れ続けるが電流が小さいので電流切替回路全体として
は電力消費を小さくできる。さらに、ＭＯＳトランジス
タＭ５１は従来のバイポーラトランジスタのように大き
なベースエミッタ間電圧を有しないのでトランジスタＱ
５１のダイナミックレンジを大きく取ることができる。
【００７６】実施の形態７．図１１は、本発明の実施の
形態７の電流切替回路を示す図である。図１１におい
て、１５はトランジスタＱ５１のベース電流を制御する
ＤＣバイアス源であり、図９におけるＤＣバイアス源１
５の他の詳細回路を示したものである。図１１におい
て、負荷レーザダイオード４とトランジスタＱ５１を含
む主回路は図９と同じであるので説明を省略する。図１
１において、Ｑ５２はｐタイプバイポーラトランジスタ
であり、トランジスタＱ５１とカレントミラー回路を構
成している。トランジスタＱ５１とトランジスタＱ５２
の電流比をｎ：１とすることによって、トランジスタＱ
５２に流れる電流をトランジスタＱ５１の１／ｎにでき
るのでトランジスタＱ５２は小さな電流が流れるトラン
ジスタで良い。２５はトランジスタＱ５２に定電流を供
給する定電流源である。トランジスタＱ５５はトランジ
スタＱ５１およびトランジスタＱ５２にベース電流を供
給するためのバイポーラトランジスタである。Ｍ５２は
ＭＯＳトランジスタであり、そのドレインには電源１か
ら電源電圧が印加され、ソース電極はトランジスタＱ５
２のエミッタ電極に接続され、そのゲート電極は接地さ
れる。トランジスタＱ５２のコレクタ電極は定電流源２
５の一端に接続される。トランジスタＱ５５のエミッタ
電極はトランジスタＱ５１およびトランジスタＱ５２の
共通ベース電極に接続され、そのベース電極はトランジ
スタＱ５２のコレクタ電極に接続され、そのコレクタ電
極は接地される。
形態７の電流切替回路を示す図である。図１１におい
て、１５はトランジスタＱ５１のベース電流を制御する
ＤＣバイアス源であり、図９におけるＤＣバイアス源１
５の他の詳細回路を示したものである。図１１におい
て、負荷レーザダイオード４とトランジスタＱ５１を含
む主回路は図９と同じであるので説明を省略する。図１
１において、Ｑ５２はｐタイプバイポーラトランジスタ
であり、トランジスタＱ５１とカレントミラー回路を構
成している。トランジスタＱ５１とトランジスタＱ５２
の電流比をｎ：１とすることによって、トランジスタＱ
５２に流れる電流をトランジスタＱ５１の１／ｎにでき
るのでトランジスタＱ５２は小さな電流が流れるトラン
ジスタで良い。２５はトランジスタＱ５２に定電流を供
給する定電流源である。トランジスタＱ５５はトランジ
スタＱ５１およびトランジスタＱ５２にベース電流を供
給するためのバイポーラトランジスタである。Ｍ５２は
ＭＯＳトランジスタであり、そのドレインには電源１か
ら電源電圧が印加され、ソース電極はトランジスタＱ５
２のエミッタ電極に接続され、そのゲート電極は接地さ
れる。トランジスタＱ５２のコレクタ電極は定電流源２
５の一端に接続される。トランジスタＱ５５のエミッタ
電極はトランジスタＱ５１およびトランジスタＱ５２の
共通ベース電極に接続され、そのベース電極はトランジ
スタＱ５２のコレクタ電極に接続され、そのコレクタ電
極は接地される。
【００７７】図１１の動作は図３の動作とほぼ同様であ
るので説明を省略する。実施の形態７による電流切替回
路においては、レーザダイオード４を駆動する大電流は
データ信号が論理「Ｌ」になると完全に消失する。一
方、トランジスタＱ５２の電流は流れ続けるが電流が小
さいので電流切替回路全体としては電力消費を小さくで
きる。さらに、ＭＯＳトランジスタＭ５１は従来のバイ
ポーラトランジスタのように大きなベースエミッタ間電
圧を有しないのでトランジスタＱ５１のダイナミックレ
ンジを大きく取ることができる。
るので説明を省略する。実施の形態７による電流切替回
路においては、レーザダイオード４を駆動する大電流は
データ信号が論理「Ｌ」になると完全に消失する。一
方、トランジスタＱ５２の電流は流れ続けるが電流が小
さいので電流切替回路全体としては電力消費を小さくで
きる。さらに、ＭＯＳトランジスタＭ５１は従来のバイ
ポーラトランジスタのように大きなベースエミッタ間電
圧を有しないのでトランジスタＱ５１のダイナミックレ
ンジを大きく取ることができる。
【００７８】実施の形態６の発明に加えて、第１の電極
が第２の電源に接続され、第２の電極が第１のタイプの
第１のバイポーラトランジスタの第３の電極に接続さ
れ、第３の電極が定電流源の他端に接続された第１のタ
イプの第３のバイポーラトランジスタを設けたので、実
施の形態６の発明に加えて、さらに、レーザダイオード
に流れる駆動電流の立ち上がり時の波形を歪まないよう
にできる。
が第２の電源に接続され、第２の電極が第１のタイプの
第１のバイポーラトランジスタの第３の電極に接続さ
れ、第３の電極が定電流源の他端に接続された第１のタ
イプの第３のバイポーラトランジスタを設けたので、実
施の形態６の発明に加えて、さらに、レーザダイオード
に流れる駆動電流の立ち上がり時の波形を歪まないよう
にできる。
【００７９】実施の形態８．図１２は、本発明の実施の
形態８の電流切替回路を示す図である。図１２は、本発
明の実施の形態８の電流切替回路を示す図である。図１
２において、１５はトランジスタＱ５１のベース電流を
制御するＤＣバイアス源であり、図９におけるＤＣバイ
アス源１５の他の詳細回路を示したものである。図１２
において、負荷レーザダイオード４とトランジスタＱ５
１を含む主回路は図９と同じであるので説明を省略す
る。図１２において、Ｑ５２はｐタイプバイポーラトラ
ンジスタであり、ｐタイプトランジスタＱ５１とカレン
トミラー回路を構成している。トランジスタＱ５１とト
ランジスタＱ５２の電流比をｎ：１とすることによっ
て、トランジスタＱ５２に流れる電流をトランジスタＱ
５１の１／ｎにできるのでトランジスタＱ５２は小さな
電流が流れるトランジスタで良い。２５はトランジスタ
Ｑ５２に定電流を供給する定電流源である。Ｍ５２はＭ
ＯＳトランジスタであり、そのドレインには電源１から
電源電圧が印加され、ソース電極はトランジスタＱ５２
のエミッタ電極に接続され、そのゲート電極は接地され
る。トランジスタＱ５２のコレクタ電極は定電流源２５
の一端に接続され、ベース電極はトランジスタＱ５１の
ベース電極に接続されると共に、トランジスタＱ５２の
コレクタ電極にも接続される。定電流源２５の他端は接
地される。
形態８の電流切替回路を示す図である。図１２は、本発
明の実施の形態８の電流切替回路を示す図である。図１
２において、１５はトランジスタＱ５１のベース電流を
制御するＤＣバイアス源であり、図９におけるＤＣバイ
アス源１５の他の詳細回路を示したものである。図１２
において、負荷レーザダイオード４とトランジスタＱ５
１を含む主回路は図９と同じであるので説明を省略す
る。図１２において、Ｑ５２はｐタイプバイポーラトラ
ンジスタであり、ｐタイプトランジスタＱ５１とカレン
トミラー回路を構成している。トランジスタＱ５１とト
ランジスタＱ５２の電流比をｎ：１とすることによっ
て、トランジスタＱ５２に流れる電流をトランジスタＱ
５１の１／ｎにできるのでトランジスタＱ５２は小さな
電流が流れるトランジスタで良い。２５はトランジスタ
Ｑ５２に定電流を供給する定電流源である。Ｍ５２はＭ
ＯＳトランジスタであり、そのドレインには電源１から
電源電圧が印加され、ソース電極はトランジスタＱ５２
のエミッタ電極に接続され、そのゲート電極は接地され
る。トランジスタＱ５２のコレクタ電極は定電流源２５
の一端に接続され、ベース電極はトランジスタＱ５１の
ベース電極に接続されると共に、トランジスタＱ５２の
コレクタ電極にも接続される。定電流源２５の他端は接
地される。
【００８０】Ｍ５３はｐチャンネルＭＯＳトランジス
タ、Ｑ５３はｐタイプバイポーラトランジスタである。
ＭＯＳトランジスタＭ５３およびトランジスタＱ５３は
直列に接続され、ＭＯＳトランジスタＭ５１がオフのと
きにＭＯＳトランジスタＭ５３がオンするように構成さ
れている。具体的には、ＭＯＳトランジスタＭ５３のド
レイン電極は電源１に接続され、そのソース電極はトラ
ンジスタＱ５３のエミッタ電極に接続され、そのゲート
電極には入力端子３からの信号をインバータ３３で反転
した信号が印加される。トランジスタＱ５３のコレクタ
電極はトランジスタＱ２１とトランジスタＱ５１の共通
ベース電極に接続され、トランジスタＱ５３のベース電
極とそのコレクタ電極は互いに接続される。
タ、Ｑ５３はｐタイプバイポーラトランジスタである。
ＭＯＳトランジスタＭ５３およびトランジスタＱ５３は
直列に接続され、ＭＯＳトランジスタＭ５１がオフのと
きにＭＯＳトランジスタＭ５３がオンするように構成さ
れている。具体的には、ＭＯＳトランジスタＭ５３のド
レイン電極は電源１に接続され、そのソース電極はトラ
ンジスタＱ５３のエミッタ電極に接続され、そのゲート
電極には入力端子３からの信号をインバータ３３で反転
した信号が印加される。トランジスタＱ５３のコレクタ
電極はトランジスタＱ２１とトランジスタＱ５１の共通
ベース電極に接続され、トランジスタＱ５３のベース電
極とそのコレクタ電極は互いに接続される。
【００８１】図１２の動作は図４の動作とほぼ同様であ
るので説明を省略する。実施の形態８による電流切替回
路においては、レーザダイオード４を駆動する大電流は
データ信号が論理「Ｌ」になると完全に消失する。一
方、トランジスタＱ５２の電流は流れ続けるが電流が小
さいので電流切替回路全体としては電力消費を小さくで
きる。さらに、ＭＯＳトランジスタＭ５１は従来のバイ
ポーラトランジスタのように大きなベースエミッタ間電
圧を有しないのでトランジスタＱ５１のダイナミックレ
ンジを大きく取ることができる。
るので説明を省略する。実施の形態８による電流切替回
路においては、レーザダイオード４を駆動する大電流は
データ信号が論理「Ｌ」になると完全に消失する。一
方、トランジスタＱ５２の電流は流れ続けるが電流が小
さいので電流切替回路全体としては電力消費を小さくで
きる。さらに、ＭＯＳトランジスタＭ５１は従来のバイ
ポーラトランジスタのように大きなベースエミッタ間電
圧を有しないのでトランジスタＱ５１のダイナミックレ
ンジを大きく取ることができる。
【００８２】実施の形態６の発明に加えて、コレクタ電
極がｐｎｐタイプの第１のバイポーラトランジスタのゲ
ート電極に接続され、ゲート電極とコレクタ電極が接続
されたｐｎｐタイプの第３のバイポーラトランジスタ
と、ソース電極がｐｎｐタイプの第３のバイポーラトラ
ンジスタのエミッタ電極に接続され、ドレイン電極が電
源１に接続され、ゲート電極がインバータを介して入力
端子に接続されるｐチャンネルの第３のＭＯＳトランジ
スタとを設けたので、トランジスタＱ５１のベース電極
に蓄積された正孔を再結合させるので、レーザダイオー
ドに流れる駆動電流の立ち下がり時の波形を歪まないよ
うにできる。
極がｐｎｐタイプの第１のバイポーラトランジスタのゲ
ート電極に接続され、ゲート電極とコレクタ電極が接続
されたｐｎｐタイプの第３のバイポーラトランジスタ
と、ソース電極がｐｎｐタイプの第３のバイポーラトラ
ンジスタのエミッタ電極に接続され、ドレイン電極が電
源１に接続され、ゲート電極がインバータを介して入力
端子に接続されるｐチャンネルの第３のＭＯＳトランジ
スタとを設けたので、トランジスタＱ５１のベース電極
に蓄積された正孔を再結合させるので、レーザダイオー
ドに流れる駆動電流の立ち下がり時の波形を歪まないよ
うにできる。
【００８３】実施の形態９．図１３は、本発明の実施の
形態９の電流切替回路を示す図である。図１３におい
て、１５はトランジスタＱ５１のベース電流を制御する
ＤＣバイアス源であり、図９におけるＤＣバイアス源１
５の他の詳細回路を示したものである。図１３におい
て、負荷レーザダイオード４とトランジスタＱ５５を含
む主回路は図９と同じであるので説明を省略する。図１
３において、Ｍ５２はＭＯＳトランジスタであり、その
ドレインには電源１から電源電圧が印加され、ソース電
極はトランジスタＱ５２のエミッタ電極に接続され、そ
のゲート電極は接地される。２５はトランジスタＱ５２
に定電流を供給する定電流源である。トランジスタＱ５
２のコレクタ電極は定電流源２５の一端に接続され、ベ
ース電極はトランジスタＱ５１のベース電極に接続され
ると共に、トランジスタＱ５２のコレクタ電極にも接続
される。定電流源２５の他端は接地される。Ｑ５２はｐ
タイプバイポーラトランジスタであり、ｐタイプトラン
ジスタＱ５１とカレントミラー回路を構成している。ト
ランジスタＱ５１とトランジスタＱ５２の電流比をｎ：
１とすることによって、トランジスタＱ５２に流れる電
流をトランジスタＱ５１の１／ｎにできるのでトランジ
スタＱ５２は小さな電流が流れるトランジスタで良い。
形態９の電流切替回路を示す図である。図１３におい
て、１５はトランジスタＱ５１のベース電流を制御する
ＤＣバイアス源であり、図９におけるＤＣバイアス源１
５の他の詳細回路を示したものである。図１３におい
て、負荷レーザダイオード４とトランジスタＱ５５を含
む主回路は図９と同じであるので説明を省略する。図１
３において、Ｍ５２はＭＯＳトランジスタであり、その
ドレインには電源１から電源電圧が印加され、ソース電
極はトランジスタＱ５２のエミッタ電極に接続され、そ
のゲート電極は接地される。２５はトランジスタＱ５２
に定電流を供給する定電流源である。トランジスタＱ５
２のコレクタ電極は定電流源２５の一端に接続され、ベ
ース電極はトランジスタＱ５１のベース電極に接続され
ると共に、トランジスタＱ５２のコレクタ電極にも接続
される。定電流源２５の他端は接地される。Ｑ５２はｐ
タイプバイポーラトランジスタであり、ｐタイプトラン
ジスタＱ５１とカレントミラー回路を構成している。ト
ランジスタＱ５１とトランジスタＱ５２の電流比をｎ：
１とすることによって、トランジスタＱ５２に流れる電
流をトランジスタＱ５１の１／ｎにできるのでトランジ
スタＱ５２は小さな電流が流れるトランジスタで良い。
【００８４】Ｑ５５はトランジスタＱ５１およびトラン
ジスタＱ５２の蓄積された正孔を再結合するためのバイ
ポーラトランジスタである。トランジスタＱ５５のエミ
ッタ電極はトランジスタＱ５１およびトランジスタＱ５
２の共通ベース電極に接続され、そのコレクタ電極は接
地され、そのベース電極は定電流源２５に接続される。
ジスタＱ５２の蓄積された正孔を再結合するためのバイ
ポーラトランジスタである。トランジスタＱ５５のエミ
ッタ電極はトランジスタＱ５１およびトランジスタＱ５
２の共通ベース電極に接続され、そのコレクタ電極は接
地され、そのベース電極は定電流源２５に接続される。
【００８５】Ｍ５３はｐチャンネルＭＯＳトランジス
タ、Ｑ５３はｐタイプバイポーラトランジスタである。
ＭＯＳトランジスタＭ５３およびトランジスタＱ５３は
直列に接続され、この直列回路はＭＯＳトランジスタＭ
５１がオフのときにＭＯＳトランジスタＭ５３がオンす
るように構成されている。具体的には、ＭＯＳトランジ
スタＭ５３のドレイン電極は電源１に接続され、そのソ
ース電極はトランジスタＱ５３のエミッタ電極に接続さ
れる。ＭＯＳトランジスタＭ５３のゲート電極には入力
端子３からの信号をインバータ３３で反転した信号が印
加される。トランジスタＱ５３のコレクタはトランジス
タＱ２１とトランジスタＱ５１の共通ベース電極に接続
され、トランジスタＱ５３のベース電極とそのコレクタ
電極は互いに接続される。
タ、Ｑ５３はｐタイプバイポーラトランジスタである。
ＭＯＳトランジスタＭ５３およびトランジスタＱ５３は
直列に接続され、この直列回路はＭＯＳトランジスタＭ
５１がオフのときにＭＯＳトランジスタＭ５３がオンす
るように構成されている。具体的には、ＭＯＳトランジ
スタＭ５３のドレイン電極は電源１に接続され、そのソ
ース電極はトランジスタＱ５３のエミッタ電極に接続さ
れる。ＭＯＳトランジスタＭ５３のゲート電極には入力
端子３からの信号をインバータ３３で反転した信号が印
加される。トランジスタＱ５３のコレクタはトランジス
タＱ２１とトランジスタＱ５１の共通ベース電極に接続
され、トランジスタＱ５３のベース電極とそのコレクタ
電極は互いに接続される。
【００８６】図１３の動作は図５の動作とほぼ同様であ
るので説明を省略する。実施の形態９による電流切替回
路においては、レーザダイオード４を駆動する大電流は
データ信号が論理「Ｌ」になると完全に消失する。一
方、トランジスタＱ５２の電流は流れ続けるが電流が小
さいので電流切替回路全体としては電力消費を小さくで
きる。さらに、ＭＯＳトランジスタＭ５１は従来のバイ
ポーラトランジスタのように大きなベースエミッタ間電
圧を有しないのでトランジスタＱ５１のダイナミックレ
ンジを大きく取ることができる。さらに、第４のバイポ
ーラトランジスタＱ５５を設けたので、レーザダイオー
ドに流れる駆動電流の立ち上がり時の波形を歪まないよ
うにできる。さらに、バイポーラトランジスタとＭＯＳ
トランジスタとの直列回路によって、ベース電極に蓄積
された正孔を再結合させるので、レーザダイオードに流
れる駆動電流の立ち下がり時の波形を歪まないようにで
きる。
るので説明を省略する。実施の形態９による電流切替回
路においては、レーザダイオード４を駆動する大電流は
データ信号が論理「Ｌ」になると完全に消失する。一
方、トランジスタＱ５２の電流は流れ続けるが電流が小
さいので電流切替回路全体としては電力消費を小さくで
きる。さらに、ＭＯＳトランジスタＭ５１は従来のバイ
ポーラトランジスタのように大きなベースエミッタ間電
圧を有しないのでトランジスタＱ５１のダイナミックレ
ンジを大きく取ることができる。さらに、第４のバイポ
ーラトランジスタＱ５５を設けたので、レーザダイオー
ドに流れる駆動電流の立ち上がり時の波形を歪まないよ
うにできる。さらに、バイポーラトランジスタとＭＯＳ
トランジスタとの直列回路によって、ベース電極に蓄積
された正孔を再結合させるので、レーザダイオードに流
れる駆動電流の立ち下がり時の波形を歪まないようにで
きる。
【００８７】実施の形態１０．図１４は、本発明の実施
の形態１０の電流切替回路を示す図であり、磁気ヘッド
等のコイルのようなインダクタンス負荷を駆動する場合
の例を示す。図１４において、１５はトランジスタＱ５
６およびＱ５７のベース電流を制御するＤＣバイアス源
であり、図９におけるＤＣバイアス源１５の他の詳細回
路を示したもので図１３の回路と同じである。従ってそ
の詳細説明は省略する。もちろんＤＣバイアス源１５の
部分を図１０〜図１２のような回路で置き換えることも
できる。
の形態１０の電流切替回路を示す図であり、磁気ヘッド
等のコイルのようなインダクタンス負荷を駆動する場合
の例を示す。図１４において、１５はトランジスタＱ５
６およびＱ５７のベース電流を制御するＤＣバイアス源
であり、図９におけるＤＣバイアス源１５の他の詳細回
路を示したもので図１３の回路と同じである。従ってそ
の詳細説明は省略する。もちろんＤＣバイアス源１５の
部分を図１０〜図１２のような回路で置き換えることも
できる。
【００８８】図１４において、トランジスタＱ５６、Ｑ
５７はｐタイプバイポーラトランジスタであり、それぞ
れトランジスタＱ５２とカレントミラー回路を構成して
いる。トランジスタＱ５６，Ｑ５７とトランジスタＱ２
２の電流比をそれぞれｎ：ｎ：１とすることによって、
トランジスタＱ２２に流れる電流をトランジスタＱ５
６，Ｑ５７に流れる電流の１／ｎにできるのでトランジ
スタＱ２２は小さな電流が流れるトランジスタで良い。
４１，４２はたとえば、磁気ヘッド等のコイルのような
インダクタンス負荷である。ＭＯＳトランジスタＭ５６
のドレイン電極は電源１に接続され、そのソース電極は
トランジスタＱ５６のエミッタ電極に接続される。ＭＯ
ＳトランジスタＭ５６のゲートはデータ入力端子３に接
続される。トランジスタＱ５６のコレクタはインダクタ
ンス４１を介して接地される。一方、ＭＯＳトランジス
タＭ５７のドレイン電極は電源１に接続され、そのソー
ス電極はトランジスタＱ５７のエミッタ電極に接続され
る。ＭＯＳトランジスタＭ５７のゲートはインバータ３
３を介してデータ入力端子３に接続される。トランジス
タＱ５７のコレクタはインダクタンス４２を介して接地
される。
５７はｐタイプバイポーラトランジスタであり、それぞ
れトランジスタＱ５２とカレントミラー回路を構成して
いる。トランジスタＱ５６，Ｑ５７とトランジスタＱ２
２の電流比をそれぞれｎ：ｎ：１とすることによって、
トランジスタＱ２２に流れる電流をトランジスタＱ５
６，Ｑ５７に流れる電流の１／ｎにできるのでトランジ
スタＱ２２は小さな電流が流れるトランジスタで良い。
４１，４２はたとえば、磁気ヘッド等のコイルのような
インダクタンス負荷である。ＭＯＳトランジスタＭ５６
のドレイン電極は電源１に接続され、そのソース電極は
トランジスタＱ５６のエミッタ電極に接続される。ＭＯ
ＳトランジスタＭ５６のゲートはデータ入力端子３に接
続される。トランジスタＱ５６のコレクタはインダクタ
ンス４１を介して接地される。一方、ＭＯＳトランジス
タＭ５７のドレイン電極は電源１に接続され、そのソー
ス電極はトランジスタＱ５７のエミッタ電極に接続され
る。ＭＯＳトランジスタＭ５７のゲートはインバータ３
３を介してデータ入力端子３に接続される。トランジス
タＱ５７のコレクタはインダクタンス４２を介して接地
される。
【００８９】図１４の動作は図６の動作とほぼ同様であ
るので説明を省略する。実施の形態１０による電流切替
回路においては、インダクタンス４１とインダクタンス
４２を駆動する大電流はそれぞれＭＯＳトランジスタＭ
５６，Ｍ５７がオフになると完全に消失する。一方、ト
ランジスタＱ５２の電流は流れ続けるが電流が小さいの
で電流切替回路全体としては電力消費を小さくできる。
さらに、ＭＯＳトランジスタＭ５６，Ｍ５７は従来のバ
イポーラトランジスタのように大きなベースエミッタ間
電圧を有しないのでトランジスタＱ５６，Ｑ５７のダイ
ナミックレンジを大きく取ることができる。さらに、第
４のバイポーラトランジスタＱ５５を設けたので、レー
ザダイオードに流れる駆動電流の立ち上がり時の波形を
歪まないようにできる。さらに、バイポーラトランジス
タＱ５３とＭＯＳトランジスタＭ５３との直列回路によ
って、ベース電極に蓄積された正孔を再結合させるの
で、レーザダイオードに流れる駆動電流の立ち下がり時
の波形を歪まないようにできる。
るので説明を省略する。実施の形態１０による電流切替
回路においては、インダクタンス４１とインダクタンス
４２を駆動する大電流はそれぞれＭＯＳトランジスタＭ
５６，Ｍ５７がオフになると完全に消失する。一方、ト
ランジスタＱ５２の電流は流れ続けるが電流が小さいの
で電流切替回路全体としては電力消費を小さくできる。
さらに、ＭＯＳトランジスタＭ５６，Ｍ５７は従来のバ
イポーラトランジスタのように大きなベースエミッタ間
電圧を有しないのでトランジスタＱ５６，Ｑ５７のダイ
ナミックレンジを大きく取ることができる。さらに、第
４のバイポーラトランジスタＱ５５を設けたので、レー
ザダイオードに流れる駆動電流の立ち上がり時の波形を
歪まないようにできる。さらに、バイポーラトランジス
タＱ５３とＭＯＳトランジスタＭ５３との直列回路によ
って、ベース電極に蓄積された正孔を再結合させるの
で、レーザダイオードに流れる駆動電流の立ち下がり時
の波形を歪まないようにできる。
【００９０】
【発明の効果】以上説明したように、本発明の第１の発
明の電流切替回路は、第１の電源と、一端が第１の電源
に接続された負荷と、第１の電極が負荷の他端に接続さ
れ、第３の電極がＤＣバイアス源に接続された第１のタ
イプの第１のバイポーラトランジスタと、第１の電極が
第１のタイプの第１のバイポーラトランジスタの第２の
電極に接続され、第２の電極が第２の電源に接続され、
第３の電極が入力端子に接続された第１のチャンネルの
第１のＭＯＳトランジスタとを備え、入力端子に印加さ
れる電圧によって第１のチャンネルの第１のＭＯＳトラ
ンジスタをオンオフするように構成されるので、レーザ
ダイオードを駆動する大電流はデータ信号が論理「Ｌ」
になると完全に消失する。一方、トランジスタＱ５２の
電流は流れ続けるが電流が小さいので電流切替回路全体
としては電力消費を小さくできる。さらに、ＭＯＳトラ
ンジスタは従来のバイポーラトランジスタのように大き
なベースエミッタ間電圧を有しないので負荷トランジス
タのダイナミックレンジを大きく取ることができる。
明の電流切替回路は、第１の電源と、一端が第１の電源
に接続された負荷と、第１の電極が負荷の他端に接続さ
れ、第３の電極がＤＣバイアス源に接続された第１のタ
イプの第１のバイポーラトランジスタと、第１の電極が
第１のタイプの第１のバイポーラトランジスタの第２の
電極に接続され、第２の電極が第２の電源に接続され、
第３の電極が入力端子に接続された第１のチャンネルの
第１のＭＯＳトランジスタとを備え、入力端子に印加さ
れる電圧によって第１のチャンネルの第１のＭＯＳトラ
ンジスタをオンオフするように構成されるので、レーザ
ダイオードを駆動する大電流はデータ信号が論理「Ｌ」
になると完全に消失する。一方、トランジスタＱ５２の
電流は流れ続けるが電流が小さいので電流切替回路全体
としては電力消費を小さくできる。さらに、ＭＯＳトラ
ンジスタは従来のバイポーラトランジスタのように大き
なベースエミッタ間電圧を有しないので負荷トランジス
タのダイナミックレンジを大きく取ることができる。
【００９１】本発明の第２の発明の電流切替回路のＤＣ
バイアス源は、一端が第１の電源に接続された定電流源
と、第１の電極が定電流源の他端に接続され、第３の電
極が第１のタイプの第１のバイポーラトランジスタの第
３の電極とカレントミラー接続された第１のタイプの第
２のバイポーラトランジスタと、第１の電極が第１のタ
イプの第２のバイポーラトランジスタの第２の電極に接
続され、第２の電極が第２の電源に接続され、第３の電
極が第３の電源に接続された第１のチャンネルの第２の
ＭＯＳトランジスタとを備え、入力端子に印加される電
圧によって第１のチャンネルの第１のＭＯＳトランジス
タをオンオフするように構成されるので、レーザダイオ
ードを駆動する大電流はデータ信号が論理「Ｌ」になる
と完全に消失する。一方、トランジスタＱ５２の電流は
流れ続けるが電流が小さいので電流切替回路全体として
は電力消費を小さくできる。さらに、スイッチングＭＯ
Ｓトランジスタは従来のバイポーラトランジスタのよう
に大きなベースエミッタ間電圧を有しないので負荷トラ
ンジスタのダイナミックレンジを大きく取ることができ
る。
バイアス源は、一端が第１の電源に接続された定電流源
と、第１の電極が定電流源の他端に接続され、第３の電
極が第１のタイプの第１のバイポーラトランジスタの第
３の電極とカレントミラー接続された第１のタイプの第
２のバイポーラトランジスタと、第１の電極が第１のタ
イプの第２のバイポーラトランジスタの第２の電極に接
続され、第２の電極が第２の電源に接続され、第３の電
極が第３の電源に接続された第１のチャンネルの第２の
ＭＯＳトランジスタとを備え、入力端子に印加される電
圧によって第１のチャンネルの第１のＭＯＳトランジス
タをオンオフするように構成されるので、レーザダイオ
ードを駆動する大電流はデータ信号が論理「Ｌ」になる
と完全に消失する。一方、トランジスタＱ５２の電流は
流れ続けるが電流が小さいので電流切替回路全体として
は電力消費を小さくできる。さらに、スイッチングＭＯ
Ｓトランジスタは従来のバイポーラトランジスタのよう
に大きなベースエミッタ間電圧を有しないので負荷トラ
ンジスタのダイナミックレンジを大きく取ることができ
る。
【００９２】本発明の第３の発明の電流切替回路のＤＣ
バイアス源は、第２の発明に加えて、第１の電極が第１
の電源に接続され、第２の電極が第１のタイプの第１の
バイポーラトランジスタの第３の電極に接続され、第３
の電極が定電流源の他端に接続された第１のタイプの第
３のバイポーラトランジスタを設けたので、第２の発明
に加えて、さらに、レーザダイオードに流れる駆動電流
の立ち上がり時の波形を歪まないようにできる。
バイアス源は、第２の発明に加えて、第１の電極が第１
の電源に接続され、第２の電極が第１のタイプの第１の
バイポーラトランジスタの第３の電極に接続され、第３
の電極が定電流源の他端に接続された第１のタイプの第
３のバイポーラトランジスタを設けたので、第２の発明
に加えて、さらに、レーザダイオードに流れる駆動電流
の立ち上がり時の波形を歪まないようにできる。
【００９３】本発明の第４の発明の電流切替回路のＤＣ
バイアス源は、第２の発明に加えて、第１の電極が第１
のタイプの第１のバイポーラトランジスタの第３の電極
に接続され、第３の電極と第１の電極が接続された第１
のタイプの第３のバイポーラトランジスタと、第１の電
極が第１のタイプの第３のバイポーラトランジスタの第
２の電極に接続され、第２の電極が第２の電源に接続さ
れ、第３の電極がインバータを介して入力端子に接続さ
れる第１のチャンネルの第３のＭＯＳトランジスタとを
設けたので、第２の発明に加えて、さらに、ベース電極
に蓄積されたキャリアを再結合させるので、レーザダイ
オードに流れる駆動電流の立ち下がり時の波形を歪まな
いようにできる。
バイアス源は、第２の発明に加えて、第１の電極が第１
のタイプの第１のバイポーラトランジスタの第３の電極
に接続され、第３の電極と第１の電極が接続された第１
のタイプの第３のバイポーラトランジスタと、第１の電
極が第１のタイプの第３のバイポーラトランジスタの第
２の電極に接続され、第２の電極が第２の電源に接続さ
れ、第３の電極がインバータを介して入力端子に接続さ
れる第１のチャンネルの第３のＭＯＳトランジスタとを
設けたので、第２の発明に加えて、さらに、ベース電極
に蓄積されたキャリアを再結合させるので、レーザダイ
オードに流れる駆動電流の立ち下がり時の波形を歪まな
いようにできる。
【００９４】本発明の第５の発明の電流切替回路のＤＣ
バイアス源は、第２の発明に加えて、第１の電極が第１
の電源に接続され、第２の電極が第１のタイプの第１の
バイポーラトランジスタの第３の電極に接続され、第３
の電極が定電流源の他端に接続された第１のタイプの第
４のバイポーラトランジスタを設け、さらに、第１の電
極が第１のタイプの第１のバイポーラトランジスタの第
３の電極に接続され、第３の電極と第１の電極が接続さ
れた第１のタイプの第３のバイポーラトランジスタと、
第１の電極が第１のタイプの第３のバイポーラトランジ
スタの第２の電極に接続され、第２の電極が第２の電源
に接続され、第３の電極がインバータを介して入力端子
に接続される第１のチャンネルの第３のＭＯＳトランジ
スタとを設けたので、第２の発明に加えて、さらに、レ
ーザダイオードに流れる駆動電流の立ち上がり時の波形
を歪まないようにできる。さらに、別途設けられたバイ
ポーラトランジスタとＭＯＳトランジスタとの直列回路
によって、ベース電極に蓄積されたキャリアを再結合さ
せるので、レーザダイオードに流れる駆動電流の立ち下
がり時の波形を歪まないようにできる。
バイアス源は、第２の発明に加えて、第１の電極が第１
の電源に接続され、第２の電極が第１のタイプの第１の
バイポーラトランジスタの第３の電極に接続され、第３
の電極が定電流源の他端に接続された第１のタイプの第
４のバイポーラトランジスタを設け、さらに、第１の電
極が第１のタイプの第１のバイポーラトランジスタの第
３の電極に接続され、第３の電極と第１の電極が接続さ
れた第１のタイプの第３のバイポーラトランジスタと、
第１の電極が第１のタイプの第３のバイポーラトランジ
スタの第２の電極に接続され、第２の電極が第２の電源
に接続され、第３の電極がインバータを介して入力端子
に接続される第１のチャンネルの第３のＭＯＳトランジ
スタとを設けたので、第２の発明に加えて、さらに、レ
ーザダイオードに流れる駆動電流の立ち上がり時の波形
を歪まないようにできる。さらに、別途設けられたバイ
ポーラトランジスタとＭＯＳトランジスタとの直列回路
によって、ベース電極に蓄積されたキャリアを再結合さ
せるので、レーザダイオードに流れる駆動電流の立ち下
がり時の波形を歪まないようにできる。
【００９５】本発明の第６の発明は、第１のインダクタ
ンス負荷および第２のインダクタンス負荷を駆動する各
バイポーラトランジスタおよびスイッチングＭＯＳトラ
ンジスタと、そのバイポーラトランジスタに電流を供給
するＤＣバイアス源を有し、そのＤＣバイアス源は第５
の発明と同様に、第１の電極が第１の電源に接続され、
第２の電極が第１のタイプの第１のバイポーラトランジ
スタの第３の電極に接続され、第３の電極が定電流源の
他端に接続された第１のタイプの第５のバイポーラトラ
ンジスタを設け、さらに、第１の電極が第１のタイプの
第１のバイポーラトランジスタの第３の電極に接続さ
れ、第３の電極と第１の電極が接続された第１のタイプ
の第４のバイポーラトランジスタと、第１の電極が第１
のタイプの第３のバイポーラトランジスタの第２の電極
に接続され、第２の電極が第２の電源に接続され、第３
の電極がインバータを介して入力端子に接続される第１
のチャンネルの第４のＭＯＳトランジスタとを設けたの
で、第５の発明と同様に、第２の発明に加えて、レーザ
ダイオードに流れる駆動電流の立ち上がり時の波形を歪
まないようにでき、さらに、ベース電極に蓄積されたキ
ャリアを再結合させるので、レーザダイオードに流れる
駆動電流の立ち下がり時の波形を歪まないようにでき
る。
ンス負荷および第２のインダクタンス負荷を駆動する各
バイポーラトランジスタおよびスイッチングＭＯＳトラ
ンジスタと、そのバイポーラトランジスタに電流を供給
するＤＣバイアス源を有し、そのＤＣバイアス源は第５
の発明と同様に、第１の電極が第１の電源に接続され、
第２の電極が第１のタイプの第１のバイポーラトランジ
スタの第３の電極に接続され、第３の電極が定電流源の
他端に接続された第１のタイプの第５のバイポーラトラ
ンジスタを設け、さらに、第１の電極が第１のタイプの
第１のバイポーラトランジスタの第３の電極に接続さ
れ、第３の電極と第１の電極が接続された第１のタイプ
の第４のバイポーラトランジスタと、第１の電極が第１
のタイプの第３のバイポーラトランジスタの第２の電極
に接続され、第２の電極が第２の電源に接続され、第３
の電極がインバータを介して入力端子に接続される第１
のチャンネルの第４のＭＯＳトランジスタとを設けたの
で、第５の発明と同様に、第２の発明に加えて、レーザ
ダイオードに流れる駆動電流の立ち上がり時の波形を歪
まないようにでき、さらに、ベース電極に蓄積されたキ
ャリアを再結合させるので、レーザダイオードに流れる
駆動電流の立ち下がり時の波形を歪まないようにでき
る。
【図１】 本発明の実施の形態１の電流切替回路を示す
図である。
図である。
【図２】 図１の電流切替回路の詳細回路を示す図であ
る。
る。
【図３】 本発明の実施の形態２の電流切替回路を示す
図である。
図である。
【図４】 本発明の実施の形態３の電流切替回路を示す
図である。
図である。
【図５】 本発明の実施の形態４の電流切替回路を示す
図である。
図である。
【図６】 本発明の実施の形態５の電流切替回路を示す
図である。
図である。
【図７】 本発明の実施の形態３〜５における電流Ｉ1
の切替え時の立ち下がり波形を示す図である。
の切替え時の立ち下がり波形を示す図である。
【図８】 本発明における電流Ｉ1の切替え時の立ち上
がりおよび立ち下がり波形を示す図である。
がりおよび立ち下がり波形を示す図である。
【図９】 本発明の実施の形態６の電流切替回路を示す
図である。
図である。
【図１０】 図９の電流切替回路の詳細回路を示す図で
ある。
ある。
【図１１】 本発明の実施の形態７の電流切替回路を示
す図である。
す図である。
【図１２】 本発明の実施の形態８の電流切替回路を示
す図である。
す図である。
【図１３】 本発明の実施の形態９の電流切替回路を示
す図である。
す図である。
【図１４】 本発明の実施の形態１０の電流切替回路を
示す図である。
示す図である。
【図１５】 従来技術におけるＬＤ駆動回路に使用され
る電流切替回路を示す図である。
る電流切替回路を示す図である。
１，５ 電源、３ データ入力端子、４ レーザダイオ
ード、２５ 定電流源、１５ 定電圧ＤＣバイアス源、
３３ インバータ、４１，４２ インダクタンス、Ｑ１
１，Ｑ２２，Ｑ３１，Ｑ３２，Ｑ４１，Ｑ４２，Ｑ５
１，Ｑ５２、Ｑ５３，Ｑ５５，Ｑ５６，Ｑ５７ バイポ
ーラトランジスタ、Ｍ２１，Ｍ２２，Ｍ３１，Ｍ４１，
Ｍ４２，Ｍ５１，Ｍ５２，Ｍ５３，Ｍ５６，Ｍ５７ Ｍ
ＯＳトランジスタ
ード、２５ 定電流源、１５ 定電圧ＤＣバイアス源、
３３ インバータ、４１，４２ インダクタンス、Ｑ１
１，Ｑ２２，Ｑ３１，Ｑ３２，Ｑ４１，Ｑ４２，Ｑ５
１，Ｑ５２、Ｑ５３，Ｑ５５，Ｑ５６，Ｑ５７ バイポ
ーラトランジスタ、Ｍ２１，Ｍ２２，Ｍ３１，Ｍ４１，
Ｍ４２，Ｍ５１，Ｍ５２，Ｍ５３，Ｍ５６，Ｍ５７ Ｍ
ＯＳトランジスタ
Claims (8)
- 【請求項１】 第１の電源と、 一端が前記第１の電源に接続された負荷と、 第１の電極が前記負荷の他端に接続され、第３の電極が
ＤＣバイアス源に接続された第１のタイプの第１のバイ
ポーラトランジスタと、 第１の電極が前記の第１のタイプの第１のバイポーラト
ランジスタの第２の電極に接続され、第２の電極が第２
の電源に接続され、第３の電極が入力端子に接続された
第１のチャンネルの第１のＭＯＳトランジスタとから構
成され、 入力端子に印加される電圧によって前記第１のチャンネ
ルの第１のＭＯＳトランジスタをオンオフすることを特
徴とする電流切替回路。 - 【請求項２】 請求項１記載の電流切替回路において：
前記ＤＣバイアス源は、 一端が前記第１の電源に接続された定電流源と、 第１の電極が前記定電流源の他端に接続され、第３の電
極が前記第１のタイプの第１のバイポーラトランジスタ
の第３の電極とカレントミラー接続された第１のタイプ
の第２のバイポーラトランジスタと、 第１の電極が前記の第１のタイプの第２のバイポーラト
ランジスタの第２の電極に接続され、第２の電極が第２
の電源に接続され、第３の電極が第３の電源に接続され
た第１のチャンネルの第２のＭＯＳトランジスタとから
構成され、 入力端子に印加される電圧によって前記第１のチャンネ
ルの第１のＭＯＳトランジスタをオンオフすることを特
徴とする電流切替回路。 - 【請求項３】 請求項１記載の電流切替回路において：
前記ＤＣバイアス源は、 一端が前記第１の電源に接続された定電流源と、 第１の電極が前記定電流源の他端に接続され、第３の電
極が前記第１のタイプの第１のバイポーラトランジスタ
の第３の電極とカレントミラー接続された第１のタイプ
の第２のバイポーラトランジスタと、 第１の電極が前記第１の電源に接続され、第２の電極が
前記第１のタイプの第１のバイポーラトランジスタの第
３の電極に接続され、第３の電極が前記定電流源の他端
に接続された第１のタイプの第３のバイポーラトランジ
スタと、 第１の電極が前記の第１のタイプの第２のバイポーラト
ランジスタの第２の電極に接続され、第２の電極が第２
の電源に接続され、第３の電極が第３の電源に接続され
た第１のチャンネルの第２のＭＯＳトランジスタとから
構成され、 入力端子に印加される電圧によって前記第１のチャンネ
ルの第１のＭＯＳトランジスタをオンオフすることを特
徴とする電流切替回路。 - 【請求項４】 請求項１記載の電流切替回路において：
前記ＤＣバイアス源は、 一端が前記第１の電源に接続された定電流源と、 第１の電極が前記定電流源の他端に接続され、第３の電
極が前記第１のタイプの第１のバイポーラトランジスタ
の第３の電極とカレントミラー接続された第１のタイプ
の第２のバイポーラトランジスタと、 第１の電極が前記の第１のタイプの第２のバイポーラト
ランジスタの第２の電極に接続され、第２の電極が第２
の電源に接続され、第３の電極が第３の電源に接続され
た第１のチャンネルの第２のＭＯＳトランジスタと、 第１の電極が前記第１のタイプの第１のバイポーラトラ
ンジスタの第３の電極に接続され、第３の電極と第１の
電極が接続された第１のタイプの第３のバイポーラトラ
ンジスタと、 第１の電極が前記第１のタイプの第３のバイポーラトラ
ンジスタの第２の電極に接続され、第２の電極が第２の
電源に接続され、第３の電極がインバータを介して入力
端子に接続される第１のチャンネルの第３のＭＯＳトラ
ンジスタとから構成され、 入力端子に印加される電圧によって前記第１のチャンネ
ルの第１のＭＯＳトランジスタをオンオフすることを特
徴とする電流切替回路。 - 【請求項５】 請求項１記載の電流切替回路において：
前記ＤＣバイアス源は、 一端が前記第１の電源に接続された定電流源と、 第１の電極が前記定電流源の他端に接続され、第３の電
極が前記第１のタイプの第１のバイポーラトランジスタ
の第３の電極とカレントミラー接続された第１のタイプ
の第２のバイポーラトランジスタと、 第１の電極が前記第１の電源に接続され、第２の電極が
前記第１のタイプの第１のバイポーラトランジスタの第
３の電極に接続され、第３の電極が前記定電流源の他端
に接続された第１のタイプの第４のバイポーラトランジ
スタと、 第１の電極が前記の第１のタイプの第２のバイポーラト
ランジスタの第２の電極に接続され、第２の電極が第２
の電源に接続され、第３の電極が第３の電源に接続され
た第１のチャンネルの第２のＭＯＳトランジスタと、 第１の電極が前記第１のタイプの第１のバイポーラトラ
ンジスタの第３の電極に接続され、第３の電極と第１の
電極が接続された第１のタイプの第３のバイポーラトラ
ンジスタと、 第１の電極が前記第１のタイプの第３のバイポーラトラ
ンジスタの第２の電極に接続され、第２の電極が第１の
電極に接続され、第３の電極がインバータを介して入力
端子に接続される第１のチャンネルの第３のＭＯＳトラ
ンジスタとから構成され、 入力端子に印加される電圧によって前記第１のチャンネ
ルの第１のＭＯＳトランジスタをオンオフすることを特
徴とする電流切替回路。 - 【請求項６】 第１の電源と、 各一端が前記第１の電源に接続された第１のインダクタ
ンス負荷および第２のインダクタンス負荷と、 第１の電極が前記第１のインダクタンス負荷の他端に接
続され、第３の電極がＤＣバイアス源に接続された第１
のタイプの第１のバイポーラトランジスタと、 第１の電極が前記の第１のタイプの第１のバイポーラト
ランジスタの第２の電極に接続され、第２の電極が第２
の電源に接続され、第３の電極が入力端子に接続された
第１のチャンネルの第１のＭＯＳトランジスタと、 第１の電極が前記第２のインダクタンス負荷の他端に接
続され、第３の電極がＤＣバイアス源に接続された第１
のタイプの第２のバイポーラトランジスタと、 第１の電極が前記の第１のタイプの第２のバイポーラト
ランジスタの第２の電極に接続され、第２の電極が第２
の電源に接続され、第３の電極がインバータを介して入
力端子に接続された第１のチャンネルの第２のＭＯＳト
ランジスタとを備え、 さらに、前記ＤＣバイアス源は；一端が前記第１の電源
に接続された定電流源と、 第１の電極が前記定電流源の他端に接続され、第３の電
極が前記第１のタイプの第１のバイポーラトランジスタ
の第３の電極および前記第１のタイプの第２のバイポー
ラトランジスタの第３の電極とカレントミラー接続され
た第１のタイプの第３のバイポーラトランジスタと、 第１の電極が前記第１の電源に接続され、第２の電極が
前記第１のタイプの第１のタイプの第２のバイポーラト
ランジスタの第３の電極に接続され、第３の電極が前記
定電流源の他端に接続された第１のタイプの第５のバイ
ポーラトランジスタと、 第１の電極が前記の第１のタイプの第３のバイポーラト
ランジスタの第２の電極に接続され、第２の電極が第２
の電源に接続され、第３の電極が第３の電源に接続され
た第１のチャンネルの第３のＭＯＳトランジスタと、 第１の電極が前記第１のタイプの第２のバイポーラトラ
ンジスタの第３の電極に接続され、第３の電極と第１の
電極が接続された第１のタイプの第４のバイポーラトラ
ンジスタと、 第１の電極が前記第１のタイプの第４のバイポーラトラ
ンジスタの第２の電極に接続され、第２の電極が第２の
電源に接続され、第３の電極が第３の電源に接続される
第１のチャンネルの第４のＭＯＳトランジスタとから構
成され、 入力端子に印加される電圧によって前記第１のチャンネ
ルの第１のＭＯＳトランジスタをおよび第２のＭＯＳト
ランジスタを逆特性でオンオフすることを特徴とする電
流切替回路。 - 【請求項７】 請求項１〜６のいずれかに記載された電
流切替回路において：前記第１の電源は正電圧電源であ
り、前記第２の電源は接地であり、前記第３の電源は正
電圧電源であり、 前記バイポーラトランジスタの第１のタイプはｎｐｎタ
イプ、ＭＯＳトランジスタの第１のチャンネルはｎチャ
ンネル、バイポーラトランジスタの第１の電極はコレク
タ電極、第２の電極はエミッタ電極、第３の電極はベー
ス電極、ＭＯＳトランジスタの第１の電極はドレイン電
極、第２の電極はソース電極、第３の電極はゲート電極
であることを特徴とする電流切替回路。 - 【請求項８】 請求項１〜６のいずれかに記載された電
流切替回路において：前記第１の電源は接地であり、前
記第２の電源は正電圧電源であり、前記第３の電源は接
地であり、 前記バイポーラトランジスタの第１のタイプはｐｎｐタ
イプ、ＭＯＳトランジスタの第１のチャンネルはｐチャ
ンネル、バイポーラトランジスタの第１の電極はコレク
タ電極、第２の電極はエミッタ電極、第３の電極はベー
ス電極、ＭＯＳトランジスタの第１の電極はソース電
極、第２の電極はドレイン電極、第３の電極はゲート電
極であることを特徴とする電流切替回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8239340A JPH1084266A (ja) | 1996-09-10 | 1996-09-10 | 電流切替回路 |
| US08/795,663 US5812011A (en) | 1996-09-10 | 1997-02-06 | Current switching circuit formed in an integrated semiconductor circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8239340A JPH1084266A (ja) | 1996-09-10 | 1996-09-10 | 電流切替回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1084266A true JPH1084266A (ja) | 1998-03-31 |
Family
ID=17043285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8239340A Pending JPH1084266A (ja) | 1996-09-10 | 1996-09-10 | 電流切替回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5812011A (ja) |
| JP (1) | JPH1084266A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11090030B2 (en) * | 2016-11-10 | 2021-08-17 | Leltek Inc. | Ultrasound apparatus and ultrasound emission method |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH504819A (de) * | 1970-07-10 | 1971-03-15 | Ibm | Abtasteinrichtung |
| US4177392A (en) * | 1976-02-04 | 1979-12-04 | Rca Corporation | Current switching networks |
| JPS59165507A (ja) * | 1983-03-09 | 1984-09-18 | Toshiba Corp | 増幅回路 |
| JPS59228420A (ja) * | 1983-06-09 | 1984-12-21 | Sony Corp | 高速スイツチング回路 |
| US4684880A (en) * | 1986-12-09 | 1987-08-04 | Trw Inc. | Reference current generator circuit |
| JPH0364211A (ja) * | 1989-08-02 | 1991-03-19 | Mitsubishi Electric Corp | スイッチング回路 |
| US5038053A (en) * | 1990-03-23 | 1991-08-06 | Power Integrations, Inc. | Temperature-compensated integrated circuit for uniform current generation |
| JP2528028B2 (ja) * | 1990-08-22 | 1996-08-28 | 三菱電機株式会社 | レベル変換回路 |
| US5296765A (en) * | 1992-03-20 | 1994-03-22 | Siliconix Incorporated | Driver circuit for sinking current to two supply voltages |
| US5374857A (en) * | 1992-05-29 | 1994-12-20 | Sgs-Thomson Microelectronics, Inc. | Circuit for providing drive current to a motor using a sensefet current sensing device and a fast amplifier |
| US5381083A (en) * | 1992-07-15 | 1995-01-10 | Sharp Kabushiki Kaisha | Constant-current power-supply circuit formed on an IC |
| JPH07191769A (ja) * | 1993-12-27 | 1995-07-28 | Toshiba Corp | 基準電流発生回路 |
-
1996
- 1996-09-10 JP JP8239340A patent/JPH1084266A/ja active Pending
-
1997
- 1997-02-06 US US08/795,663 patent/US5812011A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5812011A (en) | 1998-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7224192B2 (en) | Voltage detection circuit | |
| US20030094977A1 (en) | Voltage mode differential driver and method | |
| JPS63193720A (ja) | 論理回路 | |
| JP2647014B2 (ja) | ＢｉＣＭＯＳ論理回路 | |
| JPH07263955A (ja) | 電流制御発振器用バッファステージ | |
| JPH0993055A (ja) | 演算増幅器 | |
| KR950012937B1 (ko) | 샘플홀드 회로 | |
| US5864245A (en) | Output circuit with overvoltage protection | |
| US7218169B2 (en) | Reference compensation circuit | |
| JP2004048726A (ja) | スイッチ・キャパシタに接続された駆動回路及びその動作方法 | |
| JP2000268309A (ja) | 書き込み電流駆動回路 | |
| JPH1084266A (ja) | 電流切替回路 | |
| KR20160027570A (ko) | 인버터 형태의 전력 증폭기 | |
| JP2004032619A (ja) | 演算増幅回路 | |
| US5023478A (en) | Complementary emitter follower drivers | |
| JPH07193484A (ja) | ソース終了送信線ドライバ | |
| JP2743729B2 (ja) | Ｅｃｌレベル出力回路およびｅｃｌ／ｄｃｆｌレベル変換入力回路ならびに半導体集積回路装置 | |
| JPH06303117A (ja) | スタートアップ回路 | |
| JPH05235662A (ja) | 定電流発生回路 | |
| JPH08139531A (ja) | 差動アンプ | |
| JP2998334B2 (ja) | Ｅｃｌ型半導体集積回路装置 | |
| JP3487003B2 (ja) | バイアス電圧発生回路 | |
| US6529047B2 (en) | Mixer driver circuit | |
| JPH06282805A (ja) | 磁気記録回路 | |
| JP3552931B2 (ja) | 出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050118 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050524 |