DE2053744C3 - Inverterschaltung - Google Patents
InverterschaltungInfo
- Publication number
- DE2053744C3 DE2053744C3 DE2053744A DE2053744A DE2053744C3 DE 2053744 C3 DE2053744 C3 DE 2053744C3 DE 2053744 A DE2053744 A DE 2053744A DE 2053744 A DE2053744 A DE 2053744A DE 2053744 C3 DE2053744 C3 DE 2053744C3
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- synchronization
- load
- source
- control electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001360 synchronised effect Effects 0.000 claims description 12
- 230000005669 field effect Effects 0.000 claims description 10
- 230000000737 periodic effect Effects 0.000 claims description 3
- 238000012432 intermediate storage Methods 0.000 claims 1
- 230000003247 decreasing effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000003708 ampul Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000036316 preload Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/096—Synchronous circuits, i.e. using clock signals
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Television Systems (AREA)
- Shift Register Type Memory (AREA)
Description
50
Die Erfindung betrifft eine synchronisierte Inverterschaltung nach dem Oberbegriff des Anspruchs 1.
Aus den Druckschriften »radio fernsehen elektronik«, (1969), Heft 3, S. 74 bis 76 und FR-PS 14 62 815 sind
lnverterschaltungen bekannt, bei denen der Ausgang am Dateneingangstransistor liegt, die jedoch keinen
Synchronisationstransistcr aufweisen.
Aus den US-Patentschriften 33 95 291 und 33 95 292 sind lnverterschaltungen bekannt, bei denen ein
periodischer Synchronisierimpuls an die Steuerelektrode eines Lasttransistors gelegt wird, wodurch die Dauer
des leitenden Zustands des Lasttransistors gesteuert und so der Leistungsverbrauch der Inverterschaltung
vermindert wird. Die Inverterschaltung ist bei einer Zwischenspeicherschaltung und einem dynamischen
Schieberegister anwendbar.
Bei bekannten Schaltungen wird der Widerstandswert des Lasttransistors durch die Größe des an die
Steuerelektrode gelegten Synchronsierimpulses bestimmt. Wenn daher die Spannung des Synchronisierimpulses
aus irgendeinem Grund vermindert wird, nimmt der Widerstand des Lasttransistors zu und die
Schaltgeschwindigkeit der Inverterschaltung wird vermindert.
Die Amplitude des Synchronisierimpulses neigt dazu, sich infolge der Lastimpedanz zu ändern bzw. die
Amplitude des Synchronisierimpulses unterliegt einer großen Änderung, die von der Anzahl der Schaltungen
abhängt, denen der Synchronisierimpuls zugeführt wird. Dadurch hängt die Schaltgeschwindigkeit der bekannten
lnverterschaltungen in starkem Maß von der Anzahl der lnverterschaltungen ab, die an den Synchronisierimpulsgenerator
angeschlossen sind. Die Inverterschaltung muß daher jedesmal umgeschaltet werden, damit
sie auf der gewünschten Kennlinie arbeitet, wenn ein anderes Gerät benutzt wird. Dies beeinträchtigt stark
die Produktionswirksamkeit, wenn eine derartige Inverterschaltung in Massenproduktion hergestellt
werden soll. Wenn die Folgefrequenz des Synchronisierimpulses erhöht wird, wird es außerdem schwierig, seine
Amplitude ausreichend hoch einzustellen. Daher nimmt auch der Widerstandswert des Lasttransistors zu und
die Schaltgeschwindigkeit der Inverterschaltung vermindert sich.
Aus d.";n Druckschriften »Elektrotechnische Zeitschrift
ETZ-B«, Bd. 21 (1969), Heft 21, S. 491 bis 494 und DEOS 18 01 886 ist eine Schaltungsanordnung bekannt,
bei der in Serie mit dem Dateneingangstransistor als Schalter ausgebildete Transistoren vorgesehen sind. Die
den beiden Transistoren zugeführten Synchronisierimpulse besitzen eine solche Spannungshöhe, daß der
Widerstand der Transistoren hinreichend niedrig gemacht wird. Bei dieser auch als »verhältnislos«
(ratioless) bezeichneten Anordnung kann daher keiner der beiden Transistoren als Widerstandslast wirken.
Ferner ist aus der US-PS 33 93 325 eine Schaltungsanordnung bekannt, bei der in Serie mit dem
Dateneingangstransistor eine Parallelschaltung aus 2 Transistoren vorgesehen ist, von denen einer als
Synchronisationstransistor und der andere als Lasttransistor ausgebildet ist, um eine Ausgangskapazität zur
Erhöhung der Schaltgeschwindigkeit vorzuladen. Bei dieser Anordnung werden jedoch zwei verschiedene
Synchronisationssignale benötigt, die jeweils an die Steuerelektrode eines Transistors gelegt werden.
Ferner besteht auch bei dieser bekannten Anordnung der Nachteil, daß sich der Widerstandswert des
Lasttransistors im Takt mit den Synchronisationsimpulsen ändert.
Ferner ist aus der Druckschrift »Electronics«, Oktober 4, 1965, Seite 90 bis 95, insbesondere Seite 95,
eine Schaltung der oben genannten Art bekannt. Dabei liegt das Ausgangssignal der Schaltung am Verbindungspunkt
zwischen dem Synchronisationstransistor und dem Lasttransistor an. Damit ist aber der
Synchronisationstransistor zwischen Ausgang und Dateneingangstransistor geschaltet, so daß er eine ebenso
große Steilheit gm wie der Dateneingangstransistor
haben muß. Wenn — wie aus der Figur auf Seite 93 rechts oben zu entnehmen ist — beispielsweise die
Steilheit gm des Lasttransistors gleich 10 ist, so müssen
sowohl die Steilheit gm des Synchronisationstransistors
als auch des Dateneingangstransistors gleich 200 sein. Da aber die Größe der Steilheit die Breite des
Kanalbereichs und damit die Größe des Transistors
beeinflußt, was auch aus der Figur auf Seite 93 rechts in
der Mitte zu entnehmen ist, hat eine derartige Schaltung relativ große Transistoren mit großen Sperrkapazitäten
an der Steuerelektrode zur Folge, was einer hohen Schaltgeschwindigkeit abträglich ist Abgesehen davon,
daß die Schaltung demzufolge nicht fik Größtintegratäon
geeignet ist, wird auch noch die Schaltgeschwindigkeit
durch eine Amplitudenänderung des am Synchronisationstransistor anliegenden Taktsignals CP beinflußt,
da der Schdtvorgang durch die Reihenschaltung von so Synchronisationstransistor und Dateneingangstransistor
vorgenommen wird.
Demgegenüber hat die Erfindung die Aufgabe, eine synchronisierte Inverterschaltung der oben genannten
Art so zu verbessern, daß sie stabil arbeitet, frei von
Beeinflussungen durch Änderungen der Amplitude des Synchronisierimpulses, leicht herzustellen und für
Größtintegration geeignet ist sowie eine hohe Schaltgeschwindigkeit
und stabile Eingangs-/Ausgangskennlinien erzielbar sind.
Diese Aufgabe wird durch die Merkmale des kennzeichnenden Teils des Anspruchs 1 gelöst.
Im Vergleich zu der aus »Electronics« bekannten Schaltung wird dadurch erreicht, daß der durch den
Synchronisationstransistor und durch den Lasttransistor fließende Strom im wesentlichen gleich groß ist und
damit die Steilheit gm des Synchronisationstransistors
gleich groß sein kann wie die des Lasttransistors. Diese ist jedoch weit geringer als die des Dateneingangstransistors.
Wenn beispielsweise die Steilheit gm das
Dateneingangstransistors bei 100 liegt, so kann die der beiden anderen Transistoren bei 10 liegen, so daß die für
die Schaltung erforderliche Chipfläche klein gehalten werden kann. Darüber hinaus arbeitet die aus Last- und
Synchronisationstransistor bestehende Reihenschaltung insgesamt als Last, die den mit dem Dateneingangstransistor
verbundenen Ausgang dynamisch auflädt. Damit können aber selbst dann, wenn sich die Amplitude der
der Steuerelektrode des Synchronisationstransistors zugeführten Synchronisierimpulse verändert, die Schaltgeschwindigkeit
und die Eingangs-/Ausgangs-Kennlinien stabil gehalten werden.
Im Vergleich zu der aus der US-PS 33 93 325 bekannten Schaltung wird bei der erfindungsgemäßen
Inverterschaltung nur ein Synchronisationssignal benötigt. Ein Synchronisierimpuls mit einer Spannung, die
den Widerstand zwischen der Quelle und der Senke des Synchronisiertransistors vermindert, wird auf die
Steuerelektrode des Synchronisiertransistors gegeben, und es wird eine bestimmte Gleichspannung aus einer
stabilisierten Spannungsquelle an die Steuerelektrode des Lasttransistors gelegt, der als Lastwiderstand dient,
wodurch der Lastwiderstand konstant gehalten wird und unbeeinflußt von Änderungen der Amplitude des
Synchronisierimpulses ist Bei einem Impulsgenerator wird oft die Amplitude des Synchronisierimpulses durch
eine Laständerung geändert, jedoch kann die von einer stabilisierten Spannungsquelle erhaltene Spannung bei
einer Laständerung konstant gehalten werden. Wenn daher die Amplitude des Synchronisierimpulses zuvor
so groß eingestellt wird, daß der Widerstand des Synchronisiertransistors ausreichend klein gegenüber
einer Änderung der Amplitude der Synchronisierimpulse infolge einer Änderung der Lastimpedanz ist, wird
der Lastwiderstand nur durch die konstante Spannung bestimmt, die von der stabilisierten Spannungsquelle an
die Steuerelektrode des Lasttransistors angelegt wird. Dies bedeutet, daß es durch die Erfindung ermöglicht
wird, eine synchronisierte Inverterschaltung zu schaffen, deren Schaltgeschwindigkeit und deren Eingangs-/Ausgangs-Kennlinien
stabil sind, da die Schaltzeit nur durch die Funktion des Synchronisie/transistors bestimmt
wird, an dessen Steuerelektrode, eine ausreichend hohe Spannung gelegt wird. Wenn außerdem die Folgefrequenz
des Synchronisierimpulses ansteigt, wodurch seine Amplitude entsprechend klein wird, bleibt die
Schaltgeschwindigkeit durch Verwendung eines Synchronisierimpulses
mit ausreichend hoher Spannung groß. Damit kann die Inverterschaltung gemäß der
Erfindung auch mit einem Synchronisierimpuls betrieben werden, dessen Folgefrequenz groß ist.
Nachstehend wird ein Ausführungsbeispiel der Erfindung an Hand der F i g. 1 bis 4 erläutert. Es zeigt
Fig. la ein Schaltbild einer bekannten synchronisierten
Inverterschaltung,
Fig. Ib den Spannungsverlauf des an die Steuerelektrode
des Synchronisierlasttransistors in Fig. la angelegten Synchronisi'erirnpUi'ses,
Fig.2a ein Schaltbild einer Ausführungsform einer
synchronisierten Inverterschaltung gemäß der Erfindung,
F i g. 2b den Spannungsverlauf des an die Steuerelektrode des Synchronisiertransistors der F i g. 2a angelegten
Synchrorisierimpulses,
F i g. 3 ein Schaltbild eines Zwischenspeichers, in dem e-ne synchronisierte Inverterschaltung gemäß der
Erfindung verwendet ist,
F i g. 4a ein Schaltbild eines dynamischen Schieberegisters,
in dem eine synchronisierte Inverterschaltung gemäß der Erfindung verwendet ist,
F i g. 4b und 4c den Spannungsverlauf der ersten und
zweiten Synchronisierimpulse, die an den Trenntransistor und den Synchronisiertransistor in Fig.4a gelegt
sind, und
Fig.4d bis 4e den Spannungsverlauf der Eingangsund
Ausgangssignale.
Fig. la und Ib zeigen eine übliche synchronisierte
Inverter- bzw. Nein-Schaltung. Die Quelle und die Senke des Dateneingangstransistors 1 und des Synchronisierlasttransistors
2 in Form eines Feldeffekttransistors mit isolierter Steuerelektrode sind in Reihe
geschaltet. Die Senke des Synchronisierlasttransistors 2 ist mit ener Gleichspannungsquelle — Vdd verbunden.
Die Quelle des Dateneingangstransistors 1 ist geerdet. Ein periodischer Synchronisierimpuls 4 mit einer
Spannungsamplitude Vo wird auf die Steuerelektrode 3
des Synchronisierlasttransistors 2 gegeben. Der Transistor 2 ist nur während der Zeit, in der der
Synchronisierimpuls 4 an der Steuerelektrode 3 liegt, geöffnet und arbeitet während dieser Zeit als Lastwiderstand.
Ein Dateneingangssignal Vjn wird der Steuerelektrode
des Eingangstransistors 1 zugeführt. In dieser Schaltung wird der Wert des Lastwiderstandes durch
die Amplitude, nämlich die Spannung des Synchronisierimpulses 4 bestimmt. Wenn einer solchen Schaltung der
Synchronisierimpuls 4 eines üblichen Impulsgenerators zugeführt wird, ändert sich die Amplitude des
Synchronisierimpulses 4 entsprechend der angelegten Lastimpedanz. Dadurch neigt der Lastwiderstand der
Inverterschaltung dazu, höher zu werden als ein bestimmter Wert, wodurch die Schaltgeschwindigkeit
verringert und die Eingangs-/Ausgangs-Kennlinien verändert werden. Um diesen Nachteil zu beseitigen, ist
es notwendig, die Kennlinien der verwendeten Transistoren zu ändern und die Inverterschaltung so zu
entwerfen, daß sie an jedes Gerät angepaßt ist. Dies
bedeutet, daß es schwierig ist, universell verwendbare Iverterschaltungen in Massenproduktion herzustellen.
Fi g. 2a und 2b zeigen eine bevorzugte Ausführungsform einer synchronisierten Inverterschaltung gemäß
der Erfindung, die einen Dateneingangstransistor 1 in Form eines Feldeffekttransistors mit isolierter Steuerelektrode,
einen Lasttransistor 8 in Form eines Feldeffekttransistors mit isolierter Steuerelektrode und
einen Synchronisiertransistor 6 in Form eines Feldeffekttransistors mit isolierter Steuerelektrode aufweist.
Die Quelle des Eingangstransistors 1 ist geerdet und der Lasttransistor ist mit der Senke des Eingangstransistors
1 und der Quelle des Synchronisiertransistors 6 in Reihe geschaltet. Eine Quellenspannung — Vdd mit einer
Größe von —24 V wird an die Senke des Synchronisiertransistors 6 gelegt. Eingangssignaie V'in mit — 1
bzw. — 12 V werden der Steuerelektrode des Eingangstransistors 1 zugeführt. An der Senke des Eingangstransistors
1 erhält man Ausgangssignale Vout von jeweils etwa —15 bzw. —1 V. Ein Synchronisierimpuls 5 mit
einer Amplitude von -V0 = 24 V, einer Dauer von
2 Mikrosekunden und einer Folgefrequenz von 200 KHz wird auf die Steuerelektrode 7 des Synchronisiertransistors
6 gegeben. Wenn der Wert des Widerstands des Synchronisiertransistors 6 im leitenden
Zustand so bestimmt wird, daß er ausreichend kleiner ist als der des Lastwiderstandes, der nötig ist, um die
Inverterschaltung zu betreiben, ist es möglich, den Lastwiderstand frei von Änderungen in der Amplitude
des Synchronisierimpulses 5 zu machen. Wenn stets eine bestimmte konstante Gleichspannung — VOg an die
Steuerelektrode des Lasttransistors 8 gegeben wird, so daß der Widerstand zwischen der Quelle und der Senke
des Lasttransistors 8 auf einem bestimmten Wert von
z. B. 200 ΚΩ gehalten wird, kann der Lastwiderstand ohne Rücksicht auf die Amplitude des Synchronisierimpuises
5 bestimmt werden.
Damit werden durch die Erfindung die Schaltgeschwindigkeit
und die Eingangs-/Ausgangs-Kennlinien der Inverterschaltung stabil und frei von Änderungen
der Amplitude des Synchronisierimpulses. Wenn die Folgefrequenz des Synchronisierimpulses erhöht wird,
wird außerdem die Amplitude des Synchronisierimpulses vermindert. Zum Beispiel wird die Spannung des
Synchronisierimpulses, dessen Amplitude —24 V und dessen Anstiegs- und Abfallzeit eine Mikrosekunde bei
einer Dauer von zwei Mikrosekunden beträgt, auf
- 18 V bei einer Dauer von 1,5 Mikrosekunden und auf
— 12 V bei einer Dauer von einer Mikrosekunde vermindert. Selbst unter dieser Bedingung wird die
Schaltgeschwindigkeit in der Schaltung nicht vermindert Es wird daher möglich, die inverterschaltung mit
einem Synchronisierimpuls hoher Frequenz zu betreiben. Weiterhin ist die Inverterschaltung der Erfindung
frei von einer Änderung der Last des Synchronisiertpulses und somit wird eine universell verwendbare, in
Massenproduktion herstellbare inverterschaltung geschaffen.
F i g. 3 zeigt eine Zwischenspeicherschaltung in der eine synchronisierte Inverterschaltung gemäß der
Erfindung verwendet ist. Der Speicher ist derart aufgebaut, daß der Ausgangsanschluß 10 der Inverterschaltung
der Fig. 2a über den Trenntransistor 11 an die Steuerelektrode 13 des zweiten Dateneingangstransistors
12 angeschlossen ist Ein Synchronisierimpuls, der der gleiche ist wie der, der der Steuerelektrode 7 des
Synchronisiertransistors 6 zugeführt wird, wird auf die Steuerelektrode des Trenntransistors 11 gegeben. Das
Ausgangssignal der Inverterschaltung wird zeitweilig in dem statischen Kondensator C zwischen der Quelle 25
des Tenntransistors und der Steuerelektrode 13 des zweiten Dateneingangstransistors 12 gespeichert, bis
der nächste Synchronisierimpuls angelegt wird.
F i g. 4 zeigt ein dynamisches Schieberegister, in dem die Inverterschaltung gemäß der Erfindung verwendet
ist. Das Schieberegister ist zweistufige Kaskade des Zwischenspeichers der Fig.3. Dieses Schieberegister
besteht aus einem ersten und einem zweiten Dateneingangstransistor 15 und 16, einem ersten und zweiten
Lasttransistor 17 und 18, einem ersten und zweiten Synchronisiertransistor 19 und 20 und einem ersten und
zweiten Trenntransistor 21 und 22. Der erste Synchronisierimpuise Oi mit einer Spannungsampjilude — VO wird
auf die Steuerelektroden des ersten Trenntransistors 21 und des zweiten Synchronisiertransistors 20 gegeben.
Der zweite Synchronisierimpuls O2 mit der Spannungsampiitude
— Vo, der sich nicht mit dem ersen Synchronisierimpuls überlappt, wird auf die Steuerelektroden
des ersten Synchronisiertransistor 19 und des zweiten Trenntransistors 22 gegeben, und eine Gleichspannung
— Vcg wird von einer stabilisierten Spannungsquelle an die Steuerelektroden des ersten und
zweiten Lasttransistors 17 und 18 gelegt. Ein Ausgangssignal Vout wird durch das Dateneingangssignal Vin
erzeugt, das auf den Dateneingangsanschluß 23 gegeben wurde, der mit der Senke des ersten Isoliertransistors 21
verbunden ist. Dieses Ausgangssignal wird an den Datenausgangsanschluß 24 mit einer Verzögerung von
einer Periode des Synchronisierimpulses erhalten.
Wie an Hand der F i g. 2,3 und 4 erläutert wurde, kann
die Inverterschaltung der Erfindung stabil und unbeeinflußt durch eine Änderung der Amplitude des
Synchronisierimpulses arbeiten; diese Inverterschaltung kann somit für die verschiedensten elektronischen
Geräte verwendet werden.
In den in den F i g. 1 bis 4 gezeigten Schaltungen wurden Feldeffekttransistoren mit isolierter Steuerelektrode
als Schaltungselemente verwendet Statt dessen können auch andere geeignete aktive oder passive
Elemente verwendet werden. Um jedoch die Integrationsdichte einer integrierten Schaltung mit vielen
Inverterschaltungen zu erhöhen, sind Feldeffekttransistoren mit isolierter Steuerelektrode am besten
geeignet Es kann zweckmäßig erscheinen, daß als Lastelement ein »verlegter« Widerstand verwendet
wird. Ein derartiger Widerstand erfordert jedoch eine große Fläche, um einen hohen Widerstandswert zu
erhalten, und außerdem läßt sich der Widerstandswert ii ändern. Dies bedeutet, daß ein Gerät mit einer
solchen Inverterschaltung nicht universell verwendbar ist Wenn dagegen ein Feldeffekttransistor mit isolierter
Steuerelektrode als Lastelement verwendet wird, reicht eine kleine Fläche aus, um einen großen Widerstand zu
erhalten und der Widerstand kann durch die an die Steuerelektrode angelegte Spannung willkürlich geändert
werden. Die Inverterschaltung gemäß der Erfindung ist daher besonders dort verwendbar, wo eine
hohe Integrationsdichte, eine universelle Verwendbarkeit und die Möglichkeit der Massenproduktion von
Bedeutung sind.
Die Inverterschaltung gemäß der Erfindung kann selbstverständlich im Rahmen der Erfindung z. B.
dadurch geändert werden, daß die Transistoren 6 und 8 vertauscht werden.
Hierzu 2 Blatt Zeichnungen
Claims (4)
1. Synchronisierte Inverterschaltung mit einem aus einem Isolierschicht-Feldeffekttransistor gebildeten
Dateneingangstransistor und einer Reihenschaltungsanordnung aus einem Lasttransistor und
einem Synchronisationstransistor, die jeweils von
einem Isolierschicht-Feldeffekttransistor gebildet werden, wobei der Steuerelektrode des Synchronisationstransistors
ein periodisches Synchronisationssignal zugeführt wird, eine Gleichspannung an der Steuerelektrode des Lasttransistors anliegt, der
Steuerelektrode des Dateneingangstransistors das Eingangssignal der Inverterschaltung zugeführt wird
und der Dateneingangstransistor zur Reihenschaltungsanordnung in Reihe geschaltet ist, dadurch
gekennzeichnet, daß der Verbindungspunkt (Vout) des Dateneingangstransistors (1) mit der
Reihenschaltungsanordnung (6, 8) der Ausgang der Inverterschaltung ist und daß der Widerstandswert
des Synchronisationstransistors (6) im leitenden Zustand ausreichend kleiner ist als der des
Lasttransistors (8).
2. Inverterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Quelle des Eingangstransistors
(1) geerdet ist, daß die Senke des Eingangstransistors (1) mit der Quelle des Lasttransistors (8)
verbunden ist, daß die Senke des Lasttransistors mit der Quelle des Synchronisiertransistors (6) verbunden
ist und daß an der Quelle des Synchronisationstransistors eine Gleichspannung anliegt.
3. Inverterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Quelle des Eingangstransistors
(1) geerdet ist, daß die Senke des Eingangstransistors mit der Quelle des Synchronisiertransistors
(6) verbunden ist, daß die Senke des Synchronisationstransistors (6) mit der Quelle des Lasttransistors
(8) verbunden ist und daß an der Quelle des Lasttransistors eine Gleichspannung liegt.
4. Zwischenspeicher (F i g. 3) mit einem Inverter, einem Trenntransistor aus einem Feldeffekttransistor
mit isolierter Steuerelektrode, dessen Quelle an dem Ausgang des Inverters liegt, und einem zweiten
Dateneingangstransistor mit isolierter Steuerelektrode, dessen Tor mit der Senke des Trenntransistors
verbunden ist, dadurch gekennzeichnet, daß der Inverter durch eine Schaltung gemäß Anspruch
1 realisiert ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP44088260A JPS5033634B1 (de) | 1969-11-01 | 1969-11-01 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2053744A1 DE2053744A1 (de) | 1971-05-06 |
DE2053744B2 DE2053744B2 (de) | 1976-02-12 |
DE2053744C3 true DE2053744C3 (de) | 1982-12-16 |
Family
ID=13937895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2053744A Expired DE2053744C3 (de) | 1969-11-01 | 1970-11-02 | Inverterschaltung |
Country Status (4)
Country | Link |
---|---|
US (1) | US3668424A (de) |
JP (1) | JPS5033634B1 (de) |
DE (1) | DE2053744C3 (de) |
GB (1) | GB1290029A (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5931253B2 (ja) * | 1972-08-25 | 1984-08-01 | 株式会社日立製作所 | デプレツシヨン型負荷トランジスタを有するmisfet論理回路 |
WO2008015498A1 (en) * | 2006-08-01 | 2008-02-07 | Freescale Semiconductor, Inc. | Data communication system and method |
US8307227B2 (en) * | 2006-11-08 | 2012-11-06 | Freescale Semiconductor, Inc. | Data communication system and method |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3271590A (en) * | 1963-05-14 | 1966-09-06 | John C Sturman | Inverter circuit |
US3461312A (en) * | 1964-10-13 | 1969-08-12 | Ibm | Signal storage circuit utilizing charge storage characteristics of field-effect transistor |
US3406298A (en) * | 1965-02-03 | 1968-10-15 | Ibm | Integrated igfet logic circuit with linear resistive load |
US3393325A (en) * | 1965-07-26 | 1968-07-16 | Gen Micro Electronics Inc | High speed inverter |
US3395291A (en) * | 1965-09-07 | 1968-07-30 | Gen Micro Electronics Inc | Circuit employing a transistor as a load element |
US3395292A (en) * | 1965-10-19 | 1968-07-30 | Gen Micro Electronics Inc | Shift register using insulated gate field effect transistors |
GB1171547A (en) * | 1967-10-09 | 1969-11-19 | Telephone Mfg Co Ltd | Improvements in or relating to Four Phase Logic Systems |
-
1969
- 1969-11-01 JP JP44088260A patent/JPS5033634B1/ja active Pending
-
1970
- 1970-10-29 GB GB1290029D patent/GB1290029A/en not_active Expired
- 1970-10-30 US US85673A patent/US3668424A/en not_active Expired - Lifetime
- 1970-11-02 DE DE2053744A patent/DE2053744C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
US3668424A (en) | 1972-06-06 |
GB1290029A (de) | 1972-09-20 |
DE2053744A1 (de) | 1971-05-06 |
JPS5033634B1 (de) | 1975-11-01 |
DE2053744B2 (de) | 1976-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3782367T2 (de) | Mos-halbleiterschaltung. | |
DE3621533C2 (de) | Integrierte Halbleiterschaltungsanordnung, insbesondere für ein DRAM, die bei geringem Leistungsverbrauch eine stabile interne Versorgungsspannung liefert | |
DE68910711T2 (de) | Zeitlich abweichende Ansteuerung zur Verwendung in integrierten Schaltungen. | |
DE69221109T2 (de) | Digital gesteuertes CMOS-Verzögerungsgatter | |
DE10235444B4 (de) | Treibersteuerungseinrichtung, Leistungsumformungseinrichtung, Verfahren zur Steuerung einer Leistungsumformungseinrichtung und Verfahren zum Gebrauch einer Leistungsumformungseinrichtung | |
DE3750463T2 (de) | Schalteinrichtung mit dynamischer Hysterese. | |
DE3419661C2 (de) | ||
DE4034458A1 (de) | Signalverzoegerungsschaltung | |
DE3705140C2 (de) | In MOS-Technologie ausgeführte Einschalt-Rückstellschaltung für logische Schaltungsanordnungen, insbesondere für Peripherien von Mikroprozessoren | |
DE19946154A1 (de) | Spannungsgesteuerter Niedervolt-Oszillator mit geringer Schwankungsbreite | |
DE3222607A1 (de) | Schaltungsanordnung mit mehreren, durch aktive schaltungen gebildeten signalpfaden | |
DE3879004T2 (de) | Empfaengerschaltung mit hysterese. | |
DE2657948B2 (de) | Logikschaltung | |
DE2514462C3 (de) | Schaltungsanordnung zur Umwandlung eines Spannungspegels | |
DE69310162T2 (de) | Pegelumsetzungsschaltung | |
EP0253914A1 (de) | Isolierschicht-Feldeffekttransistor-Gegentakttreiberstufe mit Kompensierung von Betriebsparameterschwankungen und Fertigungsstreuungen | |
DE10026622A1 (de) | Treiberschaltung | |
DE3343700C2 (de) | ||
DE3300690A1 (de) | Mos-schaltung mit fester verzoegerung | |
DE2415098A1 (de) | Ausschnittdetektor | |
DE2053744C3 (de) | Inverterschaltung | |
DE3330383C2 (de) | Eingangsverstärkerschaltung | |
EP0058243B1 (de) | Integrierte digitale Halbleiterschaltung | |
DE2422123A1 (de) | Schaltverzoegerungsfreie bistabile schaltung | |
DE2044418A1 (de) | Schieberegister |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8326 | Change of the secondary classification |
Free format text: H03K 19/20 G11C 19/00 |
|
8381 | Inventor (new situation) |
Free format text: YAMAMOTO, HIROHIKO SHIRAISHI, MASAMICHI, TOKYO, JP |
|
C3 | Grant after two publication steps (3rd publication) |