DE3305427C2 - Bipolarer Halbleiterspeicher - Google Patents

Bipolarer Halbleiterspeicher

Info

Publication number
DE3305427C2
DE3305427C2 DE3305427A DE3305427A DE3305427C2 DE 3305427 C2 DE3305427 C2 DE 3305427C2 DE 3305427 A DE3305427 A DE 3305427A DE 3305427 A DE3305427 A DE 3305427A DE 3305427 C2 DE3305427 C2 DE 3305427C2
Authority
DE
Germany
Prior art keywords
transistor
base
feed line
collector
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3305427A
Other languages
English (en)
Other versions
DE3305427A1 (de
Inventor
Daniel Douvres Dumont
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE3305427A1 publication Critical patent/DE3305427A1/de
Application granted granted Critical
Publication of DE3305427C2 publication Critical patent/DE3305427C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
    • G11C11/415—Address circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

Halbleiterschaltung mit einer dynamischen Entladungsschaltung zum raschen Entladen einer Speiseleitung, an die eine Speichermatrixzelle (10) beim Übergang dieser Speiseleitung (11) vom elektrischen Wählzustand auf den elektrischen Ruhezustand angeschlossen ist. Ein Transistor (T ↓2), der durch einen dynamischen Potentialunterschied leitet, der durch die langsame Entladung der Speiseleitung (11) zwischen dieser Leitung (11) und der Wählschaltung (T ↓1) entsteht, erzeugt für kurze Zeit einen Strom, der die genannte rasche Entladung bewirkt. Verwendung insbesondere zum Entladen von Speiseleitungen in RAM-Speichern in ECL-Technik.

Description

Die Erfindung betrifft einen bipolaren Halbleiterspeicher mit den im Oberbegriff des Patentanspruchs I angegebenen Merkmalen.
Ein derartiger Speicher ist aus der JP-OS 55-129 992, die am 8. Oktober 1980 veröffentlicht wurde, bekannt.
In einem Speicher der eingangs genannten Art führen bei Betrieb die Speicherelemente einer Zeile (die ausgewählt wurde) über eine Speiseleitung ein hohes Wählpotential VH, während alle anderen Elemente der anderen Zeilen auf ihren Speiseleitungen ein niedriges Ruhepotential VB fuhren. Bei einem Übergang zwischen zwei Elementen, die zwei verschiedenen Zeilen angehören, muß das Potential der gewählten Speiseleitung möglichst rasch von Vu auf Vb zurückgebracht werden. Bekanntlich hat eine Speiseleitung für eine Speicherelementzeile eine relativ hohe Kapazität. Diese hohe Kapazität verhindert die rasche Entladung einer Zeile auf das Ruhepotential.
Aus der 22nd IEEE Computer Society Ißternational Conference, San Francisco, 23. bis 26. Februar 1981 (Compcon. Spring 81), Digest of Papers, S. 120 bis 124, insbesondere Fi g. 11, ist eine Steuerschaltung bekannt, die zum Zeitpunkt des Übergangs einen besonderen Entladungsstrom, der auch als »Zusatzentladetstrom« oder »Zusatzstrom« bezeichnet wird, erzeugt und die Speiseleitung entlädt.
Die beschriebene Schaltung benutzt einen dynamischen Potentialunterschied, der zum Zeitpunkt eines Übergangs Vn—* Vg sich zwischen zwei bestimmten Punkten ergibt, die an beiden Seiten des an die Speiseleitung angeschlossenen Adressierungstransistors, der dem gattungsgemäß vorausgesetzten env Leu Transistors entspricht, gewählt werden. Zum Zeitpunkt des Übergangs Vh—» Vb ändern sich nämlich die an den zwei angegebenen Punkten herrschenden Spannungen, wobei die Spannung in der Steuerschaltung sofort von Vh nach Ks durch deren niedrige Kapazität und die Spannung auf der Speiseleitung ziemlich langsam absinkt, weil ihre Kapazität verhältnismäßig hoch ist.
Der dynamische Potentialunterschied wird von einem Differenzverstärker detektiert, der einen zweiten Differenzverstärker steuert, der die Speiseleitung über einen Zusatzentladestrom entlädt.
Die Verwendung dieser Schaltung bewirkt tatsächlich eine rasche Entladung der Speiseleitung, hat aber den Nachteil, daß die Zusatzstromquelle ununterbrochen im Betrieb ist und nicht nur zu den Zeitpunkten, zu denen dieser Zusatzstrom benötigt wird. Der Zusatzstrom, der eine Größe von mehreren Milliamperen besitzt, bildet einen nicht zu vernachlässigenden Teil des Ruhestroms des Speichers. D'es bedeutet einen wesentlichen Nachteil im Bereich des Energieverbrauchs und hat dabei zur Folge, daß im Halbleiterspeicher unnötige Wärme erzeugt wird. Andererseits ist die Schaltung kompliziert und enthält zahlreiche Schaltungselemente, wodurch ein verhältnismäßig erheblicher Ram im Halbleiterkristall des Speichers belegt wird.
Aufgabe der Erfindung ist es, für einen Halbleiterspeicher der eingangs genannten Art eine unterbrechbar arbeitende, den Zusatzstrom nur bei Bedarf erzeu-
gende Stromquelle fur den Zusatzentladestrora anzugeben. Die Lösung der Aufgabe ist durch die im kennzeichnenden Teil des Patentanspruchs 1 aufgeführten Merkmale gegeben.
Der auftretende Potentialunterschied zwischen der Speiseleitung und der Basis des ersten Transistors wird von der Basis-Emitterschaltung des zweiten Transistors, der zum Typ des ersten Transistors komplementär ist, detektiert, der hierdurch leitend wird. Der den zweiten Transistor durchfließende Strom wird im weiteren Transistor, der vom Typ des ersten Transistors ist, verstärkt. Der gewonnene Entladungsstrom gelangt wahlweise zur ersten oder zur zweiten Speiseleitung.
In bezug auf den genannten bekannten Stand der Technik ergibt sich der Vorteil, daß nur für wenige Augenblicke ein Zusatzentladungsstrom fließt. Zu jedem anderen Zeitpunkt, ob nun die Zeile ausgewählt ist oder ob sie sich im Ruhezustand befindet, wird der zweite Transistor im gesperrten Zustand gehalten. Dies ergibt eine wesentliche Beschränkung des Energieverbrauchs in bezug auf den Speicher nach dem Stand der Technik. Die Erfindung bewirkt weiter duuh die nur wenigen Schaltungselemente eine Raumersparung im Halbleiterkristall, auf dem die Speicherschaltung integriert ist.
Vorzugsweise wird der Emitter des zweiten Transistors mit der ersten Speiseleitung der Zeile verbunden, also auch mit dem Emitter des ersten Transistors. In diesem Fall ist zum Erhalten einer geeigneten Vorspannung des zweiten Transistors im Ruhezustand die Basis, die einerseits mit einer Stromquelle verbunden ist, auch mit der Basis des ersten Transistors über eine Diode und der Emitter-Basisstrscke eines vierten Transistors vom Typ des ersten Transistors verbunden, dessen Basis bzw. Kollektor zur Basis bzw. zum Kollektor des ersten Transistors parallel geschaltet ist.
Die Diode sorgt für die Einstellung der statischen Vorspannung zwischen dem Emitter und der Basis des zweiten Transistors, wodurch er in einem Zustand nahe dem leitenden Zustand gebracht wird und sehr schnell den leitenden Zustand erreicht, sobald die Speiseleitung und die Zeile der Speicherelements vom ausgewählten in den nicht ausgewählten Zustand übergeht.
Selbstverständlich sind mehrere Lösungen zum Erhalten der verlangten statischen Vorspannungseinstellung möglich. In einer anderen Ausfuhrungsform der Schaltung, in der der Emitter des zweiten Transistors ebenfalls mit der ersten Speiseleitung der Zeile verbunden ist, ist — unter Verzicht auf die Diode - die Basis immer noch mit einer Stromquelle und weiter mit dem Emitter des vierten Transistors verbunden, dessen Basis an den Abzweigpunkt einer Widerstandsbrücke, von der ein Ende mit der Basis und das andere Ende mit dem Kollektor des ersten Transistors verbunden ist, angeschlossen ist.
Ein Ausfuhrungsbeispiel der Erfindung wird nachstehend an Hand der Zeichnung näher erläutert. Es zeigt
F i g. 1 das Schaltbild einer Speicherschaltung, in der die Erfindung angewandt ist,
Fig. 2 eine Abwandlung eines Teils der Speicherschaltung nach Fig. 1.
In Fig. 1 ist nur ein Teil der Speicherschaltung nach der Erfindung dargestellt, der sich auf eine einzige Speichermatrixzeile bezieht. Für eine jede der Zeilen der Spe.ichermatrix wird eine identische Schaltung verwendet. Die weiteren Teile des Speichers, wie z. B. Spaltenwähl- und Spaltenieseschaltung usw., sind an sich bekannt und werden nicht näher erläutert. Die Speichermatrixzeile 10 nach Fig. 1, die auf bekannte Weise gebildet ist, enthält eine Vielzahl von Speicherelementen 13, die zwischen zwei Speiseleitungen 11 und 12 parallel geschaltet sind. Im vorliegenden Fall handelt es sich um Speicherelemente 13 vom ECL-Typ, deren Struktur an sich völlig bekannt ist. In einem der Blöcke 13, die die genannten Elemente darstellen, ist die erwähnte Struktur dargestellt: zwei Transistoren mit zwei Emittern in Umkehrstufenschaltung sind über einen ihrer Emitter und über einen gemeinsamen Widerstand mit der zweiten Speiseleitung 12 verbunden. Der zweite Emitter eines jeden Transistors ist mit einem der Spaltenleiter 14 verbunden. Die kreuzweise verbundenen Basen und Kollektoren werden über Widerstände mit der ersten Speiseleitung 11 verbunden. Der Übersichtlichkeit halber sind im Speicherelement keine BezugszifTeni verwendet
Die erste Speiseleitung 11 ist mit dem Emitter eines Transistors T\ vom npn-Typ verbuken, der der erste Transistor genannt wird. Der Kollektor von T- ist mit einer positiven Spannungsleitung 15 verbunden. Der Basis von 7Ί werden die Spannungsimpulse zugeführt, die den elektrischen Zustand, Wählvorgang oder in Ruhe, der Speiseleitung 11 steuern.
Die zweite Speiseleitung 12 ist mit einer Stromquelle 16 verbunden, die schematisch dargestellt ist, und die Aufgabe der Stromlieferung an die Speicherelemente 13 zum Aufrechterhalten der in den Speicherelementen 13 gespeicherten Information hat.
Die Leitungen 11 und 12 der Speicherelemente 13 besitzen eine verhältnismäßig große elektrische Kapazität. Diese Kapazität, die von den Kondensatoren 17 und 18 schematisch dargestellt wird, die zwischen den entsprechenden Linien 11 und 12 einerseits und Masse andererseits angeordnet sind, ist größer je nachdem die Leitungen 11 und 12 länger sind und die Anzahl der Elemente 13 größer ist. Bei dem Übergang der Speiseleitung 11 vom Wählzustand (Hochspannung Vh an der Basis von Γι) in den Ruhezustand (Niederspannung VB ar der Basis von 71) geht die Spannung an der Basisseite von Ti schnell von Vh nach Vb, aber die Spannung auf den Leitungen 11 und 12 sinkt viel langsamer durch die Entladungsdauer der Kapazitäten 17 und IS. Zwischen der Basis von T\ und dem Emitter dieses Transistors herrscht während der Entladung der Leitung 11 also ein dynamischer Potentialunterschied. Dieser Potentialunterschied dient nach der Detektion in der Speicherschaltung zur Bildung eines momentanen Stroms zum schnellen Aufladen der Leitung 11 oder 12. Die Speicherschaltung ist mit einem Transistor Ti (bezeichnet mit zweitem Transistor) vom zweiten Leitfahigkeits'.yp (hier vom pnp-Typ) versehen, dessen Emitter mit der ersten Speiseleitung der Zeile (hier der Leitung 11) verbunden ist, dessep Basis mit einem Anschluß 19, der an eine Stromquelle 4 und zumindest indirekt an die Basis des Transistors T\ führt, verbunden ist, und dessen Kollektor über zumindest einen weiteren Transistor 7? vom npn-Typ an Jie Speiseleitung 11 der Zeile 10 angeschlossen ist. Der Kollektor des zweiten Transistors Ti ist an die Basis des Transistors T) angeschlossen. Der Emitter von Ti ist mit Masse verbunden, wänrend der Kollektor von Ts bei A mit der Leitung 11 verbunden ist. Eine weitere Möglichkeit zum Ausnutzen der Erfindung ist es, den K&'.lektor von Γ3 mit dem Punkt B auf der Speiseleitung 12 zu verbinden.
Weiter ist die Verbindung zwischen den Basen von Γι und Ti indirekt. Die Verbindung wird vom Anschluß 19
über eine Diode 20 (deren Kathode mit dem genannten Anschluß 19 verbunden ist) und über den Basis-Emitter-Übergarig des Transistors T* (vom npn-Typ) gebildet, dessen Basis bzw. Kollektor mit der Basis bzw. dem Kollektor von Γι parallel geschaltet ist.
Die Diode 20 dient zum Aufbauen einer geeigneten Vorspannung zwischen der Basis und dem Emitter von Ti, die jedoch Ti gerade nicht in den leitenden Zustand bringen darf, wenn die Speiseleitung 11 auf Ruhepotential liegt. ίο
Die Basis von Ti ist über den Anschluß 19 mit einem Stromkreis verbunden, der die Basen von T\ und 74, die Diode 20 und die Stromquelle 4 enthält. Dieser Stromkreis besitzt gegenüber der Speiseleitung 11 oder 12 eine sehr geringe Kapazität. Daher sind die Spannungsänderungen an der Basis von Ti nahezu synchron mit denen an der Basis von Γι, während an den Emittern von T1 und Γ; d?,£ SpsrüHingsändening vnn Vu nach Vt viel langsamer verläuft durch die Größe der Kapazitäten 17 und 18.
Bei einem stabilen Betrieb der Leitung 11 der Speicherelemente, ob nun diese Leitung gewählt ist oder nicht, ist die Vorspannung von Ti derart, daß Ti gesperrt ist. Wenn die Leitung 11 ein Wählsignal empfängt (es gelangt dabei ein positiver Spannungsimpuls an die Basis von Γι), sind die Spannungserhöhungen an der Basis und am Emitter von Ti nahezu gleichzeitig und schließlich in der Größe gleich (in der Realität gibt es immer etwas Verzögerung an der Seite des Emitters durch die oben beschriebenen Kapazitätsverhältnisse und diese Verzögerung trägt zum Herabsetzen der Vorspannung von Ti bei). Der Transistor Ti bleibt somit während des Übergangs der Leitung 11 vom nicht gewählten Zustand in den gewählten Zustand gesperrt. Dies steht im Gegensatz zur Situation bei einem Übergang von Vh nach VL, bei dem der Spannungsabfall an der Basis von Ti schnell ist. Der Transistor 7"2 erfahrt dabei auf der Basis-Emitter-Diode einen Spannungsanstieg, der ihn sprunghaft in den leitenden Zustand bringt. Der Strom durch Ti wird von Ti verstärkt. Der in Ti verstärkte Strom wird bei A der Leitung 11 oder bei B der Leitung 12 zugeführt, an welcher Stelle er zum Beschleunigen der Entladung der Kapazitäten 17 und 18 beiträgt. Je nach der Vollziehung des Entladungsvorganges sinkt die Spannung am Emitter von Ti und bald wird die Spannung zwischen der Basis und dem Emitter von Ti wieder derart, daß er erneut gesperrt ist.
Wichtig ist, daß der Zusatzenüadungsstrom nur zu den wenigen Zeitpunkten vorhanden ist, zu denen ein derartiger Strom wirkten benötigt wird. Dies weicht ab von dem, was in den Schaltungen nach dem Stand der Technik geschieht, die mit Entladungsstromquellen versehen sind, die ununterbrochen arbeiten, deren Strom auf geeignete Weise auf die Zeile von Elementen zu dem Zeitpunkt umgeschaltet wird, zu dem diese Zeile nicht mehr gewählt wird.
In der Zeichnung ist nur ein einziger Verstärkungstransistor Ti für den Ti durchfließenden Strom vorgesehen. Der Einsatz eines zweiten Verstärkungsttansistors, nach Bedarf in Kaskadenschaltung mit Ti, wird fast keine Komplikation für die Schaltung mit sich bringen, die insbesondere durch ihre große Einfachheit auffallt. In der Praxis genügt ein einziger pnp-Verstärkungstransistor, der in Planartechnik in einer integrierten Schaltung mit einem ausreichend hohen Verstärkungsfaktor verwirklichbar ist.
Die Wahl des Anschlusses des Kollektors von Ti bei A oder B auf der Speiseleitung 11 und 12 wird in Abhängigkeit von Faktoren getroffen, wie z. B. von der Form der Spannungs- oder Stromwellen aus diesem Anschluß an anderen Punkten der Schaltung oder von der Geschwindigkeit, die im einen und dem anderen Fall erreicht wird. Der Anschluß an den Punkten A ergibt eine sehr hohe Entladungsgeschwindigkeit. Die Entladungsgeschwindigkeit läßt sich am besten auf Schaltgeschwindigkeiten anderer Teile des Speichers abstimmen.
In Fig. 2 ist eine Abwandlung eine« Schaltungsteils nach F ig. 1 dargestellt, der in F ig. 1 links von der strichpunktierten Linie II—II liegt. Die Abwandlung dient zum Erreichen einer Vorspannung am Transistor Ti im Ruhezustand auf eine andere Weise. In Fig. 2 sind die Transistoren Γι, Ti und Ts dargestellt, die untereinander wieinFig. 1 miteinander verbunden sind. Auch ist hier die Stromquelle 4 dargestellt, die an den Anschluß 19 angeschlossen ist, der selbst wieder mit der Basis von Ti verbunden ist. Der Anschluß 19 aber ist nunmehr mit dem Emitter eines Transistors Ts von npn-Typ verbunden, dessen Kollektor mit der Spannungsleitung 15 verbunden ist. Die Basis von Ts ist an den Abzweigpunkt einer Brücke aus zwei Widerständen 21 und 22 angeschlossen, die sich zwischen der Basis von Γι und der Leitung 15 befindet. Selbstverständlich ist der Wert der Vorspannung des Transistors Ti vom Verhältnis zwischen den Warten der Widerstände 20 und 21 abhängig. Einerseits ist dies eine Weise zum Steuern der Vorspannung von Ti und zum anderen zum Einstellen der Kapazitätsverhältnisse zwischen der Basisseite und der Emitterseite von Γι, dit den Zeitpunkt und die Dauer der Lieferung des zusätzlichen Entladungstroms bestimmen.
Hierzu 1 Blatt Zeichnungen

Claims (4)

Patentansprüche:
1. Bipolarer Halbleiterspeicher mit in einer Matrix aus Zeilen und Spalten angeordneten Speicherelementen (13), die jeweils zwei mit den Emittern verbundene Transistoren, deren Kollektoren kreuzweise mit den Basen verbunden sind, enthalten, und die in einer Matrixzeile parallel zueinander zwischen einer ersten (11) und einer zweiten (12) Speiseleitung angeschlossen sind,
wobei Schaltmittel an die erste Speiseleitung zum Herstellen eines Wählpotentials oder eines Ruhepotentials auf der ersten Speiseleitung und eine Stromquelle (16) an die zweite Speiseleitung (12) zum Halten der gespeicherten Information angeschlossen sind,
die Schaltmittel einen ersten Transistor (Γι), der mit dem Kollektor an eine Spannungszuleitung (15) und mit dem Emitter an die erste Speiseleitung angeschlossen ist und an der Basis Spannungsimpulse zum Aufbauen des Wählpotentials auf der ersten Speiseleitung empfangt, enthalten,
und die Schaltmittel einen weiteren Transistor (7}) zum Entladen der ersten Speiseleitung (11) vom Wählpotential auf das Ruhepotental enthalten,
und wobei der Halbleiterspeicher weiter mit Detektormitteln zum Detektieren des Endes des Spannungsimpulses an der Basis des ersten Transistors (7Ί) und zum Steuern des weiteren Transistors (Ti) versehen ist, wobei die Detektormittel mit der Basis des ersten Transistors (7ΐϊ in Verbindung stehen,
dadurch gekennzeichnet,
daß die Detektormittel einen zweiten Transistor (Ti) enthalten, wobei der Emitter des zweiten Transistors (Ti) mit der ersten Speiseleitung (11), die Basis des zweiten Transistors (Ti) über wenigstens einen PN-Übergang (20, Γ4; T5) mit der Basis des ersten Transistors (Γι) und der Kollektor des zweiten Transistors (Ti) mit der Basis des weiteren Transistors (Tj) verbunden ist, und
daß der Typ (z.B. npn) des ersten Transistors (Γι) komplementär zum Typ (z.B. pnp) des zweiten Transistors (Γ2) ist.
2. Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet, daß die Basis des zweiten Transistors (Ti) über eine Diode (20) und einen Emitter-Basisübergang eines vierten Transistors (Γ4) mit der Basis des ersten Transistors (Γι) verbunden ist, daß der vierte Transistor (Ta) vom Typ des ersten Transistors ist, daß der vierte Transistor (Γ4) mit der Basis bzw. dem Kollektor mit der Basis bzw. dem Kollektor des ersten Transistors (Γι) verbunden ist, und daß die Diode (20) mit der Kathode einerseits an die Basis des zweiten Transistors (Ti) und andererseits an eine Stromquelle (4) angeschlossen ist.
3. Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet, daß die Basis des zweiten Transistors (Ti) einerseits mit einer Stromquelle (4) und andererseits mit dem Emitter eines vierten Transistors (Γ5) vom Typ des ersten Transistors verbunden ist, daß der Kollektor des vierten Transistors (Ά) mit dem Kollektor des ersten Transistors (Γι) verbunden ist, und daß die Basis des vierten Transistors (Γ5) an einen Spannungsteiler (21,22), der zwischen der Basis und dem Kollektor des ersten Transistors (Γι) lieet. aneeschlossen ist.
4. Halbleiterspeicher nach Anspruch 1,2 oder 3, dadurch gekennzeichnet, daß der zweite Transistor (Tj) ein planarer pnp-Transistor ist.
DE3305427A 1982-02-26 1983-02-17 Bipolarer Halbleiterspeicher Expired DE3305427C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8203237A FR2522432A1 (fr) 1982-02-26 1982-02-26 Procede pour obtenir la decharge rapide d'une rangee de matrice memoire, et circuit de decharge dynamique correspondant

Publications (2)

Publication Number Publication Date
DE3305427A1 DE3305427A1 (de) 1983-09-15
DE3305427C2 true DE3305427C2 (de) 1986-03-27

Family

ID=9271390

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3305427A Expired DE3305427C2 (de) 1982-02-26 1983-02-17 Bipolarer Halbleiterspeicher

Country Status (9)

Country Link
US (1) US4539659A (de)
JP (1) JPS58175190A (de)
KR (1) KR910000966B1 (de)
CA (1) CA1188806A (de)
DE (1) DE3305427C2 (de)
FR (1) FR2522432A1 (de)
GB (1) GB2117202B (de)
IE (1) IE54398B1 (de)
IT (1) IT1170111B (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59162689A (ja) * 1983-03-07 1984-09-13 Nippon Telegr & Teleph Corp <Ntt> 半導体メモリのワ−ド線放電回路
JPS60140592A (ja) * 1983-12-28 1985-07-25 Hitachi Ltd 半導体メモリ
US4570240A (en) * 1983-12-29 1986-02-11 Motorola, Inc. AC Transient driver for memory cells
US4864539A (en) * 1987-01-15 1989-09-05 International Business Machines Corporation Radiation hardened bipolar static RAM cell
US4825413A (en) * 1987-02-24 1989-04-25 Texas Instruments Incorporated Bipolar-CMOS static ram memory device
US4961168A (en) * 1987-02-24 1990-10-02 Texas Instruments Incorporated Bipolar-CMOS static random access memory device with bit line bias control
US5278795A (en) * 1987-03-27 1994-01-11 U.S. Philips Corporation Memory circuit having a line decoder with a Darlington-type switching stage and a discharge current source
US4862421A (en) * 1988-02-16 1989-08-29 Texas Instruments Incorporated Sensing and decoding scheme for a BiCMOS read/write memory
US4951255A (en) * 1989-04-14 1990-08-21 Atmel Corporation Memory current sink
CA2042432A1 (en) * 1990-05-31 1991-12-01 Robert M. Reinschmidt Memory selection circuit
US5321658A (en) * 1990-05-31 1994-06-14 Oki Electric Industry Co., Ltd. Semiconductor memory device being coupled by auxiliary power lines to a main power line

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4168490A (en) * 1978-06-26 1979-09-18 Fairchild Camera And Instrument Corporation Addressable word line pull-down circuit
FR2443118A1 (fr) * 1978-11-30 1980-06-27 Ibm France Dispositif pour l'alimentation des memoires monolithiques
JPS55129992A (en) 1979-03-24 1980-10-08 Mitsubishi Electric Corp Semiconductor memory
DE3004565C2 (de) * 1980-02-07 1984-06-14 Siemens AG, 1000 Berlin und 8000 München Integrierte digitale Halbleiterschaltung

Also Published As

Publication number Publication date
DE3305427A1 (de) 1983-09-15
GB8304974D0 (en) 1983-03-30
JPS58175190A (ja) 1983-10-14
FR2522432A1 (fr) 1983-09-02
IT1170111B (it) 1987-06-03
GB2117202B (en) 1985-10-23
KR910000966B1 (ko) 1991-02-19
IE830378L (en) 1983-08-26
US4539659A (en) 1985-09-03
JPH0315280B2 (de) 1991-02-28
GB2117202A (en) 1983-10-05
IT8319718A0 (it) 1983-02-23
IE54398B1 (en) 1989-09-27
KR840003892A (ko) 1984-10-04
FR2522432B1 (de) 1984-04-13
CA1188806A (en) 1985-06-11

Similar Documents

Publication Publication Date Title
DE2540451C2 (de) Digital/Analog-Umsetzer
DE1817510C3 (de) Monolithischer Halbleiterspeicher mit Speicherzellen aus Transistoren
DE2556831C2 (de) Matrixspeicher und Verfahren zu seinem Betrieb
DE1499843B2 (de) Anordnung mit mindestens einer Speicherzelle mit mehreren Transistoren
DE3305427C2 (de) Bipolarer Halbleiterspeicher
DE2460225C3 (de) Schreib-Lese-Verstärker
DE2302137A1 (de) Leseschaltung zum zerstoerungsfreien auslesen dynamischer ladungs-speicherzellen
EP0020995B1 (de) Verfahren und Schaltungsanordnung zur Selektion und Entladung der Bitleitungskapazitäten für einen hochintegrierten MTL Halbleiterspeicher
EP0021143B1 (de) Verfahren und Schaltungsanordnung zur Selektion und Entladung von Bitleitungskapazitäten für einen hochintegrierten Halbleiterspeicher
EP0078335A1 (de) Verfahren zum Lesen eines Halbleiterspeichers
DE2612666C2 (de) Integrierte, invertierende logische Schaltung
DE2152706B2 (de) Monolithischer integrierter halbleiterspeicher fuer binaere daten
DE1291784B (de) Schaltung zur Durchfuehrung logischer Funktionen zur Erzielung hoher Schaltgeschwindigkeiten und einer geringen Verlustleistung
DE2256528A1 (de) Schaltungsanordnung fuer anzeigetafeln
DE2223245A1 (de) Informationsspeicher
DE2207158B2 (de) Monolithischer, integrierter bistabiler multivibratorschaltkreis
EP0034712B1 (de) Integrierte digitale Halbleiterschaltung
DE1499698B2 (de) Elektronisches speicherelement und speichervorrichtung mit mehreren speicherelementen
EP0064188B1 (de) Monolithisch integriertes Treiberschaltungssystem für die Wortleitungen eines Matrixspeichers
EP0022930B1 (de) Nachladeschaltung für einen Halbleiterspeicher
DE2002708C3 (de) Speicheranordnung mit bistabilen Kippschaltungen
DE1499674B2 (de) Speicheranordnung für Binärdaten
DE1774928B2 (de) Lese- und schreibschaltung fuer einen matrixspeicher
EP0027883A1 (de) Speicherzellennachbildung zur Referenzspannungserzeugung für Halbleiterspeicher in MTL-Technik
DE1956191C3 (de) Koppelelement für Auswahlschaltungen von Matrixspeichern

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL

8339 Ceased/non-payment of the annual fee