DE3713687A1 - Integrierte halbleiterschaltung - Google Patents

Integrierte halbleiterschaltung

Info

Publication number
DE3713687A1
DE3713687A1 DE19873713687 DE3713687A DE3713687A1 DE 3713687 A1 DE3713687 A1 DE 3713687A1 DE 19873713687 DE19873713687 DE 19873713687 DE 3713687 A DE3713687 A DE 3713687A DE 3713687 A1 DE3713687 A1 DE 3713687A1
Authority
DE
Germany
Prior art keywords
transistor
circuit
emitter follower
flip
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19873713687
Other languages
English (en)
Other versions
DE3713687C2 (de
Inventor
Masatomi Okabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3713687A1 publication Critical patent/DE3713687A1/de
Application granted granted Critical
Publication of DE3713687C2 publication Critical patent/DE3713687C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/013—Modifications of generator to prevent operation by noise or interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
    • H03K3/2885—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit the input circuit having a differential configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Static Random-Access Memory (AREA)

Description

Die Erfindung betrifft eine integrierte Halbleiterschaltung, insbesondere eine bipolare (ECL) integrierte Schaltung mit verbesserter α-Strahlen-Resistenz.
Fig. 2 zeigt ein D-Latch, das in IEEE ISSCC, Digest of Technical Papers, Februar 1982, Seiten 178-179 veröffentlicht worden ist. In der Figur werden mit 3 D eine Latch-Schaltung, mit D 1 und D 2 Dateneingänge, mit C 1 und C 2 Takteingänge, mit R ein Rückstelleingang, mit Y ein nicht-invertierender Latch-Ausgang und mit ein invertierter Latch-Ausgang bezeichnet.
Fig. 3 zeigt das Schaltbild einer vorbekannten D-Latch- Schaltung basierend auf einem ECL-Seriengatterschaltungsaufbau, wie er in der oben angegebenen Veröffentlichung beschrieben ist. In dieser Figur werden mit D 1 und D 2 Dateneingänge, mit C 1 und C 2 Takteingänge, mit R ein Rückstelleingang, mit Y ein nicht-invertierender Latch-Ausgang und mit ein invertierender Latch-Ausgang bezeichnet. Q 31 bis Q 39, Q 3 a und Q 3 b sind NPN- Transistoren, Q 3 c und Q 3 d NPN-Doppelemitter-Transistoren und R 30 bis R 39 und R 3 a Widerstände.
Die Schaltung hat einen zweistufigen Seriengatteraufbau. Mit VBB 1 und VBB 2 werden Bezugsspannungen bezeichnet, wobei VBB 1 eine Bezugsspannung mit hohem Potential und VBB 2 eine Bezugsspannung mit einem geringen Potential angibt. Vcs ist eine Bezugsspannung an dem Source- Gleichstrom-Transistor Q 3 b.
Im folgenden wird die Arbeitsweise erläutert. Es sei angenommen, daß der Rückstelleingang R auf dem niedrigen Pegel ist, da dies für die folgende Beschreibung nicht von wesentlicher Bedeutung ist. Es sei jetzt angenommen, daß die beiden Takteingänge C 1 und C 2 auf einem niedrigen Pegel sind. Zu diesem Zeitpunkt sperrt der Transistor Q 39 während der Transistor Q 3 a leitet. Das ODER der Dateneingänge D 1+D 2 erscheint am Ausgang Y, während am Ausgang ein Signal erscheint. Wenn beispielsweise beide Eingänge D 1 und D 2 auf einem niedrigen Pegel sind, ist der Ausgang Y auf einem niedrigen Pegel während der Ausgang auf einem hohen Pegel ist.
Wenn wenigstens einer der Takteingänge C 1 und C 2 einen hohen Pegel annimmt, wird der Transistor Q 39, der gesperrt war, durchgeschaltet, während die Transistoren Q 3 a, die leitend waren, sperren. Infolgedessen wird der Schaltstrom Is, der durch den Source-Strom-Transistor Q 3 b abgezogen worden ist, jetzt durch den Transistor Q 39 abgezogen. Da der Ausgang Y auf einem niedrigen Pegel ist, ist auch das Potential an dem Knoten N 31 auf niedrigem Pegel. Da der Ausgang auf einem hohen Pegel ist, ist auch das Potential an dem Knoten N 32 auf hohem Pegel.
Der Schaltstrom Is wird also durch Transistoren Q 39 und Q 37 abgezogen. Aufgrund des Spannungsabfalls über den Widerständen R 30 und R 32 ist das Potential an dem Knoten N 31 auf einem niedrigen Pegel. Der Ausgang Y wird so auf einem niedrigen Pegel gehalten, der Ausgang auf einem hohen Pegel. Auch wenn einer der Dateneingänge D 1 und D 2 auf einen hohen Pegel umgeschaltet wird, fließt nie Schaltstrom Is durch die Transistoren Q 31 und Q 32. Der Ausgang bleibt daher unverändert. Das heißt, daß der Ausgang gesperrt wird. Man sagt daher, daß dieser Vorgang durch einen Latch-Schaltkreis gebildet wird.
Halbleiterelemente wurden in jüngster Zeit derart fein gebaut, daß aufgrund von "weichen" Fehlern, die sich aus α-Partikeln ergeben, die von den Gehäusen oder dgl. erzeugt werden, nicht vernachlässigt werden können. Derartige weiche Fehler werden nun mit Bezugnahme auf Fig. 3 erläutert.
Es wird jetzt ein Zustand angenommen, in dem der Ausgang Y auf einem hohen Pegel gehalten wird und der Ausgang auf einem niedrigen Pegel (d. h., daß wenigstens einer der Taktimpulse C 1 oder C 2 auf einem hohen Pegel ist). Zu diesem Zeitpunkt leitet der Transistor Q 38, die Transistoren Q 36 und Q 37 sperren. Die Knoten N 30 und N 32 sind auf einem niedrigen Pegel, die Knoten N 31 und N 33 auf einem hohen Pegel.
Wenn in diesem Zustand einer der Transistoren Q 33, Q 36 und Q 37, die mit den Knoten N 31 verbunden sind, von α-Strahlen bestrahlt werden, werden Elektronenlöcherpaare erzeugt. Wenn die Elektronen in der Kollektorzone gesammelt werden, wird das Kollektorpotential, d. h. das Potential an dem Knoten N 31 kurzzeitig reduziert. Um diese Abnahme auszugleichen, erfolgt eine Stromentnahme aus der Spannungsquelle Vcc über die Transistoren R 30 und R 32. Es wird daher auch dann, wenn die Impulsbreite sehr klein ist, ein spikeförmiger Impuls von einigen 100 picosec erzeugt. Dieser Impuls wird jedoch als Rauschen auf den Knoten N 33 und auf die Basis des Transistors Q 38 übertragen. Der Transistor Q 38, der durchgeschaltet war, wird dadurch gesperrt, während der Transistor Q 37 leitend wird. Die Inhalte der Daten, die hier gehalten wurden, werden so invertiert.
Das Rauschen, das durch α-Strahlen erzeugt wird, ist im wesentlichen umgekehrt proportional zu der Kapazität im Bereich des Kollektors des Transistors. Weitere "weiche" Fehler sind daher bei einer weiteren Verringerung der Größe von Halbleiterelementen unvermeidlich.
Da bisher sequentielle ECL-Schaltkreise aufgebaut sind, wie oben beschrieben, entsteht das Problem der Inversion von gespeicherten Daten und von α-Strahlen. Um diese Probleme zu lösen, wurde vorgeschlagen, die Kapazität an dem Transistor des die Daten haltenden Schaltkreises zu erhöhen (wie dies in der japanischen Patentveröffentlichung 60-1 42 619 beschrieben ist) oder aber den Strom zu erhöhen (wie dies in der japanischen Patentveröffentlichung 60-1 43 019 dargestellt ist). Diese Verfahren führen jedoch zu einer Verzögerung der Schaltfolge oder aber zu einer erheblichen Vergrößerung des Stromverbrauchs.
Es ist daher eine Aufgabe der Erfindung, eine integrierte Halbleiterschaltung zu schaffen, die das Problem der "weichen" Fehler und von α-Strahlung oder dgl. ohne Erhöhung des Stromverbrauchs oder der Verringerung der Geschwindigkeit löst.
Erfindungsgemäß wird diese Aufgabe durch die in den Ansprüchen angegebenen Merkmale gelöst.
Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der Beschreibung, in der ein Ausführungsbeispiel der Erfindung anhand einer Zeichnung erläutert wird. Dabei zeigt:
Fig. 1 ein Schaltbild, daß eine D-Latch-Schaltung als integrierte Halbleiterschaltung zeigt;
Fig. 2 eine Darstellung eines bekannten D- Latch-Schaltkreises;
Fig. 3 ein Schaltbild eines bestimmten Aufbaus eines vorbekannten D-Latch-Schaltkreises;
Fig. 4 eine Darstellung des Potentialverlaufes bei einem Schaltkreis nach dem Stand der Technik und einem Schaltkreis nach der Erfindung, wobei
Fig. 4a den Verlauf an dem Datenhalteknoten nach dem Stand der Technik und dem Schaltkreis nach der Erfindung, wenn der Datenhalteknoten des Flip-Flop-Schaltkreises durch α-Strahlen bestrahlt wird; und
Fig. 4(b) bzw. 4(c) den Verlauf des Potentials an dem Ausgang eines Emitterfolgers, der mit einem Datenhalteknoten bei einem Schaltkreis nach dem Stand der Technik und einem Schaltkreis nach der Erfindung verbunden ist; und
Fig. 5 ein Schaltbild, das einen D-Latch- Schaltkreis nach einem anderen Ausführungsbeispiel einer integrierten Halbleiterschaltung verdeutlicht.
Mit Q 17 ist die Halteseite eines Flip-Flop-Gatters mit Q 18 die Eingangsseite eines Flip-Flops bezeichnet. Q 1 c und Q 1 d geben Emitterfolger-Transistoren an. 10 ist ein Flip-Flop-Schaltkreis (Datenhalte-Schaltkreis), 20 ein Emitterfolger-Stromsteuerschaltkreis.
Im folgenden wird ein Ausführungsbeispiel der Erfindung anhand der Zeichnung erläutert. Fig. 1 zeigt ein Ausführungsbeispiel einer integrierten Halbleiterschaltung nach der Erfindung. In der Figur sind mit D 1 und D 2 Dateneingänge mit C 1 und C 2 Takteingänge, mit Y ein nicht-invertierender Latch-Ausgang und mit ein invertierter Latch-Ausgang angegeben. Die Rückstelleingänge werden nicht beschrieben, da sie für den Gegenstand der Erfindung nicht von Bedeutung sind. Mit Q 11 bis Q 15, Q 17 bis Q 19 und Q 1 a und Q 1 b sind NPN-Transistoren bezeichnet. Q 1 c und Q 1 d sind Doppelemitter-Transistoren für einen Emitterfolger, die den entsprechen können, die aus dem in Fig. 3 gezeigten Schaltkreis bekannt sind. Weiter sind NPN-Transistoren Q 1 e und Q 1 f Widerstände R 10 bis R 16 vorhanden.
Der Schaltkreis nach diesem Ausführungsbeispiel hat einen zweistufigen Seriendatenaufbau entsprechend den in Fig. 3 gezeigten vorbekannten D-Latch-Schaltkreis. Mit VBB 1 und VBB 2 sind zwei Bezugsspannungen bezeichnet, wobei die Spannung VBB 1 dem hohen Potential entspricht und die Spannung VBB 2 dem geringen Potential entspricht. Vcs ist eine Bezugsspannung an dem Source- Stromtransistor Q 1 b.
Der Flip-Flop-Schaltkreis 10, der die Daten hält, ist von einer Spannung VBB 1 vorgespannt. Er besteht aus einem Transistor Q 17, der die Halteseite des Flip-Flop- Gatters bildet und einem Transistor Q 18 in dem das Potential des Kollektorknotens N 11 des Transistors Q 17 an dessen Basis anliegt, nachdem der Pegel von dem Emitterfolger Q 1 d verschoben ist, und der die andere Seite des Flip-Flop-Gatters bildet. Ein Schaltkreis 20, der aus Transistoren Q 1 d und Q 1 f und einem Widerstand R 1 b besteht, bildet einen Emitterfolger-Stromsteuerschaltkreis, der nach der Erfindung ausgebildet ist. Der Knoten N 12 ist mit der Basis des Transistors Q 1 d verbunden, eine Bezugsspannung VBB 1 wird auf die Basis des Transistors Q 1 f gelegt. Der Kollektor des Transistors Q 1 f ist mit der Spannungsquelle Vcc verbunden.
Im folgenden wird der Betrieb beschrieben. Es wird angenommen, daß beide Takteingänge C 1 und C 2 auf niedrigem Pegel liegen. Zu diesem Zeitpunkt sperrt der Transistor Q 19, der Transistor Q 1 a ist durchgeschaltet. Das ODER der Dateneingänge, d. h. D 1+D 2, erscheint als Ausgang Y, das NOR der Dateneingänge, d. h. , erscheint als Ausgang . Es wird jetzt ein Fall betrachtet, in dem die Dateneingänge D 1 und D 2 einen hohen bzw. einen niedrigen Pegel haben. Zu diesem Zeitpunkt ist der Knoten N 10 auf einem niedrigen Pegel. Der Ausgang Y ist auf einen hohen Pegel, der Ausgang auf einem niedrigen Pegel.
Wenn wenigstens einer der Taktimpulse C 1 oder C 2 auf einem hohen Pegel ist, wird der Transistor Q 19, der sperrt, durchgeschaltet, der Transistor Q 1 a, der durchgeschaltet war, sperrt. Ein konstanter Strom I 1, der durch den Source-Strom-Transistor Q 1 b geliefert wird, wird von dem Transistor Q 19 abgezogen. Der Flip-Flop- Schaltkreis 10, der die Daten hält, wird betrieben. Jetzt ist der Ausgang Y auf einem hohen Pegel, so daß die Transistoren Q 18 und Q 17 "ein" bzw. "aus" sind. Der Schaltstrom wird durch den Transistor Q 18 abgezogen. Die Potentiale an den Knoten N 10 und N 11 sind auf einem niedrigen bzw. einem hohen Pegel aufgrund des Spannungsabfalls über den Widerständen R 10 und R 11, so daß beide Ausgänge Y und gehalten werden. Wenn der eine oder der andere Dateneingang D 1 oder D 2 nachfolgend auf einen hohen Pegel umgeschaltet wird, fließt kein Schaltstrom durch die Transistoren Q 11 und Q 12, so daß deren Ausgänge unverändert bleiben. Sie verbleiben mit anderen Worten gesperrt.
Im folgenden wird der Betrieb des Emitterfolger- Stromsteuerkreises 20 bestehend aus den Transistoren Q 10 und Q 1 f und dem Widerstand R 1 b beschrieben. Wenn die Potentiale an den Knoten N 10 und N 11 auf einem niedrigen bzw. einem hohen Pegel liegen, d. h., wenn die Ausgänge und Y auf einem niedrigen bzw. einem hohen Pegel sind, sind die Transistoren Q 1 e und Q 1 f "ein" bzw. "aus". Es fließt infolgedessen ein Schaltstrom I 2 von der Spannungsquelle VCC durch den Transistor Q 1 f und wird nicht von dem Emitter E 14 des Transistors Q 1 d abgezogen. Die Impedanz ist, mit anderen Worten, unbegrenzt, wenn der Schaltkreis in Richtung VEE von dem Emitter E 14 über den Transistor Q 1 a gesperrt ist, unbegrenzt. Der Emitterfolgerstrom E 4, der von dem Emitter E 14 fließt, wird nur durch den Basistreiberstrom durch den Transistor Q 18 gebildet. Der Stromwert wird daher im wesentlichen als α²I 1/β angegeben. Hier ist α die Gleichspannungs-Kollektor-Emitter-Stromverstärkung und β die Kollektor-Basis-Stromverstärkung.
Bei Transistoren ist β üblicherweise gleich 100. Wenn b auf 100 gesetzt wird, ist I 14 gleich 0,0098I 1. Wenn der Schaltstrom I 1 ein mA beträgt, ist der Emitterfolgestrom I 4 ungefähr 9,8 µA, was nur etwa ¹/₁₀ bis ¹/₁₀₀ des gewöhnlichen Emitterfolgerstromes beträgt, der in der Größenordnung von mehreren Hundert µA bis mehreren mA ist. Ein Transistor bestehend aus B 12-C 12-E 14 des Transistor Q 1 d ist so in einem Zustand, in dem er fast völlig sperrt.
Ein aus der Basis B 12 und dem Emitter E 13 bestehender Teil des Transistors Q 1 d wird so in einem "ein"-Zustand gehalten, so daß ein Emitterfolgerstrom, der von dem Widerstand R 16 bestimmt wird, fließt. Es wird jetzt ein Fall betrachtet, in dem der Schaltkreis mit α-Strahlen bestrahlt wird. Jetzt ist der Knoten N 11 auf einem hohen Pegel. Wenn die mit dem Knoten verbundenen Transistoren Q 13 oder Q 14 mit α-Strahlen bestrahlt werden, werden in dem Silizium Elektronenlochpaare erzeugt. Die erzeugten Elektronen bewegen sich durch Drift und Diffusion mit einer Zeitkonstante von mehreren 10 bis 100 picosec. Wenn die Elektronen in einer Kollektorzone gesammelt werden, wird das Potential an dem Knoten N 11 kurzzeitig reduziert. Bei Auftreten dieser Reduktion wird der gewöhnlich hohe Pegel durch Ladung aus der Spannungsquelle Vcc über die Widerstände R 10 und R 12 wieder aufgebaut. Während dieses Ladevorganges wird ein Spike von mehreren picosec erzeugt auch dann, wenn die Impulsbreite minimal ist. Dieses Rauschen wird über den Emitterfolger-Transistor Q 1 d auf den Ausgang Y übertragen.
Zwischenzeitlich wird eine Rückführung über den Knoten N 11 auf die Basis des Transistors Q 18 gebildet, der die Eingangsseite eines Flip-Flops-Gatters bildet durch einen Transistor bestehend aus B 12-C 12-E 14 des Emitterfolgertransistors Q 1 d. Zu diesem Zeitpunkt beträgt der Schaltstrom I 4 lediglich 9,8 µA, wie dies oben erwähnt worden ist. Wenn das Potential an dem Knoten N 11 kurzzeitig reduziert wird, ist der Transistor B 12-C 12-E 14 fast gesperrt mit einer annähernden Basis-Emitter- Spannung von 0 Volt oder einer negativen Spannung. Aus diesem Grund ist die Ausgangsimpedanz des Transistors bestehend aus B 12-C 12-E 14 extrem hoch. Die Eingangsimpedanz gesehen von der Basis des Transistors Q 18 hat einen hohen Wert, wenn das Potential an dem Knoten N 13 auf einem hohen Pegel liegt. Die Antwort des Emitterfolgertransistors B 12-C 12-E 14 ist daher reduziert mit einer sehr großen Zeitkonstante verglichen mit dem normalen Wert.
Dies ist in Fig. 4 im Vergleich mit dem Stand der Technik dargestellt. Bei dem Stand der Technik ist das Potential des Rückführeingangsknotens N 33, der auf einem hohen Pegel reduziert ist unterhalb der Bezugsspannung VBB 1 und invertiert wird auf den geringen Pegel, wenn der Transistor Q 38 sperrt (vgl. Fig. 4[a] und Fig. 4[b]). Bei diesem Ausführungsbeispiel wird auch bei dem Auftreten von Rauschen an dem Knoten N 11 das Potential des Rückführ-Eingangs N 13, das auf einem hohen Pegel ist, nicht geringer als die Bezugsspannung VBB 1 aufgrund des Ausschaltens des Emitterfolgertransistors bestehend aus B 12-C 12-E 14, so daß die Daten erhalten bleiben (siehe Fig. 4[a] und Fig. 4[c]). Während der Zeitspanne von dem Moment (a) bis zu dem Moment (b) in Fig. 4(c) wird der Emitterfolgertransistor nicht völlig ausgeschaltet, die Ausgangsimpedanz ist vergleichsweise gering. Zu einem Zeitpunkt (b) wird der Transistor im wesentlichen abgeschaltet. Während der Zeitdauer von dem Moment (b) bis zu dem Moment (c) fällt der Pegel mit einer extremen großen Zeitkonstante. Zu dem Zeitpunkt (c) ist das Potential am Knoten N 11, also das Potential an der Basis B 12, schon steigend, der Pfad zwischen der Basis B 12 und dem Emitter 14 ist vorwärts vorgespannt, so daß der ursprüngliche Pegel wieder hergestellt wird, auch wenn ein Spike- Rauschen aufgrund von α-Strahlen mit der Verringerung der Größe von Halbleiterelementen zunimmt, führt dies nicht zu einem Fehler.
Obwohl in der obigen Beschreibung das Potential an dem Knoten N 11 auf einem hohen Pegel gehalten wird, da die Basis des Transistors Q 12, die einen Halte-Flip-Flop- Gatter bildet, durch VBB 1 vorgespannt wird, bestehen keine Effekte durch Spike-Rauschen aufgrund von α- Strahlung, wenn das Potential an dem Knoten N 10 auf einem hohen Pegel ist.
Es wurde oben beschrieben, daß die Emitterfolgerantwort extrem verzögert ist in bezug auf das Spike-Rauschen beruhend auf α-Strahlung. Die Antwort des Emitterfolgers im Falle des Betriebs als sequentieller Schaltkreis ist jedoch überhaupt nicht verzögert verglichen mit der Antwort eines gewöhnlichen Emitterfolgers. Dies ist darauf zurückzuführen, daß bei einer Inversion des Ausgangs , d. h. des Potentials an dem Knoten N 13, von dem hohen Pegel auf den niedrigen Pegel, anders als bei dem Fall von Spike-Rauschen, der Ausgang Y und das Potential an dem Knoten N 12 invertiert werden von dem niedrigen Pegel auf den hohen Pegel, so daß der Transistor Q 1 e durchgeschaltet wird. Strom wird infolgedessen durch den Transistor Q 1 e von dem Knoten N 13 abgezogen.
Die oben angeführten Ausführungsbeispiele betrafen einen Latch-Schaltkreis, der Daten hält, wenn Taktimpulse auf dem hohen Pegel sind. Dieselbe Wirkung kann jedoch auch erreicht werden, wenn die Erfindung angewendet wird auf einen Latch-Schaltkreis, der die Daten hält, wenn die Takteingänge auf einem niedrigen Pegel sind, wie dies in Fig. 5 gezeigt ist. Obwohl die dargestellten Ausführungsbeispiele lediglich D-Latch-Schaltkreise betrafen, können dieselben Wirkungen auch erreicht werden mit anderen sequentiellen Schaltkreisen, solange Flip-Flop-Schaltkreise eingesetzt werden, auf die Signale rückgeführt werden über einen Emitterfolger.
Es wurde im vorangehenden beschrieben, daß bei einer integrierten Halbleiterschaltung, die erfindungsgemäß ausgebildet ist, auch bei dem Auftreten eines Spike- Rauschen aufgrund von α-Strahlung an einem Knoten eines Flip-Flop-Schaltkreises, das Potential auf dem hohen Pegel gehalten wird, der Emitterfolger umgeschaltet wird. Es ist so möglich, die Übertragung des Spike- Rauschens auf die Eingangsseite des Flip-Flop-Gatters zu verhindern und so "weiche" Fehler aufgrund von x- Strahlung weitestgehend auszuschalten, ohne daß der Stromverbrauch steigt oder aber die Schaltgeschwindigkeit abnimmt.
Die in der vorstehenden Beschreibung, in der Zeichnung sowie in den Ansprüchen offenbarten Merkmale der Erfindung können sowohl einzeln als auch in beliebigen Kombinationen für die Verwirklichung der Erfindung in ihren verschiedenen Ausführungsformen wesentlich sein.
  • Bezugszeichenliste: 10Flip-Flop-Schaltkreis20Stromsteuer-SchaltkreisB 12Basis3 DLatch-SchaltkreisC 1TakteingangC 2TakteingangC 12KollektorD 1DateneingangD 2DateneingangE 13EmitterE 14EmitterN 10KnotenN 11KnotenN 12KnotenN 13KnotenN 30KnotenN 32KnotenN 33KnotenI 1StromI 2StromI 3StromI 4StromI 5StromI 12StromQ 11TransistorQ 12TransistorQ 13TransistorQ 14TransistorQ 15TransistorQ 16TransistorQ 17TransistorQ 1 aTransistorQ 1 bTransistorQ 1 cTransistorQ 1 dTransistorQ 1 eTransistorQ 1 fTransistorQ 3 aTransistorQ 3 bTransistorQ 3 cTransistorQ 3 dTransistorQ 31TransistorQ 32TransistorQ 33TransistorQ 34TransistorQ 35TransistorQ 36TransistorQ 37TransistorQ 38TransistorQ 39TransistorRRückstelleingangR 1 bWiderstandR 1 cWiderstandR 10WiderstandR 11WiderstandR 12WiderstandR 13WiderstandR 14WiderstandR 15WiderstandR 16WiderstandR 30WiderstandR 31WiderstandR 32WiderstandR 33WiderstandR 34WiderstandR 35WiderstandR 36WiderstandR 37WiderstandR 38WiderstandR 39WiderstandYLatch-Eingang Latch-Eingang

Claims (4)

1. Integrierte Halbleiterschaltung mit einem ECL-sequentiellen Schaltkreis, gekennzeichnet durch
  • - einen mit dem sequentiellen ECL-Schaltkreis versehenen Datenhalte-Schaltkreis zum Halten des Ausgangs von diesem;
  • - einen Emitterfolger zum Führen des Ausgangs des Datenhalte-Schaltkreises als Eingang zurück auf diesen, und
  • - einen Emitterfolgerstromsteuer-Schaltkreis, wobei der Emitterfolgerstrom geringer ist, wenn das Emitterpotential des Emitterfolgers auf einem hohen Pegel ist als der Emitterfolgerstrom, wenn das Emitterpotential auf einem geringen Pegel ist.
2. Integrierte Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Daten-Halteschaltkreis ein Flip-Flop-Schaltkreis ist, bestehend aus einem Flip-Flop-Gatter der Halteseite und einem Flip-Flop- Gatter der Eingangsseite.
3. Integrierte Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß eine Bezugsspannung auf den Eingang der Halteseite des Flip-Flop-Gatters gegeben wird und das Ausgangssignal rückgeführt wird über den Emitterfolger zu dem Eingang der Eingangsseite des Flip-Flop-Gatters.
4. Integrierte Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Emitterfolgerstrom im wesentlichen abgeschnitten wird durch eine Emitterfolgerstrom- Kontrollschaltung, die an dem Eingang der Eingangsseite des Flip-Flop-Gatters vorgesehen ist, wenn das Rückführsignal auf einem hohen Pegel ist.
DE19873713687 1986-07-31 1987-04-24 Integrierte halbleiterschaltung Granted DE3713687A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61180596A JPH0787348B2 (ja) 1986-07-31 1986-07-31 半導体集積回路装置

Publications (2)

Publication Number Publication Date
DE3713687A1 true DE3713687A1 (de) 1988-03-17
DE3713687C2 DE3713687C2 (de) 1989-01-19

Family

ID=16086025

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873713687 Granted DE3713687A1 (de) 1986-07-31 1987-04-24 Integrierte halbleiterschaltung

Country Status (3)

Country Link
US (1) US4810900A (de)
JP (1) JPH0787348B2 (de)
DE (1) DE3713687A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2574798B2 (ja) * 1987-06-19 1997-01-22 株式会社日立製作所 トランジスタ回路
JPS6424628A (en) * 1987-07-21 1989-01-26 Fujitsu Ltd Emitter coupled logic circuit
JP2694204B2 (ja) * 1987-10-20 1997-12-24 株式会社日立製作所 半導体集積回路装置
US4940905A (en) * 1987-10-20 1990-07-10 Hitachi, Ltd. ECL flip-flop with improved x-ray resistant properties
US5043939A (en) * 1989-06-15 1991-08-27 Bipolar Integrated Technology, Inc. Soft error immune memory
US5196734A (en) * 1992-07-28 1993-03-23 International Business Machines Corporation CCS latch with in-circuit redundancy
SE509159C2 (sv) * 1997-01-27 1998-12-07 Ericsson Telefon Ab L M Hållkrets jämte förfarande för styrning av en hållkrets

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4386282A (en) * 1980-09-29 1983-05-31 Bell Telephone Laboratories, Incorporated Emitter function logic (EFL) shift register
JPS60142619A (ja) * 1983-12-28 1985-07-27 Fujitsu Ltd 半導体集積回路
JPS60143019A (ja) * 1983-12-29 1985-07-29 Fujitsu Ltd 半導体集積回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4540900A (en) * 1982-07-01 1985-09-10 Burr-Brown Corporation Reduced swing latch circuit utilizing gate current proportional to temperature
JPS60169216A (ja) * 1984-02-13 1985-09-02 Fujitsu Ltd フリツプ・フロツプ回路
US4580066A (en) * 1984-03-22 1986-04-01 Sperry Corporation Fast scan/set testable latch using two levels of series gating with two current sources

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4386282A (en) * 1980-09-29 1983-05-31 Bell Telephone Laboratories, Incorporated Emitter function logic (EFL) shift register
JPS60142619A (ja) * 1983-12-28 1985-07-27 Fujitsu Ltd 半導体集積回路
JPS60143019A (ja) * 1983-12-29 1985-07-29 Fujitsu Ltd 半導体集積回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE ISSCC, Digest of Technical Papers, Februar 1982, S.178-179 *

Also Published As

Publication number Publication date
JPH0787348B2 (ja) 1995-09-20
JPS6336609A (ja) 1988-02-17
DE3713687C2 (de) 1989-01-19
US4810900A (en) 1989-03-07

Similar Documents

Publication Publication Date Title
DE2414917C2 (de) Leseverstärker
DE2556831C2 (de) Matrixspeicher und Verfahren zu seinem Betrieb
DE3200894C2 (de)
DE2510604C2 (de) Integrierte Digitalschaltung
DE2252371A1 (de) Schwellwert-verknuepfungsglied
DE2514462C3 (de) Schaltungsanordnung zur Umwandlung eines Spannungspegels
DE2460146C3 (de) Bipolare Leseschaltung für integrierte Speichermatrix
DE2302137B2 (de) Leseschaltung zum zerstörungsfreien Auslesen dynamischer Ladungs-Speicherzellen
DE1942420C3 (de) Antivalenz/ Äquivalenz-Schaltung mit Feldeffekt-Transistoren
DE3713687C2 (de)
DE3501274C2 (de)
DE2822835B2 (de) Schaltungsanordnung zur Eliminierung koinzidenter Impulse
DE1814213C3 (de) J-K-Master-Slave-Flipflop
DE2422123A1 (de) Schaltverzoegerungsfreie bistabile schaltung
EP0100432A2 (de) Signal-Pegelwandler
DE2121437A1 (de) Integrierter Schaltkreis mit nur einer Speisespannungsquelle
DE1153415B (de) Bistabile Kippstufe mit Vorspannschaltung
DE2748571B2 (de)
DE2518847C2 (de) Hochgeschwindigkeitszähler
DE3330559C2 (de) Ausgangsschaltung für eine integrierte Halbleiterschaltung
DE2840329A1 (de) Adresspuffer fuer einen mos-speicherbaustein
DE3335133C2 (de)
DE2049445C3 (de)
DE1116724B (de) Leseverstaerker fuer Matrixspeicher
DE2609013A1 (de) Verstaerker-bezugspegel-stabilisator

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee