DE1574499A1 - Speicheranordnung fuer binaere Daten unter Verwendung einer geschlossenen Datenumlaufschleife - Google Patents

Description

IBM Deutschland Internationale Büro-Matdiinen Gesellschaft mbH

Böblingen, 2. Januar 1967 ker-sch

Anmelderin:

International Business Machines Corporation, Armonk, N. Y, 10 504

Amtl. Aktenzeichen:

Neuanmeldung

Aktenz. der Anmelderin:

Docket 17 256

Speicheranordnung für binäre Daten unter Verwendung einer geschlossenen Datenumlaufs chleife : -.' -

Die Erfindung betrifft eine Speicheranordnung für binäre Daten unter Verwendung einer geschlossenen Datenumlauf schleife, in die mehrere Einzeldaten umfassende Dateneinheiten, parallel oder seriell eingegeben werden können, wobei-die aufgenommenen Dateneinheiten fortgesetzt umlaufen und an einem Bezugspunkt seriell oder in einem Bezugsabschnitt parallel abgreifbar sind.

Zwischen Datenverarbeitungseinrichtungen langsamer Geschwindigkeit und solchen höherer Geschwindigkeit ist e.s naheliegend, einen Datenzwischenspeicher für die Bereitstellung von Daten zu verwenden, die mit langsamer Geschwindigkeit einlaufen und mit höherer Geschwindigkeit übertragen werden sollen, und

109840/1291

umgekehrt für solche, die mit einer hohen Geschwindigkeit einlauf en und mit einer langsamen Geschwindigkeit übertragen werden sollen. Es gibt mannigfaltige Bauformen solcher Einrichtungen, z. B. magnetische Trommelspeicher, welche einen reservierten Bereich für die Aufnahme und/oder Übertragung von Daten mit der Geschwindigkeit üblicher Ein-/Ausgabegeräte enthalten. Der Austausch von Daten aus diesem Bereich mit dem Hauptspeicherbereich der Trommel kann dann mit der üblichen Trommelrechnerges'chwindigkeit erfolgen. Solche

Zwischenspeicher sind ebenfalls unter Verwendung von Kernspeichern gebaut

worden.

Verzögerungsleitungen, die dasselbe Grundkonzept benutzen, werden ebenfalls zu diesem Zweck verwendet. Hierzu seien die US-Patent Schriften 3 273 131 und 3 289 171 sowie die entsprechenden deutschen Anmeldungen J 27 240 und J 24 727 (DAS 1 236 581) genannt. Datenbits werden seriell in eine Verzögerungsleitung eingegeben oder aus ihr herausgenommen, wobei die einzelnen Daten bitweise mit Folgefrequenzen übertragen werden, die den Ein-/Ausgabegeräten angepaßt sind. Für die Übertragung mit höherer Geschwindigkeit, z. B. von oder zu einem zentralen Rechner, können die Datenbits seriell mit der Impulsfolgefrequenz der Verzögerungsleitung in die Verzögerungsleitung hinein- oder aus ihr herausgegeben werden.

Bei der vorliegenden Erfindung werden die Daten mit Ein-/Ausgabegeräten bitweise seriell ausgetauscht, während der Datenaustausch mit einem zusammen-

109840/1291

Docket 17 256

arbeitenden Rechner byte weise, jeweils ζ. B. 8 Bits parallel, erfolgt. Die . vorliegende Erfindung weicht somit gemäß den Funktionen wesentlich vom Stande der Technik ab. Der Datenaustausch zwischen Geräten mit langsamer Geschwindigkeit und dem Zwischenspeicher findet seriell und periodisch statt, während der Datenaustausch zwischen dein Zwischenspeicher und einem Rechner bitparallel und aperiodisch erfolgt, nämlich unter Steuerung der Datenverarbeitungsmas chine und abhängig von deren Geschwindigkeit und Arbeitsablauf, und nicht von denen des Zwischenspeichers. Das Problem ist dabei, entsprechende Steuerungsvorrichtungen, welche die einzelnen Datenstellen in der Verzögerungsleitung kennzeichnen und auswählen, und Anordnungen, die entsprechende Serien/ParallelumWandlungen und umgekehrt durchführen, zu schaffen. Diese Problemstellung und ihre Behandlung kannten die älteren genannten Erfindungen noch nicht.

Die vorliegende Erfindung stellt sich nunmehr die Aufgabe, bei einer dynamischen Datenumlauf schleife mit geeigneten Zugriffsmöglichkeiten und einem festgelegten Durchlaufrythmus für jedes Einzeldatum einen festen Platz im umlaufenden Datenstrom und ein Kennzeichen für seine Wiederauffindung vorzusehen. Diese Aufgabe wird dadurch gelöst, daß ein Zeitgeber vorgesehen ist, der Täktsignale zur Kennzeichnung aufeinariderfolgender Zeitpunkte erzeugt, zu denen die Einzeldaten der Dateneinheiten am Bezügspunkt oder im Bezugs ab schnitt anstehen, und daß je eine Datenstelle der in der Datenumlauf schleife zirkulierenden Daten je einem dieser durch den Zeitgeber gekennzeichneten Zeitpunkte zugeordnet ist.

109840/1291

Docket 17 256

Weitere Ausgestaltungen der Erfindung, insbesondere, was die Mittel und Möglichkeiten von Verschiebungen innerhalb des umlaufenden Datenstromes und die Paralleleingabe von einem Rechner her anbetrifft, wird durch die Unteransprüche angegeben.

Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und wird im folgenden näher beschrieben. Es zeigen:

Fig. 1 eine Blockdarstellung der für die Erfindung benutzten Funktionsgruppen,

Fig. 2 eine Übersicht über Einteilung und Umfang der benutzten umlaufenden Dateneinheiten,

Fig. 3 eine Blockdarstellung des für die Erfindung zugrundegelegten

Zeitgebers,

Fig. 4 ein Schaltbild des verwendeten Hauptregisters,

Fig. 5 eine Darstellung der Zusammengehörigkeit der nachstehenden

Figuren 5A, 5B und 5C,

Docket 17 256 1098ΛΠ/129

.5- - 157U99

Fig. 5A, 5B und 5C ein Schaltbild der verwendeten Schreibsteuerung, Fig. 6 ein Schaltbild des verwendeten Schieberegisters und

Fig. 7 ein Schaltbild der zugehörigen Schieberegister steuerung.

Ein Schieberegister 16 ist so angeordnet, daß es bit serielle Daten', die in einer als Verzögerungsleitung 10 ausgebildeten dynamischen Speichereinrichtung umlaufen sollen, kontinuierlich aus dieser Verzögerungsleitung IO in seine elektronischen Kreise einliest und anschließend wieder in die Verzögerungsleitung 10 einschreibt. Das? Schieberegister enthält so viele Stufen, wie gleichzeitig Stellen zum wahlweisen Ein- oder Auslesen in bitparalleler Form in Zusammenarbeit mit einem Rechner vorgesehen sind. Die Daten, die aus der Verzögerungsleitung 10 ausgelesen werden, gelangen in das Schieberegister 16 und werden solange hindurchgeschöben, bis eine vollständige Dateneinheit im Schieberegister 16 steht. Die Verschiebefunktionen "werden dann abgebrochen und eine Parallelübertragung aus dem Schieberegister 16 in einen angeschlossenen Rechner ist nun möglich, wobei der Beginn einer solchen Parallelübertragung durch einen bestimmten Steuerungsfeldwert (Fig. 2) aufgerufen wird. Dieser Steuerungsfeldwert steht in der vierten und fünften Bitstelle jeder Dateneinheit. Die umlaufenden Daten im Datenfeld (Fig. 2) werden durch eine solche eingefügte Parallelauslesung nicht beeinflußt. Nachdem die betreffende Parallelübertragung stattgefunden hat, wird der Steuerungsfeldwert einfach-gel»&eliL_ invertiert.

t 0 98 A Π/12 9 1

Docket 17 256

Bei der Parallelübertragung von Daten in die Datenumlaufscbleife hinein gelangen z. B. acht Bits vom Rechner in das Schieberegister 16. Der Ausgang des Schieberegisters 16, der mit den Wiedereingabekreisen der Verzögerungsleitung 10, der Schreibsteuerung 14, abgestimmt ist, läßt die festgehaltenen Daten sich unmittelbar" an die Daten anschließen, die gegebenenfalls vorhergehend eingeschleust worden waren. Nach der seriellen Eingabe der Daten in die Verzögerungsleitung 10 wird der Steuerungsfeldwert wiederum einfach gelöscht .invertiert.

Nunmehr wird eine Beschreibung des Ausführungsbeispiels im. einzelnen gegeben.

Fig. 1 ist eine Blockdarstellung der Funkti ons gruppen und ihrer Verbindungen untereinander, wie sie für die vorliegende Erfindung verwendet werden. Die Verzögerungsleitung 10 dient zur Serienspeicherung der umlaufenden Daten. Es kann z. B. eine magnetostriktive Verzögerungsleitung 10 vorgesehen werden. Andererseits könnte es aber auch evtl. eine Magnettrommel sein. Die Daten aus der Verzögerungsleitung 10 werden seriell in das Hauptregister 12 gemäß Fig. 4 übertragen. In diesem werden die Daten über einen kompletten Zyklus von 20 Takten festgehalten. Die aufgenommenen 20 Datenbits werden dann im nächstfolgenden Zyklus von wiederum 20 Takten seriell über die Schreibsteuerung 14 gemäß Fig. SAftvieder in die Verzögerungsleitung eingeschrieben.

Das Schieberegister 16 ist ebenfalls mit dem Ausgang der Verzögerungsleitung 10 verbunden und nimmt gleichzeitig mit dem Hauptregister 12 die ausgelesenen

109840/129 1.

Docket 17 256 "

Daten auf. Des weiteren ist das Schieberegister 16 mit einem zweiten Eingang der Schreibsteuerung 14 verbunden. Das Schieberegister 16 arbeitet unter Kontrolle einer Schieberegister steuerung 18 gemäß Fig. 7, welche entsprechend den umlaufenden Bitstellungsmarkierungsfelddaten (Fig. 2) und Steuerungsfelddaten ihre Steuersignale bildet.

Vor der Erläuterung der Einzelheiten des Ausführungsbeispieles möge noch eine Betrachtung des Dateneinheitsformates, wie in Fig. 2 dargestellt, gegeben werden. Ein drei Binärbits umfassendes Bit stellung smarkierungsfeld ist als Anfang jeder Dateneinheit vorgesehen, in der ein Datenbyte enthalten sein kann, das zum Rechner übertragen werden soll, oder in die der Rechner umgekehrt ein Datenbyte zur Übertragung an eine Ausgabeeinheit eingeben kann. Das zweistellige Steuerungsfeld gibt an, ob die betreffende achtstellige Bitgruppe sich in den höheren oder in den niederen Stellen des nachfolgenden fünfzehnstelligen Datenfeldes befindet. Wenn dieses Steuerungsfeld Eins-Null enthält, wird dem Rechner angezeigt, daß weitere Daten angefordert werden oder daß Daten innerhalb der Verzögerungsleitung 10 aufgelaufen sind, die auf eine Ausgabe zum Rechner warten. Nach einer daraufhin durchgeführten Datenübertragung ändert der Rechner das Steuerungsfeld in Null-Eins um. .

Die Daten laufen in der Reihenfolge Bit Stellungsmarkierung, Steuerungsfeld, Datenfeld um. Wie bereits beschrieben, werden von langsamlaufenden Eingabe-' geräten die Daten in das Datenfeld bitweise aufgenommen; ebenso werden Daten

' 109840/1291

Docket 17 256

aus dem Datenfeld bitweise zu langsamlaufenden Ausgabegeräten abgegeben. Ausgaben erfolgen dabei mit der höchsten Stelle des Datenfeldes voran, währenddem Eingaben über die niedrigste Stelle des Datenfeldes beginnend erfolgen. Ein Byte aus acht Bits wird in die Stellen 8 bis 1 des Datenfeldes eingegeben. Für ein Byte aus sieben Bits werden nur die Stellen 8 bis 2 und für ein Byte aus sechs Bits die Stellen 8 bis 3 des Datenfeldes belegt. _

Angenommen, es sollen Daten zu einem Ausgabegerät übertragen werden. Zuerst werden alle 15 Stellen des Datenfeldes von der Verzögerungsleitung 10 her aufgefüllt. Die anfängliche Bit Stellungsmarkierung ist 000, der Steuerungsfeldwert 01. Dahinter folgt das mit Daten gefüllte Datenfeld 15 bis 1. Um dem Ausgabegerät die entsprechenden Daten, mit der höchsten Stelle beginnend, zuzuführen, wird das gesamte Datenfeld herausgeschoben. Dies ist in Fig. 2 durch eine Folge von T dargestellt, welche zeigt, wie das letztstelligste Datenbit im Datenfeld taktweise nach links wandert. Die Bitstellungsmarkierung enthält dabei jeweils einen sich Schritt für Schritt ändernden binären Wert.

In mittlerer Höhe der Fig. 2 gibt eine Bezeichnung "Aufruf zur Parallelübertragung¹¹ und ein Steuerungsfeldwert 10 dem Rechner an, daß Daten in das Datenfeld übertragen oder aus dem Datenfeld entnommen werden können. Die Übertragung zwischen dem Schieberegister 16 und dem Rechner verläuft dann parallel in jeweils acht Bits umfassenden Datenbytes.

Docket 17 256

109840/1-291

Das dargestellte T und die Daten in den daneben links liegenden höheren Stellen stellen die jeweils im Datenfeld enthaltenen Daten, die an ein Ausgabegerät übertragen werden sollen,, dar. Die Buchstabenreihe R und die davon rechts in den niederen Stellen enthaltenen Daten stellen solche Daten dar, die von einem Eingabegerät kommend angesammelt werden.

In den beiden untersten Zeilen der Fig. 2 sind Angaben vermerkt, die jeweils den Takten entsprechen, in denen Daten aus der Verzögerungsleitung 10 in das Hauptregister 12 ausgelesen und Daten aus dem Hauptregister 12 über die Schreibverzöge rungs stellen der Schreibsteuerung 14 im nachfolgenden Zyklus eingeschrieben werden. Dabei liegen die Schreibtakte jeweils etwas früher als die Lesetakte, um. das Hauptregister 12 laufend für die Bits des nächsten Wortes freizu schaffen.

Von der Verzögerungsleitung 10 ausgehende Daten werden durch einen nicht dargestellten Detektor festgestellt und lassen mit dessen Hilfe auf die Leitungen 26 oder 30 gemäß Fig. 4 ein Signal erfolgen: Auf Leitung 26, wenn das abgegebene Datenbit eine Eins, und auf Leitung 30, wenn das abgegebene Datenbit eine Null .. darstellt. Ein Torimpuls zur ersten Viertelzeit 1/4 vom Zeitgeber (Fig. 3) auf, Leitung 25. öffnet die Und-Schaltungen 20 und 22. Die jeweils gerade ein Signal vom Detektor durchgebende Und-Schaltung 22 oder 20 gibt ein Ausgangs signal entweder auf den Ein- oder auf den Aus-Eingang einer bistabilen Schaltung 24. Bei einer Eins geht diese bistabile Schaltung 24 ein und gibt ein Ausgangs signal auf eine Und-Schaltung 32 weiter. Diese Und-Schaltung. 32 gibt dann zur dritten

1098An/1291

Docket 17 256

Viertelzeit 3/4, zu der ein Signal über Leitung 88 einläuft, ein Ausgangs signal ' über die Leitung 36 weiter. Wenn eine binäre Null aus der Verzögerungsleitung zur ersten Viertelzeit 1/4 herauskommt, wird die bistabile Schaltung 24 gelöscht und somit kein Signal auf Leitung 36 zur dritten Viertelzeit 3/4 abgegeben.

Die Bits einer durchlaufenden Dateneinheit gemäß Fig. 2 werden statisch durch die bistabilen Schaltungen 38 bis 54 gespeichert, deren eine für jede Bitstelle vorohehalten ist. Es ist zu bemerken, daß nur der Anfang und das Ende der insgesamt vorzusehenden zwanzig bistabilen Schaltungen dargestellt sind.

Die bistabile Schaltung. 38, z. B. wird, wie alle anderen außer 44 und 46, direkt durch eine vorgeschaltete Und-Schaltung, im Beispiel 37, eingeschaltet. Ein Eingang dieser Und-Schaltung 37 ist mit der bereits genannten Ausgangsleitung 36 der Und-Schaltung 32 verbunden. Ein zweiter Eingang der vorgeschalteten Und-Schaltung 37 bekommt einen Taktimpuls im Takt Tl. Im Takt Tl wird, wenn aus der Verzögerungsleitung 10 ein Binärwert 1 ausgelesen wird, die Ausgangsleitung 36 wirksam und schaltet die bistabile Schaltung 38 ein. Diese bistabile Schaltung 38 speichert die Bitstelle 4 der Bitstellungsmarkierung. Die übrigen bistabilen Schaltungen werden gegebenenfalls in den angegebenen Takten T2 bis T20 eingeschaltet. Die Rückstellung der einzelnen bistabilen Schaltungen 38 bis 54 findet jeweils immer in dem. Takt statt, der dem Takt einer möglichen neuen Einschaltung vorangeht; im Beispiel der bistabilen Schaltung 38 während des Taktes T20. Auf diese Art werden die Bits einer kompletten Dateneinheit in den Takten Tl bis

109340/1291

Ducket 17 256

COPY

157U99

TZO eingelesen und, wenn das letzte Bit des Datenfeldes in der bistabilen Schaltung 54 im Takt 20 eingelesen wird, wird gleichzeitig die bistabile Schaltung 38 wieder gelöscht, um für den Empfang des ersten Bits der nächsten Dateneinheit, das aus der Verzögerungsleitung herauskommt, frei zu sein.

Die bistabilen Schaltungen 44 und 46 haben zusätzliche Funktionen zur Aufgabe. Eine vom Rechner herkommende Steuersignalleitung 56 ist vorgesehen, mit deren Hilfe die bistabilen Schaltungen 44 und 46 auf 01 gesetzt werden können. Diese beiden bistabilen Schaltungen, die zur Aufnahme des Steuerungsfeldes vorgesehen sind, weilen von binär 10 auf binär 01 umgesetzt, wenn eine Parallelübertragung von acht Bits zum oder vom Rechner durchgeführt worden ist. Hierbei ist zu bemerken, daß die drei Bitstellungsmarkierungsbits nicht verändert werden, sondern ausschließlich die zwei Bits des Steuerungsfeldes.

Aus dem Hauptregister 12 gemäß Fig. 4 werden die eingespeicherten Daten über die Schreib steuerung 14 nach Fig. 5A bis 5C weiter übertragen. Die Daten aus den bistabilen Schaltungen 38 bis 54 werden über die Und-Schaltungen 58 gemäß Fig. 5A in die Schreibsteuerung aufgenommen. Dabei erfolgt die Übertragung aus dem Hauptregister 12 über die Und-Schaltungen 58 durch die Taktimpulse Tl bis T20 übersteuert, um sie 18 Takte später 1 nachein-

weiterzugeben.
ander wieder etse. Z. B. läuft das Bit 4 des Bitstellungsmarkierungsfeldes über die oberste Und-Schaltung 58 durch ein Taktsignal Tl9 übersteuert hindurch. Die übrigen Bits der Dateneinheit werden durch entsprechende Zeitgeber-

1 0-9 84 n/1 29 1

Docket 17 256

■ ÖOPY

impulse zu den Takten T 20 und Tl bis T18 durchgesteuert. Oder-Schaltungen 60 führen die einzeln durchgegebenen Bits auf eine Und-Schaltung 62, mit deren zweitem Eingang der Ausgang eines Inverters 64 verbunden ist. Dieser kehrt das Signal um, das über eine Leitung 66 herangeführt wird. Diese Leitung 66 ist ebenfalls auf einen Eingang einer weiteren Und-Schaltung 68 geführt, die einen zweiten Eingang aufweist, der über einen Inverter 70 mit den Ausgängen der bereits genannten Oder-Schaltungen 60 verbunden ist. Die Und-Schaltung 68 besitzt noch einen dritten Eingang, welcher durch die Leitung 72 gesteuert wird. Ein positives Signal wird über die Leitung 72 immer angelegt, wenn nicht gerade ein Byte aus dem Rechner in die Verzögerungsleitung 10 einzugeben ist. Wenn ein Byte übertragen werden'soll, wird die Leitung 72 negativ und die Und-Schaltung 68 gesperrt.

Normalerweise laufen die Daten über die Und-Schaltung 62, von der Verzögerungsleitung 10 über das Hauptregister 12 kommendjweiter auf eine Kette von bistabilen Schaltungen 76 bis 84 zum Zwecke einer Schreibverzögerung.

Diese bilden eine Durchlaufkette, innerhalb derer die Daten jeweils von einer auf die nächste Stufe durchgegeben werden können. Wenn Bits des Datenfeldes ver-

zum Teil

schoben werden sollen, wird diese zusätzliche Verzögerung/ausgeschaltet, wobei das Wiedereinlesen in die Verzögerungsleitung 10 früher als normal erfolgt.

Zu jeder Schreibver zöge rung sstufe gehören eine bistabile Schaltung wie z. B, 76

10984η/129 1

Decket 17 256

und eine Und-Schaltung 86, die ein 1-Bit »das gegebenenfalls von einer Oder-Schaltung 74 her einläuft, durchläßt, um damit die bistabile Schaltung 76 einzuschalten.' Diese bistabile Schaltung 76 wird dagegen ausgeschaltet, wenn über die Leitung 92 positives Potential im FaIIe^ eines 0-Bits einläuft. .'■■.'.

Die beiden Leitungen 90 und 92 arbeiten immer invers. Die Leitung 90 führt z. B. ein positives Signal für ein 1-Bit zu, die Leitung 92 dabei ein negatives. So nimmt die bistabile Schaltung 76 den Ein-Zustand für ein 1-Bit an und den Aus-Zustand für ein 0-Bit. Dies erfolgt fortlaufend in jedem der Takte Tl bis T20, jeweils abhängig von den beiden invers^en Ausgangsleitungen 90 und 92 der Oder-Schaltung

.-■■"■■»

Diese Oder-Schaltung 74 und auch einige andere Schaltungen sind an ihren Einoder/und Ausgängen zum Teil mit halben offenen Pfeilen gekennzeichnet. Dies soll negative Signale kennzeichnen. Für die Oder-Schaltung 74 z. B. ergibt jeder negative Eingangsimpuls einen Ausgangsimpuls; auf der Leitung 90 einen positiven und auf der Leitung 92 einen negativen. Wenn also kein Impuls auf die Oder-Schaltung eingegeben wird, verbleibt die Leitung 90 negativ und die Leitung 92 positiv.

Alle Bits, die zur dritten Viertelzeit 3/4 in die bistabile Schaltung 76 der ersten Schreibverzögerungs stufe als 1 oder 0 eingegeben worden sind, werden in die

bistabile Schaltung 78 der zweiten Schreibverzögerungs stufe zur ersten Viertelzeit 1/4 des nächsten Taktes übertragen. Ebenso wird zur dritten Viertelzeit 3/4

109840/1291

Decket 17 256 -

dieses nächsten Taktes die bistabile Schaltung 80 der dritten Schreibverzögerungsstufe von der zweiten her gesetzt. Dies geht so weiter bei einem Ein-Ausgang der bistabilen Stufe 80 über eine Und-Schaltung 94, welche durch ein logisches NichtAusgangs signal von einer bistabilen Schaltung 96 geöffnet wird. Das bedeutet mit anderen Worten: Wenn die bistabile Schaltung 96 nicht eingeschaltet ist, gibt sie an ihrem unteren Ausgang, der mit einem offenen Halbpfeil gekennzeichnet ist, kein negatives Ausgangs signal abj der untere Eingang der Und-Schaltung 94 über die Leitung 98 ist somit für den Durchlauf der Daten von der dritten Schreibverzögerungsstufe auf die vierte Schreibverzögerungs stufe mit der bistabilen Schaltung 82 freigegeben. Weiter geht es dann über die fünfte Schreibverzöge rungs stufe mit der bistabilen Schaltung 84 und von deren Ausgang auf eine Und-Schaltung 108, deren zweiter Eingang wie die schon genannte Und-Schaltung 94 mit einem logischen Nicht-Signal der bistabilen Schaltung 96 geöffnet wird. Vom Ausgang der Und-Schaltung 108 geht es weiter über eine Oder-Schaltung 110 auf zwei Und-Schaltungen 112 und 114. 112 steuert das Wiedereinschreiben eines 1-Bits und 114 eines O-Bits in die Verzögerungsleitung 10. Eine der beiden Und-Schaltungen, 112 oder 114, wird dabei jeweils über die Leitung 28 zur ersten Viertelzeit 1/4 geöffnet. Eine Verschiebung ist notwendig, wenn entsprechend Fig. 5C über die Leitung 116 von einer Ein-/Ausgabeeinheit ein Signal "Aufruf zur Serien-Übertragung" gegeben wird, womit angezeigt ist, daß eine Übertragung aus der Verzögerungsleitung 10 heraus oder in dieselbe hinein ablaufen sol}« Das gleiche Signal über die Leitung 116 ist ebenfalls in der Fig. SA auf die Und-Schaltung 120 geführt. Zur dritten Viertelzeit 3/4 im Takt T6· gelangt dieses Signal durch die

1098 4Π7 1 29 1

Docket 17 256 .'·-.-

1574k99 ·

Und-Schaltung 120 hindurch und erreicht, als negativer Impuls, den oberen negativen Eingang der bistabilen Schaltung 96 "Schieben". Diese bistabile Schaltung kennzeichnet, daß eine Verschiebeoperation stattfinden soll. Der Ausgang der bistabilen Schaltung 96 bereitet eine Und-Schaltung 122 vor, welche dann, wenn ein "Neues Bit" aus einer Eingabeeinheit übertragen werden soll, eingeschaltet, wird. Mit anderen Worten: Das Bit, das in die Verzögerungsleitung 10 hineinübertragen werden soll, wird von der Eingabeeinheit her auf einer Leitung, die mit "Neues Bit" bezeichnet ist auf die Und-Schaltung 122 gegeben. Das neue Bit wird dann im Takt Tl zur ersten Viertelzeit l/4 in die Verzögerungsleitung 10 eingegeben, nachdem das Atisgangs signal der Und-Schaltung 128 (Fig. 5A) die bistabile Schaltung 96 rückgestellt hat. Das Nicht-Ausgangs signal dieser bistabilen Schaltung 96 yon ihrem unteren Ausgang über die Leitung 98 wird auf die Und-Schaltung 108 geführt, welche den Übertragungszeitpunkt des Bits bestimmt, das während der vorangehenden Takte T7 bis T20 in der bistabilen Schaltung 82 gespeichert und darauf in die bistabile Schaltung 84 gerückt wurde. Für Datenübertragungen mit Bytes zu je sieben Bits oder zu je sechs Bits in die oder aus der Verzögerungsleitung 10 ist es erforderlich, die Rückstellung der bistabilen Schaltung 96 wie in Fig. 5Ä gezeigt in den Takten T19 oder T18 durchzuführen.

Jedes Mal, wenn ein Bit oder kein Bit, d. h. eine binäre 1 oder eine binäre 0, in die Verzögerungsleitung 10 übertragen oder aus ihr herausgenommen wird, erfolgt über die Leitung 116 ein Signal, welches nun auch die Abänderung der im Bitstellung smarkierungsfeld vorhandenen Daten und, wenn erforderlich, auch der

'., 109340/1291 ;■■■

Docket 17 256 .

Daten im Steuerungsfeld einleitet.

Die Bitstellungsmarkierungsdaten aus den bistabilen Schaltungen 38, 40 und 42 gemäß Fig. 4 werden an die bistabilen Schaltungen 132, 134 und 136 gemäß Fig. 5C im Takt T12, durch die Leitung 138 gesteuert, weitergegeben. Diese drei bistabilen Schaltungen 132, 134 und 136 werden gegebenenfalls im nächsten Zyklus im Takt TIl rückgestellt. Die Ausgänge dieser drei bistabilen Schaltungen sind auf eine Und-Schaltung 142 geführt, um gegebenenfalls den Inhalt des Steuerungsfeldes abzuändern. Wenn ein Signal auf der Leitung 116 ansteht und wenn alle drei bistabilen Schaltungen 132, 134 und 136 Ein sind, was einer binären 111, d. h. einer dezimalen Sieben entspricht, sind alle vier Eingänge der Und-Schaltung erfüllt und ein Signal wird daraufhin auf die beiden obersten Eingänge der nachfolgenden Und-Schaltungen 144 und 146 gegeben. Bei 7- oder 6-Bit-Bytes wird auf diese Eingänge der beiden Und-Schaltungen 144 und 146 bereits ein Signal gegeben, wenn die drei bistabilen Schaltungen 132, 134 und 135 eine Stellung 110 = 6 oder 101 = 5 haben. Die beiden Und-Schaltungen 144 und 146 geben dann die ihren ersten Eingängen zugeführten Signale in den Takten T 3 oder T2 entsprechend den in Fig. 2 ganz unten angegebenen Schreibtakten weiter. Der Takt T3 entspricht der Einerstelle des Steuerungsfeldes, wohingegen T2 mit dessen Zweierstelle zusammenfällt. Eine Inversion des Inhalts der Zweierstelle wird dadurch erreicht, daß im Takt T3 das Ausgangs signal der Und-Schaltung 144 über die Oder-Schaltungen 148 und 150 und weiter über die Leitung 66 gegeben wird. Die Leitung 66 führt über einen Inverter 64 gemäß Fig. 5A auf die Und-Schaltung

109840/1291

Docket 17 256

62. Diese Und-Schaltung 62 empfängt auf ihrem anderen Eingang dazu das Steuerungsfeldbit 2 aus dem Hauptregister 12. Daraufhin wird die Zweierstelle entsprechend der Funktion des Inverters 64 zusammen mit der Und-Schaltung umgekehrt, wie sie vorher war, einstellt. Die Einer stelle wird, von der Und-Schaltung 146 ausgehend, ebenso innerhalb des Taktes T2 invertiert.

Die Schaltkreise zur Umwandlung der Bitstellungsmarkierungsdaten enthalten entsprechend Fig. 5C drei Und-Schaltungen 155, 156 und 158, die ebenfalls geöffnet werden, wenn auf der Leitung 116 ein Signal ansteht. In den Takten Tl, T20 und T19.(s. dazu Fig. 2, unterste Zeile) wird der Inhalt der drei die Bitstellungsmarkierungsdaten speichernden bistabilen Schaltungen" 38, 40 und 42 gemäß Fig. 4 über die Ünd-Schaltungen 155, 156 und 158 zur Und-Schaltung 62 (Fig. 5A) durchgegeben und, falls erforderlich, wenn die Leitung 116 ein Signal führt, abgeändert. Immer, wenn die Leitung 116 Ein ist, bewirkt die binäre Einerstelle der Bitstellungsmarkierung ein Ausgangs signal der Und-Schaltung 155 über die Oder-Schaltung 148 und die O der-Schaltung 150 und sperrt damit den Inverter 64 (Fig. 5A). Die Stellung der binären Zweierstelle wird im Takt T2Ö (siehe Fig. 2) abgeändert, wenn die bi stabile Schaltung 42 ein ist. Die binäre Viererstelle wird abgeändert, wenn die Zweier- und Einerstelle im Takt T19 Ein sind. Die Abänderung dieser drei Stellen wird über ein Signal über die Leitung 66, wie bereits für das Steue runge feld vorbeschrieben, durchgeführt. Die Betriebsweise der drei Stellen ist dabei so, daß immer die höchste Stelle zuerst geändert wird, darauf die mittlere und dann die niederste. Immer, wenn im neuen Einspeiche-

10984Π/129 1

Docket 17 256

rungstakt die beiden bzw. die eine niederenStelle gerade umgekehrt stehen wie die betreffende Stelle selbst, wird diese umgedreht.

Die Schieberegister Steuerung 18 gemäß Fig. 7 umfaßt eine Anordnung von Und-Schältungen 162 bis 174, die mit Ausgängen der bistabilen Schaltungen 132, 134 und 136 in Fig. 5C verbunden sind, welche die laufenden Daten der Bistellungsmarkierung enthalten.

Es sei an dieser Stelle noch einmal auf die Fig. 1 hingewiesen. Das Schieberegister 16 soll Daten von der Verzögerungsleitung 10 nur immer gleichzeitig mit dem Hauptregister 12 empfangen. Die entsprechende Verbindung von der Verzögerungsleitung 10 verläuft über die Leitung 36 gemäß Fig. 4. Die Daten werden auf eine Und-Schaltung 240 gemäß Fig. 6 geführt und immer dann durchgelassen, wenn eine Leitung 232 von der Schieberegistersteuerung, die noch zu beschreiben ist, ein Öffnung s signal auf diese Und-Schaltung 240 gibt. Eine Oder-Schaltung undjje nachdem, ob es sich um eine binäre 1 oder 0 handelt, geben den über die Leitung 36 kommenden Signalzustand weiter, um damit die bistabile Schaltung bei "l"ein- oder bei "0" auszuschalten.

Die entsprechenden^-Daten werden zum Schieberegister weiterübertragen, wenn eine Und-Schaltung 184 durch ein Signal "Verschieben" auf Leitung 244 geöffnet wird. Das Ausgangs signal dieser Und-Schaltung 184 wird über eine Oder-Schaltung 186 und eine darauffolgende Und-Schaltung zum Einschalten einer bistabilen

1 0 9 B 4 η / 1 2 9 1

Docket 17 256

Schaltung 188 weitergegeben, wenn über eine Leitung 187 ein entsprechendes* Signal "Eingeben 2" ansteht. Das Ausgangs signal der bistabilen Schaltung 188 wird daraufhin über die bistabilen Schaltungen 190, 191 usw. bis 200, 202 und über die Leitung 204 auf eine Und-Schaltung 206 in der Schreib steuerung gemäß Fig. 5A weitergegeben.

Daten aus der Verzögerungsleitung 10 heraus oder in die Verzögerungsleitung hinein werden bei Zusammenarbeit mit dem Rechner in Bytes zu acht, sieben oder sechs Bits parallel übertragen. Diese Datenübertragung erfolgt in beiden Richtungen über das Schieberegister 16 gemäß Fig. 6. Obwohl in Fig. 6 zwar nur drei Stufen des Schieberegisters, die erste, zweite und letzte, dargestellt sind, enthält dieses ingesamt acht Stellen. Die bistabilen Schaltungen 188, 191 usw. bis 202 sind drei von acht bistabilen Schaltungen, die zur parallelen Datenübertragung zum Rechner dienen. Die Daten werden aus der Verzögerungsleitung 10 in das Schieberegister 16 eingeschoben, bis ein vollständiges Byte zu acht Bits in den bistabilen Schaltungen 188, 191 bis 202 steht. Entsprechende Steuerungsmaßnahmen, die noch zu erklären sind, -werden wirksam, um die Ve rschiebungs operation zu unterbrechen und damit die entsprechenden Daten zur Übertragung in den Rechner statisch festzuhalten. Bei Bytes von nur sieben oder sechs Bits läßt der Rechner die Bitstellen 188 oder 188 und 191 einfach unberücksichtigt.

Daten aus dem Rechner werden in das Schieberegister 16 über Und-Schaltungen 185, 221 bis 223 in die bereits erklärten bistabilen Scliallungen 188 bis 202 einge-

1 0 Γί Γ. Λ Π / 1 7 9 1
Docket 17 256 ·

geben. Zu einem geeigneten Zeitpunkt werden dann die so zwischengespeicherten Daten in die" in der Verzögerungsleitung 10 bereits umlaufenden Daten eingeblendet.

Die Steuerung des Schieberegisters 16 wird mit der. Schiebe register steuerung 18 gemäß Fig. 7 beschrieben.

Daten aus der Verzögerungsleitung 10 werden in das Hauptregister 12 gemäß Fig. 4 in einem als Beispiel betrachteten Zyklus einer Dateneinheit übertragen und in die Verzögerungsleitung 10 im nachfolgenden Zyklus wieder eingeschrieben.

Bei der Benutzung des Schieberegister» 16 zur Eingabe und Ausgabe von Daten werden sich abwechselnde Zyklen so benützt, daß Daten in ungeradzahligen Zyklen aus der Verzögerungsleitung 10 in das Schieberegister 16 eingelesen und in geradzahligen Zyklen aus dem Schieberegister 16 zur Eingabe in die Verzögerungsleitung 10 eingeschrieben werden.

Gemäß Fig. 7 wird die entsprechende Taktgabe wie folgt bewirkt: Für das Auslesen von Daten aus der Datenumlauf schleife in bitparallelen Bytes ist es erforderlich, die Schieberegistereinstellung festzuhalten, wenn das erste Bit eines betroffenen Bytes in der bistabilen Schaltung 202 gemäß Fig. 6 angekommen ist. Zur weiteren Erläuterung sei ein Beispiel angenommen. Gemäß Fig. 2 möge das betrachtete erste Bit in Stelle 9 des Datenfeldes stehen. Im Takt T19 ist dieses Bit und die nachfolgenden sieben Bits eingelaufen. Die Übertragungstakte eines

109840/1291

Docket 17 256

Bytes in Stellen 15-8, 14-7, 13-6 ... 8-1 sind T13 bis T20.

Wenn Daten in die Verzögerungsleitung 10 eingegeben werden sollen, gibt der im Bitstellungsmarkierungsfeld gespeicherte Wert die Bitstelle an, die dem letzten Bit noch nicht übertragener Daten benachbart ist. Aus Fig. 2 ist für das betrachtete Beispiel zu erkennen, daß in den Takten T4 bis TIl das Einlesen von Daten aus dem Schieberegister 16 in die Schreibsteuerung 14 erfolgt, die sich unmittelbar an Daten in den Stellen 15, 14, 13 . . . 9 anschließen. Diese Takte sind in Fig. 7 unter dem Wort "Übertragung" dargestellt.

Wie bereits berührt, sind die Ausgänge der bistabilen Schaltungen 132, 134 und 136, welche die Bitstellungsmarkierungsdaten enthalten, mit den Und-Schaltungen 162 bis 174 verbunden, deren Ausgänge alle mittels einer Oder-Schaltung 176 zusammengefaßt und auf eine Und-Schaltung 252 weitergegeben werden. Diese Und-Schaltungen 162 bis 174 analysieren das Auftreten bestimmter Bit Stellungsmarkierungen in bestimmten Takten, um daraus die Rückstellung einer bistabilen Schaltung 230 (Fig. 7) abzuleiten. Die Rückstellung dieser bistabilen Schaltung 230 bewirkt durch Sperrung der Und-Schaltung 240 das Anhalten der Daten, die gerade von der Verzögerungsleitung 10 in das Schieberegister 16 laufen.

Damit Daten aus der Datenumlaufs chleife in das Schieberegister 16 in ungeradzahligen Zyklen aufgenommen werden können, wird eine Und-Schaltung 231 im

Docket 17 256 . .j 0 9 6 4 0/1291

Takt T5 jedes ungeradzahligen Zyklus geöffnet, um die bistabile Schaltung 230 einzuschalten, welche ihrerseits ein Signal "Nicht Anhalten" über die Leitung 232 auf das Schieberegister 16 abgibt. Damit können Daten zum Schieberegister 16 die Und-Schaltung 240 gemäß Fig. 6 durchlaufen.

Gemäß Fig. 7 ist der negative Ausgang der bistabilen Schaltung 230 auf eine negative Oder-Schaltung 234 geführt, um mit deren Hilfe eine Und-Schaltung 236 zur dritten Viertelzeit 3/4 einzuschalten und gleichzeitig über eine Und-Schaltung 237 eine bistabile Schaltung 242 einzuschalten. Zur folgenden ersten Viertelzeit l/4 wird das so gebildete Signal "Verschieben" über eine Und-Schaltung 246 durchgegeben und erzeugt damit ein Signal "Eingeben 2" über Leitung 187.

Die Funktion eines Signales "Eingeben 1" auf Leitung 182 bewirkt die Übertragung von Daten in die Stufe 0 der Verzögerungsleitung und aus den bistabilen Schaltungen 188, 191usw. in die bistabilen Schaltungen 190 bis 200 zur dritten Viertel-

. Wege

zeit 3/4. Die Aufgabe der Leitung "Verschieben" 244 ist es, von den bistabilen Schaltungen 180 bis 200 (acht an der Zahl) zu den bistabilen Schaltungen 188

öffnen

bis 202 zu . Die Aufgabe der Leitung "Eingeben 2" 187 ist es, die Übertragung von der bistabilen Schaltung 180 nach 188, 190 nach 191 usw. bis 200 nach 202 zur folgenden ersten Viertelzeit l/4 zu takten.

Wenn Daten aus der Verzögerungsleitung 10 in das Schieberegister 16 aufgenommen werden, öffnen die im Bitstellung smarkierungsfeld vorhandenen Daten gegebenen-

109840/1,291

Docket 17 256

falls eine der Und-Schaltungen 162 bis 174 gemäß Fig. 7. Damit wird die bistabile Schaltung 230 zurückgestellt und die Leitung "Nicht Anhalten" 232 ausgeschaltet, also negativ. Somit werden die bis dahin aufgenommenen Daten im Schieberegister 16 festgehalten und entsprechende Ausgangs signale über die Leitungen 214, 216 ... 204 zum Rechner parallel verfügbar.

Zur Aufnahme von Daten vom Rechner her kündigt ein Signal auf der Leitung 266 (Fig. 7) an, daß zu übertragende Daten anstehen. Das Signal "Eingeben 2" auf Leitung 187 erfolgt darauf zur nächsten dritten Viertelzeit 3/4. Das Signal "Daten vom Rechner" über die Leitung 266 wird gemäß Fig. 6 auch zum Schieberegister 16 gegeben, um dort die Und-Schaltungen 185, 221 bis 223 zu öffnen, womit der parallele Datenempfang über die Leitungen 218, 220 bis 222 ermöglicht wird und dann die Daten auf die bistabilen Schaltungen 188 bis 202 durchlaufen.

Die Eingabe dieser Daten in die Verzögerungsleitung 16 wird im nächsten geradzahligen Zyklus bewerkstelligt. In diesem gibt die Und-Schaltung 260 (Fig. 7) einen negativen Impuls auf die Einseite der bistabilen Schaltung 269 und den Inverter 263 mit einem ebenfalls negativen Eingang, welcher seinerseits ein Signal "Letztes Bit Einsetzen" über die Leitung 268 abgibt, um mit dessen Hilfe die bistabile Schaltung 180 einzuschalten. Das "Letzte Bit" ist das Schlußbit, das zusätzlich ins Schieberegister 16 eingesetzt wird und so weit hindurchgeschoben wird, bis es in der bistabilen Schaltung 202 gemäß Fig. 6 angekommen

: 109340/1291

Docket 17 256

ist. Das Vorhandensein des "Letzten Bits", dargestellt durch eine binäre* 1^M in irgendeiner Stufe (außer den beiden bistabilen Schaltungen 200 und 202 der letzten Stufe) hindert eine Und-Schaltung 277 (Fig. 7), die bistabile Schaltung 269 zu früh zu löschen. Die Eingangsleitungen der Und-Schaltung 277 sind nicht an den Ausgängen der bistabilen Schaltungen des Schieberegisters 16 einzeln dargestellt. Sie sind logisch so von den Schieberegisterausgängen nach den Eingängen der Und-Schaltung 277 geführt, daß die bistabile Schaltung 269 dann, aber erst dann zurückgestellt wird, wenn nur noch in der allerletzten Stufe des Schieberegisters eine*¹!" das "Letzte Bit", enthalten ist. Dem Schieberegister 16 inzwischen die Datenübertragung in die Verzögerungsleitung 10 mit Hilfe der Schreibsteuerung 14 zu ermöglichen, wird durch das bereits genannte Einschalten der bistabilen Schaltung 269 im betrachteten geradzahligen Zyklus erreicht. Gleichzeitig wird der Oder-Schaltung 234 (Fig. 7) ein negatives Signal zugeführt. Ein Ausgangssignal der Oder-Schaltung 176 gibt wiederum das taktzeitgerechte Signal zum Beginn der seriellen Weit erÜbertragung. Die Ausgangsleitung 204 des Schieberegisters 16 ist mit der Und-Schaltung 206 in Fig. 5A verbunden. Der Ausgang dieser Und-Schaltung 206 gelangt über die Oder-Schaltung 74 auf die Stufen 1 bis 5 der Schreibverzögerung und die einschreibendenUnd-Schaltungen 112, 114 gemäß Fig. 5B.

Fig. 3 stellt den Zeitgeber für die vorliegende Erfindung dar. Ein Oszillator gibt seine Ausgangs signale auf einen Zähler 303, welcher jeden vierten Zählimpuls auf eine Ringschaltung 305 gelangen läßt und andererseits die ersten und

109840/1291

Docket 17 256

dritten Viertelzeiten 1/4 und 3/4 formiert. Die Ringschaltung 305 wird kontinuierlich angetrieben, bis im abgezählten Takt T20 ein Impuls auf die bistabile Schaltung 307 gegeben wird, welche damit von Zyklus zu Zyklus abwechselnd
ein- und ausgeht, um geradzahlige und ungeradzahlige Zyklen zu unterscheiden. Auf jeden Takt T20 folgt im Anschluß wieder ein Takt Tl.

Docket 17 Jr256 10 9 8 4 fV / 1 29 1

Claims (13)

Patentansprüche

1. Speicheranordnung für binäre Daten unter Verwendung einer geschlossenen Datenumlauf schleife, in die mehrere Einzeldaten umfassende Dateneinheiten parallel oder seriell eingegeben werden können, wobei die aufgenommenen Dateneinheiten fortgesetzt umlaufen und an einem Bezugspunkt seriell oder in einem Bezugs ab schnitt parallel abgreifbar sind, dadurch gekennzeichnet, daß ein Zeitgeber (301, 303, 305, 307 gemäß Fig. 2) vorgesehen ist, der Taktsignale (1/4, 1/2, 3/4, Tl bis T20, GER, UNG) zur Kennzeichnung aufeinanderfolgender Zeitpunkte erzeugt, zu denen die Einzeldaten der Dateneinheiten am Bezugspunkt (204) oder im Bezugs ab schnitt (214, 216 . . . 204) anstehen, und daß jede Datenstelle der in der Datenumlaufschleife zirkulierenden Daten je einem dieser durch den Zeitgeber gekennzeichneten Zeitpunkte zugeordnet ist.

2. Speicheranordnung nach Anspruch 1, dadurch gekennzeichnet, daß eine Einrichtung zur wahlweisen Stellenversetzung (Schreibverzögerung 1 bis 5 gemäß Fig. 5B) innerhalb der Datenumlaufschleife vorgesehen ist, mit deren Hilfe die Einzeldaten von Dateneinheiten, die jeweils bestimmten, durch die Zeitgeber-Taktsignale (Tl bis T20) gekennzeichneten Datenstellen entsprechen, in andere Datenstellen versetzt werden können.

17 ZV. -Z-,? 31

3. Speicheranordnung nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, daß mit jeder Dateneinheit je ein Bitstellungsmarkierungsfeld (4, 2, 1 gemäß Fig. 2) umläuft, durch welches die Stellung der zugehörigen Dateneinheit in Bezug auf die Gesamtheit der umlaufenden Daten gekennzeichnet wird.

4. Speicheranordnung nach einem, der vorgenannten Ansprüche, dadurch gekennzeichnet, daß mit jeder Dateneinheit je ein Steuerungsfeld (2, 1 gemäß Fig. 2) umläuft, durch welches gekennzeichnet wird, daß die betreffende Datenein- .' heit zur Parallelübertragung im Bezugsabschnitt (214, 216 . . . 204) ansteht, und daß dieses Steuerungsfeld (2, 1 gemäß Fig. 2) gegebenenfalls nach Durchführung der Parallelübertragung in seine Normal stellung zurückgestellt wird.

5. Speicheranordnung nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, daß ein Schieberegister (16) vorhanden ist, welches unter Kontrolle einer Schieberegistersteuerung (18) wählbar Daten aus der Datenumlaufs chleife aufnehmen und durch seine einzelnen Stellen schrittweise vorschieben kann, und daß eine ebenfalls wählbare Verbindung (Schreibsteuerung 14) vom Ausgang des Schieberegisters (16) zur Eingabe der registrierten Werte in die Datenumlauf schleife vorgesehen ist.

Docket 17 256

6. Speicheranordnung nach Anspruch 5, dadurch gekennzeichnet, daß innerhalb der Schieberegister steuerung (18) eine Erkennungs schaltungsanordnung (162, 164 bis 174; 230) vorgesehen ist, welche in taktzeitmäßiger Abhängigkeit vom Bistellungsmarkierungsfeld (4, 2, 1 in Fig. 2)" einerseits die Verschiebefunktion des Schieberegisters (16) beenden und damit die gerade im Schieberegister (16) eingespeicherte Dateneinheit statisch für eine Parallelausgabe zur Verfügung halten kann und andererseits anlaufende Verschiebungsoperationen in taktzeitmäßiger Abhängigkeit vom Bit stellung smarkierungsfeld (4, 2, 1 in Fig. 2) dahingehend überwacht, daß eine parallel eingespeicherte Dateneinheit stellungsgerecht in die taktzeitzuge ordneten Datenstellen der Umlaufs chleife eingeschoben werden kann.

7. Speicheranordnung nach einem der Ansprüche 2 bis 6, mit einer Schreibsteuerung (14) für die Eingabe von Daten in die dynamische Speichereinrichtung (10) innerhalb der Datenumlaufschleife, dadurch gekennzeichnet, daß diese Schreibsteuerung (14) Verzögerungsstellen (Schreibverzögerung 1 bis 5) enthält, die ihrerseits bei normalem, nichtstellenversetzendem Betrieb einen Teil des Umlaufweges bilden, die aber zum Zwecke der Stellenversetzung in ihrer wirksamen Folge und/oder Zahl wahlweise steuerbar sind.

8. Speicheranordnung nach Anspruch 7, gekennzeichnet durch eine Erkennungsschaltung sanordnung (120, 128; 96; 122, 94, 108) zur Erkennung von Steuersignalen zur Auswahl der wirksamen Folge und/oder Zahl von Verzögerungs-

109 84Π/1291

Docket 17 256

— Cl) —

stellen (Schreibverzögerung 1 bis 5 oder 1 bis 3).

9. Speicheranordnung nach einem der Ansprüche 3 bis 8, gekennzeichnet durch eine Erkennungsschaltungsanordnung (162, 164, 174, 176; 231, 252, 230; 271, 274; 272, 276, 260; 277, 269) zur laufenden Analyse des Bitstellungsmarkierung sfeldes (4, 2, 1 gemäß Fig. 2) und zum Auf ruf und zur Beendigung einer seriellen Datenübertragung.

10. Speicheranordnung nach einem der Ansprüche 3 bis 9, dadurch gekennzeichnet, daß eine Schaltungsanordnung (Fig. 5C) zur Abänderung des Bitstellungsmarkie rung sfeldes (4, 2, 1 gemäß Fig. 2) vorgesehen ist, welche abgeänderte, neue Bitstellungsmarkierungsfeldwerte zur Einblendung in den laufenden Datenstrom zur Verfügung stellt.

11. Speicheranordnung nach einem der Ansprüche 5 bis 10, dadurch gekennzeichnet, daß im Schieberegister (16) eine Anordnung von Und-Schaltungen (185, 221, 223) zur parallelen Dateneingabe von außen in die Datenumlaufschleife vorgesehen ist, und daß diese Und-Schaltungen (185, 221, 223) unter Steuerung von Signalen stehen, welche einerseits eine Parallelübertragung von außen ermöglichen und andererseits die zwischengespeicherten Daten als abgeschlossene Dateneinheiten in die Datenumlaufschleife seriell einzuschieben gestatten.

12. Speicheranordnung nach einem der vorgenannten Ansprüche, dadurch gekenn-

1 0 9 8 4 Π / 129 1

Docket 17 256

Copy

zeichnet, daß die in der Datenümlaufschleife zirkulierenden Dateneinheiten außer auf den Eingang des Schieberegisters (16) auch auf den Eingang eines Hauptregisters (12) geführt werden, dessen Datenausgang mit einem Eingang

der Schreib steuerung (.14) verbunden ist, so daß, wenn zwischenzeitlich keine Funktion des Schieberegisters (16) zur seriellen oder parallelen Ein- oder Ausgabe von Daten durchgeführt wird, die umlaufenden Daten direkt vom Hauptregister (12) über die Schreibsteuerung (14) in die dynamische Speichereinrichtung (10) wieder eingegeben werden können.

13. Speicheranordnung nach einem der vorgenannten Ansprüche, gekennzeichnet durch eine Erkennungsschaltungsanordnung (155, 156, 158; 142, 144, 146) für ein Aufrufsignal zur seriellen Datenübertragung zwischen der Speicheranordnung und mindestens einem angeschlossenen Ein-/Ausgabegerät und gegebenenfalls eine gleichzeitige Änderung des Bitstellungsmarkierungsfeldes und/oder des Steuerungsfeldes.

109840/1291

Docket 17 256

Lee rs e ϊ te