DE2160528C3

DE2160528C3 - Digitaler Differential-integrator

Info

Publication number: DE2160528C3
Application number: DE2160528A
Authority: DE
Inventors: Ernst Hans East Cleveland Ohio Dummermuth (V.St.A.)
Original assignee: Allen Bradley Co LLC
Current assignee: Allen Bradley Co LLC
Priority date: 1970-12-08
Filing date: 1971-12-07
Publication date: 1975-10-16
Also published as: US3701890A; CA1002195A; DE2160528A1; DE2160528B2; GB1369809A; FR2131280A5

Description

Bit-Abschnilt des Registers erhaltene binäre Zahl kann in digitaler Form, z. B. in Verbindung mit der Zahl in einem folgenden Fehler-Register in dem numerischen Steuersystem einer Werkzeugmaschine verwendet werden. Die von dem Akkumulator abgeleitete Zahl kann jedoch auch schnell in Impulse umgesetzt werden oder in Analogform, um weiter verwendet werden zu können.

Mehrere Ausführungsbcispiele der Erfindung sind BiI C entnommen wird. Wie die Fig. 2 zeigt, wird es von der kennzeichnendsten Bil-Posilion des Akkunuilalor-RegiskTs entnommen, der eine Exlra-Stufe für das Uberirag-Ühcrlmil-Uil hai. Das Integranden-Regislcr hat ebenfalls eine zusätzliche Stufe Der Suiiimen-Ausgiing des Addierers wird über ilit Ubertrag-Überlauf-Bil-Stufe in den Akkumulator eingeführt. Für jeden /ϊ-Impuls wird der Verschiebe-Impulsgenerator 24 ausgelöst. Soll eine Iteration

in den Zeichnungen dargestellt und werden im fol- io durchgeführt werden, so wird die /Ji-Leitung beauf-

gcnden näher beschrieben. Es zeigt

Fig. 1 die schcmatischc Darstellung eines DDI, die den Unterschied zwischen dem Stand der Technik und der Erfindung erkennen läßt,

Fig. 2 ein Blockschaltbild, das illustriert, wie ein Überlauf-Bit aus der kennzeichnendsten Bit-Position des Akkumulators entnommen wird,

F i g. 3 ein Schaltbild, das einen Teil des Blockdiagramms in F i g. 2 ausführlich darstellt,

F i g. 4 das Blockschaltbild eines Ausführungsbei-Spieles der Erfindung,

Fig. 5 das Blockschaltbild eines weiteren Ausführungsbeispieles der Erfindung,

Fig. 6 eine Darstellung in Form eines Blockschaltbildes, die die Anwendung der Erfindung auf die ²S numerische Steuerung von Werkzeugmaschinen illustriert, und

Fig. 7 in Form eines Blockschaltbildes die Anwendung der Erfindung auf die Lösung der Differential-Gleichung Y" Kf Y'.

Fig. I zeigt das Blockschaltbild eines bekannten DDI. Dieser DDI umfaßt ein Intcgrandcn-Register 10 und ein Akkumulator-Register 12. Das Intcgrandcn-Rcgistcr ist mit einer Binärzahl geladen. Es wird angenommen, daß sowohl das Akkumulator- als auch das Integranden-Registcr η Bit lang ist. Einem Verschicbe-Impuls-Gencrator 14 wird ein Iterationssignal Ii zugeführt. Als Antwort hierauf führt der Vcrschiebc-Impuls-Gcncrator dem Integranden- und dem Akkumulator-Register Impulse zu, die ihren Inhalt durch das am wenigsten kennzeichnende Bit-Ende des Registers in einen Addierer 16 schieben. Der Inhalt des Intcgrandcn-Rcgistcrs wird weiter über die kennzeichnendste Bit-Position zurückgeführt. Der Summenausgang des Addierers 16 wird über die kennzeichnendste Bit-Position in das Akkumulator-Register 12 eingebracht. Die Überlauf-Impulse I/? bilden den Ausgang des Akkumulators. Dem Verschiebe-Impuls-Gcncrator werden 2"Eingangsimpulsc .1/ zugeführt, so daß der Inhalt des Integranden-Registers 2"-mal addiert wird. Die Summe befindet sich dann im Akkumulator. Im Verlauf dieser Addition wird eine Anzahl von Übcrlaufimpulsen erzeugt, die dem Wert der Zahl gleich ist, die zu Beginn in das Intcgranden-Rcgistcr eingebracht wurde. Die Ausgangsfrequenz des DDI als Multiplikator ist stets kleiner als die Eingangsfrequenz und hat ein Maximum, wenn der Integrand nur Einsen enthält. Es kann also gesagt werden, daß der DDi mit einem Gewinn von weniger als 1 arbeitet.

F i g. 2 zeigt das Blockschaltbild eines DDI, bei dem ein Überlauf-Bit von der kennzeichnendsten Bit-Position des Akkumulators genommen werden kann. Dieser DDI umfaßt ein Integranden-Register 20, einen Akkumulator 22, einen Verschiebe-Impulsgenerator 24 und einen Addierer 26. die alle wie bei dem Addierer gemäß F i g. I verbunden sind. Der Unterschied liegt in dem Ort, von dem das Übertrag-Überlaufschlagt. Als Folge davon öffnet das UND-Tor 25 und gestaltet es dem Ausgang des Inicgrandcn 20, in den Eingang des Addiereis 26 einzutreten.

Am l-'nde jeder Iteration nach dem Entfernen des Überlauf-Bits wird die Überirag-Überlauf-Bil-Stule auf Null zurückgestellt. Die Schaltkreise zum Übertragen des Überliag-Übeilauf-Bils am Ende jcdei Iteration und zum Rückstellen der Ubcrtrag-Überlauf-Bit-Slufc auf Null umfassen ein UND-Tor 28, dessen einer Eingang mit der Stufe C des Akkumulators verbunden ist, der /weite Eingang ist mit einem Taktimpulsgeneralor 30 verbunden, während ein dritter Eingang mit dem Ausgang des Verschicbc-Impulsgenerators 24 verbunden ist. Die Lage des Ausgang¹· des Verschiebc-Impulsgenerators ist in I·' i g. 3 dargestellt, die weiter unten noch näher erläutert wird Der Ausgang des UND-Torcs 28 wird einem verzögerten Impulsgenerator 31 zugeführt, dessen Ausgang die Übertrag-Überlaul-Stuie C zurückstellt, nachdem ihr Inhalt ausgelesen worden ist.

F i g. 3 zeigt die Einzelheiten des Verschiebe-Impulsgenerators. Der /ϊ-Impuls verstellt einen Flip-Flop 32. Der Ausgang des Flip-Flops wird einem UND-Tor 34 zugelührt. dessen anderer Eingang mit dem Ausgang des Taktimpuls-Geicrators 30 verbunden ist. Der Ausgang des Flip-Flops gcslattcl es dem UND-Tor 34, die Taktimpulse einem π I 1-Zähler 36 und auch dem Integranden- und dem Akkumulator-Register ais Verschiebe-Impulse zuzuführen. Wenn der η 1-Zähler seine letzte Stufe. /Hl, erreicht, stellt er den Flip-Flop zurück und beendet damil die Verschiebeimpulse. Der Rückstcllausgang des Flip-Flops 32 wird dem UND-Tor 28 wie ein Taktimpuls zugeführt, wobei das UND-Tor dann ein Übertrag-Überlauf-Bit passieren lassen kann, wenn eines in der C'-Stufe des Akkumulators vorhanden ist. Der Übcrtrag-Übcrlauf-Impuls (verzögert) wird weiter verwendet, um die ( -Stufe zurückzustellen.

Es sei bemerkt, daß das Integrandcn-Rcgisier so ausgebildet ist. daß es /1 ^; I-Bit hat, um der Länge des Akkumulators zu entsprechen (wegen des Überlauf-Bits C). Wenn das Intecranden-Rcgistcr in der kennzeichnendsten Bit-Position stets eine O bewahrt, ist seine effektive Länge η Bit, und 2" Iterationen sind erforderlich, um ,Y-Impulsc zu erzeugen.

Die Zuordnung der negativen Potenzen von 2 zu den Bit-Positionen im Intcgranden-Rcgisicr bewirkt, daß der DDI als ein binärer Multiplikator arbeitet. Es wird eine serielle, binäre Arithmetik verwendet. so daß das Integranden- und das Akkumulator-Register mit Vcrschieberegislcrn aufgebaut werden können.

Statt nur das einzelne, kennzeichnendste Bit für den Übertrag-Überlauf zu verwenden, können auch zwei oder mehr der kennzeichnendsten Bits, als eine Binärzahl behandelt, als Übertrag-Überlauf aus dem Akkumulator ausgelesen werden. Die Tafeln 1 und II erläutern den Inlerpol.ilionspro/eß. wobei die Spalte

35

40

55

»Λ« den Inhalt des Akkumulators eines konventionellen DDI-Multiplikalors zeigt, bei dem ein Übertrag-Überlauf von mn einem Hit verwendet wird und Id Iteiationen I 2 Überlauf-Impulse erzeugen.

Die Zahlen in jeder Spalte unter »C« und unter »Akkiim« neben jedem Ilcralinnsschritt stellen die Zahl in der Überlauf-Bit-Position und in dem Rest des Akkumulaloi-Registers am Ende des jeweiligen

Iterationsschrittes dar. Die Zahl unterhalb der gerade beschriebenen Zahl beschreibt das, was im Akkumulator verbleibt, nachdem die Überlauf-Bit-Position bzw. Positionen auf 0 /.iirückgcstclll worden sind. Zu dieser letztgenannten Zahl wird während der nächsten Iteration 01100 addiert, so daü die neben dem nächsten Itcrationsschritt erzeugte Zahl die Summe der beiden ist.

Tafel

Gewinn größer als 1.0 (Integrand 0 110 (I)

llcratinns-
Slufc

C

O
(I

A
Akkum

O
0

0
0

C

O
O

ο]

O

H
Akkiim

0
O

O
O

C

O
(I

C
Akkum

) O
0

0

0
0

O

O
O

1
1

0
0

O
0

0
0

RTTI
O 0

O

T]

O
O

1

(
(

I ο
O

i| ο

I ο

0

1

O
O

1

1
1

0

(T

"i]

O

1
1

0

(I

O

1

i| ο

(

0

O

to

1

0

O

0

O

ITj

O

I o

1

(

1

0

O

2

O

0

O

(

0

Q]

O

1

O

0

O

0

T)

1

O

[(T

1

0

3

O

1

0

[T

O

1

O

0

Θ

O

0

O

0

O

ο I

O

1

0

4

O

1

0

fTT

"ο Ι

O

0

O

0

O

0

O

1

O

0

O

ϋ

j I

I

O

1

0

5

O

1

O

0

(T

"Tj

O

1

0

O

0

fjj

1

O

0

O

ill

0

O

1

O

0

(l

O

0

(TT

"Ii]

O

0

O

m

O

1

0

O

1

O

1

O

0

7

O

1

O

0

[T

T|

1

(I

O

0

m

O

¹¹ O

1

0

8

O

1

O

(I

O

[πι

0

O

(I

O

0

O

1

O

(I

O

1

O

1

O

9

(I

1

0

[(T

1

O

0

1

O

1

(I

O

K)

U

O

[T"

O

[D

O

1

O

1

O

1

0

O

11

O

1

O

J(T

1

O

0

(Tj

O

0

O

1

O

12

i)

1

O

0

O

jl

O

0

O

1

O

1

O

1

O

13

O

1

O

|o

1

O

0

Ausgang: 48

O

0

1

O

1

O

14

O

[D

O

1

O

1

O

1

O

15

O

1

O

1

O

E

O

!2

O

24

1«

1

O

16

Ausgang

O

I"

O

L<!_

Tafel 2

Verlust von Anpassungsstufen (Integrand 0 110 0)

A

O

Λ

0

O

C

O

B

O

C

O

C

Λ

O

0

O

0

Akkuni

O

1

Akkuni

0

O

T]

O O

O

1

O

0

O

1

0

O

~τ

O O

O

()

O

1

O

0

Πι

TTJ

O

υ

O

ι

0

O

1 O

O

0

O

[F

O
O

O

O
0

0
O

~ö|

1 O

O

0

1

0

[Γ

O

TJ

O

1

O

1

0

O

O O

I D

O

1
1

0
0

0
O

T)

O O

O

1

0

fö~

O

E
O

O

1

O

0

1 O

O

to

O
ο

0
0

O
η

O
1\

Ol

1 O

O

I

J

W
O

()·

O

E
ο

1

0

O O

O

1
1

O
η

0
O

O
0

fö~

O O

O

1

O

ι/
1

0

O

I ο

O

1

0

1 O

Hl

O

0
0

O

0

|Τ~

1 O

ο

O

4)

ο

1

M

O

ID

1

\Ι
O

υ
0

O

ο ο

O

1

0

O

f)

1
I

π

O
O

fö~

ο ο

O

fl

O

V/
1

O

ο

I ί I

1

O

Il

O

1

O

1 O

I"

O

O
O

O

1 O

O

H]

1

12

O

12

O

1

___[Q]_o__o__
Ausgang: 12

O

Hl

O

usgang:

1

O

1<L_

JSP2

Ai

—

Akkuiu

O

i|

O

i|

O

i|

O

i|

πιϊ:

D,e Spalte B der Tafel I zeigt, was erreicht werden _6c kann, wenn man das Übertrag-Bit und das kennen nendste Bu des Akkumulators als einen intent Te.I von R, d. h. e.ner 2-Bit-BinärzahI. verwendet D.ese Zahl bestimmt die Zahl der pro Itcration durchzuführenden Zunahmen. Bei nur 16 Iterationei 6, werden 24 Zunahmen erhalten und damit ein Gew"nn von 2 .m Vergleich zu Spalte A. Spalte C gilt m_r einen Überlauf von 3 Bit, wobei insgesamt 48 Zunahne^ · l^Wf^den' ^was· verglichen mit den 12 Zuen in Spalte A, einen Gewinn von 4 bedeutet.

nfr T η , ^bemerkt· daß die Iterationsrate von fi 'ur α α und C konstant ist. Wenn von dem entsprechend Spalte B arbeitenden DDI ein Ausgang von nur 2 gewünscht wird, dann kann eine HaIHe der Itcrationsrate der Spalte A verwendet werden. Entsprechend kann die Struktur der Spalte C einen Ausgang von 12 erzeugen, wenn mit einem Viertel der

Π V 12

Rate von A ileriert wird. Dies isi in Tafel 2 erläutert. laden. Beachte, daß fi in konstanten Zeitintervallen

Zu jedem Zeitpunkt, zu dem ein zusätzliches Bit als erscheint und daß Δ t bestimmt, wenn eine Addition

Übertrag-Überlauf genommen wird, wird die Itera- durchgeführt werden sollte. Beide Signale/i und At

tionsrate um dan Faktor 2 herabgesetzt. werden dem UND-Tor 54 zugeführt, und dessen Aus-

Zusammenfassend gesagt zeigt clic Spalte A, was 5 gangssignal erlaubt e: dem Addierer 44, den Inte-

bei einem Übertrag-Überlauf \on einem einzelnen gründen40 als sxinen zweiten Dateneingang zu akzep-

HiI geschieht, während Spalte IJ zeigt, was bei einem tieren.

Übertrag-Überlauf von zwei Hit geschieht, während F i g. 5 zeigt ein weiteres Ausführungsbeispiel der

schließlich die Spalte C zeigt, was bei einem Über- F.rfindung. Dieses umfaßt ein Integranden-Register

trag-Überlauf von drei Hit geschieht. Der Integrand 10 60, einen Addierer 62 und ein Akkumulatorrcgisler

ist in allen Füllen Ol IOD. 64. Das Ausgangssignal des Integranden-Registers

Die Tafel 2 zeigt einen Verlust von Anpassimgs- wird über seine kennzeichnendste Bit-Position zu-

stufen beim Aufrechterhalten eines konstanten Aus- 1 jckgefühit. Der Summenausgang des Addierers 62

gangs. Für jedes zusätzliche Überlauf-Bit wird die wird zwei UND-Toren 66 und 68 zugeführt. Das Aus-

Itcralions-Frequenz um den Faktor 2 herabgesetzt. 15 gangssignal des UND-Tores 68 wird einem Register

Vergleicht man die Spalten A und C der Tafel 2. 70 zugeführt. F.in zweiter Eingang des UND-Tores so kann man erkennen, daß drei Überlauf-Impulse 66 ist der Ausgang einer Sperrschaltung 72. in Spalte A kombiniert und in Spalte C sofort ausge- Der Verschiebe-Impulsgenerator umfaßt einen geben werden. Die Wahl von mein lachen Überläufen Flip-Flop 74, der durch den ^-Impuls in seiner Ausais Ausgang und die Reduktion der Iterationsrate 20 gangsstellung gesteuert wird. Das Ausgangssignal des ändert die Gesamtzahl der ausgegebenen Anstiege in seiner Ausgangsstellung befindlichen Flip-Flops 74 nicht; es ändert jedoch die Impulsverteilung. Im wc- öffnet ein UND-Tor 76. Dieses UND-Tor läßt dann sentlichcn sieht es wie ein Verlust von Anpassungs- Taktimpulsc von einem Taktimpulsgenerator 78 zu stufen aus, und die kontinuierliche Impulsfolge der einem /1 M-Zähler80 passieren. Der n+1-Ausgang Spalte A wird modifiziert, so daß eine Gruppe von 25 des /1 1 I-Zählers stellt den Flip-Flop 74 zurück. Der Überlauf-Impulsen zusammengeschoben und zusam- /1 2-Ausgang de Zählers 80 stellt einen Flip-Flop men in Form einer Binär-Zahl ausgegeben wird. 82 in die Ausgangsstellung. Das Ausgangssignal die-

Fig. 4 zeigt ein Ausführimgsbeispid der Hrlin- ses Flip-Flops in dieser Stellung bildet ein Überlaufdung, bei dem der Überlauf von den drei kennzeich- Signal. Ist ein !/-Eingang am UND-Tor 75 anwesend, nendsten Bit-Stufen des Akkumulators genommen 3° dann erlaubt es dessen Ausgangssignal dem Addierer, wird. Der Aufbau entspricht im wesentlichen dem der den Integranden 60 als einen zweiten Dateneingang Fig. 2, mit Ausnahme der Zahl der Bit-Stufen, von anzunehmen.

denen der Überlauf genommen wird. Der DDI um- Während des Iterationsprozesses ölTnet das Ausfaßt ein Integranden-Schiebc-Register 40 und ein gangssignal der Sperrschaltung 72 das UND-Tor 66, Akkumulator-Schiebe-Register 42: jedes dieser 35 so daß der Summenausgang des Addierers in den Schicbe-Register ist mit dein am wenigsten kennzeich- Akkumulator eintreten kann. Beim Auftreten der nendcn Bit-l .ndc mit einem Addierer 44 verbunden. /1 2-Zahlung des Zählers 80 wird der Flip-Flop 82 Der Summenausgang des Addierers tritt über die umgeschaltet, wobei dessen Ausgangssignal dem Inkennzeichnendste Bit-Position in den Akkumulator verier 72 und dem UND-Tor 68 zugeführt wird. Als 42 ein. Der Ausgang des Integranden-Registers zum 40 Folge davon treten die nächsten drei Ausgänge des Addierer wird über die kennzeichnendste Bit-Position Addierers 62 in das Register 70 ein. Die drei kennzurückgeführt. Die Iterations-Impulse fi werden zeichnendsten Bit-Positionen des Akkumulators 64 einem ~-3-Zählcr 52 und einem Verschiebe-Impuls- werden damit automatisch gleich 0, da der Rest des generator 46 zugeführt, die denselben Aufbau haben Akkumukitorinhalts in Richtung auf die am wenigkönnen, wie er in Fig. 3 dargestellt ist. Dem Ver- 45 sten kennzeichnende Bit-Position verschoben wird. schiebc-Impulsgenerator werden Taktimpulse von Am F.nde der Iteration wird der Flip-Flop 74 einem Taktimpuls-Generator 48 zugeführt. Bei Been- durch den η ^ 1-Ausgang des Zählers umgeschaltet, digung einer Iteration wird dem Vcrschicbe-ImpuN- Das entsprechende Ausgangssignal dient dazu, den generator ein Ausgangssignal entnommen, entspre- Flip-Flop 82 umzuschalten. Der Ausgang des Regichend dem Ort des Ausnangssignals von dem in 5° sters 70 kann dann in Antwort auf Übcrtragungs-F i g. 3 dargestellten Flip-Flop 32. Dieser Ausgang. impulse ausgeschrieben werden. Die Übertragungszusammcn mit dem Ausgang vom Taktimpulsgenera- impulse können von einer Übertragungsimpulsquelle tor 48 wird einem UND-Tor 50 zugeführt. Das Aus- abgeleitet werden, oder die dem DDI zugeführten gangssignal des UND-Tores, das jetzt aus Taktimpul- drei ersten Verschiebeimpulse können als Ubertrasen besieht, wird dem Zähler 52 zugeführt, der von 55 gungsimpulse verwendet werden. fi zurückgestellt worden ist. Der erste Impuls vom F i g. 6 zeigt an Hand eines Blockschaltbildes, wie UND-Tor 50 überträgt die kennzeichnendsten drei der binäre, digitale Überlauf von einem DDI im Bits vom Akkumulator 42 zum Puffer 56 und stellt Servosystem zum Antrieb einer Werkzeugmaschine den Zähler 52 von 0 auf 1. Der zweite Impuls vom verwendet werden kann. Es ist lediglich die Schal-UND-Tor 50 bewirkt, daß der Zähler die drei kenn- ⁶° tung für eine Achse dargestellt Für jede zu steuzeiehnendstcn Bits des Akkumulators 42 zurückstellt ernde Achse der Werkzeugmaschine muß die gleiche und stellt dann den Zähler auf 2. Das Ausgangssignal Schaltung vorgesehen werden.

der Zählstufe 2 wird zum Tor 50 zurückgeführt, um i_m üblichen Fall wird ein Überlauf von einem einweitere Taklimpulse unwirksam zu machen. _zi_gen Bit von einem DDI. einem Schrittmotor oder

Die drei Bits im Puffer 56 werden jetzt als eine ⁶5 einem in Verbindung mit einer Drehmelder-Rück-

Überlauf-Binär-Zahl wetter übertragen. Fin üblicher kopplung verwendeten Phasenmodulator zugeführt.

Weg ist es, die ersten 3 Verschiebeimpulse des nach- Diese Anwendung ist bekannt. Verwendet man eine

sten Zyklus dazu zu benutzen, den Puffer 56 zu ent- Impuls-Umsetzer-Rückkopplung vom Antriebsmotor,

so können Digital-Analog-Tcchniken angewendet werden, um das Antriebssignal aus einem Servosystem mit geschlossener Rückkopplungsschleifc abzuleiten. Im üblichen Fall wird ein Register verwendet, das einen Folgcfchlcr speichert. Dieses Register wird zu Beginn zurückgestellt, und sein Inhalt wird dann für jeden Überlauf-Impuls von dem DDI erhöht. Es wird weiter durch jeden Rückkoppiungsimpuls von dem vom Motor angetriebenen Umsetzer erniedrigt. Der Inhalt des Registers wird einem Digital-Analog-Umsetzer zugeführt, um ein analoges Antricbssignal zu erhalten.

Entsprechend der Erfindung wird ein Folgcfchlcrregister 82 verwendet, das ein Scrien-Schiebc-Rcgistcr mit einer Rückführungsratc verwendet, die gleich der Iterationsratc des DDI ist. Statt den Folgcfchler zu erhöhen, wird die in den Überlauf-Bits des DDIs erzeugte Binärzahl algebraisch zu dem Inhalt dieses Registers addiert. Entsprechend können die Rückkopplungsimpulse des Umsetzers über ein Itera- _ao tionsintcrvall akkumuliert und dann algebraisch vom Registerinhalt subtrahiert werden. Es sei bemerkt. daß die Iterationsratc des DDI viel niedriger sein kann als die Rate der vom Umsetzer kommenden Rückkopplungsimpulse.

Der Inhalt des Folgcfchlcrrcgistcrs wird einem Digital-Analog-Konvcrtcr 84 zugeführt. Das Ausgangssignal dieses Konverters steuert einen Verstärker 86, der seinerseits einen Motor 88 steuert. Ein Umsetzer 90 steuert eine 2-Richtungs-Logik 92, deren Ausgangssignal den Inhalt eines Aufwärts-Abwärts-Zählcrs 94 entweder erhöht oder erniedrigt. Der Inhalt dieses Zählers wird automatisch in ein Pufferregister 96 eingebracht. Am Ende eines Iterationszyklus wird der Inhalt des Puffcrregislers 96 seriell als ein Eingang einem Addierer 98 zugeführt. Der andere Eingang dieses Addierers ist der Ausgang eines vorhergehenden Addierers 100. Dieser Addierer empfängt als einen Eingang den Stcuerausgang einer DDI-Anordnung, wie sie in Fig. 5 dargestellt ist, und der andere Eingang ist der Ausgang des Folgc-Fchlcr-Rcgistcrs 82. Dessen Inhalt wird in den Addicrer-Sublrahicrcr 100 übertragen, wenn ein Impulssignal am Ende der Iteration erscheint, welches bewirkt, daß ein Vcrschicbc-Impulsgcncrator 104 die Zahl von Verschicbeiinpulscn abgibt, die für das Folgcfchlcrrcgistcr erforderlich ist, um seinen Inhal'. seriell durch den Addierer 300 zu verschieben.

Es sei bemerkt, daU die Polarität des von dem Addicrer-Subtrahierer 1C8 von dem DDI-Übcrlauf empfangenen Steuersignals durch ein Signal berücksichtigt wird, das anzeigt, ob der Steuer-Überlauf zu dem Inhalt des Folgcfchlcrrcgistcrs addiert oder von ihm subtrahiert werden muß. Die Polarität der rückgekoppelten digitalen BinärzifTcr, die durch die Drehrichtung des Motors 88 bestimmt ist, wird ebenfalls berücksichtigt. Da der Aufwärts-Abwärts-Zähler negative Zahlen in 2-Komplenient-Form erzeugt, ist keine besondere Stcucrlcitung für das Vorzeichen erforderlich. Das Ausgangssignal des Addierers 98 wird in das Folgcfchlcrrcgistcr über die kennzeichnendste Bit-Position eingeschrieben. Die Wirkungsweise der dargestellten Scrvo-Schlcifc ergibt sich aus der bisherigen Beschreibung. Während eines ltcralions-Intcrvalls wird der Inhal: des Iolj.cfehlenegi- C5 sters von einer Digitalzahl in ein Analog-Signal umgewandelt, das verwendet wird, um den Motor 88 anzutreiben. Der Motor treibt den Umsetzer an. der Impulse erzeugi. die der Bewegungsänderung des Motors und damit der angetriebenen Platte der Werkzeugmaschine entsprechen. Die in dem Aufwärls-Abwärts-Zahlcr gespeicherte Zahl schließt das Vorzeichen ein. das die Bewegungsrichtung angibt. Wenn ein Ilcralionsinlcrvall beendet ist, beginnt das Folgefehleriegisjer, seinen Inhalt durch den Addierer 100zu schieben, der gleichzeitig die Übcrlaufzahl vom DDI empfängt. Der Addierer 100 addiert diese beiden Zahlen seriell, die am wenigsten kennzeichnenden Bits zuerst zu einer Ausgangssummc, die dem Addierer 98 zugelührt wird. Dieser Addierer addiert seriell den Ausgang des Addierers 100 zu dem Ausgang des Pulfcrregisicis 96. ebenfalls die am wenigsten kennzeichnenden Bit·, /iiersl. Der Ausgang des Addierers 98 wird dein Folgcl'chlcrregistcr 82 zugeführt und nimmt dort den Platz der Zahl ein, die in den Addiei er 100 verschoben worden ist. Dies wird dies während des nächsten Iterationszyklus des DDI durchgeführt. Das SyMem treibt dann den Motor 88 mit der Zahl im l-olgel'ehlerrcgisler an. Die durch die einzelnen Blöcke 111 I i g. " dargestellten Schaltungen sind bekannt und brauchen daher nicht näher beschrieben zu weiden.

Das an Hand einer Rcchncrschaätung in Fig. 5 beschriebene Konzept kann jedoch auch als Programm für einen normalen Vielzweckrechner realisiert werden. Die Tafel 3 gibt eine Liste der für die Interpolation erforderlichen Instruktionen. Für zusätzliche Achsen sind weitere gleiche Instruktionen erforderlich.

Tafel 3

Rechncr-Programmipstrukt ionen
Implementierung eines DDI
mit einem Überlauf von 3 Bit

Instruktionen	Bemerkungen
Lade A" Intcgr.	Hole X Integr. aus dem Kern
	speicher.
Add .Y Akkiim	Hole X Akkum aus dem Kern
	speicher und addiere zu X Inlcgr.
Zwischen
speicherung	Halte die neue Summe im
	Zwischenspeicher.
UND V	V ist eine Konstante, die in den
	höchsten drei Bit-Positionen logi
	sche Einsen enthält; erzeugt Über
	lauf und eine logische UND-Funk-
	lioti.
Speichere
Überlaut .. .	Mewahre den Überlauf für Scrvo-
	Zweckc.
Zwischcn-
ladung	Rufe die neue Summe zurück.
UND W	Ii⁷ ist eine Konstante, die in den
	höchsten drei Bit-Positionen logi
	sche Nullen enthält; erzeugt Über
	lauf und eine logische UND-Funk-
Speichere	tion.
A' Akkum . .	Bewahre den Rest für die nächste
	Iteration.

I ein lichlzeit-Unlerbrcchungssignal erscheint, iiihl der ( oiiiniikT das I'louraiiim iiiif und srtrincl zur

/Ö

Interpolations-Subroutine. Noch deren Beendigung kann er zum Hauptprogramm zurückkehren. Die Ausführuiigszeit für die Interpolations-Subroutine muß beträchtlich kurzer sein .!s ein Unterbrechungsintervall, um Zeit für »ofl-line«-Aufgaben zuteilen zu können. Die Anwendung des Konzeptes des mehrfachen Überlaufes erhöht, die Zahl der Operationen, die in dem Unterbrechungsintervall durchgeführt werden kann, beträchtlich. Jedes zusätzliche Überlauf-Bit erhöht die während des Unterbrechungsintervalls verfügbare Zeit um einen Faktor 2. Setzt man ein Programm voraus, das 10 Überlauf-Bits gestattet, dann bedeutet dieses eine Erhöhung des Unterbrechungsintervalls um den Faktor 1024 (2^1U) gegenüber einem Überlauf von nur einem Bit. Ais Folge davon wird die Häufigkeit der Echtzeit-Unterbrechung um den Faktor 1024 herabgesetzt.

Die Technik des mehrfachen Überlaufes für einen DDI. wie sie vorstehend beschrieben worden ist, kann auch für andere Zwecke als die obengenannten benutzt weiden. Sie kann z. B. angewendet werden, um Differential-Gleichungen zu lösen, und zwar ähnlich den Anordnungen, wie sie zu diesem Zweck bei DDIs benutzt worden sind. Das Prinzip dec mehrfachen Überlaufes kann verwendet werden, um die Rechenzeit auf Kosten einer gewissen Reduktion der Genauigkeit herabzusetzen.

Fi g. 7 zeict z. B. eine Anordnung zum Lösen der Differential-Gleichung Y" = Y -\ Y'. Es sind zwei DDIs dargestellt. Der erste DDl hat ein Integranden-Registcr 102. ein Akkumulator-Register 104 und einen Addierer 106. Der zweite DDI hat ein Integrandcn-Register 109, ein Akkumulator-Register UO und einen Addierer 112. Es wird ein Überlauf von 3 Bits verwendet. Entsprechend wird in Verbindung mit dom Akkumulator 104 ein 3-Bit-Registerll4 verwendet, um die 3 kennzeichnendsten Bits zu speiehern. Ein weiteres 3-Bit-Register 116 wird in Verbindung mit dem Akkumulator 110 verwendet, um dort die 3 kennzeichnendsten Bits zu speichern. Die Iterationsfrequenz und die Verschiebefrequenz, die beiden DDIs zugeführt werden, sind gleich und werden als /,·„ bezeichnet. Der Ausgang des erster. Integranden-Registers 102 (als Y" bezeichnet) wird einerseits dem Addierer 106 und andererseits einem Addierer 108 zugeführt, dessen zweiter Eingang der Ausgang des Addierers 118 ist. Der Inhalt des Pufferregisters 114 (als AY' bezeichnet) ist ein Eingang eines Addierers 120, dessen anderer Eingang der Ausgang des Integranden-Registers 109 ist. Der Ausgang des Putter-Registers 116 wird als ein Eingang dem Addierer 118 zugeführt.

Beide DDIs arbeiten auf die bereits beschriebene Art und Weise, um die Inhalte ihrer Integranden- und Akkumulatorregister in die entsprechenden Addierer 106 und 112 zu verschieben, deren Summen in die entsprechenden Akkumulatoren 104 und 110

eingeschoben werden. Am Ende eines Iterationszyklus enthält das Puffer-Register 114 die Änderung AY', die verwendet wird, um den y'-Integranden 109 zu modifizieren, und das Puffer-Register 116 enthält die Änderung ,1K Beide Änderungen AY' und AY

werden in einem Addierer 118 addiert und enthalten die Änderung .{ Y", die dazu dient, den y'-Integran102 zu modifizieren.

Hierzu 3 Blatt Zeichnungen

Claims

Patentansprüche:

1. Digitaler Differential-Integrator mit einem Addierer, einem Integranden-Register und einem Akkumulator-Register, deren Inhalte während jeder Iteration von den am wenigsten kennzeichnenden Bit-Positionen serienmäßig in den Addierer verschoben werden, um dort addiert zu werden, wobei die Anzahl der auftretenden Ver-Schiebungen durch die Länge der genannten Register bestimmt ist und der Inhalt des Integranden-Registers durch seine kennzeichnendste Bit-Position zurückgeführt wird, während er in den genannten Addierer verschoben wird und die Addierer-Summe in das Akkumulator-Register durch ihre kennzeichnendste. Bit-Position verschoben wird, und wobei ein bei Addition der kennzeichnendsten Bits der zwei AddiererEingangssignale entstehender Übertrag als Überlauf ausgegeben wird, gekennzeichnet durch Schaltmittel zum Ableiten des Übertrag-Überlaufs in Form einer Binärzahl, die aus einer vorgewählten Mehrzahl der kennzeichnendsten Bits der Addierer-Summe besteht, die in das Akkumulator-Re- ²S gister (22) für jede Verschiebung des Inhalts des Integranden- (20) und des Akkumulator-Registers (22) durch den Addierer (26) eingeführt wird und durch Mittel zum Rückstellen der kennzeichnendsten Bit-Positionen des Akkumulator-Registers(22) bei jedem Iterationsschritt, die zur Besetzung durch die genannte Binärzahl vorgesehen sind.

2. Digitaler Dillercntial-Integrator nach Anspruch I, dadurch gekennzeichnet, daß die Mittel zum Ableiten des Übertrag-Überlaufs ein Pulfcr-Rcgister(56) umfassen, das so viele Bit-Positionen hat, wie in dem Übertrag-Überlauf enthalten sind, sowie Mittel, um in das genannte Puffer-Register den Inhalt mehrerer der kennzeichnendsten Bit- 4" Positionen des Akkumulator-Registers zu übertragen, die die den Übertrag-Überlauf darstellende Binärzahl enthalten, wenn die Verschiebung der Inhalte des Integranden- (20) und des Akkumulator-Registers (22) in den Addierer (26) be-45 endet ist.

3. Digitaler Differential-Integrator nach Anspruch I, dadurch gekennzeichnet, daß die Mittel zum Ableiten des Übertrag-Überlaufs ein Puffer-Registers (70) umfassen, das so viele Bit-Positio-^s0 nen enthält, wie die den Übertrag-Überlauf bildende Binärzahl umfaßt, sowie Torschaltungen (66,68), um während jeder Iteration die aus einer vorgewählten Mehrzahl der kennzeichnendsten Bits der Addierer-Summe bestehenden Binärzahl in das Puffer-Register (7Φ) und den Rest der Addierer-Summe in das Akkumulator-Register (22) zu leiten.

4. Digitaler Differential-Integrator nach Anspruch 3, gekennzeichnet durch eine erste (66)^6o und eine zweite 'torschaltung (68), von denen je ein F.ingang mit dem Ausgang des Addierers (62) verbunden ist und der Ausgang der ersten Torschaltung (66) mit der kennzeichnendsten Bit-Stufe des Akkumulator-Registers (64) und der '⁵ Ausgang der zweiten 'Torschaltung (68) mit der kennzeichnendsten Bit-Stufe des Puffer-Registers (70) verbunden ist, und dadurch, daß SchaltmiUel (82, 72) vorgesehen sind, um die z.weite Torschaltung (68) unwirksam zu machen, bis das am wenigsten kennzeichnende Bit der aus einer vorgewählten Mehrzahl der kennzeichnendsten Bits der Addierer-Summe bestehenden Binärzahl am Ausgang des Addierers (62) erscheint, wenn die erste Torschaltung (66) unwirksam und die zweite Torschaltung (68) wirksam gemacht ist.

5. Digitaler Difierenliai-Integrator nach Anspruch I, gekennzeichnet durch Schalimittel zum Ableiten des Übertrag-Überlaufs in Form einer Binärzahl aus einer vorgewählten Mehrzahl der kennzeichnendsten Bit-Positionen des Akkumulator-Registers (22) bei der Beendigung jeder Verschiebung des Inhalts des Integranden- (20) und des Akkumulator-Registers (22) durch den Addierer (26) und durch Mittel zum Rückstellen der kennzeichnendsten Bit-Positionen des Akkumuiator-Registcrs (22), aus Jenen der Übertrag-Überlauf in Form einer Binärzahl vor Beginn der nächsten Verschiebung des Integranden- und des Akkumulator-Registers in ilen Addierer abgeleitet worden ist.

6. Digitaler Differential-Integrator nach Anspruch 5, dadurch gekennzeichnet, daß die Mittel zum Ableiten des Überlaufs von mehreren der kennzeichnendsten Bit-Positionen des Akkumulator-Registers (22) ein Pufferregister (56) sowie Schaltmittel umfassen, die den Inhalt der genannten mehreren kennzeichnendsten Bit-Positionen des Akkumulator-Registers in das Pufferregister bei jeder Vollendung einer Verschiebung der Inhalte des Akkumulator- und des Integranden-Rcgisters (20) in den Addierer (62) übertragen.

7. Digitaler Dillercntial-Intcgrator nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß Torschaltungen (66, 68) die gesamte Ausgangssumnie (1) des Addierers (62) in das Akkumulator-Register (64) durch seine kennzeichnendste Bit-Position cki führen, mit Ausnahme der genannten vorbestimmten Anzahl der kennzeichnendsten Bits dieser Summe, die mit Hilfe der genannten Torschaltungcn (66, 68) in das Pufferregister (70) eingeführt werden (F ig. 5).

8. Digitaler Differential-Integrator nach Anspruch 7, gekennzeichnet durch eine erste und eine zweite Torschaltung (66, 68), Schaltmittel zum Verbinden des Ausgangs des Addierers (621 mit einem Hingang der ersten und der zweiten Torschaltung, Schaltmittel zum Verbinden dei Ausgangs der ersten Torschaltung (66) mit dei kennzeichnendsten Bit-Stufe des Akkumulator-Registers (64), Schaltmittel zum Verbinden de? Ausgangs der zweiten Torschaltung (68) mit dei kennzeichnendsten Stufe des PufTerregisters (70' und Schaltmittel (82, 72) zum Wirksammacher der ersten Torschaltung und Unwirksammachcr der zweiten Torschaltung, bis das am wenigster kennzeichnende Bit der kennzeichnendsten Bit; am Ausgang des Addierers erscheint, wenn dit erste Torschaltung unwirksam und die zweik Torschaltung wirksam ist.

4. Digitaler Differential-Integrator nach mindestens einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß der übertrag-Überlau! des Integrators in Form einer mehrere Bit langer Binärzahl dazu verwendet wird, den Absland zi

Ir"

steuern, um den ein Teil einer Weikzeugmaschinc rer-Eingangssignale entstehender Übertrag als Über-

durch einen Motor entlang einer AcIül- bewegt lauf ausgegeben wird.

wird. Solche digitalen Differential-Integratoren (im fol-

10. Digitaler DifTerential-Integrator ;iach An- genden als DDI bezeichnet) werden verwendet, um spruch ¹K dadurch gekennzeichnet, daß der Weg, 5 numerische Daten in Impulsfolgen umzusetzen, wobei um den sich ein Teil der Werkzeugmaschine ent- die Anzahl der Impulse gleich der in den Integranden lang einer Achse bewegt, durch eine Bewegungs- des DDI eingeführten Zahl ist. Somit werden, wenn Steuerzahl bestimmt ist. die durch den digitale·! die in den lmegranden eingesetzte Zahl X ist, X Im-DilTerenlial-lntcgralor in eine Bewegungs-Steuer- pulse erzeugt. Hierbei wird, z. B. unter Verwendung Impulsfolge umgewandelt wird. 10 einer binären Arithmetik, die Zahl zunächst in das

11. Digitaler Dilferenlial-Integrator nach An- Intcgranden-Register eingeführt. Nimmt man an, daß spruch I gekennzeichnet durch einen Rechner sowohl das Integranden- als auch das Akkumulatormil einem Gedächtnis und einem Arbeitsspeicher Register /1 Bit lang sind, dann wird die Zahl im Inteals digitaler Dill'erential-Integrator mit einem gianden 2"mal zu dem Akkumulator addiert. Wäh-/i-Bit-Überlauf. die so programmiert sind, daß '5 rend dieser 2" Additionszyklcn läuft das Akkumulaeine A'-lntegrandenzahl aus dem Gedächtnis ab- tor-Register A'mal über.

celeitet wird, daß eine .V-.Akkumulalorzahl aus Dies läßt sich leicht dadurch klarmachen, wenn

dem Gedächtnis abgeleitet wird, daß diese beiden man bedenkt, daß X mit 2" mit Hilfe aufcinanderfol-Zahkn addiert werden, um eine Summe /11 bil- gender Additionen multipliziert wird. Da nur die den. daß die Summe im Gedächtnis gespeichert ²⁰ Überlaufimpulse als Ausgang angesehen werden, wird, daß die Summe aus dem Gedächtnis in den kann der Akkumulator als ein Teiler mit dem Fak-Arbeitsspeicher übertragen wird, daß aus dem tor 2" angesehen werden. Arbeitsspeicher die η kennzeichnendsten Bits der Folglich ist

Summe als Übertrag-Überlaul-Bits extrahiert werden, daß aus dem Arbeitsspeicher alle außer ²5 (X-I") __ _ 1 den /1 kennzeichnendsten Bits der genannten 2" 2" Summe extrahiert weiden, um eine auf den neuesten Stand gebrachte A'-Akkumulatorzahl /u Werden drei solche DDIs parallel geschaltet und bilden und daß diese auf den neuesten Stand die Integranden mit den Ausgangs-Steuer-Zahlen X, gebrachte A'-Akkumulalorzahl an Stelle der bis- 3o Y und Z eines numerischen Steuersystems für eine herigen A'-Akkumulatorzahl im Gedächtnis ge- Werkzeugmaschine geladen, dann werden durch 2"-speichert wird. " Additionszyklen Impulsfolgen erzeugt, die X-, Y-

P Digitaler Differential-Integrator nach An- bzw. Z-Impulse enthalten.

spruch II, dadurch gekennzeichnet, dal'· der Die Arbeitsweise der DDIs ist hier also im wesent-

Schrilt des F.xtiahierens der η kennzeichnendsten ^{35 lic}'^{ien d}'C eines binären Multiplikators, der einen Bits der gespeicherten Summe aus dem Arbeits- Ausgang für drei simultane Achsen liefert. Bei einem speicher als Übertrag-Überlaul-Bits die Erzeu- solchen Multiplikator ist jedoch die Ausgangstrcu'ini! einer »UND--Funktion der I-Bits zusam- quenz stets kleiner als die Eingangsfrequenz, wahmeii mit jedem de. /1 kennzeichnendsten Bits um- rend für einen DDI die Ausgangsfrequenz stets faßt um so Überlrag-Überlauf-Bits zu bilden, die ⁴° ^{kleiner als} die Iterationsfrequenz ist. Duplikate sind, und daß der Schritt der Extrahic- Der Erfindung, liegt die Aufgabe zugrunde einen

rung der auf den neuesten Stand gebrachten .Y- DDI der beschriebenen Art so auszubilden, daß die Akkumulatorzahl aus dem Arbeitsspeicher die effektive Überlaufrate des Ausgangs die maximale ErzciiiHiim einer >UND«-Fiinklion von I-Bits Eingangsrate übersteigen kann. Weiter soll crrcicn mit jedem der Bits der Zahl in dem A.beitsspei- «werden, daß die Ausgangs-Ubcrlaulrate so gewählt eher mit Ausnahme der /1 kennzeichnendsten Bits werden kann, daß sie ein gewünschtes /lellaches ücr umfaßt, um die auf den neuesten Stand gebrachte Rate der Eingangs-Iterationstrcquenz ist. A'-Akkumula.orzahl zu extrahieren. Schließlich soll noch erreicht werden, daß die

DDIs in einem numerischen Steuersystem verwendet ⁵⁰ werden können, in dem die Geschwindigkeit für jeden

Wert der Bewegungskommandos A", Y und Z durch

die Eingangs-Taktlrequenz nicht begrenzt ist.

Diese Aufgabe wird erfindungsgemäß gelöst durch

Die Erfindung beirillt einen digitalen Differential- _cincn digitalen Differential-Integrator der eingangs Integrator mit einem Addierer, einem Integranden- 55 beschriebenen Art, der gekennzeichnet ist durch Register und einem Akkumulator-Register, deren In- Schaltmitte! zum Ableiten des Übertrag-Überlaufs in halte während jeder Iteration von den am wenig- _{Form e}j_ncr Binärzahl, die aus einer vorgewählten sten kennzeichnenden Bit-Positionen serienmäßig in Mehrzahl der kennzeichnendsten Bits der Addiererden Addierer verschoben werden, um dort addiert zu Summe besteht, die in das Akkumulator-Register für werden, wobei die Anzahl der auftretenden Verschie- 60 -_jcdc Verschiebung des Inhalts des In'egranden- und biingen durch die Länge der genannten Register bc- j_cs Akkumulator-Registers durch den Addierer einstimmt ist und der Inhalt ties Integrandeii-Registers geführt wird, und duich Mittel zum Rückstellen der durch seine kennzeichnendste Bit-Position zurück- kennzeichnendsten Bit-Positionen des Akkumulatorgeführt wird, während er in den genannten Addierer R_egi_sters bei jedem Iterationsschritt, die zur Besetverschoben wird und die Addierer-Summe in das 65 _{z durch die genJnn}te Binärzahl vorgesehen sind. Akkumulator-Register durch ihre kennzeichnendste _{Djc Z;ml (lcr ausgL}._wählten kennzeichnendsten Bits

Bit-Position verschoben wird, und wobei ein bei bestimmt den Geschwindigkeitsgewinn des Systems. Addition der kennzeichnendsten Bits der zwei Addie- _Dj_c j_urch diese Auswahl aus dem kennzeichnendsten