DE1928353A1 - Vorrichtung zum Veraendern der Relativstellung zwischen zwei Gliedern - Google Patents

Description

Anmelderin: οouttgart, den 2. Juni

r:u=jhos Aircraft Company P 1989 S/kg Centinela and Teale Street
Culver City, Calif·, V.üt.A«,

Vorrichtung zum Verändern der Relativstellun-s zwischen zwei Gliedern

Die Erfindung bezieht sich auf eine Vorrichtung mit einen Servosystem zum Verändern der Relativstellung zwischen zv/ei gegeneinander beweglichen Gliedern, insbesondere zur Steuerung von Werkzeugmaschinen.

Bui der Verlczeugmaschinensteuerung werden zur ?ühru..j; ies Werkzeuges längs der Kontur des Ί/erkstückes nunerisciie öteuerungsrechner verwendet, die zur Ausführung vor. Interpolationen von digitalen Integratoren G^e

909850/0912
BAD ORIGINAL

:.:achen. i)iese Hechner enuhaltjen eine Anzahl von Integratoren, die so miteinander verknüpfe sind, daß sie 2Io::t;urfunkuionen in Form elektrischer Impulse erzeugen, die Achsantrieben zugeführt werden.

Din bekannter digitaler Integrator besteht aus zwei opeicherregistern, gewöhnlich Schieberegistern, in d-^nen ein digitales Wort in Forr.i einer Vielzahl von binären Bits auch Saktinpulsbefe^le ein- und ausgeschoben wird» Diese Register werden gewöhnlich als Alucumulatorregi^^er und als Integrandenregister bezeichnet. Das Integranaenregister dient dazu, den 7,'ert der abhängigen Größe aufzunehmen, die in Form eines Digitalwortes vorliegt und von einer anderen Quelle zugeführt v/ird, gewöhnlich von einen Pufferregister_β Ein eine unabhängige Variable darstellendes Wort v/ird gewöhnlich inkremental zu der abhängigen Variablen hinzuadaiert, um die Integration:; funktion zu bilden,

2eim Betrieb des Integrators bewirkt eine diskrete Änderung del unabhängigen G-röße eine Addition des Ir^.altes des Integrandenregisters in das Akkumulatorregicüer. Wiederholte Änderungen der unabhängigen Größe können bewirken, daß die Größe im Akkumulatorregister periodisch einen vorbestimmten Wert erreicht, bei den das Akkurnuiu^G register überläuft und ein Ausgangssignal erzeugt v/ird„ Jedesmal, wenn ein solches Ausgangssignal erzeugt wird, v/ird ein einheitliches digitales Inkrement in dar Ausgangsgröße angezeigt. Danach kann diese Ausgangsgrö^ dazu benutzt werden, um die Vi'erkzeugmaschine mit HiITj geeigneter Servomotoren oder dergleichen zu verstellen»

909850/09 12

BAD OPHGINAL

j-ii einer grafischen Darstellung, die zur Veranschaulichung (Üe:iGG Konzeptes dienen mag, ist die" abhängige Variable in dem Integrandenrcgister auf der Ordinate und die unabhängige Variable der Funktion auf der Abszisse aufgetragen. Die Auscangegrößen werden als Flächeneinheiten unter aer Funktionskurve betrachtet, so daß die Ansa:..:.-lung dieser überlaufe eine Integration der Funktion zu:; Ergebnis hat. Beim Betrieb eines Systems dieser Art enthält häufig das Akkumulatorregister nach einem Keeher.-zyklus einen numerischen 'wert.

Die Information, die dem Integrandenregister und als ■unabhängige Größe den Rechenintegratoren bei diesem bystem zugeführt wird, kann diejenige sein, die für eine numerische Steuerung von Werkzeugmaschinen geliefert wird, die automatisch Bearbeitungsvorgänge ausführt und Befehle für die verschiedenen Llaschinenachsen erzeugt. Eine typische LIaschine kann zwei Freihe its grade in einem rechtwinkligen Koordinatensystem für Längs- und ■„uerbeweguiigen eines Schlittens aufweisen. Ein Werkstück vfird auf diesen »Schlitten montiert und unterhalb eines oclmeidv/er-vseuges längs dieser Achsen bewegt. Ein dritter freiheitsgr^d kann durch eine Steuerung der Lage des b c hue idwei* κ z,eug es oberhalb des Schlittens und senkrecht :;ur Bewegung ebene des Schlittens verwirklicht sein. Die "Jerkzeu-stellung hat ein Eindringen in das ■ "werkstück bis 2,\z einer programmierten Tiefe und das i2inscnneidun einer iioiitur zur Folge, \venn sich das "werkstück an dein Schneidwerkzeug vorbeibewegt. Jede I.lascliinenacn3e kann mit einem in sich abgeschlossenen Servoantrieb versehen sein, der eine Bewegung in bezug auf die an^c-r^n

909 850/0912

BAPOMölNAL

Achsen -erlaubt. Jeder Achsservoantrieb ist in der Lace, unabhängig von den anderen AchsServoantrieben Arbeitsbefehle entgegenzunehmen.

Die Informationen, die den Akkumulatorregister und als unabhängige Größe augeführt werden, können von Daten gebildet werden, aie von einen numerischen Bandspeichersystem, zugeführt werden, indem sie zunächst vorübergehend in einem Pufferregister gespeichert werden» Wenn die Wortlänge der abhängigen Variablen, die in Fom von binären Impulsen dem Integrandenregister vom Pufferregister zugeführt wird, einen vorbestimmten !.lindestv/ert hat und die abhängige Variable zu der unabhängigen Variablen, die in Form binärer Impulse im Akkumulatorregister enthalten ist, addiert wird, bildet der Überlauf des Akkumulator— registers das interpolierte Befehlssignal, das eine Bewegung der Maschine längs einer bestimmten Achse in inkrementalen und endlichen Schritten abwechselnd längs der X und der Y Achse bewirkt, um entweder gekrümmte oder geradlinige Konturen am Werkstück zu erzeugen.

Sin Problem entsteht dann, wenn das binäre Wort im Integrandenregister einen solch kleinen Wert hat, daß eine übermäßig große Anzahl von Additionen erfolgen iaui:, bevor ein überlauf stattfindet, Damit Überlaufimpulse in genügend schneller Folge geliefert werden, daß eine geeignete Schnittgeschwindigkeit für das Werkzeug eingehalten wird, müssen die Additionen mit einer übermäßig honen Geschwindigkeit erfolgen.

909850/0912
BAD

Bisher wurde jede Zahl in dem ihr zugeordneten Integrandenregister so verschoben, daß die Anzahl der Additionen pro Überlauf reduziert wurde, und es nufite diese Verschiebung in einen besonderen Speieher aufgezeichnet werden, damit die Anzahl der Impulse in folgenden Operationen korrigiert und auch die Integrandeninkremente um einen entsprechenden Betrag verschoben werden konnten, bevor sie zum Integrandenregister addiert oder von diesem Register subtrahiert wurden.

Der Erfindung liegt die Aufgabe zugrunde, die bekannten Vorrichtungen mit einem Servosystem zum Verändern der Helativstellung zwischen zwei gegeneinander beweglichen Gliedern so auszubilden, daß auf den zusätzlichen Speiche: und die dazugehörenden Schaltungsteile verzichtet werden kann und trotzdem die Anzahl der Additionen, die bis zu einem Überlauf benötigt werden, von der Länge des in Integrandenregister enthaltenen binären Y/ortes im wesentlichen unabhängig ist.

Diese Aufgabe wird nach der Erfindung dadurch gelöst;, dai die Vorrichtung eine Programneinrichtung für diskrete Signale zur Erzeugung von Vorschubgeschwindigkeitsignalen und Wegsignalen, eine die Vorschubgeschwindigkei-cssignale empfangende erste Integrations einrichtung, eine die V/egsignale empfangende zweite Integrationseinrichtung, die von der ersten Integrationseinrichtung gesteuert wird und das Servosystem steuert, und eine Schaltungsanordnung umfaßt, die auf die Vorschubgeschwindigkeitssignale anspricht, Ausgangskreise aufweist, die mit den beiden Integrationseinrichtungen gekoppelt sind, und die

iOSSIO/0912
BAD ORIGINAL

Frequenz des Ausgangssignales der einen Integrationseinrichtung erhöht, während sie die Frequenz des Ausgangssignales der anderen Integrationseinrichtung vermindert.

Bei einer bevorzugten Ausführungsform der Erfindung ist ein Speicherregister vorgesehen, das den Viert von Eingangsinpulsen aufzeichnet, die eine Vorschubgescir.viric.igkeitszahl bilden, die durch die Geschwindigkeit und den Weg bestimmt ist, den die Werkzeugmaschine, also entweder das Schneidwerkzeug oder das Werkstück, durchlaufen soll. Eine vorgesehene logische Schaltung spricht auf den Inhalt des Digitalzählers und die Vorschubgeschwindigkeitszahl an und stellt den Wert der Digitalimpulse, die dem Addierer zugeführt werden, durch eine Verschiebung des Binärpunktes dieser Zahl umgekehrt proportional zum Wert der Vorschubgeschwindigkeitszahl.

Auf diese Weise wird eine Zahlenbereichsänderung bewirkt, durch die die Zahlenkapazität des Akkumulatorregisters proportional zur Länge des Wortes im Integrandenregistor modifiziert wird« Mit "modifizieren der Zahlen- oder "..Ortkapazität" ist gemeint, daß die Anzahl der wesentlichen Ziffern in den Binärworten geändert wird.

Durch die Erfindung wird demnach ein neues und verbessertes System zur Werkzeugmaschinensteuerung geschaffen, das einen verbesserten Digitalintegrator aufweist, der Xonturfunktionen für eine numerisch gesteuerte Werkzeugmaschine zu erzeugen vermag und bezüglich des Wertes der

909850/091 2

BAD ORIGINAL

"»orte, die in dem Integrator zur Y.'erkzeugmaschinenüteuerung verwendet werden, verstellbar ist, ohne auf eine Stellenwertverschiebung der Worte oder Zahlen zurückzugreifen. Bei diesem Integrator wird der Wert des Wortes aus dem Akkumulatorregister in bezug auf den Wert des Wortes verändert, das in das Integranaenregister eingegeben ist. Die Änderung des Wortwertes erfolgt umgekehrt proportional zu der Vor schub ge scir.vindigkeitszahl, die einer Geschwindigkeit der Werkzeugmaschine zugeordnet ist«. Die Stellenwertverschiebung erfolgt durch eine Einstellung des Binürpunktes im A\is gangs wort des hier verwendeten Akkumulatorregioters.

Weitere Einzelheiten und -».us ge staltungen der Erfindung sind der folgenden Beschreibung zu entnehmen, in der die Erfindung anhand eines in der Zeichnung dargestellten Auslührungsbeispieles näher beschrieben und erläutert wirde Die der Beschreibung und der Zeichnung zu entnehmenden Merkmale können bei anderen Ausführungsformen der Erfindung einzeln für sich oder zu mehreren in beliebiger Kombination Anwendung finden. Es zeigen

Fig. 1 eine .schematische perspektivische Ansicht einer typischen Werkzeugmaschine zusammen mit einem Blockschaltbild einer in Verbindung mit dieser Werkzeugmaschine verwendeten Steuervorrichtung,

.^igo 2 das Blockschaltbild von Interpolatoren nach der Erfindung für den Vorschub längs einer Achse i^r Werkzeugmaschine,

909850/0912
SAD ORiGINAL

Fig. 3 das Blockschaltbild von Interpolatoren nach der Erfindiang, die Register zur Speicherung einer Vielzahl von Datenwörtern aufweisen,

Fig. Ja das Zeitdiagramm des Digitalzählers und Binärpunktgenerators,

Fig. 4- das schenatische Logikdiagramm des Ivlarkierregisters, das bei einer bevorzugten Ausführungsform der Erfindung Verwendung findet, und

Fig.. 5 bis ΊΟ Logikdiagramme weiterer Komponenten des

Interpolators nach Fig. 2.

Das nachstehend beschriebene, bevorzugte Ausführungsbeispiel der Erfindung ist mit bekannten Logikelementen verwirklicht, und zwar mit üblichen UND/ODER-Gatteranordnungen und Flipflopschaltungen, wie sie beispielsweise in "Digital Computer Fundamentals" von Thomas C. Bartee, 2o Auf lage, IvlcGraw-Hill Book Company behandelt sind. Es versteht sich, daß andere. Arten von Schaltungen benutzt werden können, ohne den Rahmen der Erfindung zu verlassen.

Bei dem dargestellten, bevorzugten Ausführungsbeispiel wird von dem üblichen JK-Flipflop Gebrauch gemacht. V/ie allgemein bekannt, ist ein JK-Flipflop eine Schaltung mit zwei Ausgängen, die beide ein Ausgangesignal führen, von welchen Ausgangs Signalen das eine stets zu dem anderen Ausgangssignal entgegengesetzt ist, also das Komplement

909850/0912

BAD ORBS(NAL

des anderen Ausgangssignalea darstellt. Das Flipflop ist in der Lage, seinen Zustand von einem positiven Zustand, der im folgenden al3 "Wahr"-Zusts.nd bezeichne ο wird, in einen negativen Zustand odei" umgekehrt von seinem negativen Zustand., der im folgenden als "Palsch"-Zustand bezeichnet wird, zu seinem positiven Zustand zu ändern, wenn ein positiver Impuls seinen beiden J- und K-Eingängen gleichzeitig zugeführt wird. Die genannten Zustände werden auch kurz als "wahr" bzw. als "falsch" bezeichnet. Wenn ein positiver Eingangsimpuls dem J-Eingang eines Flipflops zugeführt wird, der sich im Ealsch-Zustand befindet, kippt der Plipflop in den '.,'ahr-Zustand um, jedoch ändert das Flipflop seinen Zustand nicht, wenn das Flipflop beim Ansteuern des J-Einganges bereits wahr ist. Andererseits kippt das Flipflop in den Falsch-Zustand um, wenn es sich im Wahr-Zustand befand und ein positiver Impula dem K-Eingang zugeführt wird. Befindet äich das Flipflop bereits im Falsch-Zustand und es wird der K-Eingang angesteuert, so ändert sich der Zustand des Flipflops nicht. Weiterhin versteht es sich, daß das JK-Flipflop nur arbeitet, wenn ein Taktimpuls vorliegt. Daher wird davon ausgegangen, solange nichts anderes angegeben ist, daß beim Anlegen eines Eingangsimpulses an den J- und/oder K-Eingang .des Flipflop eine Änderung des Zustandes nur eintritt, wenn ein Taktimpuls, seinem Takteingang zugeführt wird. Außerdem haben solche JK-Flipflops einen Rückstelleingang (Öl·)-, und sind für spezielle Zwecke erst dann rückstellbar,, wenn ein Rüpksteilimpuls diesem Eingang . zugeführt wird·

9098 50/091,2
BAD ORIGINAL

Im folgenden wird eine Anzahl von Ausdrücken benii/czt, die verschiedene Impulse hoher oder niederer Spannung bezeichnen und die sich auf die bekannte Boolesche Algebra beziehen, wie sie in der oben erwähnten Veröffentlichung von Bartee beschrieben ist. Es sich, daß ein Ausdruck, wie er im folgenden wird, sich auf elektrische Impulse beziehte

Im folgenden sind die Ausdrücke und ihre Definitionen aufgeführt, die nachstehend bei der Beschreibung der bevorzugten Ausführungsform der Erfindung benutzt werden: * - - *"

F 2 = Interpolieren.

F2 = übertragen

F61-F63 = Llarkierungsregister für die höchso-

stelligen Ziffern der Vorschubgeschwindigkeit, das das Überlaufbii; im Vorschubgeschwindigkeitsgeneral; ur bezeichnet

F65-F67 = voreingestellter Zahlenbereichsänderungs-

zähler, der den Binärpunkt in den X-, Y- und Z-Integratoren bezeichnet

F69 = Steuerung der Vorschubgeschv/indigkeit;

und des Llultiplikators für die Z-üchse zur Synchronisation des Ausgangssignales des spannungsgesteuerten Oszillators variabler Frequenz stellt F69 auf 1, Fehlen eines Überlaufes vom Vorschubgeschwindigkeitsintegrator oder das Ende von geradzahligen Y/ortzeiten stellt F69 auf 0.

909850/0912

BAD OPHGJNAL

3?7O *= Multiplikationssteuerung für zusätzliche

Addierer, die bei mehreren Achsen benötigt wird, wenn zusätzliche Schieberegister und Addierer verwendet werden, wie es in Fig-, 5 gezeigt ist, um Inkremente längs mehr als einer Achse parallel zu berechnen.

FoO = üpexcherf lipf lop für überlauf inkremente, dar, den Überlauf verzögert, bis er einer Tabelle und einem geeigneten Abwärtszählregister zugeführt werden kann.

i"^l81-J5^l85 = Ziffernzähler

WO = geradzahlige Wortzeit (17 Bit)

V/1 = ungeradzahlige Wortzeiten

Dn - nte Ziffernzeit jedes Wortes

Tn = Vorschubgeschwindigkeits-Zeitmarkierungsbit, das am Ausgang des Addierers erscheint

T1 = Vorschubzahl-Zeitmarkierung, die zum Voreinstellen des Zählers gebildet wird

T(2-n) = Voreinstell-Zeitzähler, der die Überlaufmarkierung bezeichnet

Binärpunkt 1 ■= Überlaufpunkt in der überlauf zahl des

Addierers

Binäx'punkt 2 = Überlauf punkt in der Überlauf zahl des

Addierers.

909850/091 2

Bezüglich des in folgenden benutzten f-Wortes sei bemerkt, daß es sich bei diesem Wort um die Vorschubgeschwindigkeitszahl handelt, die im folgenden als ί?ΊίΙ7 (feed rate number) bezeichnet wird. In der im folgenden gebrauchten Ausdrucksweise bezeichnet ein Wort eine Anzahl von elektrischen Impulsen, die in binärer V/eise codiert sind, so daß sie eine Digitalzahl bilden« In der Technik der Werkzeugmaschinen hat es sich als Norm herausgebildet, daß das f-Wort stets der Beziehung

FHN = 10-

entspricht« In diesem Ausdruck ist ν die Geschwindigkeit der Bewegung längs der i.iaschinenachse in Zentimeter pro Liinute und D der gewünschte Gesamtweg der Bewegung längs der Maschinenachse' in Zentimetern. Solch ein Wort kann das Z-, X- oder Y-Interpolationswort sein« Es versteht sich jedoch, daß die Erfindung nicht auf diese Definition beschränkt ist.

Zur Ableitung einer Vorschubgeschwindigkeitszahl FEIT liefert ein Taktimpulsoszillator konstante Ausgangsimpulse von 4 I.ZHz· Jedes der noch zu beschreibenden Schieberegister hat eine Länge von 34 Bit, die zwei Wörter von 17 Bit umfaßt« Dann ist FRN die Oszillatorfrequenz dividiert durch den Wert des Schieberegisters. Der Wert des in dem Schieberegister enthaltenen Wortes kann durch Verschieben des Binärpunktes verändert werden. Diese Änderung kann von der zu beschreibenden Ausführungsform durch die Änderung der Überlaufzeit des Addierers in den Integratoren in Abhängigkeit von dem Erscheinen des Binärpunktes vorgenommen werden.

909850/0912
BAOORlQfNAt,

ί 928353

Für eine mehr ins einzelne gehende Beschreibung wird nunmehr auf Pig. 1 Bezug genommen, die eine schenatische Darstellung eines elektronischen Steuersystems zeigt, das Teile der Erfindung umfaßt und von den im folgenden au beschreibenden Integratoren Gebrauch macht. Dieses System dient dazu, eine Profil- und Konturenfräsraaschine 10 in Richtung der X-_$ Y- und Z-Achse zu bewegen. Eine Eingabevorrichtung 12, bei der es sich um einen Lochstreifen- oder andersartigen Programmgeber handeln kann, führt einem Bandeingabeumsetzer 14 Anfangs-Bev/egur.r^dßt;en in Form elektrischer impulse zu, die binärcodierte Desir.alziffern (BOD) bilden. Der Umsetzer 14 setzt die Impulse der BCD—Wörter in übliche Binärwörter um, weil das zu beschreibende Steuersystem rein binär arbeitet» Es sei erwähnt, daß eine Vorrichtung erstellt werden kann, die unmittelbar vom Speicher her in Binärform arbeitet, so daß ein Bedarf für einen Umsetzer 14 nicht be's-ceht, jedoch macht die praktische Programmierung die Anwendung binärcodierter Dezimalziffern wünschenswerter. Der Ausgang des Umsetzers 14 ist mit dem Eingang eines Pufferregisters 16 verbunden, der die Eingangsdaten vorübergehend speichert, bis ein Übertragungssignal P2 dessen Inhalt auf einen Achsbewegungsinterpolator 18 überträgt· Solche Übertragungssignale werden von dem Band geliefert und sind ebenfalls ein binäres Wort. Ein Vorschubgeschwindigkeitsgenerator 20 hat einen mit dem Eingang des Interpolators 18 gekoppelten Ausgang, der dem Addierer im Interpolator 18 die Vorschubgeschwindigkeit zuführt und die Geschwindigkeit diktiert, mit der die Interpolation stattfindet.

90S8S0/0912 BAD

Jedes der interpolierten V/örter X, Y und Z, das von den Interpolatoren 18 geliefert wird, wird den Eingängen eines Befehlszählers 22 zugeführt. Zur Vereinfachung ist nur ein Achskanal dargestellt, jedoch versteht es sich, daß drei identische Kanäle vorhanden sind, nämlich je einer für jede Achse, Der Ausgang des Zählers 22 ist mit dem Eingang eines Phasendetelccors 24 verbundene Der Phasendetektor 24 liefert spezifische Phasenrichtungsdaten einer Servosteuerung 26, deren Ausgang mit einem Motor 28 verbunden ist_? der die Werkzeugmaschine 10 längs der zugeordneten Achse antreibt.

Fig. 2 veranschaulicht eine Rechenschaltung^ die in Einrichtungen zur Interpolation im Integrator 41, wie er im Interpolator 18 nach Fig. 1 enthalten ist, das f-V/ort vom Pufferregister 16 und Interpolationswörter vom Pufferregister 17 empfängt· Das f-V/ort wird über ein LTTD-G at "G er 41 und ein ODER-Gatter 43 in ein Integrandenregister eingegeben. Das UND-Gatter 41 wird auch von einem P2-Impuls angesteuert, der einen Übertragungsbefehl darstellt, wie es in der obigen Tabelle angegeben ist, und ein Signal V/0, das eine geradzahlige Wortzeit anzeigt, in diesem Fall für das f-Wort. Das Integrandenregic-jor kann ein Schieberegister sein, das die Eingangsimpuise auf der Eingangsleitung 40 des Integrators 41 serienweise empfängt» Das Eingangssignal vom Pufferregisx;er wird durch das Schieberegister 42 dufch Taktsignale C hindurchgeschoben, die vom Taktgenerator 45 zugefülir'j werden. Das ODER-Gatter 43 empfängt einen zweiten öceuerimpuls vom WD-Gatter 47, das von dem Signal auf der

909850/-0 912

BAD ORIGINAl,

Rückführungsleitung 44- des Integrandenregisters 42 und einem F2-Impuls angesteuert ist, bei den es sich um das Interpolations-Befehlssignal handelt. Das Integrandenregister 42 empfängt und speichert beispielsweise -die 17 Bit umfassende binäre FPJI und ist ein dynamisches Schieberegister, in dem das Wort kontinuierlich, umläuft. Zu bestimmten Befehlszeiten, die von deiA ■Vorschubgeschwindigkeitsgenerator 20 geliefert werdcii, werden die Ausgangsimpulse des Integrandenregisters 42 inkremental einem Addierer 46 zugeführt, der einen ni-j denk,Ausgangskreis des Integrandenregisters 42 gekoppelten Eingangskreis aufweist. Weiterhin ist mit dem Eingang des Addierers 46 der Ausgang- eines Akkumulatorregisters 48 gekoppelt.

Zu geeigneten Zeiten, die von dem Vorschubgeschwindigkeitsgenerator 20 bestimmt werden, der an seinem Eingang Impulse variabler Frequenz VFO empfängt, wie es in Figo 1 gezeigt ist, wird der Inhalt des Integrandenregisters 42 inkremental zu dem Inhalt des Akkumulatorregisters 48 addiert.' Die Addition im Addierer 46 erfolgt zu vorbestimmten Zeiten, die von dem Vorschubgeschwindigkeitsgenerator 20 bestimmt werden, der während 34 Bitzeiten oder 2 Bitwörtern WO und V/1 eingeschaltet ist.

Das Ausgangssignal des Addierers 46 wird unmittelbar einem der Eingänge eines UND-Gatters 52 zugeführt. Das Ausgangssignal des UND-Gatters 52 wird in einen Flipflop 53 und. einen Flipflop 56 eingekoppelt, der nur während einer Y/ortzeit eingeschaltet ist und durch ein

909850/0912
BAD ORjeiNAL

Signal D16 über einUND-Gatter 57 getriggert wird, so daß die Flipflops 55 und 56 nur während einer einzigen Y/ortzeit kommen. Ein zweites Eingangssignal erhält das UliD-Gatter 52 das Aus gange signal einer Logik 55· Ein Ziffernzähler 58 liefert jedesmal dann ein Ausgangssignal auf eine Mehrfachleitung 60, wenn die höchststellige Ziffer des Ziffernzählers 58 erreicht ist. Der Ziffernzähler 58 ist ein freilaufender Zähler, dessen Stand von den Signalen des 'faktgenerators 45 schrittweise erhöht wird.

Die Logik 59 wird von der Liehrf achleitung 60. und den Ausgang des UND-Gatters 41 angesteuert. Wenn die UL'D-Logik 59 aufgesteuert ist, werden Daten in Fora der FKtI unmittelbar in ein Vorschubzahl-iaarkierungsregistbr 57 eingegeben. Das Vorschubzahl-Harkierungsregister hat eine Liehrf ach -Ausgangsleitung, die mit den Eingängen einer Logik 55 und außerdem mit einem voreingestellten Zähler-Bereichsänderungsregister 64 verbunden ist·

Zu vorbestimmten Zeiten F2 v/ird die Vorschubgeschwindigkeitszahl FEH auf das Markierungsregister 57 übertragen und stellt darin geeignete Flipflops, um eine vorbestimmte Zahl einzugeben, die beispielsweise die Geschwindigkeit angibt, mit der ein zugeordneter Werktisch bewegt werden soll, wie es in Fig. 1 angedeutet ist. Der Ausgang des UND-Gatters 52 ist über das Flipflop 53 und das Flipflop 56 mit einem Integrator 72 verbunden. Der Ziffernzähler 58 zählt 17 Bit und v/ird

909850/0912

BAD

zurückgestellt. Bei jedem Ausgangssignal des Ziffernzählers 58 stellt ein Ausgangsimpuls dieses Signals die Logik 55 und es wird den Flipflops 53 und 56 über die Logik 59 und dem UND-Gatter 52 über die Logik 55 zugeführt. Wenn die Logik 59 freigegeben wird, werden die höchststelligen Bits des Inhaltes des Pufferre^isters 16 auf das Markierungsregister 57 übertragen und es wird die Bewegungsstrecke (zwei Wörter) über das UND-Gatter auf den Integrator 72 übertragen. Der Inhalt des Pufferregisters 16 wird dann vom UND-Gatter 52 zusammen mit dem "überlauf des Addierers 46 zu bestimmten Zeiten übertragen, die von dem Ziffernzähler 58 bestimmt werden. Der überlauf des Addierers 46, der mit Impulsen des Markierungsregisters 57 durch das UND-Gatter 52 übertragen wird, wird dann dem Flipflop 53 entsprechend dem Ausgangssignal des Markierungsregisters 57 übertragen. Wenn das Markierungsregister 57 serienweise mit dem Inhalt des Ziffernzählers 58 übereinstimmt, wird auf der Leitung 70 ein Überlauf dem Integrator 72 zugeführt. In gleicher Weise wird die FEN im Markierungsregister p7 auf dessen Ausgangsleitung 71 is. ein Bereichsänderungsregister 64 eingeschoben.

Der Integrator 72 umfaßt ein Integrandenregister 7^» cLas ein Eingangswort vom Pufferregister 16 nach Fig. 1 durch das Pufferregister 17 "und über ein UND-Gatter 77 "empfängt. Wenn das Eingangswort vom Pufferregister 17 dem Integrandenregister 7^·. zugeführt wird, wird es gleichzeitig dem Wegregister 78 zugeführt, wie es in den Fig. 2 und 3 gezeigt, ist und in der folgenden Beschreibung näher behandelt wird. Das UND-Gatter 77 empfängt als zweites

909 8 50/09V2
BAD

Eingangssignal den F2-Impuls. Bei dem Eingangssignal kann es sich um die Strecke der Bewegung oder den Weg auf einer bestimmten Achse, beispielsweise der Z~Ach.se nach Fig. 1 handeln.

Der Ausgang 80 des Integrandenregisters 74 ist mit den Eingang eines Addierers 82 verbunden. Der Ausgang des Addierers 82 ist mit dem Eingang eines Akkumulatorregisters 84 und außerdem mit "einem Eingang eines UL.7D-Gatters 86 verbunden. Der Ausgang des Akkumulatorregisters 84 ist auf einen Eingang des Addierers 82 zurückgeführt. Das Integrandenregister 74, das Akkunulatorregister 84 und der Addierer 82 bilden den Integrator 72 und arbeiten in der gleichen Weise wie der Integrator 41. Die einzige Differenz besteht darin, daß er seine inkrementalen Steuersignale am Addierer 82 vom Flipflop 56 empfängt, so daß diese Eingangssignale eine unmittelbare Funktion des Ausganges des Integrators 41 sind» Außerdem wird ein UND-Gatter 86 von dem Bereichsänderungsregister 64 angesteuert, das die Überlaufzeit für den Addierer 82 bestimmt. Das Bereichsänderungsregister 64 zeigt an, wenn der Überlauf vom Addierer 82 des. zweiten Integrators 72 zu erfolgen hat, indem es den Binärpunkt in der Logik 87 festlegt. Das Bereichsänderungsregiater 64 verändert den Bereich in entgegengesetzter Richtung zum Llarkierungsregister 57* wie es mehr im einzelnen anhand Figo 5 erläutert wird. Die Bereichsänderung in entgegengesetzter Richtung um die exakte Anzahl der Zählungen im Ziffernzähler 58 k^a"k eine inverse Verschiebung zur Folge. 7/enn demnach das Akkumulator-

-Λ

9 098 50/0912

.register 48 verkürzt wird, dann muß das Akkumulator- register 84 des Integrators 72 um den gleichen Betrag verlängert werden. Wenn daher ein Register beliebig verkürzt wird, dann würde das Ausgangssignal rait der gleichen' Folgegeschwindigkeit erscheinen wie das aus dem Addierer 46 kommende. Das Ausgangs signal des Gc/Oöers 52 muß infolgedessen mit einer geringeren Folgegesclv.vindigkeit erscheinen.

Das Aus gangs signal des TJLID-Gatters 86 wird in einen Subtrahierer 88 eingekoppelt, der eine Ziffer von den Binärwort subtrahiert, das von dem Pufferregister 17 in das Wegregister 78 eingegeben worden ist bis das Wögregister 78 auf Null steht, zu welcher Zeit ein Ausgangssignal am Ausgang 90 erzeugt wird, um den Interpolationsprozeß und die Bewegung längs der Maschinenachse ■ anzuhalten. Vom UliD-Gatter 86 wird ein Ausgangssignal auch auf eine Leitung 92 gegeben, das dem Befehlszähler 22 nach Fig. 1 zugeführt wird.

Figo 5 veranschaulicht einen Linear-Interpolator für drei Achsen, der von Hehrwort-Integratoren Gebrauch macht. Wie ersichtlich, ist das Pufferregister 16 in der Lage, vier verschiedene digitale Befehlsworte aufzunehmen, nämlich ein Wort /\Z, das die zu intex^polierende Bewegung längs der Z-Achse angibt, das f-Wort, das die Vorschubgeschwindigkeitszahl darstellt, ein Δ X-v.^rort für die X-Bewegung und ein Δϊ-V/ort für die Ϋ-Beweguiig. Das Ausgangssignal des Pufferregisters 16, das Δ Z und das f-Y»'ort enthält, wird serienweise und -schrittweise einen

909850/0912

BAD ORIGINAL

"UUD-Gatter 100 zugeführt, das als zweites Eingangssignal TT" empfängt, "bei dem es sich» wie oben behandelt, um ein Übertragung«signal handelt und das anzeigt, daß kein Interpolationsbefehl vorliegt· Das Ausgangssignal des ULD-Gatters 100 wird einen UND-Gatter 102 und einem Eingang eines ODER-Gatters 104 zugeführt. Das UND-Gatter 102 wird außerdem von einem Signal WO angesteuert, das anzeigt, daß eine Interpolation, auf dem ersten Eingangswort stattfinden wird. Das Datenwort aus dem Pufferregister 16 wird dann in ein Integrandenregister 106 eingegeben, das zwei mit WO und WI bezeichnete Wortregister von je 17 Bit aufweist. Der Bitstrom vom Pufferregister 16 wird in das Register 106 inkremental eingegeben. Der Bitstrom läuft durch das UND-Gatter um, das von dem Signal F2 angesteuert wird, so daß das V/ort im Integrandenregister 106 ständig umläuft, solange kein Interpolationsbefehl vorliegt.

Das Ausgangssignal des Integrandenregisters 106 'wird auch einem Addierer 110 zugeführt und es ist dessen Ausgang über ein UIID-Gatter 113 mit dem Eingang eines Akkumulatorregisters 112 verbunden, das ebenfalls zwei 17 Bit aufweisende Wortregister WO und V/1 umfaßt. Das V/ort läuft auch hier ständig um durch das UITD-Gatter 114, das von einem Impuls P69 geöffnet wird, wie es im folgenden noch näher beschrieben wird.

Der Ausgang des Addierers 110 ist über ein UKD-Gatter mit einer Steuerlogik 118 verbunden, die den oben erwähnten Impuls F69 liefert, der eine Vorschubgeschv/indigkeit anzeigt und als Multiplikatorsteuerung wirkt,

909850/0912
BAD

1828353

um die Ausgangssignale einer Steuerung mit einem Oszillator variabler Frequenz zu synchronisieren. Hierfür hat der Impuls den Pegel 1, während dann, wenn vom Vorschubgeschwindigkeitsintegrator über das UND-Gatter 116 kein Überlauf vorhanden ist oder kein gerader Y/ortausdruck vorliegt, wie es noch erläutert wird, wird der Impuls F69 von der öteuerlo^iic 118 auf 0 gesetzt. Demnach liefert der Addierer 110 bei jedem Steuersignal von der Steuerlogik 118 eine serienweise Erhöhung vom Inteßrandenregister 106 und Akkumulatorregister 112.

Ein Ziffernzähler 120 liefert Bit für Bit Ausgangeinkremente auf einer Basis, die dem Worttakt des Pufi'erregisters 16 entspricht, und besteht aus einer Anzahl von Flipflops F81-F85» die entsprechende Impulse F81-F85 liefern. Der Ausgang des Ziffernzählers 120 ist mit einem UND-Gatter 122 und mit einem weiteren Ul.'D-Gatter 124 verbunden. Das UND-Gatter 124 liefert ein Ausgangssignal T das die Zeit angibt, zu der ein Vorschubgeschwindigkeits-Markierungsbit am Ausgang des Addierers 110 erscheint. Das UND-Gatter 124 wird außerdem von den Signalen WO und W1 angesteuert sowie einem Ausgangssignal des Flipflop 104, das anzeigt, ob während einer Übertragungszeit F2* ein UND-Gatter freigegeben wird»

Der Ausgang des UND-Gatters 124 ist mit einem Vorschubzahl-Markierungsregister 126 verbunden, das dem Vorschubzahl -Markierungsreeister 57 nach Fig. 2 gleich ist.

90985070912 BAD ORfGiNAl;

Der Ausgang des Registers 126 ist mit deE uT,D-Gatu'ir 122 verbunden und liefert ein weiteres Steuersignal für die Steuerlogik 118. Der Ausgang des Llarkieruiigsr&gis-Eers 126 ist außerdem mit einem UITD-Gatter 130 verbunden, das von einem Signal T1 freigegeben wird, bei dem es sich. um eine Vorschubzahl-Zeitmarkierung handelt, die einen voreingestellten Zähler 152 zugeführt wird·

Der Bereichsänderungszähler 1-32 wird anhand Fig. 5 näher beschrieben v/erden und liefert Ausgangssignale zur Steuerung der Eingangs signale für einen Inkreiaent-Subtrahierer 134- mittels eines UITD-Gatters 136. Das UiID-Gatter 136 wird außerdem von einem. Signal \/1 freigegeben, das anzeigt, daß am Pufferregister 16 eine ungerade V/ortzeit vorliegt. Außerdem wird dieses Ul.D-Gatter 136 von einen Ausgangssignal des UilD^-Gatters freigegeben, das anzeigt, daß von dem zugeordneten Integrator üb erlauf impulse geliefert v/erden. Das Ausgangssignal des Inkrement-Subtrahierers 154- wird einen Wegzähler 138 und über ein UND-Gatter 140 und ein GDSE-Gatter 142 zum Inkrement-Subtrahierer 154- zurückge— koppelt, um dessen anderen Subtraktionsfaktor au lief emv Das UriD-Gatter 140 wird von dem Aus gangs signal eines ODUR-Gatters 144· freigegeben, das als Eingangssignal Wi oder F2 empfängt, wodurch angezeigt V7ird, daß entweder eine ungerade Uortzeit WI oder ein Interpolaticnssignal F2. vorliegt. Das GDER-Gatter 142 wird von dem. Ausgangsimpuls des TJlTD^Gatters 140 oder den Ausgangsirapuls des UI.'D-Gatters 102 angesteuert und zeigt an, daß Überlauf impulse entweder den Subtrahierer 134- erhöhen oder ihm eine Füllung von dem Pufferregister 16 zugeführt wird«

90 9850/0912
BAD

Der Ausgang des voreingestellten Zählers 132 liefert •einen überlauf-Llarkierungsimpuls an ein UND-Gatter 15G. Das UhD-Gatter IJpO wird freigegeben von einem anderen Impuls, das von einen Addierer 152 eines zweiten Integrators geliefert wird, der von üehrfachregistern Gebrauch macht.

Der zweite Integrator enthält ein Intcgrandenregister 15'+, das Daten vom A Y-Wort des Pufferregisters 16 über ein UKD-Gatter 156 enthält, das ebenfalls von einem Üignal FT freigegeben wird, das anzeigt, daß eine "übertragung stattfindet und keine Interpolation ausgeführt wird. Der Ausgang des"UND-Gatters 156 ist mit dem Eingang eines ODER-Gntters 158 verbunden, das sich in der Umlaufleitung des Integrandenregisters 154-befindet·

Der andere Eingang des ODER-Gatters 158 ist mit den Ausgang eines UND-Gatters 160 verbunden, das ebenfalls von einem Glied F2 freigegeben wird j das anzeigt, dall eine Interpolation stattfindet. Wenn'eine Interpolation stattfindet, liegt j?2 vor und es' ist das UI^D-Gatter 160 gesperrt, so daß der Ausgang des Integraiidenregisters 154 serienweise in dem Addierer 14-2 zu dem als weiteres .Eingangssignal zugeführten Inhalt des Alclcuiaulatorregist ers 162 addiert wird«

Das Integrandenregister 15^· und das AkKuinulatorregister 162 sind in der Lage, jeweils mindestens zwei 'sorter aufzunehmen, von denen das eine ΔX und das andere ΔΥ sein kann, damit die Bewegung der Werkzeugmaschine läii^

909850/0912 BAD

ihrer ZZ- und Y-Achse" von diesem Interpolator gesteuert wirdβ Dabei wird das erste umlaufende wort in' das AkKumiöatorregister 162 addiert, was mit Hilfe des Ui.D-Gatters 16^£i- erfolgt, uns von einem Impuls F70 freigegeben wird» Der Impuls F70 von der I.Iultiplikationssteuerung (Figo 1) zur Parallelberecknuii{j von Inkrementell längs mehr als eine Achse; wird von einen Flipflop F70 geliefert, wie es mehr im einzelnen anhand Fig. 8 erläutert werden wird. Der Ausgang des Ui:D~Gatters 164 ist nit einen ODER-Gatter 168 verbunden, da3 als zweiten Eingang den Ausgang eines ULD-Gatters 1?0 aufweist das ebenfalls von einem Signal F70 freigegeben wird. Daher wird während der Zeit F70 der Umlauf gestoppt und es findet eine inkrementale Addition im Addiei-er 152 statt.

Der Addierer 152 wird vom Ausgangsimpuls der Steuerlogilc 172 inkremental erhöht, die vom Ziffernzähler 120 über UliD-Gatter 122 und 116 freigegeben wird, "./emi ein Überlauf impuls aia Ausgang des Addierers 110 erscheint, v/erden der Addierer 152 und das UKD-Gatter von dem Vorschub-Llarkierungsgenerator 126 freigegeben« Die Steuerlogik 172 unterstützt das Inkreiaentieren des ii.äaierers 152. Ausgangs signale des. Addierers 152 werden über das LTD-Gatter 150 weitergeleitet, das von dem Zahler 152 freigegeben worden ist, der dem Inkrement-Subtrahierer 176 Inkrementsignale zuführte Der Inkrementüubtrahierer 176 betreibt das V/egregister 178 in der gleichen Weise, in der das Wegregister 1$8 betrieben wird, und ist mit dem Wegregister über ein UND-Gatter

9098 50/0912

BAD ORIGrNAL

verbunden, das von einem Signal F2 freigegeben wird, das anzeigt, daß Interpolationsfunktionen vorliegen. Der Impuls, der zum Abwärtszählen des Wegregisters dient, wird über ein ODKR-Gatter 182 zugeführt, das auch von einem Ausgangsimpuls des UND-Gatters 180 angesteuert wird. Das Digitalwort, das dem Y/egregicter zugeführt wird, wird von dem Ausgang des UTD-Gutters 156 geliefert, das die Wörter β X und Λ X in die richtigen Register eingibt,, und wird-schrittweise herabgezählt. Wenn das Register 178 den Wert O erreicht, wird ein Ausgangssignal erzeugt, das der davon gesteuerten Werkzeugmaschine eine Stoppfunktion anzeigt.

Die Ziffernzähler 58 und 120 nach Fig. 2 bzw. Fig. können eine Anzahl von nicht näher dargestellten Flipflops F81-F85 enthalten, die in bekannter Weise verknüpft sind. Die Zähler 58 und 120 liefern eine Anzahl von Ausgangsimpulsen F81-F85 nebst deren Komplemente, um Binärzahlen darzustellen, wie es aus Fig. 3a ersichtlich ist·

Fig. 4- zeigt ein schematisches Blockschaltbild des Vorschubzahl-Markierungsregisters 57 nach Fig» 2 bzw.. 126 nach Fig. 3, das drei Flipflops 200, 210 und 211 umfaßt. Diese Flipflops liefern die Impulse F61-F63 und werden von der Gatterlogik 59 angesteuert, die ihrerseits von den Impulsen F81-F83 des Ziffernzählers 58 nach Fig. 2 bzw. 120 nach Fig. 3 sowie vom Gatter nach Fig. 2 angesteuert wird» Die Beschreibung nimmt für dieses Ausführungsbeispiel auf den Ziffemzähler 120 Bezug.

!9850/0312
BAD

Der J-Eingang des Flipflop 200 ist mit dem Ausgang eines UND-Gatters 212 verbunden, das von einem Impuls F81 und dem Aus gangs impuls des UIID-Gatters 41 angesteuert wirde Wie sich die verschiedenen Wörter im Ziffernzähler 120 ändern, um die Vorschubsgeschwindigkeitszahl FRIi xviederzugeben, so ändert sich auch das I.larlcierungsregister entsprechend. Das UND-Gatter wird auch von einem Impuls F81 des Ziffernzählers 12u freigegeben, der anzeigt, daß -dessen letztstellige Ziffer wahr ist.

Der K-Eingang des Flipflop 200 wird vom Signal Fö1 des Ziffernzählers 120 und dem Ausgang des UIID-Gatters angesteuert. Der J-Eingang des IPlipflop 210 wird von Ausgangsimpuls des UHD-Garters 216 angesteuert, das von dem Ausgangsimpuls des UND-Gatters 41 und einem Impuls F82 freigegeben wird. Der K-Eingang des Flipflops 210 wird von dem Ausgangs impuls eines UIID-Gatters 218 angesteuert, das von dem Ausgangsimpuls des UlID-Gatters 4-1 und einem Impuls F82 freigegeben wirdo Dem J-Eingang des Flipflops 211 wird der Ausgangsimpuls eines UKD-Gatuers 220 zugeführt, das von dem Aus gangs impuls des UND-Gatters 4-1 und einem lupuls F8J angesteuert wird* Der K-Eingang des Flipflops wird von dem Ausgangsimpuls eines UITD-Gatters 222 angesteuert, das seinerseits von dem Ausgangsimpuls des UIID-Gatters 41 und dem Impuls F83 freigegeben wird. Alle Flipflops 200, 210 und 211 v/eisen einen Stelleingang auf, dem ein Signal vom Ausgang eines UIID-Gatüers 224 zugeführt wird, Das UITD-G att er 224 ""wird im Fall der

909850/0312

BAD ORIGII&fc

Auül'ührungnforn nach Fig. 2 von einem impuls V/i freigegeben, der anzeigt, daß eine ungerade Y.ortzeit vorliegt, einen Impuls 1·'2, der anzeigt, daß eine übertragung stattfindet und der Interpolator keine Interpolation ausführt, und einem Signal Do, das anzeigt, daß der 'wert des Wortes im Zif L'crnzähler eine Länge von wenigstens 6 Bit aufweist„

Demnach, besteht der Zweck der Vorschubzahl-Uarki regin^Juer 57 und 126 darin, das höchst st ellige Bit in dc:n Vorschubgeschwiridigjceits-Integrandenregister anzuzeigei_M uia das Üb erlauf bit in den zugeordneten Akkumulatoren "u bezeichnen und weiterhin anzugeben, um welchen I3etr;>j die Länge der X-, Y- und Z-Integratorwörter zu modifizieren sind.

i'ig. 5 zeigt das Logikschaltbild des voreingestellten ^creichsänaerungaregisters 6^ nach Fig. 2 bzw. 1^2 nach · rig,, 2o Dieses voreingestellte iiereichsrlnderungsrerisijer uiiifa3b einen i?lipflop 500, der z\'/ei Ausgangsiiipulse und ~x\}¹) liefert und dessen J-^ingang von den ^.us gangsöitjn-il eines ODER-Gatters 502 angesteuert wird. Das OiDiJH-Gatter 502 wird von einem l:.ipuls Ρδ^ί- des Ziffernzählers 56 und dem Ausgangssignal eines UiiD-Gatters freigegeben ο Das Ul>iD-Gatter 5O'i- erhält als Eingangssignale einen Impuls F61 vom Voi'schubzahl-narkieruiagsro gin tor 57 unci. einen Impuls

Der i.-jJingang des Flipflop 500 empfängt das Ausgangssignal des ODER-Gatters 505, das seinerseits von dem üignal F84 und dem Ausgangs signal eines UI.D-G-atters

909850/0912
BADORIGIMAt.

freigegeben wird. Da~s UCD-Gatter 3OS v/ird von den Signalen F61 und F84 angesteuert. Das Flipflop 310 liefert zwei Ausgangs signale F66 und F66 und empfängt am J-Eingang das Ausgangssignal eines OBER-Gatters und an K-Eingang das Ausgangs signal eines ODER~Gati;ers 314. Das ODER-Gatter 312 wird von den Ausgangssignal eines UL^D-Gat-cers 316 freigegeben, das von Signalen F52 und F8~4 angesteuert wird. Das ODER-Gatter 312 kann auch von dem Ausgangs signal eines UITD-Gatters 318 freigegeben, werden, das seinerseits von Signalen F84 und F65 angesteuert v/ird. Das ODER-Gatter 314, das mit den K-Eingang des Flipflop 310 verbunden ist, wird von den Ausgangssignal eines TJITD—Gatters 320 oder eines UIiD-Gatters 322 freigegeben, von denen das UND-Gatter von Impulsen F62 und F84 angesteuert v/ird_? wogegen das UND-Gatter 322 von Impulsen F65 und F84 freigegeben wird» Beim Flipflop 324 empfangen sowohl der J-Eingf-.iig als auch der K-Eingang das Ausgangssignal eines ODSR-Gatters 326, das von dem Ausgangssignal eines UND-Gatters 328 oder eines UND-Gatters 330 freigegeben v/ird. Das ULD-Gatter 328 wird von Impulsen F63 und F84 angesteuert, wogegen das UND-Gatter 330 als Eingangssignale Impulse F84, F65 und F66 empfängt. Demnach wird das Bereichsänderungsregister von dem Llarkierungsregister gestellt, um dessen Zustand dem Interpolator 72 nach Fig. 2 oder dem zweiten Interpolator nach Fig, 3 anzuzeigen

Fig. 6 zeigt ein Flipflop 400, der an seinen Ausgängen die Ausgangsimpulse F69 und F69 liefert. Es handelt sich um den Flipflop der Steuerlogik 118 nach Fig. 3*

909850/0912
BAD

die den verschiedenen Gattern in der beschriebenen "v/eise den Steuerimpuls F69 liefert· Der J—Eingang des Flipflop 400 wird von dem Ausgangssignal eines Uli D-Gatters 402 angesteuert, das seinerseits vom Signal WO, das das Vorliegen eines geraden Wortes vom Pufferregis-cer 16 anzeigt, einem Signal des Vorschubgeschwindigkeitsgenerators 20 nach Fig« 1 und einem Signal D16 freigegeben wird, das das sechzehnte Wort im Ziffernzähler 120 anzeigt.

Der K-Eingang des Flipflop 400 wird vom Ausgangssignal eines ODER-Gatters 404 angesteuert, das von dem Aus gangs impuls eines UliD-Gatters 406 oder den Ausgangsimpuls eines UND-Gatters 408 freigegeben wird« Das UliD-Gatter 406 wird von einem Signal "angesteuert, das anzeigt, daß kein Überlauf

vom UND-Gatter 113 nach Fig. 3 geliefert wird» Ein zweites Eingangssignal W1 zeigt an, daß vom Pufferregister 16 her eine gerade Wortzeit vorliegt, während ein Signal für den Binärpunkt 1 dem Überlaufpunkt in der Ausgangszahl des Addierers 110 angibt» Das UIiD-Gatter 408 empfängt das Signal WO, das das Vorliegen einer geraden wortzeit vom Pufferregister 16 anzeigt, ein Signal D16, das das Vorliegen der sechzehnten Ziffernzeit jedes Wortes anzeigt, und- einen vom Vorschubgeschwindigkeitsgenerator 20 herstammenden Impuls.

Das in Fig. 7 dargestellte Flipflop 410 liefert den Impuls F70 an die verschiedenen Eingänge, wie es anhand der Figo 2 und 3 beschrieben worden ist, und weist die

9Q9S50/0912. BAD ORlGINAt

Ausgangsimpulse F70 und Ι·"/0 auf. Der J-Üingang des Flipflop 410 empfängt das Ausgangasignal eines UI.'D-Gatters 412, das von den Signalen F69, D16 una VA angesteuert wird. Der K-^ingang des Flipflop 410 wird von dem Ausgangssignal eines LTD-Gatters 414 angesteuert, das als Eingangs signale F69, V/1 und D16 empfängt.

Fig. 8 zeigt das Flipflop 416., das die Ausgangsixpuise F60 und F80 liefert. Der J-Eingang des Flipflop 416 empfängt das Ausgangssignal eines U]uD-Gatters 418, das von einem Signal für den Binärpunkt 2 und einer. Signal ÜBERTRAG freigegeben wird, von denen das letzte das überlauf -Aus gangs signal der Addierer anzeigt, die in der vorstehend erläuterten V/eise in den Integratoren benutzt v/erden. Der K-Eingang des Flipflop 416 v/ird von dem Signal D6 angesteuert.

Fig. 9 zeigt das Logikschaltbild der Gatterlogik 55 nach Fig. 2, die den für den Binärpunkt 1 charakteristi-Gciien Impuls für den das Signal F69 liefernden Flipflop 400 erzeugt. Die Logik 55 enthält ein Ul.'D-Gatter 5GG, dem das Ausgangssignal eines ÜLD-Gatters 502 und die Ausgangswörter D8 bis D15 zugeführt werden, die von Ziffernzähler 120 herstanaen und, wie es Fig. 3a zei_w", durch dessen Impuls F84 angezeigt werden« Demnach kr^nn ein Binärpunkt 1 nur während der Zeit erzeugt v/erden, während der die V/ortlänge im Ziffernzähler wenigstens 8 oder mehr ist. Das üi\D-Gatter 502 wird von den Au::- gangssignalen der ODER-Gatter 504, 506 und 508 angesteuert, von denen das ODSR-Gatter 504 die Ausgangs-

909850/0912

i&i-r,

BAD ORiSINAL

signale der luiD-Gatter 510 und 512 empfängt. Das UI.'D-Gatter 510 wird von den Signalen F81 und ?61 angesteuert, wogegen das ULD-Gatter 512 als Eingangssignale FETT und FuI enpfängt. Das ODER-Gatter 506 enpfängt die Ausgange signale von UND-Gattern 51 ^ und 51c, von den^n das IC-,D-Gi<tΰer 514- ^als Eingangssignale F82 und F&2 empfängt, wogegen das UL. D-Gatt er 516 von den Einjanj.·:- signalen F82 und F62 angesteuert wird. Das ODEK-G at tor 508 wird endlich von den Aus gangs impuls en der Ul. D- ' Gatüer 518 und 520 angesteuert, von denen das UITD-Gatter 518 von den Impulsen F8J'und F63 freigegecwn wird, wogegen die Freigabe des "üliD-Gattera 520 aurci: die lupulüc r'85 "und FG5 erfolgt. Dcianach ist die ei.i^i_-e Zeit, während der der Binärpunlct 1 erzeugt v/erden kan:., diejenige, au der die Kapazität des Ziffernzäialers den Y/er υ 8 überschreitet und eine spezielle ubereins'cirai-.Jig z\.^ri3chen dem Ziffernzühler und den I.Iarkierungsregi;ru2r 126 besteht.

Hinsichtlich der Erzeugung des Binärpunktes 2 wird aiii Fig. 10 Bezug genommen, die ein Ui.D-Gatter 550 zeigt;, das von den öignalen F66, F67 und F68 angesteuert werden, die anzeigen, daß der Bereichsünderungszähler 1J2 von den !.!.arkierungsgenerator 57 "bzw. 126 der den vollen 3ereicli einniiiint, voreingestellt worden ist. Weiterhin wird das UiiD-Gatter 550 vom Ausgangssignai eines UKD-Gatters 552 angesteuert, das als Eingangs signale die Impulse F84 und F85 empfängt.

909850/0912
BAD ORI©JNAL

Zu Beginn wird das fr-Wort, dac für die Vorschubgoschv/indigkeitszahl PRIi charakteristisch ist, und das Wort für den zu durchlaufenden Weg, das in diesem speziellen ITaIl das Z-Vort sein mag, in das Pufferregister 16 beispielsweise von einer numerischen Bandeingabevorrichtunπ 12, wie sie in Fig. 1 dargestellt ist, oder dergleichen eingegeben. Zu gewissen Befehlszeiten werden die höchststelligen Ziffern des f-Wortes in das IJarkierungsregiGter 57 bei gewissen Wortzeiten WO oder W1 eingegeben, wie es vom Flipflop 61 bestimmt wird. Der Ziffernzähler 58 ist freilaufend und wird vom Taktgenerator 45 synchron zum

Pufferregister 16 beaufschlagt. Die letzten drei Ziffern, die für das höchststellige Bit des f-Wortes charakteristisch sind, bleiben· im Llarkierungsregister 57 und den entsprechenden Flipflops als Impulse F61-F63· Der Inhalt . des Llarkierungsregisterbit erzeugt einen Binärpunkt 1 in der Gatterlogik 55» die das MD-Gatter 52 zu einer bestimmten Zeit im Vergleich mit dem im Ziffernzähler 58 enthaltenen Wort öffnet.

Die Stellung des höchststelligen Bit in einem ihrer drei 3itzeiten bestimmt das Öffnen des UND-Gatters 52 zur Freigabe des Addierers 82 in Abhängigkeit von der Stellung der Flipflops 53 und 56 und stellt demgemäß die Zeit ein, während der der Addierer 82 Integrationsfunktionen ausführt. Das UED-Gatter 57 v/ird durch ein Signal D16 vom Ziffernzähler 58 und dem Ausgangssignal des Flipflop 53 freigegeben, um zu gewährleisten, daß der Beginn eines neuen Wortes im Ziffernzähler 58 vorliegt, und v/ird aus dem gleichen Grund auch vom Flipflop 53 in. Verbindung mit D16 zurückgestellt. Das Markierungsregistcr 57 ist mit dem Bereichsänderungsregister 64 verbunden und

909850/0912

badorÄal

überträgt die Zahl im Markierungsregister 57 parallel auf das Bereichsänderungsregister 64. Beim Stellen des Markierungsregisters 57 vom Pufferregister 16 aus und vergleichen von dessen Inhalt mit dem Ziffernzähler 58 erscheint am UND-Gatter 52 ein Überlauf. Die inverse Beziehung zwischen diesen Beiden bestimmt den Überlauf vom Integrator 72 durch das UlTD-Gatter und erhöht so das Wegsignal auf einer bestimmten Achse vom UND-Gatter 86 zum Achsantrieb und zum Subtrahierer 88, um die Maschinenbewegung zu beenden, wenn das Vegregister 78 den Wert Hull erreicht und die Bewegung vervollständigt ist. Das Flipflop 56 bewirkt, daß die Addition nur während bestimmter Zeiten stattfindet, die durch das UND-Gatter "52 bestimmt sind.

Demnach wird Jedesmal, wenn ein Überlauf am Gatter 52 erscheint, der Addierer 82 zum Erhöhen mit einer Geschwindigkeit freigegeben, die von dem Bereichsänderungsregister 64 und einer inversen Beziehung zum Markierungsregister 57 bestimmt wird. Die Zahl im Markierungsregister 57 stellt das Bereichsänderungsregister 64 auf die genaue Anzahl der Zählungen im Markierungsregister ein, jedoch in entgegengesetzter Richtung, was einer inversen Verschiebung entspricht.

Bei der Ausführungsform nach lig. 3 liefert der Bereichsänderungszähler 132 ein Überlauf-Ausgangssignal, das nit 2ⁿ multipliziert ist, indem der Inhalt des Markierunssregisters 126 in entgegengesetzter Richtung verschoben und daher das Bereichsänderungsregister 132 um einen Betrag verkürzt wird, um den das Markierungsregister

909850/0912
BAD OFHStNAt/

verlängert worden ist. Das Ausgangssignal des Bereiche— änderungszählers ist das V/ort des Markierungcregiscers multipliziert mit 7z und stellt die genaue Verschiebung dar, unabhängig von der speziellen Länge in Register 112. Es wird dann eine Verschiebung in einer Richtung entgegengesetzt zur Zahl im Harkiereungsregister 126 bewirkt. Demnach hat, wenn das Register 112 willkürlich verkürzt wird, das Ausgangssignal des Registers 116 eine höhere Geschwindigkeit, jedoch hat das Ausgangssignal des Addierers 152 eine geringere Geschwindigkeit.

Wenn beispielsweise eine gewünschte Vorschubgeschwindigkeitszahl FEN zunächst im Pufferregister 16 gespeichert wird, ist es erwünscht, die überlauf zeit am IHiD-Gatter 52 einzustellen, was in der vorher beschriebenen Weise durch die Verwendung des i.Iarkierungsregisters 57» des Ziffernzählers 58 und der Gatterlogik 55 erfolgt. Der Inhalt wird serienweise von Pufferregister 16 auf das Iviarkierungsregister 57 übertragen. Da das Llarkierungsregister nur aus drei Flipflops 200, 210 und 211 besteht, umfaßt der Inhalt nur die höchst st elligen Bit 2ISB der Vors chubgeschwindigke its zahl PRlT. Wenn beispielsweise die höchststelligen Bits die drei binären Bits 010 unfassen, wird das mit dem Ziffernzähler 58 synchronisierte Ausgangssignal des Markierungsregisters 57 bein Impuls P62 das Plipflop 210 freigegeben, wie es anhand Pi^·. 9 für die Gatterlogik 55 beschrieben worden ist.

909850/0912

BAD OFHQJNAL

Wenn andererseits die drei höchststelligen Bits der Voruchubgeacliwiiidigkeitssahl FHlT 100 wären, wird der Impuls F63 des Flipflop 210 des Llarkieruiigare gis tern y] in bezug auf den Ziffernzähler 58 freigegeben, un die Gatterlogik 55 vaaä. das UiID-Gatter 52 freizugeben. Venn. die liöchststellißen Bits beispielsweise 101 -wären, würde der isinärpunkt theoretisch zu zwei Zeiten vom F61 Impuls und J?63 Iupuls an den Flipflops 210 und 211 freigegeben, jedooh ist diese Tatsache für den Impuls F61 oinie Bedeutung, denn es ist erwünscht, daß die lcjik 55 und das UüD-Gatter 52 mindestens zu dieser Seit freigegeben sind und also auch dann, wenn der Inpuls P6i> voi'liegt. ^'enn die Zahl im Liarlcie rungs regist er 57 001 ist, wird der BinärpuBkt bei der letzten der drei Zeiten der höchstütelligen Bits freigegeben, also bei Vorliegen der Impulse F61 und 3P81.

Demnach wird das Triggern des TJITD-Gatters 52 durch einen " geeigneten "wert der drei höchst st eil igen 3its der Vorschubgeschwindigkeitszahl des Pufferregisters 16 in bezug auf die Freigabe des 3inärpunktes 1 durch die Verwendung des Siffernzählers ^8 waä. des Markierungsregisters 57 möglich gemacht·

Anhand des beschriebenen Ausführungsbeispielea \rurde demnach eine Vorrichtung erläutert, durch die die Ziele der Erfindung verwirklicht werden und in der eine Vorschubgeschwindigkeitszahl zunächst von einem Ziffernzähler erfaßt wird und deren V/ert die Akkumulatorregister in Interpolations einrichtungen so einstellt, so dai: die darin vorhandenen Addierer stets unabhängig von der

909850/0912

Länge des Wortes, das vom Pufferregister zugeführt worden ist, einen Überlauf liefert. Der Vergleich zwischen dera Wort des Ziffernzählers und dem Wort des Pufferregisters wird Llarkierungsregistern und anderen zählenden Logikanordnungen mitgeteilt, danit eine Neueinstellung des Binärpunktes des Ausgangswortes stattfindet, Weiterhin wurde ein Verfahren zum Speichern der zu durchlaufenden Strecke in einen Inkrement-Subtrahierer und ein Wegregister geschaffen, das in Fig. 3 beispielsweise in Form der Wegregister 138 und 178 dargestellt ist. Wenn jedes der vom Pufferregister gelieferten Wörter mit Hilfe der verschiedenen Interpolatoren interpoliert worden ist und dadurch Axialbewegungen der Werkzeugmaschine bewirkt worden sind, werden die Wegeregister inkremental subtrahiert und es wird der Liaschinenachse ein Stopsignal zugeführt, wenn beispielsweise der Inhalt der Wegeregister und 178 zu Hull wird, um die Maschinenbewegung zu beenden.

909850/0912

SAD ORJOtNAt.

Claims (6)

1. - 27 -

   Patentansprüche

   ν 1 · !orrichtung ^mi"k einem Servosystera zum Verändern der Relativstellung zwischen zwei gegeneinander "beweglichen Gliedern, insbesondere zur Steuerung von Werkzeugmaschinen» dadurch gekennzeichnet, daß sie eine Prograinmeinrichtung für diskrete Signale zur Erzeugung von Vorschubgeschwindigkeitssignalen und V/egsignalen, eine die Vorschubgeschv/indigkeitssignale empfangende erste Integrationseinrichtung (4-1), eine die V/egsignale empfangende zweite Integrationseinrichtung (72), die von der ersten Integrationseinrichtung (41) gesteuert wird und das Servosystem steuert, und eine Schaltungsanordnung (57i 58» 64) umfaßt, die auf die ■Vorschubgeschwindigkeitssignale anspricht, Ausgangskreise aufweist,· die mit den "beiden Integrations einrichtungen gekoppelt sind, und die Frequenz des Ausgangssignales der einen Integrationseinrichtung erhöht, während sie die Frequenz des Ausgangssignales der anderen Integrationseinrichtung vermindert.
2. 2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltungsanordnung eine Registeranordnung mit einem die Vorschubgeschwindigkeitssignale empfangenden Vorschubgeschwindigkeitsregister (57)j einen mit konstanter Impulsfolgefrequenz angetriebenen Zähler (58) "und eine Anordnung (55) zum Vergleich des Ausgangssignals des Zählers mit dem Ausgangssignal der Registeranordnung umfaßt, die die Frequenz des Ausgangssignals der ersten Integrationseinrichtung steuert.

   909850/091 2
   BAD

   Ί928353
3. 3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet;, daß die Hegisteranordnung weiterhin ein auf das Vorschubgeschwindigkeitsregister (57) ansprechendes Bereichsänderungsregister (64) und eine Einrichtung (87) zum Vergleich des Ausgangssignales des Zählers (58) mit dem Ausgangs signal des Bereichsändcrunf-^- rogisters (64) zur Steuerung der Frequenz des Ausgangssignales der zweiten Integrationseinrichtun{j (72) umfaßt.
4. 4. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die erste und die zweite Integrationseinrichtung (41 "bzw. 72) jeweils ein Integrandenregister (42 bzw. 74) zum Empfang der Vorschubgeschwindigkeitssignale "bzw. der V/egsignale, ein Akkumulatorregister (48 bzw. 84) und einen nit dem Integrandenregdster und dem Akkuraulatorregister •gekoppelten Addierer (46 bzw. 82) umfaßt, der den Inhalt des Integrandenregisters zu dem Inhalt des Akkumulatorregisters addiert.
5. 5· Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß mit dem Addierer (46) der ersten Integrationseinrichtung (41) ein Generator variabler Frequenz (20) gekoppelt ist, der die Geschwindigkeit steuert, mit der in der ersten Integrationseinrichtung der Inhalt des Integrandenregisters (42) mit dem Inhalt des Akkumulatorregisters (48) kombiniert wird, und daß ein Schaltkreis (52, 53» 56) vorgesehen ist, der den Ausgang der ersten Integrationsvorrichtung (41)

   909850/0 912

   BADOÄtNAL

   mit? aera Addierer (82) der zweiten Integrations einrichtung (72) koppelt, um die Geschwindigkeit zu . steuern, mit der in der zweiten Integrationseinrichtung (72) der.Inhalt des Integrandenregictern (7'0 mit dem Inhalt des Aklcumulatorre gist era (54) kombiniert wird»
6. 6. Vorrichtung nach einem der vorhergehenden dadurch gekennzeichnet, daß ein Wegregister (78) zur Aufnahme der Uegsignale vorgesehen ist und n±~c dem Ausgang der zweiten Integrations einrichtung (7'-) und dem V/egregister (78) eine Anordnung (88) ge-rov-^e ist, die ein Stoppsignal erzeugt, v/enn das Aus^cizre- • signal der zweiten Integrationseinrichtung (72) in einem "bestimmten Verhältnis zu. dein Y/egsignal steht«

   909850/0912

   BADORlQtNAt.