DE2203034A1

DE2203034A1 - Steuerungssystem fuer eine numerisch gesteuerte Werkzeugmaschine,insbesondere Formfraesmaschine

Info

Publication number: DE2203034A1
Application number: DE19722203034
Authority: DE
Inventors: Dummermuth Ernst Hans
Original assignee: Allen Bradley Co LLC
Current assignee: Allen Bradley Co LLC
Priority date: 1971-01-25
Filing date: 1972-01-22
Publication date: 1972-08-03
Also published as: FR2123408A1; FR2123408B1; US3649899A; CA950088A; JPS4844686A; GB1372291A

Description

ALLEN-BRADLEY COMPANY, 1201 South Second Street, Milwaukee, Wisconsin 53204, U.S.A.

"Steuerungssystem für eine numerisch gesteuerte Werkzeugmaschine, insbesondere Formfräsmaschine"

Die Erfindung betrifft ein Steuerungssystem für eine numerisch gesteuerte Werkzeugmaschine, insbesondere eine Formfräsmaschine, bei dem das Ausgangssignal eines Vorschubgeschwindigkeitsgenerators einen Umrißgenerator steuert, dessen Ausgangssignal einen Motor antreibt, wobei der Vorschubgeschwindigkeitsgenerator und der Umrißgenerator jeder einen digitalen Differentialintegrator enthalten mit einem Integrandenregister und einem Akkumulatorregister, sowie einem Addierer zum Addieren des Inhalts des Integrandenregisters und des Akkumulatorregisters, wobei diese mit dem am wenigsten kennzeichnenden Bit zuerst in den Addierer eingeführt werden, der Inhalt des Integrandenregisters in das Re-Ci3ter zurückgeführt wird und ein Mittel vorhanden ist, um die oumme von dem Addierer in das kennzeichnenste Bit-Ende des Akkumulatorregisters einzuführen, sowie Mittel zum Einführen einer Vorschubgenchwindigkeitszahl in das Vorschubgeschwindigkeits-

209832/0826

-η O w

Integrandenregister und Mitteü/zum Einführen einer Achsen-Befehlszahl in das Integrandenregister des Umrißgenerators.

Die Bewegung des Werkzeuges einer Werkzeugmaschine von einem Punkt zu einem anderen wird normalerweise durch drei, zueinander rechtwinklige Komponenten X, Y und Z bestimmt. Wenn diese drei Komponenten einem Umriß-Gfenerator für drei Achsen zugeführt werden, dann ist die Geschwindigkeit für jede Achse proportional der Amplitude seiner Komponente und der Eingangsfrequenz des Umriß-Generators für diese Achse.

Damit das Werkzeug der Maschine für jede Wahl von X, Y und Z eine konstante Weg-Geschwindigkeit einhält, muß die Eingangsfrequenz des Umriß-Generators den Wert f_Q . V/D haben, wobei f eine ausgewählte konstante Frequenz ist, V die gewünschte Weg-Geschwindigkeit in cm/Min und D eine aus X, Y und Z berechnete Größe, die den Wert

hr + Y^d +

Z^

Der Bruch V/D wird als Vorschubgeschwindigkeitszahl FRN bezeichnet. Für jeden Satz von Achsen-Befehlen, X, Y und Z wird die Entfernung D berechnet und danach für eine ausgewählte Geschwindigkeit die Zahl FRN ausgerechnet. Diese Zahl wird zusammen mit den Achsen-Informationen in das Steuerungssystem eingegeben.

209832/0826

— T₁ —

Die Umwandlung der numerischen Daten in Maschinenbewegungen erfordert einen Vorschuboszillator mit der Frequenz f_Q, die einen Vorschubgeschwindigkeits-Generator steuert, der seinerseits einen Umriß-Generator steuert. Das Ausgangssignal des Umriß-Generators speist einen Servomotor. Jeder Generator hat die ausgeprägte Eigenschaft, daß seine Ausgangsfrequenz seine Eingangsfrequenz nicht übersteigen kann. Schaltungen, die diese Eigenschaft aufweisen, sind als Geschwindigkeitsmultiplikatoren oder digitale Differentialintegratoren bekannt. Wegen dieser Eigenschaft müssen die Geschwindigkeits-Generatoren hohe Eingangsfrequenzen annehmen können, um die gewünschten Ausgangsgeschwindigkeiten erreichen zu können.

Die maximale Eingangsfrequenz hängt jedoch von der Schaltungskonfiguration und den Möglichkeiten der elektronischen Kompo- nenten ab. Die maximale Ausgangsgeschwindigkeit ist also begrenzt. Es gibt jedoch viele Fälle, so z.B. für schnelle Durchlauf -Arbeitsgänge oder für eine nur rohe Bearbeitung des Werkstückes, in denen es wünschenswert ist, die Werkzeugmaschine mit einer höheren Geschwindigkeit, d.h. einem höheren Vorschub, zu betreiben als es wegen der Begrenzungen der GeschwindigkeitsmultiplikatJKoren und Umriß-Generatoren möglich ist.

Der Erfindung liegt die Aufgabe zugrunde, diese Nachteile der bekannten Steuerungssysteme zu vermeiden und ein solches Steuerungssystem zu schaffen, bei dem die Ausgangsgeschwindigkeit

209832/0826

-H-

des Umriß-Generators seine Eingangs-Geschwindigkeit wesentlich übersteigen kann. Diese Aufgabe wird erfindungsgemäß gelöst durch ein Steuerungssystem der eingangs genannten Art, das gekennzeichnet ist durch Mittel zum Feststellen, ob einem 1-Bit an kennzeichnenster Stelle in einer Binärzahl in dem Vorschubgeschwindigkeits-Integrandenregister, die dem Addierer zugeführt wird, von einem O-Bit gefolgt ist und Erzeugen eines entsprech-> enden Auegangssignals, Mittel zum Ableiten eines Überlauf-Bit, von dem Vorschubgeschwindigkeits-Addierer in Antwort auf das genannte Ausgangssignal, auf das Überlauf-Bit ansprechende Mittel, die bewirken, daß der digitale Differentialintegrator des Umriß-Generators durch einen Iterations-Zyklus geht, ein Schieberegister mit einer vorbestimmten Bit-Kapazität, Mittel, die eine vorbestimmte Zeitspanne nach dem Auftreten des genannten Ausgangssignals wirksam werden und Bit's vom Ausgang des Umriß-Generator-Addierers in das Schieberegister bis zum Erreichen seiner Bit-Kapazität einzuführen, statt sie in den Akkumulator des Umriß-Generators einzuführen, Mittel zum Ausschieben des Inhalts des Schieberegisters als ein Überlauf-Ausgangssignal, bevor ihm ein anderes Ausgangssignal von dem Umriß-Generator-Addierer zugeführt wird und durch Mittel zum Nutzbarmachen des Überlauf-Ausgangssignals des Schieberegisters zum Antreiben des Motors.

Gemäß einer weiteren Ausbildung der Erfindung ist ein solches Steuerungssystem für eine numerisch gesteuerte Werkzeugmaschine

209832/0826

mit mehreren Achsen gekennzeichnet durch einen Umriß-Generetor für jede Bewegungsachse, Mittel zum Speichern jeder Achsen-Befehlszahl, Mittel zum stufenweisen Verringern jeder gespeicherten Achsen-Befehlszahl durch das Überlauf-Ausgangssignal, durch das jeder Achsenmotor angetrieben wird, und durch Mittel zum Pestlegen einer neuen Achsen-Befehlszahl oder Schlußoperation, wenn die gespeicherte Achsen-Befehls zahl den Wert Null erreicht.

In der älteren deutschen Patentanmeldung ρ 21 60 528.7 der Anmelderin ist ein System zum Ableiten

von Überlauf-Bit^fs von einem digitalen Differentialintegrator (im folgenden als DDI bezeichnet) in Form einer Binärzahl am Ende einer Iteration beschrieben ist, wobei der Gewinn von Überlauf beschleunigt und die Zahl der für einen DDI erforderlichen Iterationszyklen herabgesetzt wird. Die Erfindung offenbart eine verbesserte Anordnung zum Sicherstellen dieser Überlauf-Bit 's in der Form einer Binärzahl am Ende jeder Iteration des DDI, wodurch der Gewinn des Überlaufes beschleunigt und die Zahl der erforderlichen Iterationszyklen verringert wird und nutzt diese Technik für ein verbessertes Steuerungssystem mit Geschwindigkeit smultiplikatioren und Umriß-Generatoren.

Gemäß einer weiteren Ausgestaltung der Erfindung wird ein als Normalisierung bezeichneter Prozeß eingeführt, durch den führende Nullen in der Vorschubs-Befehlszahl, z.B., gezählt

209832/0828

werden und ein binärer Punkt eingeführt wird, um diese führenden Nullen zu eliminieren, wodurch sich ein System ergibt, das mit erhöhter Geschwindigkeit arbeiten kann. Ein entsprechender binärer Punkt wird auoh in die Achsen-Befehlszahlen eingeführt.

Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und ist in den Zeichnungen näher beschrieben. Es zeigen :

Fig. 1 das vereinfachte Blockschaltbild eines Steuerungssystems für eine numerisch gesteuerte Werkzeugmaschine,

Fig. 2 das Blockschaltbild eines Vorschubs-DDI und eines Achsen-DDI in Kaskade,

Fig. 3 das Schaltbild eines in dem Steuerungssystem nach der Erfindung verwendeten Taktgebers,

Fig. ¹IA die durch die Schaltung nach Fig. 3 erzeugten Taktsignale, und 4B

Fig. 5 ein Schaltbild des in dem System nach der Erfindung verwendeten Vorschub-Generators,

Fig.6A das Schaltbild eines in dem System nach der Erfindung verwendeten Umriß-Generators,

Fig.6B das Schaltbild eines in dem System nach der Erfindung verwendeten Achsen-Abwärts Zählers,

209832/0826

Pig.7A ein Diagramm, das die für eine Normalisierung im V/D-Mpdus erforderlichen Bedingungen darstellt,

Fig.7B ein Diagramm, das die für eine Normalisierung bei schnellem Durchlauf erforderlichen Bedingungen darstellt,

Fig.8A das Schaltbild der in dem Steuerungssystem nach der Er- und 8B

findung verwendeten Normalisierungsschaltung und

Fig. 9 das Blockschaltbild eines linearen und zirkulären Interpolationssystems im Rahmen der Erfindung.

Beschreibung der bevorzugten Ausführungsbeispiele

Fig. 1 zeigt ein vereinfachtes Blockschaltbild für eine Achse eines Steuerungssystems einer numerisch gesteuerten Werkzeugraaschine.

Ein Vorschüboszillator 10 erzeugt Schwingungen mit einer Frequenz f . Diese werden dem Vorschubgenerator 12 zugeführt. Das Ausgangssignal des Vorschubgenerators wird seinerseits verwendet, um einen Umriß-Generator 14 zu steuern. Überläufe von diesem Umriß-Generator 14 werden einem Servosystem 16 zugeführt, das den Achsen-Motor (nicht dargestellt) der Werkzeugmaschine antreibt .

Fig. 2 zeigt das vereinfachte Blockschaltbild des Vorschub-Geschwindigkeits-Generators 12 und des Umriß-Generators 14. Der

209832/0826

Vorschub-Generator umfaßt einen DDI, der aus einem Integranden-Register 18, das als P-Integrand bezeichnet ist, und einem Akkumulator-Register 20, das als F-Akkumulator bezeichnet ist, sowie einem Addierer 22 besteht.

Beim Auftreten eines Exngangsimpulses f wird der Inhalt des Integranden- und des Akkumulator-Registers dem Addierer 22 zugeführt und dort addiert und die Summe in den Akkumulator gebracht. Dabei wird eine serielle, binäre Arithmetik verwendet. Die entsprechenden Register 18 und 20 sind serielle, n-Bit-Schieberegister und der Addierer 18 ist ein binärer, 1 Bit-Volladdierer. Um den Inhalt des Integranden 18 zu bewahren, wird sein Ausgangssignal zu seinem Eingang zurückgeführt. Das Summen-Ausgangssignal des Addierers wird an seinem kennzeichnensten Bit-Ende in den Akkumulator zurückgeführt, während sein Inhalt über das am wenigsten kennzeichnende Bit-Ende in den Addierer geschoben wird.

Der Übertrag-Ausgang des Addierers wird als Eingangsimpuls dem DDI zugeführt, der als Umriß-Generator dient.

Die tatsächliche Addition im Addierer 22 wird durch einen Burst von n-Verschiebeimpulsen bewirkt, die für jeden f -Impuls ausgelöst werden, über eine Leitung 24 wird ein als Vorschuü-überlaufimpuls bezeichnetes Taktsignal zugeführt, um einen übertrag-Flip-Flop abzufragen, der ein Teil des Addierers ist und der in Fig. 5 ausführlicher dargestellt ist. Der Vors chub-überlaufim-

209832/0826

puls tritt während der n-Verschiebeimpulse auf. Durch Ändern des Auftretens des Vorschub-Überlaufimpulses 24 wird der Akkumulator praktisch ein Register variabler Länge. Wird während der Abfragung durch den überlauf-Impuls- 24 der Übertrag-Flip^-Flop eingestellt, so wird dem Umriß-Generator ein Ausgangsimpuls 26 zugeführt.

Der DDI des Umriß-Generators besteht aus einem Integranden-Register 28, einem Akkumulator-Register 30 und einem Addierer 32. Jeder von dem Übertrag-Plip-Plop des Addierers 22 empfangene Interpolationsimpuls löst einen Burst von n-Verschiebeimpulsen aus. Der X-Integrand 28 läßt seinen Inhalt vom am wenigsten kennzeichnenden Bit zum kennzeichnensten Bit-Ende umlaufen, während er dem Addierer 32 zugeführt wird. Der X-Akkumulator 30 führt seinen Inhalt ebenfalls dem Addierer zu. Das Summen-Ausgangssignal des Addierers wird in das kennzeichnenste Bit-Ende des Akkumulators durch eine NAND-Schaltung 38 zurückgeführt.

Ein serielles Register 34 von 5 bit dient als überlauf-Register. Wenn, während n-Verschiebeimpulsen die "Ermögliche Achsen-Überlauf "-Signalleitung 36 niedriges Potential annimmt, dient das Register 34 dazu, die NAND-Schaltung 38 zu sperren, mit der es verbunden ist und die NOR-Schaltung 40 zu öffnen. Das Summen-Ausgangssignal des Addierers 32 wird dann nicht länger in den X-Akkumulator abgeführt. Statt dessen wird das Summen-Ausgangs-3ignal über die jetzt geöffnete NOR-Schaltung 40 in das X-Überlaufregister 34 eingeführt. Durch Verändern des Zeitpunktes des

209632/0826

220303A

Auftretens des Signals auf der Leitung 36 kann der Akkumulator 30 zu einem Register variabler Länge gemacht werden.

Sobald das "Ermögliche Achsen-Überlauf"-Signal auf der Leitung niedrig wird, erscheinen 5 Verschiebeimpulse auf der Leitung 42, um das Überlaufregister 34 zu laden. Zu einem späteren Zeitpunkt erscheinen weitere 5 Verschiebeimpulse auf der Leitung 42, um die 5 Bits auf die Leitung 44, dem Ausgang des X-Uberlaufregisters 34 zu entladen. Die Erzeugung dieser Taktsignale wird weiter unten näher beschrieben.

Fig. 3 zeigt das Blockschaltbild eines Taktgenerators, der in dem Steuerungssystem gemäß der Erfindung verwendet wird.

Fig. 4a zeigt die AustrittsZeitpunkte der durch diesen Generator erzeugten Taktsignale.

Leidiglich zur Erläuterung und nicht als Einschränkung der Erfindung sei angenommen, daß die in dem DDI verwendeten Register je 25 Bit lang sind und daß die Verschiebefrequenz 1 MHz beträgt. Entsprechend bewirkt jeder Iterationsimpuls die Erzeugung eines Burstes von 25 Verschiebeimpulsen.

Der Taktgenerator in Fig. 3 umfaßt einen 4 MHz-Kristalloszillator 46, der 2 binäre Flip-Flops 48 un,d 50 ansteuert. Das Q-Ausgangssignal des ersten Teilers 48 ist ein Wellenzug von 2 MHz und das Q-Ausgangssignal des zweiten Teilers 50 ein Wellenzug von 1 MHz. Das l-MHz-Ausgangssignal dient dazu, fünf Flip-Flops 52,

209832/0826

5¹*, 56, 58 und 60 anzusteuern, die einen durch 28 teilenden Zähler bilden. Der Zähler umfaßt weiter eine NAND-Schaltung 62, die bewirkt, daß die 5 Flip-Flops, die normalerweise durch 32 teilen, durch 28 teilen. Dazu führt die NAND-Schaltung 62 die Ausgangseignale der Flip-Flops 5*\ und 56 zu den J-Eingängen des Flip-Flops 52 zurück, während eine NAND-Schaltung 64, deren Eingänge mit den ^-Ausgängen der Flip-Flops 52 und 56 verbunden sind, den K-Eingang des Flip-Flops 5^ speist.

Eine Zählung von 23 wird durch eine NOR-Schaltung 66 und eine AND-Schaltung 68 dekodiert. Die Eingänge der NOR-Schaltung 66 sind mit dem Q-Ausgang des Flip-Flops 52 und dem Q-Ausgang des Flip-Flops 54 verbunden. Ihr Ausgang ist mit einem Eingang der AND-Schaltung 68 verbunden. Die anderen erforderlichen Eingänge sind der Q-Ausgang des Flip-Flops 56 und die Q-Ausgänge der Flip-Flops 58 und 60. Das Ausgangesignal von der AND-Schaltung 68 wird dem Dateneingang eines 5 Bit-Schieberegisters 70 zugeführt. Schiebeimpulse werden über einen Inverter 72 aus dem 1 MHz-Ausgangssignal des Flip-Flops 50 abgeleitet.

Von jeder der mit A, B₄ C, D und E bezeichneten Stufen des 5 Bit-Schieberegisters wird ein Ausgangssignal abgenommen. Wenn das als TA bezeichnete OAusgangssignal (s. Pig. ¹O den Beginn eines Iterationszyklus bildet, dann haben die anderen Ausgangssignale des Schieberegisters, die mit TO, TB, TC und T24 bezeichnet werden, die in Fig. 4A dargestellte Lage (Zeitpunkt des Auftretens) zueinander.

209832/0826

Ein Flip-Flop 74 wird verwendet, um ein Verschiebe-Intervall TO-T24 von 25 Msec zu erhalten, während ein Flip-Flop 76 ein Intervall TO-Ti» erzeugt. Der Flip-Flop 74 ist ein JK-Flip-Flop, dessen Takteingang ein Taktsignal von 1 MHz zugeführt wird. Sein J-Eingang ist mit dem D-Ausgang des Schieberegisters 70 verbunden, während sein K-Eingang mit dem Α-Ausgang des Schieberegisters 70 verbunden ist. Am Q-Ausgang dieses Flip-Flops tritt das Intervall TO-T24 auf.

Dem Flip-Flop 76 wird ebenfalls ein Taktsignal von 1 MHz zugeführt und sein J-Eingang ist ebenfalls mit dem D-Ausgang des Schieberegisters 70 verbunden. Sein K-Eingang ist mit dem Q-Ausgang des Flip-Flops 56 in dem durch 28 teilenden Zähler verbunden. An dem Q-Ausgang des Flip-Flops 76 tritt das Intervall TO-T4 auf.

i
Ein Iterationszyklus dauert 28/!see. Die ersten zwei yUsec und die letzte JUßec jedes Zyklus sind Steuerzeiten, während die tatsächliche Verschiebung der Daten während des Verschiebeintervalls von 25 i/sec bewirkt wird.

Die Fig. 4A ist ein Taktdiagramm, das die relativen Auftrittszeitpunkte und Zeitdauern der verschiedenen durch die in Fig. 3 dargestellten Schaltung erzeugten Taktsignale zeigt. Es beginnt mit dem 2 MHz-Signal, von dem das 1 MHz-Signal und die TO, TB, TA, TC, T24, TO-T24 und T0-T4-Signale abgeleitet werden.

209832/0826

Die Fig. 4B zeigt die Zeitlage und die Dauer der 2T- und 3T-Taktsignale, die in den Schaltungen gemäß den Fig. 8A und 8B benötigt werden. Es sind dies 28 Alsec-Signale. Sie werden durch aufeinander folgende TA-Signale getaktet.

2T tritt auf bei Beginn der Operation beim Eingeben eines neuen Blockes von Befehlsdaten in das numerische Steuersystem. 3T tritt auf, wenn 2T endet. Am Ende von 3T, wie in der Fig. dargestellt j beginnt die Umrißbearbeitung.

Die Fig. 5 zeigt ein ausführlicheres Blockschaltbild eines Vorschub-Geschwindigkeits-Generators gemäß der Erfindung. Die Taktoder Verschiebeimpuls-Eingangssignale für die F-Integrand- und Akkumulator-Register kommen von einer NAND-Schaltung 78. Die beiden erforderlichen Eingangssignale für die NAND-Schaltung sind das 1 MHz-Taktsignal und der Impuls TO-T24. Der Ausgang der NAND-Schaltung 78 dient gleichzeitig als Takteingang für den Übertrag-Flip-Flop 23 des Addierers 22, dessen anderem Eingang der Übertrags-Überlauf C_n+1 ist. Ein Flip-Flop 80 empfängt ebenfalls äen Übertrag-Ausgang C₊₁ des Addierers 22. Dieser Flip-Flop wird abgefragt durch einen Vorschub-überlauf-Impuls auf der Hauptleitung 24 (von der Fig. 8), wie dies in Verbindung mit Fig. 2 beschrieben worden ist, der über einen Inverter 106 zugeführt wird. Der Zustand des abgefragten Flip-Flop 80 wird durch die Verbindung zwischen dem Q-Ausgang des Flip-Flop 80 und dem D-Eingang des Flip-Flop 82 auf diesen übertragen. Diese übertragung erfolgt am

209832/0826

- l4 -

Ende der Steuerzeit TA, was dadurch sichergestellt wird, daß das 1 MHζ-Taktsignal und das TA-Signal den Eingängen einer NAND-Schaltung 84 zugeführt werden.

Der Ausgang dieser NAND-Schaltung 84 dient dazu, den Übertrag-Flip-Flop 23 zurückzustellen und den Flip-Flop 82 zu takten.

Der NAND-Schaltung 86 werden als Eingang das 1 MHz-Taktsignal und ein TB-Signal zugeführt. Der Ausgang der NAND-Schaltung 86 dient dazu, den Flip-Flop 80 zurückzustellen. Diese Zurückstellung erfolgt während der zweiten Hälfte des TB-Impulses. Der Flip-Flop 82 wird während des TOIntervalls zurückgestellt, das seinem Rückstelleingang über einen Inverter 108 zugeführt wird.

Die Vorschub-Geschwindigkeitszahl wird in das F-Integrandenregister 18 von einer Quelle 87 übertragen, und zwar in Abwesenheit eines Übertragungssignals (von einer Quelle 89), das einem Inverter 88 zugeführt wird, das es der AND-Schaltung 90 ermöglicht, die auf einer F-Datenleitung empfangenen Daten durch eine NOR-Schaltung 94 dem Dateneingang D des Integranden 18 zuzuführen. Um die Daten des Integrators 18 umlaufen zu lassen, wird die AND-Schaltung 92 durch das überträgungssignal betätigt und ihr Ausgang wird der NOR-Schaltung 94 zugeführt. Der Ausgang des Integranden 18 wird der NAND-Schaltung 96 zugeführt, deren Ausgang dem Addierer 22 und der AND-Schaltung 92 zugeführt wird. Ein "Schnell 3T¹¹-Signal (s. Fig. 8), das auf der Leitung 98 erscheint, dient dazu,, den Rezirkulationspfad des F-Integranden dazu zu zwingen, "1" zu werden (to become ones). Dies tritt auf in Anwesenheit des "Schneller-Durchlauf"-Codes.

Es sei darauf hingewiesen, daß die Daten im Integranden- und Akkumulator-Register in ihrem falschen Zustand sind, d.h., daß alle Nullen als Einsen und alle Einsen als Nullen dargestellt sind. Ein mit dem Dateneingang des Integranden-Registers verbundener Inverter 100 erzeugt die wahren F-Integranden-Register-Daten, wie dies weiter unten näher erläutert wird, dient also zur Normalisierung. Weiter wandelt der Ausgang der NAND-Schaltung 96 die falschen Daten vom Register für den Addierer in ihre wahre Form um.

Wenn es erwünscht ist, den Inhalt des Akkumulators 20 zu löschen, wird ein Akkumulator-Löschsignal (von einer Quelle 93) der NAND-Schaltung 102 zugeführt, wodurch ausschließlich Einsen in den Akkumulator eingespeichert werden. Das Ausgangssignal des Akkumulators wird durch einen Inverter 104 von seinem falschen Zustand in den richtigen Zustand konvertiert, wozu der Inverter zwischen dem am wenigsten kennzeichnenden Bit-Ausgang des Akkumulators und dem Eingang des Addierers 22 eingeschaltet ist.

Um eine Iteration zu erreichen, wird ein als "Schwingung f " bezeichnetes Signal (von einer Quelle 95) für das Intervall TO-T24 dem Eingang Al, A2 des Addierers 22 zugeführt. Als Folge davon wird der A--Eingang des Addierers wirksam gemacht und die Summe vom Integranden und Akkumulator erscheint am Σ-Ausgang des Addierers und wird in das vordere, oder kennzeichnenste Bit-Ende des Akkumulators eingeführt. Gleichzeitig wird der Integrand durch die Torschaltungen 96, 92 und 9*\ rezirkuliert. Wird dem Al-, A2-Eingang des Addierers 22 kein Impuls zugeführt, so bleibt der Ein-

209832/0826

gang auf hohen Potential und die Daten sowohl im Integranden als auch im Akkumulator rezirkulieren unverändert. D.h., es tritt keine Addition auf und die Inhalte beider Register zirkulieren solange, bis die mit dem Al-, A2-Eingang verbundene Leitung während des darauffolgenden To-T24 Intervalls niedriges Potential annimmt. Der DDI zirkuliert daher alle 28 yUsec, da das TO-T24 Signal einmal alle 28 Asec auftritt.

Die Fig. 6A und 6B zeigen das ausführliche Blockschaltbild des Umriß-Generators. Wie oben bereits erwähnt, enthält der Umriß-Generator ein Integranden-Register 28 und ein Akkumulator-Register 30, deren Ausgänge mit einem Addierer 32 verbunden sind. Der Addierer 32 enthält einen Übertrag-Flip-Flop 33. X-Achsen-Daten von einer Quelle 101 werden über eine AND-Schaltung 103 in den X-Integranden eingeführt. Diese Schaltung wird durch das Ausgangssignal eines Inverters 105 betätigt, wenn dieses in Antwort auf ein ihm zugeführtes "Ubertragungs"-Signal niedriges Potential annimmt. Das Ausgangssignal einer AND-Schaltung 103 wird über eine NOR-Schaltung 107 dem Dateneingang des X-Integranden in seiner kennzeichnensten Bit-Position zugeführt. Ee sei darauf hingewiesen, daß die dem Integranden zugeführcten Daten weiter einem Inverter 109 zugeführt werden, um "wahr" gemacht zu werden und um die Anzahl der führenden Nullen zu bestimmen, wie dies weiter unten näher beschrieben wird.

Der X-Integrand zirkuliert seinen Inhalt durch eine NOR-Schaltung 111, deren Ausgang mit dem A^-Eingang des Addierers 32 und mit den Eingang einer AND-Schaltung 113 verbunden ist. Dem anderen Eingang

209832/0826

der AND-Schaltung 113 wird ein "übertragungs"-Signal von einer Quelle 115 zugeführt. Bei Anwesenheit des "übertragungs"-Impulses wird die AND-Schaltung 113 betätigt und die Daten können in das Integranden-Register zurück zirkulieren. Wird es gewünscht, den Inhalt des Integranden zu löschen, so nimmt ein "Lösch-Integrand⁰ Signal niedriges Potential an. Dieses Signal niedrigen Potentials von einer Quelle 117 wird einem Inverter 119 zugeführt, dessen Ausgangssignal der NOR-Schaltung 111 zugeführt wird. Das Eingangssignal der NOR-Schaltung bleibt hoch und bewirkt so, daß nur Einsen in den Integranden transferiert werden.

Ein von dem Vorschub-Geschwindigkeits-Generator empfangenes ¹¹ Iteration-Umrißgenerator"-Signal auf der Leitung 26 (diese Leitung nimmt niedriges Potential an) ermöglicht es, eine Iteration durchzuführen. Wenn das Signal auf der Leitung 26 den Addierer wirksam macht, kann eine Addition stattfinden. Anderenfalls zirkulieren das Integranden-Register und der X-Akkumulator nur ihren Inhalt, auf eine Art und Weise, die der oben für den Vorschub-Geschwindigkeits-Generator DDI beschriebenen Art und Weise ähnlich ist. Die durch den Addierer 32 gelieferte Summe wird durch eine NAND-Schaltung 110 in den Akkumulator zurückgeführt, solange als das "Lösche-Akkumulator"-Signal, das von einer Quelle 12 zugeführt wird, und das "Ermögliche Achse"-Signal (von Fig. 8) beide hohes Potential haben. Das "Lösehe-Akkumulator"-Signal nimmt niedriges Potential an, um lauter Einsen in den X-Akkumulator einzuführen, wodurch dessen Inhalt gelöscht wird.

/noon

Sobald das "Ermögliche Achsen-Überlauf"-Signal (von Fig. 8) niedriges Potential annimmt, wird die NAND-Schaltung 110 unwirksam gemacht und die NOR-Schaltung 112 wird wirksam gemacht, um die Ausgangssumme vom Addierer 32 in den Dateneingang eines 5 Bit-Schieberegisters 114 einzuspeisen. Als Folge davon enthält der Akkumulator 30 einen Bruchteil der Summe« während das 5 Bit-Überlauf-Register 114 den gesamten Teil der Summe enthält. Die Zeit des Auftretens des Taktsignals auf der Leitung 36 ("Ermögliche Achsen- Überlauf" von Fig. 8) bestimmt die Anzahl der Bits, die als Rest oder Bruchteil der Summe genommen werden und macht somit den Akkumulator zu einem Register variabler Länge.

Wie dies bei dem Vorschub-Qeschwindigkeits-DDI der Fall war, enthalten beide Register 28 und 30 falsche Daten. Der überlauf-Verschiebeimpuls auf der Leitung 42 liefert, über den Inverter Il6 Verschiebeimpulse für das Schieberegister 114. Sobald die Leitung 36 niedriges Potential annimmt, erscheint auf der Leitung ein Burst von 5 Verschiebeimpulsen. Weitere 5 Verschiebeimpulse erscheinen auf der Leitung 42 während der Zeit TO-T4, wodurch der Inhalt des 5 Bit-Schieberegisters ausgeschoben wird. Die NAND-Schaltung II8 wird duroh ein K)-T4-Signal wirksam gemacht, um die Ausgangsgröße des 5 Bit-Schieberegisters zu transferieren. Die Ausgangsgröße der NAND-Sohaltung II8 bildet ein "Überlauf"-Signal, das einem Inverter 120 und einer NOR-Schaltung 122 in Fig. 6B zugeführt wird.

209832/0826

Taktsignale zum Verschieben des Integranden- und Akkumulator-Registers werden über das TO-T24 Intervall über eine NAND-Schaltung 123 erzeugt, der weiter das 1 MHz-Taktsignal zugeführt wird. Der Übertrags-Flip-Flop 33 wird durch das Ausgangssignal einer NAND-Sehaltung 125 bei Anwesenheit eines TA-Signals und eines 1 MHz-Taktsignals zurückgestellt.

Ein abwärts zählendes Schieberegister 124 in Fig. 6B wird mit der X-Integranden-Zahl von dem Inverter 109 in Fig. Sk geladen. Die X-Integranden-Zahl repräsentiert die gewünschte Strecke, um die sich das Werkzeug der Maschine entlang der X-Achse bewegen soll. Zum Laden wird die X-Integranden-Zahl einer AND-Schaltung 128 zugeführt, die wirksam gemacht wird, wenn ein "Lade"-Signal von einer Quelle 129» das einem Inverter 126 zugeführt wird, niedriges Potential annimmt. Das Ausgangssignal der AND-Schaltung 128 wird einer NOR-Schaltung 132 zugeführt. Das Ausgangssignal der NOR-Schaltung wird einem Inverter lj>k zugeführt, dessen Ausgangssignal einer exclusiven OR-Schaltung 136 zugeführt wird. Das Ausgangs dieser exclusiven OR-Schaltung 136 wird einer NAND-Schaltung 166 zugeführt, deren Ausgangssignal dem Dateneingang des AbwärtsZählers 124 zugeführt wird.

Der Abwärtszähler 124 ist ein 25 Bit-Schieberegister, das während des TO-T24 Intervalle durch das ihm über eine NAND-Schaltung 138 - zugAhrte 1 MHe-Taktsignal verschoben wird. Die NAND-Schaltung 138 βpelet auch den Takteingang eines Borge-Flip-Flops 146. Sobald das Schieberegister 12H verschoben wird, wird sein Ausgangs- ,£ signal dem Inverter I68 zugeführt, dessen Ausgangisignal seinerseits der AND-Schaltung 130 zugeführt wird. Die AND-Schaltung 130

209832/086

ltung 0983

g 3 ugf 209832/0826

wird betätigt, wenn das "Eade""-Signal von einer Quelle 129 hohes Potential annimmt. Das Ausgangssignal der AND-Schaltung 130 wird der NOR-Schaltung 132 zugeführt, deren Ausgangssignal sowohl dem Inverter 134· als auch einer AND-Schaltung 142 zugeführt wird. Ob die AND-Schaltung 142 wirksam wird, hängt von dem Ausgangssignal einer exclusiven OR-Schaltung 139 ab.

Der überlauf vom Umriß-Generator DDI bildet ein Eingangssignal für die exclusive-OR-Schaltung 139 und wird auch einer AND-Schaltung 140 zugeführt. Das Ausgangssignal von der AND-Schaltung 140 wird einer NOR-Schaltung 144 zugeführt. Eine weitere AND-Schaltung 142 empfängt das Ausgangssignal sowohl der NOR-Schaltung 132 als auch das Ausgangssignal der exclusiven OR-Schaltung 139. Die NOR-Schaltung 144 empfängt die Ausgangssignale der AND-Schaltungen 140 und 142. Das Ausgangssignal der NOR-Schaltung wird dem D-Eingang des Flip-Flop 146 zugeführt. Der Flip-Flop 146 wird durch jeden 1 MHz-Taktimpuls von der NAND-Schaltung 172 während des TA-Intervalls in seinen eingestellten Zustand gebracht.

Die beschriebene logische Anordnung bildet eine serielle binäre Subtraktionsschaltung, in der jedesmal dann, wenn überlauf auftritt, die Zahl im Abwärtszähler um den richtigen Betrag erniedrigt wird. Dies geschieht dadurch, daß das "Überlauf-Signal von der NAND-Schaltung 118 (Fig. 6A) so getaktet wird, daß es während

209832/0826

des TO-T4-Impulsintervalles auftritt, in welchem Intervall auch die korrespondierenden binären Bits in der Zahl im X-Abwärtszähler ausgeschoben werden. Bevor eine Subtraktion durchgeführt wird, wird der Borge-Flip-Flop,146 während der Steuerzeit TA am

P.-Eingang gelöscht, wodurch am Q-Ausgang (Kein Borgen) ein nied-J

riges Potential auftritt. Der aus den Schaltungen 134, 136, 139» 140, 142, 144 und 146 bestehende binäre Subtrahierer arbeitet entsprechend der folgenden Wahrheitstabelle, um A-B zu erzeugen.

Min. A	Subtr.3	Borgen Ein	Differ.	Borgen Aus
O	0	O	0	0
0	0	1	1	1
O	1	0	1	1
O	1	1	0	1
1	0	0	1	O
1	0	1	0	0
1	1	0	O	0
1	1	1	1	1

Der Minuend A wird am Ausgang der NOR-Schaltung 132 als A und der Subtrahend B (die Überläufe vom Umrißgenerator) am Ausgang der NOR-Schaltung 122 als B erzeugt. Die Differenz erscheint am Ausgang der Schaltung 136 (wahr), wogegen ein "Borgen Aus" am Ausgang der Schaltung 144 (falsch) erscheint. Das "Borgen Aus'^u Signal wird dann in dem Flip-Flop 146 verzögert und dem nächsthöheren Bit in den Schaltungen 139 und 140 als "Borgen Ein¹¹-Signal zugeführt.

Die Flip-Plope 148, I50 und 152, sowie die Schaltungen 154, 156 und 158 prüfen zusammen mit dem Inverter 160 den Inhalt des Ab-

209832/0826

wärtszählers aufuX<O,AX = 0,^Χ<0. Im einzelnen prüft der Flip-Flop 148 auf Nullen in den Bits O bis 23. Dieser Flip-Flop wird während<fes TA-Intervalls voreingestellt, indem ihm ein Ausgangssignal von einer NAND-Schaltung 172 zugeführt wird, der das TA-Signal und das 1 MHz-Signal zugeführt werden. Während des TO-T24-Tntervalls werden dem C-Eingang dieses Flip-Flops 1 MHz-Taktimpulse zugeführt. Der D-Eingang dieses Flip-Flops ist mit einer NOR-Schaltung 154 verbunden, deren einer Eingang mit dem Q-Ausgang des Flip-Flops und dessen anderer Eingang mit dem Ausgang der exclusiven OR-Schaltung I36 (Differenz) verbunden ist. Die exolusive OR-Schaltung I36 liegt in dem Rezirkulationspfad des AbwärtsZählers 124. Wenn am Ausgang der exclusiven OR-Schaltung 136 ein 1 Bit-Signal erscheint, wird der Flip-Flop 148 in seinem rückgestellten Zustand getaktet. Befindet sich der Flip-Flop einmal in diesem Zustand, so wird er über die Verbindung von seinem Q-Ausgang und der NOR-Schaltung 154 gesperrt. Mit anderen Worten heißt dies, daß der Flip-Flop 148 nur dann voreingestellt bleibt, wenn die Datenfolge von der Schaltung 136 von TO bis T23 keine logische Eins enthält. ' ^y

Die Flip-Flops I50 und 152 werden durch einen T24-Taktimpuls getaktet, der ihren C-Eingängen über einen Inverter I60 zugeführt wird. Als Folge davon speichert der Flip-Flop 15Ο die Daten, die während T24 an der Schaltung 136 anwesend sind. Da der T24-Taktimpuls mit der höchsten Bit-Position (Vorzeichen-Bit) koinzidiert, wird der Flip-Flop 150 eingestellt, wenn eine Eins in der höchsten Bit-Position anwesend ist, und zeigt so an, daß in den

209832/0826

Abwärtszähler (ΔΧ*Ο) gerade eine negative Zahl eingeführt worden ist. Der Flip-Flop 152 prüft auf eine Null in der höchsten Bit-Position der Daten, die von der Schaltung 136 kommen und über die NOR-Schaltung 156 zugeführt werden; zusätzlich wird der Status des Flip-Flops 148 der NOR-Schaltung 156 zugeführt. Als eine Folge davon wird der Flip-Flop 152 nur dann eingestellt, wenn alle 25 Daten-Bits Nullen enthalten (4X = 0).

Das Ausgangssignal der NAND-Schaltung 158 nimmt hohes Potential an wenn der Flip-Flop I50 (AXCO) oder der Flip-Flop 152 (ΔΧ = 0) hohes Potential annehmen (hochgehen). Das Ausgangssignal der Schaltung 158 (AäCO) blockiert die NOR-Schaltung 122, die ihrerseits die NAND-Schaltung 162 dagegen sperrt, Überläufe dem Servo zuzuführen.

Ist'der Flip-Flop 150 eingestellt (ΔΧ4.0), tritt eine Übermodulation des Servo auf. Dabei ist zu beachten, daß die negative Zahl im Abwärtszähler den Betrag der Übermodulation bestimmt. Wird diese negative Zahl ebenfalls dem Servo-Motor zugeführt, tritt eine Modulation in umgekehrter Richtung auf, die die Übermodulation kompensiert.

Um dies zu erreichen, ist der Q-Ausgang des Flip-Flops 150 mit der NAND-Schaltung 164 verbunden. Das zweite Eingangssignal der Schaltung 164 wird von dem LSB des AbwärtsZählers abgenommen (der Inverter I68 liefert die wahren Daten an seinem Ausgang).

209832/0826

Als Folge hiervon wird der Inhalt des AbwärtsZählers (der eine negative Zahl enthält) dem Servo zugeführt.

Weiter ist der ^-Ausgang des Flip-Flops 15O mit der NAND-Schaltung 166 verbunden. Der Abwärtszähler wird daher dadurch gelöscht, daß man lauter Einsen in den MSB einführt, wogegen der oben erwähnte negative Inhalt den Abwärtszähler über den LSB verläßt. Die negative Zahl wird daher nur dem Servo zugeführt.

Nachdem der Abwärtszähler gelöscht worden ist, spricht der Flip-Flop 152 an, um anzuzeigen, daß die Bewegung vollständig ist (AX = 0).

Der Abwärtszähler kann auch von einer äußeren Quelle gelöscht werden, indem man dem mittleren Eingang der NAND-Schaltung 166 ein niedriges Potential zuführt.

Fig. 7A und 7B dienen dazu, zu erläutern, zu welchen Zeitpunkten die Vorschub-Überlauf-Impulse auf der Leitung 24, die "Ermögliche Achsen-Überlauf'-Impulse auf der Leitung 36 und der Überlauf-Vers chiebe- Impulse auf der Leitung 42 auftreten. Eine Schaltung zum Erzeugen dieser Impulse ist in Fig. 8 dargestellt.

In Fig. 7A sind die entsprechenden Taktsignale 24, 36 und 42 in Relation zu den Inhalten der Vorschub- und Achsen-Integranden dargestellt. Die Bbtzeitachse erstreckt sich von rechts nach links, so wie die Daten verschoben werden, LSB zuerst. Um diese Taktsignale zu erläutern, wird das Blockdiagramm der Fig. 1 ver-

209832/0826

wendet, um die Gleichung

⁷Au₃ ' ^fO ■ D · ^D
zu schreiben.

V ist darin die gewünschte Geschwindigkeit in cm/mi und V-die tatsächliche Ausgangsgeschwindigkeit. Es ist der Zweck der Normalisation, V. = V zu machen. Nimmt man an, daß die Achsen-

-4

entfernung D in 10 cm ausgedrückt wird, und die Vorschubgeschwindigkeitszahl V/D in 10 ^ l/min ausgedrückt ist und berücksichtigt man, daß die Integranden- und Akkumulator-Register 25 Bit lang sind, ergibt sich mit f_Q = 35,71^285 kHz (1/28 yasec):

V . IQ^ . D . 10 . N (Impulse pro Sekunde)

Wird lediglich der überlauf eines 25 Bit-Akkumulators berücksichtigt, so wirkt der Akkumulator als ein Teiler mit dem Paktor 2²⁵.

Bezieht man diese Gleichung auf cm/sec, so ergibt sich ^VAus ^{= 35}'⁷" V.10³ . 10^ . 60 .N

9
= 2,14... -V-^⁰T₇T . N ; 10⁹** 0,93 . 2³°

'- 2,14... -0,93 . V . 2^ . N

209837/Π826

= 2.0 · V · ^₅₇T . N

^>VAus ^=V · fl9 · ^N

'^VAus ^{= V} <^mit N = 2¹⁹)

Aus dieser Berechnung ergibt sich, daß die Registerlänge der Vorschub- und Achsen-Akkumulatoren auf insgesamt 19 Bit verringert werden muß, um eine Multiplikation mit 2 * zu erhalten. In dem Beispiel nach Fig. 7A verringert der 7 Impulse vor dem Ende des Verschiebeintervalls auftretende Vorschub-Überlauf-Impuls den Vorschub-Akkumulator um 7 Bit. Die Überläufe für die Achse werden 12 Impulse vor dem Ende des Verschiebezyklus genommen und verkürzen so den Achsen-Akkumulator um 12 Bit, so daß sich insgesamt eine Normalisation von 19 Bit ergibt.

Es ist zu beachten, daß das Auftreten des Taktsignals 24 von der Amplitude des f-Integranden abhängig ist. Da nur 1 Bit überlauf von dem f-Akkumulator genommen wird, muß das Taktsignal nach der kennzeichnensten "1" des f-Integranden auftreten. Um die höchst mögliche Normalisation zu erreichen, wird, wie dies in Fig. 7A dargestellt ist, das Signal 24 unmittelbar hinter dem kennzeichnensten "1" des f-Integranden angeordnet, wodurch die

•7

Ausgangsfrequenz des Vorschub-Generators mit 2 multipliziert wird.

209832/0826

Nachdem die Normalisierung für den Vorschub-Generator (in dem gegebenen Beispiel 7 Bit) spezifiziert ist, wird das Taktsignal 36 erzeugt, um die Normalisation auf 19 Bit zu ergänzen. Aus dem Beispiel in Fig. 7A kann ersehen werden, daß die effektive Bit-Länge des Achsen-Akkumulators (Rest) kleiner ist als die Gröfte des Achsen-Integranden, der mehrfache Bit-Überläufe erzeugt. Die Überlauf-Verechiebe-Impulsleitung 42 steht zu der Signalleitung 36 in der in Pig. 7A gezeigten Beziehung.

Die Fig. 7B erläutert die Normalisierung für einen "Schneller Durchlauf"-Gode fO. Nachdem festgestellt ist, daß der Inhalt des f-Integranden gleich Null ist, wird er durch lauter "1" ersetzt. Das Auftreten der Taktsignalfolge 24 ist ohne Bedeutung. Da ein Zählgerät die Vorschub-Normalisierung auf eine Zählung von 18 begrenzt, sind die Impulse der Folge 24 definiert, wie dies in Fig. 7B gezeigt ist.

Die Normalisierung des Achsen-DDI ist unabhängig von der Vorschub-Normalisierung. Das Taktsignal 36 nimmt niedriges Potential an zwei Verschiebeimpulse vor der kennzeichnensten "1" des Achsen-Integranden. Diese Normalisierung führt zu einer schnellen Durchlaufgeschwindigkeit von 425 bis 850 Impulsen/min abhängig von dem Datenmuster des Integranden.

In den Fig. 8A und 8B ist eine Schaltung gezeigt, die die in den Fig. 7A und 7B erläuterten Taktsignale erzeugt. Jedesmal, wenn neue Daten in den f- und X-Integranden übertragen werden, wird ein Taktsignal 2T (Leitung 174) zugeführt.

209832/0826

Dieses.Signal dauert einen Rezirkulationszyklus (28 Asec). Anschließend an das 2T-Signal wird ein weiteres Taktsignal 3T einer Leitung 176 zugeführt. Dieses Signal ist ebenfalls 28 jisec lang (s. die F. HB für die Signale 2T und 3T). Während des 2T-Intervalls werden die führenden Nullen in dem f-Integranden in einem durch 25 teilenden Zähler gezählt, der aus zwei in Kaskade geschalteten, durch 5 teilenden Zählschaltungen 178 und 180 aufgebaut ist. Der Zähltakt wird dadurch erzeugt, daß man das 1 MHz-, das 2 MHz- und die TO-T2i-Signale einer NAND-Sehaltung 182 zuführt. Das Ausgangssignal dieser Schaltung wird einem Inverter 194 zugeführt, dessen Ausgangesignal einer AND-Schaltung 192 zugeführt wird. Das f-Integranden-Datensignal betätigt die AND-Schaltung 192t Die f-Integranden-Daten werden einer NAND-Schaltung zugeführt, die durch den 2T-Taktimpuls betätigt wird. Das Ausgangssignal der NAND-Schaltung 186 wird durch einen Inverter 190 invertiert und der AND-Schaltung 192 zugeführt. Das Ausgangssignal der AND-Schaltung 192 wird einer NOR-Schaltung I96 zugeführt, deren Ausgangssignal durch einen Inverter I98 invertiert wird und dem Rückstelleingang der durch 5 teilenden Zähler 178 und 180 zugeführt. Somit werden jedesmal dann, wenn eine "O" in den f-Integranden-Daten erscheint, die Zähler 178 und I80 über den Eingang durch die NAND-Sehaltungen 186, I88 und die NOR-Schaltung 184 um 1 weitergestellt j jedesmal dann, wenn eine 1 erscheint werden die Zähler zurückgestellt. Ein zweites Eingangssignal für die NOR-Schaltung 196 wird von dem Ausgang einer AND-Schaltung abgenommen, deren Eingänge sowohl das 2T- als auch das TB-Signal zugeführt werden.

209832/0826

Da die Daten den Zählern seriell zugeführt werden, das am wenigsten kennzeichnende Bit zuerst, ist die Stellung der Zähler 178 und 18O nach einem 2T-Intervall kennzeichnend für die Zahl der führenden Nullen in dem f-Integranden. Betrachten wir das in Fig. 7A gegebene Beispiel, so enthält der Zähler am Ende des 2T-Intervalls eine Zählung von 7·

Wenn der Zähler I78, I80 bis I7 zählt, wird dies durch die NAND-Schaltung 210 festgestellt. Das Ausgangssignal der NAND-Schaltung 210 stellt über die NAND-Schaltung 212 den Flip-Flop 204 ein, der die NAND-Schaltung I88 unwirksam macht und dadurch die Zählung der führenden Nullen beendet. Dies begrenzt die Normalisierung der Vorschub-Geschwindigkeit auf maximal 18 Stellen. Das 2T-Intervall bewirkt, daß ein Inverter 200 einer NOR-Schaltung 202 ein Signal niedrigen Potentials zuführt. Das Ausgangssignal dieser NOR-Schaltung 202 gibt den Rückstelleingang des Flip-Flops 204 frei. Als Folge davon kann der obere Eingang der NAND-Schaltung 188 nur während des Intervalls 2T und nach dem Erreichen der Zählung von 18 unwirksam gemacht werden.

Außer dem 2T-Intervall empfangen die beiden Zähler I78 und I80 25 Impulse pro Iteration; ihr Zyklus dauert also 28 Mseo. Da die Zähler auf eine Zählung von 7 voreingeetellt sind, entsprechend dem Beispiel der Fig. 7A, laufen 3ie bei der nächsten Iteration nach 18 Verschiebeimpulsen über. Ein solcher überlauf wird durch eine NAND-Schaltung 206 festgestellt, deren Ausgangssignal

209832/0826

einer NOR-Schaltung 208 zugeführt wird. Dem anderen Eingang der Schaltung 208 wird der Impulszug von der NAND-Schaltung 182 zugeführt. Das Ausgangssignal der NOR-Schaltung 208 bildet den Vorschub-Überlaufimpuls, der der Leitung 24 zugeführt wird.

Von den kreuzgekoppelten NAND-Schaltungen 214 und 216, die praktisch eine Flip-Flop-Schaltung bilden, wird ein "Schneller Durchlauf "-Code festgestellt. Zur Steuerzeit 2T. TB führt die NAND-Schaltung 220 ihr Ausgangssignal der NAND-Schaltung 214 zu und bringt dadurch den FO-Ausgang des Flip-Flops auf hohes Potential. Die NAND-Schaltung 218, der als ein Eingangssignal des Taktausgangssignal vom Inverter 194 und als anderes Eingangssignal das Ausgangssignal des Inverters 190 zugeführt wird, erzeugt immer dann ein Ausgangssignal, wenn während des Intervalls 2T in der f-Integrandenzahl eine 1 erscheint. Das Ausgangssignal der NAND-Schaltung 218 wird der NAND-Schaltung 216 zugeführt und bewirkt dort ein FT)-Aus gangs signal. Somit stellt eine einzelne 1 in der Integranden-Nummer die Flip-Flops 214, 216 ein, so daß ihr FO-Ausgang hohes Potential annimmt und so die Tatsache anzeigt, daß ein"8chneller-Durchlauf"-Code nicht anwesend ist.

Wird eine Vorschubzahl festgestellt, die nicht Null ist, wie dies in dem in Fig. 7A erläuterten Beispiel der Fall ist, tritt die Normalisierung des Achsen-Integranden DDI während der Zeit 3T auf. Ein zweiter Zähler, der aus zwei durch 5 teilenden Zählern 222 und 224 besteht, wird betätigt. Zählimpulse werden ihm von einer AND-Schaltung 226 zugeführt, die Taktimpulse empfängt. Das Ausgangssignal der AND-Schaltung 226 wird einer NOR-JS ehaltung 228 zuge-

209832/0828

führt, deren Ausgangssignal eine weitere NOR-Sehaltung 230 steuert, deren Ausgangssignal das zu zählende Eingangssignal der Zähler 222 und 224 bildet. Ob die AND-Schaltung 226 Taktimpulse durchlassen kann oder nicht, wird durch den Zustand des Flip-Flops bestimmt, der aus zwei kreuzgekoppelten NOR-Schaltungen und 234 besteht, deren Ausgangssignal einer NAND-Schaltung 236 zugeführt wird, deren Ausgangssignal seinerseits die AND-Schaltung 226 betätigt. Das andere Eingangssignal der NAND-Schaltung 236 ist ein 3T-Impuls. Der NOR-Flip-rFlop 232, 234 wird durch das Ausgangssignal eines Überlauf-Flip-Flop 238 eingestellt, der betätigt wird, wenn der Zähler 178, I80 überläuft.

Während des Betriebes wird der Achsen-Zähler 222, 224 während 3T auf das Komplement der Zählung des Vorschubzählers 178, I80 voreingestellt. Es sei daran erinnert, daß der Vorschubzähler während 2T auf eine Zählung von 7 voreingestellt war, und daß er mit 3T zu rezirkulieren beginnt, es also während 3T 18 Impulse braucht, damit der Flip-Flop 238 einen überlauf feststellen und den NOR-Flip-Flop 232, 234 einstellen kann. Wenn der NOR-Flip-Flop 232, 234 eingestellt ist, wird die AND-Schaltung 226 unwirksam gemacht. Zu diesem Zeitpunkt weist der Achsen-Zähler 222, eine Zählung von 18 auf. Nachdem das 3T-Intervall beendet ist, wird dem Achsen-Zähler 222, 224 durch Wiederbetätigen der AND-Schaltung 226 eine dynamische Rezirkulation ermöglicht.

Aus der Erläuterung der Fig. 7A ergibt sich, daß das "Ermögliche Achsen-überlauf"-Signal auf der Leitung 36 12 Impulse vor dem Ende eines Verschiebezyklus (oder 13 Impulse nach dem Beginn eines

2 0 9832/0828

Verschiebezyklus) auftreten muß. Da der Achsen-Zähler 222, 224 auf eine Zählung von 18 voreingestellt worden ist, läuft er über nachdem 7 Verschiebeimpulse zugeführt worden sind und beginnt danach erneut zu zählen. Durch Dekodieren, wenn erneut 5 gezählt worden ist, werden insgesamt 12 Verschiebeimpulse gezählt. Eine Zählung von 5 wird durch NOR-Schaltungen 238 und 240 und eine NAND-Schaltung 242 dekodiert, deren Eingänge mit den Ausgängen der Zähler 222, 224 verbunden sind. Das Ausgangssignal der NAND-Schaltung wird dem D-Eingang des Flip-Flops 244 über eine NAND-Schaltung zugeführt. Der Flip-Flop 244 wird in seinen eingestellten Zustand gesteuert und entfernt dadurch das Signal hohen Potentials oder "Ermögliche Achsen-Überlauf"-Signal von der Leitung 36. Damit kann der Achsen-Überlauf auftreten.

Die Normalisierung für den "Schneller Durchlauf"-Code verläuft anders. Der Achsen-Zähler 222, 224 wird entsprechend der Zahl der führenden Nullen im Achsen-Integranden voreingestellt. Nach dem Feststellen des F0-Co4es, der durch den Ausgang des NAND-Flip-Flops 214, 216 gebildet wird, werden die NAND-Schaltungen 250, 252 und 254 betätigt. Diese NAND-Schaltungen dienen dazu, alle Achsen gleichzeitig zu prüfen. Der Achsen-Zähler 222, 224 wird für eine 0 in der Datenfolge für alle Achsen nach vorn gestellt und für eine 1 in der Datenfolge einer der Achsen zurückgestellt. Dies geschieht während der 3T-Beit. Ein Inverter 256 betätigt die NOR-Schaltung 258, die dann eine 1 der AND-Schaltung 260 zuführen kann, deren anderem Eingang Taktimpulse zugeführt werden. Das Ausgangssignal der AND-Schaltung 260 wird einer NOR-Schaltung 262 zugeführt.

209832/0826

Ihr Ausgangssignal wird über einen Inverter 264 zugeführt, dessen Ausgangssignal die Zähler 222, 22¹I jedesmal, wenn eine Eins erscheint, zurückstellt. Jedesmal, wenn eine Null erscheint, betätigt die NOR-Schaltung 258 die NOR-Schaltung 230, die dann einen zu zählenden Taktimpuls zu dem Zähler durchläßt. Die AND-Schaltung 266 erzeugt ein Ausgangssignal, das den Zähler während der fl.
TB-Zeit zurückstellt. Die Normalisierung ist begrenzt auf eine
Zählung von 20, indem das Ausgangssignal der 20.Zählung des Zählers 222, 224 (D-Ausgang von 224) einer NOR-Schaltung 268 zugeführt wird. Der andere Eingang der Schaltung 268 ist mit dem
PO-Ausgang des Flip-Flop 214,. 216 verbunden. Das Ausgangssignal
der NOR-Schaltung 268 wird der AND-Schaltung 270 zugeführt und
bewirkt so, daß sie gesperrt wird, so daß die Taktimpulse nicht
mehr länger den Zähler durch die NOR-Schaltungen 228 und 230 zugeführt werden können, um seine Zählung zu erhöhen. Durch eine
NAND-Schaltung 272 wird in Antwort auf das FO-Ausgangssignal des Flip-Flop 2a4, 216 und ein 3T-Signal ein "Schnell 3T"-Signal erzeugt. Das "Schnell 3T"-Signal ersetzt die Vorschub-Jntegranden-Zahl mit lauter Einsen. Ei«gewünschter "Schneller Durchlauf"-Bereich wird bestimmt durch Auswählen einer bestimmten Zählstufe des Zählers 222, 224 in der NAND-Schaltung 296. Zum Beispiel dekodieren der Inverter 294 und die NAND-Schaltung 296 die Stellung für 22 des Zählers 222, 224 für einen Bereich von 425 bis 800 Impulsen pro Minute, abhängig von dem Datenmuster des Integranden.

209832/0826

Die Fig. 7B zeigt das Signalmuster für den Bereich von 425 bis Impulsen pro Minute. Der Integrand enthält 9 führende Nullen und erreicht die Zählung von 9 während 3T. Während der nächsten Zyklen muß der D-Eingang des Flip-Flop 244 nach dem 13. Verschiebeimpuls wirksam gemacht werden. Der Zähler hat dann eine Zählung von (9 + 13) 22 erreicht. Die NAND-Schaltung 296 dekodiert daher die Zählstufe 22. Durch Dekodieren fällt z.B. die Leitung 36 der Zählstufe 24 zwei' Impulszeiten später auf niedriges Potential und liefert so einen Bereich von 106,25 bis 212,5 Impulsen pro Minute.

Die Geschwindigkeiten werden aufgrund der Tatsache berechnet,daß ein einzelnes Bit mit einer· Wiederholungsfrequenz von 33»333 kHz 200 Impulse pro Minute mit einer Auflösung von 10 cm/Bit liefert.

33*333 . IQ^ . 60 = 200 Impulse pro Minute

10"

Die gemäß diesem Beispiel für dieses System erreichte Wiederholungsfrequenz beträgt 35,714 kHz (i/28 ttsec). Der Vörschub-Geschwindigkeits-Generator (normalisiert auf 18 Stellen) bewirkt eine Multiplikation mit 127/128 und der 2 Bit-Überlauf mit einem Integranden, der mit lauter Einsen gefüllt ist, von seinem MSB abwärts bewirkt eine Multiplikation mit 4.

Folglich ergibt sich

35,714 . 127/128 . 4 . ^1q36° ^{= 8}5O»4'4 Impulse pro Minute.

209832/0826

Überlauf-Verschiebeimpulse für den "Vorschub"- als auch für den "Schneller Durchlauf"-Modus, die der Leitung 42 zugeführt werden, werden durch einen durch 5 teilenden Zähler 274 und einen übertrag-Flip-Plop 276 (Fig. 8B) erzeugt. Ein TO-Taktsignal stellt den Zähler zurück. Sobald die "Ermögliche Achsen-Überlauf"-Leitung 36 wirksam ist, nimmt der Q-Ausgang des Flip-Flop 244 hohes Potential an. Hierdurch wird die NAND-Schaltung 278 betätigt. Da der Zähler 274 zurückgestellt war, weist der Ausgang A des Flip-Flop 276 niedriges Potential auf und dieses Signal wird einem Inverter 280 zugeführt, dessen Ausgangssignal die NAND-Schaltungen 278 und 282 wirksam macht. Der NAND-Schaltung 278 zugeführte Verschieb eimpulse können dann von dieser Schaltung einer NAND-Schaltung 284 zugeführt werden. Das Ausgangssignal der NAND-Schaltung 284 bildet die der Leitung 42 zugeführten Überlauf-Verschiebeimpulse.

Die NAND-Schaltung 286, der auch das Ausgangssignal der NAND-Schaltung 278 zugeführt wird, führt die Verschiebeimpulse dem durch 5 teilenden Zähler zu, damit sie dort gezählt werden. Sobald die 5· Zählung erreicht wird, wird der Flip-Flop 276 eingestellt, wodurch an seinem A-Ausgang hohes Potential auftritt, wo+ durch bewirkt wird, daß die NAND-Schaltungen 278 und 282 nicht ,länger wirksam sind. Die gerade beschriebenen 5 Verschiebeimpulse umfassen die Ladephase des 5 Bit-Überlauf-Registers. Ist der Verschiebezyklus beendet bevor diese 5 Impulse vollständig sind, so werden zusätzliche Impulse während der Steuerzeit über den Inverter 288 und die NAND-Schaltung 282 eingeführt.

209832/0826

Um das Überlauf-Register während des TO-T4-Intervalls zu entladen, wird eine NAND-Schaltung 292 wirksam gemacht, so daß sie Taktimpulse zur NAND-Schaltung 28¹I durchläßt. Da die Dauer der TO-T4-Taktzeit 5 Msec beträgt, werden der überlauf-Verschiebeimpulsleitung 42 fünf Impulse zugeführt.

Die Fig. 9 zeigt ein vereinfachtes Blockschaltbild eines Umriß-Generators für 2 Achsen gemäß der Erfindung, für ein numerisches Steuersystem, das entweder im linearen oder im zirkulären Modus betrieben werden kann. Es sind zwei Umriß-Generatoren der in Fig. 6A bereits dargestellten Art gezeigt. Es wird eine AND-Schaltung 298 verwendet, um de j-überlauf-Daten von der X-Achse über eine Einrichtung zur Bildung eines 2^er-Komplements 3O8 einem Addierer 304 zuzuführen, dessen anderer Eingang auf den Ausgang des i-Integranden 305 rückgekoppelt ist. Eine AND-Schaltung 3OO führt die i-überlaufdaten von der X-Aohse über eine Einrichtung zur Bildung, des 2 -Komplements 3O0 einem Addierer 302 zu. Der andere Eingang des Addierers ist auf den Ausgang des j-Integranden 307 rückgekoppelt. Ob eine solche Kreuzspeisung auftritt oder nicht, wird durch ein "Linear/Zirkular"-Signal bestimmt, das den anderen Eingängen dieser AND-Schaltungen zugeführt wird. Somit tritt bei Anwesenheit eines solchen Signals eine solche Kreuzspeisung auf. Ist ein solches Signal nicht vorhanden, so tritt eine Kreuzspeisung nicht auf und die beiden DDI's arbeiten auf die bereits oben für den linearen Modus beschriebene Art und Weise.

209832/0826

Für richtigen zirkulären Betrieb müssen entweder die Ausgangssignale der NAND-Schaltungen 3OO oder die Ausgangssignale der NAND-Schaltung 298 komplementiert werden abhängig vom Rotationssinn. Die Schaltungen zur Bildung des Komplements werden alternativ wirksam gemacht durch die Zuführung oder NichtZuführung eines "Ermöglich 2^er-Komplement"-Signals von einer Quelle 309, das der Schaltung zur Bildung des 2^er-Komplements 308 direkt und der Schaltung zur Bildung des 2^er-Komplements 306 über einen Inverter 310 zugeführt wird.

Patentansprüche :

Claims

Patentansprüche :

Γ 1. !Steuerungssystem für eine numerisch gesteuerte Werkzeugmaschine, insbesondere Formfräsmaschine, bei dem das Ausgangssignal eines Vorschubgeschwindigkeitsgenerators einen Umrißgenerator steuert, dessen Ausgangssignal einen Motor antreibt, wobei der Vorschubgeschwindigkeitsgenerator und der Umrißgenerator jeder einen digitalen Differentialintegrator enthalten mit einem Integrandenregister und einem Akkumulatorregister, sowie einem Addierer zum Addieren des Inhalts des Integrandenregisters und des Akkumulatorregisters, wobei diese mit dem am wenigsten kennzeichnenden Bit zuerst in den Addierer eingeführt werden, der Inhalt des Integrandenregisters in das Register zurückgeführt wird und ein Mittel vorhanden ist, um die Summe von dem Addierer in das kennzeichnenste Bit-Ende des Akkumulatorregisters einzuführen, Mittel zum Einführen einer Vorschubgeschwindigkeitszahl in das Vorschubgeschwindigkeits-Integrandenregister und Mittel zum Einführen einer Achsen-Befehlszahl in das Integrandenregisters des Umrißgenerators, gekennzeichnet durch Mittel zum Peststellen, ob einem 1-Bit an kennzeichnenster Stelle in einer Binärzahl in dem Vorschubgeschwindigkeits-Integrandenregister (18), die dem Addierer (22) zugeführt wird, von einem O-Bit gefolgt ist und Erzeugen eines entsprechenden AusgangssignaIs, Mittel zum Ableiten eines überiauf-Sit, von dem Vorschubgeschwindigkeits-Addierer (22) in Antwort auf das genannte Ausgangssignal, auf das Überlauf-Bit enspreohende Mittel, die bewirken, daß der digitale Differentialintegrator (28,30) des Umrißgenerators (14) durch einen Iterations-Zyklus geht, ein Schieberegister (3¹O mit einer vorbe-

stimmten Bit-Kapazität, Mittel (38,40), die eine vorbestimmte Zeitspanne nach dem Auftreten des genannten Ausgangssignals wirksam werden und BIt¹S vom Ausgang des Umrißgenerator-Addierers (32) in das Schieberegister (34) bis zum Erreichen seiner Bit-. Kapazität einzuführen, statt sie in den Akkumulator (30) des Umrißgenerators einzuführen, Mittel zum Ausschieben des Inhalts des Schieberegisters als ein überlauf-Ausgangssignal, bevor ihm ein anderes Ausgangssignal von dem Umrißgenerator-Addierer (32) zugeführt wird und durch Mittel (16) zum Nutzbarmachen des Überlauf-Ausgangssignals des Schieberegisters zum Antreiben des Motors .

2. Steuerungssystem nach Anspruch 1 für eine numerisch gesteuerte Werkzeugmaschine mit mehreren Bewegungsachsen, gekennzeichnet durch einen Umrißgenerator (14) für jede Bewegungsachse (X,Y,Z) Mittel zum Speichern jeder Achsen-Befehlszahl, Mittel zum stufenweisen Verringern jeder gespeicherten Achsen-Befehlszahl durch das überlauf-Ausgangssignal, durch das jeder Achsenmotor angetrieben wird, und durch Mittel zum Festlegen einer neuen Achsen-Befehlszahl oder Schlußoperation, wenn die gespeicherte Achsen-Befehlszahl den Wert Null erreicht.

3. Steuerungssystem nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Mittel zum Peststellen, ob dem kennzeichnensten 1-Bit in einer Binärzahl in dem Integrandenregister, die dem Addierer zugeführt, wird, ein O-Bit folgt und Erzeugen eines entsprechenden

209832/0826

Ausgangssignals einen ersten Zähler umfassen, der eine Zählkapazität- hat, die gleich der Bit-Kapazität des Integrandenregisters ist, Mittel, die wirksam sind, während daa Integrandenregister seinen Inhalt zirkulieren läßt, um die Zählung in den ersten Zähler um Eins für jedes Null-Bit zu erhöhen und den ersten Zähler auf Null zurückzustellen bei jedem Eins-Bit, um die Zahl der führenden Nullen in der Binärzahl im Integrandenregister zu zählen, Mittel zum Erhöhen der Zählung um Eins in dem ersten Zähler, wenn jedes Bit in der Zahl im Integrandenregister, das am wenigsten kennzeichnende Bit zuerst, dem Addierer zugeführt wird und Mittel zum Erzeugen des Ausgangssignals, wenn der erste Zähler überläuft.

Steuerungssystem nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Mittel, die eine vorbestimmte Zeitspanne, nach dem das Überlauf-Bit vom Addierer abgeleitet wird, wirksam werden, einen zweiten Zähler umfassen, der eine Zählkapazität hat, die Gleich der Bit-Kapazität des Integrandenregisters ist, sowie gekennzeichnet durch Mittel zum Einführen des Komplements der Zählung des ersten Zählers in den zweiten Zähler, Mittel zum Erhöhen der Zählung des zweiten Zählers um Eins, wenn jedes Bit im Integrandsn- und Akkumulatorregister des Umrißgenerators, mit dem am wenigsten kennzeichnenden Bit zuerst in den Addierer eingeführt werden, um addiert zu werden, und gekennzeichnet durch Mittel, die wirksam werden, wenn der zweite Zähler eine vorbestimmte Zählung erreicht hat, um Bits von diesem Addierer anstatt in das Akkumulatorregister des Umrißgenerators in das Schieberegister einzuführen.

209832/0826

5. Steuerungssystem nach Anspruch 1, dadurch gekennzeichnet, daß die Mittel zum Nutzbarmachen des Ausgangssignals des Schieberegisters zum Antreiben des Motors umfassen :

ein abwärtszählendes Schieberegister, Mittel zum Einführen der Achsen-Befehlszahl in das abwärtszählende Schieberegister, während sie in das Integrandenregister des Umrißgenerators eingeführt wird und Mittel zum Verwenden des Überlauf-Ausgangssignals des Schieberegisters zum Antreiben des Motors, während die Zahl in dem abwärtszählenden Schieberegister durch das Überlauf-Ausgangssignal herabgesetzt wird.

6. Steuerungssystem nach Anspruch 1, bei dem ein schneller Durchlauf- Arbeitsgang erwünscht ist, gekennzeichnet durch Mittel zum Ersetzen der Binärzahl in dem Integrandenregister des Vorschubgeschwindigkeits-Generators durch eine Kodezahl für den schnellen Durchlauf, Mittel, die auf die Kodezahl ansprechen, um eine vorbestimmte Zeit, nachdem die Kodezahl begonnen hat, in den Addierer des Vorschubgeschwindigkeits-Genetfators einzutreten, ein Ausgangssignal zu erzeugen, Zähler, die auf die Kodezahl und das genannte Ausgangssignal ansprechen und die Zahl der führenden Nullen in der Befehlszahl im Integrandenregister de3 Umrißgenerators zählen, Mittel zum Erhöhen der Zählung des Zählers, syn chron mit der Rezirkulation der Zahl im Integrandenregister wäh rend der Iteration des Konturbettes des Umrißgenerators zu er höhen und Mittel, die auf eine vorbestimmte Z'lhlung des Zählers ansprechen und die Mittel betätigen, die die -jits von dem Addierer des Umrißgenerators statt in das Akkurralatorre^iater in aas I η t ο;; r a η d ο η ν e \^f, i r > 10 r führe η .

209832/0826

-•5- -

if. Steuerungssystem nach Anspruch 2, dadurch gekennzeichnet, daß zur umlaufenden Interpolation vorgesehen sind : Mittel zum Erzeugen des 2^er-Komplements des Überlauf-Ausgangssignals einer Achse, Mittel zum Addieren des so komplementierten Überlauf-Ausgangssignals zu der Zahl im Integrandenregister des Umrißgenerators einer anderen Achse und durch Mittel zum Subtrahieren des Überlauf-Ausgangssignals dieser anderen Achse von der Zahl im Integrandenregister des Umrißgenerators der genannten ersten Achse.

8. Steuerungssystem nach Anspruch 2, bei dem ein schneller Durchlauf-Arbeitsgang erwünsoht ist, gekennzeichnet durch Mittel zum Ersetzen der Binärzahl im Integrandenregister des Vorschubgeschwindigkeits-Generators durch eine Kodezahl für den schnellen Durchlauf, Mittel, die auf diese Kodezahl ansprechen und ein Ausgangssignal erzeugen, wenn der erste Zähler eine vorbestimmte Zählung erreicht hat, Mittel, die auf die genannte Kodezahl ansprechen und es dem zweiten Zähler ermöglichen, die Zahl der führenden Nullen nach dem kennzeichnensten Bit in der größten Achsen-Befehlszahl zu zählen, Mittel zum anschließenden Erhöhen der Zählung in dem zweiten Zähler synchron mit der Rezirkulation der Zahl in jedem Integrandenregister der Achsen-Umrißgeneratoren während der Iteration in den Umrißgeneratoren und durch Mittel, die wirksam sind, wenn der zweite Zähler eine vorbestimmte Zählung erreicht hat, um die für jeden Umrißgenerator vorhandenen Mittel zu betätigen, die von den entsprechenden Addierern anstatt den entsprechenden Akkumulatorregistern den entsprechenden Schieberegistern der Umrißgeneratoren zuführen.

209832/0826