DE1909475A1 - Im Serienbetrieb arbeitende Umlauf-Datenspeicher- und -verarbeitungseinrichtung - Google Patents

Description

. Pcdenicmvrali '

-W Wilhelm Beichel \ 5829

Frankfuri/Mcdn-l ·

GENERAL ELECTRIC COMPANY, Scjienectady, -N. Y.., USA

Im Serienbetrieb arbeitende fJmlau'f-Datenspeicher- urj^ -verarbeitungseinrichtung

Die Erfindung betrifft eine Datenspeicher- und Datenverarbeitungseinrichtung mit einem im Serienbetrieb arbeitertden Umlaufspeicher, bei dem die Ziffern, zusammengehöriger Datenwörter in verschachtelter Weise.gespeichert werden.

Durch die Erfindung will mans von statischen Speicher.registern als Arbeitsspeicher wegkommen, indem man eine serielle Umlaufspeicherung zusammen mit Dat$nverarbeitu^gp«iemgn=fe-gn als Arbeitsspeicher für das Datenverarbeitungswerk anwendet, so daß sich eine Datenspeicher- undiDatenverarbeitungseinrichtung ergibt, die besonders für numerische Steuer- und Regeleinrichtungen zum Steuern oder Regeln von Maschinenoperationen, einschließlich Lageregeleinrichlungen für Werkzeugmaschinen, wie Punkt- oder Bahn-Regeleinrichtungen, geeignet ist. '

1 - - . " ■■.■

Gemäß der Erfindung wird diese Aufgabe, ausgehend von einer im Serienbetrieb arbeitenden Umlauf-Daten-Speicher^- und Datenverarbeitungseinrichtung mit ,einer Spelchervorrichtung^=^einer Vorrichtung zum Eingeben vontDaten in die Speichervorrichtung in Form von Ziffern, die jeweils durch mehrere binäre Bits dargestellt sind und mehrere'zusammenhängende Gruppen mehrziffriger Wörter bilden, dadurch gelöst, daß die Vorrichtung zum Eingeben von Daten derart betreibbar ist, daß sie die Ziffern in einer seriell verschachtelten Anordnung eingibt, indem sie mit der Ziffer der niedrigsten Stelle des ersten

9098.387 130 5.

19 Ö 9*7 5

- 2 - · ; ..■■■-·■■.■.■■■■

Wortes der ersten zusammenhäjngen'den Gruppe von; V/ or tern be- . ginnt und mit den Ziffern der niedrigsten Stelle der ähdereh Wörter der ersten zusammenhängenden Wortgruppe fortfährt,.darin die Ziffern der nächsthöheren Stellen der Wörter-der ersten'-.. . zusammenhängenden Wortgruppej eingibt und dies mit den aufeinanderfolgenden höherstelligen Ziffern solange wieaerholxy bia all-e Wörter der ersten zusammenhängenden Wortgruppe in. Sie. " Speichervorrichtung eingegeben sind, und dann diesen Vorgang " bei allen folgenden zusammenhängenden Hortgruppen wiederh'olt, und daß die Einrichtung Vorrichtungen enthält, die die ge·= 'I speicherten Daten in der Einrichtung umlaufen lassen,.wobei' ~ diese das Umlaufen bewirkenden Vorrichtungen eine Vorrichtung, enthalten, die die Daten um einen Zifferntakt verzögert und ': die umlaufenden Daten verarbeitet. .-,_-.-' '. -

Im folgenden wird die Erfindung anhand eines in den Zeichnungen dargestellten Ausführungsbei^piels näher beschrieben, wobei, alle aus der Beschreibung unö'den Abbildungen hervorgehenden _Λ ."" Einzelheiten zur Lösung der Aufgabe im Sinne der Erfindung beitragen können und mit demiWillen zur Patentierung in die Anmeldung aufgenommen wurdeni ,_*—"*"

Pig= T ist ein Blockschaltbild einer Da.tenspeicher--und.-verk arbeitungseinrichtung nach der Erfindung.

Pig. 1A ist ein Blockschaltbild einer numerischen Lageregeleinrichtung, in der die Einrichtung nach Pig. 1 enthalten ist..

Pig. 1B ist ein Blockschaltbild, das den Aufbau des Rechen-·-.-■ werks in der Einrichtung naci Pig. 1 zeigt. ,- .■'·■"■·.'·, :

Pig. 2 ist ein Blockschaltbild des Taktgebers und des Zeit- /.",-,, steuerwerka,. das den Betrieb ^! der Einrichtung nach Pig. ,.:1._ .;.,... synchronisiert, . " . . ,...:-

90983871305

Pig. 3 zeigt eir.r Reihe von Kurven zur Veranschaulichung der Wirkungsweise des Taktgebers'und des. .ZeitSteuerwerks nach Pig. 2. I - -

Pig. 4 zeigt anhand einer Reihe von Kurven die Art. der Verschaehtelung von Daten nach $er Erfindung.

In den Pig. 5 bis 9 sind Verknüpfungsschaltungen von-Bauteilen gezeigt, die im Rechenwerk nach Pig. 1B verwendet werden.

In Fig. 10 sind mehrere Kurven zur Erläuterung der Wirkungsweise des Rechenwerks nach Fig. 1B dargestellt.

Im einzelnen ist in Pig. 1 eine Verzögerungsleitung 80 dargestellt, die als Umlaufspeichervorrichtung in der Einrichtung dient. Die Verzögerungsleitung 80 kann in an sich bekannter Weise aufgebaut und aus Glas hergestellt sein. Wenn die Verzögerungsleitung 80 Daten abgibt, werden sie von einem Verstärker 81 verstärkt und normalerweise wieder über Verknüpfungsglieder 84, 85, das Rechenwerk 83, Verknüpfungsglieder 86 und 87. und über einen weiteren Verstärker 82 in die Verzögerungs-• leitung" 80 zurückgeleitet. Dem Rechenwerk 83 werden in vorbestimmten Takten über einen von zwei Eingängen PRI und SEC in binärer Form durch Impulse dargestellte digitale Daten zugeführt, die es nach einer Zeitverzögerung um vier binäre Ziffern (auch Bits genannt) einem Verknüpfungsglied 86 zuführt. Die Verzögerung um vier Bits entspricht der zur Darstellung einer Dezimalziffer bei der bevorzugten Ausführung der Erfindung verwendeten Anzahl von Bits. Dabei wird der übliche Binärcode verwendet, bei dem'das Bit der niedrigsten Stelle mit der Dezimalzahl 1, das Bit in der zweiten Stelle mit der Dezimalzahl 2, das Bit in der dritten Stelle mit der Dezimalzahl 4 und das Bit in der vierten und höchsten Stelle mit der Dezimalzahl 8 zu multiplizieren ist und dann die-, Summe der Produkte aller vier Stellen gebildet werden muß, um auf die

909838/1305

zugeordnete Dezimalzahl zu kämmen. Wenn beiden Eingängen PRI ■ und SEC des Rechenwerks 83 gleichzeitig Daten zugeführt wer--' den, kann das Rechenwerk die$e in Abhängigkeit von ejinem ihm zugeführten Steuerbefehlssignal addieren oder voneinander subtrahieren. ' · ί . ■ '" j■■-■."■; ^:

Die Daten werden in verschachtelter Weise in die Einrichtung eingegeben, darin gespeichert und, verarbeitet. Die !jäten werden aus einer Dateneingabevorrichtung 40 - 44 über einen Zwischenspeicher und Verteiler 45 sowie Verknüpfungsglieder 91 ^ , .und 90 dem EingangSEG des Rechenwerks 83 zugeführt.' Der Daten- W- verteiler 45 kann Parallel/Sorien-Umsetzer und.Zwischenspeicherregister enthalten. Der Verteiler 45 ist so steuerbar, daß er zusammengehörige Gruppen ausJMehrfachziffernwÖrtern in verschachtelter Form, und zwar derari, daß die Ziffern (der Wörter innerhalb einer bestimmten Wortgruppe untereinander verschachtelt sind, in die Einrichtung eingeben und speichern- kann. Das Verschachteln erfolgt so* daß die vier Bits, die die Ziffer der niedrigsten Stelle des ersten Wortes der ersten zusammengehörigen Gruppe zuerst und dann die vier Bits der Ziffer der niedrigsten Stelle des zweiten Wortes und der folgenden Wörter der ersten Gruppe eingegeben«werden, bis die Ziffern aller niedrigsten Stellen der ersten Gruppe eingegeben sind. Dann fe werden die vier Bits, die die" Ziffer der nächsthöheren Stelle des ersten Wortes der Gruppe !darstellen, eingegeben und im Anschluß daran die entsprechenden D^ten der Ziffer der nächsthöheren Stelle des zweiten Wdrtes^!der Gruppe undsoweiter, bis : alle Ziffern aller Wörter der ersten Gruppe eingegeben sind.. Diese Reihenfolge wird bei ddr zweiten Wortgruppe^wiederholt. · Jede zusammengehörige Gruppe,von Wörtern kann auch als.Punktion bezeichnet werden.

Die einzelnen Wortplätze in der Datenspeicher- und Datenverarbeitungseinrichtung können "als Datenregister angesehen werden,

9 09838/130 5^

ORIGINAL INSPECTED

und durch geeignete Zuordnung von Betriebsakten der Umlauf-Datenspeichereinrichtung kann jedes dieser Register zum Einspeichern von Datenwörtern, Auslesen von Datenwörtern und Modifizieren der darin gespeicherten Datenwörter adressiert oder umadressiert werden. Wegen der verschachtelten ,Speicherung der Daten oder der verschachtelten Anordnung dejs Datenspeichers läßt sich das Rechenwerk 83 in vorteilhafter Weise in jedem Zifferntakt in Abhängigkeit von der bei jeder Wortposition der verschachtelten»Wortpositionen jeder Gruppe auszuführenden Operation von eiiier Operationsart auf eine andere umschalten. Wenn also beispielsweise jede Gruppe drei Wörter enthält und in' die erste Wor|fcposition einer bestimmten Gruppe Daten addiert werden sollen,j muß das Rechenwerk'85 jedesmal auf Additionsbetrieb umgeschaltet werden, wenn an den Eingängen eine Ziffer des ersten Wortes erscheint, während es sein kann, daß es während der nächsten beiden Zifferntakte, während die Ziffern der Wörter 2 und*3 durchlaufen, in eine andere Betriebsart umgeschaltet und dann wieder auf Additionsbetrieb zurückgeschaltet.werden muß,'wenn die zweite Ziffer des ersten Wortes erscheint. Da es sein⁵kann, daß sich bei der Addition der ersten Ziffer ein Übertrag in die nächsthöhere Ziffernstelle des ersten Wortes ergibt, ist' das Rechenwerk außerdem mit einem internen Speicher Versehen,, der die Übertragssignale solange speichert, wie die Ziffern des zweiten und dritten Wortes verarbeitet werden, und dann die gespeicherten Überträge in dem der zweiten Ziffer des ersten Wortes zugeordneten Takt, wie erforderlich, hinzuaddiert; .

ι ' ■■■■.■."■'■

•Wenn man die Position eines gespeicherten Wortes, z.B. die Position der Ziffern des ersten Wortes in die Ziffernstellen des zweiten Wortes, verzögern will, wird ein Umlauf-Verknüpfungsglied 88 betätigt, das die Ziffern des ersten Wortes vom Ausgang des Rechenwerks. 83 in den Eingang SEC des Rechenwerks zurückführt, um eine zusätzliche Verzögerung der Ziffern um vier Bits zu bewirken. Die resultierenden Daten am Ver-

! ■ ■ i

9 0 9 8 3 ft/. 13 0 5 - ■ '

ORIGINAL INSPECTED ^:

■ .; . ϊ SB 9475-

■ knüpfungsglied 86 befinden sich dann in- den Zifi'ernsteller. des zweiten Wortes. Vorzugsweise -wird ein ähnliches- Verflßxren "-. angewandt, wenn das erste Wort zum zweiten addiert werdren solle In diesem Falle wird das- zweite Wort dem Eingang PHJ des.. ^: Rechenwerks 83 zugeführt, während das' erste"- Wöric in. den Bin— Λ gang SEC zurückgeführt wird. Die Summe der beiden 'Wörter-- -^r- ■"..■ scheint dann am Verknüpfungsglied 86 zum erneuten. Einspeichern.,.

■Wenn ein Datenwort vorverschoben werden" soll, z..3. das· "zwei f§-, Wort an die Stelle des ersten"Wortes, braucht lediglich eine Vorverschiebungsschaltung betätigt zu werden, die ein Verknüpfungsglied 89 enthält, das für ein Nebenschließen: der : : einziffrigen Verzögerung im Rechenwerk 83 relativ zum vorzu^- -"" verschiebenden Wort sorgt. ■■". - / . \. ■;

Die in der Mitte mit einem Punkt versehenen Verknüpfungsglied der 84» 86, 88 und 89 sind UND-Glieder, die nur dann ein-Ausgangssignal abgeben, wenn an allen Eingängen Eingangssignale anstehen. Wenn also beispielsweise kein "Eingabe"-Signal am* Eingang 84A des UND-Gliedes 84 ansteht, werden die von der ^.,.--Verzögerungsleitung 80 und vom Verstärker 81 verstärkten Signale vom UND-Glied 84 gesperrt. Auf diese Weise können einzelne Wörter aus dem Speicher geholt werden. Das UND-Glied

84 ist mit einem kleinen Kreis am Ausgang dargestellt^ was bedeutet, daß das Ausgangssignal negiert (invertiert) wird* "_ Da sich jedoch an das UND-Glied 84 ein NIGHT-Glied 85 anschließt, das das Ausgangssignal erneut negiert bzw. invertiert, wirkt die Reihenschaltung der beiden Verknüpfungsglieder 84" und

85 als echtes UND-Glied. Alle anderen UND-Glieder 86, 88 und· 89 sind ebonfalla mit einem negierten Ausgang versehen. Da die nachgesohalteten Verknüpfunggglieder jedoch in jedem Paile'ihre Eingangssignale ebenfalls negieren, kompensiert sich die "aus- gangs- und eingangsseitige Negation, so daß sie insgesamt uii·= berücksichtigt bleiben kann. Die mit einem Pluszeichen''vö'r-sohenon Vorknüpfungsglioder 8^;7 und 90 sind· ODER-Gliederν Jedes dieser ODER-Glieder gibt jedesmal dann ein Ausgangssignal ab,

9 0 98 387 13 0 5

! BADORIGfNAL

wenn an einem ader beiden seiner Eingänge ein Signal vorhan- ■_ den ist. Diese ODER-Glieder sind jedoch mit kleinen Kreisen an den Eingängen dargestellt, wodurch angedeutet werden soll, daß diese ODER-Glieder auf negierte Eingangssignale ansprechen.- Dies bedeutet, daß ein 0-Signal, das durch die Abwesenheit eines Impulses dargestellt werden kann, ein Ausgangssignal dieses ODER-Gliedes zur Folge hat. "Wie jedoch bereits erwähnt wurde, wird die Negation der""Ein-gangs signale- der ODER-Glieder durch die Negation der Auegangssignale der sie ansteuernden Verknüpfungsglieder logisch kompensiert. , .

Wenn die Daten normalerweise-über die Verzögerungsleitung und das Rechenwerk umlaufen, müssen die beiden UND-Glieder 84 und 86 ständig.von Steuersignalen, die jeweils den Eingängen 84A und 86A zugeführt werden, durchgeschaltet sein. Wenn ein Wort um eine Wortstelle bzw. Wortposition vorverschöben werden soll, wird das Vorverschiebung-Verknüpfungsglied 89 von.einem ihm in den richtigen Zifferntakten am Eingang 89A zugeführten Vorverschiebungssignal durchgeschaltet und das Verknüpfungsglied 86 durch Wegnehmen des Durchschaltsignals vom Eingang 86A gleichzeitig gesperrt. Wenn ein vorhergehendes Wort zu einem folgenden Wort addiert werden soll, wird das Rückführ-Verknüpf ungsglied 88 durch ein Rückführsignal am Eingang 88A in den Zifferntakten des vorhergehenden Wortes durchgeschaltet, während das Verknüpfungsglied 84 durchgeschaltet bleibt, so daß das folgende Wort am Eingang PRl imselben Takt erscheint, wie die diesem entsprechenden Ziffern des vorhergehenden Wortes am Eingang SEC erscheinen. Wenn das vorhergehende VVort einfach um eine Wortstelle ohne Addition verzögert werden soll, dann wird das Rückfuhrdurchschaltsignal 88A erzeugt, wohingegen das Verknüpfungsglied 84 während der Zifferntakte des zweiten Wortes vorzugsweise gesperrt wird,.um die zuvor in der Position des zweiten Wortes gespeicherten Daten zu löschen, kurz bevor das erste Wort bis auf diese Wortposition verzögert wird. .

909838/1305

"Gemäß einem weiteren wichtigen Merkmal der Erfindung isir eine Vorrichtung 94 zum Auslesen und sichtbaren Wiedergeben oder Anzeigen ausgewählter Wörter₍der in der Verzögerungsleitung >^;: 80 gespeicherten Daten vorgesehen. Um die binärkodierten Dezimaldaten der Ziffern des ausgewählten Wortes in der richtigen Reihenfolge auszuwählen,'werden einem Anschluß T der Vorrichtung 94 geeignete Takt*--und Steuersignale zugeführt. Da,:. die Daten in binärkodierter Dezimalform gespeichert sind_? ist das Dekodieren der Daten zur sichtbaren dezimalnumersischen Anzeige sehr einfach. Auf Grund der'Ausbildung der Einirichtung· erfolgt das Auslesen und Anzeigen durch die Vorrichtung 94 zerstörungsfrei. Das heißt,' die Daten, können ständig; über das Verknüpfungsglied 84 weiter umlaufen, falls dies erwünscht ist. ■ ■ ' . '■---.■■;.-■

Außerdem werden die umlaufenden Daten auch vom Ausgang des ' Rechenwerks 83 einer Verwendungevorrichtung'95A und 96 zugeführt. Bei dem bevorzugten Ausfuhrungsbeispiei, bei dem die . Einrichtung nach Fig. 1 mit einer numerischen-Regeleinrichtung kombiniert ist, enthält diese Verwendungnvorrichtung Servoantriebe 95A" und die verschiedenen anderen Bauteile der numerischen Kegeleinrichtung in äem Block 96. Die.Einrichtung nach Fig. 1 führt daher die Speicher- und Rechenoperationen der numerischen Regeleinrichtung aus.

Während des Betriebs der Einrichtung, insbesondere wenn sie zusammen mit einer numerischen Regeleinrichtung verwendet wird, kommt es vor, daß ein bestimmter Wortplatz (Register) im Speicher vollständig mit Daten gefüllt ist und infolge einer : bestimmten Rechenoperation "überläuft". Dieser Pail wird beispielsweise dadurch angezeigt, daß in der höchsten Ziffern- ; stelle ein Übertrag auftritt. Deshalb ist ein ÜberlaufSpeicher 95 an das Rechenwerk 83 angeschlossen, der diese Überlaufdaten

909838/1305· ■

aufnimmt und zwischenspeichert, und diese Überlauf daten werden später gespeichert oder zu früher in anderen Wortstellen gespeicherten Daten hinzuaddie-irt» und zwar über eine Verbindung vom Überlaufspeicher 95 über]ein ODER-Glied 90 zum Eingang ' SEC des Rechenwerks 83. '. ■

Da die Reihenfolge der Operationen in der Einrichtung nach . Fig. 1 taktweise gesteuert wird, müssen Steuer- und Taktsignale am Überlaufspeicher 95 und in der gesamten Einrichtung vorgesehen sein, um die einzeInen^;Daten zu identifizieren und voneinander zu'unterscheiden und die gewünschten Daten in den richtigen Taktintervallen durchzuschalten. Diese Steuer- und Taktsignale werden über Eingängsanschlüsse T zugeführt, die am Verteiler 45» am Rechenwerk 83, an der. Ausgabevorrichtung 94 und der'Datenverwendungsvorrichtung 95A und 96 sdwi.e am Überlaufspeicher 95 vorgesehen sind. Außerdem müssen die verschiedenen Durchschaltsignale für die Verknüpfungsglieder 84, 88, 86 und 89» die mit dem Rechenwerk 83 und der Verzögerungsleitung 80 verbunden sind, im richtigen Takt auftreten, um die gewünschten Ziffern der gewünschten Wörter umlaufen zu lassen und zu verarbeiten. Die Taktsignale werden anhand der Pig. 2, 3 und 4 näher beschrieben; '. .

Pig. 1A ist ein Blockschaltbild einer numerischen Maschinenregeleinrichtung, die die Erfindung enthält. Der·..Taktsignalgenerator ist in Pig. TA alsiTaktoszillator 10 und Zeitsteuervorrichtung 11 gezeigt. Bei dem Oszillator 10 kann es sich um einen Quarz-Oszillator handeln, dessen."Frequenz 5000 Hertz beträgt» Die ZeitsteuerVorriehtung 11 besteht aus einer Folge von Frequenzteilern, die die Taktimpulse mit den zum Betrieb der Einrichtung erforderlichen Frequenzen erzeugen:.-.. . .

Der Datenverteiler 45 und die Dateneingabevorrichtungen 40 der Einrichtung nach Pig. 1 sind in Fig. 1A unten dargestellt. Die Dateneingabevorrichtungen 40 - 44. können ein Band-Eingabe-

90983871205

^ßAD

- Ίο -

gerät 40 und ein Hand-Eingabegerät 41 enthalten,- "die wählbar' durch" einen Schalter 42 -mit der Einrichtung verbunden werden ■■."'-können. Ferner gehört ein" Ädresseridelcoäierer 43 dazu, der'dre:* zu den .eingegebenen Dater, gehörenden Adressen defc'qdiert und "';"'. den Speicherplatz anzeigt, in dem die Daten.gespeichert v/arden sollen, und ein TTunerische-Daten-Übertrager dazu, der •diejenigen numerischen Daten erfaßt und speichert,- die der Adresse. folgen. Die Bauteile 43 und 44- können als Teil ües .DateHver»' " tellers 45 angesehen werden. Durch den Datenverteiler 45 werden die Daten über eine Leitung 45A ins Rechenwerk Q3 und in ".. die Verzögerungsleitung 80 geleitet. Letztere bilden die Um- ' lauf-Daten-Speicher- und -Verarbeitungseinrichtung nach Pig:. I₀ In Fig. 1Ä sind diese Datenspeicher- ur.d Datenverarbeiturigs-funktionen jedoch durch einzelne Blöcke dargestellt,- in denen-Daten gespeichert und verarbeitet werden müssen. Zu diesen ge- " hören die VorschubgeschwindigkeitBsteuerung 13, der Punktionsgenerator 14, die X- und Y-Puffer 46 und 47, die X-^und Y-- . Distanzzähler 29 und 51 sowie die. X- und Y-rositionsregister 30 und 32. Während also die Daten in einer Einrichtung gespei-* , chert und verarbeitet werden', deren Aufbau" in Pig, 1 dargestellt ist, sind die verschiedenen Speicherplätze der Daten in der -Einrichtung nach Pig. 1 funktionell durch die verschiedehen Blöcke dargestellt, die soeben in der Einrichtung nach Pig. IA angegeben wurden. Der Puffer¹47, der Distanzzähler 31 und.das / Positionsregister 32 belegen also jeweils eine öder mehrere Wortpositionen , in der Datenspeichereinrich'tung. "Mit Ausnahme bei der Vorschubgeschwindigkeitssteuerung i3,' sind die -Daten- -_r...-Verteilungsverbindungen 45Λ mit dem Datenverteiler^: 45^; ni-oht". . bei den einzelnen Pun'ktionsblöckeh in Pigv IA dargestellt..,.'..;.-.,

Die Einrichtung nach Pig. 1A^: kann als numerische -Positions.^ .. ; bzw. Lageregeleinrichtung oder als numerische Bahnregele.in-r ...-■"..-richtung betrieben werden.Wenn die Schalter 17 und 20 die dar-, gestellten Stellungen einnehmen, in denen sie jeweils .Kontakte 18 und 21 berühren, ist der Punktionsgenerator 14 abgetrennt,

9Q9838/130S

BADQRlQfNAL

- 11 - : ,.-.■■

so äa.i nie Einrichtung als Positionsre^eleinrichtung betrieben werden kann* Um de Einrichtung als numerische Bahnregeleinrichtung zu betreiben, werden die Schalter 17 und 20 umgelegt, um den Punktionsgenerator 14 einzuschalten.

Die Einrichtung enthält einen von Hand einstellbaren Vorschubgeschwindigkeitsübersteuerungsgenerator 12, der in Abhängigkeit von einem von Hand einstellbaren Einstellsignal MFO derart betätigbar ist, daß er eine ausgewählte Frequenz abgibt, die es der Bedienungsperson gestattet," die Vorschubgeschwindigkeit der Maschine auf ausgewählte Bruchteile der programmierten Vorschubgeschwindigkeit zu verringern. Dieses Modifikationssignal wird der Vorschubgeschwindigkeitssteuerung 15 zugeführt, die ebenfalls vom Datenverteiler 45 über die Leitung 45A die programmierte Vorschubgeschwindigke.it in Form einer durch ein Signal FRN dargestellten Vorschubgeschwindigkeitszahl erhält. Die Vorschubgeschwindigkeitssteuerung 13 ist ein Impulsfolgefrequenzteiler, der Impulse mit einer Folge,-frequenz abgibt, die eine Funktion der Sollgeschwindigkeit der Maschine in Richtung der programmierten Bahn ist, wobei jene durch die Vorschubgeschwindigkeitszahl vorgegeben und durch das von Hand einstellbare Vorschubgeschwindigkei.tsübersteuerungssignal geändert wird. Zur numerischen Positionsregelung werden die Vorschubgeschwindigkeitssteuerimpulse direkt über die Schalter 70 und 20 den Schaltern 24 und 27 zugeführt. Zur numerischen Bahnregelung werden diese Signale über den Funktionsgenerator 14 geleitet und von diesem modifiziert. Der Funktionsgenerator 14 ändert die Vorschubgeschwindigkoitssignale in Abhängigkeit von programmierten Ausgangsdaten des Datonvorteilars 45, um für verschiedene koordinierte Bewegungen in Richtung der X- und Y-Achsen ,zu sorgen. Normalerweise sind die Schalter 24 und 27 geschlossen. In der geschlossenen Stellung werden die X- und Y-Vorschubgeschwindigkeitssignale den X- und Y-Sollwertphasenzählern 33 und 34 zugeführt, die Phasenänderungssignale' bilden. Diese Signale bestimmen den Sollwert

9 0 9838/1 305

der Maschinenbewegung, der X7 und Y-Phasenfehlerdete.ktOren/ und Leistungsservos 38 und 39 zugeführt wird. Diese Phasensignale werden mit den Istwert der Maschinenlage anzeigenden Lage-Istwert-Signalen vergliphen,. die von X- und Y^Buckführeinheiten 36 und 37 abgegeben werden. Diese Einheiten 36 und 37 arbeiten synchron mit Taktsignalen, die von der ZJeitsteuervorrichtung 11 über einen Bezugszähler' 35 abgegeben werden. ^v

Bei /den Sollwertphasenzähler'n 33 und 34 handelt es sich um; , digitale Zähler, deren Ausgangssignalphase sich in Abhängigkeit von ihnen zugeführten Vorschubimpulsen ändert. Beide Zähler sind Vorwärts-Rückwärts-Zähler, bei denen die Eingangs- W impulse die Ausgangssignalphase in Abhängigkeit von der ge- ; wünschten Vorschubrichtung entweder vorverschieben oder verzögern. ' ; ;

Die Ausgangsimpulse der Vorschubgeschwindigkeitssteuerung 13 ^: ', und des Punktionsgenerators 14 werden ebenfalls über; die Schal-' ter 24 und 27 Positionsakkumulatorregistern 30 "und," 32 und den X- und Y-Distanζzählern 29 und 3T zugeführt. Die Positiohsakkumulatorregister 30 und 32 sind digitale*Register, deren . Inhalt 'den Gesamtbetrag der Maschinenbewegung in Richtung der Koordinatenachse anzeigt, der das betreffende Register züge-ordnet ist. Es sind im wesentlichen mehrstufige Zähler; die- -.."'. k zum Aufsummieren der Maschinenbewegung vorwärts /oder rückwärts - " zählen können. Die Distanzzähler 29 und 31 bestehen -jeweilö aus einem Register, das zu Beginn auf eine Zahl gesetzt wird» die die Gesamtdistanz anzeigt, die in Richtung, derjenigen \ .1 Achse zurückgelegt werden soll, der der Distanzzähler züge- , ordnet ist. Dem Zähler werden solange die Maschinenbewegung v; in Richtung der Achse wiedergebende Impulse, zugeführt, bis der Zähler von der voreingestellten Zahl bis auf Null 'zurückgezählt hat. · ■ -■"■■'. " . - ' ;^;.-■----"-·'"

909838/130

Wenn einer der beiden Zähler 29 oder 31 bis auf Null rückwärts gezählt hat, veranlaßt er das Öffnen des zugehörigen Schalters 24 oder 27, um eine weitere geregelte Bewegung zu verhindern.

Der Datenverteiler 45 führt . aui3erdem den X-. und Y-Diiten-Puffern 46 und 47 programmierte Richtungsdaten zu, die der Einrichtung die programmierte" Komponentenkoordinatenrichtungsinformation angeben. Die Ausgangssignale dieser Puffer-werden jeweils Subtrahierern 56 und 57 zugeführt, denen außerdem der jeweilige Inhalt der X- und Y-Positionsakkumulatorregister 30 und 32 zugeführt wird. DieDifferenz wird jedem der zügenori-.gen X- und Y-Distanzzähler 29 und 31 jeweils über Schalter 50 und 31 zugeführt. Wenn die Einrichtung im Inkrementalbetrieb zur numerischen Bahnregelung'verwendet werden soll, dann werden die Schalter 50 und 53 umgeschaltet, um den Inhalt der X- und Y-Puffer 46 und 47 direkt den jeweiligen Distanzzählern 29 und 31 anstelle der Differenz des Inhalts der Puffer und der Positionsakkumulatorregister zuzuführen. ^:

Fig. 1B ist ein ausführlicheres Blockschaltbild des Rechen- · werks 83 nach Fig. 1. Bevor diese· Figur jedoch im einzelnen beschrieben wird, soll die zeitliche Steuerung der'Einrichtung und die Art der Darstellung der verschachtelten Daten anhand der Fig. 2, 3 und 4 näher beschrieben werden.

Fig. 2 zeigt den Taktoszillator 10 und das Zeitsteuerwerk 11 nach Fig. 1A ausführlicher. Im Zeiteteuerwerk 11 wird das Ausgangssignal des Oszillators 10 einer ersten Frequenzteiler- . und Kommutat'orechaltung 70 zugeführt, die vier versetzte Binärsignale erzeugt, und zwar entsprechend den Auftrittszeitpunkten für die vier Bits jeder Datenziffer in binärkodierter Dezimalform. Diese Taktsignale'sind mit Bi bis B4 bezeichnet. Das eine der in der Frequenz um vier untersetzten Ausgangs-

90983 8/1305

19ÖS47I

¹ - 14 ~ Λ ' , -.■■... .■"■"-.

signale der Schaltung 70 wird einem die Frequenz um drei untersetzenden Zähler 71 zugeführt, der drei Taktsignale V/t.,. V/2, V/3 erzeugt, um die Auftrittszeitpunkte der verschachtelten Ziffern dreier Wörter zu bestimmen. Ein in der Frequenz um drei unter—-;; setztes Ausgangssignal des Zählerp 71 wird dem Zähler 72 zuge-führt, der die Frequenz um den Faktor 8 untersetzt bzw, durch ". die Zahl 8 dividiert und acht Zifferntakt signale .-Di bis D8 für.y die acht Ziffern der verschachtelten Daten abgibt. Jedes Wort enthält acht Ziffern, und jene Signale schalten die.Einrichtung nach dem Abspeichern aller verschachtelten Ziffern einer be- W stimmten Stelle, zur Bearbeitung der Ziffern der nächsthöheren Stelle um. Ein in der Frequenz um acht-untersetztesAusgangs- . signal des Zählers 72 wird dem Zähler 73 zugeführt, der die ----Frequenz um den Faktor 6 untersetzt und Signale Ft bis J?6 . :-V;.-zum Unterscheiden zwischen sechs zusammengehörigen Gruppen ,. ν von Wörtern, die von der Einrichtung verarbeitet werden sollen^ abgibt. -. , - .. '_ - " _■""-. "^: ._.-.■-■ :

In Fig. 3 sind die Haupttakt- und. Steuersignale dargestelltf -~ . die vom Oscillator 10 und dem Zeitsteüerwerk It eiizeu^b_: wer-. V den.·.Das Ausgangssignal des Taktoezlllators to ist &ls ,Rechteckkurve C dargestellt ^ bei der dem niedrigen - Spannungswert ., die binäre Null und dein hohen Späiihüiigswert- die^^ binarö. Eins zugeordnet ist. Die.anderen lütven nach Fig.^; 3 sind.mit den . für das Zeitsteuerwerk in F'ig* 2 verwendöteri:.AriSöhiüßb'ezeieh- ; nungen bezeichnet. Wegen der großen Frequenzühtersch-ie.de-sind die Zeitmaßstäbe in Fig. 3 zweimal geändert worden, einmal zwischen der ersten und zweiten Darstellung der Kurven .W1,: V/2 ν ,· W3 und außerdem zwischen der ersten und zweiten .Darstellung:.':.;'! der Kurven Dt bis D8. ■· . ■ \ ν ' - " .-. .....- ^.

In Fig. 4 ist der Kurvenverlauf bestimmter Taktsignale aus -·: Fig. 3 wiederholt und durch die untersten beiden Kurven ^:die-i. erfindungsgemäß verschachtelte Speicherung von Daten dargestellt. Die zweite Kurve von unten veranschaulicht die ver-

909838/1305

schachtelte Speicherung von drei Wörtern,' die jeweils zwei Dezimalziffern enthalten. Die drei Dezimalziffernwörter sind 15, 78 und 42. Die einzelnen Bitpositionen in dieser Kurve fallen zeitlich mit entsprechenden"Bi-timpulsen der Kurven Bl, B2, B3, B4 zusammen, die oben in Pig. 4 dargestellt sind. Zur Darstellung der Dezimalziffer in der niedrigsten Stelle des ersten Wortes V/1 tritt also ein Impuls im 131-Takt und im ; B3-Takt im Worttakt W1 des ersten. Wortes auf, von denen der erste Impuls die Dezimalzahl·1 und der zweite die Dezimalzahl 4 darstellt, um die Dezimalzahl 5 der niedrigsten Stelle des ersten Wortes binärkodiert darzustellen. Im Worttakt W2 des zweiten Wortes tritt ein einziger Impuls im B4-Takt auf, um die Dezimalziffer 8 der niedrigsten Stelle·des zweiten/Wortes W2 darzustellen. Nach einer ähnlichen Speicherung.der in der niedrigsten Stelle des dritten Wortes stehenden Dezimalziffer 2 im W3-Ziffernworttakt wird das Speichern der Dezimalziffern der höheren Stellen durch Ausschalten des Taktsignals D1 und Einschalten des Taktsignals D2 eingeleitet, beginnend mit der Dezimalziffer 1 in der höchsten Stelle des ersten Wortes W1. Die letzte Kurve in Fig. 4 veranschaulicht in ähnlicher Weise die Speicherung von' drei Wörtern W1,-"W2. und W3 mit den jeweiligen Werten 75, 43 und 18. Statt der in Fig. 4 als Beispiel dargestellten zweistelligen Dezimalwörter werden bei einer bevorzugten Ausführung achtstellige Dezimalwörter verwendet. Dementsprechend kann die Darstellung nach Fig. Λ auch als Beispiel für die Speicherung der Ziffern der beiden niedrigsten Stellen achtstelliger Dezimalwörter angesehen werden.

Die speziell in Fig. 4 dargestellte verschachtelte Art der Datenspeicherung und die diese Art der Datenspeicherung anwendende Einrichtung nach Fig. 1 sind besonders geeignet für die sich wiederholenden Rechenoperationen, wie sie in einer numerischen Regeleinrichtung nach Fig. 1A auftreten. Dies ist eine Folge der Tatsache, daß"häufig boi einer zusammengehörigen Gruppe von Wörtern wiederholt das erste Wort zum zweiten

90 9838/130 5

hinzuaddiert werden muß. Speichert man die zusammengehörigen Ziffern der zusammengehörigen W^:örter/in\;yeTs,ch;acht;;(gl.ter:)liäi"-se!_>". so daß sie .-.sich, am nächsten sind,- dann.'vereinfachen sich die Operationen bei einer Einrichtung, wie sie in-,."■'-Pig, 1 _rdar§©- . .stellt ist, sehr stark. Sine typische Punktion,; die,,sehr / häufig von einer numerischen,MaschinenregeleiiirichtUng aus- .. zuüben ist, ist die eines "digitalen Mf^^ferentiaianalysatörs¹¹,; der in der Lage ist, digitale Signale zu erzeugen, die Bögen, Steigungen oder parabolische Punktionen darstellende Bahnen darstellen. Wenn die Einriehtung nach Pig. 1 für diesen Zweck_: verwendet wird, wird eine der Wortpositionen einer zugehörigen φ Gruppe (Punktion) als Integranäenregister und eine andere als Rest-Register benutzt. Das integranderiregister wird zu Anfang ■ auf eine Zahl voreingestellt, die die gewünschte Bahngeschwindigkeit in Richtung der Achse anzeigt,der das Register zugeordnet ist. Während des Betriebs des digitalen Differential-' analysators wird der Inhalt des Integrandenregister ständig zum Inhalt des Rest-Registers hinauaddiert, der zu Anfang; -=..;-Null ist. Wahrend dieser ständigen Addition übersteigt; der Inhalt des Rest-Registers von Zeit zu Zeit die Kapazität des; Registers, so daß es überläuft:» Bei jedem Überlauf gibt der . Punktionsgenerator einen Impuls ab, der die gewünschte Bewegung in derjenigen Richtung anzeigt, der das Integranden— ^ register und das Rest-Register zugeordnet sind. -Wenn die ge-™ wünschte Bahn im Raum eine gerade Linie ist, bleibf der Inhalt der Integrandenregister konstant. Wenn die gewünschte Bahn dagegen entweder kreisförmig oder parabolisch ist, wird der Inhalt der Integrandenregister in .Abhängigkeit von den sich ergebenden Überläufen modifiziert. Ein digitaler Differentialanalysator zur Erzeugung einer Bahn in Richtung.zweier Koordinatenachsen besteht aus zwei Integrandenregistern und zwei Hest-Registern, von denen je'ein Integranden und. ein.Rest-Register einer Koordinatenachse zugeordnet ist«, ^

9838/130

1309475

Fig. 1B ist ein ausführlicheres BlQckschaltbild des Rechenwerks 83 nach Pig. T. Die Einrichtung enthält, einen.vollständig im Serienbetrieb arbeitenden binären Addierer 20·, der bitweise, die'an den Eingängen PRTj SEC erscheinenden Binärzlffernimpulseund die an einem Übertrageingang 34'- von vorhergehenden binären Additionen erscheinenden- Überträge binär addiert. Die sich bei der ,'Addition ergebende^ Summenziffern erscheinen am Ausgang 35'» und die Binärziffernübefträge er- ^f scheinen-am Ausgang 36', von wo sie über eine Verbindung 39' und eine. Übertragsspeicherschältung-2i',' die jeden bihären Übertragimpuls um eine Bitstelle Verzöger.t^ zurückgeführt ; werden. Die Schaltung 21' speichert auch Dezimalziffernüberträge aus jeder niedrigeren Dezimalziffernsteile; in:die nächsthöhere Dezimalziffernstelle. Wegen der verschachtelten Datenanordnung, bei der die einzelnen Dezimalziffern zusammenhängender Wörter miteinander /verschachtelt sind·, bedeutet dies, daß die Übertragspeicherschaltung'21'für die Dauer einiger Zifferntakte Übertraginformationen speichern muß. Bei einer Rechnung, die. den ,.ersten Worttakt einer zusammenhängenden .; Gruppe von Worttakten (Takt171) umfaßt, muß also ein Dezimalübertrag aus der niedrigsten Ziffernstelle des Wortes W1 während der Takte W2 und. V/3 solange gespeichert werden, bis der nächste Takt W1 auftritt, in ^:dem der Übertrag hinzuaddiert werden muß. Wie noch später ausführlicher gezeigt wird, ist die Einrichtung praktisch inder Lage, mindestens drei verschiedene Dinge gleichzeitig auszuführen, nämlich drei verschiedene unabhängige Operationen in ,den jeweiligen Takten W1, W2 und W3.

Der Addierer 20' ist auch in der Lage,; als Subtrahierer zu arbeiten, und die tjbertragspeicherschaltung 21' läßt sich auch zum Speichern von "Leihbeträgen¹¹ verwenden. Das Umschalten in den Subtrahierbetrieb erfolgt durch Steuersignale, die Anschlüssen N1" und N2 zugeführt werden. Ein 1-Signal am Anschluß N1 bewirkt, daß der Addierer-Subtrahierer 20' die Signale am

90 9838/130 5

Eingang SEC von den Signalen am Eingang PRI subtrahiert, Umgekehrt bewirkt ein 1-Signal am Anschluß N2, daß der Addierer-Subtrahierer" 20' die Signale am Eingang PRI von den Signalen am Eingang SEC subtrahiert. Da die. erfindungsgemäße Einrichtung mit binärkodierten Dezimaldaten arbeitet, muß eflne Korrektur vorgenommen werden, wenn aus einer Dezimalziffernsteile, die aus vier Binärstelleii besteht, ein Übertrag in die nächste Dezimalziffernstelle auftritt. Diese. Korrektur erfolgt erforderlichenfalls durch Erzeugung der Zahl 6 in einer speziellen Schaltung 25' und durch Verwendung einer Übertragspeicherschaltung 27'. Die Korrekturgahl 6 ergibt sich dadurch, daß W das Auftreten eines Binärübertrags von der vierten in die fünfte Binärstelle die Darstellung, der Zahl -16 bedeutet, während bei Binär-Dezimal-Kodierung ein derartiger Übertrag die Zahl 10 bedeutet. Die Differenz ist die Zahl 6.

Die vom Addierer-Subtrahierer 20' gebildete Summe oder Differenz erscheint am Anschluß 3.5' und wird bitweise über Ein-Bit- - Takt-Verzögerungsglieder 22', 23' und 24^s dem Eingang 46' des Addierer-Subtrahierers 26' zugeführt. Im B4-Takt überprüft die Schaltung 25' die Ausgänge des Addierers 20', um festzustellen, ob eine Dezimalübertragkorrektur erforderlich ist. In dieser Zeitspanne erscheinen das zweite, dritte und vierte Bit jell weils an den Ausgängen der Ve'rzögerungsglieder 23' und,.22' und des Addierers 20'. Diese Ausgänge sind jeweils mit Eingängen 44^f, 43', 42' der Schaltung 25· verbunden. Diese Ausgänge werden überprüft, um festzustellen, ob die Binärziffern einen Wert darstellen, der größer ist als 9 (8 + 4 oder 8+2), so daß ein Dezimalübertrag erforderlich ist. Gegebenenfalls wird ein {jbertragsig-rial am Ausgang 40' erzeugt, das dem Eingang 37' des Addierers 20' als Ergänzungsübertragsignal zugeführt wird. Am Ausgang 45' der Schaltung 25' erscheint außerdem ein 6-Korrektursignal. Wenn die Addierschaltung 20· im B4-Takt bereits einen Übertrag registriert hat, bedeutet dies, daß die Summe

1!θ9475

gleich 16 oder größer ist. Dieser Fall wird auch vom Eingang 41 ' der Schaltung*25' festgestellt, und hat die Erzeugung des 6-Korrektursignals am Ausgang 45' zur Folge.

Das letzte Ausgangssignal des Addierer-Subtrahierers 26· erscheint am Ausgang 49'» von wo es über ein letztes Ein-Bityerzögerungsglied 26 · geleitet wird, um das endgültige Ergebnis am Ausgang 67' bereitzustellen.

Der Addierer-Subtrahierer 26^f kann, jedoch nicht nur die von der Schaltung 25' als erforderlich ermittelte Korrektur um die Zahl 6 ausführen, sondern auch das Komplement des Ergebnisses bilden, falls dies erforderlich ist, und zwar gesteuert von der Einheit 27'· In den'Fig. 5 bis 9 sind die Einzelheiten der Bauteile* die in Fig. 1B dargestellt sind, ausführlicher dar-. gestellt, : " ..

In Fig. 5 ist ein ausführlicheres Blockschaltbild des Addiere.r-Subtrahierers 20· nach Fig. TB gezeigt. In diesem Schaltbild ist_ der Übertrag—Leihbetrag-Eingang 34' außerdem mit dem Symbol G/B (entsprechend dem englischen "CAKRY-BORROW") bezeichnet, und das Auftreten eines binären 1-Signals an diesem Eingang ist in diesem Schaltglied intern·durch dasselbe Symbol angedeutet. Üblicherweise wird die Negation dieses Signals "O/B nicht" in der Schaltalgebra durch das Symbol C/B dargestellt. Diese Negation wird in der Schaltung durch ein NICHT-Glied 73' gebildet. Ahnliche NICHT-Glieder 71', 72·, 76· und 77' dienen zur Bildung der Negation der anderen Eingangssignale der Schaltung. Um das Schaltbild nicht durch die Darstellung zu vieler VGrbindunßsleitungen unübersichtlich zu machen, wurden entsprechende Symbole verwendet, die angeben, wo Signale angeschlossen werden sollen. Dem UND-Glied 78' werden also die Signale I¹RI_r SEC und C/B zugeführt. Mehrere UND-Glieder 78« bis 81' stehen mit einem ODER-Glied 86' zur Abgabe des Summensignals am Ausgang 35' I^ Yerbindüng. In "ahn-"

9098318/1305

licher Weise sind mehrere UND-Glieder 81 · bis 85' mit einem; ODER-Glied 87' zur Bildung des tJbertrag/leihbetrag^Signals ^ am Ausgang 36 '„ verbund en. Über einen: Dezimalübertrageingang,- -_ 37' kann dem ODER-Glied 07' ein weiteres ■■-.Signal zugefiihrii werden. Alle UND-Glieder 78· bis 75' habennegierte Ausgänge, ■ da jedoch die nachgeschalteten ODER-Glieder 86·. undj87' ebenfalls negierte.Eingänge haben, heben sich diese Negf-tlonen auf (doppelte Verneinung gleich Bejahung). ϊ ; ; _::

Mit negierten Eingängen versehene ODER-Glieder 74'und 75« :. (Pig. 5) dienen zur Bildung der Zwischenfunktionen PRI + C/B

»und SEG + C/B. In diesen Punktionen hat das Pluszelohen.die Bedeutung von ODER. Mit diesen Angaben dürfte es dem Fachmann möglich sein, die Wirkungsweise der Anordnung nach Fig.^5 zu " verstehen. Wenn.sich als Summe eine T oder 3ergibt, erscheint am Summenausgang 35' ein 1-Signal_s und wenn.sich eine 2 oder\. 3 als Summe ergibt, erscheint^ am Übertragausgang 36' ein"1-Signal ^ wie bei einemι gewöhnlichen Binäfaddierer.- Beim: fSubtrahie-

_;- ren modifizieren die Signale N1 oder N2 das Übertrag/Leihbetrag-Ausga_ngssignal am Ausgang 36'. Ferner, wird auch das am Ausgang 35'erscheinende Summensignal später im Addierer 26'

■ In Abhängigkeit von diesen Signalen^^ komplementiert, wie noch aus.führlicher beschrieben wird. -.-. /■- ;

In Pig. 6 sind die Einzelheiten der Übertrag/Leihbetrag-Aus-, wahl- und -speicherschaltung 21 · nach PXg*-, TB gezeigt. Diese Schaltung dient zum Verzögern binärer Überträge innerhalb: einer Dezimalziffer um einen Bit-Takt bzw. eine Bit-Stelle. Außerdem speichert und überträgt sie Dezimalüberträge, wie dies - " wegen d;er^;' erfindurigsgemäßen Verschaehtelung der Dezimal ziffern und Dezimalwörter erforderlich ist. Die wichtigsten Schaltglieder in dieser Schaltung sind "die Flipflops 91·, 92', ■ 93' ., Dies^v sind sogenannte J-K-Flipflops mit zwei Setzeingängen SS und zwei·Rücksetzeingängen RS. Um das Plipflop zu setzen, müssen erst an beiden. Setzeingängen SS Ir-Slgnale: anstehen, xmd dann -

90983871305

muß dem Tasteingang zwischen. Setz_;- und* Rücksetzeingang ein Tastsignal in Form eines 0-Signalszugeführt.werden."-"In ähnlicher Weisä müssen erst an beiden Eücksetzeingängen RS' J-Sigriale vorhanden sein, denen dann ein-Tastsignal folgen

' muß, um Gas Flipflop zurückzusetzen, V/enn /dieEinrichtung/: eine Dezimalziffer eines ersten Wortes verarbeitet, ist das Taktsignal Wt eingeschaltet, während die Taktsignale W2und ■ W3 ausgeschaltet sind. Wenn also dem Eingang 39' ein: Übertragsignal zugeführt wird, sind: bei:de Setzsignale am Wort-t-Flipflop 91' vorhanden. Mit dem nächsten taktimpuls Cv= der als Tastsignal dient, wird deshalb das. Flipflop 91' gesetzt. Wenn das Flipflop 91.' gesetzt ist, erscheint am Ausgang -Ti des Flipflop ein 1-Signal.. Dieses bildet das eine Eingängssignal eines UND-Gliedes 94'· Bas Taktsignal Wt wird außerdem einem weiteren Eingang dieses UND-Gliedes 94' zugeführt. Das öritte Eingangssignal des UND-Gliedös 94'> -das von einem^ NICHT-Glied 99' abgegeben wird» ist normalerweise:, ein 1-Signal, das ent-

.fernt werden kann,/ wenn· die Übertragfunktion durch ein einem Eingang 68 zugeführtes Sperrsignal.gesperrt werden soll., Wenn alle drei Eingangssignale des UND-Gliedes 94' (als 1-Signale) vorhanden sind, wird dem^JODER-Glied 97 ein. Signal zugefuhrt, das ein Übertragsignal am Ausgang 38·. zur -Folge" hat. Die Betätigung des Flipflop 9t¹ durch den Taktimpuls C 'erfolgt der-. art, daß das Flipflop genau am -Ende- eines Ein-Bit-Taktes kippt, z.B. im Takt B1, in dem der/Übertrag, der das Flip-flop setzte, erzeugt wurde. Das dem UND-Glied 94' vom Plipflop zugeführte Signal ist also zu Beginn des; nachsäten ■Bit-Taktes B2, wie erforderlich, vorhanden, und der Übertrag ist praktisch um einen Bit-Takt verzögert worden. Wenn der Übertrag jedoch im Bit- ' Takt B4 (einen Dezimalübertrag anzeigend) erzeugt wird, dann wird das Flipflop 91' trotzdem gesetzt, selbst wenn beide Taktsignale B4 und W1 von den Setzeingängen des Flipflop im Setzaugenblick entfernt werden. D.er tibertrag wird also im Flipflop 91' solange gespeichert, bis er wieder vom Taktsignal W1, wenn es das nächste Mal auftritt, über das UND-Glied 94' durchgeschaltet wird.

9 0 9838/1305

Das Flipflop 91-' wird durch die Kombination äßs-Täktsigaal^.: ,;-W-1 mit dem negierten Übertraß-Ausgangssi^al,-des--NIC-HT-(Jii'©deö.:;' 91' (Übertrag nicht) zurückgesetzt. DaaFlipflop 91' Kann aiso \ nur während des Taktsignals W1 gekippt werden» Auf diese-Weise speichert es einen Dezimalübertrag von einem Jlil-Takii^bis' ζώηπ_:
nächsten. Das Wort-2-Flipflop 9.2' und das'Wort-J-FlipilOp 9f ϊ , sind in derselben Weise wie das Plipflop911 betätigbai·, mit; ^ der Ausnahme, daß die jeweiligen Betätigimgszeiten Φ
W2 und W3 sind. '.. \ " ' ;■-'.' ,-/-"

A In Pig. 7 ist die 6-Korrektur-Erkennungs- und; w

schaltung 25' ausführlicher dargestellt. Diese Scnaltüiig. ei·- ;:r zeugt erforderlichenfalls ein Dezimalubertragsignal:φϊίά \öt--:;-:_l} y forderlichenfalls auch ein 64-Korrektur-Signal. Diese ^chaitungc; enthält ein mit negierten Eingängen^ versehenes OSER-^fflieä 103,. dem NICHT-Glieder 101 und 102 vorgeschaltet sind, denenvüber - " \ Eingänge 44' und 43' die Zwei- und^ Vier-Bit-Siönale^zugeführt, werden. Wenn das ODER-Glied 103 entweder den Wert 2vpder-d;en;v.^:- Wert 4 feststellt, betätigt es das UND-Gliefl 104, :iwerin\ diese
Signalo im Takt B4 und zusaiiirften mit dem; aehtwertigen^ Signal-.-v;: am Eingang 42' auftreten. Dieser Zustand zeigt einen^ Summen- ⁷: wert an, der größer als 9 ist, wobei das OTD-Glied 104 ein ^: . Dezimalübertragsignal über den Anschluß 40* abgeben:muß. Die- :

P ses Dezimalübertragsignal wird dem Addierer 20^r: (Fig. 1B/uhä:
Pig. 5) über den Eingang -37' zugeführt tind bewirkt^ daß in der
Übertragspeicherschaltung 21< ein Deziiaalübertrag gespeichert
wird. Das Übertragausgangssignal wird auch über-den-Eingang'41' in die Schaltung nach Pig. 7 (nach legation im Addierer 20')
zurückgeführt, wo es das zweite Setzeingangssignal eines Plipflop 105 bildet. Die Bedingungen zum Setzen des Flipflop 105
sind jedesmal dann erfüllt, wenn ein Übertrag im Bit-Takt B4 ' auftritt, unabhängig davon, ob er vom UND-Glied 104 erzeugt
wird oder nicht. Es kann also ein echter Binärübertrag auf-treten, der einen größeren Summenwert als 15 anzeigt«und das
UITD-Glied 104 nicht durchschaltet, aber'einen Dezimalübertrag

9098-38/1305

Ί909475

und eine "6—Korrektur" erfordert. Das Setzen des Flipflop 105 bewirkt die 6-Korrektur„

Nachdem dem Flipflop 105 beide Setzsignale zugeführt sind, wird es am Side der B4-Täktzeitspanne beim Auftreten j des nächsten Taktimpulses am mittleren lasteingang gesetzt.

Wenn das Flipflop 105 einmal gesetzt ist, bleibt es bis zum Eride der nächsten B2-Bit-ImpulsZeitspanne gesetzt, wie es durch das Bezugszeichen B2 am Rücksetzeingang RS dieses Flipflop angedeutet ist. Im gesetzten Zustand gibt das Flipflop 105 am Ausgang 45* während der"Bl- und B2-Bitzeitspannen, die der B4-Zeitspanne folgen» ein 1-Signal ab. Wegen der Verzögerung um drei Bit-Takte zwischen dem Volladdierer 20'und dem Volladdierer 26· nach Fig.. IB treten diese in den Takten B1 und B2 erzeugten Ausgangssignale in den den Zwei- und Vier-Bit-Werten am Addierer.26» entsprechenden Zeitspannen auf, so daß dadurch eine binäre 6 am Eingang 47' des Addierers erzeugt wird.

Fig. 8 ist ein schematisches Schaltbild des Volladdierers 26' · nach Fig. 1B* Der Aufbau dieses Addierers ist dem des in Fig. gezeigten Addierers 20^r ähnlich. Es ist praktisch ein binärer Volladdierer, der die zuvor vom Addierer 20' errechnete Summe, die dem Eingang 46' zugeführt wird, dem Eingang 47"' zugeführte 6-Korrektur-Ziffern und dem Eingang 48· zugeführte Übertragziffern addieren kann. Wie bei Fig. 5 sind die internen Verbindungen der in Fig. 8 gezeigten Schaltung durch Signalsymbole und nicht durch verdrahtete Verbindungen angedeutet. Außer den numerischen Eingangssignalen werden der Schaltung ein Subtrahiersteuersignal am Eingang 50· und über Eingänge 51' und 52' jeweils Signale C? und CPI zugeführt. Alle drei Signale kommen von der Schaltung 27', was weiter unten noch ausführlicher beschrieben wird. Die Signale CP und CPI sind normalerweise 1-Signale, und das Subtrahiersteuersignal am Eingang -5-0' ist

909838/1305

■.J¹ ,,' . 1Ö09475

nur während einer der Subtraktionsoperationen ein 1-Signal und bei einer Additionsoperation ein O-Signal. Das Übertrag-Leihbetrag-Sißnal am Eingang 48· wird auch als Komplementiersignal verwendet und daher intern mit COB angegeben« Das am Ausgang 54' erscheinende Signal ist die Negation des übertrqgsigrials und das am Ausgang 53' erscheinende Signal die Negation des Leihbetrag-Signals. Diese beiden Signale werden ebenfalls der Schaltung 27· zugeführt* ^ . !

Fig." 9 ist ein ausführlicheres Blockschaltbild der Üjbertrag/ P Leihbetrag-Speicher- und Komplementiersteuerschaltung 27'.

Sie enthält ein Flipflop 138'zum Speichern ,und Übertragen des Komplemehtier/Übertrag/Leihbetrag'-Signals von einem ODER-Glied 137.

Wenn die gesamte Einrichtung¹ in Subtrahierbetrieb arbeitet-, ''- wird, dies von einem der Steuersignale N1 oder N2 festgestellt _t die jeweils über ein NICHT-Glied 140 und Ί41 ,einem ODER-Glied _; 139 zugeführt werden. Das Ausgangssignal des ODER-Gliedes 139 '· wird zum Setzen eines Subtrahier-Flipflop 136 verwendet, dessen Ausgangssignal als Steuersignal an einem Eingang 50' des Addierer-Subtrahierers 26' (siehe oben) erscheint. Außerdem wird es einem Eingang eines'UND-Gliedes 131 zugeführt. Ein wei-"' teres Eingangssignal dieses UND-Gliedes 131 wird über den"Anschluß 45' zugeführt und ist^;das 6-Korrektursi'gnal aus der Schaltung 25' nach Fig. 7. Während der Subtraktion zeigt ein Signal auf dieser Leitung an, daß im Verlaufe der Subtraktion in der ersten Addiereinheit 20· nach Fig. 5 eine "Borgung"■ " stattgefunden hat. Wenn von vornherein feststeht, daß das Ergebnis, eine negative Zahl sein muß, erscheint am Anschluß 63« als drittes Eingangssignal des UND-Gliedes I3I ein Signal ^: [^: . "Komplementiere Leihbetrag". Das resultierende Ausgangssignal des UND-Gliedes 131 ist CP und wird über den Anschluß 51«dem Addierer 26:■■' zugeführ.t. Dieses Signal ist ein Ö-Signal und zeigt an, daß das Komplement gebildet werden soll.

. ' 909838/13ÖS *

Um die Komplementbildung: mit dem zweiten Sit im ;Takt B2 zu beginnen, wenn das erste Bit im fakt JBl eine binäre 1 ist,: wird das Vorhandensein eines binären 1^-Bits; am letzt-en Ausgang; 67' des letzten Verzögerungsgliedes. 28^f(J¹Ig*-.7B);.voii einem ÜID-Glied 134 festgestellt, das entsprechend; vom Φaktimguls^ BI und dem über das NICHT-Glied* 132 |zugefünrtien"komplementier-,: signal durchgeschaltet wird ^ Wenn; :däsv^;Kömp.l-emBnt -gebildet wird, führt das UND-Glie<l 134 dem Addierer gB^über ^ii J511--Ans0hluß und das ODER-Glied. 137 ein 0-Signal /zuv/ X^V: ;ί: : ^ ;^ - ^;

Das UND-Glied 133 erhält' die. Summenziffern.vom; Addierer':; nach Pig. 5 am Anschluß 46 ^r und w|Lrd-durch einB signal über ein NICHT-Glied ,132-zkm KompLementieren.ange-' steuert, beginnend miir 'dem zive'itenoder;jdritten;Bit {des Zwi- schenergebnisses vom:ersteh;Addiej"el·.20'-, Jedesmal wenn eines dieser Bits "eine binäre; Eins^ ist .r ' ;;;--:;; . ·: ;ΐ _ .

In Pig. 10 sind mehrere: Kurvenzüge zur" Erläuterung der Wirkungsweise des anhand der Pig. IB. und 5 bis 9 beschriebenen Rechenwerks dargestellt. Einige^r der^^ -iakt—Kufcvehzügs aus Pig« und 4 sind in Pig. 10' wiederholt,."Zusätzliche;Kürven[fprmen JRI und'SEC zeigen die genaue Verschlüsselung als Beispiel- zweiziffrig gewählter numerischer Wörter durch Impulse> die den Eingängen PRI und SEC des Rebhenw^rks zugeführt werden. Die numerischen Werte dieser Wörter sind_-in der^ Zeichnung in den betreffenden Worttakten dargestellt, denen .sie zugeordnet sind. Pur FRI sind dies also 18, 32 und. 08.:Pur SEC sind dies 14, und 04. Pig. TO zeigt, wie die Einrichtung .tatsächlich mehrere Dinge gleichzeitig ausführen'kann. Während der W1-Takte führt die Einrichtung also eine Addition aus, während der W2-Täkte bildet sie die Operation PRIi minus SEC und während der W3-Takte führt die Einrichtung die Operation SEC minus'ERI aus. Die Steuersignale für diese Operationen sind durch die Kurvenzüge N1 und N2 dargestellt. Normalerweise führt die Einrichtung während der W1-Takte keine Addition aus, weil bei einer Addition

9 0 9838/1305

1ÖÖ9475

normalerweise ein in der Wl-Speicherstelle gespeichertes Wort mit einem in der W2-Speicherstelle im W2-£akt gespeicherten · · Wort verknüpft wird. Anhand des in Pig. ΊΟ dargestellten . Beispiels sollte nur erläutert werden, wie in der Einrichtung nach der Erfindung eine Addition zusammen mit anderen Operationen ausgeführt werden kanu.

Die Kurvenzüge sind mit denselben Bezugszahlen 35⁹» 36'»' 34'» 45', 49' und 47¹ wie die Anschlüsse in ]?ig. 1B versahen, an _v denen die durch die Kurvenzüge dargestellten Signale er-, scheinen. · ■■■■:·. . . :

■■■■ . . '

Im folgenden seien spezielle Operationen erläutert, die in die« ser Figur dargestellt sind, Im ersten W1—Takt werden die Ziffern 8 und 4 der ersten Stellen von PRI und SEC addiert und . zu einem Summensignal an 35' verknüpft, in dem die Vier-Bit- und Acht-Bit-Impulse eine 12 in binärer Schreibweise darstel~ len.· Dies wird im Takt B4 von der Schaltung 25^E dahingehend erkannt, daß ein Dezimalübertrag, dargestellt als Kurvenzug 36', erzeugt werden muß, um den Zehnerübertrag der"12 in die nächste Dezimalstelle zu übertragen, und daß ein 6-Korrektur-Signal, dargestellt als Kurvenzug 45', erzeugt und,zur binären 12 im zweiten Addierer 26· addiert werden muß, um dadurch die binäre Summe 18 zu bilden, die die richtige Beaimalzahl 2 in den ersten vier Binärziffernstellen für diese spezielle binäre Dezimalziffer bildet. Die Zahl 16, die durch eine bi- , näre Eins in der fünften Ziffernstelle dargestellt würde, wird nicht registriert, sondern im Addierer 26⁽ weggelassen. Das im ersten B4-Takt erzeugte Übertragsignal 36',wird in einem der Flipflops in der Schaltuhg 21· gespeichert und steht zu Beginn des nächsten W1-Taktes zur Verfügung, wenn die Ziffer der zweiten Stelle verarbeitet wird-. In diesem Takt erscheint D2, WT, -Bi und der Übertrag am "Übertrageingang 34' des ersten, Addierers 20', wie es durch den Kurvenzug 34' in Eig. TO dargestellt ist. Da im ersten Zifferntakt beide Signale PRI und

90983Ö/1305

SEC ebenfalls vorhanden sind, registriert der Ausgang 35' eine dezimale 3_f und die endgültige Summe der Operation, wie es im letzten Kurrenzug 67' gezeigt ist, ist 32, was die richtige Summe der beiden Eingangszahlen 18 und H :j.m Wi-Takt ist· . '■;-'. ■ "■'" ■"■_■ '■ - V-/ - _ ;. -■■■ ■ ., --

Bevor die Adäitionsöperation jedoch beendet ist, beginnt die erste Subtraktiönsoperation im Ϊ51, -W2-Takt"-mit "der versuchten Subtraktion der SEG-Ziffer 6 von der PEI-Ziffer 2. Dies hat die Erzeugung eines Summensigriäls 35^J, eines Leihbe^rag-Signals und von 6-Korrektur-Signalen, wie dargestellt, zur Folge, die wiederum die korrigierte Ziffernsumme 6 am Ausgang 67' ergeben. -Im nächsten V/2-Takt steht der im V/2-Flipflop der Schaltung 21 gespeicherte Leihbetrag am Leihbetrag-Eingang 34' des Addierers 20^e zur Verfügung» um bei der Subtraktion der Ziffern der zweiten Stellen, d.h. der SEG-Ziffer T von der PRI-.Ziffer 3 zur Bildung der richtigen Differenz 1 in der zweiten Ziffernstelle verwendet zu werden. Auf diese Weise ergibt sich die richtige Gesamtdifferehzzahl 16.

Inzwischen hat dieW3-WQrt-0peration in der ersten Ziffernsteile D1 mit der Subtraktion der; PRI-Ziffer 8 von der SEC-Ziffer 4 begonnen. Ba diese Subtraktion eine negative Zahl ergibt, muß das voia Addierer 20' am Ausgang 36 · erzeugte Leihbetrag-Signal dazu verwendet werden, eine Komplementieroperation anstelle einer 6-Korrektur-Qperation im zweiten Addierer 26' zu veranlassen. Dies erfolgt durch die Komplementiersteuersignale und das UHB-Glied 131 nach 5¹Ig. 9- Da die Ziffern in. den höheren Stellen des Wortes Έ3 beide Null sind, ist im Takt D2_S W3 keine Operation erforderlich. .

90383871305

Claims (19)

Patentansprüche

1. Im Serienbetrieb arbeitende Umlauf-Daten-Speicher-Datenverarbeitungseinrichtung mit·einer Speichervorrichtung, einer Vorrichtung zum Eingeben von Daten in die Speichervorrichtung in Form von Ziffern,' die jeweils durch mehrere binäre Bits dargestellt sind und mehrere zusammenhängende GJruppen : mehrziffriger Wörter bilden, ■ d a d u r c h 'gekennzeichnet, daß die Vorrichtung (45) zum Eingeben-von" Daten derart betrei.bbar ist, daß sie die Ziffern in ©iner seriell verschachtelten Anordnung'eingibt, indem sie mit der Ziffer der niedrigsten Stella des ersten Wortes der ©rsten zusammenhängenden Gruppe von 'Wörtern beginnt und mit den Ziffern der niedrigsten Stelle der anderen Wörter der ersten .-zusammenhängenden Wortgruppe fortfährt, dann die Ziffern der, nächsthöheren Stellen der Wörter der ersten zusammenhängenden Wortgruppe eingibt und dies niit den-aufeinanderfolgenden höherstelligen Ziffern solange wiederholt, bis all© Wörter der ersten zusammenhängenden .Wortgruppe in die Speichervorrichtung eingegeben sind, und dann diesen Vorgang bei allen folgenden zusammenhängenden Wortgruppen wiederholt _t und daß die Einrichtung Vorrichtungen (81, 84, 85_} 83, 86, 87, 82) enthält, die die ge spei chert ein Daten in der Einrichtung umlaufen lassen, wobei diese das'Umlaufen bewirkenden Vorrichtungen eine Vorrichtung (83) enthalten, die die Daten um ei~ nen Zifferntakt verzögert und die umlaufenden Daten verarbeitet*

2. Einrichtung nach Anspruch Ί, gekennzeichnet, durch eine Vorrichtung (.89), die die Daten in einen verzögorungafreien Datenkanal· leitet, der an der Datenverzögerungevorrichtung (83) vorbeiführt und dadurch die Daten ' um eine Datenwortsteile in der Speichervorrichtung (80) vorverschiebt.

909838/1305

3. Einrichtung nach Anspruch,1 oder 2, gekennzeich-■net durch Vorrichtungen (88, 90), die digitale Teile der Daten ein zweites Mal-über die Datenverzögerungsvorrichtung (83) in Uralauf bringen, bevor sie die Daten über die Speichervorrichtung (80) zurück in Umlauf bringen, um dadurch die Daten um eine Datenwortstelle zu verzögern.

4. Einrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Speichervorrichtung eine Verzögerungsleitung (80) enthält.

5. Einrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß sie Vorrichtungen (94 oder 95a, 96) zum wählbaren Auslesen umlaufender Daten enthält, =

6. Einrichtung nach Anspruch ■; 5, dadurch gekennzeichnet, daß sie eine Vorrichtung (94) enthält, die einzelne Wörter der Daten beim Auslesen sichtbar wiedergibt.

7. Einrichtung nach Anspruch^ oder 6, dadurch gekennzeichnet, daß sie eine Vorrichtung (95a, 96) enthält, die die ausgelesenen Daten zur Steuerung und/oder Regelung einer Maschine verwendet.

8. Einrichtung nach Anspruch■?» dadurch g e k e η η zeichnet, daß die Einrichtung (Pig. 1) mit einer numerischen Steuer- und/oder Regeleinrichtung (Pig. 1A) zum Steuern und/oder Regeln einer Maschine einschließlich der relativen Lage mindestens zweier Bauteile kombiniert ist und daß die Datenspeicher- und Datenirerarbeitungseinrichtung (Fig. 1) die Datenspeicher- und Rechenteile dieser numerischen Steuer- und/oder Regeleinrichtung enthält und die Wortpositionen in der Speichervorrichtung (80) die Datenspeicherregister der numerischen Steuer- und/oder Regeleinrichtung bilden.

909838/1305

9« Einrichtung nach einem der vorhergehenden Ansprüche, ge — kennzeich n. et .durch eine Vorrichtung (84) zum wählbaren Eliminieren einzelner Wörter der umlaufenden Daten aus der Speichervorrichtung (80).

10. Einrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet," daß die Dateneingabevorrichtung (45) in Abhängigkeit von Adresseninformationen betätigbar ist, die in den Daten enthalten sind, um bestimmte Wörter in ausgewählten Vfortpo sit ionen in der Speichervorrieh»-

^ tung (80) zu speichern«, . .

11. Einrichtung nach einem der vorhergehenden Ansprüche, g β;— kennzeichnet du«roh eine Vorrichtung (86_t Fig. 1) zum wählbaren bitweisen Unterbrechen der Rückübertragung ausgewählter Wörter aus der Verzögerungsvorrichtung (83) in die Speichervorrichtung (80).

12. Einrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet," daß die Verzögerungevorrichtung (83» 3Pig· 1) ein Rechenwerk ist, das ziffernweise Rechenoperationen mit Wörtern ausführen kann, die in der Speichervorrichtung (80) gespeichert sind.

13. Einrichtung - nach Anspruch 12, dadurch ge,-, kenn ζ e.:i c h η e t, daß das Rechenwerk (83) zwei Eingänge (PRI, SEC) hat, von denen dem einen Eingang (PRI) Daten direkt aus der Speichervorrichtung (80) zuführbar sind, daß ein Rückführschaltglied (88) zwischen dem Ausgang des Rechenwerks (83) und dem zweiten Eingang (SEC) des Rechenwerks liegt und eine ziffernweise Verknüpfung der Ziffern eines vorhergehenden Wortes (an SSC) in dem Rechenwerk mit den Ziffern .■ eines folgenden Wortes (an PRI), mit dem das vorhergehende Wort verschachtelt ist, ermöglicht.

909838/Ϊ305

14. Einrichtung nach Anspruch 15» dadurch gekennzeichnet,· daß aas Rechenwerk (83) ein Addierer (Fig. 1B) ist, der Daten "in binärk©etierter Dezimalform verarbeitet und eine Vorrichtung (20^s) zum sequentiellen lädieren der den beiden Eingängen zugeführten.Bezimalsiffern, eine Vorrichtung (20·, 25')» die interdigital© Bezimaluberträge erzeugt, wenn es bei der digitalen Addition erforderlich ist, mehrere Bit-Bpeichervorrichtungen (21⁽)_s eine die interdigitalen Überträge zum Abspeichern In die Speishervorrichtungen (21') sequentiell übertragende Vorrichtung (20% 25*) und eine die gespeicherten öigitalen Überträge eineiE Eingang (34*) der Aödiervorrichtung in derjenigen Reihenfolge, in eier die entsprechenden hb'her-Btelligen Ziffern in den ves-seliachtelten Daten erscheinen, übertragende Vorrichtung (21^s) enthält*

15· Einrichtung nach Anspruch 14,- dadurch gekennseiehnetjj daß die Aiäiervorrichtung (20') ein im Serienbetrieb arbeitender binärer Volladdierer ist, daß die Bitspeichervorrichtung (21⁸)"derart betreibfear ist, daß sie bei den aufeinanderfolgenden Additionen der ersten drei binären Bits jeder Dezimalziffer entstehende Überträge' speichert und nacheinander als Übertragsignale mit einer 1-Bit-VerzÖgerungszeit zur nächsthöheren Bit-Addition in dem Addierer (20·) tiberträgt.

16. Einrichtung nach Anspruch. 14 oder 15, dadurch gekennzeichnet,' daß der Addierer (Pig. 1B) zwei binäre Volladdierer (20% 26^f) enthält, von denen der eine Mpäre Addierer (20^s) so angeschlossen und geschaltet ist, daß er die binärkodierten Dezimalziffern binärziffernweise erhält und verarbeitet und bei der AMition der niedrigerstelligen Binärziffern entstehende. Überträge hinzuaddiert, daß ferner die die interdigitalen Überträge erzeugende Vorrichtung (20', 25') eine Vorrichtung (25*) zum Erzeugen binärkodierter Sechsen (an 45^f) enthält» um diase Sechsen erforderlichenfalls zur

909838/1305

Ausgangsgröße des ersten Addierers (an 35') vorzeichengerecht zu addieren, um das richtige! binärkodierte Deziraalformat beizubehalten, und von denen der zweite binäre Volladdierer (26') so angeschlossen und geschaltet ist, daß er die Ausgangsgröße des ersten binären Addierers-und die binärkodierten .Sechsen erhält und kombiniert, um die gewünschte binärkodierte Ausgangsgröße zu bilden.

17. Einrichtung nach Anspruch 16, 'dadurch gekennzeichnet, daß sie mehrere zwischen dem Summejnausgang (35^f) des ersten Volladdierers (26') hintereinander geschaltete 1-Bit-Verzögerüngsglieder enthält, daß die die Sechs erzeugende Vorrichtung (25¹) Verbindungen (42¹, 43'» 44') zu aufeinanderfolgenden Anschlüssen von zwei dieser Verzögeruhgsglieder (22·, 23') enthält, um die Bildung einer im Bereich von 10 bis 15* liegende Summe, die die Bildung eines Dezimalübertrags erfordert, festzustellen, und daß die die Sechs erzeugende Vorrichtung (25') beim Peststellen einer derartigen Summe einen Dezimalübertrag und eine binärkodierte Sechs (am Ausgang 45') erzeugt.

18. Einrichtung nach Anspruch 16 oder 17, dadurch gekennzeichnet, daß die die Sechs erzeugende Vorrichtung (25') an den Überträgausgang (36') des ersten binären Addierers (20') angeschlossen und im vierten Bit-Takt der Ziffer derart betätigbar ist, daß sie das Auftreten eines. Übertrags zur nächsthöherstelligen Ziffer feststellt und in Abhängigkeit davon das binärkodierte 6-Signal (an 45') erzeugt.

19. Einrichtung nach einem der vorhergehenden Ansprüche 16-- 10, dadurch gekennzeichnet, daß sie eine, zweite Bit-Speichervorrichtung (27', Pig. 1B) enthält, die an den Übertragausgang (54·) des zweiten Addierers (26') angeschlossen ist und Übertragbits speichert und diese später im nächsten Bit-Takt dem Übertrageingang (48·) des zweiten Addierers (26') zuführt. '

909838/1305