DE1170004B - Freistellen-Sucher - Google Patents
Freistellen-SucherInfo
- Publication number
- DE1170004B DE1170004B DEJ21022A DEJ0021022A DE1170004B DE 1170004 B DE1170004 B DE 1170004B DE J21022 A DEJ21022 A DE J21022A DE J0021022 A DEJ0021022 A DE J0021022A DE 1170004 B DE1170004 B DE 1170004B
- Authority
- DE
- Germany
- Prior art keywords
- counter
- memory
- ring
- bit
- memory location
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Controls And Circuits For Display Device (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Internat. KI.: H 03 k
Deutsche KL: 21 al - 37/60
Nummer: 1 170 004
Aktenzeichen: J 21022IX c / 21 al
Anmeldetag: 15. Dezember 1961
Auslegetag: 14. Mai 1964
Die Erfindung betrifft eine Anordnung zum Aufsuchen freier Speicherstellen bei Speichern, deren
Speicherstellen einzeln adressierbar sind und bei denen die Eingabe oder die Entnahme mit unregelmäßigen
Unterbrechungen stattfinden soll. Die zu belegenden oder abzufragenden Speicherstellen liegen
jedoch im allgemeinen hintereinander. Da jedoch die Arbeitsweise mit Unterbrechungen stattfindet, ist es
nötig, bei jedem Eintragungs- oder Entnahmevorgang den nächsten verfügbaren Speicherplatz festzustellen.
Ein naheliegendes Verfahren wäre, jedesmal von vorn beginnend alle Speicherstellen zu untersuchen. Das
erfordert natürlich eine große Anzahl von Maschinenzyklen.
Es ist das Ziel der Erfindung, durch Verminderung der erforderlichen Zahl von Maschinenzyklen die
Arbeitsgeschwindigkeit zu vergrößern. Es sind Speicher bekannt, bei denen jeder Speicherstelle, die aus
je mehreren Bits besteht, eine Markierung zugeordnet ist, mit der der Frei- oder Belegtzustand dieser Speichersteile
angezeigt werden kann. Bei einem Matrizenspeicher dieser Art, der aus mehreren Ebenen
bestehen kann, lassen sich die Markierungen in einer zusätzlichen Ebene unterbringen.
Es ist weiter bekannt, einen Matrixspeicher mit Hilfe zweier Zähler anzusteuern. Dabei bestimmt der
eine Zähler die Abtaststelle längs einer Koordinate, der andere Zähler längs der zweiten Koordinate; der
zweite Zähler rückt jeweils um eine Stelle weiter, nachdem der erste Zähler einen Umlauf beendet hat.
Dadurch werden alle Speicherstellen nacheinander angesteuert.
Um die Zeit zum Aufsuchen einer freien Speicherstelle zu verkleinern und um zu vermeiden, daß dabei
alle Speicherstellen der Reihe nach durchsucht werden müssen, sieht die erfindungsgemäße Anordnung
mit einem Matrixspeicher aus mehreren Ebenen, bei denen ein Speicherwert durch je ein Bit in jeder
Ebene dargestellt wird, mit einer weiteren Ebene, deren Bits den Belegtzustand der zugeordneten
Wertstelle anzeigen, und mit zwei Ringzählern zur aufeinanderfolgenden Ansteuerung aller Speicherstellen
vor, daß zum Aufsuchen der ersten freien Speicherstelle einer der Ringzähler während der
Blockierung des anderen Ringzählers in der einen Koordinate (Zehner) die erste freie Speicherstelle aufsucht
und daß anschließend während der Blockierung des einzelnen Zählers an der gefundenen Stelle der
andere Zähler die für seine Koordinate (Einer) erste freie Speicherstelle feststellt.
Das nachfolgend beschriebene Ausführungsbeispiel wird durch Zeichnungen erläutert.
Freistellen-Sucher
Anmelder:
International Business Machines Corporation,
New York, N. Y. (V. St. A.)
New York, N. Y. (V. St. A.)
Vertreter:
Dipl.-Ing. H. E. Böhmer, Patentanwalt,
Böblingen (Württ.), Sindelfinger Str. 49
Als Erfinder benannt:
Robert William King, Endicott, N. Y. (V. St. A.)
Beanspruchte Priorität:
V. St. v. Amerika vom 28. Dezember 1960
(78 895)
F i g. 1 ist eine schematische Darstellung der Erfindung, und
F i g. 2 ist ein Zeitdiagramm dazu.
Der Kernspeicher 10 enthält acht Ebenen mit Magnetkernen; sieben Ebenen 10 a dienen zur Darstellung
eines Zeichens, und eine Ebene 10 b wird in erfindungsgemäßer Art verwendet. Jede Matrixstelle
enthält also acht Kerne, die ein Zeichen und ein Kenn-Bit darstellen. Die Magnetkerne sind von bekannter
Art mit annähernd rechteckiger Hystereseschleife und lassen sich auf eine obere (binäre 1)
oder untere (binäre 0) Lage bringen, um die An-Wesenheit oder das Fehlen eines Bits darzustellen.
Durch Leitungen von den Adressenringen 11 und 12 kann den Kernen einer bestimmten Matrixstelle
genügend Strom zugeführt werden, um sie in den 0-Zustand zu überführen. Waren diese Kerne oder
einige von ihnen vorher im 1-Zustand, so erzeugt die Änderung des Magnetisierungszustandes in den Ausgangswicklungen
13 und 14 Signal, welche das Zeichen an dieser Matrixstelle charakterisieren.
Die sieben Zeichen-Bitstellen können z. B. die A, B, C, 1, 2, 4 und 8 sein; hiervon repräsentieren die Bitstellen 1, 2, 4 und 8 mit ihren Kombinationen die Dezimalzahlen, während alphabetische Zeichen durch Kombinationen dieser mit den Bits A und B dargestellt werden und wo das Bit C das Prüfbit darstellt. Wenn einer Materialstelle Strom durch die Einer- und Zehner-Treiber (wie die Koordinaten genannt werden sollen) zugeführt wird, erscheint das
Die sieben Zeichen-Bitstellen können z. B. die A, B, C, 1, 2, 4 und 8 sein; hiervon repräsentieren die Bitstellen 1, 2, 4 und 8 mit ihren Kombinationen die Dezimalzahlen, während alphabetische Zeichen durch Kombinationen dieser mit den Bits A und B dargestellt werden und wo das Bit C das Prüfbit darstellt. Wenn einer Materialstelle Strom durch die Einer- und Zehner-Treiber (wie die Koordinaten genannt werden sollen) zugeführt wird, erscheint das
409 589/171
Zeichen auf der Leitung 13, die in Wirklichkeit aus sieben Leitungen besteht. Das achte Bit erscheint auf
Leitung 14. Ein Signal auf diesen Leitungen 13, 14 wird verstärkt vom Verstärker 15 (sieben Verstärker)
und vom Verstärker 16. Die Zeichendarstellung wird über die UND-Schaltung 21 (vorbereitet durch Leitung
22), über die ODER-Schaltung 23 und die Sperrtreiber 24 dem Speicher wieder zugeführt. Die bistabilen
Schaltungen 17 und 18 werden von den Stromin Abwesenheit sonstiger Steuersignale würde der
Einer-Ring bei der Stelle 9 stehenbleiben, während der Zehner-Ring nacheinander von 0 bis 9 sich bewegte,
so daß die Stellen 09, 19, 29, 39, 49 usw. gewählt und den Abfühlverstärkern 15 und 16 zugeführt
würden.
Im vorliegenden Ausführungsbeispiel wurde jedoch angenommen, daß die Speicherstellen 00 bis 12 des
Speichers 10 gefüllt sind; dies wird durch die An-
impulsen der Verstärker 15 und 16 eingestellt und zur io Wesenheit von A'-en in F i g. 1 dokumentiert und beZeit
TQ über die Klemme 19 wieder rückgestellt, so deutet die Abwesenheit einer binären 1 (d. h. die Andaß
die Ausgangssignale über einen Umlauf erhalten Wesenheit einer binären 0) in dieser Kernebene. Die
bleiben. Stelle 106-13 der Fig. 1 zeigt das Symbol Ly (Vor-
Wie gesagt, bringt der Strom von den Einer- und liegen eines Bits) und bedeutet, daß diese Speicher-Zehner-Ringen
beim Lesen die Kerne einer Matrix- 15 stelle 13 als nächste für die Aufnahme von Werten
stelle in den O-Zustand. Beim Eintragen von Speicher- verfügbar ist. Wenn der Zehner-Ring 12 auf seiner
werten in den Speicher 10 haben diese Ströme die ersten Stellung Π steht, wird die Ziffernstelle 19 aus
entgegengesetzte Richtung, sie können alle Kerne in dem Speicher 10 gelesen und die Anwesenheit eines
den 1-Zustand versetzen. Beim Eintragen von Bits vom Verstärker 16 festgestellt; dieses Bit wird in
Speicherwerten sollen natürlich nicht alle Kerne ein- 20 der bistabilen Schaltung 17 gespeichert und zur UND-heitlich
in den 1-Zustand versetzt werden. Die Ent- Schaltung 59 weitergegeben. Beim Vorliegen eines
scheidung darüber wird von den Sperrtreibern 24 Signals aus der Abfühlsteuerung (Klemme 47) resulvorgenommen
in der Form, daß beim Vorliegen eines tiert daraus ein Eingangssignal zur UND-Schaltung
Eingangssignals an den Treibern diese Strom zum 51 zur Taktzeit »8« (wenn gleichzeitig Leitung 52 ein
Speicher 10 liefern, so daß die entsprechenden 25 Einstellsignal liefert). Die Einer-Fortschaltung 55 erKerne
auf 1 gestellt werden können. Ein solches Ver- regt jetzt die Einer-Steuerung 43 und läßt den Einerfahren
ist bekannt. Ring 11 von 0 über 1, 2, 3 usw. laufen. Zur selben Neue Werte werden dem Speicher 10 über die Zeit ist die Zehner-Steuerung blockiert; der Zehner-UND-Schaltungen
29 und 30 zugeführt, denen über Ring kann jetzt nur vorrücken, wenn der Einer-Ring
die Leitungen 31 und 32 (z. B. aus einer Eingabe-Ein- 30 über 9 hinauszählt.
heit bzw. einer Verarbeitungs-Einheit) Zeichensignale Das Bit 10 b-19 Ly wurde zwar vom Verstärker 16
und über die Leitungen 33 und 34 Zeitsignale zu- entdeckt und zur UND-Schaltung 59 weitergeleitet,
gehen. Die UND-Schaltungen 36 und 38 speisen ab- die Einer-Fortschaltung 55 wurde jedoch erst zur Zeit
gehende Leitungen zu den eben genannten Einheiten. »8« desselben Umlaufes geöffnet. Die UND-Schaltung
Im Normalfalle wurden also Zeichen über die UND- 35 61, die zur Zeit »4« vorbereitet ist und deren Aus-Schaltung
29 in zeitlicher Beziehung zu der Ansteue- gangssignal 63 als Anzeige für die erste leere
rung der Einer- und Zehner-Ringe eingeführt, so daß Speicherstelle dient, ist nicht durchlässig. Die Einerjedes
Zeichen in der folgenden Stelle der Matrix auf- Fortschaltung 55 ist zur Zeit »8« des Umlaufes eingezeichnet
wird, gestellt, indem das Bitl0fc-19Ly gelesen wurde,
Die Steuerung 43 für den Einer-Ring 11 ist eine bi- 40 aber die UND-Schaltung 61 ist erst wieder zur Zeit
stabile Schaltung, die dem Ring zwei Signale zuführen »4« des nächstfolgenden Umlaufes durch die Leitung
kann; der Ring wird dadurch in die Lage versetzt, auf der neunten Stelle so lange zu verharren, wie ein
Signal vorliegt oder im anderen Falle von Stelle zu Stelle fortschreiten.
Wenn beim Betrieb nach der vorliegenden Erfindung ein Speicherwert in den Speicher 10 einzuführen
und zu diesem Zweck die erste freie Stelle festzustellen ist, wird der Klemme 47 (Abfühlsteue-
65 vorbereitet. In diesem folgenden Umlauf wird kein Bit von der UND-Schaltung 59 gemeldet, so daß die
UND-Schaltung 61 kein Ausgangssignal liefern kann. Beim Lesen der Ziffernstelle lOft-13 wird ein
Bit Ly entdeckt, und die UND-Schaltung 59 liefert zur UND-Schaltung 61 ein Ausgangssignal, welches
zur Zeit »4« ein Ausgangssignal 63 liefert, welches dazu dient, den zu speichernden Wert in die dann an-
rung) ein Signal zugeführt, das die UND-Schaltungen 50 gesteuerte Speicherstelle zu lenken.
49 und 59 vorbereitet; F i g. 2 zeigt das Signal und Bisher wurde kein Hinweis darauf gegeben, daß
49 und 59 vorbereitet; F i g. 2 zeigt das Signal und Bisher wurde kein Hinweis darauf gegeben, daß
seine Dauer. Der Klemme 48 wird zudem ein Einstell- Bits Ly vorhanden sein könnten, wo keine Speichersignal,
in Fig. 2 mit Set U9 bezeichnet, zugeführt, so werte eingeschrieben sind. Der Sperrtreiber 24, der
daß die UND-Schaltung 49 der bistabilen Schaltung Strom für diejenigen Stufen beisteuert, die nicht auf 1
43 (Einer-Steuerung) ein Signal zuführt und damit die 55 gestellt werden sollen, könnte auch dazu dienen, den
neunte Stelle des Ringes 11 vorbereitet. Zur gleichen Sperrtreiber für Kernebene 10 b zu beeinflussen, so
daß Sperrstrom geliefert wird, wenn Werte in den Speicher 10 eingetragen wurden und umgekehrt.
Zeit dient das Signal der Abfühlsteuerung über den Inverter 53 dazu, das Rückstellsignal von der bistabilen
Schaltung 55 (Einer-Fortschaltung) zu entfernen, die daraufhin kein Signal zum Fortschreiten
des Einer-Ringes 11 durch die Einer-Steuerung 43 liefert. Der Ausgang der Schaltung 55, der jetzt ein
niedriges Potential angenommen hat, liefert über den Inverter 57 ein Ausgangssignal zu der Zehner-Steuerung
45, so daß die Fortschaltung des Zehner-Ringes 12 möglich wird. Das Ausgangssignal von der O-Stelle
des Zehner-Ringes 12 ist bei TO (F i g. 2) und für die Einer-Stelle bei Π zu sehen.
Claims (3)
1. Anordnung mit einem Matrixspeicher aus mehreren Ebenen, bei dem ein Speicherwert durch
je ein Bit in jeder Ebene dargestellt wird, mit einer weiteren Ebene, deren Bits den Belegtzustand
der zugeordneten Wertstelle anzeigen, und mit zwei Ringzählern zur aufeinanderfolgenden
Ansteuerung aller Speicherstellen, dadurch ge-
kennzeichnet, daß zum Aufsuchen der ersten freien Speicherstelle einer der Ringzähler
(12) während der Blockierung des anderen Ringzählers (11) in der einen Koordinate (Zehner) die
erste freie Speicherstelle aufsucht und daß anschließend während der Blockierung des einen
Zählers (12) an der gefundenen Stelle der andere Zähler (11) die für seine Koordinate (Einer) erste
freie Speicherstelle feststellt.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der andere Zähler (11) zunächst
in seiner höchsten Zählstelle blockiert wird.
3. Anordnung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die Freigabe der
Fortschalteinrichtung (55) des anderen Zählers (11) zu einem späteren Zeitpunkt (»8«) eines
Taktumlaufes erfolgt als die Freigabe des Zugangs von einzutragenden Speicherwerten.
Hierzu 1 Blatt Zeichnungen
409 589/171 5.64
ι Bundesdruckerei Berlin
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US78895A US3200378A (en) | 1960-12-28 | 1960-12-28 | Data input/output device |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1170004B true DE1170004B (de) | 1964-05-14 |
Family
ID=22146860
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DEJ21022A Pending DE1170004B (de) | 1960-12-28 | 1961-12-15 | Freistellen-Sucher |
Country Status (3)
Country | Link |
---|---|
US (1) | US3200378A (de) |
DE (1) | DE1170004B (de) |
GB (1) | GB969653A (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1299037B (de) * | 1965-06-21 | 1969-07-10 | Telefunken Patent | Verfahren zum Auslesen einer Detektormatrix |
DE2446990A1 (de) * | 1973-10-03 | 1975-04-17 | Philips Nv | Speicheranordnung |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3413611A (en) * | 1966-01-17 | 1968-11-26 | Pfuetze David | Method and apparatus for the compaction of data |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2939120A (en) * | 1957-12-23 | 1960-05-31 | Ibm | Controls for memory devices |
US3108256A (en) * | 1958-12-30 | 1963-10-22 | Ibm | Logical clearing of memory devices |
-
1960
- 1960-12-28 US US78895A patent/US3200378A/en not_active Expired - Lifetime
-
1961
- 1961-12-06 GB GB43645/61A patent/GB969653A/en not_active Expired
- 1961-12-15 DE DEJ21022A patent/DE1170004B/de active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1299037B (de) * | 1965-06-21 | 1969-07-10 | Telefunken Patent | Verfahren zum Auslesen einer Detektormatrix |
DE2446990A1 (de) * | 1973-10-03 | 1975-04-17 | Philips Nv | Speicheranordnung |
Also Published As
Publication number | Publication date |
---|---|
US3200378A (en) | 1965-08-10 |
GB969653A (en) | 1964-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1499193C3 (de) | Speicher-Adressierschaltung | |
DE1303416B (de) | ||
DE1168127B (de) | Schaltungsanordnung zum Vergleich von Zahlen | |
DE2331589A1 (de) | Datenverarbeitungsanordnung | |
DE1474062B2 (de) | Datenverarbeitungsanlage mit einer anzahl von pufferspeichern | |
DE1449544A1 (de) | Datenverarbeitende Maschine mit ueberlappend abrufbarem Speicherwerk | |
DE1499206B2 (de) | Rechenanlage | |
DE1424706A1 (de) | Verfahren zur Auswertung einer Vielzahl von Informationen | |
DE1221037C2 (de) | Verfahren zur Speicherung hierarchisch geordneter Datenketten und Anordnung zur Durchfuehrung dieses Verfahrens | |
DE1474376A1 (de) | Verfahren und Anordnung zum schnellen Zugriff bei grossen seriellen Speichern | |
DE1170004B (de) | Freistellen-Sucher | |
DE1214906B (de) | Verfahren und Anordnung zur Speicherung und Entnahme hierarchisch geordneter Daten | |
DE1103647B (de) | Vorrichtung zur Verarbeitung von Daten oder Informationen aus einem Magnetspeicher | |
DE1299326B (de) | Speicherverfahren fuer einen aus einer Verzoegerungsleitung aufgebauten dynamischen Speicher und Anordnung zur Durchfuehrung des Verfahrens | |
DE2605066A1 (de) | Kanalzuordnungsschaltung zur herstellung einer zeitvielfach-breitbandverbindung | |
DE1524264C3 (de) | Einrichtung zur Erzeugung einer Bildaufzeichnung | |
DE1474090B2 (de) | Datenverarbeitungsanlage | |
DE1499955A1 (de) | Schaltungsanordnung zum Einschalten eines elektrischen Stromkreises mit Hilfe eines Befehlswortes | |
DE1499690B1 (de) | Speicherplatzansteuerungs-anordnung | |
DE1214027B (de) | Anordnung zur Steuerung der blockweisen UEbertragung von Rechenprogrammen oder derenersten Teilprogrammen | |
DE1424756B2 (de) | Schaltungsanordnung zum fehlergesicherten Einführen oder Wiedereinführer, von Programmen in den Hauptspeicher einer datenverarbeitenden Anlage | |
DE1424756C (de) | Schaltungsanordnung zum fehlergesicher ten Einfuhren oder Wiedereinführen von Pro grammen m den Hauptspeicher einer daten verarbeitenden Anlage | |
AT209599B (de) | Programmgesteuerte elektronische Anlage zur Informationsverarbeitung, insbesondere Rechen-, Buchungs- und bzw. oder Sortieranlage | |
AT231196B (de) | Datenverarbeitungssystem | |
DE1424690B2 (de) | Matrixspeicher mit mehreren speicherabschnitten |