DE2446990A1 - Speicheranordnung - Google Patents
SpeicheranordnungInfo
- Publication number
- DE2446990A1 DE2446990A1 DE19742446990 DE2446990A DE2446990A1 DE 2446990 A1 DE2446990 A1 DE 2446990A1 DE 19742446990 DE19742446990 DE 19742446990 DE 2446990 A DE2446990 A DE 2446990A DE 2446990 A1 DE2446990 A1 DE 2446990A1
- Authority
- DE
- Germany
- Prior art keywords
- memory
- section
- scanner
- indicator
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
- G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
- G06F16/90—Details of database functions independent of the retrieved data types
- G06F16/903—Querying
- G06F16/90335—Query processing
- G06F16/90339—Query processing by using parallel associative memories or content-addressable memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Databases & Information Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computational Linguistics (AREA)
- Data Mining & Analysis (AREA)
- Image Input (AREA)
- Input From Keyboards Or The Like (AREA)
- Electric Clocks (AREA)
Description
PHX. 7130
DE£N/VR/GALA 2.1 .9.
24A6990
DIETKiT PODDIO
l?atentassessor
Anrrcldc- '■! V. Ρ!:1."·,.'/ C::1 ■.-■or-nirbilekeo
Akten Nr.: p/-/Λ/ ? 7 2>
^
Anmeldung vom ν yj . >r. 1 C Ί U ■
Anmeldung vom ν yj . >r. 1 C Ί U ■
Speicheranordnung
Die Erfindung betrifft eine Speicheranordnung mit Speicherelementen an Kreuzungen von Zeilen und Spalten
einer Matrix sowie mit einem Abtastregister (Abtaster), dessen Ausgänge mit den Zeilenleitungen zur Auswahl jeweils
einer Zeile verbunden sind eire Anzeige wobei die Datenübertragung
in Spaltenrichtung erfolgt. Eine derartige Speicheranordnung
ist insbesondere für die Speicherung von Bildinformation bekannt. Dabei" genügt es, dass der Abtaster zeila
weise abtastet und die Information in den betreffenden Zeile schreibt bzw. liest. Dies ist ein ununterbrochener Vorgang,
wobei stets auch ein nach den neuesten Information ergänztes Bild geliefert wird. Namentlich in den digitalen Techniken,
bei denen pro Speicherelement der Matrix der Wert
50 9 816/0779
O oder 1 gespeichert wird, ist es für die Speicherung und rü
<Veiterverarbeitung oder Bearbeitung der Information o)t
erwünscht, dass die Information nacli Bedarf in einer belieb!,;
zu wählenden Zeile der Matrix zugänglich ist. Normalerweise
erfolgt dies in einem niatrixorganisierten Speicher mit
einer Adressenauswahlanordnung, die jedoch ziemlich umfan/"—
reich ist, zumal bei grösserein Matrixumfang. Da jetzt die
Integrationstechniken eine Entwicklungsstufe erreicht haben,
bei der Matrizen mit vielen Speicherelementen verv.'l rkl ichbar
sind, hat es sich als wünschenswert gezeigt, möglichst weiii:,
Integrationsoberfläche für die Auswahlzwecke zu verwenden.
Die Verwendung eines Abtasters bietet die?e Möglichkeit. Es kann ein einfaches integriertes Schieberegister, zum Rtispit
ein Eimer-Schieberegister (bucket brigade) sein, das wenig Oberfläche erfordert. Im Abtastschieberegister wird ein
1—Wert durch das Register geschoben, wobei weiter nur o-Verte
vorhanden sind. Die Abtastlage ist somit durch die Lage des erwähnten 1-Wertes bestimmt. Der erwähnte Abtaster bietet
jedoch nur die Möglichkeit, die Matrix zeilenweise abzutasten Um jetzt doch auf jede beliebige Art die Möglichkeit zum
Unterscheiden einer Zeile von anderen Zeilen beim Abtasten zu haben, ist die Speicheranordnung nach der Erfindung
dadurch gekennzeichnet, dass in der Matrix zeilenweise mindestens
ein Speicherelement vorhanden ist, in dem mindestens ein ausserhalb der Speicheranordnung herrührender Indikator
(Kennzeichen) speicherbar ist, und dazu dient den Abtaster beim Auswählen der zugeordneten Zeile zu stoppen und die
Datenübertragung für die Speicherelemente dieser Zeile (v.'nri )
durchzuführen, und dass weiter Mittel vorhanden sind, den Indikator auf einem ausserhalb der Speicheranordnung horrüh-
BAD
509816/0779
^. ■ 2U699U
renden Befehl wahlweise zu ändern und das Veiterlaufen des
Abtasters zu veranlassen. Hiermit ist erreicht, dass der Abtaster an jeder beliebigen Stelle gestoppt werden kann und
zwar auf Basis der Kennzexchenxnf orrnation, die zu einer betreffenden Zeile gehört. Der grosse Vorteil dabei ist,
dass der Indikator nach Bedarf geändert werden kann und somit das Stoppen des Abtasters jedesmal an anderen gewünschten
Stellen möglich ist. Hierbei ist der zu einer Zeile gehörige Indikator immer in der Speicheranordnung selbst vorhanden.
So wird vorzugsweise mindestens eine Anzahl Speicherelemente
in einer Spalte der Matrix oder eine Anzahl Speicherelemente
auf einer Zeile der Matrix für die Speicherung eines Indikators belegt sein. Dies ermöglicht es, den erwähnten
Abtaster, insbesondere in einer in hohem Masse integrierten Einheit, für mehrere Abtastzwecke zu verwenden, ohne dass
ein Indikator erst getrennt gesichert zu werden braucht. Der Indikator hat seinen eigenen Raum und ist stets wieder auffindbar.
Dies zeigt sich sofort in einer Ausgestaltung der erfiiidungsgemässen Speicheranordnung, die dadurch gekennzeichnet
ist, dass in der Zeilenrichtung mindestens zwei Speicherabschnitte und für mindestens einen Speicherabschnitt
Speicherplätze" zum Speichern mindestens einer Indikator vorgesehen sind und dass ein Indikator die Datenübertragung der
Speicherelemente des zugehörigen Speicherabschnitts und
gegebenenfalls des Speicherabschnitts ohne Indikator der zugeordneten
Zeile durchführt. Dadurch bedient derselbe Abtaster mehrere Speicherabschnitte. Die Indikatoren sorgen für die
gewünschte Datenübertragung von/zu den ausgewählten Abschnittworten des Speichers.
In gewissen Fällen wird es sich bei dieser Anordnung nr'tig erweisen, einen Indikator im Speicher, oder
509816/0779 BAD
bei mehreren Speicherabschnitten, die Indikatoren in den
Speicherabschnitten zeilenweise zu verschieben, so dass, wenn der Speicher und/oder Abschnitte dieses Speichers mit
oder ohne Zeitintervalle abgefragt wird, immer aufei ηand erfolgende
(Abschnitt-)Vorte ausgewählt werden. Um dies zu erreichen, sind Mittel vorhanden, mit denen nach dem Anhalten
des Abtasters der Indikator (Kennzeichen) des betreffenden Abschnittwortes löschbar, der Abtaster um einen Schritt verschiebbar
und dem dabei angezeigten folgenden Absclini t tv.or t
der Indikator zufügbar ist. Der grosse \rorteil dabei ist,
dass immer automatisch der Abtaster, wenn er auch in der Zwischenzeit zum Abtasten eines anderen (Speicher)Abschnitte?
benutzt wurde und es ihm somit nicht mehr bekannt ist, an welcher Stelle er sich vor diesem Vorgang befand, doch die
Lage findet, die er zuvor einnahm.
Aus obiger Beschreibung geht hervor, dass,
ausgehend von einem Matrixaufbau der erfindungsgeniässen
Speicheranordnung, die Informationsübertragung in der Speicheranordnung von/zu den verschiedenen Abschnitten und
zwischen den gegenseitigen Abschnitten mit Hilfe des Abtasters und den Indikatoren möglich ist, ohne diesen Matrixaufbau
zu stören. Gerade das Matrixmuster bildet die Basis der ganzen Anordnung, und zwar möglichst konsequent. Die Matrix
wird gleichsam ausgefüllt und es wird dadurch vermieden, dass viele zusätzliche Verbindungen zwischen allerhand Teilen der
Anordnung erforderlich sind. Namentlich in der Integrationstechnik ausgeführte Speicheranordnungen können diese
Anordnung nach der Erfindung ausnutzen. Ein Halbleiterkörper
509816/0779
mit einer derartigen Matrixstruktur, in der die Speicherabschnitte
alle auf diese Matrixstruktur passen und doch nach Bedarf unabhängig gebraucht werden können, ist in praktischer
Hinsicht besonders vortexlhaft.
Es ist auch möglich, dass die erwähnten
Speicherabschnitte Abschnitte verschiedener Art (zum Beispiel Lese/Sehreib-Speicherabschnitt, Festwertspeieherabschnitt,
Tastenfeld) sind. In. diesem Falle ist es vorteilhaft, dass
eine Vergleichseinrichtung den Inhalt eines Abschnittwortes, das aus einem der Speicherabschnitte ausgewählt ist, mit
aufeinanderfolgenden Abschnittworten aus einem anderen
Speicherabschnitt vergleicht und. bei Gleichheit der Abtaster stoppt. Vorzugsweise wird in diesem Falle der erwähnte
andere Speicherabschnitt ein Festwertspeicher sein. Ausserden besteht in diesem Festwertspeicher kein Bedarf für die Verwendung
eines Indikators.
Eine in der Praxis sehr nützliche Anordnung verschiedener Spexcherabschnxttarten im Matrxxrahmen der
erfindungsgeriässen Speicheranordnung ist dadurch gekennzeichne
dass ausser mindestens einem Lese/Schreib-Speicherabschnitt mit Mitteln zur Speicherung eines Indikators zwei Festwertspeicherabschnitte
ohne Mittel zum Speichern eines Indikators vorhanden sind und in den Festwertspeichern Abschnittworte
auf der gleichen Zeile verschiedene Kodes einer gleichen Grosse enthalten, wodurch bei einer in der erwähnten Vergleichseinrichtung
festgestellten Gleichheit zwischen einem Abschnittwort des Lese/Schreibe-Speicherabschnitts und einem
Abschnittwort eines ersten der Festwertspeicherabschnitte
5098 16/0779
.<;. 244699Ü
das entsprechende Kode-Abschnittwort des zweiten der
Festwertspeicherabschnitte an einem Ausgang erscheint (Kodeumsetzung).
Eine weitere in der Praxis besonders geeignete
Anordnung ist dadurch gekennzeichnet, dass einer der Speicherabschnitte
ein Tastenfeld ist, dessen Tasten in einnr Spalte angeordnet sind und jede Taste an eine Zeile der Matrix angeschlossen
ist und wobei bei einer geschlossenen Taste aiii' der betreffenden Zeile ein Indikator (Kennzeichen)enthalt en
ist, der beim Auswählen dieser Zeile vom Abtaster über die erwähnte Spalte detektierbar ist.
Bei allen oben erwähnten Anordnungen ist es
weiter noch möglich, dass der Abtaster in eine Anzahl Unterabtaster
in Spaltenrichtung unterteilt ist, wobei zu jedem .Unterabtaster mindestens ein Speicherabschnitt gehört, und
weiter Mittel zum Sperren der Verbindung der Ausgänge von Unterabtastern, die sich in der Ruhelage befinden mit den
betreffenden Zeilen vorgesehen sind. Hiermit sind die Möglichkeiten von Übertragungen im Rahmen der Matrixanordnung
noch weiter ausgedehnt*
Venn bei der Ausführung in einer integrierten
Festkörpertechnik auf einem Festkörper genügend Raum vorhanden ist, ist es in praktischer Hinsicht vorteilhaft, statt
einer oben skizzierten Speicheranordnung mit einem Abtaster oder einer Anzahl Unterabtaster, mehrere dieser Speicheranordnungen
anzuordnen. In einer derartigen in Festkörpertechnik ausgeführten Anordnung können dann Abtaster (Unterab-·
taster) unabhängig akti\r sein, so dass gleichzeitig mehrere
Abtastungen und Datenübertragungsbewegungen erfolgen können.
5 0 9 8 16/0779
Ausführungsbeispiele der erfindungsgemässen
Speicheranordnung werden nachstehend an Hand der Figuren näher erläutert. Es zeigen:
Fig. 1 das Prinzipschaltbild der erfindungsgemässen Speicheranordnung,
Fig. 2 einige Elemente, die sich ausserhalb der erfindungsgemässen Speicheranordnung befinden können,
Fig. 3 und Fig. 'h Beispiele von Speicherelementen
in einer Matrix der erfindungsgemässen Speicheranordnung,
Fig. 5a und b Mittel und das zugehörige Verfahren
zum Ändern eines Indikators auf eine bestimmte Weise.
Fig. 6 eine erfindungsgemässe Speicheranordnung mit mehreren Speicherabschnitten,
Fig. 7 eine Speicheranordnung mit verschiedenartigen
Speicherabschnxtten,
Fig. 8 eine Speicheranordnung, in der andere Speichermittel für einen Indikator angewandt sind,
Fig. 9 eine Speicheranordnung, in der der
Abteister in eine Anzahl Unterabtaster verteilt ist.
Abteister in eine Anzahl Unterabtaster verteilt ist.
Fig. 1 zeigt das Prinzip der Erfindung an Hand
eines Blockschaltbildes. Hier ist M eine Speicherebene eines in Zeilen r1, r2 ...... rn und Spalten k1 , k2.....kn einer
Matrix organisierten Speichers. Zeilenweise ist ein Speicherwort W1, V2, ... Vn vorhanden. Die Wortinformation ist in
Speicherelementen M11, M12, M13 1m bzw. M21, M22... M2m
usw. bis Mill, Mn 2 ... Mnni gespeichert. Diese Speicherelemente
Mij befinden sich an den Kreuzungen der Zeilen ri und den Spalten kj. Die dargestellte Anordnung ist schematisch,
nähere Beispiele sind in den Fig. 3 und h beschrieben.
nähere Beispiele sind in den Fig. 3 und h beschrieben.
50 9 8 16/0779
_^ 2U6990
Das Abtastregister (Abtaster) ist mit SR bezeichnet.
Es ist ein mit Hilfe eines Taktes Cl umlaufendes Schieberegister, das nur an eiriex" Stelle eine 1 führt, und
dieser 1-Vert wird durch das Register geschoben. Der Auslauf;
des Registers ist mit seinem Eingang verbunden. Für jede Schiebeposition gibt es einen Positionsausgang PU1, PU2, ...
PUn, der mit der entsprechenden ZeLIe r1, r2, ... πι verbündt
ist. Beim Betrieb des Abtastregisters SR passiert der 1-Yfert
somit aufeinanderfolgend alle Zeilen. Wenn es Tür gfv.-j.sse
Anwendungen wünschenswert ist, kann das Abtastregistor sowohl.
in der einen als auch in der anderen Richtung umlaufen, Dies
ist in der Fig. 1 ebenfalls angegeben.
Die Speicherebene M hat, wie hier beispielsweise dai-gestellt, eine Eingangs/Ausgangssteuerung IUB, in
der insbesondere ein Eingangs/Ausgangsiqgister IUR und UXD-Funktionsgatter
1, U2, .... Um und ein ODER-Funktionsgatter
01 dargestellt sind. D1, D2, ... Dm sind Dioden, die an den Enden der Spalten K1 , . . .Km sowie an einer gemeinsamen
Speisequellenklemme 5 liegen. Die Virkungsvei se dieser
erfindungsgemässen Speicheranordnung ist vie folgt: Die
Speicherelemente Ml1, M21, ... Mn 1 sind für die Speicherung
eines Indikators (Kennzeichen) belegt, der zusammen mit
einer Abtastregisterposition für die Auswahl eines Speicherwortes sorgt.
Vorausgesetzt, es gibt ein Kennzeichenbit 1 im
Element M-111 . Das Abtastregister SR startet auf der Zeile r1
und wählt das Vort V1 aus. Das Element Ml 1 enthält kf;in
Kennzeichenbit 1 (inhalt θ), und im Register IUR wird an der Kennzeichenstelle Fl eine 0 eingelesen. Diese 0 gibt ;nn
5098 16/0779
.3. 24A6990
Ausgang U1 ein 1-Signal (Umkehrung des Kennzeichenbits), das
über das ODER-Gatter 01 das UND-Gatter E1 erreicht. Dieses Gatter ist damit vorbereitet und lässt einen folgenden Taktimpuls
am Eingang Cl durch. Der Abtaster SR geht damit um 1 Schritt veiter. Es wird das "Wort V2 ausgewählt. Das Element
M21 enthält wiederum kein Kennzeichenbit (inhalt θ) und der
Vorgang wiederholt sich. Ist die Abtasterposition PU4 geworden,
so erscheint in Fl von IUR ein 1-Bit. Der Ausgang U1 führt
dabei ein O-Signal und das UND-Gatter E1 ist gesperrt, so dass
der Abtaster R stoppt. Der Ausgang U1 von Fl führt jetzt 1-Signal und öffnet die UND-Gatter U2, U3, ... Um. Die Vortinfonnation
des Wortes W4 erscheint somit am Ausgang IU von
IUR. Ausserdein ist UND-Gatter 1 vorbereitet. An der Klemme 2, die aus einer hier nicht veiter angegebenen datemrerarbeitenden
Anordnung herkommt, von der aus die Speicheranordnung gesteuert wird, kann 1— oder 0—Signal anliegen. Venn ein 0—
Signal angeboten wird, bleibt das Gatter 1 geschlossen. An der Klemme 3 kann ein Neustartimpuls erscheinen, der über das
ODER-Gatter 01 das UND-Gatter E1 öffnet. Dieses Gatter lässt damit einen folgenden Taktimpuls passieren und der Abtaster SR
läuft wieder weiter, auf der Suche nach einem folgenden ¥ort, dessen Kennzeichenbit 1 ist.
Wenn gemäss obiger Beschreibung ein Speicherwort ausgewählt ist und am Ausgang IU erscheint, kann abhängig von
der Art von Speicherelementen Mij dafür gesorgt werden, dass
die Information im betreffenden Wort erhalten bleibt ocler neu
eingeschrieben wird. Dies erfolgt mit Hilfe bekannter Techniken
für die in der Eingangs/Ausgangssteuerung IUB die erforder-
5 09816/0779
lichen Vorkehrungen vorhanden sein müssen. Zum Einschreiben
neuer Information ist in der IUB, ausgehend vom Ausf.a.'i^ IU,
der jetzt als Eingang dient, eine Verbindung zum Register IUR
zurück vorhanden. Ebenso ist es über die Klemme h möglich,
den Inhalt des Kennzeichenbits zu ändern. Wenn ein Wort (V-'t) gelesen ist, kann es nötig sein, sein Kennzeichenbit von 1
in O zu ändern, so dass beim folgenden Abtasterumlaui' cii.esps
Wort nicht ausgewählt wird. Nach der Änderung sorgt ein Noustartimpuls
am Eingang 3 wieder für das Veiterlaufen de«
Abtasters SR. Anderseits ist in diesem Beispiel nocn anzugeben,
dass es möglich ist, das Keimzeichenbit nach dem
Auswählen eines Wortes automatisch von 1 in O zu ändern. Dazu
muss an der Klemme 2 ein 1-Signal vorhanden sein. Damit ist
UND-Gatter 1 vorbereitet. Ist das UND-Gatter 1 jetzt auch durch ein 1-Bit in Fl über den Ausgang U1 vorbereitet, so
kommt dieses 1-Bit wieder in Fl zurück und setzt damit das Kennzeichenbit wieder auf O. Wenn Fl eine Kippstufe ist, kann
dies somit durch das Rückstellen dieser Kippstufe von dem Gatter 1 aus erfolgen. Damit ist dann der Ausgang U1 wiederum
1 und der Abtaster wird von selbst wieder gestartet. Es wird dabei also kein gesonderter Neustartimpuls ar.i Eingang 3
benötigt.
I Vollständigkeitshalber sei noch bemerkt, dass
zweckmässig zur Verwendung der obengeschriebenen Speicheranordnung
weiter eine Klemme 6 vorhanden ist, der ein Freigabesignal von aussen her zuführbar ist. Zum Beispiel kann
eine datenverarbeitende Anordnung bei Benutzung dieses Speichers an die Klemme ό ein 1-Signal abgeben, um in den
5098 16/0779
BAD
verschiedenen Situationen, wie oben beschrieben ist, das UND-Gatter
E.1 zum Durchlassen von Takten zu öffnen. Diese Klemme ό kann auch dazu dienen, bei O-Signal an dieser Klemme den
Abtaster in einer von aussen her bestimmten Position anhalten zu lassen. In der Fig. 2 ist dies näher erläutert. Angenommen,
es wird in einer datenverarbeitenden Anordnung DP ein Vort Vi aus dem Speicherfeld M angefragt. Vi befindet sich in einer
Position i, oder an der Adresse Ai. (in einem Kode, der dieser Stellung entspricht). Diese Adresse Ai wird in einem Adressenregister
AR abgegeben. Die Takte für den Abtaster SR werden in einem Impulszähler CT, der in einem gleichen Kode zählt,
in dem eine Adresse Ai kodiert ist, gezählt und danach in einem Kornparator GP mit dieser Adresse Ai verglichen. Bei
Gleichheit erscheint ein 1-Signal am Ausgang von CP. Invertiert
erscheint dieses Signal am UND-Gatter E1 und stoppt den Abtaster SR. Eine in diesem Augenblick ausgewählte Zeile ri
sorgt dafür·, dass das Vort Vi in IUR verfügbar ist. Es ist jetzt möglich, dem Kennzeichen Fl von Vi an der Klemme h einen
gewünschten Bitwort, zum Beispiel 1, zu geben (siehe Fig. 1).
Zum Füllen der Kennzeichenfelder Fl in den
Elementen Mi1 ist es möglich, nur diese Elemente und nicht
stets alle Elemente, der Vorte auszuwählen. Dazu kann die Spalte k1 über einen getrennten Leiter mit der Versorgungsquellenklemme
5 verbunden sein, während die anderen Spalten k2, ... km über einen getrennten Schalter 7 mit dieser
Klemme 5 verbunden sind. Beim Setzen der Kennzeicheninformationen
kann dieser Schalter 7 geöffnet bleiben, so dass die Spalten k2, ... km nicht an die Versorgung angeschlossen sind.
5098 1 6/0779
Hinsichtlich des Abtasters SR sei noch auf
folgendes hingewiesen. Er kann bei Benutzung der Integration?- techniken ein vorzugsweise auf demselben Halbleiterkörper
angeordnetes Abtastschieberegister sein. Nur eine Position hat einen 1-Wert, die anderen Positionen haben O-Vert. Der 1-Vert
durchläuft das Register auf der Steuerung von Takten. Dieses Abtastregister SR kann ein Eimerschieberegister sein.
Dies erfordert nur wenig Halbleiterkörperoberfläche. Das Abtastregister SR kann auch ein aus bistabilen El einen ten aufgebautes
Sclieberegister sein. Ist ein derartiges Abtastregister
mit der Möglichkeit des Verschiebeiis in zweier Richtungen eingerichtet, so können in einer erfindungsgemässen Speicheranordnung
die Zeilen auch in zwei Richtungen abgelaufen und somit abgetastet werden. Ein Eimerschieberegister, das nur in
einer Richtung schieben kann, muss zum Schieben in zwei Richtungen durch ein zweites Eimerschieberegister ergänzt
werden, das in entgegengesetzer Richtung läuft. Die Anordnung
sieht dabei vorzugsweise so aus, dass an beiden Seiten der Matrix in der Zeilenrichtung ein derartiges Eimcrschieberegister
angeordnet ist.
Oben sind eine Anzahl Aspekte, die sich bei der
erfindungsgemässen Speicheranordnung ergeben können, beschrieben.
Diese Aufzählung ist nicht beschränkend, es sind andere Gebrauchs- bzw. Anwendungsmethoden für diese Anordnung
möglich. Nachstehend folgen daher weitere Beispiele.
In den Fig. 3 und 4 sind zur Veranschaiichung zwei Arten von Speicherebenen M angegeben, die in der
erfindungsgemässen Anordnung anwendbar sind.
5098 16/0779
Fig. 3 zeigt eine Speicherebene M, in der die
Elemente an den Kreuzungen der hier dargestellten Zeilen ri
und ri+1 und den Spalten kj und kj+1, nämlich Mi j , Mi, j+1,
Mi+1, j und Mi+1, j + 1 sogenannte MOS-Transistoren sind.
Dies ist somit ein dynamischer Ein-Transistor-pro-Zelle-Speicher. Der Eingang/Ausgang IU dieser Speicherebene ist
gleichfalls mit MOS-Transistoren gebildet. Das Weiterverbinden
wird hier durch die von Fl herrührende Leitung U1 aktiviert-(siehe Fig. 1), so dass sich hier zeigt, dass in
der praktischen Ausführung Kombinationen logischer Funktionen in einem Element verwirklicht werden können. Hier ist es also
die Kombination des Eingangs/Ausgangsregisters IUR mit den
UXD-Gattern Uj, Uj+1 usw.
Fig. h zeigt eine allgemeine Anordnung einer
Speicherebene M mit statischen Elementen Mij usw. Hier gibt es
als Spalten unterschiedliche Leiter, nämlich Auswahlleiter, die gleichzeitig die Speisung der Elemente versorgen, kj,
kj+1, ... und Ziffernleitungen dj. dj+1, ..., über die die
Datenübertragung erfolgt. Es gibt Ausführungen, bei denen pro Spalte zwei Ziffernleitungen vorhanden sind. Es sei darauf hin
gewiesen, dass alle möglichen Ausführungen von Speicherelementen, sowohl Halbleiterzellen als auch Magnetzellen (zum
Beispiel Kerne) usw. anwendbar sind, wobei für jede Art die spezifischen Massnahmen in der Speicheranordnung getroffen
werden müssen.
Fig. 5(a und b) zeigt eine gleiche Speicheranordnung
mit einer anderen Einrichtung zum Ändern des Indikators. Es wird damit bezweckt, eine Wirkungsweise zu
5098 16/0779
erzielen, bei der stets nach der Behandlung eines bestimmten Speicher-Wortes Vi das nachfolgende Wort Vi +1 an der Reihe
kommt. Dazu ist folgendes Verfahren erforderlich: vorausgesetzt,
der Abtaster steht in der Position der Zeile ri, das Kennzeichenbit des Vortes Vi ist 1, das Wort Vi ist ausgewählt
und wird auf eine Anforderung von aussen behandelt (schreiben oder lesen), das Kemizeichenbit von Vi wird O,
der Abtaster geht um eine Position weiter zur Zeile ri+1, das Kennzeichen in der Zeile ri+1 wird jetzt 1 und das Vort
Vi+1 ist ausgewählt, us λ*·. Dies ist ähnlich dei.i Falle, in der..
die Speicherebene M ein komplettes Schieberegistersystein
sein würde. Das heisst, jede Spalte stellt ein Schieberegister da und alle Spalten schieben gleichzeitig, so dass
Vort für Vort am Ausgang des Systems erscheint.
In der Fig. 5a ist eine Anordnung für diese Einrichtung dargestellt. Entsprechende Einzelteile sind
gleich den Einzelteilen in Fig. 1 numeriert. Veiter sind ein Flipflop FF1, UND-Gatter E2 und zwei Verzögerungselemente VI,
V2 vorhanden. Der Takteingang Cl mit dem Gatter E1 ist durch die Leitung Cl 1 ersetzt. Die Wirkungsweise lässt sich an
Hand der Fig. 5b leicht feststellen. Ausgehend von der
Situation, dass das Kennzeichenbit 0 ist (erste Zeile in Fig. 5b) und auf der Leitung Cl1 erscheint ein Impuls 1, so
wird der Abtaster SR einen Schritt weiter machen. Das Kennzeichen des jetzt vom Abtaster angezeigten Vortes wird 1
gemacht (von der Verzögerung V2 aus). Hiermit hat der Ausgang U1 von Fl des Registers IUR den Vert 1. Vird jetzt von
aussen her das auf diese Weise ausgewählte Vort abgefragt, so
509816/0779
erscheint dazu ein 1-Signal am Eingang 8 des UND-Gatters E2 .
Hiermit werden die UND-Gatter U2, ...Um (Fig. 1) geöffnet und
es erscheint das abgefragte Wort am Ausgang IU oder es kann Information geschrieben werden. Gleichzeitig wird vom Gatter
E2 aus der Flipflop FF1 gesteuert. Dieser Flipflop ändert die Stellung und damit wird sein Ausgang 1. Mit diesem 1-Signal
wird das Kennzeichenfeld F1 des Registers IUR gesteuert.
Das hier vorhandene Kennzeichen wird auf 0 gesetzt. Damit führt jetzt der Ausgang U.1 1-Signal und dies kippt wieder
den Flipflop FF1 um, so dass sein Ausgang wiederum O wii'd«
Inzwischen ist die UStellung von FFI über die Verzögerung V1
auf der Leitung CH erschienen und der Abtaster wird um 1
Schritt weiter laufen. Die nächste Position wird eingenommen und die betreffende Zeile der Speicherebene M ausgewählt.
Inzwischen ist noch die erwähnte 1-Stellung des Flipflops FF1
über die Verzögerung V2 an Fl des Registers IUR angeboten. Hiermit wird das Kennzeichen des jetzt angezeigten Vortes
(somit das nächste, wie zuvor beschrieben) auf 1 gesetzt und damit ist das betroffende Wort ausgewählt und mit einem
1-Signal am Eingang 8 abfragbar.
In Fig. 5"b lässt sich dieses Verfahren an Hand
der Pfeilspitzen verfolgen, wobei von Fl=1 eines vom Abtaster
angezeigten Vortes ausgegangen wird.
In Fig. 6 ist angegeben, dass die erfindungs-
gemässe Speicheranordnung auch aus einer Anzahl Speicherabschnitte
MO, M1 und M2 bestehen kann. Der Abtaster SR dient zum Auswählen der Zeilen rl, r2, ... rn, die sich über alle
Speicherabschnitte MO, M1, usw. erstrecken. Den Speichorab-
5 0 9816/0779
schnitten M1, M2, mit Ausnahme des Abschnittes MO, kann pro
Abschnitt mindestens ein Indikator hinzugefügt werden. Wie hier angegeben, ist dafür die erste Spalte k1 und k!l des
Speicherabschnitts M1 bzw. M2 belegt. Die Verarbeitunc und
Änderung dieser Indikatoren (Kennzeichen) jedes dieser Abschnitte M1 und M2 erfolgt auf entsprechende Weise wie an
Hand der Figuren 1, 2 und 5 skizziert. Dabei sind die Mittel IUB1, IUB2 entsprechend der Eingangs/Ausgangssteuerung IUB
(Fig. 1 oder Fig. 5a) vorhanden. Es sind jetzt Kennzeichenbi t .-der
Worte eines Abschnittes (Abschnittwort) M1, M2 in FH bzw.
F12 der Eingangs/Ausgangsregister IURI, IUR2 detektierbar.
Abhängig von den Indikatoren in den Absclinittworten von M1
und M2 werden somit durch die Stellung des Abtasters SR Abschnittworte aus M1 und/oder M2 ausgewählt werden. Die
Datenübertragung für diese Abschnittworte erfolgt über die Eingangs/Ausgangsklemrnen IU1 bzw. IU2. Der hier dargestellte
Speicherabschnitt MO, der in Abweichung von den anderen
Abschnitten, keine Indikatorergänzung hat, aber schon mit der,i
Abtaster SR gekoppelt ist, ist im Prinzip imstande, in jeder Abtasterposition eine Datenübertragung über in diesen Abschnit
fallende Spalten erfolgen zu lassen. In Fig. 6 ist das UND-Gatter E3 aufgenommen, um zu zeigen, dass das Stoppen des
Abtasters SR durch ein Signal aus der Eingangs/Ausgangssteuerung IUB1 und/oder IUB2 erfolgen kann. Wenn die Leitung
11 und auch der Eingang 6 ein 1-Signal führt, ist das UND-Gatter
E1 vorbereitet und werden die an Cl angebotenen Takte
durchgelassen, so dass der Abtaster SR läuft. Wird in einer oder gegebenenfalls in beiden Eingangs/Ausgangssteuerungen
50 98 16/0779
IUB1 und/oder IUB2 ein Kennzeichenbit 1 detektiert, so stoppt das UND-Gatter E3 und die Leitung 11 führt O-Signal. Damit ist
das UND-Gatter E1 nicht langer vorbereitet und es stoppt der
Abtaster SR. Es kann jetzt Datenübertragung mit dem betreffenden Abschnitt MT und/oder M2 und gleichzeitig mit dem Abschnit"
MO erfolgen. Auf Grund der Steuerung in IUB1 und/oder IUB2
(vergl. die Erwähnung bei Fig. 1) wird der Abtaster wieder gestartet usw. Die Datenübertragung von aussen her oder nach
ausseri Iiin in der Speicheranordnung erfolgt über die Klemmen
IUO, IUB1, IUB2 der betreffenden Speicherabschnitte MO, M1
bzw. M2. Bei der dargestellten Einrichtung ist es deutlich,
dass Kenn zum Beispiel ein Abschnittwort im Abschnitt M1 ausgewählt ist, dieses Abschnittwort ohne weitere Auswählaktivität'
im Speicher mit dem entsprechenden Abschnittes MO kombiniert
werden kann. Dies gilt genauso bei der Auswahl in M2 und bei gleichzeitiger Auswahl in M1 und M2. Dies bedeutet, dass
Absclmittivorte nach Bedarf zusammen behandelt und verarbeitet
werden können, zum Beispiel wird ein Abschnittwort aus M2 in die entsprechende Position in MO- übergeführt. Dies kann direkt
erfodgen, aber auch,' nachdem es eine Bearbeitung erfahren hat.
So können auch Abschnittworte aus M1 und/oder M2 mit Abschnittworten aus MO kombiniert werden (zum Beispiel eine logische
UND- oder ODER-Kombination) usw, Gleiches gilt in der anderen Richtung, also zum Beispiel aus dem Abschnitt MO zum Abschnitt
M1 . Auf diese Weise sind allerhand Übertragungen von Daten in der Speicheranordnung möglich, mit oder ohne externe
zwischenzeitliche Behandlung oder Verarbeitung. ' Symbolish ist
die "Aussenwelt" mit DP angegeben, und deutet eine datenbe-
509816/0779
-4tf- 2 4 4 6 9 9 ü
handelnde, datenverarbeitende Anordnung an, in der bestimmt
wird, was geschehen muss. Diese Anordnung DP bildet, an sich
kein Gegenstand der Erfindung und wird nicht näher beschrieb.
Es sei nur bemerkt, dass Eingangs/Ausgangsklemnien IU1 und/
oder IU2 mit den Eingangs/Ausgangsklemnien IUO und timgekehrt nach Bedarf verbunden werden können. Es sei hier noch beueik
dass der Eingang 6, der aus DP ein Signal empfängt, bei eiiu.
1-Signal, wie oben bereits erwähnt, das UXD-Gatter E1 auch in:
einem 1 — Signal über 11 vorbereitet. Wenn jedoch am Hingang '·
ein O-Signal liegt, geschieht folgendes: durch Invertierung
bereitet dieses Signal das UND-Gatter E'-i vor-, so dass Takte
an den Abtaster weitergeleitet werden. Hiermit kann der Abtaster SR völlig unabhängig von der internen Situation in
der Speicheranordnung betrieben werden. Hiermit ist dann insbesondere direkte Auswahl der SpeicherabschnitLworte aus
dem Speicherabschnitt MO möglich. Der Abtaster kann in einer von aussen her bestimmten Position gestoppt werden.
Vergleiche dazu zum Beispiel die Beschreibung zu Fig. 2. Au? Obigem wird klar, dass die erwähnte Datenübertragung von/zu
zwischen den verschiedenen Stellen und namentlich den Abschnitten der Speicheranordnung mit Hilfe einer sehr
beschränkten Anzahl Verbindungen in diesem Speicher möglich ist. Venn ein derartiger Speicher nach einer Integrationstechnik
hergestellt wird (Halbleiterspeicher zum Beispiel), ist es besonders wichtig, die Basiseinrichtung eines derartigen
Speichers möglichst konsequent durchführen zu können. Diese Basiseinrichtung ist hier der Matrixaufbau. Ein Halbleiterkörper
mit einer derartigen Matrixstruktur, in der die
509816/0779
2U699Ü
Speicherabschnitte alle in diese Struktur passen und doch nach Bedarf unabhängig gebraucht werden können und wobei die
Anzahl der Verbindungen, die vom Matrixmuster abweicht, beschränkt bleibt,- ist in praktischer Hinsicht besonders
vorteilhaft. Vorzugsweise wird die Speicheranordnung, d.h. die Abschnitte einschl. des Abtasters und der Eingangs/Ausgangsregister
IURO, IUR1, IUR2 mit Steuerungen IUB1, IUB2 auf einem
einzigen Halbleiterkörper angebracht werden.
Zusätzlich sei noch darauf hingewiesen, dass es selbstverstäncilich auch möglich ist, dass zu einer Zeile
mehr als ein Indikator gehört. Dies ist in der Fig. 6 mit Fl'1 für'den Speicherabschnitt M1 angegeben. Hiermit ist es
möglich, dass die Auswahl im Abschnitt M1 aussei- durch einen in FH festgestellten Indikator, der zum Beispiel irgendwo
in der Spalte k1 speicherbar ist, auch durch einen in FlM
detektierten indikator möglich ist, der zum Beispiel an irgendeiner Stelle in der Spalte K'1 speicherbar ist. Bei Abwesenheit
eines Indikators in FlM führt UM ein 1-Signal, während UM
bei Anwesenheit eines Indikators in FlM ein 1-Signal führt. Durch welchen der Indikatoren der Abtaster gestoppt wird,
kann nach Belieben von aussen her bestimmt werden. In IUBI
können zusätzliche (hier nicht dargestellte) UND-Gatter aufgenommen sein, über die die Ausgänge von FH, die Ausgänge
von FlM oder gegebenenfalls sogar die Ausgänge beider
Kennzeichenfelder zum Steuern des Abtasters benutzt werden.
In der Fig. 7 ist eine erfindungsgemässe
Speicheranordnung mit Speicherabschnitten verschiedener Art
gezeigt. Es gibt einen ersten Festwertabschnitt R0M1 und
509 816/0779
einen zweiten Festwertabschnitt R0M2, weiter gibt es einen
Lese/Schreibabschnitt M3 sowie einen Spcichernbfclmitt mit
nur einer Spalte (Kennzeichen spal te) fk, die dürr h ein T;i?itüfeld
KB gebild* wird. Veiter gibt es eine \rerglei ehseiiirichtung
C und noch einige nachstellend zu erwähnende Elemente.
Diese Anordnung gibt eine Anzahl interessiimei1
Möglichkeiten: Tastenfeld-Abtastung, Lesen des zu eine] gedrur.
ten Taste gehörenden Wertes und weiter das Umsetzen eines
Kodes (BCD) in einen anderen Kode (y-Se^rnontkorlo für AiK'oi';'-zwecke).
In R0M1 ist der BCD-Kode fest gespeichert, und zv.ar
von 0 bis 9 in der Reihenfolge der aufeinanderfolgenden
vom Abtaster SR anzuzeigenden Zeilen "0", "1", ... "9". In
R0M2 ist ein 7-Segmentkode (siehe rechts in Fig. ?) fest gespeichert. Bei der Anzeige eim*r Zeile, zum BeispieJ "6",
wird der BCD-Kode 0110 für die Ziffer 6, in R0M2 auf dieser
Zeile in den 7-Segrnentkode 1111011 umgesetzt, der an den betreffenden Spalten an den Ausgängen A1, A2, ... A7 fcrsclici.jn
Von da ist dieser Kode an eine nicht näher angegebene (Ziffern)Anzeige weiterleitbar.
Nachstehend wird die Wirkungsweise obiger Anordnung
beschrieben, wobei beim Schreiben im Abschnitt M3 von über Drucktasten eingegebenen Daten angefangen und darauf
der Kode dieser Daten in einen Segmentenkode für Wiedergabe umgesetzt wird.
Das Tastenfeld KB hat eine Anzahl (lO) Tasten
TO, T1, T2, ... T9, die je an eine Zeile der Matrix der vollständigen
Speicheranordnung angeschlossen sind. Das Ta.c ton f
<:.!<· KB hat weiter eine Spalte fk, auf der nur dann ein 1—Signal
509816/0779 BAD
_^_/ 24A699Ü
erscheint, wenn bei einer gedrückten Taste der Abtaster· SR
die betreffende Zeile anzeigt. Es wird angenommen, dass in der Zeile' "6" die Taste Τ6 geschlossen ist. Der Abtaster SR
läuft durch Impulse Cl, die über UND-Gatter E10 zugeführt werden. E10 ist dadurch \'orbereitet, dass in FlU kein Kennzeichen
vorhanden ist, also Ü1 von FlU führt 1-Signal, und dass weiter
beim Abtasten des Tastenfeldes KB von aussen her an die Klemme 10 ein O-Signal angelegt ist. Diese Klemme liegt
zusammen mit Ü1 von FlU an einem ODER-Gatter 03· Während
dieses Abtasten? des Tastenfeldes ist weiter der Einfluss des Kennzeichens in F13 von IUB3 durch ein 1-Signal an der
Klemme 9 ausgeschaltet. Dieses 1-Signal sorgt dafür, dass
unabhängig vom Kennzeicheninhalt . in F13 immer über das ODER-Gatter
02 von der Steuerung IUB3 aus dem UND-Gatter E5 ein
1-Signcil angeboren wird. Solange also Ü1 von FlU 1-Signal
führt, läuft der Abtaster weiter. Wird die Zeile "6" ausgewählt,
so findet der Abtaster dort die geschlossene Taste To vor. Damit ist eine Auswahl getroffen und die Spalte fl,
führt 1-Signal. Hiermit wird in FlU das Kennzeichenbit = 1, das heisst U1=1. Ü1 wird 0 und damit wird über E8, E5 und
E10 das Veiterlaufen des Abtasters SR verhindert. Mit U1 von
FlU=I wird das Tastenfeld über den Eingang KBB blockiert und ausserdein das UND-Gatter e6 vorbereitet. Der gestoppte Abtastei
wählt auf der Zeile "6" im Abschnitt R0M1 den BCD-Kode für die Ziffer "6" aus. Dieser Kode erscheint dadurch im Ausgangsregister
UR, dessen Inhalt über das bereits vorbereitete Gatter Έ.6 in das Register R1 gelangt. In diesem. Augenblick
wird durch Ul=I von FlU über die Verzögerung V"3 de^inhalt von
509816/0779
u 2U6990
Fl 4 wieder auf 0 gesetzt.
Jetzt erfolgt die Übernahme des Inhalts des
Registers R1 in eine Stelle im Abschnitt M3. Diese Stelle wir
mit einem Indikator auf der- betreffenden Zeile angegeben. In diesem Falle werden beim Eingeben \ron Ziffern aus dem
Tastenfeld KB die auf-einanderfolgenden Stellen (Zeilen) des
Abschnitts M3 gefüllt. Dieser Vorgang läuft wie folgt, ab
(vergl. für weitere Einzelheiten auch Fig. 5 mit der zugehörigen
Beschreibung). An der Klemme 9 wird nicht länger ein
Signal für das ständige Aufrechthalten, d.h. unabhängig vom
Kennzeichen in F13i von Ü1 = 1 von F13 beibehalten. Jedoch
wird jetzt die Klemme 10 mit einem 1-Signal gespeist, um
dafür zu sorgen, dass der Inhalt von Fl^ keinen Einfluss
während des jetzt ablaufenden Verfahrens ausübt. Der Abtaster SR läuft wieder (ES empfängt an beiden Eingängen 1-Signal,
solange F13 an Ü1 1-Signal gibt). Erreicht der Abtaster die
Zeile, in der sich in M3 das Kennzeichen befindet, zum Beispiel
auf der Zeile "22" und in Verbindung mit der Spalte k"1
(Kennzeichenspalte von M3) » so gelangt dieses nach F13i so
dass U1 von F13 0 wird und der Abtaster stoppt. U1 von F13 is
jetzt 1 und öffnet damit UND-Gatter E7, wodurch der Inhalt des Registers R1 in das Eingangs/Ausgangsregister IUR3
gelangt. Von dieser Stelle gelangt dieser Inhalt (im Beispiel die Ziffer 6) in M3 auf die Zeile "2".
Veil das Einschreiben einer folgenden Ziffer in die nächste Zeile "3" erfolgen muss (siehe oben), muss das
Kennzeichen in F13 gelöscht werden, der Abtaster um 1 Schritt
/verden weitergehen und für diese Zeile "3" das Kennzeichen =1 gesetz;
509816/0779
2AA699Ü
Dies erfolgt auf die schon bei Fig. 5 beschriebene Weise.
In Fig. 7 ist C13 die Leitung, die in Fig. 5 »lit CH bezeichnet
ist. Danach wird über die Verzögerung V^ das Tastenfeld
KB wieder freigegeben: KDB-Ausgang von V*4 nach KB.
Ausserdein startet dieses Signal (über die Leitung CI3)
erneut den Abtaster SR. Hiermit kann eine folgende Abtastung des Tastenfeldes wieder anfangen.
Wenn M3 voll ist oder auf andere Weise von
ausSen her bestimmt wird, dass M3 nicht weiter gefüllt zu
werden braucht, ist es möglich, die Information in M3 veiter
zu behandeln oder zu verarbeiten.
Angenommen, in diesem Beispiel wird die Information in W3 durch Viedergabemittel wiedergegeben, die einen
7-Segmentkode benutzen. Mit der erfindungsgemässen Anordnung
ist dies unter Verwendung des Matrixaufbaus der mit dem Abtaster angetriebenen Speicheranordnung einfach verwirkliche
bar. Speicherabschnitt RÜM2 enthält den 7-Sogmentkode. Das
Verfahren geht wie folgt: der Einfluss von Fl '4 ist durch das 1-Signal an der Klemme 10 ausgeschaltet. Der Abtaster SR läuft,
bis ein Kennzeichen =1 in FI3 erscheint. Für die erste wiederzugebende
Ziffer wird das auf der Zeile "0" sein, usw., stets um eine Zeile weiter. Beim Wiedergabeverfahren führt eine
Klemme 11 ein 1-Signal und bereitet das UND-Gatter E9 vor.
Ist jetzt FI3 mit einem Kennzeichen 1 gefüllt, so ist U1=1 und
das UND-Gatter E9 ist zum Durchlassen der Information aus IUIl3
zum Register R1 geöffnet, und über dieses Register steht diese Information der Verglei rliseinri Hn im;; C zur Verfügung.
Der Einrichtung C wird auch der Inhalt des Registers YU des
5098 16/07 79
Abschnitts ROM1 angeboten. Jetzt wird wiederum der Einfluss
des Kennzeichens in F13 abgeschaltet, indem der Klemme 9
ein 1-Signal zugeführt wird, und die Klemme 11 führt O-Signal,
so dass UND-Gatter E9 gesperrt wird. Die Klemme 12 führt
jetzt einen Befehl, der verglichen werden muss: der Inhalt von UR mit R1. Für die Dauer der Ungleichheit ist c=1, so
dass der Abtaster über das Gatter E1O im Betrieb bleibt. Bei Gleichheit stoppt der Abtaster, weil c=O wird. Dies bedeutet,
dass eine Zeile in der Matrix angezeigt ist, deren Kode im Abschnitt ROM1 der Ziffer entspricht, die in M3 auf einer
Zeile steht, die zum Wiedergeben an der Reihe ist. Gleichzeitig ist jetzt der entsprechende 7-Segmentkode im R0M2 auf
derselben Zeile ausgewählt. Stand eine Ziffer 6 an einer Stelle in M3 (zum Beispiel Zeile "2"), so steht jetzt der
Abtaster in der Position "6" und der BCD-Kode 0 110 in ROM findet auf dieser Zeile "6" in R0M2 den 7-Segrnentkode 11110
vor. Dieser Kode ist jetzt über die Spalten A1, ... A?
erreichbar*. Weil der c-Ausgang von C ein 1-Signal führt ,
wird jetzt die Gruppe von UND-Gattern EA1, ... EA7 vorbereiit-i
und der erwähnte Kode erscheint am Ausgang. Von dieser Stellraus
wird der Kode einer Wiedergabeanordnung DS angeboten. Das beschriebene Verfahren kann für die anderen Ziffern in M3
auf gleiche Weise ablaufen, so dass die Ziffern an aufeinanderfolgenden Stellen der Wiedergabeanordnung wiedergegeben
werden können.
Es sei bemerkt, dass die oben erwähnten Verfahren und andere mögliche Verfahren für Datenübertragung,
Datenverarbeitung und Datenbearbeitung in der erfindungsgemässen
Speicheranordnung in der Praxis meistens von einem
509816/0779
/446990
Steuerzeiitrum einer datenverarbeitenden Anordnung ausgesteuert
werden. Das Anbieten der gewünschten Signale an den verschiede
nen Klemmen, zum Beispiel 9, 10, 11, 12 nach Fig. 7, und auch das Versorgen gewünschter Verzögerungen, zum Beispiel
in Fig. 7 niit V3 und V-I- angegebim, wird dabei völlig von
einem derartigen Steuerzentrum aus gesteuert. Es sind Routinen oder Subroutinen, die ausgeführt werden und wobei die Mikroprogramme,"
die meistens in Festwertspeichern fest gespeichert sind, die betreffenden Muster von Befehlssignalen für die
Steuerung abgeben.
In Fig. 8 ist eine Anordnung dargestellt, in der, in Abweichung von den vorangehenden Beispielen, ein
Indikator nicht in einer speziell dafür belegten Spalte als nur ein Kennzeichenbit gespeichert ist, sondern in der
der Indikator einer auszuwählenden Zeile in einem gewissen
Speicherabschnitt in ein Abschnittwort selbst aufgenommen
ist. Dieser Indikator wird dann aus der Nummer der betreffenden auszuwählenden Zeile bestehen. Dies erspart eine Spalte
der Matrix. Für Speicherung in einem bestimmten Abschnittwort ist gewöhnlich Raum vorhanden.
In Fig. 8 enthält die Speicheranordnung bei-
spiels\\-eise drei Speicherabschnitte. ROMO ist ein Festwertspeicherabschnitt,
Mx ist ein nicht näher angegebener Abschnitt und My ist ein Schreib/Leseabschnitt. Der Abtaster
ist wiederum mir SR bezeichnet. Uro und IURy sind Register, d ist ein o-Detektor, Co ist eine Vergleichseinrichtung,
E11 und. E12 sind UND-Gatter.
Angenommen, in My ist die ©. Zeile "0" zur Speicherung der Kennzeichendaten (indikator) belegt. Hier
5098 16/0779
-i w ~-
sind vier Speicherelemente im Abschnitt vorband <
>n. Γί- kanu
somit beispielsweise eine Ziffer im BCD-Kode gespeichert
werden. Angenommen, die Anzahl der Zeilen ist 10, näuli<-'i 'O"
bis "9"· Der Kennzeichenwert kann eine dieser Ziffern 0 bis 0 sein, mit denen angegeben werden kann, welche Zeile bei einen
folgenden Zugriff in diesem Abschnitt My ausgewählt worden muss. Die Wirkungsweise ist bei dieser Art von Inciika torspeicherung
folgende: angenommen, in der Zeile "O" von My steht der Kode 1000. Also muss eine iiächstu- Au.·?wallJ aus M\
auf der Zeile "8" erfolgen. Angenommen, der Abtaster fängt
in der Position "0" an. Aus My wird der 1000-Kode in das Register IURy gelesen. Ein 1-Signal an der Klemme: 1') am
UND-Gatter E11 bereitet dieses Gatter vor und die Information
IURy wird in der Vergleichsstui'e Co verfügbar. Gleichzeitig
ist auch an Co der Inhalt von URo vorhanden. Darin steht der Kode 0000, es gibt also keine Gleichheit. Ein Befehl 13f tin
SR sorgt für das Starten des Abtasters SR, der sich in Gang setzt. Gleichfalls sorgt der Befehl 13 ' dafür, das der Inhalt
von IURy nicht mehr von My aus geändert wird. In der Position "8" wird in URo der Kode 1000 eingelesen und es erfolgt
Gleichheitsdetektierung mit dem Inhalt von IURy. Hiermit wird ein Befehl Co verfügbar, der den Abtaster stoppt. Jetzt ist
die gewünschte Zeile "8" angezeigt und es kann das Abschnittwort auf der Zeile "8" des Abschnitts My nach Belieben
behandelt werden. Der Befehl 13' verschwindet und dieses
Abschnittwort kann über IURy nach bzw. aus dem Ausgang IUy gelesen und/oder geschreiben werden, Auf einen Befehl 1-4
kann der Abtaster wieder gestartet werden. In diesem Beispiel
509816/0779
BAD
läuft er um einen Schritt weiter zur "9"-Position. Ihr Kode
1001 gelangt in URo und auf den Befehl 'lh* am Gatter E12 wird
dieser Kode in das Register IURy gebracht. Ein neuer Befehl 13
startet den Abtaster wiederum und verhindert wieder eine Inhaltsänderung von IURy. Venn der Abtaster die"0"-Position
erreicht, wird dies in d detektiert. Dies ergibt den Befehl dl wodurch der Abtaster wieder stoppt. Dieser Befehl d1 sorgt
gleichfalls dafür, dass der Inhalt von IURy in den Abschnitt My aufgenommen wird. Dieser Inhalt "9" kommt somit auf der
"O"-Zeile des Abschnitts My und bildet den neuen Indikator.
Wäre diese Methode der Indikatorspeicherung im Beispiel nach Fig. 7 verwendet, so könnte die dort bereits
vorhandene Vergleichseinrichtung C auch für obiges Vergleichen des Indikators mit dem Inhalt des Registers URo verwendet
werden. Es ist dabei somit keine zusätzliche Vergleichsstufe
nötig.
In der Fig. 9 ist angegeben, dass in der erfindungsgemässen
Speicheranordnung der Abtaster, der in der Spaltenrichtung angeordnet ist, nicht nur ein Abtaster zu
sein braucht. Der Abtaster kann in eine Anzahl Unterabtaster SRT und SR2 aufgeteilt sein. Jeder Abtaster betreibt diejenige:
Zeilen der Speichermatrix, vor denen er angeordnet ist. So sind dabei in der Spaltenrichtung der Matrix auch unterschiedliche
Speicherabschnitte möglich: M1o, Mi und Mp in der Zeilenrichtung mit MMO, M'i und M'p jewe LIs in der Spaltenrichtung.
In diesem Beispiel sind alle Zeilen gemeinsam pro Spaltengruppe Eingangs/Aüsgangsregister vorhanden. So gibt es IUR10
für die Abschnitte M10 und MMO, IURi für die Abschnitte Mi und M'i und IURp für die Abschnitte Mp und M'p. Mit dieser
5098 16/07 79
Anordnung ist die Möglichkeit von Datenübertragung aus und nach den verschiedenen Stellen der Matrix und umgekehrt noch
weiter ausgedehnt, ohne dass dafür viele zusätzliche Verbindungen erforderlich sind. Die Datenverschiebungen können mit
Hilfe der Indikatoren auf jede beliebige Veise stattfinden.
Alle bei den oben beschriebenen Beispielen
benutzten Mittel und entsprechende Verfahren sind verwendbar. So kann ein Abschnittwort aus M'ρ , das dazu durch einen
Indikator in M'p angezeigt und in einer Position des Abtaster?
SR2 ausgewählt ist, über sein Eingangs/Ausgangsregister IURp nach Bedarf, mit oder ohne Behandlung, in einem Abschnittwort
zum Beispiel des Abschnitts M10, der in einer Position des Abtasters Sri ausgewählt ist, geschrieben werden. Venn M10
ein Festwertspeicher ist, kann wiederum wie oben bereits beschrieben ist, verglichen werden usw. Veil die Spalten in
der Matrix weitergehen, ist es jedoch notwendig, dass, wenn aus einem Unterabtaster Zeilen abgetastet werden, aus einer.!
anderen Unterabtaster keine Zeilen abgetastet werden können,
weil sonst Verwirkung zwischen den Daten aus unterschiedlichen Abschnitten in der Spaltenrichtung entstehen würde. Dies ist
in Fig. 9 mit UND-Gattern el und e2 angegeben. Ist der
Abtaster SR1 aktiv, so liegt ein 1-Signal an der Klemme 15 und
die Gatter el an den Ausgängen des Abtasters SR1 sind vorbereitet.
Gleichzeitig führt die Klemme 16 dann O-Sigrial, so
dass die Gatter e2 geschlossen bleiben. Eine bestimmte Stellung von SR2 ergibt somit keine Auswahl einer zugehörigen
Zeile. Ist SR2 aktiv, so gilt das Umgekehrte. Das oben beschriebene "Abschalten" von mit einem nicht aktiven Unter-
509816/0779
-,ο . 2U6990
abtaster verbundenen Speicherabschnitten kann auch durch Ausschalten
der Versorgung der betreffenden Abschnitte über einen Schalter erfolgen. Dazu müssen jedoch die Versorgungsleitungen
zu den Gruppen von Abschnitten unterbrochen werden.
5098 16/0779
Claims (12)
- PATEXTAN SPRUCHE:Λ.) Speicheranordnung mit Speicherelementen anKreuzungen von Zeilen und Spalten einer Matrix sowie mit einem Abtastregister (Abtaster), dessen Ausgänge mit den Zeilenleitungen zur Auswahl jeweils einer Zeile verbunden sind eine Anzeige wobei die Datenübertragung in Spaltenricktui:- erfolgt, dadurch gekennzeichnet, dass in der Matrix zeilenweise mindestens ein Speicherelement vorhanden ist, in dem mindestens ein ausserhalb der Speicheranordnung herrührender Indikator (Kennzeichen) speicherbar ist und dazu dient, den Abtaster beim Auswählen der zugeordneten Zeile zu stoppen und die Datenübertragung für die Speicherelemente dieser Zeil'? (Wort) durchzuführen, und dass weiter Mittel vorhanden sind, den Indikator auf einem ausserhalb der Speicheranordnung herrührenden Befehl wahlweise zu ändern und das Weiterlaufen des Abtasters zu veranlassen.
- 2. Speicheranordnung nach Anspruch 1, dadurchgekennzeichnet, dass in Zeilenrichtung mindestens zwei Speicherabschnitte und für mindestens einen Speicherabschnitt Speichez^plätze zum Speichern mindestens einer Indikator vorgesehen sind und dass ein Indikator die Datenübertragung der Speicherelemente des zugehörigen Spexcherabschnitts und gegebenenfalls des Speicherabschnitts ohne Indikator der zugeordneten Zeile durchführt.
- 3· Speicheranordnung nach Anspruch 2, dadurchgekennzeichnet, dass Mittel vorhanden sind, um nach dem Anhalten des Abtasters den Indikator (Kennzeichen) des betreffenden Wortes bzw. Abschnittwortes zu löschen, den Abtaster um einen Schritt zu verschieben und dem dabei ausgewählten509816/0779folgenden Vort bzw. Abschnittwort den Indikator .: »zuzufügen.
- 4. Speicheranordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass die erwähnten Speicherabschnitte verschiedenartige Abschnitte wie zum Beispiel Lese-Schreibabschnitt, Festwertabschnitt, Tastenfeld sind.
- 5. Speicheranordnung nach Anspruch k, dadurch gekennzeichnet, dass eine Vergleichseinrichtung den Inhalt eines Abschnittwortes, das avis einem der Speicherabschnitte ausgewählt ist, mit aufeinanderfolgenden Abschnittworteii aus einem anderen Speichex^abschnitt vergleicht und bei Gleichheit den Abtaster stoppt.
- 6. Speicheranordnung nach Anspruch 5» dadurch gekennzeichnet, dass ausser mindestens einem Lese/Schreib-Speicherabschnitt mit Mitteln zur Speicherung eines Indikators zwei Festwertspeicherabschnitte ohne Mittel zum Speichern eines Indikators vorhanden sind und in den Festwertspeicherabschnitten Abschnittworte auf der gleichen Zeile verschiedene Kodes einer gleichen Grosse enthalten, wodurch bei einer in de: erwähnten Vergleichseinrichtung festgestellten Gleichheit zwischen einem Abschnittwort des Lese-Schreib-Speicherabschnitts und einem Abschnittwort eines ersten der Festwertspeicherabschnitte das entsprechende Kode-Abschnittwort des zweiten der Festwertspeicherabschnitte an einem Ausgang erscheint (Kodeurnsetzung).
- 7· Speicheranordnung nach Anspruch 6, dadurchgekennzeichnet, dass einer der Speicherabschnitte ein Tastenfeld ist, dessen Tasten in einer Spalte angeordnet sind und jede Taste an eine Zueile der Matrix angeschlossen ist, wobei509816/0779bei einer geschlossenen Taste auf der betreffenden Zeile ein Indikator (Kennzeichen) enthalten ist, der beim Auswählen dieser Zeile vom Abtaster über die ervälmte Spalte detektierbar ist.
- 8. Speicheranordnung nach Anspruch 1 oder einem der folgenden, dadurch gekennzeichnet, dass der Abtaster in eine Anzahl Unterabtaster in Spaltenrichtung unterteilt ist, wobei zu jedem Unterabtaster mindestens ein Speicherabsolini t ι gehört und weiter Mittel zum Sperren der Verbindung der Ausgänge von Unterabtastern, die sich in der Ruhelage befinde: mit den betreffenden Zeilen vorgesehen sind.
- 9. Speicheranordnung nach Ansprucli 1 oder einem der folgenden, dadurch gekennzeichnet, dass einer Zeile mehrere Indikatoren zugeordnet und Mittel vorhanden sind, di~ wahlweise einen oder mehrere Indikatoren feststellen und nach der Feststellung eines Indikators den Abtaster stoppen.
- 10. Speicheranordnung nach Anspruch 1 oder einem der folgenden, dadurch gekennzeichnet, dass für die Speicherung eines Indikators mindestens ein· Teil einer Spalte der Matrix belegt ist.
- 11. Speicheranordnung nach Anspruch 1 oder einem der folgenden, dadurch gekennzeichnet, dass für die Speicherung eines Indikators eine Anzahl Speicherelemente auf einer Zeile der Matrix belegt ist.
- 12. Speicheranordnung nacli Anspruch 1 oder einem d.r folgenden, dadurch gekennzeichnet, dass sie in einer Iiite;jiritionsteclmik ausgeführt ist.13· Speicheranordnung nach Anspruch 1 oder einemder folgenden, dadurch gekennzeichnet, dass sie mit meliron.:: gleichartigen Sp'_ icheranordnungen auf einem Halbleiter angeordnet ist. 5 0 9816/0779BAD
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL7313573A NL7313573A (nl) | 1973-10-03 | 1973-10-03 | Geheugeninrichting. |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2446990A1 true DE2446990A1 (de) | 1975-04-17 |
DE2446990C2 DE2446990C2 (de) | 1984-07-19 |
Family
ID=19819731
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2446990A Expired DE2446990C2 (de) | 1973-10-03 | 1974-10-02 | Speicheranordnung |
Country Status (10)
Country | Link |
---|---|
US (1) | US3927396A (de) |
JP (1) | JPS5726378B2 (de) |
BE (1) | BE820602A (de) |
CA (1) | CA1015068A (de) |
DE (1) | DE2446990C2 (de) |
FR (1) | FR2246935B1 (de) |
GB (1) | GB1486571A (de) |
IT (1) | IT1022492B (de) |
NL (1) | NL7313573A (de) |
SE (1) | SE411968B (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4044339A (en) * | 1975-12-15 | 1977-08-23 | Honeywell Inc. | Block oriented random access memory |
US4062001A (en) * | 1976-08-12 | 1977-12-06 | Roger Thomas Baker | Dynamic content addressable semiconductor memory |
US4827445A (en) * | 1982-02-18 | 1989-05-02 | University Of North Carolina | Image buffer having logic-enhanced pixel memory cells and method for setting values therein |
US4794559A (en) * | 1984-07-05 | 1988-12-27 | American Telephone And Telegraph Company, At&T Bell Laboratories | Content addressable semiconductor memory arrays |
US4656626A (en) * | 1984-12-14 | 1987-04-07 | Itt Corporation | Apparatus and method for providing dynamically assigned switch paths |
GB2187006B (en) * | 1986-02-25 | 1990-01-10 | Sony Corp | Random access memory apparatus |
DE20120253U1 (de) * | 2001-12-14 | 2002-03-07 | Huhtamaki Ronsberg | Verpackung und Siegelwerkzeug zur Herstellung einer solchen |
KR100480608B1 (ko) | 2002-08-07 | 2005-04-06 | 삼성전자주식회사 | 고속 a/d 변환기를 위한 고속 인코더 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1170004B (de) * | 1960-12-28 | 1964-05-14 | Ibm | Freistellen-Sucher |
DE1173534B (de) * | 1959-02-13 | 1964-07-09 | Int Standard Electric Corp | Verfahren zur zeilenweisen Abfrage von Informationen, die durch Stromimpulse, insbesondere Zaehlimpulse in Fernmeldeanlagen, gebildet werden |
DE1194453B (de) * | 1962-03-20 | 1965-06-10 | Ibm | Schalt- und Speichermatrix, insbesondere zur UEberwachung von Vorgaengen |
DE1299037B (de) * | 1965-06-21 | 1969-07-10 | Telefunken Patent | Verfahren zum Auslesen einer Detektormatrix |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1196752A (en) * | 1967-05-04 | 1970-07-01 | Int Computers Ltd | Improvements relating to Data Handling Arrangements. |
SE321712B (de) * | 1969-05-29 | 1970-03-16 | Ericsson Telefon Ab L M | |
US3753244A (en) * | 1971-08-18 | 1973-08-14 | Ibm | Yield enhancement redundancy technique |
-
1973
- 1973-10-03 NL NL7313573A patent/NL7313573A/xx unknown
-
1974
- 1974-09-27 US US509782A patent/US3927396A/en not_active Expired - Lifetime
- 1974-09-30 IT IT27930/74A patent/IT1022492B/it active
- 1974-09-30 GB GB42345/74A patent/GB1486571A/en not_active Expired
- 1974-09-30 SE SE7412239A patent/SE411968B/xx unknown
- 1974-09-30 CA CA210,301A patent/CA1015068A/en not_active Expired
- 1974-10-01 BE BE149120A patent/BE820602A/xx unknown
- 1974-10-02 DE DE2446990A patent/DE2446990C2/de not_active Expired
- 1974-10-03 JP JP11338774A patent/JPS5726378B2/ja not_active Expired
- 1974-10-03 FR FR7433318A patent/FR2246935B1/fr not_active Expired
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1173534B (de) * | 1959-02-13 | 1964-07-09 | Int Standard Electric Corp | Verfahren zur zeilenweisen Abfrage von Informationen, die durch Stromimpulse, insbesondere Zaehlimpulse in Fernmeldeanlagen, gebildet werden |
DE1170004B (de) * | 1960-12-28 | 1964-05-14 | Ibm | Freistellen-Sucher |
DE1194453B (de) * | 1962-03-20 | 1965-06-10 | Ibm | Schalt- und Speichermatrix, insbesondere zur UEberwachung von Vorgaengen |
DE1299037B (de) * | 1965-06-21 | 1969-07-10 | Telefunken Patent | Verfahren zum Auslesen einer Detektormatrix |
Also Published As
Publication number | Publication date |
---|---|
BE820602A (fr) | 1975-04-01 |
CA1015068A (en) | 1977-08-02 |
IT1022492B (it) | 1978-03-20 |
SE7412239L (de) | 1975-04-04 |
FR2246935B1 (de) | 1978-11-24 |
JPS5726378B2 (de) | 1982-06-04 |
SE411968B (sv) | 1980-02-11 |
DE2446990C2 (de) | 1984-07-19 |
FR2246935A1 (de) | 1975-05-02 |
NL7313573A (nl) | 1975-04-07 |
US3927396A (en) | 1975-12-16 |
GB1486571A (en) | 1977-09-21 |
JPS5062742A (de) | 1975-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2457312C3 (de) | Anordnung zur Durchführung arithmetischer oder logischer Operationen an ausgewählten Gruppen aufeinanderfolgender Bits in einer Datenverarbeitungsanordnung | |
DE1169528B (de) | Schaltungsanordnung zur Steuerung der Verbindungsherstellung in Verbindungs-netzwerken von Fernmelde-, insbesondere Fernsprechanlagen | |
DE3630828A1 (de) | Einrichtung zum darstellen und aufbereiten von mittels einer flachstrickmaschine herzustellenden strickmustern | |
DE1903045C3 (de) | Zeichenwiedergabe-Schaltungsanordnung für einen Fernsehmonitor | |
DE1275797B (de) | Schaltung zur Realisierung von nicht vorherbestimmten Schaltfunktionen | |
DE1224791B (de) | Schaltungsanordnung zum Steuern der Durchschalteelemente einer Zeitmultiplex-vermittlungsstelle | |
DE2510542A1 (de) | Digitale bildwiedergabevorrichtung mit mehreren bildschirmen | |
DE2446990A1 (de) | Speicheranordnung | |
DE2030370C3 (de) | Dateneingabeanordnung | |
DE1107289B (de) | Umwerter zum Wechsel von in Speichern festgehaltenen Informationsinhalten | |
DE2006672B2 (de) | Datensichtgerät | |
DE1294429B (de) | Schaltungsanordnung zur Datenuebertragung zwischen mehreren Aussenstationen einer Datenverarbeitungsanlage und dem Haupt-speicher der zentralen Verarbeitungseinheit | |
DE1180970B (de) | Vorrichtung zur Verarbeitung von Daten | |
DE1499690C2 (de) | Speicherplatzansteuerungs-Anordnung | |
DE1230083B (de) | Vorrichtung zum selbsttaetigen Aufrufen von Teilen eines Magnetkern-Matrixspeichers | |
DE1805623C3 (de) | Prüfeinrichtung für Selbstwählämter mit zentraler elektronischer Steuerung durch einen Rechner | |
DE1487637B2 (de) | Verfahren und anordnung zur wegesuche in mit schalt matrizen aufgebauten koppelfeldern | |
DE2126411C3 (de) | Schaltungsanordnung für Fernmelde-Vermittlungsanlagen mit zentraler Steuerung zur Anzeige von Verbindungsdaten an einem Vermittlungsplatz | |
DE1574784C3 (de) | Elektrische Signalverzögerungsschaltung | |
DE2165636C3 (de) | Verfahren zur Darstellung des zeitlichen Verlaufs von Meßwerten auf dem Bildschirm eines Sichtgerätes | |
DE2432466A1 (de) | Vermittlungseinrichtung | |
DE1076746B (de) | Elektronisches Durchschaltenetzwerk fuer Fernmelde-, insbesondere Fernsprech-vermittlungsanlagen | |
DE2707669C2 (de) | Schaltungsanordnung für eine zentralgesteuerte, zeitmultiplexe Fernmelde-, insbesondere Fernsprechvermittlungsanlage mit Vermittlungsplätzen, bei denen eine Besetztanzeige erfolgt | |
DE1424735C (de) | Impulsgeber | |
DE1269657B (de) | Anordnung zur gesteuerten Entnahme von Informationen aus einer aus mehreren Registerstufen bestehenden, pyramidenfoermig ausgebildeten Speicheranordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |