DE1275797B - Schaltung zur Realisierung von nicht vorherbestimmten Schaltfunktionen - Google Patents
Schaltung zur Realisierung von nicht vorherbestimmten SchaltfunktionenInfo
- Publication number
- DE1275797B DE1275797B DEN27900A DEN0027900A DE1275797B DE 1275797 B DE1275797 B DE 1275797B DE N27900 A DEN27900 A DE N27900A DE N0027900 A DEN0027900 A DE N0027900A DE 1275797 B DE1275797 B DE 1275797B
- Authority
- DE
- Germany
- Prior art keywords
- matrix
- flip
- output
- logic
- linking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Logic Circuits (AREA)
Description
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. Cl.:
G06f
Deutsche KI.: 42 m3 -1/00
Nummer: 1275 797
Aktenzeichen: P 12 75 797.0-53 (N 27900)
Anmeldetag: 15. Januar 1966
Auslegetag: 22. August 1968
Die Erfindung betrifft Schaltungen zur Realisierung einer beliebigen von nicht vorherbestimmten
Schaltfunktionen mehrerer Eingangsvariabler.
In der Datenverarbeitung und verwandten Gebieten muß des öfteren eine gegebene Schaltfunktion
einer gegebenen Gruppe von Eingangsvariablen ausgewertet werden. Hierzu kann selbstverständlich eine
Verknüpfungsschaltung unter Verwendung herkömmlicher, auf einer Schaltungsplatte angeordneter Verknüpfungsglieder
entsprechend verdrahtet werden. Aus den verschiedensten Gründen ist dies jedoch nicht zweckmäßig, und es war bisher allgemein
üblich, die gewünschte Schaltfunktion zu programmieren. Für ein einzelnes Programm ist dies meist
durchführbar, da der entsprechende Teil des Programms verhältnismäßig kurz ist und das Schreiben
des Programms keinen zu großen Aufwand erfordert. Soll jedoch eine beliebige aus einem Bereich möglicher
Schaltfunktionen auswählbar sein, dann umfaßt der entsprechende Teil des Programms gege- ao
benenfalls hunderte von Befehlen, erfordert einen wesentlichen Programmierangsaufwand, eine beträchtliche
Rechenzeit und nimmt ferner einen großen Teil des Speichers des Elektronenrechners ein.
Aufgabe der Erfindung ist die Schaffung einer leicht steuerbaren und schnell einsetzbaren Schaltungsanordnung
zum Realisieren einer beliebigen Schaltfunktion einer Gruppe von Eingangsvariablen
in gewissen, lediglich durch die Größe der Schaltung gesetzten Grenzen.
Gegenstand der Erfindung ist eine Schaltung zur Realisierung einer beliebigen von nicht vorherbestimmten
Schaltfunktionen mehrerer Eingangsvariabler.
Die Erfindung ist dadurch gekennzeichnet, daß eine Matrix aus Verknüpfungsgliedern vorgesehen ist
und daß letztere durch an sie angelegte Funktionssteuersignale in ihrer Funktion derart veränderbar
sind, daß der jeweilige Ausgang eines Verknüpfungsgliedes entweder mit dem rechts davon oder dar-
unterliegenden Verknüpfungsglied verbunden wird, wobei die Eingangsvariablen an die oberste Reihe
von Verknüpfungsgliedern angelegt und das Ausgangssignal von dem rechts unten befindlichen Verknüpfungsglied
abgenommen wird.
Eine andere Lösung der Erfindung ist dadurch gekennzeichnet, daß die Schaltfunktion in aufeinanderfolgenden
Verknüpfungszyklen durchgeführt wird und eine Verknüpfungsvorrichtung vorgesehen
ist, die durch Funktionssteuersignale in ihrer Funktion derart veränderbar ist, daß in ihr angeordnete
bistabile Elemente ihre Schaltzustände für den fol-Schaltung zur Realisierung von nicht
vorherbestimmten Schaltfunktionen
vorherbestimmten Schaltfunktionen
Anmelder:
The National Cash Register Company,
Dayton, Ohio (V. St. A.)
Vertreter:
Dr. A. Stappert, Rechtsanwalt,
4000 Düsseldorf, Feldstr. 80
Als Erfinder benannt:
Michael Godfrey Harman, London
Beanspruchte Priorität:
Großbritannien vom 20. Januar 1965 (2556)
genden Verknüpfungszyklus in vertikaler oder horizontaler Richtung weiterleiten.
Zwei Ausführungsbeispiele der Erfindung werden im folgenden an Hand der Zeichnungen beschrieben.
In diesen zeigen
F i g. 1 und 2 zwei Matrizen von Verknüpfungsgliedern in ihrer Anordnung zur Bildung einer als
Beispiel gewählten Schaltfunktion,
F i g. 3 schematische Darstellung einer Permutationsmatrix,
F i g. 4 ein Blockdiagramm des ersten Ausführungsbeispiels der Erfindung,
F i g. 5 ein Schaltungsdiagramm eines Verknüpfungsgliedes des Ausführungsbeispieles nach F i g. 4,
Fig. 5A und 5B abgewandelte Formen der
Schaltung nach F i g. 5,
F i g. 6 ein Blockdiagramm des zweiten Ausführungsbeispieles der Erfindung,
F i g. 7 und 8, die von F i g. 6 abgeleitet sind, eine Erläuterung der Arbeitsweise des zweiten Ausfuhrungsbeispieles
und
F i g. 9 ein Blockdiagramm des größten Teiles des Ausführungsbeispieles nach F i g. 6.
Es sei als Aufgabe die Bestimmung des Wertes der Schaltfunktion
betrachtet, worin α bis / Signalvariable sind. Es sei angenommen, daß in einer rechteckigen Matrix mit
Reihen .RI bis i?III und Spalten A bis F je ein
Verknüpfungsglied 10 in jeder Position der Matrix
809 597/232
(Fig. 1) angeordnet ist. Die Verknüpfungsglieder 10
in den ReihenRI und AIII sind UND-Glieder, und
die Verknüpfungsglieder 10 in der Reihe R TL sind ODER-Glieder. Es sei ferner angenommen, daß jedes
Verknüpfungsglied 10, das sich nicht in der untersten Reihe AIII bzw. in der rechten SpalteF befindet,
entweder mit dem jeweils rechts von ihm oder dem unter ihm befindlichen Glied verbunden werden kann.
Werden dann die Variablen α bis / entlang der Oberidentisch und bilden beispielsweise das Produkt der
Eingänge am waagerechten Ausgang und die Invertierung dieses Produktes am senkrechten Ausgang.
(An Stelle des Produktes könnte ebensogut auch die Summe verwendet werden.) Ein Vorteil hierbei ist
schon, daß in dem hier betrachteten Fall sämtliche Verknüpfungsglieder ohne Eingänge das gleiche
Ausgangssignal, d. h. »0«, erzeugen müssen.
F i g. 2 zeigt die Anordnung nach F i g. 1 in ab-
seite der Matrix angelegt und sind die gezeigten io geänderter Form. In ihr werden Verknüpfungsglieder
Verbindungen vorgesehen, so wird die obengenannte 11 verwendet, die das Verknüpfungsprodukt der EinFunktion
T gebildet. gänge am waagerechten Ausgang und die Umkehrung Die Beziehung zwischen der in üblicher boolescher desselben am senkrechten Ausgang erzeugen. Die
Schreibweise geschriebenen Funktion und den ent- Verbindungen zwischen den Verknüpfungsgliedern 11
sprechenden Verbindungen in F i g. 1 läßt sich durch 15 sind zur Bildung der gleichen Schaltfunktion genau
folgende Schritte bestimmen: die gleichen wie zwischen den entsprechenden Verknüpfungsgliedern
10 in F i g. 1, und die an den verschiedenen Punkten im Netzwerk der F i g. 2 erscheinenden
Signale sind entweder die gleichen wie an 20 den entsprechenden Punkten der Fig. 1 oder die
Invertierungen derjenigen in F i g. 1, je nachdem, in welcher Reihe sie erscheinen. Da eine ungerade Anzahl
Reihen von Verknüpfungsgliedern gezeigt ist, ist die Gesamtanzahl von Invertierungen, die ein
1. Zuerst wird die Funktion mit Klammern um jedes Produkt geschrieben, das einen Teil einer
Summe bilden soll, also:
T = a-b-[(c'd-e) ..
2. Dann wird unter jedes Operationsvorzeichen (Summe oder Produkt) die Anzahl der Klam
mern, in denen es eingeschlossen wird, geschrie- if.L T ^><"£<"^»" vuu xuv^iun^u, uiC O1U
K L1 5 as Signal beim Durchgang von einem Eingang oben
ben, also:
3. Nun wird jeweils ein Paar von nebeneinander-
zum Schlußausgang unten erfährt, ungerade. Die Eingänge
oben in F i g. 2 müssen daher in bezug auf die entsprechenden Eingänge in Fig. 1 invertiert werden.
liegenden Spalten von Verknüpfungsgliedern 10 ** willkürlich gewählten Schaltfunktionen treten
in Fig. 1 genommen, und es werden n+1 hori- 3° <* so_wohl unveränderte als auch invertierte Glieder
zontal! Verbindungen zwischen den Verknüp- auf" demzufolge wird fur jede Spalte der Matrix
fungsgliedern 10 dir beiden Spalten hergestellt, vorzugsweise em gesteuerter Inverter vorgesehen, so
wobei unten begonnen wird und worin η die daß die Eingangssignale invertiert werden können,
Anzahl von Klammern darstellt, die das Opera- falIsdies erforderlich ist. Es ist ferner vorteilhaft,
tionsvorzeichen zwischen den beiden, den beiden 35 am Ausgang der Matrix einen gesteuerten Inverter
Spalten entsprechenden Variablen einschließen. vorzusehen, so daß, falls erwünscht, die Ausgangs-(Fiir
die beiden Spalten E und F der Matrix ist S1^al& ^vertiert werden können. Hierdurch können
beispielsweise η = 1; deshalb sind die untersten
beiden Paare von Verknüpfungsgliedern 10 die- wcft-uiwvuDR- ms i
ses Spaltenpaares miteinander verbunden.) 4° Funktlonen erzielt werden.
4. Schließlich wird von jedem keinen waagerechten Ausgang besitzenden Verknüpfungsglied 10
der Fig. 1 eine senkrechte Verbindung nach unten hergestellt. Ein Verknüpfungsglied 10 hat
daher jeweils einen Ausgang, und zwar entweder senkrecht nach unten oder waagerecht nach
rechts. Somit besteht eine einfache Verbindung zwischen der booleschen Form der Schaltfunktion
mit vollständig gesetzten Klammern und
- als auch UND-ODER-UND-
Em sehr starke Beschrankung fur die im vorangegangenen
beschriebenen Anordnungen ist dann zu sehen daß die Eingangsvariablen m der Reihenfolge
verfugbar sein müssen, m der sie in der darzustellenf n
Ju A nktl0n erscheinen. Diese Beschrankung kann
durch Anordnung von Vornchtungen zum Permutieren der Emgangsvanablen beseitigt werden. Eine
??lche Vorrichtung kann zweekmaßigerweise die
tion mit vollständig gesetzten Klammern und Foim e.mer Matrix bistabiler Speicherelemente, vorden
entsprechenden Verbindungen in der Ma- 5° zugsweise solcher fur zerstörungsfreies Lesen, haben
trixderFig 1 In Fig. 3 ist eine solche Permutationsmatrix 12
schematisch dargestellt, in der die zwölf Bits X1 bis
Eines der Verknüpfungsglieder 10 in Fig. 1 be- X12 eines im Register 13 enthaltenen Eingangswortes
sitzt keinen Eingang. Es ist das Verknüpfungsglied in eine beliebige Reihenfolge im Ausgangswort yt
am Schnittpunkt der Reihe All und der Spalte C. 55 bis y12, das im Register 14 erscheint, permutiert wer-Im
allgemeinen können mehrere solcher Verknüp- den können. Die Matrix 12 enthält in quadratischer
fungsglieder vorhanden sein. Verknüpfungsglieder Anordnung 144 Elemente für zerstörungsfreies Leohne
Eingang müssen so aufgebaut sein, daß sie sen, z.B. Transfluxoren. Sind die in Fig. 3 ange-L-Ausgangssignale
erzeugen, wenn sie UND-Glieder kreuzten Elemente eingestellt und sämtliche anderen
sind, und O-Ausgangssignale, wenn sie ODER-Glie- 60 Elemente gelöscht, dann ist das Ausgangswort X2, X5,
der sind. x8, X1, xs, χν χ., 0, 0, 0, 0, 0. Wie aus dem soeben
Eine wesentliche Vereinfachung des Schaltungs- beschriebenen Beispiel ersichtlich, kann ein bestimmaufbaues
und der hierfür erforderlichen Bauteile wird tes Bit des Eingangswortes mehr als einmal im Auserzielt,
wenn in der ganzen Matrix gleiche Verknüp- gangswort erscheinen, während andere Bits im Einfungsglieder
verwendet werden. Dies kann auf ein- 65 gangswort überhaupt nicht im Ausgangswort vorfachste
Weise durch Einführen einer Invertierung in kommen. Die anfängliche Einstellung einer solchen
den senkrechten Verbindungen der F i g. 1 erreicht Permutationsmatrix geschieht normalerweise seriell
werden. Sämtliche Verknüpfungsglieder werden nun (Spalte um Spalte) oder seriell-parallel (nach Spalten-
gruppen). Das anschließende Permutieren der Bits jedes Eingangswortes erfolgt normalerweise parallel.
Unter Bezugnahme auf das Vorangegangene wird nunmehr die allgemeine Anordnung einer vollständigen
Anordnung zum Realisieren von Schaltfunktionen erläutert. Wie aus F i g. 4 ersichtlich, speist ein
Eingangsregister 15 eine Permutationsmatrix 16, deren Ausgangssignale an ein Zwischenregister 17 angelegt
werden. Dieses speist eine Verknüpfungsmatrix 18 über eine Gruppe durch ein Steuerregister 20
gesteuerter Eingangssignalinverter 19. Die internen Verbindungen der Verknüpfungsmatrix 18 werden
von einem Matrixsteuerregister 21 bestimmt, und die Ausgangssignale der Verknüpfungsmatrix 18 werden
durch einen durch ein Steuer-Flip-Flop 23 gesteuerten Ausgangssignalinverter 22 geschickt.
Es versteht sich, daß die Anzahl von Flip-Flops in den Registern 17 und 20 jeweils gleich ρ ist, wobei
ρ die Anzahl von Spalten in der Verknüpfungsmatrix 18 bedeutet. Die Anzahl der gesteuerten Inverter 19
ist ebenfalls p. Die Anzahl von Flips-Flops im Register 15 braucht jedoch nicht gleich ρ zu sein. In
einigen Fällen kann sie zweckmäßigerweise z. B. 2p betragen. Das Register 21 muß ein beliebiges von q
verschiedenen Ausgangssignalen für jedes der (p—l) Paare von benachbarten Spalten der Verknüpfungsmatrix 18 erzeugen können, wobei q die Zahl der
Reihen in der Verknüpfungsmatrix 18 ist. In seinem einfachsten Aufbau besteht das Register 21 aus (p— 1)
Abschnitten, die jeweils so viele Flip-Flops enthalten, daß in ihnen die erforderliche Anzahl q von Zuständen
gespeichert werden kann. Die Zahl der Flip-Flops im Register 21 ist daher ein genaues Vielfaches
von (p — 1), so daß, wenn das Register 21 mit Wörtern von einer Bitlänge ρ eingestellt wird, eines der
Wörter einige nicht verwendete Bits enthält. Eines dieser Bits kann zweckmäßigerweise zum Anzeigen
des Zustandes verwendet werden, in den das Steuer-Flip-Flop 23 zur Ausgangssignalinvertierung zu
schalten ist. Dieses Steuer-Flip-Flop 23 bildet sozusagen einen Teil des Registers 21.
Unter folgenden Voraussetzungen kann jede gewünschte Schaltfunktion mittels dieser Anordnung
realisiert werden:
1. Die Gesamtzahl von in dem booleschen Aus- 4S
druck für die Schaltfunktion erscheinenden Gliedern darf nicht größer sein als die Spaltenzahl
in der Verknüpfungsmatrix 18, und
2. die Verknüpfungstiefe des Ausdrucks darf nicht größer sein als die Reihenzahl in der Verknüpfungsmatrix
18 ist. (Die Verknüpfungstiefe eines Ausdrucks ist gleich der größten im vorangegangenen
genannten Zahlen n+1.)
Im folgenden wird eine geeignete Form einei Schaltung für die Verknüpfungsmatrix 18 beschrieben.
Die hier für die Eingangssignale für die Verknüpfungsmatrix 18 und für die Schaltfunktion dieser
Signale, die in der Verknüpfungsmatrix 18 erscheinen, angenommene Definition ist
L= +4V,
0= OV.
0= OV.
Es sei zunächst ein Verknüpfungsglied 11 (F i g. 5) näher betrachtet. Dieses Glied wird durch ein Steuersignal
auf dem Leiter 31 gesteuert und ist so aufgebaut, daß es mit dem nächsten Glied rechts oder dem
nächsten Glied darunter verbunden wird, je nachdem, ob das Steuersignal »0« oder »L« ist. Jeder
Abschnitt des Matrixsteuerregisters 21 (F i g. 4) hat q Ausgangsleiter (wobei q die Zahl der Reihen in
der Verknüpfungsmatrix 18 ist), die die Steuerleiter zu den Verknüpfungsgliedern der links befindlichen
Spalte bilden, von denen die an die ersten q—n—1
Reihen (beginnend mit der obersten Reihe) angelegten Signale »L« und die übrigen »0« sind. Die Spannungspegel
auf diesen Steuerleitern sind folgende:
L= +6V,
0= +1V.
0= +1V.
Die senkrechten und waagerechten Eingangsleiter 33 und 34 zum Verknüpfungsglied 11 (F i g. 5) sind
über zwei entsprechende Dioden Dl und D 2, die ein UND-Glied bilden, mit einem gemeinsamen Leiter
35 verbunden. Die Verknüpfungssumme der Signale auf den senkrechten und waagerechten Eingangsleitern
33 und 34 wird daher auf dem Leiter 35 gebildet. Diese Summe wird an den Emitter eines
Transistors Tl angelegt, dessen Basis das Steuersignal auf dem Leiter 31 über einen Widerstand R1
zugeführt wird und an dessen Kollektor der waagerechte Ausgangsleiter 32 angeschlossen ist. Somit
wird, wenn das Steuersignal »L«, d. h. auf +6 V, ist, der Transistor Π abgeschaltet (da sein Emitter in
bezug auf seine Basis negativ sein muß). Ist jedoch das Steuersignal »0«, dann ist der Transistor Π
auch dann noch abgeschaltet, wenn die Spannung an seinem Emitter 0 V ist. Er wird jedoch geschaltet
und gesättigt, wenn seine Emitterspannung +4V beträgt. Im letzteren Falle ist die Kollektorspannung
annähernd gleich der Emiterspannung. Somit wird durch das Verknüpfungsglied 11 ein die Verknpüfungssumme
der Eingangssignale darstellendes, waagerechtes Ausgangssignal erzeugt, wenn das
Steuersignal »0« ist.
Die Verknüpfungssumme auf dem Leiter 35 wird ferner über einen Basiswiderstand R 2 einem zweiten
Transistor T 2 zugeführt. Das Steuersignal auf dem Leiter 31 wird an den Emitter dieses Transistors Γ 2
über eine Spannungspegelverschiebeschaltung angelegt, die aus zwei zwischen dem Leiter 31 und einer
— 9-V-Vorspannungsquelle in Reihe geschalteten Widerstandenes und R4 besteht, deren WerteR
bzw. 4 R betragen. Die L- und O-Steuersignalpegel
am Emitter des Transistors T 2 sind daher +3 bzw. -IV. Drei WiderständeRS, R6 und Rl mit den
Werten AR', 5R' bzw. 5R' sind zwischen der — 9-V-Vorspannungsquelle
und einer +5-V-Vorspannungsquelle in Reihe geschaltet, wobei R' viel größer als R
ist, und der Kollektor des Transistors Γ 2 ist mit dem Verbindungspunkt der Widerstände R S und R 6 verbunden.
Ist der Transistor Γ 2 eingeschaltet, weil das Steuersignal »L« und die Verknüpfungssumme der
Eingangssignale »0« ist, dann weist sein Kollektor eine Spannung von' +3 V auf, was der Spannung an
seinem Emitter entspricht. Ist der Transistor Γ 2 abgeschaltet, dann weist sein Kollektor eine Spannung
von —5 V auf. Durch die Spannung von +3 V oder -5V am Kollektor des Transistors Γ2 ergibt sich
eine entsprechende Spannung von +4 bzw. OV als richtige Spannung für die auf dem mit dem Verbindungspunkt
der Widerstände R 6 und R 7 verbundenen senkrechten Ausgangsleiter erscheinenden Verknüpfungssignal
L und 0.
7 8
Die Diode D 2 kann weggelassen werden, wenn unverändert oder invertiert, je nach dem entsprechender
Transistor Tl entsprechende Eigenschaften be- den Bit in dem der Eingangssignalinvertierung diesitzt.
nenden Steuerregister 44. Das Ausgangssignal u des
Das in Fi g. 5 gezeigte Verknüpfungsglied 11 eignet gesteuerten Inverters 43 wird an eine Verknüpfungssich
zur Verwendung im »Innern« derVerknüpfungs- 5 anordnung 45 angelegt, der auch die Ausgangssignale
matrix 18. Für die Verknüpfungsglieder an der lin- der beiden letzten Stufen eines zur Steuerung der
ken, rechten und unteren Seite der Verknüpfungs- Verknüpfungsanordnung dienenden Schieberegisters
matrix 18 sind Abwandlungen erforderlich. In 46 (das dem Verknüpfungsmatrixsteuerregister 21 der
Fig. 5A ist bei lla die Ausbildung eines an der Fig. 4 entspricht) zugeführt werden. Es sind lediglinken Seite vorgesehenen Verknüpfungsgliedes ge- ίο lieh die beiden Stufen X und Y am linken Ende des
zeigt. Wie ersichtlich, ist die einzige hier getroffene Schieberegisters 46 gezeigt. Das Ausgangssignal der
Abwandlung das Fehlen eines waagerechten Ein- Verknüpfungsanordnung 45 wird an einen von dem
gangsleiters und seiner entsprechenden Diode. In Schieberegister 46 gesteuerten Ausgangssignalinver-Fig.
5A ist ferner die Ausbildung von Verknüp- ter47 (der dem gesteuerten Ausgangssignalinverter
fungsgliedern 11 b und 11 c gezeigt, die sich in der 15 22 der F i g. 4 entspricht) angelegt,
linken unteren Ecke bzw. an der unteren Kante der Die Verknüpfungsanordnung 45 entspricht der
Verknüpfungsmatrix 18 befinden. Diese Verknüp- Verknüpfungsmatrix der F i g. 2 und enthält drei
fungsglieder sind in bezug auf das Verknüpfungsglied Flip-Flops Ml bis M 3, die jeweils einem Verknüpder
Fig. 5 stark abgeändert und bestehen lediglich fungsglied in der Reihe AI und zwei Verknüpfungsaus einem Teil, nämlich einer Diode, die die senk- 20 gliedern in den Reihen RII und RIII der unmittelbar
rechten Eingänge mit dem Leiter 32 a verbindet, wo- links von der das erste Verknüpfungsglied enthaltenbei
die zusammenwirkenden Dioden ein UND-Glied den Spalte liegenden Spalte entsprechen,
darstellen. In Fig. 5B ist die Ausbildung eines Ver- Zunächst werden die Zeitgabesignale beschrieben
knüpfungsgliedes 11 tf* an der rechten Seite und des und die entsprechenden Definitionen festgelegt. Es
Verknüpfungsgliedes 11 e an der rechten unteren 25 sei angenommen, daß das Eingangswort eine Länge
Ecke der Verknüpfungsmatrix 18 gezeigt. Diese Ver- von sechs Bits hat. Es sind insgesamt acht gleiche
knüpfungsglieder besitzen keinen Transistor und Zeitspannen, die Taktperioden genannt und mit tO
keine diesem zugeordnete Schaltung. Es ist hier eine bis ti bezeichnet werden, zur Bildung der gewünschfeste
+ 1-V-(O-Pegel)-Speisespannung für den Emit- ten Schaltfunktion der Eingabebits (die sich anfangs
ter des Transistors T2 vorgesehen. Ferner führt der 30 im Register 42 befinden) erforderlich. Zwei dieser
das Verknüpfungsglied Ue speisende waagerechte Taktperioden, und zwar fO und ti, werden direkt
Eingangsleiter 32a direkt zum Widerstand!?2 dieses durch Zeitgabesignale t0 und U1 festgelegt, die wäh-Verknüpfungsgliedes.
Der Ausgangsleiter 36 des Ver- rend der entsprechenden Taktperioden »L« und
knüpfungsgliedes Ue ist der Ausgangsleiter der während sämtlichen anderen Zeiten »0« sind. Sämt-Verknüpfungsmatrix
18. 35 liehe Taktperioden werden durch ein Taktsignal K
Es kann eine gewisse Abschwächung der Signale festgelegt, das während der ersten Hälfte einer Takteintreten,
wenn von mehreren nebeneinanderliegen- periode jeweils »0« und während deren zweiter Hälfte
den Verknüpfungsgliedern einer Reihe sämtliche jeweils »L« ist. Die in dieser Schaltung verwendeten
waagerechte Ausgangssignale liefern. Um diesen Flip-Flops besitzen sämtlich Eingangsschaltungen,
Nachteil zu beseitigen, können, falls erforderlich, 40 die das Taktsignal K als Verknüpfungsmultiplikator
Verstärkersätze zwischen Spaltenpaaren an geeigne- enthalten, und sind so aufgebaut, daß sie ihren Zuten
Stellen eingesetzt werden. stand ändern, wenn das Taktsignal K »0« wird, d. h.
Die im vorangegangenen beschriebene Anordnung am Ende einer Taktperiode. Die sechs Bits des Einarbeitet
vollständig parallel, d. h. die Bits des Wortes gangswortes vom Register 42 erscheinen nacheinander
im Eingangsregister 15 (F i g. 4) werden alle gleich- 45 als Signal s während der Taktperioden iO bis 16, und
zeitig durch die Permutationsmatnx 16 umgeordnet, es versteht sich, daß die Register 44 und 46 mit dem
und die umgeordneten Bits die im Zwischenregister Register 42 synchronisiert sind. Aus F i g. 7 geht her-17
erscheinen, werden sämtlich gleichzeitig der Ver- vor, daß die Daten in den Schieberegistern 42, 44
knüpfungsmatrix 18 zugeführt. Es versteht sich je- und 46 der F i g. 6 in entsprechender Art und Weise
doch, daß es zweckmäßig oder erforderlich sein 50 wie die Daten in den Registern 17, 20 und 21 der
kann, die Verknüpfungsmatrix für Reihenbetrieb aus- Fig. 4 gespeichert sind, so daß die den in den linken
zubilden. Dies ist dann der Fall, wenn eine Magnet- Enden der Register 17, 20 und 21 gespeicherten
kern- oder Parametronschaltung verwendet wird. Im Daten entsprechenden Daten zuerst an den linken Enfolgenden
wird ein einfaches seriell arbeitendes den der Schieberegister 42, 44 bzw. 46 erscheinen,
System unter Verwendung von Flip-Flops beschrie- 55 wobei alle drei Schieberegister die in ihnen befindben.
liehen Daten nach links verschieben. Die Verknüp-
Wie aus Fig. 6 ersichtlich, sind das Zwischen- fungsanordnung45 der Fig. 6 ist in Wirklichkeit ein
register 17 und das zur Eingangssignalinvertierung Schnitt durch die Verknüpfungsmatrix der F i g. 2,
dienende Steuerregister 20 der Anordnung nach der sich in jeder Taktperiode jeweils um ein Ver-
F i g. 4 durch entsprechende Schieberegister 42 und 60 knüpfungsglied nach rechts bewegt. Wird die Ver-
44 ersetzt. Von diesen Schieberegistern sind nur die knüpfungsanordnung 45 siebenmal gezeichnet, d. h.
linken Enden gezeigt. Die Endstufen sind S bzw. I. jeweils einmal für jede Taktperiode ti bis ti, wie in
Die Ausgangssignale s und i dieser beiden Endstufen F i g. 7 gezeigt, und sind die Zustände der Verknüp-
5 und 1 werden einem gesteuerten Inverter 43 (der fungsglieder 11 der F i g. 2 als die Zustände ihrer
dem Satz gesteuerter Inverter 19 der Fig. 4 ent- 65 waagerechten Ausgangssignale festgelegt, dann ist
spricht) zugeführt, so daß die Bits des· Wortes im das durch die aufeinanderfolgenden Zustände der
Schieberegister 42 am Ausgang u des gesteuerten In- Flip-Flops Ml bis M3 in Fig. 7 gebildete Muster
verters43 in Reihe erscheinen, und zwar entweder (unter Außerachtlassung der Zustände der Flip-
Flops Ml und M3 in der Taktperiode il und des
Flip-Flops Ml in der Taktperiode ti) isomorph oder analog dem Muster der Zustände der Verknüpfungsglieder 11 der F i g. 2 für das gleiche Eingangswort
und die gewünschte Schaltfunktion.
Zum besseren Verständnis der Verknüpfungsgleichungen für die Eingangssignale zu den Flip-Flops
Ml bis M 3 wird im folgenden das Weiterschreiten von einer Taktperiode zur nächsten, beispielsweise
von der Taktperiode 12 zur Taktperiode ?3 näher betrachtet. Die hier verwendete Definition
für die Flip-Flops ist beispielsweise so, daß das Flip-Flop- Ml zwei Eingänge Tn1 und ^n1 aufweist und
durch (L)-Signale an diesen beiden Eingängen in den L-Zustand bzw. den O-Zustand geschaltet wird, und
ferner zwei Ausgänge M1 und M1' besitzt, wobei der
Ausgang M1 den Zustand angibt, in dem sich das Flip-Flop befindet, während der Ausgang M1 die
Invertierung des Ausgangs M1 ist. Die entsprechenden Teile der F i g. 7 sind in F i g. 8 genauer gezeigt,
wobei Verbindungslinien die zum Einstellen der Flip-Flops verwendeten Signale anzeigen. Die Signale
X2, Y1, Y1 und Y2 sind vom Schieberegister 46 abgeleitete
Steuersignale. Das Signal X2 steuert das Ausgangssignal des Flip-Flops M 2, wobei das waagerechte
Ausgangssignal »L« ist, wenn X2 »L« ist (wobei es selbstverständlich Voraussetzung ist, 'daß das
Flip-Flop M 2 im L-Zustand ist). Das Signal Y1
steuert das Ausgangssignal des Flip-Flops Ml, wobei das waagerechte Ausgangssignal »L« ist, wenn das
Signal Y1' »L« (Signal Y1 »0«) und das Flip-Flop
Ml im L-Zustand ist, und das senkrechte Ausgangssignal ist »L«, wenn das Signal Y1 »L« ist und das
Flip-Flop Ml sich im O-Zustand befindet (da die senkrechten Ausgangssignale die Invertierungen dei
waagerechten Ausgangssignale sind). Das Signal Y2 steuert das Ausgangssignal, das das Flip-Flop M2
während der nächsten Taktperiode liefert, wobei das senkrechte Ausgangssignal dem nächsten Zustand
des Flip-Flops Ml, d. h. seinem L-Zustand, entspricht, wenn Y2 »L« ist und das Flip-Flop M 2 im
Begriff ist, in den O-Zustand zu gehen.
Im folgenden wird an Hand der F i g. 8 und 9 die Schaltung der Verknüpfungsanordnung 45 beschrieben.
In F i g. 9 ist die zur Bildung der im vorangegangenen beschriebenen Schaltfunktionen für die
Flip-Flops Ml bis M 3 erforderliche Verknüpfungsschaltung
im einzelnen gezeigt. In sämtlichen Flip-Flops sind die Eingänge an den unteren Ecken
(F i g. 9), während sich die Ausgänge an den oberen Ecken befinden. Der L-Eingang und der L-Ausgang
der Flip-Flops befindet sich jeweils links (wobei der L-Ausgang »L« ist, wenn das Flip-Flop im L-Zustand
ist, und ein Signal am L-Eingang das Flip-Flop in den L-Zustand schaltet), und der O-Ausgang und
der O-Eingang jedes Flip-Flops befindet sich rechts (wobei der O-Ausgang »L« ist, wenn sich das Flip-Flop
im O-Zustand befindet, und ein Signal am O-Eingang das Flip-Flop in den O-Zustand schaltet).
Zunächst sei das Signal u betrachtet, das aus den Signalen s und i (F i g. 6) nach der folgenden Gleichung
erhalten wird:
u = s-i' + s'-i.
Dies bedeutet, daß der gesteuerte Inverter ein »ausschließliches ODER«-Glied ist.
Als nächstes wird der Zustand betrachtet, in den das Flip-Flop Ml für die Taktperiode 13 geschaltet
werden muß. Soll eine waagerechte Verbindung vom Flip-Flop Ml in der vorhergehenden Taktperiode i2
(nur Y1 »L«) hergestellt werden, dann muß das Flip-Flop
Ml für die Taktperiode 13 in den L-Zustand geschaltet werden, wenn es während der Taktperiode
ti im L-Zustand war, oder wenn das Eingangssignal μ »L« ist. Wird jedoch vom Flip-Flop Ml in
der Taktperiode ti eine senkrechte Verbindung hergestellt, dann wird das Flip-Flop Ml nur in der
ίο Taktperiode i3 in den L-Zustand geschaltet, wenn
das Eingangssignal u »L«.ist. Daher ergibt sich für das L-Eingangssignal Tn1 des Flip-Flops Ml die
Schaltfunktion
M1-Y1'+ κ.
Was den O-Eingang betrifft, so ist offensichtlich die Invertierung der Schaltfunktion erforderlich, da
das Flip-Flop Ml in den O-Zustand geschaltet werden muß, wenn es nicht in den L-Zustand geschaltet
wird.
Bevor sich die endgültigen Gleichungen für die Eingangssignale zu dem Flip-Flop Ml ergeben,
müssen noch zwei weitere Punkte beachtet werden: Zunächst ist offensichtlich ein Gesamtverknüpfungsprodukt
mit einem Taktsignal K erforderlich, um eine ordnungsgemäße Zeitgabe zu gewährleisten, wobei
das Taktsignal K und die Flip-Flops so sind, daß die Zustände der Flip-Flops sich am Ende jeder
Taktperiode ändern können. Zweitens sind, da eine kennzeichnende Eigenschaft eines Flip-Flops darin
besteht, daß es so lange in seinem jeweiligen Zustand bleibt, bis es in einen anderen Zustand geschaltet wird,
einige Glieder in den vorstehend erhaltenen Schaltfunktionen überflüssig. So ist beispielsweise das Glied
M1-Y1 nur dann »L«, wenn Ml »L« ist, d. h., wenn
das Flip-Flop bereits im L-Zustand ist. In diesem Falle ist kein Signal erforderlich, um es im L-Zustand
zu halten. Unter Berücksichtigung dieser Punkte werden die Gleichungen für die Flip-Flops Ml
m. = U- K
Diese Gleichungen werden in F i g. 9 mittels des Inverters 55 und der UND-Glieder 56 und 57 realisiert.
Beim Flip-Flop M2 ergibt eine Kombination der verschiedenen Bedingungen, unter denen es für die
Taktperiode i3 in den L-Zustand geschaltet werden muß, die Schaltfunktion
M2 -X2' + M1' -Y1
für seinen L-Eingang und die Invertierung hiervon für seinen O-Eingang. Die Abwandlung dieser Schalterfunktionen
entsprechend den beiden vorgenannten Punkten, ergibt die Gleichungen
m2 = M1 -Y1-K,
Diese Gleichungen werden in F i g. 9 mittels der UND-Glieder 58 und 59 und des ODER-Gliedes 60
realisiert.
Beim Flip-Flop M 3 muß in gleicher Weise vorgegangen werden. Hier ist jedoch, wenn eine senkrechte
Verbindung zum Flip-Flop M 3 zu dessen Einstellung für die Taktperiode i3 gemacht werden
muß, das Signal auf dieser senkrechten Verbindung die Invertierung des Zustandes, den das Flip-Flop
M2 anzunehmen im Begriff ist, ihn jedoch noch
809 597/232
nicht angenommen hat. Demzufolge muß das O-Eingangssignal
zum Flip-Flop M 2 auch in der Gleichung für das L-Eingangssignal des Flip-Flops M 3
erscheinen, und es kann keinerlei Vereinfachung entsprechend dem im vorangegangenen genannten zweiten
Punkt mit dem 0-Eingangssignal zum Flip-Flop MI durchgeführt werden, wenn er für diesen Zweck
verwendet wird. Das L-Eingangssignal zum Flip-Flop M 3 enthält daher den Ausdruck
(M2 · X2' + M1' ■ Y1)' -Y2 +M
3,
worin das apostrophierte und in Klammern stehende Glied der nichtmodifizierte Ausdruck für den O-Eingang
zum Flip-Flop MI ist. Nach der Modifizierung werden die Gleichungen für die Eingänge zum Flip-Flop
M 3 abgeleitet. Es sind dies
m.
= (M2'+ X2) (M1+ Y1')-Y2-K,
om3 = 0.
Diese Gleichungen werden in F i g. 9 mittels des UND-Gliedes 61 und des ODER-Gliedes 62 realisiert.
Im Zusammenhang mit der nun folgenden Betrachtung der anfänglichen Einstellung der Schaltung
versteht es sich, daß die Flip-Flops M1 und M 3
für die Taktperiode ti null gestellt werden müssen,
so daß gegebenenfalls in ihnen befindliche Informationen aus einer vorangehenden Operation die laufende
Operation nicht beeinflussen. Dies wird durch Anlegen des Verknüpfungsproduktes des Zeitgabesignals
t0 und des Taktsignals K an ihre O-Eingänge
erreicht. Das ODER-Glied 63 und das UND-Glied 64 bieten, wie in F i g. 9 gezeigt, hierfür die geeignetste
Möglichkeit. Das Flip-Flop Ml muß ebenfalls anfangs null gestellt werden. Es muß jedoch für
dieses Flip-Flop Ml möglich sein, während der Taktperiode ti seinen L-Zustand anzunehmen, wenn
das Eingangssignal u während der Taktperiode iO »L« ist. Dies wird durch Anordnung eines ODER-Gliedes
65 (F i g. 9) erreicht, das die Verknüpfungssumme Y1+10 bildet, die zusammen mit den Signalen
u' und K an das UND-Glied 56 angelegt wird. Die vollständige Gleichung für den O-Eingang zum
Flip-Flop Ml ist daher
^m1 = (Y1 +ta)-u'-K.
Dies bedeutet, daß das Flip-Flop Ml während der Taktperiode ti in den Zustand geschaltet wird,
den das Signal u während der Taktperiode iO hatte.
An Hand der Fig. 6 und 9 wird im folgenden das Steuersignal näher beschrieben. In Fig. 9 bestehen
die beiden Stufen X und Y am Ende des Schieberegisters 46 aus den beiden Flip-Flop-Paaren
Vl und VI bzw. Wl und WI. Die Zustände von
Vl und VI stellen zusammen in codierter Form die Zähl n+1 für das entsprechende Spaltenpaar (z.B.
die Spalten A und B für die Taktperiode ti) dar,
während die Zustände der Flip-Flops Wl und WI die Zahl n+1 für das vorhergehende Spaltenpaar
(B und C für die Taktperiode ti) in codierter Form
wiedergeben. Der verwendete Code geht aus nachstehender Tabelle hervor:
n + 1 | Vl | V2 | Xi | Wl | W2 | Yl | Y2 |
1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
2 | 0 | 1 | 1 | 0 | T-I | 0 | 1 |
3 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
Wie aus der Tabelle ersichtlich, ist Y2 »L«, wenn
Y1 »L« ist, und ferner ist auf Grund dessen, daß der
Inhalt der Flip-Flops Wl und WI mit jedem Taktimpuls
in die Flip-Flops Vl bzw. VI verschoben
wird, das Signal X2 in jeder beliebigen Taktperiode
identisch mit dem Signal Y2 in der vorhergehenden
Taktperiode.
Es wurde bereits gesagt, daß das Bit, das den gesteuerten Ausgangssignalinverter 22 (F i g. 4) steuert,
ίο zweckmäßigerweise in dem Verknüpfungsmatrixsteuerregister
21 enthalten sein könnte. Die gleiche Situation ist im Fall der seriellen Anordnung nach
F i g. 6 vorhanden, und in F i g. 9 enthält das Flip-Flop VI dieses Bit während der Schlußtaktperiode
ti. Das L-Ausgangssignal V2 des Flip-Flops VI wird
daher an den Ausgangssignalinverter 47 zusammen mit dem L-Ausgangssignal M3 des Flip-Flops M 3
angelegt. Die Funktion
M3-V2 + M3' ■ V2'
erscheint auf dem von dort kommenden Ausgangsleiter 51, der zusammen mit dem Zeitgabesignal i7
an ein UND-Glied 52 angelegt wird. Das Ausgangssignal des letzteren während der Taktperiode ti ist
daher die gewünschte Schaltfunktion der im Schieberegister 42 (F i g. 6) enthaltenen Eingangsvariablen.
Die Verknüpfungsanordnung 45 der F i g. 6 stellt an sich einen schrägen Schnitt durch die Verknüpfungsmatrix
nach Fig. 2 dar. Diese Schräge führt dazu, daß verglichen mit der Anzahl von Taktperioden,
die benötigt würden, wenn der Schnitt »senkrecht« durch die Verknüpfungsmatrix der Fig. 2
wäre (d. h. entsprechend einer einzelnen Spalte), eine zusätzliche Taktperiode zur Bildung der gewünschten
Schaltfunktion erforderlich ist. Ferner sind auch mehr Ausgänge vom Steuerschieberegister 45 (Fig. 6)
der Verknüpfungsanordnung erforderlich, wenn eine einem schrägen Schnitt durch die Verknüpfungsmatrix
der F i g. 2 entsprechende Verknüpfungsanordnung verwendet wird. Andererseits sind die
Verknüpfungsgleichungen für die Eingänge zu den Flip-Flops der Verknüpfungsanordnung komplizierter,
d. h., sie haben eine größere Verknüpfungstiefe, wenn die Verknüpfungsanordnung ein senkrechter
Schnitt durch die Verknüpfungsmatrix nach F i g. 2 ist.
Die Permutationsmatrix kann auch für andere Zwecke als im Zusammenhang mitderVerknüpfungsmatrix
oder Verknüpfungsanordnung gebraucht werden. Sie kann beispielsweise zur Umgruppierung verschiedener
Abschnitte eines Wortes oder zum Ausblenden bestimmter Bits dienen. Werden, wie es
zweckmäßig ist, magnetische Elemente für die Permutationsmatrix verwendet, dann kann eine aus
mehreren Ebenen der bei 12 in F i g. 3 gezeigten Ausbildung bestehende dreidimensionale Konstruktion
wünschenswert sein. Bei einer solchen Konstruktion kann bei Anwendung der Permutationsmatrix
eine Anzahl verschiedener Permutationen mehr oder weniger permanent in verschiedenen Ebenen gespeichert
werden, wobei sämtliche Ebenen außer einer gewünschten am Arbeiten gehindert werden.
Die Verknüpfungsmatrix oder Verknüpfungsanordnung kann auf verschiedene Weise abgewandelt werden. Beispielsweise können die Schaltfunktionen, die von den Verknüpfungsgliedern gebildet werden, verschieden sein. Ferner kann die Form der Matrix
Die Verknüpfungsmatrix oder Verknüpfungsanordnung kann auf verschiedene Weise abgewandelt werden. Beispielsweise können die Schaltfunktionen, die von den Verknüpfungsgliedern gebildet werden, verschieden sein. Ferner kann die Form der Matrix
anders sein, beispielsweise ein Dreieck. Des weiteren können, wenn sämtliche waagerechten Ausgänge in
der obersten Reihe (Rl) der Verknüpfungsmatrix weggelassen werden, beliebige Bits im Zwischenregister
unter der Steuerung des Verknüpfungsmatrix-Steuerregisters ausgeblendet werden.
Claims (8)
1. Schaltung zur Realisierung einer beliebigen von nicht vorherbestimmten Schaltfunktionen
mehrerer Eingangsvariabler, dadurch gekennzeichnet, daß eine Matrix (F i g. 2) aus
Verknüpfungsgliedern (11) vorgesehen ist und daß letztere durch an sie angelegte Funktionssteuersignale in ihrer Funktion derart veränderbar
sind, daß der jeweilige Ausgang eines Verknüpfungsgliedes entweder mit dem rechts davon oder
darunterliegenden Verknüpfungsglied (11) verbunden wird, wobei die Eingangsvariablen an die
oberste Reihe von Verknüpfungsgliedern (11) angelegt und das Ausgangssignal von dem rechts
unten befindlichen Verknüpfungsglied (11) abgenommen wird.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Verknüpfungsglieder (11)
jeweils das Verknüpfungsprodukt der gegebenenfalls an sie angelegten Eingangssignale dem rechts
von ihnen befindlichen Verknüpfungsglied (11) oder die Invertierung dieses Verknüpfungsproduktes
dem unter ihm befindlichen Verknüpf ungsglied (11) zuführen, je nachdem, zu welchem
Verknüpfungsglied (11) eine Verbindung besteht.
3. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die nicht am rechten, unteren
und linken Rand der Matrix vorgesehenen Verknüpfungsglieder jeweils aus einem UND-Glied
(Dl und D2 in Fig. 5), einem ersten Transistor
(Γ1), dessen Emitter mit dem Ausgang des UND-Gliedes und dessen Kollektor mit dem nächsten
Verknüpfungsglied (11) rechts davon verbunden ist, und einem zweiten Transistor (T 2) bestehen,
dessen Basis mit dem Ausgang des UND-Gliedes und dessen Kollektor mit dem nächsten darunter
angeordneten Verknüpfungsglied (11) verbunden ist, wobei die Basis des ersten Transistors (Tl)
und der Emitter des zweiten Transistors (T 2) mit einem vom Funktionssteuerregister (21) gespeisten
Steuerleiter (31) gekoppelt sind.
4. Schaltung zur Realisierung einer beliebigen von nicht vorherbestimmten Schaltfunktionen
mehrerer Eingangsvariabler, dadurch gekennzeichnet, daß die Schaltfunktion in aufeinanderfolgenden
Verknüpfungszyklen durchgeführt wird, und eine Verknüpfungsvorrichtung (45 in F i g. 6)
vorgesehen ist, die durch Funktionssteuersignale (Z1, Y1, Y2) in ihrer Funktion derart veränderbar
ist, daß in ihr angeordnete bistabile Elemente (Ml, M2, M3) ihre Schaltzustände für den folgenden
Verknüpfungszyklus in vertikaler oder horizontaler Richtung weiterleiten.
5. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß die bistabilen Elemente (Ml,
M 2, M 3) eine Form aufweisen, die einem Schnitt durch die Matrix nach Anspruch 1 entspricht, die
Eingangsvariablen in Serie an die Anordnung angelegt werden und die aufeinanderfolgenden Zustände
der Verknüpfungsvorrichtung (45) ein zweidimensionales Raum-Zeit-Muster (F i g. 7)
bilden, das mit dem von den Zuständen, die die Verknüpfungsglieder (11) der Matrix nach Anspruch
1 annehmen kann, gebildeten Raummuster isomorph ist.
6. Schaltung nach einem oder mehreren der vorangehenden Ansprüche, gekennzeichnet durch
ein zur Eingangssignalinvertierung dienendes Steuerregister (20, 43), durch das beliebige der
Eingangsvariablen vor dem Anlegen an die Anordnung invertiert werden können.
7. Schaltung nach einem oder mehreren der vorangehenden Ansprüche, gekennzeichnet durch
eine zur Ausgangssignalinvertierung dienende Steuervorrichtung (23, 47) zum eventuellen Invertieren
des am Ausgang der Anordnung erscheinenden Signals.
8. Schaltung nach einem oder mehreren der vorangehenden Ansprüche, gekennzeichnet durch
eine Permutationsmatrix (12), die bestimmte der Eingangsvariablen, bevor sie der Anordnung zugeführt
werden, in die Reihenfolge bringen kann, in der sie in der gewünschten Schaltfunktion
erscheinen.
In Betracht gezogene Druckschriften:
Deutsche Auslegeschrift Nr. 1184 125;
»Taschenbuch der Nachrichtenverarbeitung«, Springer-Verlag, Göttingen, 1962, S. 1116 bis 1128.
Deutsche Auslegeschrift Nr. 1184 125;
»Taschenbuch der Nachrichtenverarbeitung«, Springer-Verlag, Göttingen, 1962, S. 1116 bis 1128.
Hierzu 2 Blatt Zeichnungen
809 597/232 8.68 © Bundesdruckerei Berlin
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB2556/65A GB1101851A (en) | 1965-01-20 | 1965-01-20 | Generalized logic circuitry |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1275797B true DE1275797B (de) | 1968-08-22 |
Family
ID=9741673
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DEN27900A Pending DE1275797B (de) | 1965-01-20 | 1966-01-15 | Schaltung zur Realisierung von nicht vorherbestimmten Schaltfunktionen |
Country Status (6)
Country | Link |
---|---|
US (1) | US3400379A (de) |
BE (1) | BE675089A (de) |
DE (1) | DE1275797B (de) |
GB (1) | GB1101851A (de) |
NL (1) | NL6600764A (de) |
SE (1) | SE314104B (de) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3593317A (en) * | 1969-12-30 | 1971-07-13 | Ibm | Partitioning logic operations in a generalized matrix system |
US3624611A (en) * | 1970-03-09 | 1971-11-30 | Gte Automatic Electric Lab Inc | Stored-logic real time monitoring and control system |
US3731073A (en) * | 1972-04-05 | 1973-05-01 | Bell Telephone Labor Inc | Programmable switching array |
US3790959A (en) * | 1972-06-26 | 1974-02-05 | Burroughs Corp | Capacitive read only memory |
US3912914A (en) * | 1972-12-26 | 1975-10-14 | Bell Telephone Labor Inc | Programmable switching array |
US3849638A (en) * | 1973-07-18 | 1974-11-19 | Gen Electric | Segmented associative logic circuits |
US3987287A (en) * | 1974-12-30 | 1976-10-19 | International Business Machines Corporation | High density logic array |
US4139907A (en) * | 1977-08-31 | 1979-02-13 | Bell Telephone Laboratories, Incorporated | Integrated read only memory |
US4306286A (en) * | 1979-06-29 | 1981-12-15 | International Business Machines Corporation | Logic simulation machine |
US4656580A (en) * | 1982-06-11 | 1987-04-07 | International Business Machines Corporation | Logic simulation machine |
US4870302A (en) * | 1984-03-12 | 1989-09-26 | Xilinx, Inc. | Configurable electrical circuit having configurable logic elements and configurable interconnects |
USRE34363E (en) | 1984-03-12 | 1993-08-31 | Xilinx, Inc. | Configurable electrical circuit having configurable logic elements and configurable interconnects |
GB2202355B (en) * | 1985-02-27 | 1989-10-11 | Xilinx Inc | Configurable storage circuit |
US4700187A (en) * | 1985-12-02 | 1987-10-13 | Concurrent Logic, Inc. | Programmable, asynchronous logic cell and array |
US5367208A (en) * | 1986-09-19 | 1994-11-22 | Actel Corporation | Reconfigurable programmable interconnect architecture |
US4918440A (en) * | 1986-11-07 | 1990-04-17 | Furtek Frederick C | Programmable logic cell and array |
US5155389A (en) * | 1986-11-07 | 1992-10-13 | Concurrent Logic, Inc. | Programmable logic cell and array |
US5089973A (en) * | 1986-11-07 | 1992-02-18 | Apple Computer Inc. | Programmable logic cell and array |
US5019736A (en) * | 1986-11-07 | 1991-05-28 | Concurrent Logic, Inc. | Programmable logic cell and array |
US4912348A (en) * | 1988-12-09 | 1990-03-27 | Idaho Research Foundation | Method for designing pass transistor asynchronous sequential circuits |
US5198705A (en) | 1990-05-11 | 1993-03-30 | Actel Corporation | Logic module with configurable combinational and sequential blocks |
US5144166A (en) * | 1990-11-02 | 1992-09-01 | Concurrent Logic, Inc. | Programmable logic cell and array |
US5936426A (en) | 1997-02-03 | 1999-08-10 | Actel Corporation | Logic function module for field programmable array |
US8438522B1 (en) | 2008-09-24 | 2013-05-07 | Iowa State University Research Foundation, Inc. | Logic element architecture for generic logic chains in programmable devices |
US8661394B1 (en) | 2008-09-24 | 2014-02-25 | Iowa State University Research Foundation, Inc. | Depth-optimal mapping of logic chains in reconfigurable fabrics |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1184125B (de) * | 1961-11-17 | 1964-12-23 | Telefunken Patent | Zweistufiges Rechenwerk |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3273126A (en) * | 1961-08-25 | 1966-09-13 | Ibm | Computer control system |
US3212064A (en) * | 1961-11-27 | 1965-10-12 | Sperry Rand Corp | Matrix having thin magnetic film logical gates for transferring signals from plural input means to plural output means |
US3274556A (en) * | 1962-07-10 | 1966-09-20 | Ibm | Large scale shifter |
US3287703A (en) * | 1962-12-04 | 1966-11-22 | Westinghouse Electric Corp | Computer |
US3287702A (en) * | 1962-12-04 | 1966-11-22 | Westinghouse Electric Corp | Computer control |
US3264457A (en) * | 1962-12-26 | 1966-08-02 | Gen Electric | Hybrid digital-analog nonlinear function generator |
US3312943A (en) * | 1963-02-28 | 1967-04-04 | Westinghouse Electric Corp | Computer organization |
US3300764A (en) * | 1963-08-26 | 1967-01-24 | Collins Radio Co | Data processor |
US3305841A (en) * | 1963-09-30 | 1967-02-21 | Alphanumeric Inc | Pattern generator |
-
1965
- 1965-01-20 GB GB2556/65A patent/GB1101851A/en not_active Expired
- 1965-12-30 SE SE17015/65A patent/SE314104B/xx unknown
-
1966
- 1966-01-03 US US518049A patent/US3400379A/en not_active Expired - Lifetime
- 1966-01-14 BE BE675089D patent/BE675089A/xx unknown
- 1966-01-15 DE DEN27900A patent/DE1275797B/de active Pending
- 1966-01-20 NL NL6600764A patent/NL6600764A/xx unknown
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1184125B (de) * | 1961-11-17 | 1964-12-23 | Telefunken Patent | Zweistufiges Rechenwerk |
Also Published As
Publication number | Publication date |
---|---|
BE675089A (de) | 1966-05-16 |
GB1101851A (en) | 1968-01-31 |
NL6600764A (de) | 1966-07-21 |
US3400379A (en) | 1968-09-03 |
SE314104B (de) | 1969-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1275797B (de) | Schaltung zur Realisierung von nicht vorherbestimmten Schaltfunktionen | |
DE68923541T2 (de) | Programmierbare Logikeinrichtung mit einer Vielzahl von programmierbaren Logikarrays, die sich in mosaikförmiger Anordnung zusammen mit einer Vielzahl von vermischt angeordneten Interface-Blöcken befinden. | |
DE69512301T2 (de) | Mehrnormen-Anzeigevorrichtung mit aktiver Matrix und unterteiltem Schieberegister | |
DE2457312B2 (de) | Anordnung zur Durchführung arithmetischer oder logischer Operationen an ausgewählten Gruppen aufeinanderfolgender Bits in einer Datenverarbeitungsanordnung | |
DE1281194B (de) | Verknuepfungsnetzwerk mit einer Lernmatrix | |
DE1280924B (de) | Bistabile Schaltung | |
DE3207210A1 (de) | Monolithische speichervorrichtung | |
DE1193996B (de) | Schiebespeicher mit Steuervorrichtung | |
DE2706807C2 (de) | Einrichtung und Verfahren zum Verarbeiten von Information in Form digitaler Signale | |
DE75349T1 (de) | Verfahren und vorrichtung zur steuerung eines koppelfeldes. | |
DE1474581C3 (de) | Schiebe- und Rotierschaltungsanordnung | |
DE2203456B2 (de) | Aus Transistoren aufgebaute bistabile Multivibratorschaltung vom Master/Slave-Typ | |
DE1180558B (de) | Digitales Rechengeraet zur Erzeugung einer Schluesselimpulsfolge fuer die Verschluesselung von Nachrichtensignalen | |
DE2303485A1 (de) | Verfahren und anordnung zum skelettieren von zeichen | |
DE2224140A1 (de) | Schaltwerk zum Übersetzen der Schliessung je eines von mehreren Zweipol-Schaltern in einen entsprechenden seriellen Bitcode | |
DE1449806A1 (de) | Matrixspeicher | |
DE1234054B (de) | Byte-Umsetzer | |
DE2705989A1 (de) | Mehrziffernrechenwerk | |
DE2000275A1 (de) | Elektronischer Walzenschalter | |
DE1474024C3 (de) | Anordnung zur willkürlichen Umordnung von Zeichen innerhalb eines Informationswortes | |
DE1549757B2 (de) | Anordnung fuer die wiedergabe von durch codesignalen bestimmten schriftzeichen | |
EP0333884B1 (de) | CMOS-Parallel-Serien-Multiplizierschaltung sowie deren Multiplizier- und Addierstufen | |
DE1138564B (de) | Schieberegister mit Transfluxoren | |
DE2060590A1 (de) | Digitalrechner | |
DE2511673A1 (de) | Logische steuerschaltung zur ausgabe von zusammenhaengenden bitgruppen |