DE1449806A1

DE1449806A1 - Matrixspeicher

Info

Publication number: DE1449806A1
Application number: DE19641449806
Authority: DE
Inventors: Thome Robert Edwin
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1963-12-31
Filing date: 1964-12-29
Publication date: 1972-08-10
Also published as: US3293626A; DE1449806C3; DE1449806B2; FR1419200A; GB1027420A

Description

Aktenzeichen der Anmelderin: Docket PO 907 684

NEUE BESCHREIBUNG Matrixspeicher

Die Erfindung betrifft einen Matrixspeicher mit einem bistabilen magnetischen Speicherelement pro Bit, in dem mit jedem bistabilen Speicherelement eine Spaltenleitung und eine Reihenleitung verknüpft sind und dem zum bitweisen Auclcfsen einer gespeicherten Information Halbauswahl-Impulse nach dem Koinzidenzprinzip, gegebenenfalls zeitlich gegeneinander versetzt, zugeführt werden.

Es sind magnetische Matrixspeicher bekannt, bei welchen durch jeden Kern drei Leitungen führen, zwei für die Koordinaten-Halbauswahlströme und eine dritte, die als Leseleitung benutzt wird. Da die Kosten eines Matrixspeichers im wesentlichen von dem Aufwand für die Treiber, die Auswahlschaltungen und der Anzahl der Drähte, die durch die Kerne hindurchgeführt werden, abhängig sind, wird seit langem versucht, diese Nachteile der Ferritkernmatrizen zu beseitigen.

Zum anderen ist man bestrebt, die Masse der einzelnen magnetisierbaren Kerne zu verkleinern, um bei Matrixspeichern mit sehr hoher Kapazität die Treiberströme so klein wie möglich halten zu können und außerdem die Lese- und Schreibgeschwindigkeiten erhöhen zu können, da bei kleinerer Masse der magnetisierbaren

209833/0829

1U9806

Kerne die Umschaltzeiten ebenfalls kleiner werden.

Die kleinen Kerne haben jedoch den großen Nachteil, daß durch sie nur noch höchstens zwei Drähte hindurchgeführt werden können, so daß man gezwungen war, Lösungen zu finden, die trotz fehlender Inhibit- und Leseleitung ein gutes Nutz/Störverhältnis beim Lesezyklus gewährleisten.

Außerdem liefern die kleinen Kerne sehr kleine Lesesignale und die dazugehörigen Leseverstärker müssen deshalb eine sehr hohe Eingangsempfindlichkeit aufweisen.

Ein Matrixspeicher mit Ferritkernen, der nur zwei Leitungen zum Lesen der Informationen benötigt, ist in der französischen Patentschrift 1 245*177 beschrieben. Dabei werden beim Lesen von Informationen sowohl auf die Reihenleitungen als auch auf die Spaltenleitungen Halbauswahl-Impulse nach dem bekannten Koordinatenprinzip gegeben. Die Halbaüswahl-Impulse auf den Spalten- und auf den Reihenleitungen sind dabei gegeneinander zeitlich versetzt. Alle Spaltenleitungen sind über Entkoppeldioden auf eine gemeinsame Sammelleitung geführt, die mit einer Kompensationsschaltung und Leseverstärkern in Verbindung steht. Diese eine Ausführung nach der genannten französischen Patentschrift hat jedoch den Nachteil, daß zum Lesen eines eingespeicherten Bits in einem Kern auf die ausgewählte Reihenleitung nacheinander zwei Leseimpulse gegeben werden müssen, um eine einwandfreie Unterscheidung des Nutzsignals vom Störsignal zu erreichen. Durch das praktisch zweimalige Abfragen eines Kernes erhöht sich die Zeit für den Lesezyklus wesentlich, so daß nach diesem Prinzip keine Speicher aufgebaut werden können, die die maximal mögliche Schaltzeit der Ferritkerne ausnützen.

Außerdem hat diese Schaltungsanordnung den Nachteil, daß das dem Ansteuersignal überlagerte Lesesignal, das heißt der relativ kurze Leseimpuls, kapazitiv durch einen Kondensator vom längeren

20983 3/032 9

und langsameren Ansteuereignal getrennt wird. Diese kapazitive Trennung erfordert nämlich eine äußerst genaue Auslegung des Kondensators und die Einhaltung von in der Praxis nicht zu vertretenden Toleranzen.

Der Erfindung liegt deshalb die Aufgabe zugrunde, einen Matrixspeicher mit einem bistabilen magnetischen Speicherelement pro Bit, in dem mit jedem bistabilen Speicherelement eine Spaltenleitung und eine Reihenleitung verknüpft sind und der nach dem Koinzidenzprinzip ausgelesen bzw. eingeschrieben wird, zu schaffen, der die Verringerung der Zykluszeiten des Matrixspeichers auf die mögliche Schaltzeit eines magnetisierbaren Elements ermöglicht und die Trennung des dem Ansteuersignal überlagerten Lesesignals bei einem sehr guten Nutz-Störverhältnis ermöglicht.

Die erfindungsgemäße Lösung dieser Aufgabe besteht darin, daß jeweils zwei Reihen- bzw. Spaltenleitungen zu Reihen- bzw. Spalten-Leitungspaaren geschaltet sind, daß nur jeweils in einem der beiden Kreuzungspunkte von einem Reihen- bzw. Spalten-Leitungspaar und einer Spalten- bzw. Reihenleitung ein magnetisierbares Element angeordnet ist, und daß zur Trennung des dem Ansteuersignal überlagerten Lesesignals die beiden Reihen- bzw. Spaltenleitungen der Reihen- bzw. Spalten-Leitungspaare mit den Eingängen einer Kompensationsschaltung verbunden sind, in der sich die Halbauswahl-Impulse von zwei gleichzeitig aufgerufenen Reihen- bzw. Spaltenleitungen kompensieren, so daß nur der den Halbauswahl-Impulsen überlagerte Leseimpuls am Ausgang der genannten Kompensationsschaltung auftritt.

Der große Vorteil eines derartig aufgebauten Speichers, insbesondere der Trennung des dem Ansteuersignal überlagerten Lesesignals besteht darin, daß die relativ starken Halbauswahl-Impulse durch einen Differentialtransformator erfolgt, an dessen Ausgang, das heißt in der Sekundärwicklung, ein verstärkter Leseimpuls übrigbleibt.

209833/0829

Ein weiterer wesentlicher Vorteil dieses Speichers besteht darin, daß bei Verwendung von nur zwei Koordinatendrähten zum Auswählen und Auslesen eines Speicherelementes pro gespeichertes Bit nur ein Speicherelement erforderlich ist und daß zum Auslesen einer gespeicherten Information in einem Kern auch nur ein Leseimpuls auf jeder Koordinatenleitung erforderlich ist, Dadurch ergibt sich einmal ein sehr geringer Aufwand an Speicherelementen, eine Verkürzung der SpeicherZykluszeit und eine Verringerung der Kosten beim Herstellen der Speicherrahmen, da für jedes zu speicherndes Bit nur eine Durchführung der Spalten- und der Reihenleitung durch einen Kern erforderlich ist.

Ein weiterer Vorteil dieses Speichers besteht darin, daß bei der Zuordnung eines Differentialtransformators pro Zeilenleitungspaar ein paralleles Auslesen von gespeicherten Informationen möglich ist.

Die Erfindung wird nun anhand von in den Zeichnungen dargestellten Ausführungsbeispielen näher beschreiben.

Es zeigen:

Fig. 1 einen Ferritkern mit durchgeführter Wort- und Bitleitung;

Fig. 2 einen Teil einer Speichermatrix mit Ferritkernen, den zugehörigen Bit-Treibern und -Torschaltungen sowie Wort-Treiber und -Torschaltungen und mit einer als Differentialtransformator ausgeführten Kompensationsschaltung und

Fig. 3 ein Impulsdiagramm, der in Fig. 2 erforderlichen Bit-, Wort- und Taktstromimpulse sowie der beim Lesen auf den Leitungen 1 und 2 sowie am Ausgang

209833/0829

des Differentialtransformators auftretenden Stromimpulse .

Bevor eine detaillierte Darstellung der Wirkungsweise der Schaltung, insbesondere nach Fig, 2, gegeben wird, soll zunächst die prinzipielle Wirkungsweise der Matrix anhand der Pign. 2 und 3 beschrieben werden.

Zum Lesen wird von einem Treiber, hier z. B. vom Bit-Treiber 4, durch die eine Primärwicklung des Differentialtransformators ein Steuerimpuls auf die Zeile geschickt, in der ein Kern (hier z. B. 11) auszulesen ist. Durch die entgegengesetzt gewickelte Primärwicklung des Differentialtransformators wird ebenfalls ein Steuerimpuls der gleichen Größe gesendet, der jedoch eine Zeile speist, in der mit Sicherheit kein Kern vollständig umgeschaltet wird. In der Sekundärwicklung 17 des Differentialtransformators wird daher kein Impuls durch die Wirkungen der Steuerimpulse in den beiden Primärwicklungen erzeugt, das heißt beide Steuerimpulse kompensieren sich. Wird jedoch infolge des Ansteuerimpulses von der Wortleitung 10 der Kern 11 in der auszulesenden Zeile umgeschaltet, so wird (nach der Lenz'sehen Regel) der Strom während des Umschaltens durch die erste Primärwicklung 15 niedriger· sein als nach dem Umschaltvorgang, weil der durch den Umschaltvorgang im Kern 11 induzierte Strom eine solche Richtung besitzen muß, daß er dieser Umschaltung entgegenwirkt. Wenn nun der Innenwiderstand des Steuergenerators 4 hoch ist, steigt die Spannung an diesem Eingang an und dieser Spannungsanstieg wird über den Kondensator 21 auf die Leitung mit der Primärwicklung 16 übertragen. Dort steigt also ebenfalls die Spannung an, was einen höheren Stromfluß zur Folge hat, da sich in diesem Zweig die Widerstandsverhältnisse nicht ändern. Somit werden also nur die Primärwicklungen im Ausmaß des Leseimpulses verschieden stark durchflossen. Da die Primärwicklungen 15 und 16 gegensinnig gewickelt sind, wird deshalb ein verstärkter Impuls auf der Sekundärwicklung 17 abgegeben.

209833/0829

H49806

In Fig. 1 ist ein typischer Magnetkern mit zwei stabilen Zuständen dargestellt, durch welchen eine Bitleitung und eine Wortleitung in den X- und Y-Koordinatenrichtungen geführt ist.

In Fig. 2 sind mehrere dieser Kerne in einer Matrix angeordnet. Obwohl jede beliebige Zahl von Reihen und Spalten in einer Matrix vorgesehen sein können, sind der Einfachheit halber zwei Paare von Reihen und vierzehn Spalten gezeigt, Für jedes Paar von Reihenleitungen ist ein Bit-Lesetor, wie z. B. 3, und ein Bit-Lesetreiber 4 vorgesehen, der alle Reihen mit Halbauswahlströmen versorgt. Durch jede Reihe von Kernen läuft eine Leitung. Alle mit einer ungeraden Zahl bezeichneten Reihenleitungen sind mit einem gemeinsamen Draht 6 verbunden. Der Draht 6 führt zu einer Eingangswicklung 15 eines Transformators 14, der einen Teil des Lesevorverstärkers 5 bildet. Das andere Ende dieser Wicklung ist mit dem Bit-Lesetreiber 4 verbunden. Die Wicklungen 15 und 16sind mit verschiedenem Wicklungssinn versehen, so daß sich die Halbauswahlströme kompensieren. Die Ausgänge des Treibers 4 sind durch einen Kondensator 21 verbunden. In jede der Leitungen 1 und 2 sind zwei Dioden 12, 19 und 18, 20 eingeschaltet, die in bezug auf die Halbauswahlimpulse in Vorwärtsrichtung geschaltet sind und somit die Stromrichtung in der Schleife festlegen.

Für jede Spalte ist ein Draht, wie z. B. der Draht 10, vorgesehen, der sich von einem Wort-Lesetreiber, z. B. 8, zu einem entsprechenden Wort-Lesetor, z. B. 9, erstreckt. Die Spaltenleitung 10 läuft durch Kerne in den Reihen mit ungerader Zahl, während die nächste noch eingezeichnete Spaltelleitung durch Kerne in den Reihen mit gerader Zahl hindurchläuft. Auf diese Weise kann ein Halbauswahlimpuls in einer Spalten-

209833/0829

U49806

leitung nur gleichzeitig mit einem Halbauswahlimpuls entweder in einer ungeradzahlig oder einer geradzahlig gekennzeichneten Reihenleitung auftreten, aber niemals gleichzeitig in beiden Reihen eines Paares.

In Fig. 3 zeigt die oberste Kurve den Bit-Auswahlstromimpuls, der einem Paar von Reihenleitungen, z.B. 1 und 2, zugeführt wird. Die dritte Kurve zeigt einen Wortauswahlstromimpuls, der irgendeiner Spaltenleitung zugeführt wird. Der Bit-Auswahlstromimpuls tritt hier etwas früher auf, als der Wortauswahlstromimpuls, aber die zwei Impulse überlappen sich für eine bestimmte Dauer. Während dieser Überlappungszeit wird dem Kern an dem Schnittpunkt einer Reihenleitung des aufgetasteten Paares von Reihenleitungen und der aufgetasteten Spaltenleitung ein voller Stromimpuls zugeführt. Dieser Kern wird vom Eins-Zustand in den Null-Zustand umgeschaltet, falls er sich vorher in dem Eins-Zustand befand. Es sei angenommen, daß der Kern 11 umgeschaltet wird. In diesem Fall sind die Dioden 12, 19 18 und 20 bezüglich der Halbauswahlstromimpulse (in der zweiten Kurve in Fig. 3 gestrichelt dargestellt) auf den Leitungen 1 und 2 in Durchlaßrichtung gepolt. Die entgegengesetzte Polarität dieser Impulse zeigt, welche Wirkung sich im Transformator 14 ergibt. Die mittlere Kurve der zweiten Zeile der Fig. 3 zeigt das Ergebnis der überlagerung in der Ausgangswicklung 17. Der resultierende Strom ist 0, wenn die durch die Ströme in den Primärwicklungen 15 und 16 erzeugten Felder gleich und entgegengerichtet sind. Das Umschalten des Kernes 11 erzeugt einen Stromimpuls in den folgenden Leitungen: von links nach rechts in der Leitung 1 durch die Primärwicklung 15, durch den Kondensator 21, in Abwärtsrichtung durch die Primärwicklung 16, von rechts nach links durch die Leitung 2 (die Dioden 18 und 20 sind im geöffneten Zustand) Zv. ~tick zur Verbindung mit der Leitung 1. Die kleinen Impulse auf den Leitungen 1 und 2 sind in Phase und die Feldänderungen in den Primärwicklungen 15 und 16 addieren sich , so

209833/0829

daß in der Sekundärwicklung 17 ein Stromimpuls erzeugt wird, der proportional zur Summe der Stromimpulse der Primärwicklungen 15 und 16 ist. Im Lesevorverstärker 5 erscheint also die algebraische Differenz der Impulse auf den Drähten 1 und 2. Die vierte Zeile der Fig. 3 zeigt einen Tast- oder Taktimpuls, der dem Leseverstärker 13 zu einer Zeit zugeführt wird, wenn im Lesevorverstärker 5 ein Impuls auftreten kann, der auf die Differenz der Ströme in einem der Paare von Reihenleitern, z. B. und 2, zurückzuführen ist.

Es wurde erwähnt, daß der Leseauswahlstromimpuls etwas früher auftritt als der Wortauswahlstromimpuls. Dies hat den Zweck, daß die Einschwingvorgänge auf den Reihenleitungen- und Wicklungen 15 und 16 abgeklungen sind, ehe der Wortauswahlstromimpuls zugeführt wird, durch welchen dem Kern der volle Auswahlstrom zugeführt wird. Auf diese Weise werden die Störungen zur Tastzeit auf ein Minimum verringert.

Wenn das Bit-Lesetor 3 adressiert ist, sind die übrigen Bit-Lesetore, z. B. 22, die an den gleichen Leseverstärker 13 angeschaltet sind, nicht adressiert. Infolgedessen sind die Kerne auf den Reihenleitungen 1 und 2 nur halb ausgewählt und die auf den Leitungen 23 und 24 nicht. Die Adressierung des Wort-Lesetores 9 wählt nicht nur den Kern 11 halb aus, sondern auch den Kern 25 auf der Reihenleitung 10. Während die Kerne auf der Spaltenleitung 10 halb ausgewählt werden, ist nur einer von ihnen, nämlich der Kern 11, auch durch den Bitauswahlstromimpuls halb ausgewählt. Deshalb wählt der Bitauswahlstromimpuls ein Paar von Reihenleitungen und der Wortauswahlstromimpuls mehrere Kerne der Matrix, in jedem Reihenleitungepaar einen, halb aus, wodurch nur ein Kern umgeschaltet wird.

Es wurde ein einfaches Ausführungsbeispiel gezeigt» die Erfindung ist aber auch für einen großen Matrixspeicher, z. B.

209833/0829

eine dreidimensionale Matrix anwendbar. Als Speicherelemente wurden in dem gezeigten Ausführungsbeispxel Magnetkerne verwendet. Anstelle der Magnetkerne können jedoch auch andere bistabile Speicherelemente, die Hystereseverhalten aufweisen, z. B. ferroelektrische Medien, verwendet werden.

209833/0829

Claims

-ίο- 1U9806 NEUE PATENTANSPRÜCHE 1 BIS 5

1. Matrixspeicher mit einem bistabilen magnetischen Speicherelement pro Bit, in dem mit jedem bistabilen Speicherelement eine Spaltenleitung und eine Reihenleitung verknüpft sind und dem zum bitweisen Auslesen einer gespeicherten Information Halbauswahl-Impulse nach dem Koinzidenzprinzip, ι gegebenenfalls zeitlich gegeneinander versetzt, zugeführt werden, dadurch gekennzeichnet, daß jeweils zwei Reihenbzw. Spaltenleitungen (1 und 2) zu Reihen- bzw. Spaltenleitungspaaren geschaltet sind, daß nur jeweils in einem der beiden Kreuzungspunkte von einem Reihen- bzw. Spalten-Leitungspaar und einer Spalten- bzw. Reihenleitung (10) ein magnetisierbares Element (11) angeordnet ist, und daß zur Trennung des dem Ansteuersignal überlagerten Lesesignals die beiden Reihen- bzw. Spaltenleitungen der Reihen- bzw. Spaltenleitungspaare mit den Eingängen einer Kompensationsschaltung (14) verbunden sind, in der sich die Halbauswahl-Impulse von zwei gleichzeitig aufgerufenen Reihen- bzw. Spaltenleitungen kompensieren, so daß nur der den Halbauswahlimpulsen überlagerte Leseimpuls am Ausgang der genannten Kompensationsschaltung (14) auftritt.

2. Matrixspeicher nach Anspruch 1, dadurch gekennzeichnet, daß allen Reihenleitungspaaren (1,2 und 23, 24) eine gemeinsame Kompensationsschaltung (14) nachgeschaltet ist.

3. Matrixspeicher nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß als Kompensationsschaltung (14) ein Differentialtransformator angeordnet ist, dessen Primärwicklungen (15 und 16) jeweils mit einem von zwei Ausgängen eines Bit-Treibers (4) und den beiden beim Lesen gleichzeitig aufgerufenen Reihenleitungen (z. B. 1 und 2) verbunden sind und daß an die Sekundärwicklung (17) ein Leseverstärker (5 bzw. 13) angeschlossen ist.

2098 33/082 3

H49806

4. Matrixspeicher nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet , daß jede Kompensationsschaltung (14) mit den abgewandten Enden der gleichzeitig aufgerufenen Reihenleitungen (z.B. 1 und 2) verbunden ist, und die anderen Enden mit einer Lesetorschaltung (3) verbunden sind.

5. Matrixspeicher nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet , daß dem Leseverstärker (13) ein Tastimpuls zugeführt wird, der den Leseverstärker (13) im Bereich des Lesesignals auftastet.

209833/0829

Leerseite