DE3609056A1 - Zaehlerschaltkreis - Google Patents

Description

Die Erfindung betrifft einen Zählerschaltkreis und insbesondere einen Zählerschaltkreis mit einer Addier- und/ oder Subtraktionsfunktion, der bei einem Adressgenerator oder einem allgemeinen Zähler anwendbar ist.

10

Durch den Fortschritt der Hochintegrationstechnologie (LSI) steht ein Mikroprozessor mit Schnelloperation zur Verfügung. Ein solcher Mikroprozessor ist auf dem Gebiet der komplexen Datenverarbeitung, beispielsweise einer Signalverarbeitung, erforderlich. Ein Signalprozessor kann zur Handhabung einer großen Datenmenge, wie beispielsweise einer Stimme oder eines Bildes, verwendet werden. Hierbei sind spezielle Operationen, wie beispielsweise schnelle Fourier-Transformation (FFT)

und Filterung erforderlich, bei denen sowohl fortlaufender Datenzugang als auch nicht fortlaufender Datenzugang operativ verwendet werden. Der fortlaufende Datenzugang wird durch einen allgemein bekannten Programmzähler durchgeführt, dessen Inhalt (gezählter Wert) durch eins erhöht oder verringert wird. Der nicht fortlaufende Datenzugang erfordert jedoch einen komplexen Hardware-Schaltkreis.

Im einzelnen wird bei der FFT-Operation eine Produkt-Summenoperation durchgeführt, die bei den bisher bekannten Geräten durch Speichern mehrerer Daten in einem Speicher (z. B. RAM) und Abrufen von zwei der Daten nach einem vorbestimmten Zeitabschnitt, durchgeführt wurde. Die abgerufenen zwei Daten werden miteinander durch einen Vervielfacher multipliziert. Jedes vom Vervi.elfächer erzeugte Produkt wird aufeinanderfolgend integriert (akkumuliert).

Bei dieser Operation werden zwei Arten von Datenzugang operativ verwendet. Der eine ist der fortlaufende Datenzugang, bei dem zwei Daten aus zwei fortiaufemden Adressstellen des Speichers abgerufen werden. Der andere ist der nicht fortlaufende Datenzugang, um zwei Daten von nicht fortlaufenden Adressstellen des Speichers abzurufen. Der erstere wird durch die Verwendung

— 2 —

B β » ·

des Programmzählers, wie vorstehend erwähnt, durchgeführt. Im Gegensatz hierzu erfordert der letztgenannte gemäß dem Stand der Technik einen speziellen Adresszähler. Ein solcher Adresszähler muß beispielsweise die Adresse produzieren, die durch 2ⁿ erhöht oder verringert wird. Der Programmzähler gemäß dem Stand der Technik kann die nicht fortlaufenden Adressen nicht selbst produzieren. Daher ist ein Addierwerk oder Substraktionswerk erforderlich, um die nicht fortlaufenden Adressen zu erzeugen.

Die Adressenproduktion mittels Addier- oder Substraktionswerk benötigt jedoch eine lange Zeitdauer und ist für die Signalverarbeitung ungeeignet, da hierbei eine Schnelloperation erforderlich ist. Da weiterhin das Addier- oder Subtraktionswerk unabhängig von der Produktsummeneinheit vorgesehen sein muß, erhöht sich die Anzahl der im Signalprozessor benötigten Hardware-Elemente. Somit wird es schwierig, den Signalprozessor auf einem einzigen Halbleiterchip auszubilden.

Die nicht fortlaufende Dataproduktion ist nicht nur bei der Adressoperation, sondern auch bei einer numerischen Operation oder einer Digitaldataoperation für allgemeine (oder spezielle) Zwecke erforderlich. Der bekannte Zähler ist für die Erhöhung der Opera-

tionsgeschwindigkeit über einen gewissen, durch die Technologie durch Addier- oder Subtraktionswerk begrenzten Wert hinaus nicht geeignet.

Aufgabe der Erfindung ist es, einen Zählerschaltkreis zu schaffen, der bei hoher Operationsgeschwindigkeit nicht fortlaufende Daten erzeugen kann, der fortlaufende und nicht fortlaufende Daten operativ erzeugen kann, und der auf einem kleinen Signalprozessorchip ausgebildet werden kann.

Diese Aufgabe wird erfindungsgemäß durch einen Zählerschaltkreis zur Erzeugung von Daten oder Adressen gelöst, gekennzeichnet durch mehrere Ziffernblöcke, wobei jeder Ziffernblock einen Zuwachs- (oder Verringerungs-) Schaltkreis zum fortlaufenden Erhöhen (Verringern) eines Zählerinhalts um eins unter Verwendung eines ersten Carry-(Übertrag)Signals aufweist; und einen Steuerschaltkreis zum direkten Anlegen eines zweiten Carry-(Übertrag)Signals an den Zuwachs-(oder Verringerungs)-Schaltkreis eines beliebigen Ziffernblocks. Das zweite Carry-(Übertrags)Signal wird unabhängig vom ersten Carry-Signal erzeugt und zwangsweise an den Ziffernblock angelegt, wenn ein nicht fortlaufendes Datum erzeugt werden soll. Wenn das zweite Carry-Signal an den Ziffernblock angelegt wird,

C (.»du I«*

ist der Übertrag des ersten Carry-Signals vom vorhergehenden Ziffernblock auf den beliebigen Ziffernblock gesperrt. Somit wird die beliebige Ziffer wahlweise erhöht (oder verringert),um ein nicht fortlaufendes Datum zu erzeugen.

Gemäß der vorliegenden Erfindung kann ein erforderliches, nicht fortlaufendes Datum mit hoher Geschwindigkeit erzeugt werden, ohne daß ein Addier- oder Subtraktionswerk verwendet wird. Daher ist auf vielen Anwendungsgebieten des Zählerschaltkreises die vorliegende Erfindung wirksam.

Ausführungsformen der Erfindung werden anhand der folgenden Figuren im einzelnen beschrieben. Es zeigt:

Fig. 1 ein Blockschaltbild eines Signalprozessors, bei dem ein Zählerschaltkreis gemäß dem Stand der Technik verwendet wird;

Fig. 2 einen Zeitplan für die Adressenproduktion mit dem Zählerschaltkreis gemäß dem Stand der Technik;

Fig. 3 ein Blockschaltbild eines Signalprozesors, bei dem ein Zählerschaltkreis gemäß einer ersten Ausführungsform der vorliegenden Erfindung verwendet ist;

— 5 —

Fig. 4 eine Befehlsstruktur für den Befehlscode zum Steuern einer Adressenproduktion;

Fig. 5 ein Blockschaltbild des Zählerschaltkreises gemäß Fig. 3;

Fig. 6 einen Zeitplan der Adressenproduktion mit dem Zählerschaltkreis gemäß Fig. 5; und

Fig. 7 ein Schaltbild zur Erläuterung der Einzelheiten des Zählerschaltkreises gemäß Fig. 5.

Als erstes wird ein Zählerschaltkreis gemäß dem Stand der Technik, anhand der Fig. 1 beschrieben, die ein Blockschaltbild eines wesentlichen Teils eines Signalprozessors zeigt, der den bekannten Zählerschaltkreis, wie beispielsweise einen Adressgeneratorschaltkreis

aufweist. Der bekannte Adressgeneratorschaltkreis besteht aus einem Adresszähler 1, einem Register 2 und einem Addierwerk 3. Der herkömmliche Zählerschaltkreis wird zur Erzeugung des Adresszählers 1 verwendet. Daher hat der Adresszähler 1 eine Erhöhungs-(oder Verringerungs)-Funktion zur Erzeugung von fortlaufenden Adressen. Das heißt, der Adresszähler 1 kann seinen Inhalt fortlaufend ändern (z. B. η, η + 1, η + 2, η + 3...). Die vom Adresszähler 1 erzeugten Adressen werden fort-

- 5 a-

laufend auf einen Adressdekoder 6 über eine Adresssammei schiene 4 übertragen. Jede Adresse wird durch den Adressdekoder 6 dekodiert und verwendet, um aus einem Datenspeicher (RAM) 7 ein Datum herauszulesen. Das herausgelesene Datum wird auf einen Operationsschaltkreis 8 zur Signalverarbeitung (beispielsweise der FFT-Operation, einer Filteroperation) über eine Datensammelschiene 5 übertragen. In diesem Zustand wird die an den Datenspeicher 7 angelegte Adresse um + 1 oder - 1 erhöht. Somit werden in einem vorbestimmten Zeitintervall fortlaufende Adressen erzeugt.

Der Adressenzähler 1 kann jedoch keine nicht fortlaufenden Adressen (beispielsweise η, η + a, η + 2a, η + 3a, ...) selbst produzieren. Daher ist das Register 2 zum Speichern des Wertes a und das Addierwerk (oder Subtraktionswerk) 3 erforderlich. Das Addierwerk 3 erhält den Inhalt η des Adressenzählers 1 und den Wert a des Registers 2 und bildet eine Addition (oder Subtraktion) derselben. Das Resultat (n + a) wird in dem Adressenzähler 1 gespeichert und danach wird der Wert (n + a) auf den Adressdekoder 6 über die Adressensammelschiene 4 übertragen und weiterhin auch auf das Addierwerk 3 übertragen, um eine nächste Adresse (n + 2a) zu erzeugen. Diese Operationen werden in einem vorbestimmten Zeitintervall wiederholt.

t · ■ *

Wie vorstehend beschrieben, erfordert der bekannte Zählerschaltkreis komplexe Abläufe und Hardware-Schaltkreise. Weiterhin sind wenigstens 4 Zyklen erforderlich, um nicht fortlaufende Adressen zu erzeugen, wie dies aus der Fig. 2 zu ersehen ist. Der erste Zyklus T₁ wird zum Eingeben der Inhalte des Adresszählers AC 1 und des Registers R 2 auf das Addierwerk ADD 3 verwendet. Im zweiten Zyklus T„ wird die Addition durchgeführt. Das Ergebnis der Addition wird in einem dritten Zyklus T₃ im Adresszähler AC 1 gespeichert. Danach kann in einem vierten Zyklus T. ein Speicherzugang erlaubt werden. Daher wird eine lange Zeitdauer benötigt, um bei nicht fortlaufendem Adressenmodus Zugang zum Datenspeicher zu haben.

Fig. 3 zeigt ein Blockschaltbild eines wesentlichen Teils eines Signalprozessors, der auf einem einzigen Halbleiterchip ausgebildet ist, bei dem ein Zählerschaltkreis gemäß der vorliegenden Erfindung als Einrichtung zum Erzeugen von Adressen verwendet wird. Wie vorstehend erwähnt, speichert der Datenspeicher RAM 7 mehrere Daten, die bei der Signalverarbeitung verwendet werden. Eine durch einen Adresszählerschaltkreis erzeugte Adresse wird im Adressdekoder 6 dekodiert. Als ein Ergebnis wird das für die Signalverarbeitung erforderliche Datum aus dem Datenspeicher RAM 7

ΊΟ

herausgelesen und auf den Operationsschaltkreis 8 übertragen, der die FFT-Operation, Filteroperation oder dgl. ausüben kann. Der Adresszähler 11 enthält einen wesentlichen Teil des Zählerschaltkreises gemäß der vorliegenden Erfindung und ist im einzelnen in der Fig. 5 dargestellt. Ein Eingang des Adresszählers 11 ist mit einem Adressregister 10 verbunden, während ein Ausgang mit dem Adressdekoder 6 und dem Adressregister 10 verbunden ist. Der Adresszähler 11 erhält weiterhin ein INC/DEC-Signal 16, wodurch eine Erhöhungs-/Verringerungs-Operation angegeben ist, und ein Ausgangssignal 17 eines Dekoders formt. Die Adressenproduktion wird durch einen im Programmspeicher ROM 12 gespeicherten Befehl gesteuert. Wenn die Adressenproduktion erforderlich ist, wird der Befehl aus dem Programmspeicher 12 gelesen und durch einen Befehlsdekoder 13 dekodiert.

Die Form eines Befehlscodes ist in der Fig. 4 dargestellt. Bei dieser Ausführungsform wird ein horizontales Mikroprogrammsystem verwendet. Wie aus der Fig. zu ersehen ist, enthält der Befehlscode 6 Felder, d. h. ein Operantenfeld OP, welches die Art der Operationen angibt, ein Steuerfeld CNT, Registerbenennungsfelder A und B, die die Register benennen, in welchen die zu verarbeitenden Daten gespeichert werden, ein

-8 -

Quellenregisterfeld SRC und ein Ernpfangsregisterfeld DST. Die SRC- und DST-Felder werden dazu verwendet, den Datentransferbefehl zwischen den Registern durchzuführen. Anzumerken ist, daß die Adressenproduktion bei dieser Ausführungsform mit Bezug auf das Steuerfeld CNT gesteuert wird. Zwei Bits C₁ und C₃ im CNT-FeId sind dazu ausersehen, jeweils eine Erhöhungsoperation INC und eine Verringerungsoperation DEC anzugeben. Drei Bits C„ bis C₁. sind dazu ausersehen, die Information für die Erzeugung einer nicht fortlaufenden Adresse anzugeben.

Anhand der Fig. 5 wird die Adressenproduktion der vorliegenden Ausführungsform im einzelnen beschrieben. Der Adressenzähler 11 gemäß der Fig. 3 hat einen Programmzähler 20 und einen Carry- (oder Übertrags-) -Steuerschaltkreis 21. Der Programmzähler 20 wird auch

als Steigerungs- (oder Verringerungs-) Einheit bezeichnet und hat bei der vorliegenden Ausführungsfοrm acht Stellen D_Q bis D₇. Der Eingangsteil (nicht dargestellt) ist mit dem Adressregister 10 verbunden und ein Ausgangsteil (nicht dargestellt) ist mit dem Adressdekoder 6 und einem Eingangsteil des Adressregisters 10 verbunden. Der Programmzähler 20 ist mit einer ersten (internen) Carry-(Übertrags-)Quelle 22 verbunden, die ein Carry- (oder Übertrags-)Signal erzeugt. Das erste Carry-

so ο « · β

(Übertrags-)Signal wird von der kleinsten kennzeichnenden Ziffer D_n auf die am stärksten kennzeichnende Ziffer D in Reihe über eine Carry-(Übertrags-)Signalleitung übertragen. Der Programmzähler 20 erhält vom Adressregister 10 ein Startsignal oder stellt in einem Ausgangszustand auf "O" zurück. Danach wird der Inhalt des Programmzählers 20 fortlaufend durch eins erhöht (oder verringert) in Abhängigkeit von einem Uhr- oder anderen vorbestimmten Zeitschaltsignal. Auf diese Art und Weise werden fortlaufende Adressen fortlaufend produziert. Bei diesem Modus wird das erste (interne) Carry- (Übertrags-)Signal von D_ falls erforderlich auf D„ übertragen. Diese Erhöhungs- oder Verringerungsoperation des Programmzählers ist an sich allgemein bekannt.

Kennzeichen der vorliegenden Erfindung ist, daß der

Carry- (Übertrags-)Steuerschaltkreis 21 mit dem Programmzähler 20 verbunden ist. Der Carry-(Übertrags-) Steuerschaltkreis 21 hat entsprechend der jeweiligen Stellen acht Blöcke. Jeder Block hat den gleichen Schaltungsaufbau und besteht aus zwei Schaltpuffern 24 und 25 und einem Inverter 26. Das Tor 24 ist zwischen den Stellen angeordnet und verbindet die Carry-(Übertrags-)Signalleitung 27 der vorhergehenden Stelle mit der Signalleitung 27 der darauffol-

- 10 -

• * f *

genden Stelle. Weiterhin ist ein Eingang jedes Tors 25 mit einer gemeinsamen zweiten (externen) Carry-(oder Übertrags-)Signalerzeugungsquelle 23 verbunden. Ein Ausgang des Tors 25 ist mit der Carry-(Übertrags-) Signalleitung 27 verbunden, mit der ein Ausgang des Tors 24 wie in der Fig. 5 dargestellt, verbunden ist.

Diese Tore 24 und 25 werden exklusiv durch einen Ausgang 17 des Dekoders, der einen Inhalt des Registers 14 dekodiert, ausgewählt. Der zu dekodierende Inhalt sind die Bits C₃ bis C₅ des vorstehend beschriebenen CNT-Feldes. In einem Block, der ein Niedrigpegelsignal als ein Ausgangssignal vom Dekoder 15 erhält, wird das Tor 24 ausgewählt und durch ein Ausgangssignal des Inverters 26 eingeschaltet. Zu diesem Zeitpunkt ist das Tor 25 elektrisch abgeschaltet. Somit wird das Carry- (Übertrags-)Signal von der vorhergehenden Stelle auf die nachfolgende Stelle übertragen. Auf der anderen Seite wird, wenn das Ausgangssignal des Dekoders ein Hochpegelsignal ist, das Tor 24 ausgeschaltet und das Tor 25 eingeschaltet. Daher ist die Übertragung des Carry- (oder Übertrags-)Signals von der vorhergehenden Stelle gesperrt, während das zweite Carry-(Übertrags-) Signal von der Quelle 23 zwangsweise an die folgende Stelle angelegt wird.

- 11 -

Gemäß der vorliegenden Erfindung wird das zweite Träger-(Übertrags-)Signal dazu verwendet, eine nicht fortlaufende Adresse zu erzeugen und wird zwangsweise gemäß der von außen gegebenen Information (beispielsweise durch den Programmspeicher 12) an eine beliebige Stelle angelegt.

Nun wird davon ausgegangen, daß eine Adresse des Programmzählers "00101010" (Binärzahl) - "42" (Dezimalzahl) ist, und daß die Adresse "58" (Dezimalzahl) als nächste Adresse erforderlich ist, um auf den Datenspeicher 7 gegeben zu werden. In diesem Fall kann die fortlaufende Adressenoperation nicht verwendet werden. Daher wird die nicht fortlaufende Adressenoperation ausgewählt. Der Abstand zwischen der Adresse "42" und der Adresse "58" beträgt "16" (= 2⁴).

Gemäß der vorliegenden Erfindung wird der Carry-Steuerschaltkreis 21 dazu verwendet, die Adresse "58" zu erzeugen. Bei der Ausführungsform ist "16" durch die Bits C₃ bis C₅ im CNT-FeId angegeben. Der Dekoder dekodiert die Bits C₃ bis C₅, die "1", "0", "0" repräsentieren. Die Dezimalziffer 16 wird durch die Binärziffer "00010000" repräsentiert. Daher erzeugt der Dekoder 15 das Ausgangssignal (00010000). Daraus folgt, daß das Tor 24 zwischen D„ und D₄ abgeschaltet und das mit D₄ verbundene Tor 25 eingeschaltet wird.

- 12 -

At

Daher wird das zweite Carry-Signal an D₄ angelegt, dann wird der Inhalb des Adressenzählers sofort "00111010" (Dezimalziffer 58).

Wie vorstehend beschrieben, sind bei der vorliegenden Erfindung das Addierwerk 3 und das mit dem Addierwerk verbundene Register 2 nicht erforderlich. Weiterhin kann durch die zweite Carry-steuerung die Addition stetig durchgeführt werden. Daher kann die nicht fortlaufende Adressenproduktion nur mit zwei Zyklen, wie aus der Fig. 6 zu ersehen ist, durchgeführt werden.

Fig. 7 zeigt ein detailierteres Schaltbild des Stellenblocks mit dem niedrigsten Wert des Adressenzählerschaltkreises 11. Die übrigen Stellenblocks können die gleiche Schaltung wie der Niedrigstwertblock aufweisen.

Ein Bitsignal 0_0ΤΛΙ wird vom Adressenregister 10 angelegt. Wenn eine Erhöhungsoperation befohlen ist, wird gemäß einem Erhöhungssteuerungssignal INC, welches ebenfalls durch den Befehlsdekoder 13 erzeugt wird, ein Tor (Transistor) 13 eingeschaltet. Das Eingangssignal Dq_1n wird an eine Und-Schaltung 34 angelegt.

Wenn dagegen eine Verringerungsoperation befohlen ist, wird ein Tor 32 durch ein Verringerungssteuerungssignal eingeschaltet, welches durch den Befehlsdekoder 13 erzeugt ist. Somit wird das durch einen Inverter 31

- 13 -

umgekehrtes Signal an die Und-Schaltung 34 angelegt. Die erste Carry- (oder Übertrags-)Signalerzeugungsquelle 22 erzeugt ein erstes Carry-(Übertrags-)Signal CA. Dieses Signal wird auf den Block übertragen, wenn das INC/DEC-Signal 16 einen höheren Pegel hat und wenn ein Zeitsignal CLK einen niedrigen Pegel hat. Wenn das Zeitsignal CLK einen hohen Pegel hat, ist die Carry-(Übertrags-)Signalleitung 27 mit einem (hohen) Pegel V durch einen Vorladetransistor 40 vorgeladen. In

C* Cm·

diesem Zustand erhält die Leitung 27 im Niedrigstwertblock den niedrigen Pegel, wenn das INC/DEC-Signal 16 an das Tor 43 angelegt ist. In diesem Fall wird der niedrige Pegel als ein aktiver Pegel des Carry- (Übertrags-) Signals verwendet. Eine exklusive oder EXOR-Schaltung 39 ist mit dem Eingangssignal Dq_1n und der Carry- (Übertrags-)Signalleitung 27 verbunden, um das Eingangssignal vom zugeführten Carry- (oder Übertrags-) Signal zu addieren oder zu subtrahieren. Im fortlaufenden Adressenmodus erhält die EXOR-Schaltung 39 das erste Carry- (Übertrags-)Signal. Zu diesem Zeitpunkt wird ein Schalttor 37 (entsprechend 24 inFig. 5) in Übereinstimmung mit dem Eingangssignal D_QIN gesteuert, weil das Ausgangssignal 17 vom Dekoder 15 einen niedrigen Pegel hat. Wenn das Eingangssignal "1" bei der Erhöhungsoperation des fortlaufenden Adressenmodus ist, wird das Tor 37 eingeschaltet. Somit wird das Carry -

- 14 -

3609Ö56

signal auf den folgenden Block übertragen. Wenn das Eingangssignal "O" ist, wird das Tor ausgeschaltet und das Carry-Signal nicht auf den folgenden Block übertragen. Das Ausgangssignal der EXOR-Schaltung 39 wird jedoch "1".

Beim nicht fortlaufenden Adressenmodus wird das Tor notwendigerweise ausgeschaltet, wenn das Ausgangssignal 17 einen hohen Pegel hat. Dann wird das Schalttor 38 (entsprechend 25 in Fig. 5) eingeschaltet, wenn ein Ausgangssignal einer NOR-Schaltung 35 einen hohen Pegel erlangt. Somit wird das Carry-Signal CA¹ zwangsweise von der zweiten Carry—(Übertrags-)Signalgeneratorquelle 23 auf den folgenden Block übertragen. Daraus folgt, daß eine beliebige Stelle des Adressenzählers durch die Verwendung des zweiten Carry- (Übertrags-) Signals in Übereinstimmung mit einem zu addierendem (oder subtrahierendem) Datum, welches im Dekoder dekodiert ist, modifiziert wird. Das heißt, die Additionsoder Subtraktionsoperation wird durch den Adressen- Zählerschaltkreis ohne Verwendung eines Addier- oder Subtraktionswerkes durchgeführt.

Wie vorstehend beschrieben, kann sowohl im fortlaufenden Datenmodus als auch im nicht fortlaufenden Datenmodus durch eine einfache Hardware-Ausstattung eine

- 15 -

JA '" " " 3&09Ό5

schnelle Zähloperation durchgeführt werden. Die vorliegende Erfindung kann ebenfalls bei einer Datenproduktion für allgemeine oder spezielle Zwecke angewendet werden.

- 16 -

ORIGINAL INSPECTED

Claims (7)

Patentansprüche 10

1. Zählerschaltkreis zur Erzeugung von Daten oder Adressen, gekennzeichnet durch mehrere Stellenblöcke, wobei jeder Stellenblock einen Erhöhungsoder Verringerungsschaltkreis zum fortlaufenden Erhöhen oder Verringern eines Zählerinhalts um eins unter Verwendung eines ersten Carry- (Übertrags- )Signals aufweist; und einen Steuerschaltkreis zum Anlegen eines zweiten Carrysignals unabhängig vom ersten Carry-(Übertrags-)Signal an den Erhöhungs- oder Verringerungsschaltkreis eines beliebigen Stellenblocks, wenn der Zählerinhalt um einen beliebigen Wert ausgenommen 1 erhöht oder verringert ist.

2. Zählerschaltkreis nach Anspruch 1, dadurch gekennzeichnet , daß der Steuerschaltkreis

erste Elemente zum Bezeichnen des Stellenblocks aufweist, an den das zweite Carry-Signal gemäß dem beliebigen Wert anzulegen ist.

3. Zählerschaltkreis nach Anspruch 2, dadurch g e kennzeichnet, daß der Steuerschaltkreis zweite Elemente aufweist, um den Übertrag des ersten Carry-Signals von der vorhergehenden Stelle auf die folgende Stelle, an die das zweite Carry-Signal angelegt ist, zu sperren.

4. Zählerschaltkreis, gekennzeichne t durch mehrere Stellenblöcke, wobei jeder Stellenblock einen Erhöhungs- oder Verringerungs-Schaltkreis aufweist; eine erste Quelle zum Erzeugen eines ersten Carry- (Übertrags-)Signals; Elemente zum Übertragen des ersten Carry-Signals vom Niedrigstwert-Stellenblock (Dq) zum Höchstwert-Stellenblock(D„) bei fortlaufender Datenproduktion; eine zweite Quelle zum Erzeugen eines zweiten Carry-Signals; Elemente zum Speichern der Information, um einen Inhalt des Zählerschaltkreises zu verändern; Elemente zum Erzeugen eines Wählsignals zum Auswählen des niedrigsten Stellenblocks; und Elemente zum zwangsweisen Anlegen des zweiten Carry-Signals an den oder die vom Wählsignal ausgewählten Blöcke.

5. Zählerschaltkreis nach Anspruch 4, dadurch gekennzeichnet , daß wenn das zweite Carry-Signal an den ausgewählten Stellenblock angelegt ist, wobei ein Signalpfad zum Übertragen des ersten Carry-Signals vom vorhergehenden Stellenblock direkt vor dem ausgewählten Stellenblock zum ausgewählten Stellenblock elektrisch gesperrt ist.

6. Zählerschaltkreis nach Anspruch 4, dadurch gekennzeichnet , daß die Information gemäß einem Befehlscode eines Datenprozessors im Speicher gespeichert wird.

7. Zählerschaltkreis, gekennzeichnet durch mehrere Blöcke, die in Reihe auf einem Halbleiterchip ausgebildet sind, wobei jeder Block aufweist, einen ein Eingangsdatum aufnehmenden Eingang, einen Ausgang zum Ableiten eines Ausgangsdatums, Elemente zum Aufnehmen eines Signals, das entweder eine Erhöhungs- oder Verringerungsoperation bezeichnet, Elemente zur logischen Operation des Eingangsdatums und eines ersten Carry-Signals, welches vom vorhergehenden Block übertragen worden ist, Elemente zum Empfang eines Wählsignals, ein ersten Schaltelement zum Übertragen des ersten Carry-Signals auf den nachfolgenden Block, ein zweites Schaltelement zum Übertragen eines zweiten Carry-

signals unabhängig vom ersten Carry-Signal auf die folgenden Blöcke, und Elemente zur exklusiven Steuerung des ersten Schaltelements und zweiten Schaltelements in Abhängigkeit vom Wählsignal.

-A-